JP2006518927A - 半導体相互接続構造上に金属層を堆積するための方法 - Google Patents
半導体相互接続構造上に金属層を堆積するための方法 Download PDFInfo
- Publication number
- JP2006518927A JP2006518927A JP2004558112A JP2004558112A JP2006518927A JP 2006518927 A JP2006518927 A JP 2006518927A JP 2004558112 A JP2004558112 A JP 2004558112A JP 2004558112 A JP2004558112 A JP 2004558112A JP 2006518927 A JP2006518927 A JP 2006518927A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- depositing
- metal conductor
- liner layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 70
- 239000002184 metal Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000000151 deposition Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000010949 copper Substances 0.000 claims abstract description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052802 copper Inorganic materials 0.000 claims abstract description 29
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 238000000992 sputter etching Methods 0.000 claims abstract description 26
- 229910052786 argon Inorganic materials 0.000 claims abstract description 13
- 230000008021 deposition Effects 0.000 claims description 15
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 20
- 238000012546 transfer Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 27
- 230000008569 process Effects 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 9
- 238000005272 metallurgy Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 208000029523 Interstitial Lung disease Diseases 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- JUZTWRXHHZRLED-UHFFFAOYSA-N [Si].[Cu].[Cu].[Cu].[Cu].[Cu] Chemical compound [Si].[Cu].[Cu].[Cu].[Cu].[Cu] JUZTWRXHHZRLED-UHFFFAOYSA-N 0.000 description 2
- 229910021360 copper silicide Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- -1 poly (arylene ether Chemical compound 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 エレクトロマイグレーション抵抗が向上し、応力移動が軽減し、ＴＤＤＢを回避する金属相互接続、特に銅相互接続を製造するための方法を提供すること。
【解決手段】 半導体ウエハのための相互接続構造上に金属層を堆積するための方法を開示する。この方法において、金属導体を誘電層によって被覆する。誘電層をパターニングして、金属導体を露出させる。次いで、パターン内にライナ層を堆積する。次いで、ライナ層をアルゴン・スパッタ・エッチングして、ライナ層を除去すると共に金属導体を露出させる。アルゴン・スパッタ・エッチングでは、ライナ層はパターンの側壁に再堆積する。最後に、パターン内に追加層を堆積して、再堆積したライナ層を覆う。
【解決手段】 半導体ウエハのための相互接続構造上に金属層を堆積するための方法を開示する。この方法において、金属導体を誘電層によって被覆する。誘電層をパターニングして、金属導体を露出させる。次いで、パターン内にライナ層を堆積する。次いで、ライナ層をアルゴン・スパッタ・エッチングして、ライナ層を除去すると共に金属導体を露出させる。アルゴン・スパッタ・エッチングでは、ライナ層はパターンの側壁に再堆積する。最後に、パターン内に追加層を堆積して、再堆積したライナ層を覆う。
Description
本出願は、本願と同一日に出願された、「AMethod for Depositing a Metal Layer on a Semiconductor Interconnect StructureHaving a Capping Layer」と題する米国特許出願連続番号第１０／３１８，６０６号に関連する。
本発明は、半導体処理に関し、更に具体的には、銅を用いた最新の相互接続構造を組み込んだ半導体ウエハの処理に関する。
銅を用いた最新の相互接続構造には、機能性能に関して、多数の技術的課題がある。これらの中で重要なのは、熱サイクル下での安定した低接触抵抗ならびにエレクトロマイグレーションおよび応力移動下での高い信頼性を達成することである。
エレクトロマイグレーションは、電流が通ることに応答した銅等の導体内でのイオン移動であり、究極的には、導体の開路（断線）故障につながる恐れがある。
特に銅金属線および相互接続においてエレクトロマイグレーションを防止または抑制するために、様々な従来技術の手法が開発されている。例えば、Hsiao等の米国特許番号第６，１９１，０２９号は、金属相互接続を製造するための方法を開示する。その開示は、引用により本願にも含まれるものとする。この方法は、トレンチ内にバリア金属層を堆積し、銅等の導電金属を堆積してトレンチを充填し、銅の一部をエッチングにより除去してトレンチ内にくぼみを形成し、くぼみに上部バリア層および誘電材料を充填することを含む。銅の上のコンフォーマルな上部バリア層により、エレクトロマイグレーション抵抗が向上する。
Chenの米国特許番号第６，２００，８９０号は、金属相互接続を製造するための方法を開示する。その開示は引用により本願にも含まれるものとする。この方法は、銅ワイヤ形成後に誘電層の一部をエッチングにより除去して、誘電層の表面から銅ワイヤが突出するようにし、次いで突出した銅ワイヤの上に上部バリア層を形成してエレクトロマイグレーションおよび電流漏れを防ぐことを含む。
Nogami等の米国特許番号第６，２１４，７３１号は、金属相互接続を製造するためのプロセスを開示する。その開示は引用により本願にも含まれるものとする。このプロセスは、トレンチ内にバリア金属層を堆積し、バリア金属層をシランで処理してシリコン層を形成し、シリコン層上に銅を堆積してトレンチを充填し、これによって銅およびシリコンが反応してバリア金属層と堆積した銅との間に銅シリサイド層を形成することを含む。銅シリサイド層によって、界面欠陥密度およびエレクトロマイグレーション抵抗が向上する。
米国特許６，１９１，０２９号
米国特許６，２００，８９０号
米国特許６，２１４，７３１号
エレクトロマイグレーションの既知の問題に対処するために様々な従来技術の方法が存在するにもかかわらず、従来技術では、従来用いられている金属層堆積ステップによってエレクトロマイグレーションの問題のためになされた貢献は評価されていないようである。これらの課題を実現できないことは、有機誘電膜の使用により特に深刻になっている。例えば、有機誘電体においてトレンチおよびバイア等の相互接続構造により観察される側壁およびアンダーカット・プロファイルは、それ自体、金属充填の前にかかるトレンチおよびバイアの高品質のライナおよびシード層範囲を達成する際に前例のない困難を呈する。有機誘電膜の別の問題は、いわゆる時間依存絶縁破壊（ＴＤＤＢ：time dependent dielectric breakdown）であり、例えば銅が、不完全な側壁層を貫通し、誘電材料を汚染する。従って、エレクトロマイグレーション抵抗が向上し、応力移動が軽減し、ＴＤＤＢを回避する金属相互接続、特に銅相互接続を製造するための方法に対する要望は存在し続けている。
現在既知の金属バリア方式は、とりわけ、パターニングした誘電体のアルゴン・スパッタ洗浄を含む。逆に、本出願人に既知のエレクトロマイグレーションおよびＴＤＤＢの問題に対する全ての既存の解決策は、金属層の堆積または一連の金属層を伴い、順次的な金属層堆積間にスパッタリング・ステップは考えられない。実際、堆積ツールの製造業者は、遮蔽の短絡に関する懸念のため、また、金属材料がスパッタ・チャンバのドームを覆い、充分に接着せず、最終的に以降のウエハ上に剥がれ落ち、過剰な異物による歩留まり損失を引き起こすので、金属層上のアルゴン・スパッタリングに対して反対している。
本発明の第１の態様によれば、半導体ウエハのための相互接続構造上に金属層を堆積するための方法が提供される。この方法は、
（ａ）誘電層によって被覆された金属導体を含む相互接続構造を設けるステップと、
（ｂ）誘電層をパターニングして金属導体を露出させる開口を形成するステップと、
（ｃ）開口の壁および底部にライナ層を堆積するステップと、
（ｄ）ライナ層をスパッタ・エッチングして金属導体を露出させ、ライナ層を開口の側壁に少なくとも部分的に再堆積させるステップと、
（ｅ）開口の壁に少なくとも１つの追加層を堆積し、再堆積したライナ層を覆うステップと、
を有する。
（ａ）誘電層によって被覆された金属導体を含む相互接続構造を設けるステップと、
（ｂ）誘電層をパターニングして金属導体を露出させる開口を形成するステップと、
（ｃ）開口の壁および底部にライナ層を堆積するステップと、
（ｄ）ライナ層をスパッタ・エッチングして金属導体を露出させ、ライナ層を開口の側壁に少なくとも部分的に再堆積させるステップと、
（ｅ）開口の壁に少なくとも１つの追加層を堆積し、再堆積したライナ層を覆うステップと、
を有する。
本発明の第２の態様によれば、半導体ウエハのための相互接続構造上に金属層を堆積するための方法が提供される。この方法は、
（ａ）キャッピング層および誘電層によって被覆された金属導体を含む相互接続構造を設けるステップと、
（ｂ）誘電層およびキャッピング層をパターニングして金属導体を露出させる開口を形成するステップと、
（ｃ）開口の壁および底部にライナ層を堆積するステップと、
（ｄ）ライナ層をスパッタ・エッチングして金属導体を露出させ、ライナ層を開口の側壁に少なくとも部分的に再堆積させるステップと、
（ｅ）開口の壁に少なくとも１つの追加層を堆積し、再堆積したライナ層を覆うステップと、
を有する。
（ａ）キャッピング層および誘電層によって被覆された金属導体を含む相互接続構造を設けるステップと、
（ｂ）誘電層およびキャッピング層をパターニングして金属導体を露出させる開口を形成するステップと、
（ｃ）開口の壁および底部にライナ層を堆積するステップと、
（ｄ）ライナ層をスパッタ・エッチングして金属導体を露出させ、ライナ層を開口の側壁に少なくとも部分的に再堆積させるステップと、
（ｅ）開口の壁に少なくとも１つの追加層を堆積し、再堆積したライナ層を覆うステップと、
を有する。
新規であり、本発明の特徴的な要素であると考えられる本発明の機構については、特許請求の範囲に具体的に述べる。図面は、例示の目的のためのみのものであり、一定の縮尺通りではない。しかしながら、本発明自体は、構成および動作方法の双方について、添付図面と関連付けて以下に取り上げる詳細な説明を参照することにより、最も良く理解することができる。
図面を更に詳細に参照し、具体的に図１から図４を参照すると、本発明に従ったプロセスの第１の実施形態が示されている。最初に図１を参照すると、２つのレベルの半導体ウエハ１０が示されている。第１のレベルは、レベル間誘電体（ＩＬＤ）層１２を含む。明確さのため、下にあるシリコンは図示しない。次のレベルでは、従来の技法を用いて、ＩＬＤ１２の上にＩＬＤ１８が堆積されている。
ＩＬＤ１２、１８には、どんな誘電材料も用いることができる。しかしながら、現在のサブ・ミクロン高密度集積回路の要求では、ＩＬＤ１２、１８が好ましくは有機誘電層を構成し、更に好適には低比誘電率（ｋ）有機誘電層すなわち約３．０以下と一般に規定される低誘電率を有する有機誘電材料を構成することが必要である。かかる低ｋ有機誘電材料の１つの好適な例は、ＳｉＬＫ（Dow Chemicalから入手可能なポリ（アリーレン・エーテル））である。ＩＬＤ１２、１８の組成は、有機低ｋ誘電体に限定されない。むしろ、それらは、ＩＬＤとして有用であるとして当業者に既知のどんな誘電体で構成することも可能である。金属導電線１４は、銅、タングステン、またはアルミニウムを含むことができる。金属導電線１４が第１の金属レベルである場合はタングステンが好ましく、以降のレベルでは銅が好ましい。
ここで図２を参照すると、好ましくは従来のリソグラフィおよびエッチング技法を用いて（例えば反応性イオン・エッチング（ＲＩＥ））、ＩＬＤ１８上およびこれを貫通して開口２０を含む回路パターンがパターニングされている。回路パターンは、例えば、金属導電線１４に対する金属導電相互接続を形成するためのトレンチ２０ａおよびバイア２０ｂ等の相互接続構造を含む。図示する相互接続構造は、二重ダマシン構造であるが、この特定の構造は本発明に必須ではない。回路パターンは、製造される多レベル半導体集積回路の所定の設計要件に応じて、かかる半導体ウエハ内に従来の方法で設計された、ライン（トレンチ構造）、バイア（相互接続）、およびパッド等の他の構造およびＦＥＴ等のデバイス等、いかなる所望のパターンも含むことができる。超大規模集積回路（ＶＬＳＩ）技術では、サブ・ミクロン寸法の個々のフィーチャを有する集積および相互接続回路要素の５または６（またはこれ以上である可能性もある）レベルのパターンを含み得る。
また、図２に示されるように、回路開口２０にライナ層（または複数の層）２４を堆積する。好ましくは、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、またはＷのライナ層２４を、従来の方法で（例えば化学的気層体積（ＣＶＤ）、プラズマ気相堆積（ＰＶＤ）または他のプロセスによって）堆積する。
本発明に従って、スパッタ・エッチ（図２に示すようなアルゴン・スパッタ・エッチとして例示する）を利用して、金属導電線１４の上のライナ層２４を除去する。例示の目的のためにアルゴンを示すが、これは限定ではなく、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｎ2、Ｈ2、ＮＨ3、Ｎ2Ｈ2、またはそれらの混合物等のいずれかの純粋ガスを、スパッタ・エッチ・プロセスに用いることができる。必要ならば、金属導電線１４もスパッタ・エッチして、図３に示すように金属導電線１４をエッチ・バックすることも可能である。金属導電線をエッチ・バックすることは、任意選択的なステップである。本発明者は、ライナ層２４をアルゴン・スパッタ・エッチした場合、図３に示すように、ライナ層２４の一部が、回路パターン２０、更に具体的にはバイア２０ｂの側壁上に再堆積される（２２）ことを発見した。かかる再堆積は、回路パターン２０、具体的にはバイア２０ｂの底部近傍に多少の余分な材料を提供し（Ｃｕがバイア／トレンチ金属である場合、余分なＣｕ拡散バリア材料として特に有用である）、後に生じる恐れがあるエレクトロマイグレーションおよびＴＤＤＢの問題を緩和する。
堆積プロセスの通常の結果として、ＩＬＤ１８の上およびトレンチ２０ａ内のライナ層２４の水平部分は、バイア２０ｂの底部におけるライナ層２４の水平部分よりも通常はるかに厚い。従って、スパッタ・エッチングの後、ＩＬＤ１８の上およびトレンチ２０ａ内のライナ層２４の水平部分は、いくぶん薄くなるものの部分的に残る場合があり、または完全にエッチングにより除去される場合がある。図３は、ライナ層２４のかかる水平部分が部分的に残っていることを示す。
スパッタ・エッチングは、真空チャンバにおいて電気的にバイアスされた２つの電極間にウエハを保持し、次いで真空チャンバ内に適切なガスを供給してウエハの表面に衝撃を与えるプラズマを生成するプロセスである。イオン化ガス粒子によって、ウエハの表面をエッチングする。スパッタ・エッチングの間にＡｒガスを用いて、本発明者は、アルゴン・スパッタ・エッチングの好適な動作条件は以下の通りであることを見出した。すなわち、ガス流量２０ｓｃｃｍアルゴン、温度２０℃、上部電極のバイアス４００ＫＨｚおよび７５０Ｗ、テーブル・バイアス１３．５６ＭＨｚおよび４００Ｗ、プロセス圧力約０．６ｍＴｏｒｒである。これらの動作条件は、おおよそのものであり、当業者によって認められるように、スパッタ・エッチ・チャンバの製造業者に応じて変動する。
ここで図４を参照すると、ウエハをスパッタ・エッチ・チャンバから取り出して堆積チャンバに戻した後、回路開口２０に追加層（または複数の層）２６を堆積することができる。好ましくは、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、Ｗ、またはＣｕの追加層２６を、従来の方法で（例えば化学的気層体積（ＣＶＤ）、プラズマ気相堆積（ＰＶＤ）または他のプロセスによって）堆積する。銅が金属導電線１４の材料となる場合、追加層２６の上に銅シード層（図示せず）を堆積することも可能である。好適な実施形態では、ライナ層２４はＴａＮであり、追加層２６はＴａであり、その後に銅シード層がある。
追加層２６の堆積の前に、任意選択的な気中シーケンスを行って、半導体ウエハ１０を大気または大気の分圧に露呈することも可能である。更に、気中シーケンスは、スパッタ・エッチングの前または後のいずれかに行うことも可能である。これは、従来のクラスタ・プロセスにおいて、ウエハを大気に露呈することなく真空内で堆積ツール間を移動させるのとは対照的である。かかる気中は、ライナ層２４と追加層２６との間の接着を増すために望ましい場合がある。
次いで、充填冶金２８を従来の方法で堆積して、その後に化学機械的研磨等の平坦化プロセスを行い、その結果、図４に示す構造が得られる。充填冶金２８が銅である場合、ウエハを堆積チャンバから取り出し、銅充填冶金２８を従来の方法でめっきする。充填冶金２８がＷまたはＡｌである場合、ＷまたはＡｌを同一の堆積チャンバで堆積するか、または、もっと従来の慣習に合わせて、ＷまたはＡｌ充填冶金２８を処理するために特別に構成したチャンバに移動させる。
ここで図５から８を参照すると、本発明によるプロセスの第２の実施形態が示されている。図５は、ＩＬＤ１２と１８との間にキャッピング層１６がある以外は、様々な層に使用可能な材料を含めて、先に説明した図１と同一である。キャッピング層１６は、半導体ウエハ１０の次レベルの処理の間、金属導体線１４を、酸化、湿度、および汚染から保護する。従って、キャッピング層１６は、導体線１４のＩＬＤ１８内への望ましくない拡散を防ぐように機能する。キャッピング層１６は、窒化シリコン、炭化シリコン、酸炭化シリコン、水素化炭化シリコン、二酸化シリコン、有機シリケート・ガラス、および他の低ｋ誘電体等、いずれかの適切なキャッピング材料から成るものとすることができる。
図６に示すように、キャッピング層１６はＩＬＤ１２および導電線１４を覆う。しかしながら、キャッピング層１６は、金属線１４のみを覆いＩＬＤ１２は覆わない選択的な金属キャップ（例えばＣｏＷＰ、Ｔａ、またはＷ）から成る場合もある。
ここで図６を参照すると、好ましくは図２に関連して説明したような従来のリソグラフィおよびエッチング技法を用いて、ＩＬＤ１８およびキャッピング層１６上およびこれらを貫通して、回路パターン２０がパターニングされて、トレンチ２０ａおよびバイア２０ｂが形成されている。回路パターン２０は、金属導電線１４を露出させている。
図７を参照すると、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、またはＷのライナ層２４が、従来の方法で堆積されている。ここで、先に述べたガス（またはそれらの混合物）の１つを再び用いて、半導体ウエハ１０’にスパッタ・エッチングを行う。例示の目的のためにアルゴン・スパッタ・エッチングを示すが、これは限定ではない。動作パラメータは、先に論じたものと同様である。本発明のこの実施形態では、ライナ層２４にスパッタ・エッチングを行い、この結果、図７に示す構造が得られる。この場合も、必要であれば、ライナ層２４を超えてスパッタ・エッチングを継続して、金属導体線１４をエッチ・バックすることも可能である。ライナ層２４は、バイア２０ｂの側壁上に再堆積される（２２）。
この場合も、堆積プロセスの結果として、ＩＬＤ１８の上およびトレンチ２０ａ内のライナ層２４の水平部分は、バイア２０ｂの底部におけるライナ層２４の水平部分よりも通常はるかに厚い。従って、スパッタ・エッチングの後、ＩＬＤ１８の上およびトレンチ２０ａ内のライナ層２４の水平部分は、いくぶん薄くなるものの部分的に残る場合があり、または完全にエッチングにより除去される場合がある。図７は、ライナ層２４のかかる水平部分が部分的に残っていることを示す。
その後、図８に示すように、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、Ｗ、またはＣｕの追加層２６を、従来の方法で堆積する。次いで、ウエハを堆積チャンバから取り出し、その後、充填冶金２８を堆積する。これは、好ましくはめっきした銅であるが、ＷまたはＡｌも許容可能である。充填冶金２８として銅を用いる場合、通常、先の銅シード層が堆積される。次いで、化学機械的研磨または他の同様のプロセスによって半導体ウエハ１０’を平坦化して、図８に示す構造を得る。
この場合も、追加層２６の堆積の前に任意選択的な気中シーケンスを行って、ウエハ１０を大気または大気の分圧に露呈することが可能である。更に、これは、スパッタ・エッチング・ステップの前または後のいずれかに行うことができる。
本発明の精神から逸脱することなく、ここに記載した実施形態以外の本発明の他の変形も可能であることは、当業者には明らかであろう。従って、かかる変形は、特許請求の範囲によってのみ限定される本発明の範囲内にあると考えられる。
Claims (20)
- 半導体ウエハのための相互接続構造上に金属層を堆積するための方法であって、
（ａ）誘電層によって被覆された金属導体を含む相互接続構造を設けるステップと、
（ｂ）前記誘電層をパターニングして前記金属導体を露出させる開口を形成するステップと、
（ｃ）前記開口の壁および底部にライナ層を堆積するステップと、
（ｄ）前記ライナ層をスパッタ・エッチングして前記金属導体を露出させ、前記ライナ層を前記開口の側壁に少なくとも部分的に再堆積させるステップと、
（ｅ）前記開口の前記壁に少なくとも１つの追加層を堆積し、前記再堆積したライナ層を覆うステップと、
を有する、方法。 - 前記ライナ層が、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、およびＷから成る群から選択され、前記追加層が、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、Ｗ、およびＣｕから成る群から選択される、請求項１に記載の方法。
- 前記開口に銅を充填するステップを更に備える、請求項１に記載の方法。
- 前記開口がバイアまたはトレンチである、請求項１に記載の方法。
- 前記金属導体が、銅、タングステン、およびアルミニウムから成る群から選択される、請求項１に記載の方法。
- 前記スパッタ・エッチングのためのガスが、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｎ2、Ｈ2、ＮＨ3、Ｎ2Ｈ2、またはそれらの混合物から成る群から選択される、請求項１に記載の方法。
- 前記スパッタ・エッチングのステップにおいて、前記スパッタ・エッチングが前記金属導体の上面上で停止する、請求項１に記載の方法。
- 前記スパッタ・エッチングのステップにおいて、前記スパッタ・エッチングが、前記金属導体を少なくとも部分的にスパッタ・エッチングした後に停止する、請求項１に記載の方法。
- 前記ライナ層の堆積ステップと前記少なくとも１つの追加層の堆積ステップとの間に前記ウエハを気中に露呈する、請求項１に記載の方法。
- 半導体ウエハのための相互接続構造上に金属層を堆積するための方法であって、
（ａ）キャッピング層および誘電層によって被覆された金属導体を含む相互接続構造を設けるステップと、
（ｂ）前記誘電層およびキャッピング層をパターニングして前記金属導体を露出させる開口を形成するステップと、
（ｃ）前記開口の壁および底部にライナ層を堆積するステップと、
（ｄ）前記ライナ層をスパッタ・エッチングして前記金属導体を露出させ、前記ライナ層を前記開口の側壁に少なくとも部分的に再堆積させるステップと、
（ｅ）前記開口の前記壁に少なくとも１つの追加層を堆積し、前記再堆積したライナ層を覆うステップと、
を有する、方法。 - 前記キャッピング層が、窒化シリコン、炭化シリコン、酸炭化シリコン、水素化炭化シリコン、二酸化シリコン、有機シリケート・ガラス、および他の低ｋ誘電材料から成る群から選択される、請求項１０に記載の方法。
- 前記キャッピング層が前記誘電層よりも厚さが薄い、請求項１０に記載の方法。
- 前記ライナ層が、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、およびＷから成る群から選択され、前記追加層が、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、Ｗ、およびＣｕから成る群から選択される、請求項１０に記載の方法。
- 前記開口に銅を充填するステップを更に備える、請求項１０に記載の方法。
- 前記開口がバイアまたはトレンチである、請求項１０に記載の方法。
- 前記金属導体が、銅、タングステン、およびアルミニウムから成る群から選択される、請求項１０に記載の方法。
- 前記スパッタ・エッチングのためのガスが、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｎ2、Ｈ2、ＮＨ3、Ｎ2Ｈ2、またはそれらの混合物から成る群から選択される、請求項１０に記載の方法。
- 前記スパッタ・エッチングのステップにおいて、前記スパッタ・エッチングが前記金属導体の上面上で停止する、請求項１０に記載の方法。
- 前記スパッタ・エッチングのステップにおいて、前記スパッタ・エッチングが、前記金属導体を少なくとも部分的にスパッタ・エッチングした後に停止する、請求項１０に記載の方法。
- 前記ライナ層の堆積ステップと前記少なくとも１つの追加層の堆積ステップとの間に前記ウエハを気中に露呈する、請求項１に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/318,605 US6949461B2 (en) | 2002-12-11 | 2002-12-11 | Method for depositing a metal layer on a semiconductor interconnect structure |
| US10/318,605 | 2002-12-11 | ||
| PCT/EP2003/050958 WO2004053926A2 (en) | 2002-12-11 | 2003-12-08 | A method for depositing a metal layer on a semiconductor interconnect structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006518927A true JP2006518927A (ja) | 2006-08-17 |
| JP4767541B2 JP4767541B2 (ja) | 2011-09-07 |
Family
ID=32506404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004558112A Expired - Lifetime JP4767541B2 (ja) | 2002-12-11 | 2003-12-08 | 半導体相互接続構造上に金属層を堆積するための方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6949461B2 (ja) |
| EP (1) | EP1570518A2 (ja) |
| JP (1) | JP4767541B2 (ja) |
| KR (1) | KR100702549B1 (ja) |
| CN (1) | CN100461369C (ja) |
| AU (1) | AU2003300263A1 (ja) |
| TW (1) | TWI236099B (ja) |
| WO (1) | WO2004053926A2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187072A (ja) * | 2007-01-31 | 2008-08-14 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2008205505A (ja) * | 2004-06-10 | 2008-09-04 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009010382A (ja) * | 2007-06-26 | 2009-01-15 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
| JP2010040772A (ja) * | 2008-08-05 | 2010-02-18 | Rohm Co Ltd | 半導体装置の製造方法 |
| US7936069B2 (en) | 2004-06-10 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US8432037B2 (en) | 2004-06-10 | 2013-04-30 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7122462B2 (en) * | 2003-11-21 | 2006-10-17 | International Business Machines Corporation | Back end interconnect with a shaped interface |
| KR100573897B1 (ko) * | 2003-12-30 | 2006-04-26 | 동부일렉트로닉스 주식회사 | 반도체 제조 방법 |
| KR100564801B1 (ko) * | 2003-12-30 | 2006-03-28 | 동부아남반도체 주식회사 | 반도체 제조 방법 |
| KR100538444B1 (ko) * | 2003-12-31 | 2005-12-22 | 동부아남반도체 주식회사 | 비아 홀 및 트렌치 형성 방법 |
| JP4393244B2 (ja) * | 2004-03-29 | 2010-01-06 | キヤノン株式会社 | インプリント装置 |
| US7115522B2 (en) * | 2004-07-09 | 2006-10-03 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| JP2006216787A (ja) * | 2005-02-03 | 2006-08-17 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4830421B2 (ja) * | 2005-06-28 | 2011-12-07 | 東京エレクトロン株式会社 | 金属膜の成膜方法及び成膜装置 |
| JP2007109736A (ja) * | 2005-10-11 | 2007-04-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2007109894A (ja) * | 2005-10-13 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7312531B2 (en) * | 2005-10-28 | 2007-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and fabrication method thereof |
| US20070126120A1 (en) * | 2005-12-06 | 2007-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device |
| KR100721620B1 (ko) | 2005-12-28 | 2007-05-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| US7528066B2 (en) * | 2006-03-01 | 2009-05-05 | International Business Machines Corporation | Structure and method for metal integration |
| JP2007311771A (ja) * | 2006-04-21 | 2007-11-29 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| DE102006035645B4 (de) * | 2006-07-31 | 2012-03-08 | Advanced Micro Devices, Inc. | Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis |
| JP2008041700A (ja) * | 2006-08-01 | 2008-02-21 | Tokyo Electron Ltd | 成膜方法、成膜装置及び記憶媒体 |
| US7666781B2 (en) * | 2006-11-22 | 2010-02-23 | International Business Machines Corporation | Interconnect structures with improved electromigration resistance and methods for forming such interconnect structures |
| DE102007004860B4 (de) * | 2007-01-31 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema |
| KR100870271B1 (ko) * | 2007-06-28 | 2008-11-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 및 그의 형성 방법 |
| US7892968B2 (en) * | 2008-01-21 | 2011-02-22 | International Business Machines Corporation | Via gouging methods and related semiconductor structure |
| US8337675B2 (en) | 2009-01-26 | 2012-12-25 | Spts Technologies Limited | Method of plasma vapour deposition |
| US8487386B2 (en) * | 2009-06-18 | 2013-07-16 | Imec | Method for forming MEMS devices having low contact resistance and devices obtained thereof |
| CN102376632B (zh) * | 2010-08-19 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 形成半导体器件结构的方法 |
| DE102010063294B4 (de) * | 2010-12-16 | 2019-07-11 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen |
| US8368053B2 (en) * | 2011-03-03 | 2013-02-05 | International Business Machines Corporation | Multilayer-interconnection first integration scheme for graphene and carbon nanotube transistor based integration |
| CN102361006B (zh) * | 2011-10-25 | 2016-08-24 | 上海集成电路研发中心有限公司 | 一种低应力钽氮薄膜的制备方法 |
| US9536777B2 (en) | 2013-03-13 | 2017-01-03 | Taiwan Semiconductor Manufacutring Company, Ltd. | Interconnect apparatus and method |
| CN104051423B (zh) * | 2013-03-13 | 2018-02-16 | 台湾积体电路制造股份有限公司 | 互连装置和方法 |
| US9293392B2 (en) * | 2013-09-06 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
| US9305886B2 (en) * | 2013-12-18 | 2016-04-05 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits having crack-stop structures and methods for fabricating the same |
| CN105098068A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN104362139B (zh) * | 2014-09-23 | 2018-02-02 | 上海华力微电子有限公司 | 铜互连的扩散阻挡层、半导体器件及其制造方法 |
| US9431603B1 (en) * | 2015-05-15 | 2016-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM device |
| US10332790B2 (en) * | 2015-06-15 | 2019-06-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device structure with interconnect structure |
| US9536826B1 (en) | 2015-06-15 | 2017-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (finFET) device structure with interconnect structure |
| US9786603B1 (en) * | 2016-09-22 | 2017-10-10 | International Business Machines Corporation | Surface nitridation in metal interconnects |
| TWI697032B (zh) * | 2016-10-24 | 2020-06-21 | 聯華電子股份有限公司 | 半導體元件的製程 |
| CN108063117B (zh) * | 2016-11-09 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| CN109346436A (zh) * | 2018-09-20 | 2019-02-15 | 德淮半导体有限公司 | 制造半导体装置的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216239A (ja) * | 1999-01-18 | 2000-08-04 | United Microelectronics Corp | 銅内部結線の形成方法 |
| JP2002289690A (ja) * | 2001-02-14 | 2002-10-04 | Texas Instr Inc <Ti> | 集積回路および集積回路を製造する方法 |
| JP2004165336A (ja) * | 2002-11-12 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5326427A (en) * | 1992-09-11 | 1994-07-05 | Lsi Logic Corporation | Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation |
| US5366929A (en) * | 1993-05-28 | 1994-11-22 | Cypress Semiconductor Corp. | Method for making reliable selective via fills |
| JPH07130702A (ja) * | 1993-11-08 | 1995-05-19 | Fujitsu Ltd | 白金又はパラジウムよりなる金属膜のパターニング方法 |
| US5654232A (en) * | 1994-08-24 | 1997-08-05 | Intel Corporation | Wetting layer sidewalls to promote copper reflow into grooves |
| US5933753A (en) * | 1996-12-16 | 1999-08-03 | International Business Machines Corporation | Open-bottomed via liner structure and method for fabricating same |
| US5933758A (en) * | 1997-05-12 | 1999-08-03 | Motorola, Inc. | Method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer |
| TW417249B (en) * | 1997-05-14 | 2001-01-01 | Applied Materials Inc | Reliability barrier integration for cu application |
| US5985762A (en) * | 1997-05-19 | 1999-11-16 | International Business Machines Corporation | Method of forming a self-aligned copper diffusion barrier in vias |
| US6214731B1 (en) | 1998-03-25 | 2001-04-10 | Advanced Micro Devices, Inc. | Copper metalization with improved electromigration resistance |
| US6287977B1 (en) * | 1998-07-31 | 2001-09-11 | Applied Materials, Inc. | Method and apparatus for forming improved metal interconnects |
| US6174800B1 (en) * | 1998-09-08 | 2001-01-16 | Taiwan Semiconductor Manufacturing Company | Via formation in a poly(arylene ether) inter metal dielectric layer |
| US6080669A (en) * | 1999-01-05 | 2000-06-27 | Advanced Micro Devices, Inc. | Semiconductor interconnect interface processing by high pressure deposition |
| US6228754B1 (en) * | 1999-01-05 | 2001-05-08 | Advanced Micro Devices, Inc. | Method for forming semiconductor seed layers by inert gas sputter etching |
| US6221757B1 (en) * | 1999-01-20 | 2001-04-24 | Infineon Technologies Ag | Method of making a microelectronic structure |
| TW426980B (en) * | 1999-01-23 | 2001-03-21 | Lucent Technologies Inc | Wire bonding to copper |
| US6200890B1 (en) | 1999-08-10 | 2001-03-13 | United Microelectronics Corp. | Method of fabricating copper damascene |
| US6191029B1 (en) | 1999-09-09 | 2001-02-20 | United Silicon Incorporated | Damascene process |
| US6277249B1 (en) * | 2000-01-21 | 2001-08-21 | Applied Materials Inc. | Integrated process for copper via filling using a magnetron and target producing highly energetic ions |
| US6284657B1 (en) * | 2000-02-25 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Non-metallic barrier formation for copper damascene type interconnects |
| US6498091B1 (en) * | 2000-11-01 | 2002-12-24 | Applied Materials, Inc. | Method of using a barrier sputter reactor to remove an underlying barrier layer |
| US6607977B1 (en) * | 2001-03-13 | 2003-08-19 | Novellus Systems, Inc. | Method of depositing a diffusion barrier for copper interconnect applications |
| US6777327B2 (en) * | 2001-03-28 | 2004-08-17 | Sharp Laboratories Of America, Inc. | Method of barrier metal surface treatment prior to Cu deposition to improve adhesion and trench filling characteristics |
-
2002
- 2002-12-11 US US10/318,605 patent/US6949461B2/en not_active Expired - Lifetime
-
2003
- 2003-11-27 TW TW092133341A patent/TWI236099B/zh not_active IP Right Cessation
- 2003-12-08 JP JP2004558112A patent/JP4767541B2/ja not_active Expired - Lifetime
- 2003-12-08 AU AU2003300263A patent/AU2003300263A1/en not_active Abandoned
- 2003-12-08 CN CNB2003801055872A patent/CN100461369C/zh not_active Expired - Lifetime
- 2003-12-08 WO PCT/EP2003/050958 patent/WO2004053926A2/en active Application Filing
- 2003-12-08 KR KR1020057008286A patent/KR100702549B1/ko active IP Right Grant
- 2003-12-08 EP EP03799543A patent/EP1570518A2/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216239A (ja) * | 1999-01-18 | 2000-08-04 | United Microelectronics Corp | 銅内部結線の形成方法 |
| JP2002289690A (ja) * | 2001-02-14 | 2002-10-04 | Texas Instr Inc <Ti> | 集積回路および集積回路を製造する方法 |
| JP2004165336A (ja) * | 2002-11-12 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205505A (ja) * | 2004-06-10 | 2008-09-04 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7936069B2 (en) | 2004-06-10 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US8222146B2 (en) | 2004-06-10 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US8432037B2 (en) | 2004-06-10 | 2013-04-30 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US8749064B2 (en) | 2004-06-10 | 2014-06-10 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| JP2008187072A (ja) * | 2007-01-31 | 2008-08-14 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2009010382A (ja) * | 2007-06-26 | 2009-01-15 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
| JP2010040772A (ja) * | 2008-08-05 | 2010-02-18 | Rohm Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004053926A2 (en) | 2004-06-24 |
| AU2003300263A8 (en) | 2004-06-30 |
| KR100702549B1 (ko) | 2007-04-04 |
| US20040115928A1 (en) | 2004-06-17 |
| WO2004053926A3 (en) | 2004-11-25 |
| US6949461B2 (en) | 2005-09-27 |
| EP1570518A2 (en) | 2005-09-07 |
| TWI236099B (en) | 2005-07-11 |
| TW200421542A (en) | 2004-10-16 |
| CN1947236A (zh) | 2007-04-11 |
| AU2003300263A1 (en) | 2004-06-30 |
| CN100461369C (zh) | 2009-02-11 |
| KR20050086476A (ko) | 2005-08-30 |
| JP4767541B2 (ja) | 2011-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4767541B2 (ja) | 半導体相互接続構造上に金属層を堆積するための方法 | |
| US7241696B2 (en) | Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| JP5430946B2 (ja) | 相互接続構造体形成方法 | |
| US7037836B2 (en) | Method of manufacturing a semiconductor device without oxidized copper layer | |
| US7393777B2 (en) | Sacrificial metal spacer damascene process | |
| US7671470B2 (en) | Enhanced mechanical strength via contacts | |
| KR100475931B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| US20080293242A1 (en) | Metal spacer in single and dual damascene processing | |
| JP2011014904A (ja) | ビアがガウジングされた相互接続構造体及びその製造方法 | |
| JP2006269537A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5849367A (en) | Elemental titanium-free liner and fabrication process for inter-metal connections | |
| US20110114597A1 (en) | Barrier integration scheme for high-reliability vias | |
| KR100431742B1 (ko) | 반도체소자의 구리 배선 형성 방법 | |
| JP2000340565A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09275141A (ja) | 半導体基板に形成された空洞の中にチタン元素フリーのライナを沈着する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20050609 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110615 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4767541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |