JPH09275141A - 半導体基板に形成された空洞の中にチタン元素フリーのライナを沈着する方法 - Google Patents

半導体基板に形成された空洞の中にチタン元素フリーのライナを沈着する方法

Info

Publication number
JPH09275141A
JPH09275141A JP8331129A JP33112996A JPH09275141A JP H09275141 A JPH09275141 A JP H09275141A JP 8331129 A JP8331129 A JP 8331129A JP 33112996 A JP33112996 A JP 33112996A JP H09275141 A JPH09275141 A JP H09275141A
Authority
JP
Japan
Prior art keywords
liner
cavity
metal
aluminum
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8331129A
Other languages
English (en)
Inventor
Girish A Dixit
エー.ディジィット ギリッシュ
J Konecni Anthony
ジェイ.コネクニ アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09275141A publication Critical patent/JPH09275141A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体装置に形成された空洞の中にライナを
沈着する方法を提供する。 【解決手段】 従来のスパッタ・エッチングおよびチタ
ン元素の沈着を行わない、チタン元素を有しないライナ
および空洞清浄化工程が得られる。低電力プラズマ・エ
ッチングにより、空洞28の事前調整/清浄化が行われ
る。耐熱性金属が空洞ライナ47として備えられる。こ
のライナは、複数個の離散的耐熱性ライナ層47aで構
成され、CVDおよび/またはPVDにより沈着され
る。それぞれのライナ層沈着段階の間に、低電力プラズ
マ清浄化段階が行われる。空洞を完全に充填するため
に、適切な金属プラグが空洞に向けて沈着される。金属
プラグは、アルミニウム元素またはアルミニウム合金の
プラグであることが好ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体構造体およ
びその製造処理方法に関する。さらに詳細にいえば、本
発明は、半導体構造体の隣接する表面または隣接するレ
ベルの間で電気的接続を行うために、構造体の隣接する
表面または異なるレベルの間に延長された空洞を充填す
るためのライナ構造体およびその処理方法に関する。
【0002】
【発明が解決しようとする課題】半導体部品はますます
小型になってきているが、そのことに関して多くの障害
が存在する。これらの障害の中には、装置の正しい動作
を確実に得るための金属相互接続体層の充填の問題点が
ある。金属相互接続信号線路は、絶縁体層に作成された
コンタクトおよび貫通孔のような空洞を通して、集積回
路の隣接する導電層と接続を行う。装置の最適な動作を
確実に得るためには、相互接続層を形成するのに用いら
れる金属と融和する金属で空洞を完全に充填することが
好ましい。
【0003】そのコストと物理的性質と利用可能度との
理由により、現在は、アルミニウムが集積回路の金属相
互接続線路を製造する金属として選定されている。けれ
ども、多くの処理工程はなおタングステン(W)充填技
術を用いている。それは、タングステン充填装置の技術
は熟知された技術であり、そしてすぐに利用可能である
からである。けれども、小さな寸法の(すなわち、0.
5μm以下の寸法の、特に0.25μmの寸法の、およ
びさらに小さな寸法の)現在の世代および将来の世代の
半導体装置に対し、タングステン充填技術をそのまま利
用することは好ましくない。それは、タングステンの電
気抵抗が大きく、そして溶融温度が高いからである。ア
ルミニウムはタングステンよりも溶融温度がはるかに低
く、また電気抵抗もはるかに小さいので、充填部材とし
ては魅力のある部材である。さらに、アルミニウムを使
用した場合、それは誘電率の小さな重合体部材と両立可
能に使用することができるであろう。誘電率の小さな重
合体部材の多くは、その溶融温度はタングステンの溶融
温度よりもはるかに低く、したがって、タングステン充
填構造体では重合体部材の使用は限定されていた。
【0004】現在のアルミニウム充填技術では、空洞を
完全にかつ満足に充填するという結果は得られていな
い。その理由の一部分は、空洞の事前清浄化工程と充填
工程とにおいて困難な点があるからである。空洞と相互
接続線路は、典型的には、スパッタリング工程により作
成される。絶縁体層の上面に、およびコンタクトまたは
孔の端部に、比較的大量のアルミニウムが堆積すること
から、種々の問題点が生ずる。これらの堆積により、十
分な量のアルミニウムが孔を完全に充填する前に、孔が
閉鎖される、または孔への通路が遮断され、その結果、
孔の中に空所ができ、そして不均一な電気信号導電構造
体が孔の中にできるという問題点が生ずる。この問題点
は、小さな寸法の集積回路を製造する場合、特に深刻で
ある。
【0005】将来の世代の技術である0.5μm以下の
寸法の技術のような小さな寸法の装置に用いられる微細
な寸法を有するコンタクトは、現在の大きな寸法の装置
で用いられる縦横比(アスペクト比)(すなわち、幅に
対する高さの関係)よりも大きな縦横比を必然的に有す
るであろう。したがって、前記で説明した孔充填の困難
がさらに悪化であろう。例えば、過度に大きな空所がで
きれば、コンタクトの電気抵抗値は要求される値よりも
大幅に大きくなるであろう。さらに、縦横比の大きな孔
(すなわち、約4:1以上の孔)を充填の前に完全に清
浄化することは困難であり、したがって、下にある金属
層との接合部に酸化物が堆積し、そのために孔の電気抵
抗値が大幅に増大するであろう。さらに、孔充填領域に
隣接する金属層の薄い領域がエレクトロマイグレーショ
ンを受け、その結果、回路が最終的に開放になり、装置
が故障することになるであろう。
【0006】現在のタングステン孔処理工程の最初の段
階は、TiN/AlCu/TiN多重レベル導線のよう
な適切にパターン形成された金属導線の上に沈着された
インターレベル誘電体(inter−level di
electric、ILD)に反応性イオン・エッチン
グ(reactive ion etching、RI
E)を行うことにより、孔開口部を作成することであ
る。その後、Ti/TiN接着層/拡散障壁体が沈着さ
れ、そして最後にタングステン・プラグが沈着される。
タングステン・プラグと頂部アルミニウム導線または底
部アルミニウム導線とが直接接触することは、孔の抵抗
値とエレクトロマイグレーションの信頼性とに対して有
害であるであろう。これらの問題点の原因に関する1つ
の理論は、アルミニウムとタングステンとの間の可能な
相互作用の理論であり、この相互作用の間にアルミニウ
ム融剤とタングステン融剤との間の不均衡がカーケンド
ール空所の生成を増進する。したがって、反応性イオン
・エッチングはアルミニウム導線の上のTiNキャップ
に破壊的な化学作用を及ぼさないことが要求され、そし
てさらにアルミニウムをタングステンから分離するため
に、タングステン・プラグが沈着される前に、別のTi
N拡散障壁体を用いることが要求される。孔の中に拡散
障壁体を用いることの欠点は、頂部金属導線から底部金
属導線へのアルミニウムおよび銅の(原子レベルでの)
拡散を阻止することである。その結果、孔底部/Al−
Cu界面において融剤の大きな発散が生じ、したがっ
て、エレクトロマイグレーションが減少するという特性
が得られる。
【0007】プラグ処理工程の最近の進歩により、タン
グステン・プラグは、高温スパッタリング/高圧スパッ
タリングまたは化学的蒸気沈着(CVD)のいずれかに
より沈着されたアルミニウム・プラグまたは銅プラグに
より置き換えることができる。それらの電気抵抗値は非
常に小さいので、沈着されたアルミニウムまたは沈着さ
れた銅は、孔の中のプラグおよび層間誘電体フィールド
上の導電線として同時に用いることができる。このこと
により、プラグをエッチング・バックする処理工程が不
必要になり、したがって、処理量と歩留りとが増大す
る。けれども、孔/空洞の作成の後の孔の底に残る不純
物および残留物の問題点がなお存在する。これらの不純
物および残留物は、下にある金属層との電気的接触を最
適化するために、充填の前に清浄化されなければならな
い。この残留物は、通常、チタンの種々の酸化物、Ti
NO、およびアルミニウムの酸化物の形式である。この
残留物は、典型的には、中性元素(典型的には、アルゴ
ン)のガス・イオンによるスッパタ・エッチングにより
清浄化される、またはチタン元素の物理的蒸気沈着(P
VD)により清浄化される。このチタン元素は、残留物
と反応して、電気の良導体の領域を生ずる酸化物の不連
続層を形成する。さらに、チタンのPVDは、小さな寸
法(すなわち、0.5μm以下の寸法)の構造体に対
し、コリメータの使用を必要とする。寸法がさらに小さ
くなる時、コリメータの寿命が短くなり、コリメータを
さらに頻繁に取り替えることが必要になる。そしてそれ
に付随して機械が休止する時間(典型的には、6〜8時
間/切り替え)が必要であり、したがって、生産性が低
下する。
【0008】物理的蒸気沈着法(物理蒸着法)により沈
着されたチタン膜は、集積回路の中の積層された金属層
を接続する孔に対するライナ層として、広く用いられて
いる。チタンの反応性が高いので、この部材をライナと
して応用するのに特に適している。それは、孔の金属性
領域の上に存在する酸化物を化学的に還元することを、
チタンが助けることができるからである。集積回路の集
積度が増大し、そしてそれに付随して相互接続体の特性
寸法が小さくなると、ULSI回路の製造の際、標準的
な物理的蒸気沈着/清浄化処理工程の適用を制限する。
したがって、集積回路の微細化の傾向がさらに続くこと
ができるためには、化学的蒸気沈着(化学蒸着)および
低電力プラズマ清浄化処理工程が必要である。
【0009】物理的蒸気沈着法により沈着されたチタン
の限界は、主として、この方式の処理工程に付随する影
効果(shadowing effect)によるもの
である。基板に対してスッパタリングされるイオンの入
射角が大きな角度にわたって分布しているために、コン
タクトおよび孔のような空洞の開口部に沈着が優先的に
行われ、このために、入射するイオンがこれらの空洞の
底と反応する性能が制限される。したがって、スッパタ
リングされた膜の被覆率は、特性寸法が減少すると小さ
くなり、そして特性高さが増大すると小さくなる。この
影効果は「コリメーション」のような技術により部分的
に解決することができるが、これらの方法はスッパタリ
ングされる膜の沈着速度を減少させる原因となり、した
がって、ウエハの処理工程に長い時間がかかるようにな
る。
【0010】窒化チタンの化学的蒸気沈着(CVD)は
文献にしばしば掲載される。けれども、チタン元素の反
応性が高いために、チタンの化学的蒸気沈着は非常に難
しい。さらに、チタンの化学的蒸気沈着のために必要で
ある高い処理温度は、誘電率の小さな部材の融点が比較
的低いことと両立しないことが分かった。さらに、この
ようなCVD処理工程の際の副生成物が腐食性の物質で
あり、このことは、このような方式の製造法の実施をさ
らに困難にする。
【0011】また別の広く用いられている処理工程であ
るスッパタリング沈着として知られている処理工程で
は、不活性ガス/イオンで物理的に衝撃を行うことによ
り、表面をミクロに清浄化することができる。この処理
工程は隣接する導電層の間に良好な電気的コンタクトを
形成するのを助けるが、形状的に鋭い部分をまた優先的
に衝撃するので、これらの形状部分の構造が不必要に変
化する。さらに縦横比が大きい構造体の場合、この構造
体の底に対し十分な衝撃を行うためには、大きなエネル
ギのイオンが必要である。したがって、隣接する相互接
続層の間に良好な接触特性を得るために、化学的に支援
する清浄化処理工程が必要である。
【0012】前記説明から、処理工程の流れを中断しな
いで清浄化処理工程を行い、そしてライナ構造体が得ら
れるという利点を有することが分かるであろう。そし
て、効果的な空洞清浄化と信頼性の高い表面接続体が得
られ、およびコストと時間がかかるPVDの保守と修理
とに付随する機械の休止時間が不必要である。0.5μ
m(ミクロン)以下の寸法の構造体に対し、チタン元素
でないライナ構造体と清浄化処理工程が得られるという
利点のあることが分かるであろう。
【0013】
【課題を解決するための手段】チタン元素を有しないラ
イナと空洞清浄化処理工程とにより、従来のスッパタ・
エッチングとチタン元素沈着とをなくすることができ
る。低電力プラズマ・エッチングにより、コンタクト/
孔のような空洞の事前調整/清浄化が得られる。耐熱性
の金属が空洞ライナとして備えられる。このライナは、
複数個の離散的金属ライナ層で構成されることが好まし
い。これらの離散的金属ライナ層の厚さは約25〜10
0オングストロームであり、そしてCVDおよび/また
はPVDで作成することができる。低電力プラズマ清浄
化段階は、それぞれのライナ層沈着段階の間に配置され
ることが好ましい。適切な金属プラグが空洞の中に向け
て沈着されることにより、空洞が完全に充填される。金
属プラグはアルミニウム元素プラグまたはアルミニウム
合金プラグであることが好ましい。これらのプラグは、
空洞の中に微細な空所ができるだけ生じないようにする
ために、CVDにより沈着され、そして空洞の中に強制
的に充填される。
【0014】本発明の方法と装置により、ライナを製造
するのに従来用いられていたスパッタ・エッチングとチ
タン元素沈着との両方をなくすことができる。半導体製
造工程においてこれらの処理工程がなくなることによ
り、処理工程の段階数を大幅に減らすことができ、した
がって、内部接続体層の作成と充填とに付随する処理工
程時間を大幅に減らすことができる。処理工程の段階数
と時間のこの減少はまた、メタライゼーション・クラス
タ工具の「フットプリント(footprint)」を
縮小するのに大きな影響を与え、そしてまたプラグ/相
互接続体の処理工程の全体のコストを低下させるのに大
きく寄与する。さらに、従来のスパッタ・エッチングと
このような処理工程に付随する高温(温度≧〜400
℃)処理工程とがなくなることにより、誘電率(κ)が
約1.9であるポリテトラフロロエチレン(「PTF
E」)化合物と、パリレン(κ=約2.2〜2.6)
と、エーロゲルおよびキセロゲル(κ=約1.1〜1.
8)と、からなる群のような重合誘電体を用いることが
できる。これらの部材はすべて魅力的な部材である。そ
れは、これらの部材はすべて、相互接続体の寄生静電容
量を小さくする特性を有しているからである。本発明に
用いることができる他の適切な部材は、アライド・シグ
ナル・コーポレーション(Allied Signal
Corp.)社により製造されている1500シリー
ズのような重合スピン・オン・ガラス(「SOG」)
と、ポリイミドと、水素シルセキオキサンと、エーロゲ
ルと、フッ化エーロゲルおよびメチル化エーロゲルのよ
うに表面変性されたエーロゲルと、からなる群の部材で
ある。
【0015】
【発明の実施の形態】本発明のこれらの特徴およびその
他の特徴は、添付図面を参照しての下記説明により、当
業者には容易に理解することができるであろう。添付図
面では、特徴を明確に示すために、寸法および分離距離
が誇張されて示されている場合がある。
【0016】下記で説明される工程段階および構造体
は、集積回路を製造するための完全な工程でないことは
理解されなければならない。本発明は、この分野で最近
用いられている集積回路の製造技術に関連して実施する
ことができる。これらの製造技術に包含されていて通常
用いられる工程段階の多くは、本発明を理解するのに必
要である。製造工程中の集積回路の一部分の横断面図を
示した本発明の添付図面は、必ずしも正しい寸法で示さ
れているわけではなく、本発明の関連する特徴を明確に
示すために、誇張されて示されている場合がある。
【0017】添付図面において、対応する部品には同等
な参照符号が付されている。図1(A)は、組立工程中
の半導体装置の一部分の図である。この半導体装置の一
部分は、参照符号20で全体的に示されている。組み立
てのこの段階にある装置20は、基板22を有する。基
板22は、典型的には、シリコンのような半導体部材で
作成される。基板22の上に、金属の相互接続体層24
が配置される。相互接続体層24は、典型的には、アル
ミニウムで作成される。当業者にはすぐに分かるよう
に、金属相互接続体層24により、組み立てられた装置
の異なるレベルの間の電気的接続が得られる。金属相互
接続体層24の上に、適切な誘電体部材26が配置され
る。誘電体部材26は、当業者には周知の方法でパター
ンに形成され、そしてエッチングが行われて、コンタク
トまたは孔のような空洞28が作成される。このコンタ
クトまたは孔により、装置の異なるレベルの金属相互接
続体層24の間の電気的接続が得られる。図1(A)に
は1個の金属相互接続体層24にまで延長された1個の
孔28が示されているけれども、組み立て中の装置の選
定されたレベルの間の電気的相互接続を得るために、本
発明は、装置の異なるレベルおよび/または多数個のレ
ベルにまで延長された複数個の空洞または孔28を作成
するのに応用することができる。
【0018】図1(A)に示されたような半導体装置2
0は、アプライド・マテリアルズ・インコーポレション
・オブ・サンノゼ、カリフォルニア・アンド・エレクト
ロテック・リミッテド(Applied Materi
als,Inc. of San Jose,Cali
fornia and Electrotech Lt
d.)社(ブリストル、英国)により製造されているよ
うな「クラスタ工具」として知られている多重ステーシ
ョン加工処理装置で加工処理される。図2の参照符号3
0で示されているようなクラスタ工具により、「先行技
術」によりこのようなレベル相互間の相互接続体を充填
すると共に、本発明によるこのような空洞および孔28
のような金属相互接続体を充填することができる。図示
されたクラスタ工具は、全体的に六角形の形状の「ハブ
およびスポーク」構造体を備え、そしてカセット・ハン
ドラ32を有する。カセット・ハンドラ32を動作させ
ることにより、カセット装荷ステーション34から圧力
可変装荷ドック36に、1個または複数個のウエハ・カ
セット(図示されていない)を運ぶことができる。装荷
ドック36が動作することにより、下記で説明されるよ
うに、異なる処理容器の間でカセットをハンドラ32に
より移動させるとき、異なるレベルの真空の間で循環す
るように移動することができる。
【0019】カセット・ハンドラ32は回転可能でかつ
延長可能なアームとして構成され、そしてウエハがクラ
スタ工具30の中で種々の形式の処理を受けるとき、ウ
エハを薄いカセットから処理容器に移動し、そしてまた
カセットに戻すように動作することができる。ウエハの
予備的熱処理を実行するために、処理ステーションの1
つとして加熱ステーション38を備えることができる。
【0020】従来の装置組立ての例では、空洞壁42か
ら不純物(図1(A))を除去するための初期のスパッ
タ・エッチングのために備えられた多段処理工程の中
で、金属相互接続体/孔が充填される。このような不純
物は、空洞28を作成するのに用いられるエッチング工
程に付随して起こりやすい。このスパッタ・エッチング
は、図2のクラスタ工具30の概要図の中に示されたス
パッタ・エッチング・ステーション44のような1つの
処理工程ステーションで実行することができる。スパッ
タ・エッチングを実行することにより、中性ガス(典型
的にはアルゴン)のイオンによる物理的な衝撃が行わ
れ、それにより、空洞28の壁に沿って不純物40を物
理的に衝撃することにより除去する。けれども、このエ
ッチング工程では、新規に作成された空洞の表面に沿っ
てTiy x 、TiNO、およびAl 2 3 のような種
々の残留物が残る。非オーム性(高抵抗)コンタクトを
達成する「開放された孔/コンタクト」ができるのを避
けるために、次の処理工程の前に、この残留物を除去し
て空洞を清浄しなければならない。
【0021】新規に作成された空洞28が事前に清浄化
された後、典型的には、ウエハはハンドラ32により物
理的蒸気沈着(「PVD」)ステーション46に送られ
て、チタン元素が適用される。チタン元素は極めて反応
性の強い元素であり、そのために空洞28の内部の不純
物/残留物と反応して不連続な酸化物層が形成され、そ
してそれらの間に導電路が形成されることがある。チタ
ン元素の沈着の後、適切な孔充填金属またはプラグ50
(図3)を適用するために、ハンドラ32が動作して、
ウエハを、PVDステーション46(図2)から、化学
的蒸気沈着(「CVD」)ステーションまたは高温(す
なわち、温度≧400℃)スパッタ沈着ステーションに
送ることができる。クラスタ工具の動作状況は、オプシ
ョンで、システム・モニタ51に表示することができ
る。典型的な充填部材はタングステン、アルミニウム、
および/またはAl−Cu(0〜2.0%)のようなア
ルミニウム合金である。最近、強制充填ステーション5
2(図2)を用いた種々の強制充填技術は、プラグ部材
50とライナ47との間に空所54(図3)が発生する
のを小さくするのに有効であることが分かった。すぐに
分かるように、このような空所54の数が少なくなりお
よび/または寸法が小さくなると、金属プラグ50とラ
イナ47との間の電気的接触が強化され、それにより、
上にある金属相互接続体層(図示されていない)から、
充填された空洞を通して、下にある金属相互接続体層へ
の導電が促進される。プラグ50が取り付けられた後、
この装置に対して、平坦化、パターン形成、エッチング
などのような処理工程を適切な方式でさらに行うことが
できる。
【0022】本発明による空洞充填が、図1(A)およ
び図1(B)に示されている。孔28のような以前に作
成された空洞に対し事前調整/清浄化をおこなうため
に、前記で説明したスパッタ・エッチングを低電力プラ
ズマ・エッチングで置き換えることができる。この低電
力プラズマ・エッチングは、クラスタ工具30の中で実
施することができる。本発明の処理工程は、空洞の縦横
比が1.5以上である、特に4〜5:1またはそれ以上
である、大きな縦横比の空洞に対して応用すると特に利
点が得られる。ここで、縦横比とは空洞の深さに対する
空洞の幅の比として定義される。本発明を実施する際、
クラスタ工具のスパッタ・エッチング・ステーション4
4はプラズマ・エッチング・ステーションで置き換える
ことができ、そしてこのプラズマ・エッチング・ステー
ションは、約0.1〜10トルの圧力で、低電力、典型
的には≦50〜500ワットの電力、で動作することが
できる。最適の処理工程温度は約100℃〜450℃の
範囲内にあり、そして約5〜60秒間処理を行うことで
ある。プラズマ・エッチング・ステーションが動作する
ことにより、アルゴン、水素、窒素、および/またはア
ンモニア(NH3 )のイオンが発生し、そして装置20
に向かってガスイオンを進めるために約400V以上の
電圧を加えて処理工程を行うことができる。前記ガスに
よるエッチングのためのガス流は約500sccm(s
tandard cubic cm、標準立法センチメ
ートル)以上の速さであることができる。さらに、空洞
壁42を物理的に衝撃するための大きな速度をイオンに
与えるために、装置20には約−300Vから約−40
0Vまでの負バイアス電圧が加えられる。
【0023】不純物の性質に従って、および空洞/孔2
8の構造上の特殊性に従って、異なるガスまたはイオン
の組み合わせが選択される。例えば、窒素およびアルゴ
ンのような重いイオンは、軽い水素イオンとは異なって
比較的大きな運動量を有するであろうから、基板表面に
対する物理的衝撃は大きいであろう。けれども、水素は
空洞/孔28の金属表面に沿って存在する可能性のある
薄い酸化物層を化学的に減少させる能力があるので、水
素を用いた場合に利点を得ることができる。また窒素を
用いることにより、空洞/孔の底の露出した金属表面に
窒化物ができることが可能である。さらに、金属窒化物
(化学量論的金属窒化物および非化学量論的金属窒化
物)は導電性の部材であり、したがって、充填された空
洞/孔28を通しての電気的接続が容易になるであろ
う。
【0024】本発明により、空洞/孔28を完全に充填
することを容易に実行できるようにするために、耐熱性
金属窒化物ライナまたは耐熱性金属炭化物ライナを沈着
することが好ましい。このような層またはライナ47
は、TiN、TaN、WN、Tix y z 、およびT
x y z (y,z=0.25〜0.5、x=1−
(y+z))、および前記部材のいずれかを含む合金で
あることができる。ただし、層またはライナ47を構成
する部材は、前記に例示された部材に限定されるわけで
はない。ライナ層47は、容器44(プラズマ清浄
化)、46(PVD)、および48(CVD)、のよう
な適切なクラスタ処理工程容器の中で物理的蒸気沈着法
または化学的蒸気沈着法により、作成することができ
る。空洞壁42に沿って最終的に形成されるライナは、
1個または複数個の離散したライナ層47aで構成され
ることが好ましい。これらのライナ層の厚さは約25〜
100オングストロームである。前記で説明した方式の
低電力プラズマ処理段階を介在させることにより、それ
ぞれの層の沈着段階が分離される。製造される装置の寸
法のような因子に応じて、およびそれらに類する因子に
応じて、ライナは2個〜4個の層47a(図1(B))
で構成されることが好ましい。これらの層のおのおの
は、約0.5〜2.0トルの圧力において、約300℃
〜480℃の受容器(すなわち、ウエハ保持表面(図示
されていない))温度で沈着される。窒素の流れは、約
40〜200sccmの速度で供給することができる。
TDMAT(He)の流れは、約40〜100sccm
の速度で供給することができる。多重ライナ層の作成
は、図1(B)の点線で示されている。それぞれのライ
ナ層は約6秒の時間内に沈着することができるので、前
記で説明した温度範囲の最高温度でも、受容器温度が誘
電体の安定度に及ぼす影響は非常に小さい。
【0025】空洞充填金属またはプラグ50(図4)
は、アルミニウム・銅合金(0〜約2.0%Cu)のよ
うなアルミニウム・プラグの形式であることができる。
または、当業者には周知の方式に従い、プラグ50はタ
ングステンで作成され、そしてその後適切なエッチンク
・バックを行うことができる。化学的蒸気沈着によりア
ルミニウム・プラグを作成する場合、処理工程のパラメ
ータは次の通りである。すなわち、温度250〜270
℃、圧力20〜30トル、H2 キャリヤ流量250〜3
50sccm、Ar希釈液0〜300sccm、および
2 希釈液0〜300sccmである。プラグ50の厚
さは、空洞/孔28の縦横比や作成している装置の全体
の寸法などの因子に応じて、約800〜4,000オン
グストロームである。
【0026】本発明のチタン元素でないライナの処理工
程の効率を検査するために、いくつかのウエハ・サンプ
ルについて処理工程が実行された。これらの検査サンプ
ルについて得られたデータのグラフが、図5および図6
に示されている。検査サンプルに対し、次のような条件
を共通にして行われた。すなわち、シリコン基板22、
Au−Cu(0.5〜2%)相互接続体24、HSQ誘
電体26、および3,000オングストロームCVDア
ルミニウム・プラグ52である。空洞/孔28の縦横比
は4:1である。けれども、前記で説明した部材および
装置の特性を種々に変更することが可能であることは、
理解されなければならない。例えば、金属接続体層24
は、前記部材の合金であると共に、種々の適切なアルミ
ニウム合金、Cu、Ta、Si、およびTiで作成する
ことができる。さらに、HSQ26を異なる誘電体部材
で置き換えることができる。例えば、HSQの代わり
に、エーロゲル、キセロゲルのような他の誘電体と共
に、パリレンのような重合誘電体、および誘電率(κ)
が約3.0以下である低誘電率誘電体の部材を用いても
利点を得ることができる。空洞/孔28のパターン作成
は、位相シフトされたIライン・リソグラフィとその後
に従来のプラズマ・エッチングとを用いる、従来の方式
で行うことができる。
【0027】前記で説明したチタン元素を有しないライ
ナの構造体(elementaltitanium−f
ree liner structure)とその製造
法の利点が、図5および図6に示されている。これらの
図には、縦横比が4:1で0.25μmのロットの場合
に得られたデータが示されている。図5に示されている
ように、チタン元素を有しないライナの抵抗値は従来の
タングステン・プラグ技術のライナの抵抗値のほぼ半分
であることが、グラフから分かる。図6は、チタン元素
を用いない孔構造体に対する、アルミニウム充填孔とタ
ングステン充填孔との間の違いを示した図である。2つ
のアルミニウム充填構造体に対し、四角印のグラフ
「P.処理(4)」で示された長い時間のプラズマ処理
は、丸印のグラフ「P.処理(1)」で示された短時間
のプラズマ処理接触体よりも、小さな抵抗値を示してい
る。したがって、このグラフに示されている違いは、
(イ)タングステン・プラグとアルミニウム・プラグ、
(ロ)空洞充填の前のプラズマ事前処理の継続時間、の
間の相違に関連している。図6に示されたグラフのデー
タはまた、減少する孔抵抗値と増大するプラズマ処理時
間との間の相関関係を示している。
【0028】本発明とその利点を好ましい実施例につい
て説明したが、本発明の範囲内において種々の変更、置
換えの可能であることは、容易に理解されるはずであ
る。例えば、誘電体層26は、誘電率(κ)が約1.9
であるポリテトラフロロエチレン(「PTFE」)化合
物と、パリレン(κ=約2.2〜2.6)と、エーロゲ
ルおよびキセロゲル(κ=約1.1〜1.8)と、から
成る群のような重合誘電体であることができる。これら
の誘電体はすべて魅力的な部材である。それは、これら
の誘電体はすべて、相互接続体の寄生静電容量が小さい
という性能を有するからである。本発明に適切に用いる
ことができる他の誘電体部材は、アライド・シグナル・
コープポレーション(Allied Signal C
orp.)社により製造された1500シリーズのよう
な重合スピン・オン・ガラス(「SOG」)部材と、ポ
リイミドと、水素シルセスキオキサン(hydroge
nsilsesquioxane)と、エーロゲルとフ
ッ化エーロゲルおよびメチル化エーロゲルのような表面
変性エーロゲルと、から成る群の部材であることができ
る。これらの部材はすべて下記の出願中特許のいずれか
に詳細に説明されており、そしてこれらの出願中特許の
内容は参考として本出願の中に取り込まれている。
(1) 名称「低誘電率誘電体を用いた自己整合の孔
(Self−Aligned Via Using L
ow Permittivity Dielectri
c)」で1994年4月28日受付のシリアル番号08
/234,100号、(2) 名称「電子装置に応用す
るための不動態化層を有する多孔質誘電体層(Poro
us Dielectric Layer with
a Passivation Layer for E
lectronics Applications)」
で1994年8月5日受付のシリアル番号08/28
6,761号、(3) 名称「有機誘電体部材を用いた
自己整合の接触体(Self−Aligned Con
tact Using Organic Dielec
tric Materials)」で1994年8月2
3日受付のシリアル番号08/294,290号、
(4) 名称「集積化された低密度誘電体を有する相互
接続構造体(Interconnect Struct
ure WithAn Integrated Low
Density Dielectric)」で199
4年5月20日受付のシリアル番号08/246,43
2号、(5) 名称「改良されたダマスク導電体製造の
ための柱状体(Pillarsfor Improve
d Damascene Conductor Fab
rication)」で1994年11月1日受付のシ
リアル番号08/333,015号。全体的にいえば、
誘電率が約2.5以下である誘電体が好ましい。さら
に、単一ステーションの機械または多重ステーションの
機械の中の「シーケンシャル」または「イン・シチュ
ウ」の容器ごとの処理のためのクラスタ工具を用いるこ
とに対して前記の説明が行われたが、このことが必ずし
も必要であるわけではない。その代わり、本発明の原理
はエックス・シチュウ処理の場合にも同じように応用す
ることができる。この場合には、ウエハは1つの機械か
ら他の機械に転送され、前記で説明された処理工程の管
理に従って、次の処理に対して別の機械を用いることが
できる。
【0029】以上の説明に関して更に以下の項を開示す
る。 (1) 半導体基板を備える段階と、前記基板に空洞を
形成する段階と、化学的蒸気沈着工程および物理的蒸気
沈着工程の少なくとも1つの工程により、100オング
ストロームまでの厚さの、チタンを有しない複数個の離
散的な耐熱性金属ライナ層で構成される耐熱性金属ライ
ナを前記空洞に取り付ける段階と、前記第1ライナ層の
沈着の後、前記空洞の低電力プラズマ清浄化を行う中間
に配置された段階と、を有する、半導体装置に形成され
た空洞の中にライナを沈着する方法。 (2) 第1項記載の方法において、正圧力の下で前記
空洞の中に充填金属を沈着する段階をさらに有する、前
記方法。 (3) 第1項記載の方法において、前記ライナ層のお
のおのの沈着が約400℃以下の温度で行われる、前記
方法。 (4) 第1項記載の方法において、前記基板が重合絶
縁体で構成される、前記方法。 (5) 第4項記載の方法において、約2.6以下の誘
電率を有する誘電体で前記重合絶縁体が構成される、前
記方法。 (6) 第5項記載の方法において、前記重合絶縁体
が、ポリテトラフロロエチレン化合物と、パリレンと、
エーロゲルと、キシロゲルと、重合スピン・オン・ガラ
ス部材とから成る群から選定される、前記方法。 (7) 従来のスパッタ・エッチングおよびチタン元素
の沈着を省略することができる、チタン元素を有しない
ライナおよび空洞清浄化工程が得られる。低電力プラズ
マ・エッチングにより、コンタクトおよび孔のような空
洞の事前調整/清浄化が得られる。耐熱性金属が空洞ラ
イナとして備えられる。このライナは、複数個の離散的
耐熱性ライナ層で構成され、そのおのおのの厚さは約2
5〜100オングストロームであり、そしてこれらはC
VDおよび/またはPVDにより沈着することができ
る。それぞれのライナ層の沈着段階の間に、低電力プラ
ズマ清浄化段階が行われることが好ましい。空洞を完全
に充填するために、適切な金属プラグを空洞に向けて沈
着することができる。金属プラグは、アルミニウム元素
またはアルミニウム合金のプラグであることが好まし
い。空洞の中に微小空所ができるのを大幅に少なくする
ために、これらの金属プラグが空洞の中にCVDにより
沈着される、または空洞の中に強制的に沈着される。従
来のスパッタ・エッチング処理工程およびこのような処
理工程に付随する高温処理工程(温度≧〜400℃)を
行わないことにより、誘電率(κ)が約1.9のポリテ
トラフロロエチレン(「PTFE」)化合物の群と、パ
リレン(κ=約2.2〜2.6)と、エーロゲルおよび
キセロゲル(κ=約1.1〜1.8)と、重合スピン・
オン・ガラス(「SOG」)部材の群と、のような重合
誘電体を用いることができる。前記部材のいずれも魅力
的な部材である。それは、これらの部材はすべて、相互
接続体の寄生静電容量を小さくする性能を有しているか
らである。これらの重合部材は温度に敏感であるため
に、それらの使用は限定されたものであった。それは、
従来の装置製造法では、典型的な場合、これらの部材の
溶融温度および/または分解温度をはるかに越えた処理
工程温度が必要であったからである。
【図面の簡単な説明】
【図1】本発明による処理方法を示す図であって、
(A)は初期の段階の孔の横断面図、(B)は次の段階
の孔の横断面図。
【図2】本発明の実施例に用いられるクラスタ工具の概
要図。
【図3】孔充填の後の段階における従来の構造体の横断
面図。
【図4】本発明により充填された孔の横断面図。
【図5】本発明の1つの実施例により得られた小さな孔
の抵抗値を示すグラフ。
【図6】本発明の他の実施例により得られた小さな孔の
抵抗値を示すグラフ。
【符号の説明】
22 半導体基板 28 空洞 47、47a 金属ライナ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板を備える段階と、 前記基板に空洞を形成する段階と、 化学的蒸気沈着工程および物理的蒸気沈着工程の少なく
    とも1つの工程により、100オングストロームまでの
    厚さの、チタンを有しない複数個の離散的な耐熱性金属
    ライナ層で構成される耐熱性金属ライナを前記空洞に取
    り付ける段階と、 前記第1ライナ層の沈着の後、前記空洞の低電力プラズ
    マ清浄化を行う中間に配置された段階と、を有する、半
    導体装置に形成された空洞の中にライナを沈着する方
    法。
JP8331129A 1995-12-12 1996-12-11 半導体基板に形成された空洞の中にチタン元素フリーのライナを沈着する方法 Pending JPH09275141A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US008444 1993-01-22
US844495P 1995-12-12 1995-12-12

Publications (1)

Publication Number Publication Date
JPH09275141A true JPH09275141A (ja) 1997-10-21

Family

ID=21731636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8331129A Pending JPH09275141A (ja) 1995-12-12 1996-12-11 半導体基板に形成された空洞の中にチタン元素フリーのライナを沈着する方法

Country Status (2)

Country Link
JP (1) JPH09275141A (ja)
KR (1) KR19980045921A (ja)

Also Published As

Publication number Publication date
KR19980045921A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
JP4767541B2 (ja) 半導体相互接続構造上に金属層を堆積するための方法
US10867921B2 (en) Semiconductor structure with tapered conductor
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US7193327B2 (en) Barrier structure for semiconductor devices
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6566242B1 (en) Dual damascene copper interconnect to a damascene tungsten wiring level
EP1570517B1 (en) A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US7618893B2 (en) Methods of forming a layer for barrier applications in an interconnect structure
US6566258B1 (en) Bi-layer etch stop for inter-level via
US6258713B1 (en) Method for forming dual damascene structure
JP2002289690A (ja) 集積回路および集積回路を製造する方法
US6589865B2 (en) Low pressure, low temperature, semiconductor gap filling process
US6875693B1 (en) Via and metal line interface capable of reducing the incidence of electro-migration induced voids
US5918150A (en) Method for a chemical vapor deposition of copper on an ion prepared conductive surface
US5849367A (en) Elemental titanium-free liner and fabrication process for inter-metal connections
US20050173799A1 (en) Interconnect structure and method for its fabricating
US7223691B2 (en) Method of forming low resistance and reliable via in inter-level dielectric interconnect
JPH09275141A (ja) 半導体基板に形成された空洞の中にチタン元素フリーのライナを沈着する方法
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20040056111A (ko) 반도체 소자의 금속 배선 형성 방법
KR20040088598A (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060425