JP2011003881A - 配線構造及びその形成方法 - Google Patents
配線構造及びその形成方法 Download PDFInfo
- Publication number
- JP2011003881A JP2011003881A JP2010023327A JP2010023327A JP2011003881A JP 2011003881 A JP2011003881 A JP 2011003881A JP 2010023327 A JP2010023327 A JP 2010023327A JP 2010023327 A JP2010023327 A JP 2010023327A JP 2011003881 A JP2011003881 A JP 2011003881A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- insulating layer
- wiring
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【課題】良質な配線構造、及びその形成方法を提供する。
【解決手段】第1の導電材及び第1の絶縁層を有する第1の配線層と、前記第1の絶縁層上の第2の配線層とを備え、前記第2の配線層は第2の絶縁層と、ヴィア及びトレンチを有する開口部とを有し、前記開口部は、第2の導電材と、前記第2の導電材と、前記第2の絶縁層との間の2層以上のバリア層とを有し、前記第2の導電材は、前記第1の導電材と電気的に接続され、前記2層以上のバリア層は、前記開口内の前記第2の絶縁層と第1のバリア層とが接触し、且つ前記第1のバリア層とMnOx含有バリア層とが接触する領域と、前記第2の絶縁層と前記MnOx含有バリア層が接触する領域とを有する。
【選択図】 図1
【解決手段】第1の導電材及び第1の絶縁層を有する第1の配線層と、前記第1の絶縁層上の第2の配線層とを備え、前記第2の配線層は第2の絶縁層と、ヴィア及びトレンチを有する開口部とを有し、前記開口部は、第2の導電材と、前記第2の導電材と、前記第2の絶縁層との間の2層以上のバリア層とを有し、前記第2の導電材は、前記第1の導電材と電気的に接続され、前記2層以上のバリア層は、前記開口内の前記第2の絶縁層と第1のバリア層とが接触し、且つ前記第1のバリア層とMnOx含有バリア層とが接触する領域と、前記第2の絶縁層と前記MnOx含有バリア層が接触する領域とを有する。
【選択図】 図1
Description
本発明は、例えば配線工程(Back End of Line:BEOL)の配線構造(interconnect structure)と配線工程(BEOL)の配線構造の形成方法に関する。
半導体の製造は、いくつかの異なる化学的(Chemical)な工程や物理的(Physical)な工程を必要とし、それによって微細な電子デバイスは製造工程の前工程において基板上に形成される。集積回路は多層の様々な材料の相関パターンを用いて構成される。各層は、CVD(chemical vapor deposition)、PVD(physical vapor deposition)そしてエピタキシャル成長等の工程によって形成される。いくつかの層は、フォトレジストマスクと、さらにウェット及びドライエッチング技術とを用いてパターニングされる。
パターンは、特定の場所へのドーパントの注入によって層の中に形成される。基板上のデバイスは、シリコン、ガリウム砒素、ガラス等適当な材料によって形成されても良い。
基板上の集積回路の形成において、製造の後工程は、チップ上に組み立てられた半導体デバイスを電気的導伝材料で接続することを含んでいる。配線工程(Back End of Line: BEOL)は、半導体デバイスを接続するための電気的な接続技術である。そして、全集積回路デバイス内で機能するように設計された回路を完成する。金属配線は半導体デバイス間の電気的な接続としてのメタライゼーションプロセスにおいて使用される。
半導体デバイスの性能の向上の少なくとも一部は、トランジスタのようなデバイスのさらなる微細化を通して達成される。デバイスサイズの減少及びデバイス間のスペースの減少は、更なるデバイス性能の向上の為の単位領域内により多くのデバイスの配置を許容する。デバイス密度が増加すると、導電線及び導電線間のスペースの幅も小さく調整する必要がある。
本発明は、良質な配線構造、及びその形成方法を提供することを目的としている。
本発明の第一の視点に係る配線構造の態様は、第1の導電材及び第1の絶縁層を有する第1の配線層と、前記第1の絶縁層上の第2の配線層とを備え、前記第2の配線層は第2の絶縁層と、ヴィア及びトレンチを有する開口部とを有し、前記開口部は、第2の導電材と、前記第2の導電材と、前記第2の絶縁層との間の2層以上のバリア層とを有し、前記第2の導電材は、前記第1の導電材と電気的に接続され、前記2層以上のバリア層は、前記開口内の前記第2の絶縁層と第1のバリア層とが接触し、且つ前記第1のバリア層とMnOx含有バリア層とが接触する領域と、前記第2の絶縁層と前記MnOx含有バリア層が接触する領域とを有する。
本発明の第二の視点に係る配線構造の形成方法の態様は、第1の導電性形成物及び第1の絶縁層を有しする第1の配線層と、前記第1の配線層上の第2の絶縁層及び前記第2の絶縁層内に設けられたトレンチと前記トレンチの下部に設けられ、前記第1の導電性形成物の上面まで延伸するヴィアとを含む開口部を有する第2の配線層と、を設け、前記開口部の側壁及び底面に第1のバリア層を形成し、前記ヴィアの底面の前記第1のバリア層の一部を除去し、前記ヴィア内の前記第1の導電性形成物の上部分を露出し、前記開口部の側壁及び底面上の前記第1のバリア層上にMn含有バリア層を形成し、前記開口部内に第2の導電性材料を形成し、熱処理を加え、前記Mn含有バリア層の一部と前記第2の絶縁層の一部とを反応させマンガン酸化物を形成することを備える。
本発明によれば、良質な配線構造、及びその形成方法を提供することができる。
以下の記載は、開示する情報のいくつかの態様の基本的な理解を提供するための明細書において開示された情報の簡略化された要約を提示する。この要約は、開示される情報の広い全体像ではない。そして、この要約は、開示された情報のポイントまたは重要な要素を明らかにするためでもなく、開示する情報の範囲を明確に記載することを目的としていない。要約の唯一の目的は、後述されたより詳細な記述への前置きとしての簡略化された形態の開示された情報のいくつかの概念を示す。
(配線工程の)配線構造(back end of line interconnect structure)は、一般に絶縁層から導電性形成物(conductive feature)を分離するためのバリア層を含む。配線構造の製造工程にエッチバック工程を用いる時、エッチバック工程はバリア層へのダメージ及びバリア層の特性の劣化を引き起こす可能性がある。絶縁層が多孔性(ポーラス)のLow−k絶縁材料を含むとき、エッチバックは絶縁層へ多くのダメージを引き起こす可能性がある。このようなダメージは、バリア層、及びまたは絶縁層のラフな表面、及びまたは不連続部に起因して生じる場合がある。ラフな表面、及びまたは不連続部のために、バリア層は不十分な被膜状態を示す。
ここに記載した本発明は、配線構造、及びその形成方法を提供する。配線構造は、第1の導電性形成物及び第1の絶縁層を含む第1の配線層と、前記第1の配線層上の第1のキャップ層と、前記第1のキャップ層上の第2の配線層とを含む。第2の配線層は第2の絶縁層とヴィア及びトレンチを含んでいる開口部を含む。
開口部内において、配線構造は第2の導電性形成物と第2の導電性形成物及び第2の絶縁層の間の2以上のバリア層とを有している。2以上のバリア層は、開口部内の第2の絶縁層上の第1のバリア層と、第1のバリア層上のMnOx含有バリア層とを有している。MnOx含有バリア層を含むことで、配線構造は、第2の導電性形成物を通った導電材の拡散を防止及びまたは緩和することができる。
(第1の実施形態)
図1は配線構造100の断面図を示している。配線構造は、第1の配線層102と、第1の配線層上の第1のキャップ層104と、第1のキャップ層上の第2の配線層106とを有している。配線構造は第2の配線層上の第3の絶縁層108を有することができる。
図1は配線構造100の断面図を示している。配線構造は、第1の配線層102と、第1の配線層上の第1のキャップ層104と、第1のキャップ層上の第2の配線層106とを有している。配線構造は第2の配線層上の第3の絶縁層108を有することができる。
第1の配線層102は、第1の導電性形成物110と第1の絶縁層112とを有している。第1の導電性形成物はいくつかの適当な導電性材料を有している。導電性材料の例としては、ポリシリコン、導電性金属(例えば、Cu、Al、W)、少なくともひとつの導電性材料を含む合金(例えば、Al及びCuまたはCuの合金)、及び導電性金属シリサイドまたはそれら自身の化合物を含む。第1の導電性形成物は、第1の絶縁層の上面とほぼ同一平面の上面を有している。
第1の導電性形成物110は、第1の配線層のバリア層114によって第1の絶縁層112から分離される。バリア層は、タンタル(Ta)、タンタルナイトライド(TaN)、チタン(Ti)、チタンナイトライド(TiN)、ルテニウム(Ru)、ルテニウムナイトライド(RuN)、タングステン(W)、タングステンナイトライド(WN)または、導電性材料からの拡散を防止するためのバリアとなることができるその他の材料を有している。バリア層の膜厚は約1nm以上、約50nm以下である。また、バリア層の膜厚は約5nm以上、約40nm以下であってもよい。第1の配線層102は第1の導電性形成物と第1の絶縁層の間にバリア層を有していなくてもよい。
第1の絶縁層112は、無機絶縁体または有機絶縁体を含んでいるいくつかの適当な層間絶縁膜または層内絶縁膜を有することができる。絶縁体は、ポーラスでも、ノンポーラスでも良い。第1の絶縁層112は一つ以上の絶縁層を有している。第1の絶縁層112が2以上の絶縁層を有している場合、前記絶縁層は、お互いに同様または異なっていて良い。絶縁材料の例は、FSG(fluorinated silicon oxide:SiOF)、SiCOH(例えば、Si、C、H、及びOの元素を含むカーボンがドープされた酸化材料)、HSQ(hydrogen silsesquioxane polymer)、MSQ(methyl silsesquioxane polymer)、OSG(organosilicate glass)、そして高ポーラスSiO2の様な材料を含んでいるシリコン、または、パリレン(parylene)、BCB、ポリフェニレンオリゴマー(polyphenylene oligomer)、フルオルカーボン(fluorocarbons)、そしてそれらの化合物のような有機物を含む。
第1の絶縁層112は、配線構造の望まれた実施形態により、いくつかの適当な膜厚を有しても良い。一例では、第1の絶縁層の膜厚は約10nm以上、約1000nm以下である。他の例では、第1の絶縁層の膜厚は約10nm以上、約800nm以下である。さらに他の例では、第1の絶縁層の膜厚は約10nm以上、500nm以下である。
第1の絶縁層112は、低誘電率(low-k)を有することもできる。第1の絶縁層の誘電率は、SiO2の誘電率よりも低くても良い。一例において、第1の絶縁層の誘電率は、約3.0以下である。他の例において、第1の絶縁膜の誘電率は、約2.6未満である。さらに他の例では、第1の絶縁層の誘電率は、約2.3未満である。
第1のキャップ層104は、いくつかの適当な絶縁キャッピング材料を有しても良い。絶縁キャッピング材料の例は、シリコンカーバイド(SiC)、シリコンナイトライド(SiN)、シリコンカーボンナイトライド(SiCN)、テトラシリコンアンモニア(Si4NH3)、シリコンオキサイド(SiO2)、カーボンドープド酸化物、窒素及び水素ドープドシリコンカーバイド SiC(N,H)または、それらの多層膜を含んでいる。第1のキャップ層の膜厚は、例えば約10nm以上、約50nm以下である。
第2の配線層106は、第2の絶縁層116及び第2の絶縁層116の中の開口部118を有している。開口部118は、ヴィア120及びトレンチ122を有している。ヴィア120は、第1のキャップ層104を通って、第1の配線層102まで延伸している。第2の導電性形成物124の部分(例えば底面部)は第1のキャップ層104を通り、第1の導電性形成物110の上面まで延伸している。第2の導電性形成物124は、ヴィア120によって第1の導電性形成物110に電気的に接続されてもよい。第2の導電性形成物124は、第2の絶縁層116の上面とほぼ同一の上面を有することができる。
開口部118は第2の導電性形成物124と、第2の導電性形成物及び第2の絶縁層間の2層以上のバリア層126とを有している。2層以上のバリア層126は、開口部118の中で第2の絶縁層116上の第1のバリア層128と、第1のバリア層上のMnOx含有バリア層130とを有している。第1のバリア層128は、開口部118の側壁及び底面上に形成される。そして、MnOx含有バリア層130は、第1のバリア層128上に形成される。第1のバリア層は、1層または2層またはそれ以上のバリア層を有しても良い。第2の導電性形成物124は、2層以上のバリア層126によって第2の絶縁層から分離される。
第2の導電性形成物124は、いくつかの適当な導電性材料を含んで良い。例えば、第2の導電性形成物124は上述した第1の導電性形成物110の導電性材料のいくつかを含んで良い。
第2の絶縁層116は、無機絶縁体または有機絶縁体を含むいくつかの適当な層間絶縁膜または層内絶縁膜を含んでよい。この絶縁材料はポーラス(多孔性)でもノンポーラス(非多孔性)でも良い。第2の絶縁層116は1層以上の絶縁層を含む。第2の絶縁層が2層以上の絶縁層を含む場合、これらの絶縁層の材料は互いに同じでも異なっていても良い。第2の絶縁層116は、上述した第1の絶縁層112の絶縁材料のいくつかを含んで良い。例えば、第2の絶縁層はポーラス(多孔性)SiCOHを含んでいる。
第2の絶縁層116は、配線工程の配線構造の望まれた実施形態により、いくつかの適当な膜厚を有しても良い。一例において、第2の絶縁層の膜厚は約10nm以上、約2000nm以下である。他の例において、第2の絶縁層の膜厚は約10nm以上、約1500nm以下である。さらに他の例において、第2の絶縁層の膜は約10nm以上、1000nm以下である。
第2の絶縁層116は、低誘電率(low-k)を有することができる。第2の絶縁層116の誘電率は、SiO2の誘電率よりも低くてもよい。一例において、第2の絶縁層116の誘電率は、約3.0未満である。他の例において、第2の絶縁層116の誘電率は、約2.6未満である。さらに他の例では、第2の絶縁層の誘電率は、約2.3未満である。
第2の配線層106の第1のバリア層128は、第2の導電性形成物124の導電性材料の拡散の防止及びまたは低減するためのバリアとなるいくつかの材料を含むことが出来る。第1のバリア層128は、上述した第1の配線層のバリア層114のどのようなバリア材料を含んでも良い。例えば、第1のバリア層はタンタル(Ta)、タンタルナイトライド(TaN)、チタン(Ti)、またはチタンナイトライド(TiN)を含んでいる。一例において、第2の配線層の第1のバリア層は1層以上のバリア層を有している。例えば、第1のバリア層の2層はTaNを含んでいる。
第2の配線層のMnOx含有バリア層130は、MnO、Mn2O3、そしてMn3O4、のようなマンガン酸化物(MnOx、Xは、約1以上、約2以下である)を含む。マンガン酸化物を含むことで、MnOx含有バリア層130は、高いバリア特性を提供することができ、第2の導電性形成物124の導電性材料の拡散の防止及びまたは軽減することができる。結果として、MnOx含有バリア層130はリーク電流の防止及びまたは軽減をすることができ、それによって、TDDB(time dependent dielectric breakdown)が改善する。
一例において、第1のバリア層128は、トレンチの底面上の不連続部132と、不連続部132を覆うMnOx含有バリア層130とを有している。MnOx含有バリア層130の一部は、第1のバリア層128の不連続部を通って第2の絶縁層116に接触する。MnOx含有バリア層130のマンガン酸化物は、第2の絶縁層116に含まれるの酸素原子を用いたマンガンの酸化によって形成することができる。
MnOx含有バリア層130は更にタンタル(Ta)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、コバルト(Co)またはそれらの化合物を含むことができる。一例において、MnOx含有バリア層は、マンガン酸化物と、Ta、Ti、Cu、Al、Coからなる組から選択された一つの金属とを含んでいる。他の例では、MnOx含有バリア層は、マンガン酸化物と、Ta、Ti、Cu、Al、Coからなるグループから選択された二つの金属とを含んでいる。
MnOx含有バリア層130は、TDDBを改善できる、適当な量のマンガン酸化物を含んでいる。一例において、MnOx含有バリア層130のいくつかの部分または実質的に全面は、第1のバリア層128と結合される。他の例において、MnOx含有バリア層130がマンガン酸化物以外の化合物を含む場合、MnOx含有バリア層130は、約1wt%以上、約70wt%以下のマンガン酸化物を含む。他の例において、MnOx含有バリア層130は、約1wt%以上、約60wt%以下のマンガン酸化物を含む。さらに他の例において、MnOx含有バリア層130は、約1wt%以上、約50wt%以下のマンガン酸化物を含む。
2層以上のバリア層126(第1のバリア層128及びMnOx含有バリア層130)は、配線構造の望ましい実施形態に依存して、適当な膜厚を有しても良い。一例において、2層以上のバリア層126は、独立して1nm以上50nm以下の膜厚を有している。他の例において、2層以上のバリア層126は、独立して3nm以上40nm以下の膜厚を有している。さらに他の例において、2層以上のバリア層126は、独立して5nm以上30nm以下の膜厚を有している。
配線構造は、第2の配線層106上に第2のキャップ層(第2の絶縁層)108を含むことが可能である。第2のキャップ層は、適当な絶縁キャッピング材料を有することができる。例えば、第2のキャップ層は上述した第1のキャップ層の材料のうちのいくつかの材料を含んでいる。
図2〜図16を参照することで、配線構造を形成するための多くの可能な例の中の3つの実施形態が詳細に図示されている。図2〜図9は第1の実施形態に係る図であり、図10〜図12は第2の実施形態に係る図であり、図13〜図16は第3の実施形態に係る図である。
図2は、デュアルダマシンパターニング後の配線構造200の中間状態の断面図を示している。配線構造は、第1の配線層202と、第1の配線層上の第1のキャップ層204と、第1のキャップ層204上の第2の配線層206を含むことができる。配線構造の中間状態は、第2の配線層上の第3の絶縁層208を含むことができる。
第1の配線層は、第1の導電性形成物210と、第1の絶縁層212とを、図1と関連して記載したように含む。第1のキャップ層204は適当な絶縁キャッピング材料を含んでいる。第2の配線層206は、第2の絶縁層214を含んでいる。第2の絶縁層は、図1に関連した上述した第1の絶縁層の絶縁材料を含む。
第3の絶縁層208はシリコン酸化物のような適当な絶縁材料を含んで良い。第3の絶縁層は1層以上の絶縁層を含む。例えば、第3の絶縁層は2層以上を含んでおり、一つはシリコン酸化物を含む層であり、他方はSiCOHを含む層である。
第3の絶縁層208は、第2の絶縁層よりも高い誘電率を有することができる。一例において、第3の絶縁層の誘電率は、約2.6以上である。他の例において、第3の絶縁膜の誘電率は、約3.0以上である。さらに他の例において、第3の絶縁層の誘電率は、約2.3以上である。
第2の配線層206及び第3の絶縁層208は、ヴィア218及びトレンチ220を含む開口部216を有している。第1の導電性形成物210の上部分はヴィア218の底面で露出される。開口部216はデュアルダマシンパターニングによって形成される。デュアルダマシン構造の詳細及びデュアルダマシンの形成方法は、例えば、U.S. Patent Nos.6,433,428 and 6,407,453に記載されている。
図3は、第1のバリア層300を開口部216の側壁上及び底面上に形成することを示している。第1のバリア層300は図1に関連する上述した第1のバリア層128のどのようなバリア材料でも含むことができる。例えば、第1のバリア層300はTa、TaN、Ti、またはTiNを含んでいる。
第1のバリア層300は、適当な技術によって形成されることができる。このような技術の例は、PVD、IPVD(ionized plasma vapor deposition)、SIP(self-ionized plasma)、ALD(atomic layer deposition)、SCCO2(supercritical CO2)deposition、CVD、MOCVD(metal organic chemical vapor deposition)、PECVD(plasma-enhanced chemical vapor deposition)、PEALD(plasma-enhanced atomic layer deposition)などを含む。
図4は、ヴィア218の底面において第2の配線層206の第1のバリア層300の部分400を除去することと、ヴィア218の中の第1の導電性形成物210の上部402を露出することとを示している。第1のバリア層300の部分400はアルゴンスパッタリングを含むエッチバック技術のような適当な技術によって除去することができる。
エッチバック工程(例えばArスパッタリング)は、第1のバリア層300及びまたは第2の配線層206の第2の絶縁層214にダメージを引き起こし、第1のバリア層300のバリア層特性を劣化させるかもしれない。特に、エッチバック工程は、破線によって示したトレンチ220の底面上の第1のバリア層300の一部にダメージを引き起こすことがある。第2の絶縁層214が多孔性のLow−k誘電体材料(例えば、誘電率kが約2.8以下の誘電体材料)を含み、エッチバックは第2の絶縁層214にさらにダメージを引き起こすかもしれない。このようなダメージによって、第1のバリア層300及びまたは第2の絶縁層214粗い表面及びまたは第1のバリア層300の不連続部404が形成される。粗い表面及びまたは不連続部404によって、第1のバリア層300は、第2の絶縁層214に対して不十分な被膜状態となる。言い換えると、第1のバリア層300は下にある第2の絶縁層を完全に覆うことができない。この結果、不十分な絶縁破壊強度及びまたは不十分なエレクトロマイグレーション耐性が引き起こる。
図5は開口部216の側壁及び底面上の第1のバリア層300上にMn含有バリア層500を形成することを示している。Mn含有バリア層500は、Mn(例えば、実質的に純粋なMn)または、Y−Mn化合物を含んでも良い。このYは、Ta、Ti、Al、Coからなるグループから少なくとも一つ選択されたものである。Yは、実質的にCuを含んでいない。Y−Mn化合物の例は、TaMn、TiMn、AlMn、CoMn、TaTiMn、TaAlMn、TaCoMn、TiAlMn、TiCoMn、AlCoMn等を含んでいる。
Mn含有バリア層500は、適当な量のマンガンを含むことができる。一例において、Mn含有バリア層のいくつかの部分、または実質的に全部分は、第1のバリア層300と結合される。他の例において、Mn含有バリア層は約1wt%以上、約70wt%以下のマンガンを含んでいる。他の例において、Mn含有バリア層は約1wt%以上、約60wt%以下のマンガンを含んでいる。さらに他の例において、Mn含有バリア層は約1wt%以上、約50wt%以下のマンガンを含んでいる。
Mn含有バリア層500は、第1のバリア層300のダメージ部(不連続部)404及びまたは第2の配線層206の第2の絶縁層214を覆って形成される。例えば、Mn含有バリア層500は第1のバリア層300及びまたは第2の配線層206の第2の絶縁層214の粗い表面及びまたは不連続部404を覆って形成される。Mn含有バリア層は、PVD、IPVD、SIP、ALD、SCCO2、CVD、MOCVD、PECVD、PEALD等などの適当な技術を用いて形成される。
図6はMn含有バリア層500上にシード層600を形成することを示している。シード層は、その後の工程の開口部内の第2の導電性形成物を電気めっきするために、充分な電流を供給することができる金属を少なくとも一つ含有している。一例において、第2の導電性形成物がCuを含むとき、シード層は、Cuまたは、Cu合金(例えば、CuAl(copper aluminum)の合金)を含んでいる。シード層は、PVD、IPVD、SIP、ALD、SCCO2、CVD、MOCVD、PECVD、PEALD等などの適当な技術を用いて形成される。シード層は、例えば約10nm以上、約100nm以下の適当な膜厚を有することができる。
図7は、開口部216内に第2の導電性材料700を形成することを示している。導電性材料(例えば、Cu、または、Cu及びAlの合金)は、電気的なめっきによって開口部内に形成することが可能である。第2の導電性材料の膜厚は、約300nm以上、約800nm以下である。
図8a及び図8bは、マンガン酸化物(MnO、MnO2、Mn2O3、Mn3O4のように、Xが1〜2であるMnOx)800をMn含有バリア層内に形成するためにMn含有バリア層500をアニールすることを示している。その結果、MnOx含有バリア層802が形成される。破線804によって示されているMn含有バリア層の一部は、図8bに拡大されている。
マンガン酸化物800は、第2の絶縁層214からの酸素を用いたMn含有バリア層内のマンガンの酸化によって形成される。第2の絶縁層214から供給された酸素により、マンガン酸化物800を第2の配線層206の第1のバリア層300の不連続部404に形成することが可能である。言い換えるとマンガン酸化物800は、図7に示したMn含有バリア層500のうち、第2の絶縁層214に接触している部分にMn含有バリア層802を形成することができる。マンガン酸化物800を含むことで、Mn含有バリア層802は高いバリア特性を提供することができ、第2の導電性形成物700の導電性材料の拡散の防止およびまたは軽減することができる。
図8a及び図8bに示すように、バリア膜の不連続部404において、第2の絶縁層214とMn含有バリア層500(またはMnOx含有バリア層802)とが接触していた部分にマンガン酸化物800が形成される。これにより、第2の絶縁層214のうち、不連続部404によって、第1のバリア層300に覆われておらず、バリア性が弱かった部分にもマンガン酸化物800というバリア形成される。
マンガン酸化物800は、合成されたマンガン酸化物が第2の導電性形成物の導電性材料の拡散の防止及びまたは低減することができる適当なアニール条件によって形成されることができる。一例において、マンガン酸化物は、約50℃以上、約500℃以下そして、約10分以上、約300分以下で形成される。他の例において、マンガン酸化物は、約70℃以上、約450℃以下そして、約20分以上、約200分以下で形成される。さらに他の例において、マンガン酸化物は、約100℃以上、約400℃以下そして、約30分以上、約120分以下で形成される。マンガン酸化物はN2雰囲気またはN2/H2雰囲気内で形成されることができる。第2の絶縁層214の表面は、第1のバリア層300に覆われる部分とマンガン酸化物800とに覆われる部分があり、第1のバリア層300及びマンガン酸化物800上にはMn含有バリア層802が形成される。これにより、第2の絶縁層214は、第1のバリア層300及びMn含有バリア層802の2層のバリア膜部分と、マンガン酸化物800及びMn含有バリア層802の2層のバリア膜部分とが形成される。
図9は、第2の導電性材料700及び第3の絶縁層208の上部分を除去することにより、第2の導電性形成物900が形成され、さらに、第2のキャップ層902が第2の配線層206上に形成されることを示している。例えば、第2の導電性材料700の上部及び第3の絶縁層208はCMP(Chemical mechanical polishing)によって除去することができる。第2のキャップ層902は図2に関連する上述した第1のキャップ層204と同じ方法で形成することができる。
(第2の実施形態)
図10〜図12は、他の配線構造の形成方法を示している。図10は、配線構造1000の例の中間の状態の断面図示している。配線構造100は、Mn含有バリア層1002がさらに少なくとも一つのシード金属(例えばCu)を含むことを除いて、図5に関連する上述した配線構造と同様の特徴を含む。
図10〜図12は、他の配線構造の形成方法を示している。図10は、配線構造1000の例の中間の状態の断面図示している。配線構造100は、Mn含有バリア層1002がさらに少なくとも一つのシード金属(例えばCu)を含むことを除いて、図5に関連する上述した配線構造と同様の特徴を含む。
配線構造1000は第1の配線層1004と、第1の配線層上の第1のキャップ層1006と、第1のキャップ層上の第2の配線層1008とを含むことができる。配線構造の中間の状態は、第2の配線層1008上に第3の絶縁層1010を含むことができる。
第1の配線層1004は、図5に関連する上述した同様の方法で、第1の導電性形成物1012と、第1の絶縁層1014とを含む。第1のキャップ層1006は、いくつかの絶縁キャッピング材料を含んでいる。第2の配線層1008は、第2の絶縁層1016を含む。第2の絶縁層1016は、図5に関連する上述した第1の絶縁層212のいくつかの絶縁材料を含む。第2の絶縁層1016は、ヴィア1020及びトレンチ1022を含んだ開口部1018を含む。第3の絶縁層1010はシリコン酸化物のような適当な絶縁材料を含むことができる。
配線構造1000は、開口部1018の側壁及び底面上の第2の配線層1008の中に第1のバリア層1024を含む。第1のバリア層1024は、ヴィア1020の底面の第1のバリア層1024の部分1028を除去するためのエッチバック工程によるダメージ(例えば、粗い表面や、不連続部1026)を受ける。
Mn含有バリア層1002は、マンガンと少なくとも一つのシード金属を有するMn化合物含んでいる。シード金属は、後の電気めっき工程においてシードとして第2の導電性形成物の形成を促進することができる。シード金属は、第2の導電性形成物の形成を促進できる金属であれば、どのような金属であってもよい。
Mn合金は、Z−Mn合金であってもよく、ZがCu、Al、Ta、TiそしてCoからなるグループのうちから少なくとも一つ選択される。Z−Mn合金の例は、CuMn、AlMn、TaMn、TiMn、CoMn、CuTaMn、CuTiMn、CuAlMn、CuCoMn、TaTiMn、TaAlMn、TaCoMn、TiAlMn、TiCoMn、AlCoMn、等を含む。後に形成される第2の導電性形成物がCuを含む場合、Mn化合物はシード金属としてのCuを含む。
Mn含有バリア層1002は、適当な量のマンガンを含んでも良い。一例において、Mn含有バリア層1002は約0.5wt%以上、約99.5wt%以下のマンガンを含んでいる。他の例において、Mn含有バリア層1002は約1wt%以上、約90wt%以下のマンガンを含んでいる。さらに他の例において、Mn含有バリア層1002は約1wt%以上、約80wt%以下のマンガンを含んでいる。
Mn含有バリア層1002は、適当な量のシード金属を含んでも良い。一例において、Mn含有バリア層1002は約0.5wt%以上、約99.5wt%以下のシード金属を含んでいる。他の例において、Mn含有バリア層1002は約10wt%以上、約99wt%以下のシード金属を含んでいる。さらに他の例において、Mn含有バリア層1002は約20wt%以上、約99wt%以下のシード金属を含んでいる。
Mn含有バリア層1002は適当な技術によって形成されるこができる。例えば、Mn含有バリア層1002は、PVD、IPVD、SIP、ALD、SCCO2、CVD、MOCVD、PECVD、PEALD等によって形成される。
図10に図示していないが、Mn含有バリア層1002を形成する前に、第2のバリア層はダメージを受けた第1のバリア層の上に形成することができる。第2のバリア層は、図5に関連する上述した第1のバリア層の適当なバリア材料を有することができる。例えば、第2のバリア層はTa、TaN、Ti、またはTiNを含んでいる。
第2のバリア層は適当な技術によって形成されることができる。そのような技術の例としては、PVD、IPVD、SIP、ALD、SCCO2、CVD、MOCVD、PECVD、PEALD等を含んでいる。
図11は、開口部1018内に第2の導電性材料1100を形成することを示している。導電性材料(例えば、Cu、Alまたは、CuとAlの合金)は電気的なめっきによって開口部内に形成されることができる。導電性材料は、Al、Co、Mn、Snなどの適当な添加剤を含んでも良い。第2の導電性材料1100の膜厚は、約300nm以上、約800nm以下である。Mn含有バリア層1002がシード金属を含むため、第2の導電性材料1100はシード層の形成無しで電気的なめっきによって形成することができる。
図12は、Mn含有バリア層1002内にマンガン酸化物(MnO、MnO2、Mn2O3、Mn3O4のように、Xが1〜2であるMnOx)を形成するために、Mn含有バリア層1002をアニールすることを示している。これによって、MnOx含有バリア層1200が形成される。マンガン酸化物は、第2の絶縁層からの酸素を用いてMn含有バリア層内のマンガンを酸化することによって形成される。マンガン酸化物は図8a及び8bに関する上述した同じ方法で形成することができる。
図12に図示していないが、MnOx含有バリア層1200を形成した後に、第2の導電性材料と第3の絶縁層の上部分を除去する。これによって、第2の導電性形成物及び第2のキャップ層を第2の配線層上に形成することができる。
(第3の実施形態)
図13〜図16は、配線構造の形成方法のさらに他の例示している。図13は、配線構造1300の例の一部の中間の状態の断面図を示している。配線構造1300は図10に関連する上述した配線構造と同様の特徴を含んでも良い。
図13〜図16は、配線構造の形成方法のさらに他の例示している。図13は、配線構造1300の例の一部の中間の状態の断面図を示している。配線構造1300は図10に関連する上述した配線構造と同様の特徴を含んでも良い。
配線構造1300は、第1の配線層1302と、第1の配線層1302上の第1のキャップ層1304と、第1のキャップ層1304上の第2の配線層1306を含んでも良い。配線構造の中間の状態は、第2の配線層1306上の第3の絶縁層1308を含んでも良い。
図10に関連する上述した同様の方法で第1の配線層1302は第1の導電性形成物1310と、第1の絶縁層1312とを含んでいる。第1のキャップ層1304は適当な絶縁キャッピング材料を含んでいる。第2の配線層1306は第2の絶縁層1314を含んでいる。第2の絶縁層1314は、図10に関連する上述した第1の絶縁層1014の絶縁材料を含んでいる。第2の絶縁層1314はヴィア1318及びトレンチ1320を含んだ開口部1316を有している。第3の絶縁層1308は、シリコン酸化物のように適当な絶縁材料を含むことができる。
配線構造1300は開口部の側壁及び底面上の第1のバリア層1322を含む。第1のバリア層1322は、ヴィア1318の底面の第1のバリア層1322の部分1326を除去するためのエッチバック工程によるダメージ(例えば、粗い表面や、不連続部)1324を受ける。
配線構造は第1のバリア層1322上にMn含有バリア層1328を含んでいる。Mn含有バリア層1328は、マンガン及び少なくとも選択された一つのシード金属を含むMn合金含む。Mn含有バリア層1328は図10に関連する上述したMn含有バリア層1002と同様でも良い。
図13には示していないが、Mn含有バリア層を形成する前に、ダメージを受けた第1のバリア層上に第2のバリア層を形成しても良い。第2のバリア層は、図1に関連する上述した第1のバリア層の適当なバリア材料を有することができる。例えば、第2のバリア層は、Ta、TaN、Ti、またはTiNを含む。
図14は、Mn含有バリア層1328内にマンガン酸化物(MnO、MnO2、Mn2O3、Mn3O4のように、Xが1〜2であるMnOx)を形成するために、Mn含有バリア層1328をアニールすることを示している。これによって、MnOx含有バリア層1400が形成される。マンガン酸化物は、第2の絶縁層1314からの酸素を用いてMn含有バリア層1328内のマンガンを酸化することによって形成される。マンガン酸化物は図8a及び8bに関する上述した同じ方法で形成されることができる。
図15は、開口部1316内に第2の導電性材料1500を形成することを示している。導電性材料(例えば、Cu、Alまたは、CuとAlの合金)は電気的なめっきによって開口部内に形成されることができる。導電性材料は、Al、Co、Mn、Snなどの適当な添加材を含んでも良い。第2の導電性材料1500の膜厚は、約300nm以上、約800nm以下である。Mn含有バリア層1400がシード金属を含むため、第2の導電性材料1500はシード層の形成無しで電気的なめっきによって形成することができる。
図16は、MnOx含有バリア層1400内へのマンガン酸化物の形成を確実にするためにMnOx含有バリア層1400をアニールすることを示している。MnOx含有バリア層1400内のマンガンは、図14に示す方法と同様のアニールによって酸化される。拡散を防止及びまたは低減するためのマンガン酸化物が、図14に関連する上述した前持ったアニールによって充分に形成されるとき、図16のアニールは必要ない。また、その方法はこのアニールを含まない。
図16では示してないが、MnOx含有バリア層を形成した後、第2の導電性材料及び第3の絶縁層の上部分が除去される。その結果、第2の導電性形成物を形成する。第2のキャップ層は第2の配線層上に形成することができる。
図17は、配線構造の形成方法1700を例示している。1702において、第1の配線層、第1の配線層上の第1のキャップ層、及び第1のキャップ層上の第2の配線層が設けられる。第1の配線層は、第1の導電性形成物及び第1の絶縁層を含むことができる。第2の配線層は、第2の絶縁層及び第2の絶縁層内にヴィアとトレンチを有する開口部を有することができる。ヴィアは、第1のキャップ層を通って、第1の導電性形成物の上面まで延伸している。
1704において、第1のバリア層は、開口部の側壁及び底面上に形成される。1706では、ヴィアの底の第1のバリア層の一部が除去され、ヴィア内の第1の導電性形成物の上部分が露出される。1708において、Mn含有バリア層は、開口部の側壁及び底面上の第1のバリア層上に形成される。1710において、シード層がMn含有バリア層上に形成される。1712において、第2の導電性材料は、電気的なめっきによってシード層上の開口部内に形成される。1714において、Mn含有バリア層はMn含有バリア層内にマンガン酸化物を形成するためにアニールされる。
図17に示してないが、図17に示した方法は、後述する1つかそれ以上の特徴を含むことができる。Mn含有バリア層は、Mn、またはYがTa、Ti、Al、Co、からなるグループから少なくともひとつ選択されるY−Mn合金を含む。Mn含有バリア層は、約1wt%以上、約70wt%以下のマンガンを含む。マンガン酸化物は、第2の絶縁層からの酸素を用いてMn含有バリア層内のマンガンを酸化することによって形成される。
一例においては、ヴィアの底の第1のバリア層の一部を除去する時、第1のバリア層内に不連続部が形成される。そして、Mn含有バリア層が第1のバリア層上に形成される。その結果、不連続部が覆われる。Mn含有バリア層はMn含有バリア層内にマンガン酸化物を形成するためにアニールされる。これにより、マンガン酸化物を第2の絶縁層を通って第1のバリア層の不連続部に接触させる。
図18は配線構造の形成方法1800を例示している。1802において、第1の配線層、第1の配線層上の第1のキャップ層、及び第1のキャップ層上の第2の配線層が供給される。第1の配線層は、第1の導電性形成物及び第1の絶縁層を含むことができる。第2の配線層は、第2の絶縁層及び第2の絶縁層内にヴィアとトレンチを有する開口部を有することができる。ヴィアは、第1のキャップ層を通って、第1の導電性形成物の上面まで延伸している。
1804において、第1のバリア層は、開口部の側壁及び底面上に形成される。1806において、ヴィアの底の第1のバリア層の一部が除去され、ヴィア内の第1の導電性形成物の上部分が露出される。1808において、Mn含有バリア層は、開口部の側壁及び底面上の第1のバリア層上に形成される。Mn含有層は、マンガンと、シード金属の少なくとも一つを有している。1810において、第2の導電性材料が、Mn含有バリア層上の開口部内に形成される。1812において、Mn含有バリア層はMn含有バリア層内にマンガン酸化物を形成するためにアニールされる。
図18に示していないが、図18に示した方法は、後述する1つかそれ以上の特徴を含むことができる。Mn含有バリア層は、ZがCu、AL、Ta、Ti、そしてCoからなるグループから少なくともひとつ選択されるZ−Mn合金を含む。Mn含有バリア層は、CuMn、AlMn、TaMn、TiMn、CoMn、CuTaMn、CuTiMn、CuAlMn、CuCoMn、TaTiMn、TaAlMn、TaCoMn、TiAlMn、TiCoMn、そしてAlCoMnからなるグループから選択された化合物を含む。マンガン酸化物は、第2の絶縁層からの酸素を用いてMn含有バリア層内のマンガンを酸化することによって形成される。
一例において、ヴィアの底の第1のバリア層の一部を除去する時、第1のバリア層内に不連続部が形成される。そして、Mn含有バリア層が第1のバリア層上に形成される。その結果、不連続部が覆われる。Mn含有バリア層はMn含有バリア層内にマンガン酸化物を形成するためにアニールされる。これにより、マンガン酸化物を第2の絶縁層を通って第1のバリア層の不連続部に接触させる。
Mn含有バリア層を形成した後、及び第2の導電性材料を形成する前に、Mn含有バリア層内にマンガン酸化物を形成するためにMn含有バリア層をアニールすることをさらに含むことができる。ヴィアの底の第1のバリア層の一部を除去し、Mn含有バリア層を形成した後に、第1のバリア層上に他のバリア層を形成することをさらに含むことができる。
所定の特徴のためのどのような図面または数値の範囲に関して、図面または一つの範囲からのパラメーターは、数値の範囲を生成するため同じ特徴のための異なる範囲からの他の図または他のパラメーターと組み合わされても良い。
上述したことは、開示した発明の例を含んでいる。勿論、開示した発明の記載の目的のための構成要素及び方法の全ての考えうる組み合わせを書く事は不可能である。しかし、図の中の一般的な技術は、開示された発明の更なる組み合わせ及び入れ替えが可能であると認識できる。したがって、開示された発明は、添付された請求項の精神及び目的の中に含まれる変形、改良及び変化のような全ての変更を包含するつもりである。さらに、詳細な説明または請求項で使われている、含む、有する、持つ、またはこれらの系統の用語は、備えるという用語が、転換語としてクレームにて記載された場合と類似の解釈を含む。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
100…配線構造、 102…第1の配線層、 104…第1のキャップ層、
106…第2の配線層、 108…第3の絶縁層、 108…第2のキャップ層。
106…第2の配線層、 108…第3の絶縁層、 108…第2のキャップ層。
110…第1の導電性形成物、 112…第1の絶縁層、 114…バリア層、
116…第2の絶縁層、 118…開口部、 120…ヴィア、
122…トレンチ、 124…第2の導電性形成物、 126…バリア層、
128…第1のバリア層、 130…MnOx含有バリア層、
132…不連続部、 200…配線構造、 202…第1の配線層、
204…第1のキャップ層、 206…第2の配線層、
208…第3の絶縁層、 210…第1の導電性形成物、
212…第1の絶縁層、 214…第2の絶縁層、 216…開口部、
218…ヴィア、 220…トレンチ、 300…第1のバリア層、
404…不連続部、 404…ダメージ部、 500…Mn含有バリア層、 600…シード層、 700…第2の導電性材料、
700…第2の導電性形成物、 800…マンガン酸化物、
802…Mn含有バリア層、 900…第2の導電性形成物、
902…第2のキャップ層、 1000…配線構造、
1002…Mn含有バリア層、 1004…第1の配線層、
1006…第1のキャップ層、 1008…第2の配線層、
1010…第3の絶縁層、 1012…第1の導電性形成物、
1014…第1の絶縁層、 1016…第2の絶縁層、 1018…開口部、
1020…ヴィア、 1022…トレンチ、 1024…第1のバリア層、
1100…第2の導電性材料、 1200…Mn含有バリア層、
1300…配線構造、 1302…第1の配線層、
1304…第1のキャップ層、 1306…第2の配線層、
1308…第3の絶縁層、 1310…第1の導電性形成物、
1312…第1の絶縁層、 1314…第2の絶縁層、 1316…開口部、
1318…ヴィア、 1320…トレンチ、 1322…第1のバリア層、
1328…Mn含有バリア層、 1400…MnOx含有バリア層、
1500…第2の導電性材料、 1800…形成方法。
116…第2の絶縁層、 118…開口部、 120…ヴィア、
122…トレンチ、 124…第2の導電性形成物、 126…バリア層、
128…第1のバリア層、 130…MnOx含有バリア層、
132…不連続部、 200…配線構造、 202…第1の配線層、
204…第1のキャップ層、 206…第2の配線層、
208…第3の絶縁層、 210…第1の導電性形成物、
212…第1の絶縁層、 214…第2の絶縁層、 216…開口部、
218…ヴィア、 220…トレンチ、 300…第1のバリア層、
404…不連続部、 404…ダメージ部、 500…Mn含有バリア層、 600…シード層、 700…第2の導電性材料、
700…第2の導電性形成物、 800…マンガン酸化物、
802…Mn含有バリア層、 900…第2の導電性形成物、
902…第2のキャップ層、 1000…配線構造、
1002…Mn含有バリア層、 1004…第1の配線層、
1006…第1のキャップ層、 1008…第2の配線層、
1010…第3の絶縁層、 1012…第1の導電性形成物、
1014…第1の絶縁層、 1016…第2の絶縁層、 1018…開口部、
1020…ヴィア、 1022…トレンチ、 1024…第1のバリア層、
1100…第2の導電性材料、 1200…Mn含有バリア層、
1300…配線構造、 1302…第1の配線層、
1304…第1のキャップ層、 1306…第2の配線層、
1308…第3の絶縁層、 1310…第1の導電性形成物、
1312…第1の絶縁層、 1314…第2の絶縁層、 1316…開口部、
1318…ヴィア、 1320…トレンチ、 1322…第1のバリア層、
1328…Mn含有バリア層、 1400…MnOx含有バリア層、
1500…第2の導電性材料、 1800…形成方法。
Claims (5)
- 第1の導電材及び第1の絶縁層を有する第1の配線層と、
前記第1の絶縁層上の第2の配線層とを備え、
前記第2の配線層は第2の絶縁層と、ヴィア及びトレンチを有する開口部とを有し、前記開口部は、第2の導電材と、前記第2の導電材と、前記第2の絶縁層との間の2層以上のバリア層とを有し、前記第2の導電材は、前記第1の導電材と電気的に接続され、前記2層以上のバリア層は、前記開口内の前記第2の絶縁層と第1のバリア層とが接触し、且つ前記第1のバリア層とMnOx含有バリア層とが接触する領域と、前記第2の絶縁層と前記MnOx含有バリア層が接触する領域とを有する配線構造。 - 前記第1のバリア層は前記トレンチの底面上に不連続部を有しており、前記MnOx含有バリア層は前記不連続部を介して前記第2の絶縁層と接触している請求項1記載の配線構造。
- 第1の導電性形成物及び第1の絶縁層を有しする第1の配線層と、前記第1の配線層上の第2の絶縁層及び前記第2の絶縁層内に設けられたトレンチと前記トレンチの下部に設けられ、前記第1の導電性形成物の上面まで延伸するヴィアとを含む開口部を有する第2の配線層と、を設け、
前記開口部の側壁及び底面に第1のバリア層を形成し、
前記ヴィアの底面の前記第1のバリア層の一部を除去し、前記ヴィア内の前記第1の導電性形成物の上部分を露出し、
前記開口部の側壁及び底面上の前記第1のバリア層上にMn含有バリア層を形成し、
前記開口部内に第2の導電性材料を形成し、
熱処理を加え、前記Mn含有バリア層の一部と前記第2の絶縁層の一部とを反応させマンガン酸化物を形成すること
を備える配線構造の形成方法。 - 前記ヴィアの底の前記第1のバリア層の一部を除去する時、前記第1のバリア層内に第2の絶縁膜が露出する不連続部が形成され、前記Mn含有バリア層が前記第1のバリア層上に形成され、その結果、前記不連続部が覆われる請求項3記載の方法。
- 前記Mn含有バリア層は前記Mn含有バリア層内にマンガン酸化物を形成するためにアニールされ、これにより、前記マンガン酸化物を前記第2の絶縁層を通って前記第1のバリア層の前記不連続部に接触させる請求項4記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/486,900 US8134234B2 (en) | 2009-06-18 | 2009-06-18 | Application of Mn for damage restoration after etchback |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011003881A true JP2011003881A (ja) | 2011-01-06 |
Family
ID=43353551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010023327A Pending JP2011003881A (ja) | 2009-06-18 | 2010-02-04 | 配線構造及びその形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8134234B2 (ja) |
JP (1) | JP2011003881A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011061187A (ja) * | 2010-07-15 | 2011-03-24 | Tohoku Univ | コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5353109B2 (ja) | 2008-08-15 | 2013-11-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP4415100B1 (ja) * | 2008-12-19 | 2010-02-17 | 国立大学法人東北大学 | 銅配線、半導体装置および銅配線形成方法 |
US8168528B2 (en) * | 2009-06-18 | 2012-05-01 | Kabushiki Kaisha Toshiba | Restoration method using metal for better CD controllability and Cu filing |
US8653664B2 (en) | 2009-07-08 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layers for copper interconnect |
US8531033B2 (en) * | 2009-09-07 | 2013-09-10 | Advanced Interconnect Materials, Llc | Contact plug structure, semiconductor device, and method for forming contact plug |
US8653663B2 (en) * | 2009-10-29 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layer for copper interconnect |
US8361900B2 (en) * | 2010-04-16 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layer for copper interconnect |
US20120273948A1 (en) * | 2011-04-27 | 2012-11-01 | Nanya Technology Corporation | Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same |
US9054109B2 (en) * | 2012-05-29 | 2015-06-09 | International Business Machines Corporation | Corrosion/etching protection in integration circuit fabrications |
US20140179095A1 (en) * | 2012-12-21 | 2014-06-26 | Intermolecular, Inc. | Methods and Systems for Controlling Gate Dielectric Interfaces of MOSFETs |
US9349608B2 (en) * | 2013-12-13 | 2016-05-24 | Globalfoundries Inc. | Methods of protecting a dielectric mask layer and related semiconductor devices |
US9530736B2 (en) * | 2014-02-14 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and formation thereof |
US9847289B2 (en) * | 2014-05-30 | 2017-12-19 | Applied Materials, Inc. | Protective via cap for improved interconnect performance |
US9385080B2 (en) * | 2014-08-15 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method of forming the same |
US9425093B2 (en) * | 2014-12-05 | 2016-08-23 | Tokyo Electron Limited | Copper wiring forming method, film forming system, and storage medium |
US10535558B2 (en) * | 2016-02-09 | 2020-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming trenches |
US10256191B2 (en) * | 2017-01-23 | 2019-04-09 | International Business Machines Corporation | Hybrid dielectric scheme for varying liner thickness and manganese concentration |
US11152294B2 (en) | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
DE102018131694A1 (de) | 2018-09-28 | 2020-04-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selektives abscheiden einer metallsperrschicht bei damascene-prozessen |
US11398406B2 (en) * | 2018-09-28 | 2022-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective deposition of metal barrier in damascene processes |
US10658233B2 (en) * | 2018-10-17 | 2020-05-19 | International Business Machines Corporation | Dielectric damage-free dual damascene Cu interconnects without barrier at via bottom |
EP3880865A2 (en) * | 2018-11-13 | 2021-09-22 | Corning Incorporated | 3d interposer with through glas vias-method of increasing adhesion between copper and class surfaces and articles therefrom |
KR20210127188A (ko) | 2019-02-21 | 2021-10-21 | 코닝 인코포레이티드 | 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정 |
US11502000B2 (en) * | 2020-08-24 | 2022-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bottom lateral expansion of contact plugs through implantation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007059660A (ja) * | 2005-08-25 | 2007-03-08 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2007287816A (ja) * | 2006-04-14 | 2007-11-01 | Sony Corp | 半導体装置の製造方法 |
JP2008187072A (ja) * | 2007-01-31 | 2008-08-14 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429120B1 (en) * | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
JP4044236B2 (ja) * | 1999-03-11 | 2008-02-06 | 株式会社東芝 | 半導体装置の製造方法 |
US6566242B1 (en) * | 2001-03-23 | 2003-05-20 | International Business Machines Corporation | Dual damascene copper interconnect to a damascene tungsten wiring level |
US6737747B2 (en) * | 2002-01-15 | 2004-05-18 | International Business Machines Corporation | Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof |
US6873057B2 (en) * | 2003-02-14 | 2005-03-29 | United Microelectrtonics Corp. | Damascene interconnect with bi-layer capping film |
JP4478038B2 (ja) | 2004-02-27 | 2010-06-09 | 株式会社半導体理工学研究センター | 半導体装置及びその製造方法 |
KR100701375B1 (ko) * | 2004-07-08 | 2007-03-28 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 제조 방법 |
US8039964B2 (en) * | 2008-02-27 | 2011-10-18 | International Business Machines Corporation | Fluorine depleted adhesion layer for metal interconnect structure |
-
2009
- 2009-06-18 US US12/486,900 patent/US8134234B2/en not_active Expired - Fee Related
-
2010
- 2010-02-04 JP JP2010023327A patent/JP2011003881A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007059660A (ja) * | 2005-08-25 | 2007-03-08 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2007287816A (ja) * | 2006-04-14 | 2007-11-01 | Sony Corp | 半導体装置の製造方法 |
JP2008187072A (ja) * | 2007-01-31 | 2008-08-14 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011061187A (ja) * | 2010-07-15 | 2011-03-24 | Tohoku Univ | コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100320604A1 (en) | 2010-12-23 |
US8134234B2 (en) | 2012-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011003881A (ja) | 配線構造及びその形成方法 | |
US8354751B2 (en) | Interconnect structure for electromigration enhancement | |
KR101677345B1 (ko) | 반도체 구조체 및 그 제조 방법 | |
US8951911B2 (en) | Process for damascene structure with reduced low-k damage | |
JP5462807B2 (ja) | 高い漏れ抵抗を有する相互接続構造体 | |
US7834457B2 (en) | Bilayer metal capping layer for interconnect applications | |
US7193327B2 (en) | Barrier structure for semiconductor devices | |
US6455409B1 (en) | Damascene processing using a silicon carbide hard mask | |
US20080128907A1 (en) | Semiconductor structure with liner | |
US7834459B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US10629478B2 (en) | Dual-damascene formation with dielectric spacer and thin liner | |
KR20030087653A (ko) | 유전체 배리어 막을 이용한 다마신 공정 | |
JP2007251155A (ja) | 障壁冗長構成要素を有する相互接続構造体および相互接続構造体を形成する方法 | |
WO2011084667A2 (en) | Interconnect structure with a mushroom-shaped oxide capping layer and method for fabricating same | |
US10541199B2 (en) | BEOL integration with advanced interconnects | |
US20150076695A1 (en) | Selective passivation of vias | |
CN115332166A (zh) | 具有自形成扩散阻挡层的低电阻率金属互连结构 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
US8168528B2 (en) | Restoration method using metal for better CD controllability and Cu filing | |
US6429121B1 (en) | Method of fabricating dual damascene with silicon carbide via mask/ARC | |
SG188903A1 (en) | Discontinuous/non-uniform metal cap structure and process for interconnect integration | |
US10665541B2 (en) | Biconvex low resistance metal wire | |
JP2004342977A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |