JPWO2008084867A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2008084867A1
JPWO2008084867A1 JP2008553131A JP2008553131A JPWO2008084867A1 JP WO2008084867 A1 JPWO2008084867 A1 JP WO2008084867A1 JP 2008553131 A JP2008553131 A JP 2008553131A JP 2008553131 A JP2008553131 A JP 2008553131A JP WO2008084867 A1 JPWO2008084867 A1 JP WO2008084867A1
Authority
JP
Japan
Prior art keywords
film
wiring
semiconductor device
liner
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008553131A
Other languages
English (en)
Other versions
JP5413563B2 (ja
Inventor
田上　政由
政由 田上
林　喜宏
喜宏 林
宗弘 多田
宗弘 多田
小野寺　貴弘
貴弘 小野寺
直也 古武
直也 古武
植木　誠
誠 植木
真理 天野
真理 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008553131A priority Critical patent/JP5413563B2/ja
Publication of JPWO2008084867A1 publication Critical patent/JPWO2008084867A1/ja
Application granted granted Critical
Publication of JP5413563B2 publication Critical patent/JP5413563B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

絶縁膜中の所定の領域に形成された銅配線膜と、ライナー膜と、高融点金属膜とを有する多層配線を備えた半導体装置である。銅配線膜は多結晶であり、多結晶を構成する結晶粒のうち、単位配線表面において４０％以上の面積を占める結晶粒が基板厚さ方向において（１１１）方位へ配向しており、貴金属ライナー膜との結晶整合性を有する。高融点金属膜がＴｉであり、貴金属ライナー膜がＲｕ膜の場合、高融点金属のＴｉがＲｕ中に固溶されて貴金属ライナーとなり、Ｃｕ拡散バリア性とＣｕ結晶整合性を両立した銅配線が形成される。

Description

本発明は、多層配線構造を有する半導体装置に関し、特に、銅を主成分とする溝配線（ダマシン配線）を有する多層配線構造を備えた半導体装置及びその製造方法に関する。
シリコン半導体集積回路（ＬＳＩ）において、従来、導電材料には、アルミニウム（Ａｌ）又はＡｌ合金が広く使用されてきた。そして、ＬＳＩの製造方法の微細化の進行に伴い、配線における配線抵抗の低減と高信頼化のために、導電材料に銅（Ｃｕ）が使用されるようになってきた。Ｃｕはシリコン酸化膜中に容易に拡散するため、Ｃｕ配線の側面及び底面には、Ｃｕの拡散を防止する導電性バリアメタル膜が使用され、Ｃｕ配線の上面には、絶縁性バリア膜が使用されてきた。バリアメタル膜にはＴａ若しくはＴｉ、若しくはそれらの窒化物、又はそれらの積層膜等が使用されてきた。Ｃｕ配線の形成には、予め絶縁膜内部にドライエッチングによって配線溝（ダマシン溝）を形成し、溝に対して、スパッタ法などによるバリアメタルを堆積する方法が使用されている。続いて、バリアメタル上にスパッタ法によりＣｕ層を形成し、このＣｕ層をシード層として電気めっき法により溝内へＣｕを埋設する（以下、従来Ｃｕ配線技術と呼ぶ）。その後、ＣＭＰ（化学的機械的研磨法：Ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）技術によって、余剰のバリアメタルとＣｕを除去することにより、Ｃｕ配線を形成する。
しかしながら、Ｃｕ配線では、バリアメタル膜としてＴａ膜又はＴａ／ＴａＮ積層膜が実用化されているが、Ｃｕシード層（１１１）とＴａ（１１０）バリアメタル膜との結晶格子不整合性が２２％と大きく、Ｃｕ／Ｔａ界面の結晶欠陥による電子散乱により、銅の比抵抗が上昇してしまうといった課題が配線微細化により顕在化してきた。
また、近年では配線寸法の微細化は１００ｎｍ以下の寸法にまで進展してきており、スパッタ法によるＣｕシード層を形成する方法では、溝の側壁に形成されるＣｕ膜のサイドカバレッジが不十分になる問題から、ボイドの発生を防止しつつＣｕを埋設することが困難となっている。更に、微細な溝及びビア中では、Ｃｕシード層を薄く形成する必要があるが、薄く形成したＣｕ膜は凝集しやすいという問題点を有しており、このため、バリアメタル上にＣｕシード層を形成することなくめっきを行う直接めっき法が検討されつつある。このようなＣｕシード層を使用しない直接めっき法を実現するためには、いわゆるバリアメタル層の抵抗率を低く維持し、均一性良く電界めっきを行う技術が必要となる。更に、直接めっき法では、バリアメタル表面が大気又はめっき液に直接曝されるため、バリアメタルの耐酸化性が強いことも必要である。そのため、従来使用されてきたＴａ及びＴｉ、並びにその窒化物等に比べて、抵抗率が低く、耐酸化性が強いＲｕ等の貴金属材料の検討が進められている。この貴金属膜上への直接めっき法に関しては、特開２００６−１２０８７０号公報（特許文献１）において、絶縁膜内に配線用凹部を形成した基板表面に、配線材料成膜用の電解めっき液に対して不溶性の導電膜を形成し、前記導電膜をシード膜として、電気めっき法により該導電膜の表面に配線材料を前記配線用凹部に埋め込みつつ成膜する方法が開示されている。ここで、電解めっき液に対して不溶性の導電膜は、パラジウム、ロジウム又はルテニウムのいずれかを含むとされている。一方、従来Ｃｕ配線技術に貴金属ライナー膜を使用する方法に関しては、特開２００２−０７５９９４号公報（特許文献２）において、Ｒｕ又はその酸化物をバリアメタルとして使用する技術が開示されている。特開２００４−３１８６６号公報（特許文献３）では、Ｃｕの拡散防止とＣｕとの密着性を改善するために、Ｒｕ又はその窒化物の積層膜をバリアメタルとして使用する技術が開示されている。
しかしながら、バリアメタル上にＣｕシード層を形成することなくめっきを行う直接めっき法により配線を形成する方法に関しては、以下に示すような問題点がある。
一般に、めっきＣｕ膜はシードＣｕ膜の（１１１）配向性を基に成長するため、Ｃｕ配線においても（１１１）配向性をとりやすく、この配向性がＣｕのマイグレーション耐性を向上させるという利点を有していた。しかしながら、Ｃｕシード層を使用せずにめっき成長させた場合には、Ｃｕシード層を使用した場合よりもＣｕの（１１１）配向性が低下してしまうという問題点を有しており、Ｃｕの（１１１）配向性を高くする技術の開発が望まれている。
Ｃｕシード層を使用してＣｕ（１１１）配向性を向上させようとする場合には、Ｃｕの異常粒成長を伴うことが多く、Ｃｕの粒径ばらつきの増加を伴うことを本願発明者らは見出した。即ち、粒径のばらつきは、Ｃｕ配線の信頼性のばらつき、ひいては信頼性の劣化を生じてしまう。そのため、Ｃｕ粒径のばらつき（標準偏差）を低く維持しつつ、配向性を向上させることができる配線形成方法が望まれていた。特に、Ｃｕシード層（１１１）と結晶整合性の高いライナー膜が期待されていた。
ライナー膜として、Ｒｕ等の貴金属膜を使用した場合には、Ｒｕ等の貴金属膜はＣｕバリア性を有しないため、バリア性を有するアモルファスな高融点金属との積層構造として使用する必要がある。その場合、Ｒｕ等の貴金属膜の結晶性が更に低下するという問題点を有しており、このような積層構造上にめっき法により成長させたＣｕ膜は、（１１１）配向性が更に低下し、配線の信頼性が劣化してしまうという問題点があった。
また、結晶性が低下したＲｕ等の貴金属膜は、ＣＭＰ法における研磨速度が著しく減少するという問題点を本発明者等が見出した。このため、Ｒｕ等の貴金属膜を使用した直接めっき法において、ダマシン法により配線を形成する場合、Ｒｕ等の貴金属膜の配向性を向上させ、十分な研磨速度を得ることが課題である。
加えて、Ｃｕの配線信頼性を劣化させないためには、Ｃｕ（１１１）配向性をどの程度に維持することが好ましいかが明らかではなく、Ｒｕ等の貴金属膜を使用した直接めっき法において必要なＣｕ（１１１）配向率が不明である。
従来の銅配線技術では下層配線との接続をより低抵抗で行うために、ビアの底部のバリアメタルをリスパッタ法により除去し、バリアメタルを介しないビア接続を実現する方法が使用されている。しかしながら、Ｃｕシード層を使用しない直接めっき法においてこの方法を適用しようとすると、めっき中にビアの下方のＣｕが溶け出すという問題点が生じることを本願発明者らは見出した。そのため、Ｒｕ等の貴金属膜を使用した直接めっき法においては、低抵抗ビア接続との両立が課題であった。
本発明はかかる問題点に鑑みてなされたものであって、ダマシン配線等の多層配線構造における配線膜のＣｕの配向性の向上と粒径分布のばらつきの低下を実現し、ひいては信頼性が高い配線膜からなる多層配線を備えた半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体基板の上方に形成された絶縁膜と、この絶縁膜中の所定の領域に形成された銅を主成分とする配線膜と、この配線膜に接するライナー膜とを有し、前記配線膜が多層配線の少なくとも一層を構成する多層配線を備えた半導体装置であって、前記銅を主成分とする配線膜は、基板厚さ方向において（１１１）方位へ配向した結晶粒を含む多結晶膜であり、且つ、前記ライナー膜は、常温常圧において耐酸化性を有する貴金属膜からなり、且つ、最密充填配列面が表面になるように配向していることを特徴とする。
本発明に係る他の半導体装置は、半導体基板の上方に形成された絶縁膜と、この絶縁膜中の所定の領域に形成された銅を主成分とする配線膜と、この配線膜に接するライナー膜とを有し、前記配線膜が多層配線の少なくとも一層を構成する多層配線を備えた半導体装置であって、前記銅を主成分とする配線膜は、多結晶であり、多結晶を構成する結晶粒のうち、単位配線表面において４０％以上の面積を占める結晶粒が基板厚さ方向において（１１１）方位へ配向しており、且つ、結晶粒径の標準偏差が０．５μｍ以下であり、前記ライナー膜は、常温常圧において耐酸化性を有する貴金属膜からなり、且つ、最密充填配列面が表面になるように配向していることを特徴とする。
また、前記ライナー膜と前記絶縁膜との間に、高融点金属膜が形成されていることが好ましい。
更に、最密充填配列面が表面になるように配向した貴金属膜からなる前記ライナー膜と前記高融点金属膜と積層構造において、少なくともその界面領域の前記貴金属に対して前記高融点金属の固溶層が形成されていることが好ましい。
更に、前記ライナー膜は、前記多層配線のビア底部においては常温常圧において耐酸化性を有する貴金属膜として形成され、ビア底部以外では、前記ライナー膜と前記絶縁膜との間に高融点金属膜が形成されていることが好ましい。
更にまた、前記ライナー膜は、例えば、最密充填配列面が表面になるように配向したＲｕ膜である。
更にまた、前記ライナー膜は、例えば、その内部に不純物として含有するＣ量が１００ｐｐｍ以下である。
更にまた、前記ライナー膜は、添加成分として、例えば、Ａｌ、Ｐｔ、Ｐｄ、Ａｇ及びＮｉからなる群から選択された少なくとも１種を含有する。
一方、前記高融点金属膜は、主成分として、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｓｉ、Ｍｎ、Ｚｒ及びＨｆからなる群から選択された少なくとも１種を含有する。
前記高融点金属膜の主成分が、前記ライナー膜の少なくとも一部に固溶していることが好ましい。更に、前記高融点金属膜の主成分が、前記ライナー膜の全面に固溶し、更に銅を主成分とする配線膜にも拡散していていることが好ましい。
また、前記高融点金属膜は、窒素を含むことが好ましい。更に、前記高融点金属膜は、例えば、アモルファスである。
本発明に係る半導体装置の製造方法は、半導体基板の上方に形成された絶縁膜中の所定の領域に、配線を形成するための溝及び／又はビアを形成する工程と、前記溝及び／又はビアが形成された絶縁膜上に高融点金属膜を形成する工程と、前記高融点金属膜上に、貴金属膜を２ｍＴｏｒｒ以下の雰囲気中で、スパッタ法で形成する工程と、前記貴金属膜上に、銅を主成分とする膜を形成する工程とを有することを特徴とする。
この場合に、前記銅を主成分とする膜を形成する工程において、前記銅を主成分とする膜は、めっき法により形成することができる。
また、前記貴金属膜は、最密充填配列面が表面になるように配向していることが好ましい。
更に、前記貴金属膜は、最密充填配列面が表面になるように配向したＲｕ膜であることが好ましい。
更にまた、前記貴金属膜は、添加成分として、例えば、Ａｌ、Ｐｔ、Ｐｄ、Ａｇ、及びＮｉからなる群から選択された少なくとも１種を含有する。
一方、前記高融点金属膜は、主成分として、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｓｉ、Ｍｎ、Ｚｒ、及びＨｆからなる群から選択された少なくとも１種を含有することが好ましい。
また、前記高融点金属膜は、窒素を含むことが好ましい。
更に、前記高融点金属膜は、アモルファスであることが好ましい。
更にまた、前記高融点金属を形成した後に、リスパッタ法によって前記ビアの底部の高融点金属のみを選択的に除去した後に、貴金属膜を形成することが好ましい。
本発明によれば、銅を主成分とする配線膜であって、Ｃｕの（１１１）配向性が高く、結晶粒径分布のばらつきが小さい配線膜を形成することにより、銅のマイグレーションを抑制でき、寿命が長く、性能のばらつきを小さくすることができる。従って、長寿命且つ配線性能にばらつきが小さい信頼性が高い銅配線膜を有する半導体装置を得ることができる。
図１は、アモルファスＴａＮ膜上に形成した一般的なＲｕ膜（低配向Ｒｕ膜）と低圧スパッタにより形成した高配向Ｒｕ膜のＸＲＤスペクトルを示すグラフ図である。
図２は、Ｒｕライナー膜上に直接めっきにより形成したＣｕ膜と、従来技術によりシード上にめっきにより形成した膜のＥＢＳＤ分析結果を示す図である。
図３は、Ｒｕライナー膜上に直接めっきにより形成したＣｕ膜と、従来技術によりシード上にめっきにより形成した膜の結晶粒径分布を示す図である。
図４は、本発明の第１の実施形態に係る半導体装置の積層配線構造を示す断面図である。
図５は、本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
図６は、同じくこの製造方法における図５の次の工程を示す断面図である。
図７は、同じくこの製造方法における図６の次の工程を示す断面図である。
図８は、同じくこの製造方法における図７の次の工程を示す断面図である。
図９Ａは、本発明の第１の実施形態に係る銅ダマシン配線の鳥瞰ＳＥＭ写真および断面ＴＥＭ写真を模した図面である。
図９Ｂは、従来の銅ダマシン配線の鳥瞰ＳＥＭ写真および断面ＴＥＭ写真を模した図面である。
図１０は、銅ダマシン配線の抵抗率と温度の関係を示す図面である。
図１１は、室温（２９８Ｋ）における銅ダマシン配線の抵抗率に及ぼすライナー膜材の影響を示す図面である。
図１２は、銅配線膜のＣｕ（１１１）配向性及び結晶粒径に及ぼすライナー膜材の影響を示す図面である。
図１３は、本発明の第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
図１４は、本発明の第３の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
図１５は、同じくこの製造方法における図１４の次の工程を示す断面図である。
図１６は、同じくこの製造方法における図１５の次の工程を示す断面図である。
図１７は、同じくこの製造方法における図１６の次の工程を示す断面図である。
図１８は、本願発明の銅ダマシン配線用のＴｉ高融点金属膜及びＲｕライナー／Ｔｉ高融点金属膜からなる積層膜のＸ線回折パターンである。
図１９は、本願発明のＲｕライナー／Ｔｉ高融点金属膜におけるＲｕライナー膜中のＴｉの濃度分布を示す図面である。
図２０Ａは、Ｒｕライナー中のＣｕ濃度分布を示す図であり、Ｃｕ／Ｒｕ／ＴａＮ積層膜の場合を示す。
図２０Ｂは、Ｒｕライナー中のＣｕ濃度分布を示す図であり、Ｃｕ／Ｒｕ／Ｔｉ積層膜の場合を示す。
図２１は、本願発明の貴金属合金ライナーを用いた銅多層配線の断面図である。
図２２は、本願発明の貴金属合金ライナーを用いた銅多層配線の断面図である。
図２３は、本発明の第４の実施形態に係る半導体装置の積層配線構造を示す断面図である。
図２４は、Ｃｕ／Ｒｕ／Ｔｉ構造においてＴｉのＣｕ中への拡散を観察したＳＩＭＳ結果を示す図である。
図２５は、Ｃｕ／Ｔｉ構造においてＴｉのＣｕ中への拡散を観察したＳＩＭＳ結果を示す図である。
図２６は、本発明の第４の実施形態に係る半導体装置の積層配線構造の一つであるＣｕ／Ｒｕ／Ｔｉ構造を用いた配線について、Ｃｕ／Ｔｉ構造を用いた配線との配線抵抗の比較を行った結果を示す図である。
図２７は、本発明の第４の実施形態に係る半導体装置の積層配線構造の一つであるＣｕ／Ｒｕ／Ｔｉ構造を用いた配線について、Ｃｕ／Ｔａ／ＴａＮ構造を用いた配線とのエレクトロマイグレーション寿命の比較を行った結果を示す図である。
本願発明者らは、低圧スパッタにて形成したＲｕ等の高配向貴金属膜は、その上に形成した直接めっきＣｕ膜の（１１１）配向性を向上させ、更に従来のＣｕシードを使用しためっき処理での問題点であった結晶粒径のばらつきを小さくでき、これにより、従来のＣｕ配線形成技術により形成したＣｕ配線膜と同等以上の信頼性を有する配線を形成できることを見出した。また、本発明者らは、低圧スパッタにて形成したＲｕ等の高配向貴金属膜上にスパッタ成長したＣｕシード膜においても、結晶格子整合性を改善できることを見出した。いずれの場合においても、Ｃｕ／高配向貴金属膜界面の電子散乱を抑制し、低抵抗の銅配線を得られる。
なお、貴金属膜の成膜を低圧で行うのは、配向性を強化するためである。そのため、貴金属膜の成膜はスパッタ法により行うことが望ましい。ＣＶＤ法（化学的気相成長法：Ｃｈｅｍｉｃａｌ ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）及びＡＬＤ法（原子層堆積法：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成した貴金属膜では十分な配向性を得ることができない。ＣＶＤ法又はＡＬＤ法により形成した貴金属膜は膜中に不純物として含有するＣ量が１００ｐｐｍよりも多いが、スパッタ膜では１００ｐｐｍよりも小さい。ライナー膜中の炭素不純物は、ライナー膜の結晶性を劣化させることから、ライナー膜としては可能な限り炭素不純物が少ない方が望ましい。なお、貴金属ライナー膜への金属添加物、例えばＰｔ、Ｐｄ、Ａｇ、Ｎｉ等はその限りではない。本願発明者等が検討した結果、２ｍＴｏｒｒ以下の低圧スパッタにて形成した高配向貴金属膜を用いると、その上に形成した直接めっきＣｕ膜の（１１１）配向を高めることができ、更に、この結晶制御した貴金属膜上に形成した直接めっき膜では、Ｃｕ（１１１）配向が高いにも拘らず、結晶粒径のばらつきを小さくできることを見出した。
貴金属膜上に、直接めっきによるＣｕ膜成長を行うためには、常温常圧で耐酸化性を有することが望まれる。ライナー膜表面は大気及びめっき液に曝されるが、そこで酸化が生じ、酸化が発生するとＣｕとライナー膜との密着性が劣化する虞がある。これに対し、貴金属ライナー膜が常温常圧で耐酸化性を有する場合は、このような密着性の劣化は生じない。また、配線のライナー膜として使用するために、Ｃｕへの固溶度が低いことが望ましい。以上の観点から、特にＲｕをライナー膜として用いることが望ましい。
従来のシード上めっきでは、Ｃｕ（１１１）配向性は高いが、部分的に結晶粒が大きく成長するものがあるため、粒径のばらつきが大きいという問題点があった。一方、ライナー膜として従来の貴金属膜を使用した場合には、貴金属膜はＣｕバリア性を有しないため、バリア性を有するアモルファスな高融点金属膜との積層構造として使用する必要がある。しかし、その場合、貴金属膜の結晶性が低下し、このような積層構造膜上に直接めっき法により成長させたＣｕ膜は、（１１１）配向性が低下するという問題点があった。
更に、結晶性が低下したＲｕ等の貴金属膜は、ＣＭＰにおける研磨速度が著しく減少するという問題点があった。このため、Ｒｕ等の貴金属膜を使用した直接めっき法において、ダマシン法により配線を形成する場合、Ｒｕ等の貴金属膜の配向性を向上させ、十分な研磨速度を得ることが望まれる。
しかし、本発明方法によれば、シード上めっきの課題である粒径のばらつきの問題点と、貴金属ライナーを用いた際の低Ｃｕ（１１１）配向性という問題点の二つを同時に解決し、信頼性が高いＣｕ配線が形成できる。また、本発明方法によれば、Ｒｕ等の貴金属膜の配向性を向上させることで、十分なＣＭＰ速度を得られる。
このように、Ｃｕ膜の（１１１）配向面積率が高く、かつ結晶粒径のばらつきが小さいＣｕ膜を用いて配線を形成することにより、高信頼性かつ性能ばらつきの小さいＣｕ配線を形成できる。
図１は、一般的な条件にて、アモルファスＴａＮ膜上に形成したＲｕ膜（以下、低配向Ｒｕ膜という）と、低圧雰囲気中のスパッタにより、アモルファスＴａＮ膜上に形成したＲｕ膜（以下、高配向Ｒｕ膜と呼ぶ）のＸＲＤ（Ｘ線回折：Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを示す。一般的な条件で形成したＲｕ膜は、アモルファスＴａＮ膜上に形成したために、（００２）配向性（Ｒｕにおける最密充填配列面が表面となる配向）が低いが、低圧雰囲気中のスパッタにより形成した高配向Ｒｕ膜では、結晶制御により、より高いＲｕ（００２）配向のスペクトルが得られている。
図２は、従来Ｃｕ配線技術により形成したシードめっきＣｕ膜と、図１に示したＲｕをライナー膜として直接めっき法により形成しためっきＣｕ膜の配向性をＥＢＳＤ（電子後方散乱回折：Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎｓ）法により分析した結果を示している。上段に基板厚さ方向におけるめっきＣｕ膜の各結晶方位の面積率を、下段に、めっきＣｕ膜の結晶方位のマップが示されている。結晶方位マップは、（１１１）配向部のみを黒色で示したものである。これを見ると、低配向Ｒｕ膜上めっきＣｕ膜はＣｕシード上めっきＣｕ膜と比較してＣｕ（１１１）配向性が弱く、Ｃｕ（１１１）配向面積率は５０％に満たない。一方、本願発明者等が結晶制御を行った結果、高配向Ｒｕ膜上にＣｕを直接めっきした場合は、Ｃｕ（１１１）配向面積率が７割以上であり、従来のＣｕシード上めっき膜と遜色ない配向性が得られることを見出した。それと同時に、図３に示すように、（１１１）配向性が高いＲｕ膜上に直接めっきしたＣｕ膜においても、粒径の標準偏差が０．５μｍ以下に均一に揃えられることを見出した。
一方、図３に示すように、従来のシードＣｕ上めっきでは、Ｃｕ（１１１）配向性は高いものの、結晶粒径のばらつきが大きい点が解決できないことが分かる。以上から、Ｒｕ膜とめっきＣｕ膜の配向性を比較すれば分かるように、Ｒｕ（００２）配向性が高いほど、その上に直接めっきしたＣｕ膜の（１１１）配向面積率は増大している。このように結晶制御したＲｕ膜上に直接めっきＣｕを形成した場合、半導体装置における直接めっきＣｕ配線の信頼性が大幅に改善されることが明らかである。なお、図２には配線パターンのない状態でのＣｕ膜表面のＥＢＳＤ分析結果を示したが、配線溝中についても同様の評価を行うと、０．２μｍ幅の配線において、基板の厚さ方向におけるＣｕ（１１１）配向面積率が、低配向Ｒｕ膜上の直接めっきでは２０．６％であったが、高配向Ｒｕ膜上の直接めっきでは４３．３％であった。これは、Ｃｕシード上めっきの場合と同等の値である。
なお、Ｃｕ（１１１）とＲｕ（００２）との格子不整合は５．５％であり、従来のＣｕ（１１１）とＴａ（１１０）との格子不整合２６％と比較して、１／４以下である。従って、Ｃｕ／ライナーとの界面における結晶欠陥抑制の観点からも、Ｃｕ（１１１）／Ｒｕ（００２）ライナーが従来のＣｕ（１１１）／Ｔａ（１１０）ライナーよりも優れているといえる。この効果は、極低温におけるＣｕ／ライナー界面での電子散乱の差異として顕著になる。
更に、本発明による別の効果としては、Ｒｕ等の貴金属膜内に微量の金属元素、例えば、Ａｌ、Ｐｔ、Ｐｄ、Ａｇ、又はＮｉ等を添加することにより、Ｒｕ等の貴金属膜／Ｃｕ界面の合金化を実現できることを見出した。Ｃｕの合金化は、Ｃｕのマイグレーションを抑制する効果があり、Ｃｕのマイグレーションにより生じる配線の断線不良を防ぐことができる。しかしながら、Ｃｕの合金化によって抵抗は上昇するため、信頼性は向上するが、回路の高速性が損なわれるというトレードオフがある。そのため、Ｃｕへ添加する金属元素量を適切に調整する必要がある。Ｃｕのマイグレーションの主な経路は、Ｃｕと異種材料の界面であるため、本発明のように、Ｒｕ等の貴金属膜中に添加した金属元素をＣｕへ拡散させることによって、Ｒｕ等の貴金属膜との界面近傍のＣｕを優先的に合金化し、界面から離れた部分のＣｕへの添加を少なくすることで必要以上の抵抗上昇を回避しながら十分なマイグレーション抑制効果を得ることができる。
そこで、前述の課題を解決するために、本願第１発明の半導体装置は、半導体基板の上方に形成された絶縁膜と、この絶縁膜中の所定の領域に形成された銅を主成分とする配線膜と、この配線膜に接するライナー膜とを有し、前記配線膜が多層配線の少なくとも一層を構成する多層配線を備えた半導体装置において、前記銅を主成分とする配線膜は、基板厚さ方向において（１１１）方位へ配向した結晶粒を含む多結晶膜である。
また、本願第２発明の半導体装置は、前記銅を主成分とする配線膜は、多結晶であり、多結晶を構成する結晶粒のうち、単位配線表面において４０％以上の面積を占める結晶粒が基板厚さ方向において（１１１）方位へ配向しており、かつ結晶粒径の標準偏差が０．５μｍ以下である構成を有する。
以下、本発明の具体的実施形態について、添付の図面を参照して説明する。なお、この実施形態を詳細に説明する前に、本発明における用語の意味について説明する。
半導体基板とは、ＭＯＳトランジスタなどの半導体素子が構成された基板であり、特に単結晶シリコン基板上に作られたものだけでなく、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板及びＴＦＴ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）液晶製造用基板などの基板も含む。
絶縁膜とは、配線材を絶縁分離する膜であり、配線間の容量を低減するため、膜内に空孔を含む膜等であっても良い。例えば、ＳｉＯ２、ＨＳＱ（ハイドロゲンシルセスキオキサン：Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン：Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＮＣＳＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、ＳｉＯＣＨ、若しくはＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭ等）若しくはそれらに有機物を含んだ絶縁薄膜、又は環状有機シリカ原料を用いた分子ポア膜を、その典型例として挙げることができる。以下、これらの膜を積層した構造も含めて絶縁膜という。
配線保護膜とは、配線表面を被覆する銅の拡散バリア性を有する材料をいう。例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、若しくはそれらに有機物を含んだ膜、有機物を主成分とする膜、又は有機物を主成分とする膜にＳｉＯを含む膜の少なくとも一つを使用することができる。
単位配線表面とは、ＥＢＳＤ法によってＣｕの結晶粒を分析する際、Ｃｕの配向性及び結晶粒径分布に関して十分な情報を得られる分析範囲をさす。一般的なＣｕ配線に用いられるＣｕ粒径の分布を考慮すると、１辺長が３μｍ程度であることが適当である。
スパッタ法とは、通常のスパッタリング法でもよいが、埋め込み特性の向上、膜質の向上、膜厚のウェハ面内均一性を図る上では、例えば、ロングスロースパッタリング法、コリメートスパッタリング法、及びイオナイズドスパッタリング法等の指向性が高いスパッタリング法を使用することもできる。
直接めっき法とは、配線溝に銅をめっきで埋設する際、銅からなるシード層を予め電極として溝内部に形成せずに、直接ライナー膜又は高融点金属膜上にめっきする方法をいう。一般的に、配線で使用されるライナー膜又は高融点金属膜は、銅よりも抵抗が高く、大気中で酸化されやすいため、直接めっき法を用いる際は形成される銅膜の結晶性及び密着性などが、シード層上にめっきする場合よりも劣る可能性がある。
貴金属とは、一般的に存在が希少で耐腐食性がある金属元素をいう。貴金属元素としては、金（Ａｕ）、銀（Ａｇ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、及びオスミウム（Ｏｓ）の８つの元素があるが、このうち、金、銀、プラチナ、パラジウム、ロジウムはＣｕと全率又はそれに近い範囲で固溶反応が生じるため、Ｃｕ配線に対するライナー膜としては適さない。本願発明では、貴金属のうち、Ｒｕ若しくはＩｒ又はその合金を使用することが好ましい。Ｏｓも使用することが可能であるが、Ｏｓは毒性があるため、望ましくない。
ＣＭＰ（化学的機械的研磨：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。ダマシン法による配線形成においては、特に、配線溝又はビアホールに対し、金属を埋設した後に、余剰の金属部分を除去し、平坦な配線表面を得るために使用される。
Ｃｕの結晶粒径の標準偏差は、同一幅の配線内での粒径の比較において定義した結晶粒径のばらつきの指標である。なお、平均粒径は、結晶粒の個数平均ではなく、結晶粒の面積平均により求めるものとする。ＥＢＳＤ測定における結晶粒の定義は、隣り合う測定点間の方位角度差が５°より小さい場合は同一結晶粒内の測定点、５°以上の場合は異なる粒子に属する測定点とする。識別された結晶粒子の円相当径を結晶粒径と定義する。
次に、本発明の第１の実施形態の半導体装置について説明する。図４は、本発明の第１の実施形態の半導体装置の配線構造を示す断面図である。半導体素子が形成された（図示略）半導体基板１上に、第１の絶縁膜２が積層されており、その内部に第１の配線３が形成されている。第１の配線３は、第１の絶縁膜２の表面に形成された溝内に設けられており、前記溝の底面及び側面を覆う第１の高融点金属膜４と、この第１の高融点金属膜４上に形成された第１のライナー膜５と、この第１のライナー膜５に囲まれた領域に埋設された銅を主成分とする第１の配線膜（以下、第１の銅配線膜という）６とを有する。第１の配線３の上面は配線保護膜７により覆われている。配線保護膜７の上層には、第２の絶縁膜８が形成されており、この第２の絶縁膜８に、ビア９及び第２の配線１０からなるデュアルダマシン配線１１が形成されている。デュアルダマシン配線１１は、第２の絶縁膜８に設けた下方の幅狭の溝と、この幅狭の溝上に設けた上方の幅広の溝とからなる溝内に、その溝内面を覆うように形成された第２の高融点金属膜１２と、この第２の高融点金属膜１２上に形成された第２のライナー膜１３と、この第２のライナー膜１３に囲まれた領域に埋設された銅を主成分とする第２の配線膜（以下、第２の銅配線膜という）１４とを有する。
ここで、第１の高融点金属膜４及び第２の高融点金属膜１２は、主成分として、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｓｉ、Ｍｎ、Ｚｒ、及びＨｆからなる群から選択されたいずれかの成分を含む膜であり、銅の絶縁膜中への拡散を防止する機能を備えている。特に、ＴａＮは銅の拡散バリア性が優れている。又は、第１の高融点金属膜４に対して固溶可能な金属であるＴａ，Ｔｉ，Ｗ、ＴｉＷの膜若しくはそれらの窒素化物との積層膜を使用することが望ましい。例えば、ライナー膜がＲｕであり、高融点金属膜がＴｉであると、Ｒｕ／Ｔｉ界面よりＴｉが拡散してＲｕライナー膜中に固溶する。これにより、Ｒｕ中へのＣｕ拡散を抑制できるという新規な知見を得た。
一方、Ｔｉは、銅と相互に若干固溶し合うが、固溶限は１％未満と低く、絶縁膜中への銅の拡散を防止する機能は十分備えている。このＴｉのように、銅と固溶し合う材料を高融点金属膜として使用すると、ビア底部に接触した銅配線膜中へ高融点金属膜が拡散することから、ビア底部と銅配線膜との密着性が向上し、更に、銅配線膜の合金化によりマイグレーションを抑制する効果が得られ、配線の信頼性を向上させる効果がある。
第１のライナー膜５及び第２のライナー膜１３は、Ｒｕ膜であり、それは基板の厚さ方向において（００２）主配向のＲｕ膜である。Ｒｕ膜は、（００２）配向性を高めるためにスパッタ法により形成したスパッタ膜であることが望ましい。第１の銅配線膜６及び第２の銅配線膜１４は多結晶であり、多結晶を構成する結晶粒のうち、単位配線表面において４０％以上の面積を占める結晶粒が基板厚さ方向において（１１１）方位へ配向しており、かつ結晶粒の直径の標準偏差が０．５μｍ以下となっている。
上述の如く構成された本実施形態の半導体装置においては、第１のライナー膜５及び第２のライナー膜１３が、基板の厚さ方向において（００２）主配向のＲｕ膜であるので、図３に示すように、Ｒｕ（００２）配向性が高いほど、その上に直接めっきしたＣｕ膜の（１１１）配向の面積率が増大するため、第１及び第２の銅配線膜６，１４の信頼性が極めて高い。
単位配線表面において、４０％以上の面積を占める結晶粒が基板厚さ方向において（１１１）方位へ配向すれば、従来のシード上めっきと同等の（１１１）配向性が得られるし、更に結晶粒の直径の標準偏差が０．５μｍ以下となることで、従来のシード上めっきよりも寿命を延長でき、性能のばらつきを小さくできる。従って、長寿命且つ配線性能のばらつきが小さい信頼性が高い銅配線を有する半導体装置が得られる。
本実施の形態は、２層配線の上層及び下層の双方に、本発明の配向膜を適用した場合についてのものであるが、必要に応じて、下層のみ、又は上層のみに、本発明の配向膜を適用することも可能である。また、図４の実施形態は、下層配線がシングルダマシン配線、上層配線がデュアルダマシン配線であるが、シングルダマシン配線のみの多層配線構造についても、本発明の効果を奏することは勿論である。
本発明の半導体装置の構造は、製造後の半導体装置からも容易に確認できる。ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＦＲＡＭ（Ｆｅｒｒｏ Ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、若しくはマイクロプロセッサ等の論理回路を有する半導体製品、若しくはそれらを同時に搭載した混載型の半導体製品、又はそれらの半導体装置を複数積層したＳＩＰ（Ｓｉｌｉｃｏｎ ｉｎ ｐａｃｋａｇｅ）等において、少なくとも一部に多層配線を有する場合に、銅配線表面及びライナー膜表面の配向性を評価することによって確認できる。具体的には、所定の箇所を選んで銅配線表面又はライナー膜表面を露出させ、ＥＢＳＤ（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎｓ）法により配向性を測定することで判定できる。ライナー膜の場合は、配線溝の底面を測定する。
次に、この第１の実施形態の半導体装置の製造方法について、図５乃至図８を参照して具体的に説明する。先ず、図５に示すように、半導体素子が形成された（図示略）半導体基板１上に第１の絶縁膜２を積層し、その表面に第１の配線３を配置するための溝をエッチングにより形成する。次に、その溝の底面及び側面を含む全面に、第１の高融点金属膜４及び第１のライナー膜５を積層形成する。
ここで、第１の高融点金属膜４は、絶縁膜中への銅の拡散を防止する機能を備えた膜であり、主成分として、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｓｉ、Ｍｎ、Ｚｒ、及びＨｆからなる群から選択されたいずれかを成分として含む膜である。特に、第１の高融点金属膜４として、銅の拡散バリア性に優れるＴａＮを使用することが好ましい。又は、第１の高融点金属膜４に対して固溶可能な金属であるＴａ，Ｔｉ，Ｗ、ＴｉＷの膜若しくはそれらの窒素化物との積層膜を使用することが望ましい。また、第１の高融点金属膜４の形成方法としては、スパッタ法、ＣＶＤ法、ＡＬＤ法等を使用することができるが、微細な溝に対しては、カバレッジを向上させるためにＣＶＤ法又はＡＬＤ法を使用することができる。
第１のライナー膜５は、Ｒｕ等の貴金属膜である。Ｒｕ等の貴金属膜は、配向性を高めるためにスパッタ法により形成したスパッタ膜であることが望ましい。特に、２ｍＴｏｒｒ以下の低圧の雰囲気でスパッタリングを行うことによって配向性を高めることができる。このＲｕ膜の成膜を、Ｒｕの（００２）配向性を高めるために、２ｍＴｏｒｒ以下の低圧のスパッタにて行うときの具体的な条件の例としては、例えば、Ａｒガスを１４ｓｃｃｍ流したチャンバーを１ｍＴｏｒｒの圧力に保ち、１ｋＷにてスパッタを実施すればよい。スパッタに用いるパワーが高いほどＲｕ（００２）配向性は高まるが、微細な溝内に薄膜として形成する必要性からこの値を使用することができる。
次に、第１のライナー膜５の上に、直接めっき法により銅配線膜６を形成する。その後、この製造途中の半導体装置を２００℃乃至４００℃の範囲の温度に加熱する。
次に、図６に示すように、ＣＭＰ法により、表面が平坦になるように研磨して、第１の絶縁膜２上の余分な銅配線膜６と、第１のライナー膜５と、第１の高融点金属膜４とを除去する。これにより、前記溝内で銅配線膜６が露出し、更に、この銅配線膜２と面一で第１の絶縁膜２が露出した平坦な表面が形成される。このとき、平坦化された第１の銅配線膜６は、多結晶膜であり、多結晶を構成する結晶粒のうち、単位配線表面において４０％以上の面積を占める結晶粒が基板厚さ方向において（１１１）方位へ配向しており、かつ結晶粒の直径の標準偏差が０．５μｍ以下となっている。
このＣＭＰ工程において、第１のライナー膜である貴金属膜の結晶配向性制御は極めて重要である。例えば、研磨圧力１３．８ｋＰａ（２ｐｓｉ）で、ウエハ／ヘッド回転数が１２０ｒｐｍ／１２０ｒｐｍの研磨条件において、図３に示した高配向Ｒｕ（００２）膜では研磨速度５０ｎｍ／ｍｉｎを確保した。同条件で従来のＴａバリア膜の研磨レートは３８ｎｍ／分であり、同等以上である。一方、図３に示した低配向Ｒｕの場合、７ｎｍ／分であった。なお、Ｒｕ（００２）にＴｉを１０ｐｐｍ〜１％程度固溶させたＲｕ−Ｔｉ合金においても、研磨速度はＴａバリアと同等以上であることが確認された。このように、Ｒｕライナー膜の結晶配向性制御は、単にＣｕ膜との結晶整合性向上だけではなく、ＣＭＰ工程からも極めて重要である。
ＣＭＰ工程では、研磨液スラリー中に含まれる酸化剤（Ｈ２Ｏ２など）により金属膜表面を酸化し、その金属酸化層を研磨砥粒により削り取ることで、研磨が進行する。低配向Ｒｕ膜は研磨液スラリーにより酸化速度がウエハ面内で不均一となり、研磨速度が最も酸化速度が遅い結晶面で律速されるため、結果として研磨速度が遅くなるものと推定される。高配向Ｒｕ（００２）膜とすることで、研磨液スラリーによるＲｕ表面の酸化速度が均一となり、結果として、実用上十分なＣＭＰ速度を得ることができると考えられる。
次に、図７に示すように、配線保護膜７を全面に形成し、前述の平坦化した表面を配線保護膜７で覆い、更に配線保護膜７の上に第２の絶縁膜８を積層する。
その後、図８に示すように、ビア９及び第２の配線１０からなるデュアルダマシン配線１１となるビアと溝とを、第２の絶縁膜８に形成する。次に、その溝に対して第２の高融点金属膜１２及び第２のライナー膜１３を積層形成する。
ここで、第２の高融点金属膜１２は、銅の絶縁膜中への拡散を防止する機能を備えた膜であり、主成分として、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｓｉ、Ｍｎ、Ｚｒ、及びＨｆからなる群から選択されたいずれかの元素が添加された膜である。第２の高融点金属膜１２の形成方法としては、スパッタ法、ＣＶＤ法、及びＡＬＤ法等を使用することができる。この第２の高融点金属膜１２は、例えば、下層配線と同様、ＴａＮを使用することができる。
第２のライナー膜１３は、Ｒｕ等の貴金属膜である。Ｒｕ等の貴金属膜は、配向性を高めるためにスパッタ法により形成したスパッタ膜であることが望ましい。第２のライナー膜１３の成膜条件は、下層配線と同様の条件であり、（００２）配向のＲｕ膜が形成される。
第２のライナー膜の上に、直接めっき法により第２の銅配線膜１４を形成する。その後、２００℃乃至４００℃の範囲の温度で、この製造途中の半導体装置を加熱する。
次に、ＣＭＰ法により全面を研磨することにより、第２銅配線膜１４を除去し、更に、第２の絶縁膜８上の余分な第２のライナー膜１３及び第２の高融点金属膜１２を除去して、第２の絶縁膜８の表面を露出させ、図４に示すように、第２の絶縁膜８と、第２の銅配線膜１４とが面一の平坦化された表面を得ることができる。
このとき、平坦化された第２の銅配線膜１４は、多結晶膜であり、多結晶を構成する結晶粒のうち、単位配線表面において４０％以上の面積を占める結晶粒が基板厚さ方向において（１１１）方位へ配向しており、かつ結晶粒の直径の標準偏差が０．５μｍ以下となっている。このため、この銅配線は、信頼性が高い。
図９は、上記手法による高配向Ｒｕライナー（Ｒｕ（００２）配向膜）を用いた銅ダマシン配線（図９Ａ）及び従来のＣｕシード／Ｔａライナ−銅ダマシン配線（図９Ｂ）のＳＥＭ（走査型電子顕微鏡）写真を示す。高配向Ｒｕライナー膜の下には高融点金属膜としてＴａＮが形成されている。配線溝底の高配向Ｒｕライナーの膜厚は６ｎｍで、側壁は５ｎｍとなっている。なお、図示していないが、低配向Ｒｕライナー膜を用いた場合においても、同様な構造の銅ダマシン配線が形成されていた。Ｃｕシード／Ｔａライナーを用いた銅ダマシン配線においても、Ｔａライナー膜厚はほぼ同等の５ｎｍとなっている。
そこで、界面における電子散乱の抵抗に対する影響を調べるため、配線抵抗の低温での温度依存性評価を行った。マーティセン（Ｍａｔｔｈｉｅｓｓｅｎ）の法則により、抵抗率は不純物又は格子欠陥による抵抗ρｉと、格子振動による抵抗ρＬ（Ｔ）との和により表すことができる（下記数式（１））。
ρ（Ｔ）＝ρｉ＋ρＬ（Ｔ） ・・・（１）
ρｉは温度に依存しない成分で、残留抵抗と呼ばれる。Ｔ→０ＫではρＬ（Ｔ）→０であり、抵抗は残留抵抗成分のみとなる。２０Ｋ付近では、ほぼ全ての抵抗が残留抵抗成分に占められるので、その抵抗を測定することにより界面散乱や粒界散乱に起因する抵抗成分を評価することができる。シート抵抗での比較の場合、配線の出来上がり寸法に影響を受けるため、ＴＥＭ観察像から見積もった０．２μｍ幅の配線におけるＣｕ断面積により抵抗率へ換算した値を用い、それを０〜２９８Ｋの範囲で測定して抵抗の残留成分について評価を行った。なお、ここででは２０Ｋにおける抵抗を残留抵抗ρｉ、それ以外の温度依存のある抵抗成分をρＬ（Ｔ）と定義して用いることとする。
図１０に、低配向Ｒｕライナー、高配向Ｒｕライナー及び従来Ｃｕシード／Ｔａライナーを使用した場合の銅ダマシン配線の抵抗率を示す。各水準の抵抗率は低温になるほど温度に対する変化が小さくなっている。各水準で２０Ｋにおける抵抗率ρｉを比較すると、Ｔａで最も高く、高配向Ｒｕライナーで最も低かった。室温でもその傾向は同一であるが、２０Ｋよりも抵抗率の差が更に大きくなった。
図１１に、Ｃｕシード／Ｔａライナーと高配向Ｒｕライナーの室温における抵抗率を示す。高配向ＲｕライナーにおけるＣｕ配線の全抵抗率（ρｉ＋ρＬ（２９８Ｋ））は、Ｔａ水準と比較して１５．６％低く、ρｉに関しては１２．４％低かった。Ｃｕシード／Ｔａライナーと高配向Ｒｕライナーのρｉの差分は、Ｃｕシード／Ｔａライナー水準の全抵抗率の２．４％に相当である。
図１２に、０．２μｍ幅配線のＥＢＳＤ分析結果を、ベタ膜の結果と合わせて示す。これをみると、Ｃｕの配向性を向上させた高配向Ｒｕライナーにおいては、０．２μｍ幅配線中の平均粒径及びＣｕ（１１１）配向面積率が、Ｔａとほぼ同等となっている。これは、高配向ＲｕライナーとＣｕシード／Ｔａライナーにおける粒界散乱がほぼ同等であり、図１１で見えていたρｉの差分は界面散乱によるものであると判断される。
なお、Ｒｕの（００２）面とＣｕの（１１１）面との格子不整合は、ＸＲＤスペクトルのピーク角度及び結晶構造から約６％と見積ることができ、これはＴａ（１１０）面とＣｕ（１１１）面との不整合と比較して約四分の一である。このように、Ｔａと比較してより格子整合したＲｕ膜を用いることが、界面散乱を低減し、残留抵抗成分を低減している一因と判断される。一方、低配向Ｒｕライナーの場合は、結晶粒径が比較的小さく、またＲｕ（００２）配向及びＣｕ（１１１）配向が弱いことから、Ｔａ（１１０）配向及びＣｕ（１１１）配向と比較すると若干高抵抗になっているものと考えられる。
以上の結果のまとめを、下記表１に示す。室温における高配向Ｒｕライナーを用いたＣｕ配線の抵抗率低減は、Ｔａと比較してＲｕのバルクの抵抗値が低いことに加え、Ｃｕとの界面散乱が小さいことにより得られていると考えられる。Ｒｕライナーを用いた配線において、より界面散乱や粒界散乱を低減するには、Ｒｕ（００２）配向性を高めることによってＣｕ（１１１）配向性を高め、Ｃｕ粒径を大きくすることが重要であることが実証された。
高配向Ｒｕライナーの厚さには制限がないが、スパッタ法においてＲｕの（００２）高配向性を確保するには２ｎｍ厚以上が必要であった。従って、２ｎｍ以上２０ｎｍ以下が最適である。
以上の配線構造及び製造方法を使用することにより、Ｃｕ（１１１）配向性が高く、結晶粒径分布のばらつきが小さい銅配線膜を備えた配線を得ることができるため、長寿命で配線性能のばらつきが小さく、信頼性が高い銅配線を有する半導体装置を得ることができる。
なお、ダマシン配線溝の加工方法は、上述の工程に限らず、種々の方法を使用することができる。
例えば、第１の実施例は、高配向Ｒｕナイナー上に直接Ｃｕめっきを施す場合のものであるが、これに限らず、（００２）高配向Ｒｕライナー上にスパッタ法により（１１１）配向のＣｕシード膜を成長し、更にＣｕシード膜上にＣｕめっき膜を成長してもよい。この場合においても、Ｃｕ（１１１）／Ｒｕ（００２）ライナーからなる結晶整合性の良好な銅ダマシン配線構造が得られる。
また、第１の実施例は、Ｒｕ（００２）ライナーの下のＣｕ拡散バリア膜である第２の高融点金属膜としては、アモルファスＴａＮを用いたが、これに限らず、銅の絶縁膜中への拡散を防止する機能を備えた膜であればよく、主成分として、Ｔａ、Ｔｉ、Ｗ、Ｍｎ、Ｚｒ、及びＨｆからなる群から選択されたいずれかの元素を含有する膜及びそれらの窒化膜、並びにＴｉＷ若しくはＴｉＷＮ，ＺｒＨｆ若しくはＺｒＨｆＮ、ＴｉＺｒ若しくはＴｉＺｒＮ、又はＴｉＨｆ若しくはＴｉＨｆＮであっても、同様の効果が得られる。
更に、シード層として、Ａｌ，Ｚｒ，Ｍｎ，Ｍｇ，Ｔｉ、又はＳｎなどを添加した（１１１）配向のＣｕ合金を使用することもできる。この場合、Ｃｕ配線中に前記添加物がドーピングされることにより、Ｃｕ中の空孔移動が抑制され、エレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）の耐性が優れた銅ダマシン配線を形成できる。
貴金属ライナーとしては、スパッタ法による（１１１）配向のＩｒを使用することも可能であるが、Ｉｒの最密充填面であるＩｒ（１１１）とＣｕ（１１１）との結晶格子不整合は６％であり、従来のＴａよりも小さい。しかしながら、ＩｒのＣＭＰ速度がＲｕよりも遅い。Ｉｒを貴金属ライナー膜として用いる場合においても、スパッタ法による膜厚は２ｎｍ以上であれば（１１１）配向性を確保することが可能である。但し、ＩｒはＣＭＰ速度がＲｕよりも遅く、生産性の観点からはＲｕライナーが最も好ましい。
次に、本発明の第２実施形態について、図１３を参照して説明する。本実施形態は、銅配線膜を銅膜の代わりに、銅合金膜により構成したものである。また、本実施形態の半導体装置の製造方法は、図８に示す工程の次に、図１３に示すように、銅に対して添加した
い元素を含むメタル膜１５を、第２の銅配線膜１４の表面に形成するものである。その後、２００℃から４００℃の範囲の温度でこのデバイスを加熱する。これにより、メタル膜１５の構成元素を、第２の銅配線膜１４へ拡散させ、銅合金を形成する。例えば、メタル膜１５としてアルミニウム膜を用いると、アルミニウムが加熱により銅中へ拡散するため、銅アルミニウム合金膜が形成される。その後、メタル膜１５と第２の銅配線膜１４と、余分な第２のライナー膜１３、第２の高融点金属膜１２、第２の絶縁膜８をＣＭＰにより除去し、表面を平坦化することによって、銅アルミニウム合金からなる第２の銅配線膜１４を得ることができる。
銅合金配線を形成する方法としては、従来はシードＣｕ膜に銅合金膜を使用してめっきＣｕ膜中へ拡散させる方法が用いられてきたが、本発明においては、上述のメタル膜１５を使用する方法により、シード膜を使用しない直接めっき法により銅配線膜を形成する場合にも、銅合金配線を容易に形成することができる。
次に、本発明の第３実施形態について、図１４乃至１７を参照して説明する。図１４に示すように、ビア９及び第２の配線１０からなるデュアルダマシン配線１１を形成した後、第２の高融点金属膜１２を形成する。そして、この第２の高融点金属膜１２をスパッタ法により形成する際、ビア底部分をリスパッタにより除去し、図１５に示すように、第１の配線膜６を露出させる。
その後、図１６に示すように、第２のライナー膜１３を積層し、その上に、直接めっき法により第２の銅配線膜１４を形成する。その後、２００℃乃至４００℃の範囲の温度でデバイスを加熱する。ここで、第２の高融点金属膜１２は、銅の絶縁膜中への拡散を防止する機能を備えたＴａ、Ｔｉ、Ｗ、Ｒｕ、Ｓｉ、Ｍｎ、Ｚｒ、Ｈｆのうちのいずれかを成分として含む膜である。第２の高融点金属膜１２の形成方法としては、スパッタ法、ＣＶＤ法、ＡＬＤ法などを用いることができる。第２のライナー膜１３は、Ｒｕ膜であり、それは基板の厚さ方向において（００２）主配向のＲｕ膜である。Ｒｕ膜は、（００２）配向性を高めるためにスパッタ法により形成したスパッタ膜であることが望ましい。
次に、直接めっき法により形成した第２の銅配線膜１４と、余分な第２のライナー膜１３、第２の高融点金属膜１２、第２の絶縁膜８をＣＭＰ法により除去し、表面を平坦化することによって、図１７に示すように、第２の銅配線膜１４を有するデュアルダマシン配線１１を得ることができる。このとき、平坦化された第２の銅配線膜１４は、多結晶であり、多結晶を構成する結晶粒のうち、単位配線表面において４０％以上の面積を占める結晶粒が基板厚さ方向において（１１１）方位へ配向しており、かつ結晶粒の直径の標準偏差が０．５μｍ以下となっている。更に、ビア底面部分では、高融点金属膜のみが除去されていることから、Ｃｕ（１１１）配向性を損なうことなくビア抵抗を低くすることができる。
但し、直接めっき法によりＣｕを埋設する場合、高融点金属膜又はライナー膜を薄膜化すると、めっき液が下層に漏れるという問題があるため、ビア底部のライナー膜の膜厚は少なくとも５ｎｍ以上とすることが好ましい。
第１のライナー膜であるＲｕ等の貴金属膜は、一般にＣｕの拡散バリア性を有しない。このため、第１、第２及び第３の実施形態に示したように、前記貴金属ライナー膜の下に高融点金属膜をバリア膜として配置している。ところが、この高融点金属膜の金属種を貴金属ライナー膜に固溶することで、Ｃｕ拡散バリア性を有するように改質される場合もある。第４の実施形態として、貴金属合金ライナーに関し、第１のライナー膜をＲｕ、高融点金属膜をＴｉとした場合を具体的に説明する。
図１８に、高融点金属膜であるＴｉ膜をスパッタ成長させ、更にその上にＲｕライナー膜をスパッタ成長させた積層膜のＸＲＤを示す。図１８（ａ）に示すように、Ｔｉ膜はβ相（ｂｃｃ）の（０１１）面を主面としたα相（ｈｃｐ）の（１００）面と（１０１）面とを含む。図１８（ｂ）に示すように、このＴｉ膜上にスパッタ法により成長したＲｕライナー膜は、Ｒｕ（００２）の配向性を有する。
図１９に、ＳＩＭＳ分析により調べたＲｕライナー膜中のＴｉ濃度分布を示す。この図１９は、スパッタ成長したＲｕ（７０ｎｍ）／Ｔｉ（５ｎｍ）積層膜上に、５０ｎｍのＣｕシード膜をスパッタ法で成長させ、更に３５０℃で３分間アニールを施した試料の場合を示す。図１９より明らかなように、Ｒｕ中にＴｉが拡散していることがわかる。Ｒｕ／Ｔｉ界面から１５ｎｍほどＲｕ内部の界面領域に対して、Ｔｉは１×１０２２（ａｔｏｍ／ｃｍ２）から１×１０１８（ａｔｏｍ／ｃｍ２）まで急峻に減少している。それより離れた領域で、１×１０１７〜１×１０１８（ａｔｏｍ／ｃｍ２）のＴｉが分布している。
図２０Ｂに、上記Ｃｕ／Ｒｕ（Ｔｉ）／Ｔｉ積層膜を３５０℃、７時間アニールし、今度は試料裏面からＳＩＭＳによりＣｕ濃度分布を調べた結果を示す。図２０Ａには、Ｃｕ／Ｒｕ／ＴａＮ積層膜の場合を示す。図２０Ａより、ＣｕはＲｕ中に拡散し、ＴａＮ膜でブロックされていることがわかる。即ち、純Ｒｕ膜にはＣｕ拡散バリア性は認められない。一方、Ｃｕ／Ｒｕ（Ｔｉ）／Ｔｉ積層膜の場合、Ｒｕ（Ｔｉ）膜内にＣｕの拡散は認められない。図１９に示したように、高配向（００２）Ｒｕ膜内にはＴｉ固溶濃度に分布がある場合においても、Ｒｕ中へのＣｕ拡散は認めらない。このことは、少なくともＲｕ中への１×１０１７〜１×１０１８（ａｔｏｍ／ｃｍ２）程度のＴｉ固溶により、Ｃｕ拡散バリア性を十分確保できることを意味する。即ち、Ｒｕライナー膜中に下地の高融点金属膜であるＴｉが固溶することで、Ｒｕ膜自体にＣｕバリア性を有するように改質されたことがわかる。そのＴｉ固溶濃度としては、１×１０１７〜１×１０１８（ａｔｏｍ／ｃｍ２）程度以上であればよい。
このように、Ｒｕのような貴金属ライナーを用いる際、その下地となる高融点金属として貴金属に対して固溶するＴｉのような材料を用いることで、貴金属ライナー自体を耐拡散バリア性を有する膜に改質することができる。ここでは、Ｒｕライナ−に対して下地となる高融点金属膜としてＴｉを用いたが、Ｔｉ／ＴｉＮ積層膜であっても同様の効果が認められる。Ｒｕに対して、固溶する高融点金属膜としては、Ｗ、Ｔａ、Ｖ、Ｎｉであってもよい。更に、ＴｉＷ膜又はＴｉＷ／ＴｉＷＮ積層膜であってもよい。
図２１に、貴金属ライナーに対して固溶する高融点金属を下地膜として用いた銅ダマシン配線を示す。この場合、下地高融点金属膜１２とその主成分を固溶元素とする貴金属合金ライナー１６の積層構造上にＣｕ配線膜が形成されている。より具体的には、高融点金属膜１２がＴｉであり、貴金属合金ライナー１６が（００２）配向のＲｕ（Ｔｉ）である。Ｔｉは銅配線の絶縁膜との密着性に優れ、（００２）配向のＲｕ（Ｔｉ）はＣｕ（１１１）との結晶整合性に優れており、更にＣｕの耐拡散バリア性を有する。また、ビア底においては、Ｔｉが下地銅配線６と直接接触することで、Ｃｕ−Ｔｉ混合層が形成されるため、ビア信頼性に極めて優れた銅ダマシン多層配線が形成される。
次に、本発明の第４の実施形態について、図２３を参照して説明する。
本発明の第４の実施形態では、半導体基板１００上の第１の貴金属ライナー膜１１２及び第２の貴金属ライナー膜１１４に対して固溶する第１の高融点金属膜１１１及び第２の高融点金属膜１１３を下地膜として用いた銅ダマシン配線構造となっている。このような構成の下、第１の高融点金属膜１１１及び第２の高融点金属膜１１３の主成分がその上に形成された第１の貴金属ライナー膜１１２及び第２の貴金属ライナー膜１１４中に固溶して、さらにその上の第１の銅配線膜１０３及び第２の銅配線膜１０４中に拡散する。
この結果、第２の銅配線膜１０４の側壁１１５、底１１６及びビア１０５の側壁１１７、底１１８付近に第２の高融点金属膜１１３の主成分が拡散した拡散領域１０１が形成されている。さらに、第１の銅配線膜１０３の側壁１０７、底１０８の付近に第１の高融点金属膜１１１の主成分が拡散した拡散領域１０６が形成されている。
また、第２の高融点金属膜１１３は下層の第１の銅配線膜１０３の表面とビア底１１９で直接接している。そして、第２の高融点金属膜１１３の主成分が第１の銅配線膜１０４の表面から一定の距離だけ拡散して拡散領域１０２が形成されている。このようにして、第１の銅配線膜１０３内の上部にビア底１１９と接するように拡散領域１０２が形成される。
ここで、第１の高融点金属膜１１１あるいは第２の高融点金属膜１１３の主成分は、第１の銅配線膜１０３の側壁１０７、底１０８の拡散領域１０６あるいは第２の銅配線膜１０４の側壁１１５、底１１６の拡散領域１０１と比較して、第１の銅配線膜１０３の表面の一部に形成された拡散領域１０２に対してより高濃度に拡散している。
また、第１の高融点金属膜１１１あるいは第２の高融点金属膜１１３の主成分が、第１の銅配線膜１０３あるいは第２の銅配線膜１０４中の一部分のグレインバウンダリに析出している。
この銅ダマシン配線構造の一例としては、貴金属ライナー膜１１２、１１４としてＲｕを用い、Ｒｕライナーに対して固溶する高融点金属膜１１１，１１３としてＴｉを用いたものが挙げられる。この構造の場合、図２３における第２の銅配線膜１０４の側壁１１５、底１１６及びビア１０５の側壁１１７、底１１８付近ではＣｕ／Ｒｕ／Ｔｉ構造となっている。
このＣｕ／Ｒｕ／Ｔｉ構造においてＴｉのＣｕ中への拡散を観察したＳＩＭＳ結果を図２４に示す。図２４より明らかなように、Ｃｕ中にＴｉが拡散していることがわかる。Ｒｕ／Ｃｕ界面から２００ｎｍほどＣｕ内部の界面領域に対して、Ｔｉの濃度はほぼ１×１０２１（ａｔｏｍ／ｃｍ３）から１×１０１８（ａｔｏｍ／ｃｍ３）まで急峻に減少している。
一方、図２３における下層の第１の銅配線膜１０３の表面とビア底１１９で直接接して箇所については、Ｃｕ／Ｔｉ構造となっている。このＣｕ／Ｔｉ構造においてＴｉのＣｕ中への拡散を観察したＳＩＭＳ結果を図２５に示す。
図２５より明らかなように、Ｃｕ中にＴｉが拡散していることがわかる。Ｃｕの底から１００ｎｍほど内部の界面領域に対して、Ｔｉの濃度はほぼ１×１０２２（ａｔｏｍ／ｃｍ３）から１×１０１９（ａｔｏｍ／ｃｍ３）まで減少している。
ここで、本発明の第４の実施形態の配線構造の一つであるＣｕ／Ｒｕ／Ｔｉ構造を用いた配線について、Ｃｕ／Ｔｉ構造を用いた配線との配線抵抗の比較を行った結果を図２６に示す。
実際に、Ｔｉ＝５ｎｍ上にルテニウムを２０ｎｍ形成した構造とＴｉのみの構造を用いて配線を形成した。この結果、配線抵抗について、図２６に示すように、Ｃｕ中への拡散が大きいＴｉ構造と、本発明の構造のＲｕ／Ｔｉ構造で比較した場合、チタンの銅中への拡散量の違いにより、Ｔｉ構造では配線抵抗の増大があるものの、Ｒｕ／Ｔｉでは抵抗増大がないことが確認された。
さらに、本発明の第４の実施形態の配線構造の一つであるＣｕ／Ｒｕ／Ｔｉ構造を用いた配線について、Ｃｕ／Ｔａ／ＴａＮ構造を用いた配線とエレクトロマイグレーション寿命の比較を行った結果を図２７に示す。
図２７に示すように、ＥＭ信頼性を比較した場合、従来のＴａ／ＴａＮ構造と比較してＥＭ寿命の向上が得られていることが確認された。不良解析を行った結果、ビア底と下層配線の界面付近に形成されるボイドの形成速度がＲｕ／Ｔｉ構造を用いることによって遅くなっていることが確認された。これは、ビア底から下層配線にＴｉが拡散することにより、ＴｉとＣｕの結合力が向上してＣｕのマイグレーションが抑制されたものと考えられる。
以上から、本発明の第４の実施形態の配線構造は、ＬＳＩの低抵抗化と高信頼性化を実現するために非常に効果的であることがいえる。
本発明は、銅を主成分とする配線構造で構成される多層配線の配線構造とその製造方法に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
上記各実施の形態は、一例であって、本発明は、これらの実施形態に限定解釈されるものではない。
本発明は、ＣＭＯＳ回路を有する半導体装置に限らず、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＦＲＡＭ（Ｆｅｒｒｏ Ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、又はそれらを同時に搭載した混載型の半導体製品にも適用することができる。また、本発明は少なくとも一部に埋め込み型銅配線構造を有する半導体装置、電子回路装置、光回路装置、量子回路装置、マイクロマシン等に適用することができる。
本願は、２００７年１月１０日出願の日本国特許出願２００７−２９１１、２００７年５月３０日出願の日本国特許出願２００７−１４４２８２及び２００７年１１月１３日出願の日本国特許出願２００７−２９３９１２を基礎とするものであり、同特許出願の開示内容は全て本願に組み込まれる。

Claims (25)

  1. 半導体基板の上方に形成された絶縁膜と、この絶縁膜中の所定の領域に形成された銅を主成分とする配線膜と、この配線膜に接するライナー膜とを有し、前記配線膜が多層配線の少なくとも一層を構成する多層配線を備えた半導体装置であって、前記銅を主成分とする配線膜は、基板厚さ方向において（１１１）方位へ配向した結晶粒を含む多結晶膜であり、且つ、前記ライナー膜は、常温常圧において耐酸化性を有する貴金属膜からなり、且つ、最密充填配列面が表面になるように配向していることを特徴とする半導体装置。
  2. 半導体基板の上方に形成された絶縁膜と、この絶縁膜中の所定の領域に形成された銅を主成分とする配線膜と、この配線膜に接するライナー膜とを有し、前記配線膜が多層配線の少なくとも一層を構成する多層配線を備えた半導体装置であって、前記銅を主成分とする配線膜は、多結晶であり、多結晶を構成する結晶粒のうち、単位配線表面において４０％以上の面積を占める結晶粒が基板厚さ方向において（１１１）方位へ配向しており、且つ、結晶粒径の標準偏差が０．５μｍ以下であり、前記ライナー膜は、常温常圧において耐酸化性を有する貴金属膜からなり、且つ、最密充填配列面が表面になるように配向していることを特徴とする半導体装置。
  3. 前記ライナー膜と前記絶縁膜との間に、高融点金属膜が形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ライナー膜は、前記多層配線のビア底部においては常温常圧において耐酸化性を有する貴金属膜として形成され、ビア底部以外では、前記ライナー膜と前記絶縁膜との間に高融点金属膜が形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記ライナー膜は、最密充填配列面が表面になるように配向したＲｕ膜であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記ライナー膜は、その内部に不純物として含有するＣ量が１００ｐｐｍ以下であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記ライナー膜は、添加成分として、Ａｌ、Ｐｔ、Ｐｄ、Ａｇ及びＮｉからなる群から選択された少なくとも１種を含有することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記高融点金属膜は、主成分として、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｓｉ、Ｍｎ、Ｚｒ及びＨｆからなる群から選択された少なくとも１種を含有することを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 前記高融点金属膜の主成分が、前記ライナー膜の少なくとも一部に固溶していることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
  10. 前記高融点金属膜の主成分が、前記ライナー膜の全面に固溶し、更に銅を主成分とする配線膜にも拡散していることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
  11. 前記高融点金属膜は、窒素を含むことを特徴とする請求項１乃至１０ずれか１項に記載の半導体装置。
  12. 前記高融点金属膜は、アモルファスであることを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。
  13. 半導体基板の上方に形成された絶縁膜中の所定の領域に、配線を形成するための溝及び／又はビアを形成する工程と、前記溝及び／又はビアが形成された絶縁膜上に高融点金属膜を形成する工程と、前記高融点金属膜上に、貴金属膜を２ｍＴｏｒｒ以下の雰囲気中で、スパッタ法で形成する工程と、前記貴金属膜上に、銅を主成分とする膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
  14. 前記銅を主成分とする膜を形成する工程において、前記銅を主成分とする膜は、めっき法を含む工程により形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記貴金属膜は、最密充填配列面が表面になるように配向していることを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
  16. 前記貴金属膜は、最密充填配列面が表面になるように配向したＲｕ膜であることを特徴とする請求項１３乃至１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記貴金属膜は、添加成分として、Ａｌ、Ｐｔ、Ｐｄ、Ａｇ、及びＮｉからなる群から選択された少なくとも１種を含有することを特徴とする請求項１３乃至１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記高融点金属膜は、主成分として、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｓｉ、Ｍｎ、Ｚｒ、及びＨｆからなる群から選択された少なくとも１種を含有することを特徴とする請求項１３乃至１７のいずれか１項に記載の半導体装置の製造方法。
  19. 前記高融点金属膜は、窒素を含むことを特徴とする請求項１３乃至１８のいずれか１項に記載の半導体装置の製造方法。
  20. 前記高融点金属膜は、アモルファスであることを特徴とする請求項１３乃至１９のいずれか１項に記載の半導体装置の製造方法。
  21. 前記高融点金属を形成した後に、リスパッタ法によって前記ビアの底部の高融点金属のみを選択的に除去した後に、貴金属膜を形成することを特徴とする請求項１３乃至２０のいずれか１項に記載の半導体装置の製造方法。
  22. 前記高融点金属膜の主成分である金属が、前記配線膜の側壁、底あるいは表面の一部のみに選択的に拡散していることを特徴とする請求項１乃至１２のいずれか１項に記載の半導体装置。
  23. 前記配線膜は下層に設けられており、前記下層の配線膜の表面の一部が、上層の配線膜との接続を行うビアの底部との接触箇所の周辺であることを特徴とする請求項２２に記載の半導体装置。
  24. 前記高融点金属膜の主成分が、前記配線膜の側壁あるいは底と比較して、前記配線膜の表面の一部に対してより高濃度に拡散していることを特徴とする請求項２２又は２３に記載の半導体装置。
  25. 前記高融点金属膜の主成分が、前記配線膜中の一部分のグレインバウンダリに析出していることを特徴とする請求項２２乃至２４のいずれか１項に記載の半導体装置。
JP2008553131A 2007-01-10 2008-01-08 半導体装置及びその製造方法 Expired - Fee Related JP5413563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008553131A JP5413563B2 (ja) 2007-01-10 2008-01-08 半導体装置及びその製造方法

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2007002911 2007-01-10
JP2007002911 2007-01-10
JP2007144282 2007-05-30
JP2007144282 2007-05-30
JP2007293912 2007-11-13
JP2007293912 2007-11-13
JP2008553131A JP5413563B2 (ja) 2007-01-10 2008-01-08 半導体装置及びその製造方法
PCT/JP2008/050309 WO2008084867A1 (ja) 2007-01-10 2008-01-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008084867A1 true JPWO2008084867A1 (ja) 2010-05-06
JP5413563B2 JP5413563B2 (ja) 2014-02-12

Family

ID=39608754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008553131A Expired - Fee Related JP5413563B2 (ja) 2007-01-10 2008-01-08 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8198730B2 (ja)
JP (1) JP5413563B2 (ja)
WO (1) WO2008084867A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100200991A1 (en) * 2007-03-15 2010-08-12 Rohan Akolkar Dopant Enhanced Interconnect
JP5135002B2 (ja) * 2008-02-28 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8004082B2 (en) * 2008-03-19 2011-08-23 Nippon Mining & Metals Co., Ltd. Electronic component formed with barrier-seed layer on base material
WO2010150720A1 (ja) * 2009-06-25 2010-12-29 日本電気株式会社 半導体装置及びその製造方法
US7956463B2 (en) * 2009-09-16 2011-06-07 International Business Machines Corporation Large grain size conductive structure for narrow interconnect openings
JP2011119330A (ja) * 2009-12-01 2011-06-16 Renesas Electronics Corp 半導体集積回路装置の製造方法
US8399353B2 (en) * 2011-01-27 2013-03-19 Tokyo Electron Limited Methods of forming copper wiring and copper film, and film forming system
JP2012174765A (ja) * 2011-02-18 2012-09-10 Ibaraki Univ 半導体集積回路装置用ルテニウムバリア膜とその作製方法及び該ルテニウムバリア膜を有する半導体集積回路装置とその製造方法
CN102722042B (zh) * 2012-06-06 2014-12-17 深圳市华星光电技术有限公司 液晶生产设备的内部环境检测系统及方法
US10103329B2 (en) * 2012-06-22 2018-10-16 Nec Corporation Switching element and method for manufacturing switching element
USD721047S1 (en) 2013-03-07 2015-01-13 Vlt, Inc. Semiconductor device
US8975694B1 (en) * 2013-03-07 2015-03-10 Vlt, Inc. Low resistance power switching device
US9190321B2 (en) 2013-04-08 2015-11-17 International Business Machines Corporation Self-forming embedded diffusion barriers
US9613907B2 (en) 2014-07-29 2017-04-04 Samsung Electronics Co., Ltd. Low resistivity damascene interconnect
JP2017022253A (ja) * 2015-07-10 2017-01-26 ソニー株式会社 固体撮像装置、製造方法、および電子機器
US9520363B1 (en) 2015-08-19 2016-12-13 International Business Machines Corporation Forming CMOSFET structures with different contact liners
US9576908B1 (en) * 2015-09-10 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same
JP6799843B2 (ja) * 2016-04-22 2020-12-16 国立大学法人茨城大学 Ｒｕ成膜方法、Ｒｕ成膜装置
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
KR102403731B1 (ko) 2017-11-01 2022-05-30 삼성전자주식회사 가변 저항 메모리 소자
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
JP2021136269A (ja) 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置
KR20230074556A (ko) 2020-10-30 2023-05-30 교세라 가부시키가이샤 배선 기판, 전자 장치 및 전자 모듈

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512959B2 (ja) * 1996-11-14 2004-03-31 株式会社東芝 半導体装置及びその製造方法
JP3389075B2 (ja) * 1997-10-01 2003-03-24 株式会社東芝 半導体装置の製造方法
JP2000034563A (ja) * 1998-07-14 2000-02-02 Japan Energy Corp 高純度ルテニウムスパッタリングターゲットの製造方法及び高純度ルテニウムスパッタリングターゲット
JP2000331333A (ja) * 1999-05-21 2000-11-30 Sony Corp ディスク基板成形用金型及びディスク基板成形用金型の製造方法並びにディスク基板の製造方法
JP2002075994A (ja) 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US6787912B2 (en) * 2002-04-26 2004-09-07 International Business Machines Corporation Barrier material for copper structures
JP2004031866A (ja) 2002-06-28 2004-01-29 Trecenti Technologies Inc 半導体集積回路装置
US7279423B2 (en) * 2002-10-31 2007-10-09 Intel Corporation Forming a copper diffusion barrier
JP2005217371A (ja) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006120870A (ja) 2004-10-21 2006-05-11 Ebara Corp 配線形成方法及び装置
JP4889227B2 (ja) * 2005-03-23 2012-03-07 東京エレクトロン株式会社 基板処理方法および成膜方法
US7417321B2 (en) * 2005-12-30 2008-08-26 Taiwan Semiconductor Manufacturing Co., Ltd Via structure and process for forming the same
US20080237860A1 (en) * 2007-03-27 2008-10-02 Tokyo Electron Limited Interconnect structures containing a ruthenium barrier film and method of forming
US20090087339A1 (en) * 2007-09-28 2009-04-02 Asm Japan K.K. METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR

Also Published As

Publication number Publication date
WO2008084867A1 (ja) 2008-07-17
US8198730B2 (en) 2012-06-12
US20100096756A1 (en) 2010-04-22
JP5413563B2 (ja) 2014-02-12

Similar Documents

Publication Publication Date Title
JP5413563B2 (ja) 半導体装置及びその製造方法
JP5444471B2 (ja) 相互接続構造およびこれを形成する方法（細い相互接続開口のための導電性構造）
US9559058B2 (en) Semiconductor device and method for manufacturing the same
US7635646B2 (en) Method for fabricating semiconductor device
JP4591084B2 (ja) 配線用銅合金、半導体装置及び半導体装置の製造方法
TWI298510B (en) Semiconductor device and method for manufacturing same
US20070059919A1 (en) Method of manufacturing semiconductor device
US7566973B2 (en) Semiconductor device and method of manufacturing the same
US6787912B2 (en) Barrier material for copper structures
US10862030B2 (en) Semiconductor devices comprising silver
US20080064202A1 (en) Method of manufacturing a semiconductor device having an interconnect structure that increases in impurity concentration as width increases
US20130252417A1 (en) Thin film forming method
US20150255397A1 (en) Doping of copper wiring structures in back end of line processing
US8310052B2 (en) Semiconductor device and method for manufacturing same
JP2010177538A (ja) 半導体装置の製造方法
JP4492919B2 (ja) 半導体装置の製造方法
JPWO2002037558A1 (ja) 半導体装置及びその製造方法
CN101568999A (zh) 半导体装置及其制造方法
JP2009170665A (ja) 半導体装置および半導体装置の製造方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
JP2004006541A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

LAPS Cancellation because of no payment of annual fees