CN1328763C - 具有局部蚀刻栅极的半导体结构及其制作方法 - Google Patents
具有局部蚀刻栅极的半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN1328763C CN1328763C CNB03125019XA CN03125019A CN1328763C CN 1328763 C CN1328763 C CN 1328763C CN B03125019X A CNB03125019X A CN B03125019XA CN 03125019 A CN03125019 A CN 03125019A CN 1328763 C CN1328763 C CN 1328763C
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- laying
- semiconductor structure
- those
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种具有局部蚀刻栅极的半导体结构及其制作方法，该方法包括：提供一半导体衬底，在该半导体衬底上具有至少两邻近的栅极结构，其中上述栅极结构由形成在半导体衬底的一栅极介电层、一栅极导电层以及一上盖层所构成，且上述栅极结构的各侧边覆盖有一衬垫层；顺序形成一保护层和一掩膜层在上述栅极结构上；在掩膜层内定义出至少一开口，并蚀刻部分上述开口内的该保护层，以部分露出开口内两邻近栅极结构单一侧边上的衬垫层；蚀刻去除上述部分露出的衬垫层，且可选择地部分去除邻近该些露出衬垫层的栅极导电层；去除掩膜层和保护层；以及形成一间隔壁覆盖在上述栅极结构各侧壁上，以形成多个单一侧边具有局部蚀刻的栅极结构。
Description
技术领域
本发明涉及一种半导体元件的制作方法，且特别是一种具有局部蚀刻栅极的半导体栅极结构及其制作方法。
背景技术
一般而言，金属氧化半导体(MOS)元件由金属层、氧化层和半导体衬底构成。由于金属与氧化物间的黏着性不佳，常使用多晶硅取代金属以形成MOS元件中栅极结构的导电层。然而，多晶硅的缺点在于其电阻比金属高，虽可藉由杂质掺杂来降低电阻，然而所产生的导电性仍无法作为一良好的导电层。常见的解决方法之一就是在多晶硅层上增加一层如常见的钨化硅(WSi)的金属硅化物层以改善栅极结构的导电性。此外，上述的栅极结构还包括位于金属硅化物层上的上盖层(cap layer)，以及位于栅极结构两侧的衬垫层(liner)和间隔壁(spacer)，该些上盖层和间隔壁的材质优选是氮化硅(silicon nitride)，以提供栅极结构适当的绝缘保护。
在上述作为字线用途的栅极结构形成后，并配合后续如硼磷硅玻璃(BPSG)材质的介电层沉积和光刻等工序，将可在两邻近字线(word-line，WL)间适当位置的介电层(如硼磷硅玻璃)中形成一开口(opening)并露出其内的半导体衬底，并接着在此开口填入适当的导电材料，以在此开口内形成与后续金属线，如位线(bit-line，BL)间电连接的接触节点(contact node)。上述工艺即是近来半导体元件制作技术中被广泛使用的自对准接触(self-alignedcontact，SAC)开口(opening)技术。
然而，在形成上述开口的过程中，将无法避免部分去除该些栅极结构两侧的间隔壁(spacers)材料(例如为氮化硅)，并在此开口形成后，该些栅极结构内的导电材料仍可被上述间隔壁保护而不暴露在此开口中。假使该些栅极内的导电材料部分暴露在此开口中，该些元件将会损失而无法表现出其原先的功能。在目前的半导体工艺中，仍无法避免地会发现上述间隔壁被过度蚀刻所导致的栅极结构内导电材料(如钨化硅或多晶硅等)外露情形，即是现有的位线接触(bit-line contact，CB)结构与字线短路情形(CB to WLshort)，进而造成半导体元件的电损失。另外如果在上述开口的过程中若蚀刻不足则会导致另一现有的位线接触断路(bit-line contact open，CB open)。
此外，随着工艺的微缩，邻近栅极间的间距变小，相对的深宽比(aspectratio)则变大。对于填入栅极间的介电层(如硼磷硅玻璃)，如果填入能力(gap-fill)不佳造成空洞(void)，则会导致后续填入导电材料在自对准接触(SAC)开口时造成位线接触与邻近另一位线接触短路(CB to CB short)，进而造成半导体元件的电损失，并影响生产的合格率。
发明内容
本发明的一目的是提供一种具有局部蚀刻栅极的半导体结构及其制作方法，以避免连结位线接触结构与字线短路(CB to WL short)。
本发明的另一目的是提供一种具有局部蚀刻栅极的半导体结构及其制作方法，以避免位线接触断路(CB open)。
本发明的另一目的是提供一种具有局部蚀刻栅极的半导体结构及其制作方法，以避免位线接触与邻近另一位线接触短路(CB to CB short)等情形。
为了实现上述目的，本发明提供了一种具有局部蚀刻栅极的半导体结构及其制作方法，其结构包括：一半导体衬底；一栅极介电层、一栅极导电层以及一上盖层顺序堆叠在上述半导体衬底上以构成一栅极结构；一衬垫层，形成在上述栅极结构的侧壁上，其中上述栅极结构一侧边上的上述衬垫层被部分蚀刻去除，并部分露出邻近的上述栅极结构，该露出的邻近栅极结构部分是该栅极导电层，露出的该栅极导电层被部分去除。此外，上述本发明的单一侧边具有局部蚀刻的栅极结构其在后续自对准接触(SAC)工艺的应用，可还包括下列结构：一层间介电层，覆盖在上述栅极结构上；以及一位线接触窗，形成在上述层间介电层内并露出上述位线接触窗内的半导体衬底和部分上述栅极结构，其中露出的上述栅极结构部分内侧壁上的上述衬垫层被部分蚀刻去除。
再者，上述具有局部蚀刻栅极的半导体结构的制作方法则包括下列步骤：
提供一半导体衬底，在该半导体衬底上具有至少两邻近的栅极结构，其中上述栅极结构由形成在半导体衬底的一栅极介电层、一栅极导电层以及一上盖层构成，且上述栅极结构的各侧边覆盖有一衬垫层；顺序形成一保护层和一掩膜层在上述栅极结构上；在掩膜层内定义出至少一开口，并蚀刻部分上述开口内的该保护层，以部分露出开口内两邻近栅极结构单一侧边上的衬垫层；蚀刻去除上述部分露出的衬垫层，且可选择地局部去除邻近该些露出衬垫层的栅极导电层；去除掩膜层和保护层；以及形成一间隔壁覆盖在上述栅极结构各侧壁上，以形成多个单一侧边具有局部蚀刻的栅极结构。此外，将上述本发明的一侧边具有局部蚀刻的栅极结构其应用于后续自对准接触开口(SAC)工艺的制作方法，还包括下列步骤：形成一层间介电层覆盖在该些栅极结构上；以及施行一光刻的工序以在该层间介电层定义出至少一位线接触窗并露出该位线接触窗内的半导体衬底和部分该些邻近栅极结构。
再者，本发明也提供了另一种具有局部蚀刻栅极的半导体结构及其制造方法，其结构包括：一半导体衬底；一栅极介电层、一栅极导电层以及一上盖层顺序堆叠在上述半导体衬底上以构成一栅极结构，一衬垫层，分别形成在该栅极结构的两侧壁上，其中该栅极结构两侧壁上的该衬垫层被部分蚀刻去除并部分露出邻近的该栅极结构，该露出的邻近栅极结构部分是该栅极导电层，露出的该栅极导电层被部分去除。此外，上述本发明的两侧边具有局部蚀刻的栅极结构其在后续自对准接触(SAC)工艺的应用，可还包括下列结构：一层间介电层，覆盖在上述栅极结构上；以及一位线接触窗，形成在上述层间介电层内并露出位线接触窗内的半导体衬底和部分上述栅极结构，其中露出的该栅极结构部分内侧壁上的该衬垫层被部分蚀刻去除。
此外，上述按照本发明的另一种具有局部蚀刻栅极的半导体结构的制造方法，包括下列步骤：
提供一半导体衬底，在该半导体衬底上具有至少两邻近的栅极结构，其中该些栅极结构由形成在该半导体衬底的一栅极介电层、一栅极导电层以及一上盖层构成，且该些栅极结构的各侧边覆盖有一衬垫层；形成一保护层在该些栅极结构上；蚀刻部分该保护层，以部分露出该些栅极结构两侧边上的该衬垫层；蚀刻去除该些露出的衬垫层部分；去除该保护层；以及形成一间隔壁覆盖在该些栅极结构各侧壁上以形成多个两侧边具有局部蚀刻的栅极结构。此外，在蚀刻去除上述部分露出的衬垫层后可还包括一局部去除邻近上述露出衬垫层的栅极导电层的步骤。此外，将上述本发明的两侧边具有局部蚀刻的栅极结构其应用于后续自对准接触开口(SAC)工艺的制作方法，还包括下列步骤：形成一层间介电层覆盖在该些栅极结构上；以及施行一光刻的工序以在该层间介电层定义出至少一位线接触窗并露出该位线接触窗内的半导体衬底和部分该些邻近栅极结构。
使用本发明的形成具有局部蚀刻的栅极结构的自对准接触开口的方法，可改善现有如位线接触结构与字线短路情形(CB to WL short)、位线接触断路(CB open)、位线接触与邻近另一位线接触短路(CB to CB short)等情形，以及具有加大邻近栅极间的间距(如图6和图15内的间距X)以提供自对准接触(SAC)工艺中的工艺裕度(process window)并适应栅极结构线宽间距缩小的趋势。
此外，本发明所形成具有局部蚀刻的栅极结构不会改变后续离子注入(ion implantation)工艺的注入区域，其栅极沟道长度(channel length)仍可维持一定，不受到衬垫层局部蚀刻的影响。且本发明可由现有工艺稍加改进，可迅速和容易地导入现有工艺中。
根据本发明的一方面，具有局部蚀刻栅极的半导体结构中还包括一间隔壁，分别形成在该栅极结构的两侧壁上并覆盖该衬垫层，且填入于被部分去除的该栅极导电层内。
附图说明
图1～7是一系列剖面图，用来说明本发明的第一实施例中制作具有单一侧边局部蚀刻栅极结构的自对准接触开口的方法。
图8～16是一系列剖面图，用来说明本发明的第二实施例中制作具有两侧边局部蚀刻栅极结构的自对准接触开口的方法。
附图标记说明
10～硅衬底； 12～栅极介电层；
14～多晶硅层； 16～金属硅化物层；
18～上盖层； 20～衬垫层；
22～保护层； 24～第一掩膜层；
26～间隔壁； 28～掺杂区；
30～层间介电层； 32～第二掩膜层；
34～接触节点； G～栅极结构；
OP、OP’～开口； X～间距。
具体实施方式
第一实施例
本发明中形成具有局部蚀刻的栅极结构的方法，以及将该具有局部蚀刻的栅极结构应用在自对准接触(SAC)工艺的第一实施例将配合图1至图7作一详细叙述如下。
首先请参照图1，提供一半导体衬底，例如是一硅衬底10，其表面上具有至少两邻近的栅极结构G。该些栅极结构G包含由顺序堆叠在硅衬底10上的栅极介电层12、多晶硅层14、金属硅化物层16以及上盖层18构成，而衬垫层(liner)20成长在硅衬底10表面和栅极结构G内的多晶硅层14和金属硅化物层16部分的侧壁上。上述的栅极介电层12、多晶硅层14、金属硅化物层16、上盖层18以及衬垫层20的材质优选地分别为二氧化硅、经适当杂质掺杂的多晶硅、钨化硅(Tungsten Silicide)、氮化硅(silicon nitride)以及快速热氧化层(rapid thermal oxide)等材料，而多晶硅层1 4和金属硅化物层16则构成该些栅极结构G的栅极导电层。
请参照图2，接着顺序地在硅衬底10上形成保护层22和第一掩膜层24并覆盖在该些栅极结构G上。上述保护层22例如是有机抗反射材料(BARC)，而该第一掩膜层24则例如是光致抗蚀剂材料。接着还通过一显影工序(未显示)以在该第一掩膜层24适当位置内定义出一开口OP，并露出开口OP内的该保护层22。上述开口OP对应至后续位线接触窗(bit-line contact，CB)的相对位置，定义该开口OP可使用位线节点掩膜(bit-line contact nodemask)或位线接触窗掩膜(bit-line contact mask)来完成。
请参照图3，接着蚀刻开口OP内的保护层22，留下部分保护层22在衬垫层20上，以部分露出位于开口OP内该些邻近栅极结构G单一侧边上的衬垫层20。
请参照图4，采用如湿法蚀刻之一的适当蚀刻方法(如稀释氢氟酸(DHF)或氢氟酸(HF)与氟化氨(NH4F)的混合溶液(BOE))蚀刻去除前述未被保护层22覆盖而露出的衬垫层20部分，即可得到该些单一侧边具有局部蚀刻衬垫层的栅极结构G。另可选择如湿法蚀刻的另一适当蚀刻方法(如氨水(NH4OH)与过氧化氢(H2O2)的混合溶液(RCAl))去除该些栅极结构G侧边未被该衬垫层20保护的部分栅极导电层材料(如部分的金属硅化物层16)，并在去除第一掩膜层24和保护层22后，即可得到该些单一例边具有局部蚀刻栅极导电层的栅极结构G。在此，本领域内的技术人员也可藉由控制先前在开口OP内保护层22的蚀刻程度来调整所留下保护层22的高度，并在去除露出的衬垫层20后，使得栅极导电层露出程度还可达到部分的多晶硅层14，实际栅极导电层所需的露出情形则视工艺所需可作任意调整，在此不对露出部分的金属硅化物层16加以限定。
请参照图5，接着按照现有的沉积-回蚀刻程序，在该些栅极结构G的两侧壁上各形成一间隔壁(spacer)26，其材质例如是氮化硅。该些间隔壁26除了覆盖在栅极结构G侧壁的衬垫层20上，并填入于先前被局部去除的栅极导电层(例如是金属硅化物层16)内。接着并藉由现有的源极/漏极离子注入程序(未显示)，在该些栅极结构两侧的硅衬底10内再形成多个掺杂区28以作为该些栅极结构G的源极/漏极(source/drain)。至此，该些单一例边具有局部蚀刻的栅极结构G即可作为字线(WL)用。
请参照图6，上述利用本发明的方法所形成单一侧边具有局部蚀刻的栅极结构其在后续自对准接触(SAC)工艺的应用，接着在该些栅极结构G上再形成例如是硼磷硅玻璃(BPSG)的一层间介电层(interlayerdielectric，ILD)30和例如是光致抗蚀剂材质的第二掩膜层32后，配合一光刻的工序，在该些栅极G间适当位置的第二掩膜层32和层间介电层30中形成一开口(opening)OP’，并露出其内硅衬底10中的掺杂区28和部分该些栅极结构G。而在形成上述开口OP’过程中，虽无法避免部分去除该些栅极结构G侧边上的上盖层18和间隔壁26(spacers)，但由于该些栅极已在先前工艺中形成局部蚀刻，故该些栅极结构G内的栅极导电层仍可被间隔壁26和上盖层18所绝缘保护而不暴露在该开口OP’中。
请参照图7，在去除第二掩膜层32后，接着在开口OP’内填入如钨金属等适当的导电材料后，并经由一如CMP的平坦化程序后，在开口OP’内形成与后续金属线(未显示)连接的位线接触结构34(bitline contact，CB)。在此，开口OP’即是一自对准开口，而上述工艺即是一自对准接触(self-alignedcontact，SAC)工艺。
此外，完成上述具定义开口的第一掩膜层24和第二掩膜层32不限于显影工艺，也可采用纳米印刻工艺(Nanoimprint Lithography，NIL)来完成。
本发明提供一种具有局部蚀刻栅极的半导体结构，将配合图5和图7作一详细叙述如下。
首先请参照图5，显示按照本发明的一种单一侧边具有局部蚀刻的栅极结构，其包括：
半导体衬底(如硅衬底10)；由顺序堆叠在上述半导体衬底上的栅极介电层12、栅极导电层(例如由多晶硅14和金属硅化物层16所构成)以及上盖层18所构成的两邻近栅极结构G；以及一衬垫层20，分别形成在栅极结构G的两侧壁上，其中在栅极结构G一侧边上的衬垫层20被局部蚀刻去除并露出邻近的栅极结构部分，并还可选择性地去除该邻近的露出栅极结构部分(例如是金属硅化物层16)。此外，在上述栅极结构G的两侧壁上则分别设置有一间隔壁26覆盖在衬垫层20上。
接着请参照图7，显示将上述本发明的单一侧边具有局部蚀刻的栅极结构配合后续自对准接触(SAC)工艺的应用所形成的一种单一侧边具有局部蚀刻栅极的半导体结构，其还包括：
层间介电层30，覆盖在上述栅极结构G上；以及位线接触窗(例如位线接触结构34)，形成在上述层间介电层内并露出该位线接触窗内的半导体衬底和部分上述栅极结构，其中露出的栅极结构G部分内侧壁上的衬垫层20被部分蚀刻去除。
第二实施例
本发明中形成具有局部蚀刻的栅极结构的方法，以及将该具有局部蚀刻的栅极结构应用于自对准接触(SAC)工艺的另一实施例将配合图8至图16作一详细叙述如下。
首先请参照图8，提供一半导体衬底，例如是一硅衬底10，其表面上具有至少两邻近的栅极结构G。该些栅极结构G包含由顺序堆叠在硅衬底10上的栅极介电层12、多晶硅层14、金属硅化物层16以及上盖层18所构成，而衬垫层(liner)20成长在硅衬底10表面和门极结构G内的多晶硅层14以及金属硅化物层16部分的侧壁上。上述的栅极介电层12、多晶硅层14、金属硅化物层16、上盖层18以及衬垫层20的材质优选地分别为二氧化硅、经适当杂质掺杂的多晶硅、钨化硅(Tungsten Silicide)、氮化硅(silicon nitride)以及快速热氧化层(rapid thermal oxide)等材料，而多晶硅层14和金属硅化物层16则构成该些栅极结构G的栅极导电层。
请参照图9，接着顺序在硅衬底10上形成保护层22和第一掩膜层24并覆盖在该些栅极结构G上。上述保护层22材质例如是有机抗反射材料(BARC)，而第一掩膜层24材质则例如是光致抗蚀剂材料(photoresist)。接着再通过一显影工序(未显示)以在该些栅极结构G相对位置上定义出覆盖在保护层22上的第一掩膜层24。
请参照图10，接着蚀刻未被第一掩膜层24遮蔽的保护层22材料，并留下部分的保护层22在衬垫层20上，以局部露出位于开口OP内的该些邻近栅极结构G两侧边上的衬垫层20。
此外，上述图9至图10的制造流程也可选择性采用如图11至图12所述工艺。请参照图11，在硅衬底10上形成保护层22并覆盖在该些栅极结构G上。上述保护层22材质例如是有机抗反射材料(BARC)或光致抗蚀剂材料(photoresist)。
请参照图12，接着利用一回蚀刻程序(未显示)，蚀刻该保护层22，以留下部分的保护层22在衬垫层20上，并部分露出该些邻近栅极结构G两侧边上的衬垫层20。
接着请继续参照图13，接着采用如湿法蚀刻之一的适当蚀刻方法(如稀释氢氟酸(DHF)或氢氟酸(HF)和氟化氨(NH4F)的混合溶液(BOE))，蚀刻去除如图10或图12中的未被保护层22覆盖而露出的衬垫层20部分，即可得到该些两侧边具有局部蚀刻衬垫层的栅极结构G。另可选择接着采用如湿法蚀刻的另一适当蚀刻方法(如氨水(NH4OH)和过氧化氢(H2O2)的混合溶液(RCAl))去除该些栅极结构G两侧边未被衬垫层20保护的部分栅极导电层(如金属硅化物层16)。并在去除第一掩膜层24和保护层22后，即可得到该些两侧边具有局部蚀刻栅极导电层的栅极结构G。在此，本领域内的技术人员也可藉由控制保护层22的蚀刻程度来调整所留下保护层22的高度，并在去除露出的衬垫层20后，使得栅极导电层露出程度还可达部分的多晶硅层14，实际栅极导电层所需的露出情形则视工艺所需可作任意调整，在此不对露出部分的金属硅化物层16加以限定。
请参照图14，接着按照现有的沉积-回蚀刻程序，在该些栅极结构G的两侧壁上各形成一间隔壁(spacer)26，其材质例如是氮化硅材料。上述的间隔壁26除了覆盖在该些栅极结构G两侧壁的衬垫层20上，并填入在先前局部去除的栅极导电层(例如是金属硅化物层16)内。接着并藉由现有的源极/漏极离子注入程序(未显示)，以在该些栅极结构两侧的硅衬底10内形成多个掺杂区28以作为该些栅极结构G的源极/漏极(source/drain)。至此，该些两侧边具有局部蚀刻导电层的栅极结构G即可作字线(WL)用。
请参照图15，上述利用本发明的方法所形成两侧边具有局部蚀刻的栅极结构其在后续自对准接触(SAC)工艺的应用，在该些栅极结构G上还形成例如是硼磷硅玻璃(BPSG)的一层间介电层(interlayer dielectric，ILD)30和例如是光致抗蚀剂材质的第二掩膜层32后，配合一光刻的工序，在该些栅极G间适当位置的第二掩膜层32和层间介电层30中形成一开口(opening)OP’，并露出其内硅衬底10中的掺杂区28和部分的该些栅极结构G。而在形成上述开口OP’过程中，虽无法避免部分去除该些栅极结构G侧边上的上盖层18和间隔壁26(spacers)，但由于该些栅极已于先前工艺中形成局部蚀刻，故该些栅极结构G内的栅极导电层仍可被间隔壁26和上盖层18所绝缘保护而不暴露在该开口OP’中。
请参照图16，在去除第二掩膜层32后，接着在开口OP’内填入如钨金属等适当的导电材料后，并经由一如CMP的平坦化程序后，在开口OP’内形成与后续金属线(未显示)连接的位线接触结构34(bit-line contact，CB)。在此，开口OP’即是一自对准开口，而上述工艺即是一自对准接触(SAC)工艺。
此外，完成上述具定义开口的第一掩膜层24和第二掩膜层32不限于显影工艺，也可应用纳米印刻技术(Nanoimprint Lithography，NIL)来完成。
本发明提供另一种具有局部蚀刻栅极的半导体结构，将配合图14和图16作一详细叙述如下。
首先请参照图14，显示按照本发明的一种两侧边具有局部蚀刻的栅极结构，其包括：
半导体衬底(如硅衬底10)；由顺序堆叠在上述半导体衬底上的栅极介电层12、栅极导电层(例如由多晶硅14和金属硅化物层16所构成)以及上盖层18构成的两邻近栅极结构G；以及一衬垫层20，分别形成在栅极结构G的两侧壁上，其中在栅极结构G两侧边上的衬垫层20被局部蚀刻去除并露出邻近的栅极结构部分，并还可选择性地去除此邻近的露出栅极结构部分(例如是金属硅化物层16)。此外，在上述栅极结构G的两侧壁上则分别设置有一间隔壁26覆盖在衬垫层20上。
接着请参照图16，显示将上述本发明的两侧边具有局部蚀刻的栅极结构配合后续自对准接触(SAC)工艺的应用所形成的一种两侧边具有局部蚀刻栅极的半导体结构，其还包括：
层间介电层30，覆盖在上述栅极结构G上；以及位线接触窗(例如位线接触结构34)，形成在上述层间介电层内并露出该位线接触窗内的半导体衬底和部分上述栅极结构，其中露出的栅极结构G部分内侧壁上的衬垫层20被部分蚀刻去除。
请参照图6和图15，分别显示出按照本发明的第一实施例和第二实施例中的方法在栅极结构的单一侧边或两侧边所形成具有局部蚀刻的栅极结构，在后续自对准接触(SAC)工艺内形成自对准开口OP’的过程中，该些栅极结构G内的导电材料仍可被两侧间隔壁26所保护而不暴露在该开口中。该些半导体元件将可表现出其原先的功能而不会造成现有的位线接触结构与字线短路情形(CB to WL short)。
此外，藉由第一和第二实施例的方法，可适度控制栅极导电层去除的程度，以保持栅极结构的阻值(sheet resistance；Rs)不致过高。再者，随着该些栅极结构G线宽/间距(line/pitch)缩小的趋势，利用本发明的方法将构成栅极导电层中金属硅化物旁侧的衬垫层去除后，可加大邻近栅极间的间距(如图6和图15内所示的间距X)以提供后续自对准接触(SAC)工艺的工艺裕度(process window)，以避免该蚀刻过程中因蚀刻不足所导致的位线接触断路(CB open)。此外，加大邻近栅极间的间距也可避免填入栅极间的介电层(如硼磷硅玻璃)填入能力(gap-fill)不佳造成的空洞(void)，进一步避免后续填入导电材料在自对准接触(SAC)开口时造成位线接触与邻近另一位线接触短路(CB to CB short)。另外，利用本发明方法所形成具有局部蚀刻的栅极结构，其栅极沟道长度并不受到上述栅极导电层局部蚀刻的影响，仍可维持一定。
本发明的特征在于形成具有单一侧边或两侧边局部蚀刻的栅极结构，并应用于现有自对准接触(SAC)工艺，即可避免现有的位线接触结构与字线短路情形(CB to WL short)、位线接触断路(CB open)、位线接触与邻近另一位线接触短路(CB to CB short)等情形。且本发明的方法可由现有工艺加以改进，可容易和迅速地导入现有工艺。
虽然本发明已结合优选实施例披露如上，然其并非用以限定本发明，本领域内的技术人员，在不脱离本发明的精神和范围内，可作各种的更动和润饰，因此本发明的保护范围以权利要求书所界定的为准。
Claims (32)
1.一种具有局部蚀刻栅极的半导体结构的制作方法，包括：
提供一半导体衬底，在该半导体衬底上具有至少两邻近的栅极结构，其中该些栅极结构由形成在该半导体衬底的一栅极介电层、一栅极导电层以及一上盖层构成，且该些栅极结构的各侧边覆盖有一衬垫层；
顺序形成一保护层和一掩模层在该些栅极结构上；
在该掩模层内定义出至少一开口，并蚀刻部分该开口内的该保护层，以部分露出该开口内两邻近栅极结构单一侧边上的该衬垫层；
蚀刻去除该些部分露出的衬垫层；
局部去除邻近该些露出衬垫层的该栅极导电层；
去除该掩模层和该保护层；
形成一间隔壁覆盖在该些栅极结构各侧壁上，以形成多个单一侧边具有局部蚀刻的栅极结构；
形成一层间介电层覆盖在该些栅极结构上；以及
施行一光刻的工序以在该层间介电层定义出至少一位线接触窗并露出该位线接触窗内的半导体衬底和部分该些邻近栅极结构。
2.如权利要求1所述的具有局部蚀刻栅极的半导体结构的制作方法，其中该栅极导电层由一多晶硅层和一金属硅化物层所构成。
3.如权利要求2所述的具有局部蚀刻栅极的半导体结构的制作方法，其中该金属硅化物层材质是钨化硅。
4.如权利要求1所述的具有局部蚀刻栅极的半导体结构的制作方法，其中该保护层材质是有机抗反射材料。
5.如权利要求1所述的具有局部蚀刻栅极的半导体结构的制作方法，其中该掩模层材质是光致抗蚀剂材料。
6.如权利要求1所述的具有局部蚀刻栅极的半导体结构的制作方法，其中该上盖层和该间隔壁材质是氮化硅。
7.如权利要求1所述的具有局部蚀刻栅极的半导体结构的制作方法，其中该衬垫层材质是快速热氧化层。
8.如权利要求2所述的具有局部蚀刻栅极的半导体结构的制作方法，其中邻近该些露出衬垫层的栅极导电层部分是该金属硅化物层。
9.如权利要求1所述的具有局部蚀刻栅极的半导体结构的制作方法，其中该开口对应至该位线接触窗的相对位置。
10.如权利要求1所述的具有局部蚀刻栅极的半导体结构的制作方法，其中定义该开口和该位线接触窗选自显影工艺或纳米印刻工艺。
11.如权利要求1所述的具有局部蚀刻栅极的半导体结构的制作方法，其中定义该开口使用的掩模选自位线节点掩模或位线接触窗掩模。
12.如权利要求1所述的具有局部蚀刻栅极的半导体结构的制作方法，其中蚀刻去除该些部分露出的衬垫层使用稀释氢氟酸或使用氢氟酸和氟化氨的混合溶液。
13.如权利要求1所述的具有局部蚀刻栅极的半导体结构的制作方法，其中局部去除邻近该些露出衬垫层的该栅极导电层使用氨水和过氧化氢的混合溶液。
14.一种具有局部蚀刻栅极的半导体结构，包括：
一半导体衬底；
一栅极介电层、一栅极导电层以及一上盖层顺序堆叠在该半导体衬底上，以构成一栅极结构；
一衬垫层，形成在该栅极结构的侧壁上，其中该栅极结构一侧边上的该衬垫层被部分蚀刻去除并部分露出邻近的该栅极结构，该露出的邻近栅极结构部分是该栅极导电层；
露出的该栅极导电层被部分去除；
一间隔壁，分别形成在该栅极结构的两侧壁上并覆盖该衬垫层，且填入于被部分去除的该栅极导电层内；
一层间介电层，覆盖在该栅极结构上；以及
一位线接触窗，形成在该层间介电层内并露出该半导体衬底和部分该栅极结构，其中露出的该栅极结构部分内侧壁上的该衬垫层被部分蚀刻去除。
15.如权利要求14所述的具有局部蚀刻栅极的半导体结构，其中该栅极导电层由一多晶硅层和一金属硅化物层构成。
16.如权利要求15所述的具有局部蚀刻栅极的半导体结构，其中该露出的邻近栅极结构部分是该金属硅化物层，且该金属硅化物层被部分蚀刻去除。
17.如权利要求14所述的具有局部蚀刻栅极的半导体结构，其中该衬垫层材质是快速热氧化层。
18.如权利要求14所述的具有局部蚀刻栅极的半导体结构，其中间隔壁材质是氮化硅。
19.一种具有局部蚀刻栅极的半导体结构的制作方法，包括：
提供一半导体衬底，在该半导体衬底上具有至少两邻近的栅极结构，其中该些栅极结构由形成在该半导体衬底的一栅极介电层、一栅极导电层以及一上盖层构成，且该些栅极结构的各侧边覆盖有一衬垫层；
形成一保护层在该些栅极结构上；
蚀刻部分该保护层，以部分露出该些栅极结构两侧边上的该衬垫层；
蚀刻去除该些露出的衬垫层部分；
局部去除邻近该些露出衬垫层的该栅极导电层；
去除该保护层；
形成一间隔壁覆盖在该些栅极结构各侧壁上以形成多个两侧边具有局部蚀刻的栅极结构；
形成一层间介电层覆盖在该些栅极结构上；以及
施行一光刻的工序以在该层间介电层定义出至少一位线接触窗并露出该位线接触窗内的半导体衬底和部分该些邻近栅极结构。
20.如权利要求19所述的具有局部蚀刻栅极的半导体结构的制作方法，其中在蚀刻部分该保护层前还包括下列步骤：
形成一掩模层在该保护层上；以及
在该掩模层内定义出多个掩模图案，覆盖在该些栅极结构相对位置的该保护层上。
21.如权利要求19所述的具有局部蚀刻栅极的半导体结构的制作方法，其中该栅极导电层由一多晶硅层和一金属硅化物层所构成。
22.如权利要求19所述的具有局部蚀刻栅极的半导体结构的制作方法，其中该保护层材质是有机抗反射材料或光致抗蚀剂材料。
23.如权利要求19所述的具有局部蚀刻栅极的半导体结构的制作方法，其中该保护层材质是有机抗反射材料且该掩模层材质是光致抗蚀剂材料。
24.如权利要求19所述的具有局部蚀刻栅极的半导体结构的制作方法，其中该上盖层和该间隔壁材质是氮化硅。
25.如权利要求21所述的具有局部蚀刻栅极的半导体结构的制作方法，其中邻近该些露出衬垫层的栅极导电层部分是该金属硅化物层。
26.如权利要求19所述的具有局部蚀刻栅极的半导体结构的制作方法，其中蚀刻去除该些部分露出的衬垫层使用稀释氢氟酸或使用氢氟酸和氟化氨的混合溶液。
27.如权利要求19所述的具有局部蚀刻栅极的半导体结构的制作方法，其中局部去除邻近该些露出衬垫层的该栅极导电层使用氨水和过氧化氢的混合溶液。
28.一种具有局部蚀刻栅极的半导体结构，包括：
一半导体衬底；
一栅极介电层、一栅极导电层以及一上盖层顺序堆叠在该半导体衬底上以构成一栅极结构；
一衬垫层，形成在该栅极结构的侧壁上，其中该栅极结构两侧边上的该衬垫层分别被部分蚀刻去除并部分露出邻近的该栅极结构，该露出的邻近栅极结构部分是该栅极导电层；
露出的该栅极导电层被部分去除；
一间隔壁，分别形成在该栅极结构的两侧壁上并覆盖该衬垫层，且填入于被部分去除的该栅极导电层内；
一层间介电层，覆盖在该栅极结构上；以及
一位线接触窗，形成在该层间介电层内并露出该半导体衬底和部分该栅极结构，其中露出的该栅极结构部分侧壁上的该衬垫层被部分蚀刻去除。
29.如权利要求28所述的具有局部蚀刻栅极的半导体结构，其中该栅极导电层由一多晶硅层和一金属硅化物层所构成。
30.如权利要求29所述的具有局部蚀刻栅极的半导体结构，其中该露出的邻近栅极结构部分是该金属硅化物层，且该金属硅化物层被部分蚀刻去除。
31.如权利要求28所述的具有局部蚀刻栅极的半导体结构，其中该衬垫层材质是快速热氧化层。
32.如权利要求28所述的具有局部蚀刻栅极的半导体结构，其中间隔壁材质是氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB03125019XA CN1328763C (zh) | 2003-04-29 | 2003-04-29 | 具有局部蚀刻栅极的半导体结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB03125019XA CN1328763C (zh) | 2003-04-29 | 2003-04-29 | 具有局部蚀刻栅极的半导体结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1542919A CN1542919A (zh) | 2004-11-03 |
| CN1328763C true CN1328763C (zh) | 2007-07-25 |
Family
ID=34321783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB03125019XA Expired - Fee Related CN1328763C (zh) | 2003-04-29 | 2003-04-29 | 具有局部蚀刻栅极的半导体结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1328763C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7297598B2 (en) * | 2005-01-28 | 2007-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for erase improvement in a non-volatile memory device |
| CN102651312B (zh) * | 2011-02-24 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 栅极的形成方法 |
| CN107507865B (zh) * | 2017-08-04 | 2023-09-29 | 长鑫存储技术有限公司 | 晶体管及其制备方法、半导体存储器件及其制备方法 |
| CN107833857B (zh) * | 2017-09-29 | 2019-10-11 | 上海华虹宏力半导体制造有限公司 | 自对准接触孔的工艺方法 |
| CN113437066B (zh) * | 2021-06-23 | 2024-04-12 | 福建省晋华集成电路有限公司 | 半导体结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150241A (en) * | 1996-06-27 | 2000-11-21 | Commissariat A L'energie Atomique | Method for producing a transistor with self-aligned contacts and field insulation |
| CN1366335A (zh) * | 2001-01-17 | 2002-08-28 | 世界先进积体电路股份有限公司 | 形成在源漏极上具有金属硅化物的晶体管的方法 |
| CN1385897A (zh) * | 2001-05-14 | 2002-12-18 | 华邦电子股份有限公司 | 分离式栅极结构的电可擦可编程只读存储器的制造方法 |
| CN1395313A (zh) * | 2001-07-06 | 2003-02-05 | 联华电子股份有限公司 | 互补式金氧半图像感测器的结构及其制造方法 |
-
2003
- 2003-04-29 CN CNB03125019XA patent/CN1328763C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150241A (en) * | 1996-06-27 | 2000-11-21 | Commissariat A L'energie Atomique | Method for producing a transistor with self-aligned contacts and field insulation |
| CN1366335A (zh) * | 2001-01-17 | 2002-08-28 | 世界先进积体电路股份有限公司 | 形成在源漏极上具有金属硅化物的晶体管的方法 |
| CN1385897A (zh) * | 2001-05-14 | 2002-12-18 | 华邦电子股份有限公司 | 分离式栅极结构的电可擦可编程只读存储器的制造方法 |
| CN1395313A (zh) * | 2001-07-06 | 2003-02-05 | 联华电子股份有限公司 | 互补式金氧半图像感测器的结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1542919A (zh) | 2004-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6265292B1 (en) | Method of fabrication of a novel flash integrated circuit | |
| EP2001054B1 (en) | Methods of forming recessed access devices | |
| US6562681B2 (en) | Nonvolatile memories with floating gate spacers, and methods of fabrication | |
| US11069410B1 (en) | Three-dimensional NOR-NAND combination memory device and method of making the same | |
| JP4477349B2 (ja) | Ｎａｎｄフラッシュメモリ素子の製造方法 | |
| KR20030069800A (ko) | 단일 면 매립 스트랩 | |
| US7518175B2 (en) | Semiconductor memory device and method for fabricating the same | |
| KR20060000401A (ko) | 반도체 장치의 제조 방법 | |
| KR100694973B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100672153B1 (ko) | 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| KR100600044B1 (ko) | 리세스게이트를 구비한 반도체소자의 제조 방법 | |
| JP2005322920A (ja) | Ｅｅｐｒｏｍセルの製造方法 | |
| KR100275746B1 (ko) | 적층 게이트 측벽 및 활성 영역의 손상을 방지할 수 있는 비휘발성 메모리 장치의 제조 방법 | |
| CN1328763C (zh) | 具有局部蚀刻栅极的半导体结构及其制作方法 | |
| CN100530592C (zh) | 在半导体器件中制造存储节点接触的方法 | |
| US20060128157A1 (en) | Semiconductor structure with partially etched gate and method of fabricating the same | |
| US6946338B2 (en) | Method for manufacturing semiconductor device | |
| JP4529024B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010003086A (ko) | 플로팅 게이트 형성 방법 | |
| US20080305595A1 (en) | Methods of forming a semiconductor device including openings | |
| US20010017808A1 (en) | Non-volatile memory cell having bilayered floating gate and fabricating method thereof | |
| US20150050802A1 (en) | Method of manufacturing a nonvolatile memory device | |
| CN100446257C (zh) | 动态随机存取存储器及其制造方法 | |
| KR100691484B1 (ko) | 반도체소자의 플러그 제조 방법 | |
| JP2007049187A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070725 Termination date: 20150429 |
|
| EXPY | Termination of patent right or utility model |