CN1366335A - 形成在源漏极上具有金属硅化物的晶体管的方法 - Google Patents
形成在源漏极上具有金属硅化物的晶体管的方法 Download PDFInfo
- Publication number
- CN1366335A CN1366335A CN 01101281 CN01101281A CN1366335A CN 1366335 A CN1366335 A CN 1366335A CN 01101281 CN01101281 CN 01101281 CN 01101281 A CN01101281 A CN 01101281A CN 1366335 A CN1366335 A CN 1366335A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric substance
- mentioned
- metal
- substance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种形成在源漏极上具有金属硅化物的金属氧化物半导体晶体管的方法,包括:提供硅基底;基底上形成第一介电质层、导体层、第二介电质层;执行图案转移步骤,藉以移除部分的第二介电层与部分的导体层以形成一栅极结构;在栅极结构的侧壁上形成间隙壁;掺杂金属颗粒至硅基底,在此这些金属颗粒可以穿透第一介电质层至硅基底内但并不能穿透第二介电质层至导体层内;执行热处理程序,藉以在硅基底上形成金属硅化物层;以及移除未反应的部分金属颗粒。
Description
本发明涉及一种形成金属氧化物半导体晶体管的方法,特别是可以减少副作用与控制金属硅化物位置的形成金属氧化物半导体晶体管的方法。
由于金属硅化物(silicide)具有低电阻、耐高温以及易与多晶硅结合等优点,金属硅化物已广泛地被应用在半导体元件的制造工艺中,例如用来连接金属内连线与晶体管的源漏极的一部分或者用来做为栅极的多晶硅化金属(polycide)的一部分。
现有技术中形成金属硅化物的方法可分为两种:一种是直接在基底上形成金属硅化物层;另一种则是先在基底上形成金属,再以热处理程序使金属与硅反应而生成金属硅化物。
前一种方法让含有硅的化合物与含有金属的化合物反应以形成金属硅化物,因此很难避免副产品(by-product)与污染等问题。举例来说,在以化学气相沉积直接形成二硅化钨(WSi2)时,一般是让SiH4和WF6反应以形成WSi2,但此时WSi2会包含不可忽略的氟(F)而使得在随后的制造工艺(特别是热程序)中栅极的性能会因氟的热扩散而变坏。换言之,副产品与污染是此方法难以避免的缺失。
后一种方法将形成金属硅化物所需的金属形成在基底上,因此整个方法的效率便取决于形成金属的程序的效率。由于金属一般都是以物理气相沉积(physical vapor deposition,PCD)(溅镀、蒸镀)或化学气相沉积(chemical vapordeposition;CVD)所形成,而蒸镀不易控制蒸镀金属的成分与形成阶梯覆盖性好的金属,溅镀的能量使用效率不高且形成的金属的阶梯覆盖性不好,并且化学气相沉积又如前所述般难以避免副产品与污染的问题。显然地,这个作法的效率不高并且不易精确形成所需的金属。
明显地,现有技术的各种形成金属硅化物的方法都有许多可以改善的空间,因此有必要发展更有效率且副作用更少的形成金属硅化物方法。
本发明的主要目的在于提出一种可以有效率地形成金属硅化物的方法。
本发明的另一目的在于提供可以在金属硅化物形成过程中减少附产品与污染等副作用的方法。
本发明的一优选实施例为一种形成在源漏极上具有金属硅化物的金属氧化物半导体晶体管的方法,至少包含:提供硅基底;在硅基底上形成第一介电质层;在第一介电质层上形成导体层;在导体层上形成第二介电质层;执行图案转移步骤,藉以至少移除部分的第二介电层与部分的导体层,以形成一栅极结构;在栅极结构的侧壁上形成间隙壁;对硅基底掺杂金属颗粒,在此这些金属颗粒可以穿透第一介电质层至硅基底内但并不能穿透第二介电质层至导体层内;执行热处理程序,藉以在硅基底上形成金属硅化物层;以及移除未反应的部分金属颗粒。
针对现有技术形成金属硅化物的制造工艺中的各种缺陷,本发明的发明人提出几个要点:第一、由于直接形成金属硅化物的作法必须以化学反应形成金属硅化物,因此反应过程产生的副产品与污染是难以避免的,因此总是必须透过修改反应室或在晶片上形成隔离层(barrier layer)来控制反应物/污染的影响。第二、先形成金属再透过热处理以形成金属硅化物的作法,除了金属必须能均匀地分布在晶片上以确保金属硅化物能确实地形成外,还必须能控制金属穿透至晶片内的深度以确保金属硅化物不会影响(使变坏)位于其下的半导体结构的性质。第三、于晶片上形成金属的方式可以任意地调整,唯一的限制是形成金属的品质。
根据这几点,本发明的发明人提出一种形成金属氧化物半导体晶体管的方法:先使用技术已成熟的注入方法(implantation method)将金属颗粒(金属原子或金属离子)形成在晶片表面上(或表层内),再进行热处理程序以形成金属硅化物。由于不是以化学反应直接形成金属硅化物,因此可以避免副产品与污染的发生;由于注入方法可以精确地控制所掺杂的金属颗粒的掺杂能量、掺杂浓度与掺杂方位,因此可确保金属的均匀分布进而确保金属硅化物的均匀分布;再者由于注入方法的能量使用效率不会如溅镀那样低,因此本发明不会导致整个晶体管制造工艺的产出(throughout)下降。
下面结合附图来描述本发明的优选实施例。附图中:
图1A至图1E是本发明一优选实施例的基本步骤的横截面示意图。
主要部分的代表符号:
10 硅基底
11 第一介电质层
12 导体层
13 第二介电层
14 间隙壁
15 金属颗粒
16 金属硅化物层
本发明的一优选实施例为一种形成在源漏极上具有金属硅化物的金属氧化物半导体晶体管的方法,至少包含下列步骤:
如图1A所示,提供硅基底10并在硅基底10上形成第一介电质层11,在此,第一介电质层11至少可作为栅极介电质层用。第一介电质层11通常为氧化层,并且典型的厚度大约为50埃至300埃。
如图1B所示,在第一介电质层11上形成导体层12并在导体层12上形成第二介电质层13。导体层12至少可作为栅极导体层用,导体层12可以为下列之一:金属层、多晶硅层与多晶硅化金属层,并且其典型的厚度大约为500埃至3500埃。而第二介电质层13可以为下列之一:二氧化硅层、氮化硅层、二氧化硅层与氮化硅层的组合以及氮氧硅化合物层(SiOxNy),并且第二介电质层13的典形厚度大约为300埃至2000埃。
如图1C所示,执行一图案转移步骤,移除部分的第二介电层13、部分的导体层12与部分的第一介电质层1以形成一栅极结构,然后在栅极结构的侧壁上形成间隙壁14。
如图1D所示,以离子掺杂注入(ion implantation)技术或其它现有的技术,掺杂多个金属颗粒15,例如金属离子或金属原子,至硅基底10。当然,除非用光致抗蚀剂覆盖,否则部分的金属颗粒15也会被掺杂到间隙壁14与第二介电质层13。
如图1E所示,执行一热处理程序,藉以使金属颗粒15与硅基底10反应而形成金属硅化物层16,当然此时未与硅基底10接触的部分金属颗粒15并不会形成金属硅化物层16(这些未反应的金属颗粒15并未画出以简化图示)。由于此时导体层12被第二介电质层13所覆盖,因此金属硅化物16仅会形成在硅基底10上(亦即在晶体管的源漏极上),并不会被形成在栅极结构的顶部上。一般而言,金属硅化物层16为下列之一:二硅化钛、二硅化钴、二硅化钨、二硅化铂、二硅化锰、二硅化钽以及二硅化钯。并且金属硅化物层16的种类取决于金属颗粒15的种类。
随后的步骤是移除未反应的部分金属颗粒15。藉以避免在随后的多重金属内连线等制造工艺中,发生不正常的短路等现象。当然,此步骤也可扩展到移除未直接与硅基底接触的部分金属硅化物层16。
必须一提的是,图1C至图1E的步骤还可以修改为在图案转移的步骤中并未移除任何第一介电质层11。如此作的好处是在随后的制造工艺中,第一介电质层11可以用来作为随后形成的其它结构的一部分,例如作为随后形成的栅极的栅极介电质层。但必须注意的是,第一介电质层11与第二介电质层13的材料与厚度必须调整到使得在掺杂金属颗粒15的过程中,金属颗粒15仅会被掺杂到硅基底10内而不会被掺杂到导体层12内。
以上所述仅为本发明的优选实施例而已,并非用以限定本发明的权利要求范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰,均应包含在后附权利要求的范围内。
Claims (22)
1.一种形成在源漏极上具有金属硅化物的金属氧化物半导体晶体管的方法,至少包括:
提供一硅基底;
在该硅基底上形成一第一介电质层,该第一介电质层至少可作为一栅极介电质层;
在该第一介电质层上形成一导体层,该导体层至少可作为一栅极导体层:
在该导体层上形成一第二介电质层;
执行一图案转移步骤,藉以移除部分的该第二介电层、部分的该导体层与部分的该第一介电质层,以形成一栅极结构;
在该栅极结构的侧壁上形成一间隙壁;
掺杂金属颗粒至该硅基底;
执行一热处理程序,藉以在该硅基底上形成一金属硅化物层;以及
移除未反应的部分该些金属颗粒。
2.如权利要求1所述的方法,其中上述的第一介电质层为氧化层。
3.如权利要求1所述的方法,其中上述的第一介电质层的厚度为50埃至300埃。
4.如权利要求1所述的方法,其中上述的导体层的厚度为500埃至3500埃。
5.如权利要求1所述的方法,其中上述的导体层为下列之一:金属层、多晶硅层与多晶硅化金属层。
6.如权利要求1所述的方法,其中上述的第二介电质层的厚度大约为300埃至2000埃。
7.如权利要求1所述的方法,其中该第二介电质层为下列之一:二氧化硅层、氮化硅层、二氧化硅层与氮化硅层的组合以及氮氧硅化合物层(SiOxNy)。
8.如权利要求1所述的方法,其中上述的金属颗粒为下列之一:金属离子以及金属原子。
9.如权利要求1所述的方法,其中上述的金属颗粒以离子注入技术掺杂至该基底。
10.如权利要求1所述的方法,其中上述的金属硅化物层为下列之一:二硅化钛、二硅化钴、二硅化钨、二硅化铂、二硅化锰、二硅化钽以及二硅化钯。
11.如权利要求1所述的方法,还包含移除未直接与该硅基底接触的部分该金属硅化物层。
12.一种形成在源漏极上具有金属硅化物的金属氧化物半导体晶体管的方法,至少包括:
提供一硅基底;
在该硅基底上形成一第一介电质层,该第一介电质层至少可作为一栅极介电质层;
在该第一介电质层上形成一导体层,该导体层至少可作为一栅极导体层;
在该导体层上形成一第二介电质层;
执行一图案转移步骤,藉以移除部分的该第二介电层、与部分的该导体层,以形成一栅极结构;
在该栅极结构的侧壁上形成一间隙壁;
掺杂金属颗粒至该硅基底,在此,该些金属颗粒可以穿透该第一介电质层至该硅基底但并不能穿透该第二介电质层至该导体层;
执行一热处理程序,藉以在该硅基底上形成一金属硅化物层;以及
移除未反应的部分该些金属颗粒。
13.如权利要求12所述的方法,其中上述的第一介电质层为氧化层。
14.如权利要求12所述的方法,其中上述的第一介电质层的厚度为50埃至300埃。
15.如权利要求12所述的方法,其中上述的导体层的厚度为500埃至3500埃。
16.如权利要求12所述的方法,其中该导体层为下列之一:金属层、多晶硅层与多晶硅化金属层。
17.如权利要求12所述的方法,其中上述的第二介电质层的厚度为300埃至2000埃。
18.如权利要求12所述的方法,其中该第二介电质层为下列之一:二氧化硅层、氮化硅层、二氧化硅层与氮化硅层的组合以及氮氧硅化合物层(SiOxNy)。
19.如权利要求12所述的方法,其中上述的金属颗粒为下列之一:金属离子以及金属原子。
20.如权利要求12所述的方法,其中上述的金属颗粒以离子注入技术掺杂至该基底。
21.如权利要求12所述的方法,其中上述的金属硅化物层为下列之一:二硅化钛、二硅化钴、二硅化钨、二硅化铂、二硅化锰、二硅化钽以及二硅化钯。
22.如权利要求12所述的方法,还包含移除未直接与该硅基底接触的部分该金属硅化物层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011012811A CN1195319C (zh) | 2001-01-17 | 2001-01-17 | 形成在源漏极上具有金属硅化物的晶体管的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011012811A CN1195319C (zh) | 2001-01-17 | 2001-01-17 | 形成在源漏极上具有金属硅化物的晶体管的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1366335A true CN1366335A (zh) | 2002-08-28 |
CN1195319C CN1195319C (zh) | 2005-03-30 |
Family
ID=4652009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011012811A Expired - Lifetime CN1195319C (zh) | 2001-01-17 | 2001-01-17 | 形成在源漏极上具有金属硅化物的晶体管的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1195319C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1328763C (zh) * | 2003-04-29 | 2007-07-25 | 茂德科技股份有限公司 | 具有局部蚀刻栅极的半导体结构及其制作方法 |
CN100399578C (zh) * | 2004-11-12 | 2008-07-02 | 联华电子股份有限公司 | 具有金属硅化物的金属氧化物半导体晶体管元件与其工艺 |
CN100466199C (zh) * | 2006-08-07 | 2009-03-04 | 联华电子股份有限公司 | 清除残余金属的方法 |
CN102446970A (zh) * | 2011-08-29 | 2012-05-09 | 上海华力微电子有限公司 | 一种防止酸槽清洗空洞形成的半导体器件及其制备方法 |
-
2001
- 2001-01-17 CN CNB011012811A patent/CN1195319C/zh not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1328763C (zh) * | 2003-04-29 | 2007-07-25 | 茂德科技股份有限公司 | 具有局部蚀刻栅极的半导体结构及其制作方法 |
CN100399578C (zh) * | 2004-11-12 | 2008-07-02 | 联华电子股份有限公司 | 具有金属硅化物的金属氧化物半导体晶体管元件与其工艺 |
CN100466199C (zh) * | 2006-08-07 | 2009-03-04 | 联华电子股份有限公司 | 清除残余金属的方法 |
CN102446970A (zh) * | 2011-08-29 | 2012-05-09 | 上海华力微电子有限公司 | 一种防止酸槽清洗空洞形成的半导体器件及其制备方法 |
CN102446970B (zh) * | 2011-08-29 | 2014-05-28 | 上海华力微电子有限公司 | 一种防止酸槽清洗空洞形成的半导体器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1195319C (zh) | 2005-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0442718B1 (en) | Method of manufacturing semiconductor device | |
US8456007B2 (en) | Chemical vapor deposition of titanium | |
US6879043B2 (en) | Electrode structure and method for fabricating the same | |
EP1411546B1 (en) | Improving nickel silicide - silicon nitride adhesion through surface passivation | |
US7399701B2 (en) | Semiconductor device manufacturing method including forming a metal silicide layer on an indium-containing layer | |
CN1195319C (zh) | 形成在源漏极上具有金属硅化物的晶体管的方法 | |
CN1270362C (zh) | 形成自行对准金属硅化物的方法 | |
US7112498B2 (en) | Methods of forming silicide layer of semiconductor device | |
KR100289372B1 (ko) | 폴리사이드 형성방법 | |
KR20020016312A (ko) | 텅스텐 게이트 형성방법 | |
CN1905138A (zh) | 半导体器件及其制造方法 | |
Pauleau | Interconnect materials | |
CN101197280A (zh) | 金属硅化物的形成方法 | |
CN1219316C (zh) | 可改善接面电性特性的自行对准金属硅化物的制造方法 | |
CN1453837A (zh) | 自行对准金属硅化物的制造方法 | |
JP2000022095A (ja) | 半導体素子及びその製造方法 | |
CN1222754A (zh) | 在硅化物膜上进行化学汽相淀积的方法和设备 | |
JPH08255912A (ja) | 半導体装置、半導体装置の製造方法、ターゲット | |
KR100340899B1 (ko) | 실리사이드층 형성방법 | |
CN1213168A (zh) | 半导体器件的制造方法 | |
US6884473B2 (en) | Method for fabricating metal silicide | |
KR100328703B1 (ko) | 반도체장치의 폴리사이드 구조 형성방법 | |
KR100744642B1 (ko) | 반도체 소자의 금속배선, 반도체 소자의 게이트 전극 및 그형성방법 | |
JPH043924A (ja) | 半導体装置の製造方法 | |
EP0926711A2 (en) | Gate electrode fabrication method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20050330 |