CN1219316C - 可改善接面电性特性的自行对准金属硅化物的制造方法 - Google Patents

可改善接面电性特性的自行对准金属硅化物的制造方法 Download PDF

Info

Publication number
CN1219316C
CN1219316C CN 02145875 CN02145875A CN1219316C CN 1219316 C CN1219316 C CN 1219316C CN 02145875 CN02145875 CN 02145875 CN 02145875 A CN02145875 A CN 02145875A CN 1219316 C CN1219316 C CN 1219316C
Authority
CN
China
Prior art keywords
metal
metal silicide
aiming
manufacture method
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 02145875
Other languages
English (en)
Other versions
CN1490853A (zh
Inventor
高荣正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN 02145875 priority Critical patent/CN1219316C/zh
Publication of CN1490853A publication Critical patent/CN1490853A/zh
Application granted granted Critical
Publication of CN1219316C publication Critical patent/CN1219316C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种可改善接面电性特性的自行对准金属硅化物的制造方法，其是在一半导体基底上形成隔离区域、栅极结构、轻掺杂源/漏极区域与门极间隙壁之后；先于半导体基底上形成有金属层，然后进行一高浓度的离子布植，以形成重掺杂源/漏极区域；之后再进行自行对准金属硅化物的制程步骤。本发明是可应用在小于次微米尺寸的半导体组件中，并同时可有效改善金属硅化物与浅接面的电性特性。

Description

可改善接面电性特性的自行对准金属硅化物的制造方法
技术领域
本发明是有关于一种制作自行对准金属硅化物(Self-aligned silicide，SALICIDE)的方法，特别是关于一种可改善金属硅化物与源/漏极接面的电性特性的自行对准金属硅化物的制造方法。
背景技术
半导体组件尺寸缩至深次微米范围时，栅极与源/漏极区域的面积亦等同缩小，使得栅极上的导电电阻与源/漏极区域的接触电阻均大幅增加，此时需利用一种自行对准金属化物的形成方式来降低电阻。一般可使用于自行对准金属硅化物的金属包括钛、钴、镍、钯及铂等材质，此等金属皆可以经由二次退火处理及其之间经一次选择性溶液蚀刻处理来达到自行对准金属硅化物反应的目的。
已知于制作自行对准金属硅化物的方法是如图1(a)所示，先在一半导体基底10中依序形成有浅沟渠隔离结构12、栅极结构14、轻掺杂源/漏极区域16、栅极间隙壁18及重掺杂源/漏极区域20等组件；在形成此些组件之后，在半导体基底10上沉积一金属层22，如图1(b)所示，接着进行第一次快速热回火(RTA1)处理，以利用大于500℃的温度使金属层22与其下方相邻的栅极结构14与源/漏极区域20的多晶硅反应生成金属硅化物24。然后，利用湿蚀刻法以化学溶液如氨水与双氧水的混合液选择性的去除未反应成金属硅化物24的金属层22与金属氧化物等，如图1(c)所示，只留下金属硅化物24于栅极结构14与源/漏极区域20上；最后再进行第二次快速热回火(RTA2)处理，以降低金属硅化物的电阻值。
基于低电阻值、高温稳定性、沉积方便性及合适化学特性等功效，在超大规模集成电路(VLSI)中，迄今仍以硅化钛(TiSi2)和硅化钴(CoSi2)应用最广。其中硅化钛需要伴随一较高的回火温度，使较高电阻值的C49-TiSi2相转变成低电阻值的C54-TiSi2相；然而随着组件尺寸缩小至一定程度后，变窄的多晶硅栅极与变薄的膜层会妨碍高电阻值的C49-TiSi2相转换成低电阻的C54-TiSi2相的反应，且会加速产生硅化钛膜的团缩(agglomeration)现象，同时在砷(As)掺杂的多晶硅层中，硅化钛也会因为有砷的存在而会妨害钛金属硅化物的形成，而使其电阻值增加，这些缺点很难使得硅化钛再应用在小于0.18微米尺寸的组件上。
钴金属的自行对准金属硅化物则可广泛应用在小于0.18微米尺寸的组件，钴硅化物有许多的优点都比钛金属硅化物好，且在窄的线宽下也可容易形成硅化钴，同时在掺杂的情形下亦具有较佳的稳定性、较低的应力、较好的电浆蚀刻性及较低的电阻值。但是对钴金属硅化物而言，却有两个严重的缺点，一个是当形成钴金属硅化物时，其消耗的硅比其它得到相同电阻值的金属硅化物来的多，即硅与钴反应成硅化钴的反应消耗比值高达3.6，也就是一单位的钴必须与3.6单位的硅才能反应成硅化钴，这对于半导体组件中的源/漏极区域要形成浅接面的自行对准金属硅化物是一个很严重的缺点。另一缺点则是，钴金属无法如钛一般，可以消除界面的氧化物，使得基底表面清洁情况更为重要；且多晶硅或基底表面如有氧化不纯物存在，钴和其硅反应后的硅化钴很容易有团聚现象，导致电阻值加速上升。
因此，本发明是在针对上述问题，提出一种可改善接面电性特性的自行对准金属硅化物的制造方法，以有效改善已知的该等缺失。
发明内容
本发明的主要目的是在提供一种自行对准金属硅化物的制造方法，其是可应用在小于次微米尺寸的半导体组件中，并同时可有效改善金属硅化物于源/漏极的浅接面的接触面情况，进而改善金属硅化物与浅接面的电性特性。
本发明的另一目的是在提供一种自行对准金属硅化物的制造方法，其是可有效控制浅接面深度，并避免因硅原子被钴金属大量消耗掉而造成浅接面漏电现象。
本发明的再一目的是在提供一种自行对准金属硅化物的制造方法，其是在避免金属硅化物发生团缩现象，以降低栅极上的导电电阻值与源/漏极区域的接触电阻值。
为达到上述的目的，本发明是在一半导体基底上依序形成有隔离区域、栅极结构、轻掺杂源/漏极区域与门极间隙壁的结构后；于半导体基底上形成一第一金属层，然后再以栅极结构与栅极间隙壁为屏蔽，进行高浓度离子布植，以形成重掺杂源/漏极区域；再于第一金属层表面先后形成一第二金属层及一阻障层，并经由一热回火处理，使部份第一金属层形成一金属硅化物；完成后再去除未反应成金属硅化物的第一金属层、第二金属层及阻障层。
本发明的另一实施态样，则使在半导体基底上形成一第一金属层之后，先形成第二金属层及阻障层后，再进行一进行高浓度离子布植，以形成重掺杂源/漏极区域；然后经由一热回火处理，使部份第一金属层形成一金属硅化物；最后，去除未反应成金属硅化物的第一金属层、第二金属层及阻障层。
下面通过具体实施例配合所附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1(a)至图1(c)为已知于制作自行对准金属硅化物的各步骤构造剖视图。
图2(a)至图2(e)为本发明于制作自行对准金属硅化物的各步骤构造剖视图。
图3(a)至图(d)为本发明于制作自行对准金属硅化物的另一实施例的各步骤构造剖视图。
具体实施方式
就已知技术而言，在制作钴金属硅化物之际，容易在源/漏极区域的表面产生自生或残留氧化物或任何不纯物，进而导致团缩现象及浅接面的漏电现象。本发明即在提出一种较佳的制程步骤，以改善自行对准金属硅化物和源/漏极区域的接面的电性特性。
图2(a)至图2(d)为本发明于制作自行对准金属硅化物的各步骤构造剖视图，首先，如图2(a)所示，在一半导体基底30中先形成浅沟渠隔离结构(shallowtrench isolation，STI)32，以用来隔绝半导体基底30中的主动组件及被动组件；再于半导体基底30表面形成一晶体管栅极结构34，其是包括位于半导体基底表面的栅极氧化层342及其上方的多晶硅层344所组成；然后以栅极结构34为屏蔽，对半导体基底30进行一浓度较低的第一次离子布植，使其在半导体基底30内掺杂形成轻掺杂源/漏极区域36；并于栅极结构34的二侧壁旁分别形成栅极间隙壁38。
然后在形成主动组件栅极结构34的重掺杂源/漏极区域之前，先利用金属溅镀(sputter)方式或是化学气相沉积方式，在半导体基底30表面沉积形成第一金属层，此即为一钴金属层40，如图2(a)所示，此钴金属层40的厚度是介于15纳米(nm)至100纳米之间，较佳者为30纳米左右。于形成该钴金属层40之后，再以栅极结构34与栅极间隙壁38为屏蔽，对该半导体基底30进行一浓度较高的第二次离子布植，如图2(b)所示，以便在该半导体基底30内掺杂形成重掺杂源/漏极区域42。
紧接着如图2(c)所示，利用金属溅镀方式，在钴金属层40表面形成第二金属层，此即为钛金属层44，钛金属层44的厚度是大于5纳米，较佳者为10纳米左右；接着，在该钛金属层44表面再形成一氮化钛阻障层46，其厚度需大于5纳米，较佳者为12纳米左右，且由于钛金属层44是以金属溅镀方式所形成的，所以在形成钛金属层44时，同时于溅镀真空室中通入含有氮气的混合气体，例如氩/氮(Ar/N2)混合气体，使表面部份的钛金属层44直接转变成该氮化钛阻障层46。
继续如图2(d)所示，其是利用一大约750℃的温度进行快速回火(RTP)制程，对该半导体基底30进行热回火处理，使钴金属层40与该栅极结构34与源/漏极区域42的多晶硅相接触的部份转变成钴金属硅化物(CoSi2)48。然后，利用湿蚀刻方式去除未反应成钴金属硅化物48的该钴金属层40及其上的钛金属层44与氮化钛阻障层46，即可得到如图2(d)所示的钴金属硅化物48；最后，以一温度大于700℃的快速回火制程对该钴金属硅化物48进行高温热回火处理，以降低钴金属硅化物48的电阻值。
另外，本发明除了上面所述的制造流程之外，更具有另一种不同的较佳实施例，首先如图3(a)所示，在已形成浅沟渠隔离结构32的半导体基底30表面是形成有栅极结构，再以栅极结构34为屏蔽，对半导体基底30进行一浓度较低的第一次离子布植，以形成轻掺杂源/漏极区域36；并于栅极结构34的二侧壁旁分别形成栅极间隙壁38。接续，在进行重掺杂源/漏极区域的离子掺杂步骤之前，先利用金属溅镀(sputter)方式或是化学气相沉积方式，依序在半导体基底30表面沉积形成一钴金属层40、钛金属44及氮化钛阻障层46，各层厚度与形成方式是与上述实施相同，不再重复叙述。
于形成钴金属层40、钛金属44及氮化钛阻障层46的步骤后，再参阅图3(b)所示，以栅极结构34与栅极间隙壁38为屏蔽，对该半导体基底30进行一浓度较高的第二次离子布植，使其在半导体基底30内形成重掺杂源/漏极区域42。
而后再对半导体基底30进行热回火处理，使钴金属层40与该栅极结构34与源/漏极区域42的多晶硅相接触的部份转变成如图3(c)所示的钴金属硅化物48。完成钴金属硅化物48的制作后，利用湿蚀刻方式去除未反应成钴金属硅化物48的该钴金属层40及其上的钛金属层44与氮化钛阻障层46，以得到如图3(d)所示的钴金属硅化物48；最后，再进行一高温热回火处理，以降低钴金属硅化物48的电阻值。
本发明是在钴金属层40(第一金属层)或是在钴金属层40、钛金属44及氮化钛阻障层46沉积后，再利用离子布植技术于该半导体基底30内形成重掺杂源/漏极区域42，以利用离子投射穿过钴金属层40或钴金属硅化物48时，可将钴金属与硅材质的界面处产生的自生氧化层(Native oxide)打散，并可将钴金属原子撞击至硅晶中，达成离子混合(Ion Beam Mixing)的效果，使得金属硅化物的反应界面非常平整。另外，离子植入钴金属层或穿过钴金属层后再进行热回火处理，如此可有效控制浅接面的深度，避免因硅原子被钴金属大量消耗掉所造成的浅接面漏电现象。
因此，本发明可应用在小于次微米尺寸的半导体组件中，并同时可有效改善金属硅化物于源/漏极的浅接面的接触面情况，以有效控制浅接面深度，并避免因硅原子被钴金属大量消耗掉而造成浅接面漏电现象，进而改善金属硅化物与浅接面的电性特性。此外，本发明在半导体基底表面无自生氧化层或其它不纯物存在，故可同时避免金属硅化物发生团缩现象，以降低栅极上的导电电阻值与源/漏极区域的接触电阻值。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (20)

1、一种可改善接面电性特性的自行对准金属硅化物的制造方法，其特征是它包括下列步骤：
(a)提供一半导体基底，其上是形成有隔离区域、栅极结构、轻掺杂源/漏极区域与栅极间隙壁；
(b)于该半导体基底上形成一第一金属层，其材质为钴金属；
(c)以该栅极结构与该栅极间隙壁为屏蔽，对该半导体基底进行高浓度离子布植，以形成重掺杂源/漏极区域；
(d)形成一第二金属层于该第一金属层表面，且该第二金属层的材质为钛金属；
(e)形成一阻障层于该第二金属层表面，该阻障层为一氮化金属层，其以金属溅镀方式，对该第二金属层进行一氮离子布植，以使表面的该第二金属层转变成该氮化金属层；
(f)进行一热回火处理，使得与该栅极结构与栅极间隙壁接触的该第一金属层形成一金属硅化物，且同时重整半导体基底表面的原子结构；以及
(g)去除该阻障层、第二金属层及未反应成该金属硅化物的该第一金属层。
2、根据权利要求1所述的自行对准金属硅化物的制造方法，其特征是该步骤(a)在该半导体基底中形成该些组件的方法更包括下列步骤：在该半导体基底上先形成浅沟渠隔离区域后，再形成一栅极结构；以该栅极结构为屏蔽，对该半导体基底进行一低浓度的离子布植，以形成一轻掺杂源/漏极区域；以及
于该栅极结构侧壁形成有栅极间隙壁。
3、根据权利要求1所述的自行对准金属硅化物的制造方法，其特征是该步骤(b)中是以金属溅镀方式或化学气相沉积方式形成该第一金属层。
4、根据权利要求1所述的自行对准金属硅化物的制造方法，其特征是该第一金属层的厚度是介于15纳米至100纳米之间。
5、根据权利要求1所述的自行对准金属硅化物的制造方法，其特征是在该步骤(d)中是以金属溅镀方式形成该第二金属层。
6、根据权利要求1所述的自行对准金属硅化物的制造方法，其特征是该第二金属层的厚度是大于5纳米。
7、根据权利要求1所述的自行对准金属硅化物的制造方法，其特征是该阻障层的厚度是大于5纳米。
8、根据权利要求1所述的自行对准金属硅化物的制造方法，其特征是该步骤(f)的热回火处理是在750℃的温度下进行快速回火。
9、根据权利要求1所述的自行对准金属硅化物的制造方法，其特征是该步骤(g)是以湿蚀刻方式去除该阻障层、第二金属层及未反应成该金属硅化物的该第一金属层。
10、根据权利要求1所述的自行对准金属硅化物的制造方法，其特征是于步骤(g)完成之后，更可对该金属硅化物进行热回火处理。
11、一种可改善接面电性特性的自行对准金属硅化物的制造方法，其特征是包括下列步骤：
(a)提供一半导体基底，其上是形成有隔离区域、栅极结构、轻掺杂源/漏极区域与栅极间隙壁；
(b)于该半导体基底上形成一第一金属层，其材质为钴金属；
(c)形成一第二金属层于该第一金属层表面，且该第二金属层的材质为钛金属；
(d)形成一阻障层于该第二金属层表面，该阻障层为一氮化金属层，其以金属溅镀方式，对该第二金属层进行一氮离子布植，以使表面的该第二金属层转变成该氮化金属层；
(e)以该栅极结构与该栅极间隙壁为屏蔽，对该半导体基底进行高浓度离子布植，以形成重掺杂源/漏极区域；
(f)进行一热回火处理，使得与该栅极结构与栅极间隙壁接触的该第一金属层形成一金属硅化物，且同时重整半导体基底表面的原子结构；以及
(g)去除该阻障层、第二金属层及未反应成该金属硅化物的该第一金属层。
12、根据权利要求11所述的自行对准金属硅化物的制造方法，其特征是该步骤(a)在该半导体基底中形成该些组件的方法更包括下列步骤：
在该半导体基底上先形成浅沟渠隔离区域后，再形成一栅极结构；以该栅极结构为屏蔽，对该半导体基底进行一低浓度的离子布植，
以形成一轻掺杂源/漏极区域；以及
于该栅极结构侧壁形成有栅极间隙壁。
13、根据权利要求11所述的自行对准金属硅化物的制造方法，其特征是该步骤(b)中是以金属溅镀方法或化学气相沉积方式形成该第一金属层。
14、根据权利要求11所述的自行对准金属硅化物的制造方法，其特征是该第一金属层的厚度是介于15纳米至100纳米之间。
15、根据权利要求11所述的自行对准金属硅化物的制造方法，其特征是在该步骤(c)中是以金属溅镀方式形成该第二金属层。
16、根据权利要求11所述的自行对准金属硅化物的制造方法，其特征是该第二金属层的厚度是大于5纳米。
17、根据权利要求11所述的自行对准金属硅化物的制造方法，其特征是该阻障层的厚度是大于5纳米。
18、根据权利要求11所述的自行对准金属硅化物的制造方法，其特征是该步骤(f)的热回火处理是在750℃的温度下进行快速回火。
19、根据权利要求11所述的自行对准金属硅化物的制造方法，其特征是该步骤(g)是以湿蚀刻方式去除该阻障层、第二金属层及未反应成该金属硅化物的该第一金属层。
20、根据权利要求11所述的自行对准金属硅化物的制造方法，其特征是该步骤(g)完成之后，更可对该金属硅化物进行热回火处理。
CN 02145875 2002-10-16 2002-10-16 可改善接面电性特性的自行对准金属硅化物的制造方法 Expired - Fee Related CN1219316C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02145875 CN1219316C (zh) 2002-10-16 2002-10-16 可改善接面电性特性的自行对准金属硅化物的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02145875 CN1219316C (zh) 2002-10-16 2002-10-16 可改善接面电性特性的自行对准金属硅化物的制造方法

Publications (2)

Publication Number Publication Date
CN1490853A CN1490853A (zh) 2004-04-21
CN1219316C true CN1219316C (zh) 2005-09-14

Family

ID=34148584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02145875 Expired - Fee Related CN1219316C (zh) 2002-10-16 2002-10-16 可改善接面电性特性的自行对准金属硅化物的制造方法

Country Status (1)

Country Link
CN (1) CN1219316C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623353A (zh) * 2012-04-17 2012-08-01 上海华力微电子有限公司 N-ldmos的制造方法
CN104637802A (zh) * 2015-01-31 2015-05-20 上海华虹宏力半导体制造有限公司 调整接触电阻的工艺方法

Also Published As

Publication number Publication date
CN1490853A (zh) 2004-04-21

Similar Documents

Publication Publication Date Title
KR0135163B1 (ko) 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법
US5047367A (en) Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US6562718B1 (en) Process for forming fully silicided gates
US6653700B2 (en) Transistor structure and method of fabrication
EP0800204B1 (en) A process for device fabrication in which a thin layer of cobalt silicide is formed
US6015752A (en) Elevated salicide technology
US6451693B1 (en) Double silicide formation in polysicon gate without silicide in source/drain extensions
US6255703B1 (en) Device with lower LDD resistance
JPH0845875A (ja) 半導体デバイスおよびその形成方法
US6555453B1 (en) Fully nickel silicided metal gate with shallow junction formed
US5070038A (en) Method of forming low-resistive contact to N+/P+ preohmic regions in very large scale integrated devices
US6514859B1 (en) Method of salicide formation with a double gate silicide
JP4084790B2 (ja) シリサイド薄膜を有する半導体素子の製造方法
KR20040029119A (ko) 니켈 규화물을 사용하여 개선된 ｋ 값이 높은 유전체
US6602754B1 (en) Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer
US20060003534A1 (en) Salicide process using bi-metal layer and method of fabricating semiconductor device using the same
US6342422B1 (en) Method for forming MOSFET with an elevated source/drain
CN1270362C (zh) 形成自行对准金属硅化物的方法
US6368949B1 (en) Post-spacer etch surface treatment for improved silicide formation
US6204136B1 (en) Post-spacer etch surface treatment for improved silicide formation
KR100679224B1 (ko) 반도체 소자 및 그 제조방법
CN1219316C (zh) 可改善接面电性特性的自行对准金属硅化物的制造方法
US6632740B1 (en) Two-step process for nickel deposition
US7459734B2 (en) Method for manufacturing and structure for transistors with reduced gate to contact spacing
KR100313089B1 (ko) 반도체소자의제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee