KR100672153B1 - 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 - Google Patents
텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100672153B1 KR100672153B1 KR1020050044219A KR20050044219A KR100672153B1 KR 100672153 B1 KR100672153 B1 KR 100672153B1 KR 1020050044219 A KR1020050044219 A KR 1020050044219A KR 20050044219 A KR20050044219 A KR 20050044219A KR 100672153 B1 KR100672153 B1 KR 100672153B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- nitride film
- forming
- tungsten
- insulating film
- Prior art date
Links
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 56
- 239000010937 tungsten Substances 0.000 title claims abstract description 56
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 43
- 150000004767 nitrides Chemical class 0.000 claims abstract description 69
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000007667 floating Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법에 관한 것으로, 반도체 기판상에 게이트 산화막과 폴리실리콘막과 질화막을 하고 이들을 패터닝하여 폴리 게이트를 형성하는 단계와, 상기 폴리 게이트 측면에 스페이서를 형성하는 단계와, 상기 전표면상에 희생 질화막을 형성하고 전면에 층간절연막을 형성하는 단계와, 상기 질화막이 노출되도록 상기 층간절연막과 상기 폴리 게이트상에 형성된 희생 질화막을 평탄 제거하는 단계와, 상기 질화막을 제거함과 동시에 상기 희생 질화막 상부를 제거하는 단계와, 상기 질화막의 제거로 노출된 측면에 절연막 스페이서를 형성하고 상기 희생 산화막이 제거된 부분에 절연막을 채우는 단계와, 상기 질화막이 제거된 부분에 텅스텐 게이트를 형성하는 단계를 포함하여 이루어진다.
텅스텐 게이트 전극, 스페이서, 소오스 콘택
Description
도 1a 내지 도 1i는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조공정 단면도
도 2a 내지 도 2j는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
17 : 폴리 게이트 19 : 희생 질화막
22 : 절연막 측벽 23 : 텅스텐 게이트
25 : 소오스 콘택
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법에 관한 것이다.
반도체 메모리 소자들 중에서 플래쉬 메모리 소자는 전원이 차단된 상태에서도 메모리 셀에 저장된 정보가 소멸되지 않는 특성을 갖는다. 따라서, 컴퓨터에 사 용되는 메모리 카드 등에 널리 사용되고 있다.
플래쉬 메모리 소자의 단위 셀로서 플로팅 게이트용 도전막과 컨트롤 게이트용 도전막이 차례로 적층된 구조를 갖는 메모리 셀이 널리 알려져 있다. 상기 플로팅 게이트용 도전막과 컨트롤 게이트용 도전막으로서 폴리실리콘이 널리 사용되며, 특히 컨트롤 게이트용 도전막으로서 폴리실리콘막과 텅스텐 실리사이드(WSix)의 이중 구조가 주로 사용되고 있다.
그러나, 플래쉬 메모리 소자의 집적도가 증가함에 따라 폴리실리콘막/텅스텐 실리사이드막 구조에서는 저항 확보가 어려우며, 저항 확보를 위하여 두께를 증가시키는 경우 인트라 커패시턴스(intra-capacitance)가 증가되어 게이트간 간섭(interference)이 커지는 문제가 있다.
이에, 상기 텅스텐 실리사이드막(WSix) 대신에 배리어(barrier)막인 텅스텐 나이트라이드(WN)막과 텅스텐(W)막을 적층한 다음, RIE(Reactive Ion Etching) 방식으로 상기 텅스텐막과 텅스텐 나이트라이드막과 하부층을 식각하여 게이트를 형성하는 방법이 도입되었다.
이 같이 RIE(Reactive Ion Etching) 방법으로 게이트를 형성할 경우, 게이트 형성 완료 후 게이트 측벽에 스페이서(spacer) 형성시 텅스텐이 산화됨으로 인하여 스페이서 증착에 어려움이 있고, 열적 마진(thermal margin) 부족으로 게이트의 신뢰성이 열화되는 문제가 발생된다.
이에, RIE 방법을 대신할 다마신(damascene) 방법이 제안되었다.
다마신 방법은 반도체 기판상에 터널 산화막과 플로팅 게이트용 폴리실리콘막과 층간유전막을 형성하고, 사진 식각 공정으로 층간유전막과 플로팅 게이트용 폴리실리콘막과 터널 산화막을 패터닝한 후에, 전면을 덮는 층간절연막을 형성하고, 상기 층간절연막에 상기 층간유전막을 노출하는 트렌치를 형성한 다음, 상기 트렌치내에 컨트롤 게이트용 폴리실리콘막과 배리어막과 텅스텐막을 증착하고, 상기 층간절연막이 노출되도록 전면을 CMP하여 게이트를 형성하는 방법이다.
그러나, 상기 트렌치 식각시 오정렬(misalign)이 발생될 경우 플로팅 게이트와 컨트롤 게이트간 커플링 비(coupling ratio)가 감소되게 되므로 소자의 스피드가 저하되고 소자 동작에 필요한 전압이 높아지는 문제점이 있다.
또한, 메모리 소자의 집적도가 높아지고 게이트 폭(gate width)이 감소함에 따라서 상기 트렌치 폭도 감소되게 되는데, 좁은 트렌치내에 컨트롤 게이트용 폴리실리콘막과 배리어막을 형성한 후에 텅스텐막을 증착해야 하므로 텅스텐막의 갭필 특성이 매우 열악한 문제점이 있다.
본 발명은 전술한 종래 기술의 문제점들을 해결하기 위하여 안출한 것으로써, 게이트 저항 및 게이트간 간섭(Interference)을 줄일 수 있는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 플로팅 게이트와 컨트롤 게이트간 커플링비를 향상시키어 소자의 동작 속도를 향상시키고 소자 동작에 필요한 전압을 낮추는데 있다.
본 발명의 또 다른 목적은 텅스텐의 고온 노출을 방지하여 텅스텐 산화로 인한 소자 신뢰성 열화를 방지하는데 있다.
본 발명의 또 다른 목적은 텅스텐막 갭필 특성을 향상시키는데 있다.
본 발명에 따른 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법은 (a)반도체 기판상에 게이트 산화막과 폴리실리콘막과 질화막을 하고 이들을 패터닝하여 폴리 게이트를 형성하는 단계와, (b)상기 폴리 게이트 측면에 스페이서를 형성하는 단계와, (c)상기 전표면상에 희생 질화막을 형성하고 전면에 층간절연막을 형성하는 단계와, (d)상기 질화막이 노출되도록 상기 층간절연막과 상기 폴리 게이트상에 형성된 희생 질화막을 평탄 제거하는 단계와, (e)상기 질화막을 제거함과 동시에 상기 희생 질화막 상부를 제거하는 단계와, (f)상기 질화막의 제거로 노출된 측면에 절연막 스페이서를 형성하고 상기 희생 산화막이 제거된 부분에 절연막을 채우는 단계와, (g)상기 질화막이 제거된 부분에 텅스텐 게이트를 형성하는 단계를 포함한다.
바람직하게, 상기 폴리 게이트를 형성하는 단계는 상기 질화막상에 하드마스크를 형성하는 단계와, 상기 하드마스크를 패터닝하는 단계와, 상기 패터닝된 하드마스크를 마스크로 상기 질화막과 폴리실리콘막과 게이트 산화막을 식각하는 단계와, 상기 하드마스크막을 제거하는 단계로 이루어짐을 특징으로 한다.
바람직하게, 상기 하드마스크막은 알파 카본막인 것을 특징으로 한다.
바람직하게, 상기 하드마스크막을 500~2000Å의 두께로 형성하는 것을 특징으로 한다.
바람직하게, 상기 하드마스크막을 산소 플라즈마를 이용하여 제거하는 것을 특징으로 한다.
바람직하게, 상기 질화막을 500~2000Å의 두께로 형성하는 것을 특징으로 한다.
바람직하게, 상기 (d) 단계는 상기 희생 질화막이 노출되도록 화학적기계적연마 공정으로 상기 층간절연막을 평탄 제거하는 단계와, 상기 폴리 게이트상에 형성된 희생 질화막이 완전히 제거되도록 추가 화학적기계적 연마 공정을 실시하는 단계로 이루어짐을 특징으로 한다.
바람직하게, 상기 추가 화학적기계적 연마 공정시 상기 희생 질화막 하부의 상기 질화막을 200~500Å까지 제거하는 것을 특징으로 한다.
바람직하게, 상기 (e) 단계에서 인산용액을 사용하여 상기 질화막 및 희생 질화막을 제거하는 것을 특징으로 한다.
바람직하게, 상기 (f)단계는 전면에 절연막을 증착하여 상기 희생 산화막이 제거된 부분을 상기 절연막으로 채우는 단계와, 상기 절연막을 에치백하여 상기 질화막 제거로 노출된 측면에 절연막 스페이서를 형성하는 단계로 이루어짐을 특징으로 한다.
바람직하게, 상기 절연막을 50~300Å의 두께로 형성하는 것을 특징으로 한다.
바람직하게, 상기 절연막을 질화막 또는 산화막 중 어느 하나를 이용하여 형성하는 것을 특징으로 한다.
바람직하게, 상기 (f) 단계 이후 (g) 단계를 실시하기 전에 콘택 영역의 층간절연막과 희생 질화막을 제거하여 콘택홀을 형성하는 단계를 더 포함하며, 상기 (g) 단계에서 상기 텅스텐 게이트 형성시 상기 콘택홀내에 텅스텐을 매립하여 콘택을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1i는 본 발명의 일실시예에 따른 반도체 소자의 제조공정 단면도이다.
본 발명의 제 1 실시예에 따른 반도체 소자 제조를 위해서는 먼저, 도 1a에 도시하는 바와 같이 반도체 기판(10)상에 터널 산화막(11)과 플로팅 게이트용 제 1 폴리실리콘막(12)과 층간유전막(13)과 컨트롤 게이트용 제 2 폴리실리콘막(14)과 질화막(15)을 차례로 형성하고, 상기 질화막(15)상에 하드마스크막(16)을 형성한다.
상기 질화막(15)은 500~2000Å의 두께로 형성하고, 상기 하드마스크막(16)은 500~2000Å의 두께의 알파 카본막으로 형성하는 것이 바람직하다.
알파 카본막으로 구성되는 하드마스크막(16)은 상기 터널 산화막(11), 제 1 폴리실리콘막(12), 층간유전막(13), 제 2 폴리실리콘막(14) 및 질화막(15)에 대하여 4 내지 10 정도의 식각 선택비를 갖는 물질로, 이후 게이트 식각 공정시 상기 질화막(15)의 두께를 균일하게 유지시키는 역할을 한다.
이어, 상기 하드마스크막(16)상에 포토레지스트(PR)를 도포하고 노광 및 현상 공정으로 상기 포토레지스트(PR)를 패터닝한다.
그런 다음, 도 1b에 도시하는 바와 같이 상기 패터닝된 포토레지스트(PR)를 식각 마스크로 하는 식각 공정으로 상기 하드마스크막(16)을 패터닝한 후, 상기 포토레지스트(PR)를 제거한다.
그리고 나서, 도 1c에 도시하는 바와 같이 상기 패터닝된 하드마스크막(16)을 마스크로 상기 질화막(15)과 제 2 폴리실리콘막(14)과 층간유전막(13)과 제 1 폴리실리콘막(12)과 터널 산화막(11)을 식각하여 폴리 게이트(17)를 형성한다. 상기 하드마스크막(16)은 하부 피식각층에 대하여 4~10 정도의 식각 선택비를 가지므로 상기 폴리 게이트 식각 공정시 식각 마진을 충분히 확보할 수 있다.
상기 폴리 게이트 식각 공정시 상기 하드마스크막(16)도 함께 식각되게 되며, 일부는 식각되지 않고 질화막(15)상에 잔류하게 된다.
이어, 산소 플라즈마(O2 plasma)를 사용하여 잔류 하드마스크막(16)을 제거한다.
그런 다음, 전면에 소오스 및 드레인 불순물 이온을 주입하여 상기 폴리 게이트(17) 양측 반도체 기판(10)내에 소오스 및 드레인 접합(미도시)을 형성한다.
그리고, 도 1d에 도시하는 바와 같이 전면에 산화막(18)을 증착하고 에치백(etchback)하여 콘택 형성 영역의 폴리 게이트(17) 측면에 스페이서(18a)를 형성한다.
상기 에치백 공정시 폴리 게이트(17)간 간격이 좁은 부분에서는 산화막(18)이 식각되지 않고 그대로 남게 되는 반면, 게이트(17)간 간격이 넓은 콘택 영역에서는 산화막(18) 식각이 진행되어 스페이서(18a)가 형성되게 된다.
이어, 반도체 기판(10)의 전표면상에 희생 질화막(19)을 증착한 후, 도 1e에 도시하는 바와 같이 전면에 HDP(High Density Plasma) 산화막을 증착하여 층간절연막(20)을 형성한다.
그런 다음, 도 1f에 도시하는 바와 같이 LSS(Low Selective Slurry) 및 HSS(High Selective Slurry)를 이용하여 상기 희생 질화막(19)이 노출되도록 상기 층간절연막(20)을 CMP하고, 계속해서 상기 폴리 게이트(17) 위에 형성된 희생 질화막(19)이 제거될 수 있도록 오버(over) CMP를 실시한다.
상기 오버 CMP시 상기 폴리 게이트(17) 상의 희생 질화막(19)이 완전히 제거될 수 있도록 희생 질화막(19) 하부의 질화막(15)을 200~500Å 까지 제거한다.
이어서, 도 1g에 도시하는 바와 같이 인산(H3PO4) 용액에 딥 아웃(dip out)하여 상기 질화막(15)을 제거하여 상기 산화막(18)의 상부 측면을 노출시킨다. 이 때, 희생 질화막(19)의 상부도 일정 두께 제거되어 홈(21)이 형성되게 된다.
그런 다음, 도 1h에 도시하는 바와 같이 전면에 50~300Å의 두께로 질화막 또는 산화막을 증착하여 절연막을 형성하고 상기 절연막을 블랭킷 에치하여 상기 노출된 산화막(18) 측면에 절연막 측벽(22)을 형성하고, 절연막으로 상기 홈(21)을 채운다.
이어, 도 1i에 도시하는 바와 같이 전면에 배리어막과 텅스텐막을 차례로 증착하고, 상기 산화막(18) 및 층간절연막(20)이 노출되도록 전면을 CMP하여 텅스텐 게이트(23)를 형성한다.
상기 텅스텐막 증착시 CVD(Chemical Vapor Deposition), PNL(Pulsed Nucleation Layer), ALD(Atomic Layer Deposition) 방법 중 어느 하나를 사용하고, 상기 배리어막으로는 WN막, Ti/TiN막, Ta/TaN막 중 어느 하나를 사용하는 것이 좋다.
이로써, 제 2 폴리실리콘막(14)과 텅스텐 게이트(23)로 구성되는 컨트롤 게이트가 완성된다.
이후, 도면에는 도시하지 않았지만 전면에 상부 층간절연막을 형성하고 사진 식각 공정으로 상기 콘택 영역의 반도체 기판(10)이 노출되도록 상기 상부 층간절연막과 층간절연막(20)과 희생 질화막(19)을 선택적으로 제거하여 콘택홀을 형성하고, 상기 콘택홀내에 도전막을 매립하여 소오스 콘택을 형성한다.
이상으로 본 발명의 제 1 실시예에 따른 반도체 소자 제조를 완료한다.
도 2a 내지 도 2j는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조공정 단면도이다.
상기 제 2 실시예와 상기 제 1 실시예의 차이점은 상기 제 1 실시예에서는 텅스텐 게이트를 형성한 이후에 소오스 콘택을 형성하는 반면, 제 2 실시예에서는 텅스텐 게이트와 소오스 콘택을 동시에 형성한다는 점이다.
절연막 측벽(22)을 형성하기까지의 공정(도 2a 내지 도 2h 참조)은 상기 제 1 실시예의 도 1a 내지 도 1h에 도시된 공정과 동일하므로, 별도의 설명은 생략한다.
도 2a 내지 도 2h에 도시된 공정들을 완료한 후에는 도 2i에 도시하는 바와 같이 사진 식각 공정으로 콘택 영역의 층간절연막(20)과 희생 질화막(19)을 선택적으로 식각하여 소오스 콘택홀(24)을 형성한다.
그런 다음, 도 2j에 도시하는 바와 같이 전면에 배리어막과 텅스텐막을 증착하고 상기 산화막(18) 및 층간절연막(20)이 노출되도록 전면을 CMP하여 상기 제 2 폴리실리콘막(14)상에 텅스텐 게이트(23)를 형성하고, 상기 소오스 콘택홀(24)내에 소오스 콘택(25)을 형성한다.
상기 텅스텐막 증착시 CVD(Chemical Vapor Deposition), PNL(Pulsed Nucleation Layer), ALD(Atomic Layer Deposition) 방법 중 어느 하나를 사용하고, 상기 배리어막으로는 WN막, Ti/TiN막, Ta/TaN막 중 어느 하나를 사용하는 것이 좋다.
그런 다음, 후속 공정 진행을 위하여 상부 층간절연막(26)을 형성한다.
이상으로, 본 발명의 제 2 실시예에 따른 반도체 소자 제조를 완료한다.
이 같이, 제 2 실시예에서는 제 1 실시예와 달리 텅스텐 게이트와 소오스 콘택을 동시에 형성할 수 있으므로 공정 스텝수를 줄일 수 있는 효과가 있다.
또한, 텅스텐막 CMP시 게이트 패턴간 간격이 넓은 콘택 영역에 소오스 콘택이 위치되어, 기판 전체적으로 텅스텐막이 균일한 분포를 이루게 된다. 따라서, 텅스텐막 CMP 공정시 글로벌 평탄화를 이룰 수 있다.
이상의 실시예에서는 플래쉬 메모리 소자 제조방법에 대해서만 언급하였으나, 본 발명은 플래쉬 메모리 소자 제조에 한정되는 것이 아니라 텅스텐 게이트를 갖는 모든 반도체 소자 제조에 적용 가능함을 밝혀 둔다.
본 발명은 다음과 같은 효과가 있다.
첫째, 알파 카본막을 하드마스크로 사용하여 질화막을 균일한 두께로 유지시킬 수 있으므로 질화막이 제거되는 부분에 형성되는 텅스텐 게이트의 두께 균일도를 향상시킬 수 있다.
둘째, 텅스텐 게이트를 균일한 두께로 형성할 수 있으므로 게이트 저항의 균일도를 향상시킬 수 있다.
셋째, 플로팅 게이트와 컨트롤 게이트간 오버랩 면적을 증가시킬 수 있으므로 커플링비를 향상시킬 수 있다. 따라서, 소자의 스피드를 향상시킬 수 있다.
넷째, 텅스텐 게이트를 형성하기 전에 스페이서를 형성하여 텅스텐 게이트의 고온 노출을 막을 수 있으므로 텅스텐 산화로 인한 소자 신뢰성 열화를 방지할 수 있다.
다섯째, 기존의 텅스텐 실리사이드에 비하여 낮은 저항을 갖는 텅스텐을 사용하므로 게이트 저항을 줄일 수 있다.
여섯째, 게이트 저항을 낮추기 위하여 게이트의 높이를 높이지 않아도 되므로 게이트간 간섭(Interference)을 줄일 수 있다.
일곱째, 텅스텐 게이트와 소오스 콘택을 동시에 형성할 수 있으므로 공정 스텝수를 감소시킬 수 있다.
여덟째, 텅스텐막 CMP시 게이트 패턴간 간격이 넓은 콘택 영역에 소오스 콘택이 위치되어, 기판 전체적으로 텅스텐막이 균일한 분포를 이루게 된다. 따라서, 텅스텐막 CMP 공정시 글로벌 평탄화를 이룰 수 있다.
Claims (13)
- (a) 반도체 기판상에 게이트 산화막과 폴리실리콘막과 질화막을 형성하고 이들을 패터닝하여 폴리 게이트를 형성하는 단계;(b) 상기 폴리 게이트 측면에 스페이서를 형성하는 단계;(c) 상기 스페이서를 포함한 전체 표면상에 희생 질화막을 형성하고 전면에 층간절연막을 형성하는 단계;(d) 상기 질화막이 노출되도록 상기 층간절연막과 상기 폴리 게이트상에 형성된 희생 질화막을 평탄 제거하는 단계;(e) 상기 질화막을 제거함과 동시에 상기 희생 질화막 상부를 제거하는 단계;(f) 상기 질화막의 제거로 노출된 측면에 절연막 스페이서를 형성하고 상기 희생 질화막이 제거된 부분에 절연막을 채우는 단계; 및(g) 상기 질화막이 제거된 부분에 텅스텐 게이트를 형성하는 단계를 포함하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 폴리 게이트를 형성하는 단계는상기 질화막상에 하드마스크를 형성하는 단계;상기 하드마스크를 패터닝하는 단계;상기 패터닝된 하드마스크를 마스크로 상기 질화막과 폴리실리콘막과 게이트 산화막을 식각하는 단계; 및상기 하드마스크막을 제거하는 단계로 이루어짐을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 2항에 있어서,상기 하드마스크막은 알파 카본막인 것을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 2항에 있어서,상기 하드마스크막을 500~2000Å의 두께로 형성하는 것을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 2항에 있어서,상기 하드마스크막을 산소 플라즈마를 이용하여 제거하는 것을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 질화막을 500~2000Å의 두께로 형성하는 것을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 (d) 단계는 상기 희생 질화막이 노출되도록 화학적기계적연마 공정으로 상기 층간절연막을 평탄 제거하는 단계; 및상기 폴리 게이트상에 형성된 희생 질화막이 완전히 제거되도록 추가 화학적기계적 연마 공정을 실시하는 단계로 이루어짐을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 7항에 있어서,상기 추가 화학적기계적 연마 공정시 상기 희생 질화막 하부의 상기 질화막을 200~500Å 까지 제거하는 것을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 (e) 단계에서 인산용액을 사용하여 상기 질화막 및 희생 질화막을 제거하는 것을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 (f)단계는 전면에 절연막을 증착하여 상기 희생 질화막이 제거된 부분을 상기 절연막으로 채우는 단계; 및상기 절연막을 에치백하여 상기 질화막 제거로 노출된 측면에 절연막 스페이서를 형성하는 단계로 이루어짐을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 10항에 있어서,상기 절연막을 50~300Å의 두께로 형성하는 것을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 10항에 있어서,상기 절연막을 질화막 또는 산화막 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 (f) 단계 이후 (g) 단계를 실시하기 전에 콘택 영역의 층간절연막과 희생 질화막을 제거하여 콘택홀을 형성하는 단계를 더 포함하며, 상기 (g) 단계에서 상기 텅스텐 게이트 형성시 상기 콘택홀내에 텅스텐을 매립하여 콘택을 형성하는 것을 특징으로 하는 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050044219A KR100672153B1 (ko) | 2005-05-25 | 2005-05-25 | 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 |
| US11/164,804 US7390714B2 (en) | 2005-05-25 | 2005-12-06 | Method of manufacturing semiconductor device having tungsten gates electrode |
| JP2005363477A JP5160738B2 (ja) | 2005-05-25 | 2005-12-16 | 半導体素子の製造方法 |
| CNB2005101362250A CN100492605C (zh) | 2005-05-25 | 2005-12-23 | 制造具有钨栅电极的半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050044219A KR100672153B1 (ko) | 2005-05-25 | 2005-05-25 | 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060122172A KR20060122172A (ko) | 2006-11-30 |
| KR100672153B1 true KR100672153B1 (ko) | 2007-01-19 |
Family
ID=37443841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050044219A KR100672153B1 (ko) | 2005-05-25 | 2005-05-25 | 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7390714B2 (ko) |
| JP (1) | JP5160738B2 (ko) |
| KR (1) | KR100672153B1 (ko) |
| CN (1) | CN100492605C (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100972713B1 (ko) * | 2008-04-08 | 2010-07-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672164B1 (ko) * | 2005-12-20 | 2007-01-19 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR100672721B1 (ko) * | 2005-12-29 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 플래쉬 메모리의 제조방법 |
| KR100822592B1 (ko) | 2007-03-23 | 2008-04-16 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
| US8105948B2 (en) * | 2008-02-14 | 2012-01-31 | Magic Technologies, Inc. | Use of CMP to contact a MTJ structure without forming a via |
| US8211762B1 (en) * | 2009-07-30 | 2012-07-03 | Micron Technology, Inc. | Non-volatile memory |
| CN102530831B (zh) * | 2010-12-27 | 2014-05-21 | 上海丽恒光微电子科技有限公司 | Mems器件的制作方法 |
| US9768070B1 (en) * | 2016-05-20 | 2017-09-19 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3602722B2 (ja) * | 1997-06-30 | 2004-12-15 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH1126757A (ja) * | 1997-06-30 | 1999-01-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH1140780A (ja) * | 1997-07-17 | 1999-02-12 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP3530104B2 (ja) * | 2000-04-19 | 2004-05-24 | 沖電気工業株式会社 | 半導体集積回路装置の製造方法 |
| FR2810157B1 (fr) * | 2000-06-09 | 2002-08-16 | Commissariat Energie Atomique | Procede de realisation d'un composant electronique a source, drain et grille auto-allignes, en architecture damascene |
| US6888198B1 (en) * | 2001-06-04 | 2005-05-03 | Advanced Micro Devices, Inc. | Straddled gate FDSOI device |
| KR100393229B1 (ko) | 2001-08-11 | 2003-07-31 | 삼성전자주식회사 | 자기 정렬된 게이트 구조를 포함하는 불휘발성 메모리장치 제조 방법 및 이에 의한 불휘발성 메모리 장치 |
| JP2005045053A (ja) * | 2003-07-23 | 2005-02-17 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR100672762B1 (ko) * | 2003-10-29 | 2007-01-22 | 주식회사 하이닉스반도체 | 리버스 게이트 공정을 이용한 반도체소자의 제조 방법 |
| US7052972B2 (en) * | 2003-12-19 | 2006-05-30 | Micron Technology, Inc. | Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus |
-
2005
- 2005-05-25 KR KR1020050044219A patent/KR100672153B1/ko not_active IP Right Cessation
- 2005-12-06 US US11/164,804 patent/US7390714B2/en active Active
- 2005-12-16 JP JP2005363477A patent/JP5160738B2/ja not_active Expired - Fee Related
- 2005-12-23 CN CNB2005101362250A patent/CN100492605C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100972713B1 (ko) * | 2008-04-08 | 2010-07-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060270152A1 (en) | 2006-11-30 |
| KR20060122172A (ko) | 2006-11-30 |
| US7390714B2 (en) | 2008-06-24 |
| JP5160738B2 (ja) | 2013-03-13 |
| CN1870231A (zh) | 2006-11-29 |
| JP2006332584A (ja) | 2006-12-07 |
| CN100492605C (zh) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7629213B2 (en) | Method of manufacturing flash memory device with void between gate patterns | |
| KR100672153B1 (ko) | 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| KR100554516B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4477349B2 (ja) | Ｎａｎｄフラッシュメモリ素子の製造方法 | |
| KR20020002298A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI582841B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| JP2005175420A (ja) | Ｎａｎｄフラッシュ素子の製造方法 | |
| KR20130036553A (ko) | 반도체 소자의 제조 방법 | |
| JP2005064506A (ja) | 自己整列型１ビットｓｏｎｏｓセル及びその形成方法 | |
| KR100941865B1 (ko) | 반도체 소자의 제조방법 | |
| KR100580118B1 (ko) | 반도체 소자의 게이트 전극 패턴 형성방법 | |
| KR20100008942A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100830591B1 (ko) | 개구부들을 포함하는 반도체 소자의 형성 방법 | |
| JPH11330431A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20070051971A1 (en) | Method for protecting the gate of a transistor and corresponding integrated circuit | |
| KR100314809B1 (ko) | 반도체 소자의 대머신 게이트 형성방법 | |
| JP2009218520A (ja) | 半導体装置とその製造方法 | |
| KR20100074675A (ko) | 반도체 소자의 게이트 패턴 형성방법 | |
| KR100624947B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100452274B1 (ko) | 불 휘발성 메모리 셀의 게이트 전극 형성 방법 | |
| KR100612566B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20010025924A (ko) | 산화막에 의한 갭 매립 방법 | |
| KR100547247B1 (ko) | 반도체 메모리 소자 제조방법 | |
| KR100875048B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20070099980A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |