CN107833857B - 自对准接触孔的工艺方法 - Google Patents

自对准接触孔的工艺方法 Download PDF

Info

Publication number
CN107833857B
CN107833857B CN201710906184.1A CN201710906184A CN107833857B CN 107833857 B CN107833857 B CN 107833857B CN 201710906184 A CN201710906184 A CN 201710906184A CN 107833857 B CN107833857 B CN 107833857B
Authority
CN
China
Prior art keywords
grid
contact hole
silicon
silicon oxynitride
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710906184.1A
Other languages
English (en)
Other versions
CN107833857A (zh
Inventor
郭振强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710906184.1A priority Critical patent/CN107833857B/zh
Publication of CN107833857A publication Critical patent/CN107833857A/zh
Application granted granted Critical
Publication of CN107833857B publication Critical patent/CN107833857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种自对准接触孔的工艺方法，包含：步骤一，在硅衬底上形成一层多晶硅，然后再形成一层氮氧化硅；步骤二，利用栅极层次的光罩形成光刻胶图形；然后对氮氧化硅及多晶硅进行刻蚀，形成晶体管的栅极；再对栅极上的氮氧化硅进行回刻蚀；对栅极进行快速热退火或炉管，从而形成栅极二氧化硅保护层；步骤三，沉积氮化硅和二氧化硅；并对硅片进行普遍刻蚀，从而形成栅极侧墙；再刻蚀掉栅极侧墙上和栅极顶部的氮氧化硅；进行源漏区注入及形成钴硅合金；步骤四，形成刻蚀阻挡层和接触孔介质层，进行化学机械研磨，进行接触孔刻蚀。本发明有更高的栅极侧墙高度及更厚的栅极侧墙，更好的保护了栅极，改善了接触孔与栅极之间的击穿电压。

Description

自对准接触孔的工艺方法
技术领域
本发明涉及半导体领域，特别是指一种自对准接触孔的工艺方法。
背景技术
传统的接触孔工艺包含：步骤一、在硅衬底上利用化学气相沉积一层多晶硅，然后利用栅极层次的光罩形成光刻胶图形；然后对多晶硅进行刻蚀，形成晶体管的栅极；步骤二、对栅极进行快速热退火或炉管，从而形成栅极二氧化硅保护层；步骤三、然后利用低压化学沉积的方法沉积氮化硅和二氧化硅；并对硅片进行普遍刻蚀，从而形成栅极侧墙；再用湿法刻蚀掉栅极侧墙上和栅极顶部的二氧化硅；步骤四、然后对晶体管进行源漏极植入及钴合金；步骤五、利用化学气相沉积刻蚀阻挡层和接触孔介质层，然后进行化学机械研磨，并利用干法刻蚀形成接触孔。
在传统的栅极侧墙中，如图1所示，由于栅极侧墙1刻蚀的时候有过刻蚀及湿法过程，造成栅极侧墙的高度h2低于栅极的高度h1；栅极顶部形成钴硅合金2的时候，栅极顶部的体积会增加，从而栅极顶部的钴硅合金2会向栅极侧向及向上延伸，在形成通孔的过程中，由于接触孔3偏移造成接触孔靠近栅极；由于栅极侧墙不能对栅极顶部提供足够的保护及栅极顶部钴硅合金向侧向的延伸，造成接触孔与栅极之间间距过小，击穿电压变弱。
发明内容
本发明所要解决的技术问题在于提供一种自对准接触孔的工艺方法，能更好的保护栅极，改善接触孔与栅极之间的击穿电压。
为解决上述问题，本发明所述的自对准接触孔的工艺方法，包含：
步骤一，在硅衬底上形成一层多晶硅，然后再形成一层氮氧化硅；
步骤二，利用栅极层次的光罩形成光刻胶图形；然后对氮氧化硅及多晶硅进行刻蚀，形成晶体管的栅极；再对栅极上的氮氧化硅进行回刻蚀；对栅极进行快速热退火或炉管，从而形成栅极二氧化硅保护层；
步骤三，沉积氮化硅和二氧化硅；并对硅片进行普遍刻蚀，从而形成栅极侧墙；再刻蚀掉栅极侧墙上和栅极顶部的氮氧化硅；进行源漏区注入及形成钴硅合金；
步骤四，形成刻蚀阻挡层和接触孔介质层，进行化学机械研磨，进行接触孔刻蚀。
进一步地，所述步骤一中，多晶硅及氮氧化硅均采用化学气相沉积法。
进一步地，所述步骤一中，其中氮氧化硅层的最优的厚度是形成栅极曝光时的底部抗反射涂层的厚度；最优的厚度为大于后续栅极侧墙氮化硅的厚度。
进一步地，所述步骤二中，用湿法工艺对栅极上的氮氧化硅进行回刻蚀；回刻蚀剩余的氮氧化硅宽度要小于等于刻蚀阻挡层的两倍，以保证刻蚀阻挡层沉积后填充满被刻蚀掉的氮氧化硅的宽度。
进一步地，所述步骤三中，利用低压化学沉积的方法形成氮化硅和二氧化硅，采用湿法刻蚀掉栅极侧墙及栅极顶部的氮氧化硅。
进一步地，所述步骤四中，利用化学气相沉积工艺形成刻蚀阻挡层及接触孔介质层；接触孔采用干法刻蚀。
进一步地，所述步骤四中，刻蚀阻挡层的厚度大于等于栅极顶部氮氧化硅的宽度的一半。
本发明所述的自对准接触孔的工艺方法，与传统的栅极侧墙形成方法相比，本发明形成的栅极侧墙有更高的栅极侧墙高度，及与栅极同高度时更厚的栅极侧墙，从而在接触孔刻蚀的时候更好的保护栅极，改善了接触孔与栅极之间的击穿电压。
本发明相对于传统栅极侧墙形成方法，只增加了沉积栅极顶部的氮氧化硅层，栅极顶部的氮氧化硅可以作为栅极刻蚀时的硬掩膜层，这层硬掩膜层对栅极刻蚀的时候提供保护，形成更好的栅极形貌，另外，这样可以降低栅极的光刻胶的厚度，对硅片内的栅极的尺寸有更好的均匀性。
附图说明
图1是传统工艺形成的栅极与接触孔形貌示意图。
图2～5是本发明工艺方法步骤图；
图6是本发明工艺方法流程图。
附图标记说明
h1栅极高度，h2侧墙高度，1栅极侧墙，2钴硅合金，3接触孔，4刻蚀阻挡层，5多晶硅，6氮氧化硅，7是栅极氧化层。
具体实施方式
本发明所述的自对准接触孔的工艺方法，结合附图说明如下：
步骤一，采用化学气相沉积法在硅衬底上形成一层多晶硅，然后同样工艺方法再形成一层氮氧化硅。其中氮氧化硅层的最优的厚度是后续形成栅极曝光时的底部抗反射涂层的厚度；最优的厚度为大于后续栅极侧墙氮化硅的厚度。
步骤二，利用栅极层次的光罩形成光刻胶图形；然后对氮氧化硅及多晶硅进行刻蚀，形成晶体管的栅极；再对栅极上的氮氧化硅用湿法工艺进行回刻蚀，回刻蚀剩余的氮氧化硅宽度要小于等于刻蚀阻挡层的两倍，以保证刻蚀阻挡层沉积后填充满被刻蚀掉的氮氧化硅的宽度；对栅极进行快速热退火或炉管，从而形成栅极二氧化硅保护层。
步骤三，利用低压化学沉积的方法沉积氮化硅和二氧化硅；并对硅片进行普遍刻蚀，从而形成栅极侧墙；再采用湿法刻蚀掉栅极侧墙上和栅极顶部的氮氧化硅；进行源漏区注入及形成钴硅合金；
步骤四，利用化学气相沉积工艺形成刻蚀阻挡层和接触孔介质层，刻蚀阻挡层的厚度大于等于栅极顶部氮氧化硅的宽度的一半；再进行化学机械研磨，采用干法刻蚀进行接触孔刻蚀。最终形成的结构如图5所示。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种自对准接触孔的工艺方法，其特征在于：包含：
步骤一，在硅衬底上形成一层多晶硅，然后再形成一层氮氧化硅；
步骤二，利用栅极层次的光罩形成光刻胶图形；然后对氮氧化硅及多晶硅进行刻蚀，形成晶体管的栅极；再对栅极上的氮氧化硅进行回刻蚀；对栅极进行快速热退火或炉管，从而形成栅极二氧化硅保护层；
步骤三，沉积氮化硅和二氧化硅；并对硅片进行普遍刻蚀，从而形成栅极侧墙；再刻蚀掉栅极侧墙上和栅极顶部的氮氧化硅；进行源漏区注入及形成钴硅合金；
步骤四，形成刻蚀阻挡层和接触孔介质层，进行化学机械研磨，进行接触孔刻蚀。
2.如权利要求1所述的自对准接触孔的工艺方法，其特征在于：所述步骤一中，多晶硅及氮氧化硅均采用化学气相沉积法。
3.如权利要求1所述的自对准接触孔的工艺方法，其特征在于：所述步骤一中，其中氮氧化硅层的最优的厚度是形成栅极曝光时的底部抗反射涂层的厚度；最优的厚度为大于后续栅极侧墙氮化硅的厚度。
4.如权利要求1所述的自对准接触孔的工艺方法，其特征在于：所述步骤二中，用湿法工艺对栅极上的氮氧化硅进行回刻蚀；回刻蚀剩余的氮氧化硅宽度要小于等于刻蚀阻挡层的两倍，以保证刻蚀阻挡层沉积后填充满被刻蚀掉的氮氧化硅的宽度。
5.如权利要求1所述的自对准接触孔的工艺方法，其特征在于：所述步骤三中，利用低压化学沉积的方法形成氮化硅和二氧化硅，采用湿法刻蚀掉栅极侧墙及栅极顶部的氮氧化硅。
6.如权利要求1所述的自对准接触孔的工艺方法，其特征在于：所述步骤四中，利用化学气相沉积工艺形成刻蚀阻挡层及接触孔介质层；接触孔采用干法刻蚀。
7.如权利要求1所述的自对准接触孔的工艺方法，其特征在于：所述步骤四中，刻蚀阻挡层的厚度大于等于栅极顶部氮氧化硅的宽度的一半。
CN201710906184.1A 2017-09-29 2017-09-29 自对准接触孔的工艺方法 Active CN107833857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710906184.1A CN107833857B (zh) 2017-09-29 2017-09-29 自对准接触孔的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710906184.1A CN107833857B (zh) 2017-09-29 2017-09-29 自对准接触孔的工艺方法

Publications (2)

Publication Number Publication Date
CN107833857A CN107833857A (zh) 2018-03-23
CN107833857B true CN107833857B (zh) 2019-10-11

Family

ID=61647551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710906184.1A Active CN107833857B (zh) 2017-09-29 2017-09-29 自对准接触孔的工艺方法

Country Status (1)

Country Link
CN (1) CN107833857B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978555A (zh) * 2017-11-21 2018-05-01 上海华虹宏力半导体制造有限公司 栅极侧墙的工艺方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542919A (zh) * 2003-04-29 2004-11-03 茂德科技股份有限公司 具有局部蚀刻栅极的半导体结构及其制作方法
CN103579317A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 栅极结构及制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065795A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 디램 장치 및 그 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542919A (zh) * 2003-04-29 2004-11-03 茂德科技股份有限公司 具有局部蚀刻栅极的半导体结构及其制作方法
CN103579317A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 栅极结构及制造方法

Also Published As

Publication number Publication date
CN107833857A (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
US9991116B1 (en) Method for forming high aspect ratio patterning structure
CN105336609B (zh) 一种FinFET器件及其制造方法、电子装置
CN106033742B (zh) 半导体结构的形成方法
CN106206598B (zh) 分栅式闪存器件制造方法
CN104752185B (zh) 金属栅极的形成方法
CN101090065A (zh) 尤其在闪存中用于刻蚀多晶硅上钨硅化物的方法
CN107978555A (zh) 栅极侧墙的工艺方法
CN103855161A (zh) 一种sonos闪存存储器及其制造方法
CN109545790A (zh) 三维存储器的沟道孔的形成方法
CN106158725B (zh) 半导体结构的形成方法
CN107833857B (zh) 自对准接触孔的工艺方法
CN107230678A (zh) 闪存的制造方法
CN103681274B (zh) 半导体器件制造方法
CN107785314A (zh) 半导体器件的形成方法
CN102270573A (zh) 栅极制造方法
CN107578999A (zh) 栅极区域图形化的高电子迁移率晶体管器件及制作方法
CN101442007B (zh) 一种去除金属绝缘层金属结构的侧壁聚合物的方法
CN103811406B (zh) 改善sonos器件自对准接触孔漏电的方法
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN105513954B (zh) 半导体器件的形成方法
CN107045981B (zh) 半导体结构的形成方法
CN108807393A (zh) 存储器及其形成方法
CN101567338A (zh) 功率mos晶体管的制造方法
CN103632950B (zh) 沟槽型双层栅mos中的多晶硅之间的氮化膜形成方法
CN100369204C (zh) 利用双镶嵌工艺来制造t型多晶硅栅极的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant