JP2005094001A - 高いダイナミックパーフォーマンスを有するバイポーラトランジスタ - Google Patents

高いダイナミックパーフォーマンスを有するバイポーラトランジスタ Download PDF

Info

Publication number
JP2005094001A
JP2005094001A JP2004263806A JP2004263806A JP2005094001A JP 2005094001 A JP2005094001 A JP 2005094001A JP 2004263806 A JP2004263806 A JP 2004263806A JP 2004263806 A JP2004263806 A JP 2004263806A JP 2005094001 A JP2005094001 A JP 2005094001A
Authority
JP
Japan
Prior art keywords
emitter
region
layer
bipolar transistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004263806A
Other languages
English (en)
Inventor
Alain Chantre
シャントル アラン
Bertrand Martinet
マルティネ ベルトラン
Michel Marty
マルティ ミシェル
Pascal Chevalier
シュヴァリエ パスカル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of JP2005094001A publication Critical patent/JP2005094001A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】 集積回路に使用することができ、高いダイナミックパーフォーマンスを有する新規なバイポーラトランジスタを提供する。
【解決手段】 このバイポーラトランジスタは、厚さが５０ｎｍより小さな単結晶シリコンのエミッタ領域を有する。バイポーラトランジスタのベースはＳｉＧｅ合金で形成される。
【選択図】 図４Ｄ

Description

本発明はマイクロエレクトロニクスの分野に関し、特に、バイポーラトランジスタとその実現に関する。
Ｂｉ−ＣＭＯＳ型の集積回路におけるＭＯＳトランジスタと共存できる集積回路素子として用いられるバイポーラトランジスタを特に検討する。
より高いパーフォーマンスの集積回路が開発されている。このために、全ての素子が最適化されなければならない。５０ＧＨｚ以上の非常に高い周波数での使用を可能とするダイナミックパーフォーマンスのために、バイポーラトランジスタが使用される。
図１に従来のＮＰＮ型トランジスタを示す。Ｎ型のドープされた単結晶シリコンコレクタ領域１と、Ｐ型のドープされた単結晶シリコン領域２と、Ｎ型のドープされた単結晶シリコンエミッタ領域３を有する。コレクタはシリコン基板の中に形成され、ベース領域はコレクタ領域の上に形成される。エミッタ領域は、ベース領域の中に例えばドーパント原子の拡散により形成される。メタル４がエミッタ領域３の上に付着されて、この領域との電気接触を行う。
このバイポーラトランジスタの動作は次のとおりである。制御電流Ｉｂがベース領域とエミッタ領域の間に注入され、電子回路で利用可能なコレクタ電流Ｉｃがコレクタ領域のバイアス条件に従って得られる。コレクタ電流Ｉｃは所望の電流であり、ベース電流Ｉｂは寄生電流である。バイポーラトランジスタの電流利得であるＩｃ／Ｉｂは性能係数で、当業者はこの数値を６０以上に増加させるように試みる。非常に多くの技術パラメータがバイポーラトランジスタの利得に影響する。メタル４がベース−エミッタ接合に近いと、大きなベース電流がこの接合の近くの少数キャリアの再結合により発生する。従って、ベース電流Ｉｂを減少させたければメタル４とベース領域２の間の距離を増加させる必要がある。換言すると、このエミッタ領域に存在する少数キャリアの拡散長の数倍を超える厚さのエミッタが必要である。従って、従来のバイポーラトランジスタは８００ｎｍより厚いエミッタを有する。メタルの存在は利得に影響する唯一のパラメータではない。バイポーラトランジスタの電流利得を修飾するパラメータは多数あり、時には十分に理解されず、しばしば不十分に制御される。しかし、エミッタの厚さの増加は常により良い接合効率（Ｉｃの増加）とより小さなベース電流Ｉｂをもたらす。
バイポーラトランジスタはしばしばそのダイナミックパーフォーマンスのために使用される。純粋に幾何学的理由で、図１の構造はベース領域とエミッタ領域の間のキャパシタンスのために低いパーフォーマンスである。このキャパシタンスは、ベース−エミッタ接合の表面積に比例する。エミッタがベースの中に深くのびているので、ベース領域とエミッタ領域の間の全キャパシタンスに対するエミッタ周辺の貢献は大きく、一方、この領域はベース／コレクタ接合から離れておりバイポーラトランジスタの電流に部分的にしか作用しない。バイポーラトランジスタのダイナミックパーフォーマンスを増加させるために、図２に従って、ポリシリコンエミッタを有するバイポーラトランジスタが知られている。
図２のトランジスタはＮタイプのドープした単結晶シリコンコレクタ領域１０と、その上に形成される単結晶シリコンベース領域２０と、その上及び中に形成されるエミッタ構造３０−３５−４０とを有する。エミッタ３５はＮ型のドープしたポリシリコンで作られ、Ｎ型の拡散領域３０によりベース領域２０に延長している。メタル４０はエミッタ３５の上にある。エミッタの単結晶シリコン部分３０の厚さは約１００ｎｍであり、エミッタのポリシリコン部分の３５の厚さは約６００ｎｍである。エミッタの部分３０は、バイポーラトランジスタのエミッタ領域とベース領域の間のストレイキャパシタンスに対し大きな貢献をする。部分３０の厚さが小さいので、エミッタ全体の厚さは図１と図２で同じでも、ストレイキャパシタンスは図１の場合に比べて大きく減少する。
本発明の目的はダイナミックパーフォーマンスを改善したバイポーラトランジスタを提供することにある。
本発明の別の目的はＢｉ−ＣＭＯＳプロセスに容易に集積化可能なバイポーラトランジスタを提供することにある。
本発明の特徴は、第１の導電型の第１の単結晶シリコンコレクタ領域と、その上にもうけられ第２の導電型の第２のシリコン及びゲルマニウムベースの単結晶領域とを有し、ベース領域はコレクタ領域の反対側に位置する第１の導電型でメタルにより被覆される第３のエミッタ領域をふくみ、該エミッタ領域の厚さは５０ｎｍより小さく、好ましくは５−３０ｎｍである、バイポーラトランジスタにある。
本発明の実施例によると、前記第２の領域は、前記コレクタから、第１のＳｉＧｅ層を有し、そのゲルマニウム濃度は約３０％の値から減少し、前記ＳｉＧｅ層はボロンを１０１９−１０２０at/cm３の濃度範囲でドープされ、前記第２の領域は、さらに、厚さ約１５ｎｍの第２のシリコン層を有する。
本発明の実施例によると、前記メタルは、チタン又は窒化チタンをふくむ層の上に付着されるタングステンである。
本発明の実施例によると、前記メタルは、タンタル又は窒化タンタルをふくむ層の上に付着される銅である。
本発明は、又、薄いエミッタのバイポーラトランジスタを形成する方法において、
（ａ）第１導電型の単結晶シリコン基板の上にエピタキシイにより第２導電型でゲルマニウムを有し厚さが１００ｎｍより小さなベース領域を形成し、
（ｂ）該ベース領域の周囲に、第２の導電型で重くドープされ第２の導電型の重くドープされたポリシリコンで被覆された領域を形成し、
（ｃ）前記ベースの中央部で前記ポリシリコンで被覆されない窓の内側に、第１導電型で重くドープされ厚さが５０ｎｍより小さく、好ましくは５−３０ｎｍのエミッタ領域を形成し、
（ｄ）前記エミッタの上にメタルを付着する、方法を提供する。
本発明の実施例によると、ベースの前記エピタキシイの方法が、２つの連続する層を形成する少なくとも２つのフェーズをふくみ、第１の層はシリコンとゲルマニウムの合金で形成され、そのゲルマニウム濃度は約３０％から減少し、前記合金は１０１９−１０２０at/cm３の濃度のドーパント原子をふくみ、第２の層は軽くドープしたシリコンである。
本発明の実施例によると、前記エミッタは、前記ベースの上のポリシリコンに形成される窓でのイオン注入により形成される。
本発明の実施例によると、前記エミッタは、ドープされたシリコンにふくまれるドーピング種の自然酸化層を介する拡散により形成される。
本発明の実施例によると、前記エミッタへのメタルへの付着は、エミッタ拡散に続いて、
−前記ドープされたシリコンをエッチングしてそれを横方向で限定し、
−前記ドープされたシリコンを完全に被覆する絶縁物を付着し、
−前記ドープされたシリコンから前記絶縁物を通る通路をもうけ、
−前記通路の前記ドープされたシリコンを完全に除去し、
−このように形成されたキャビティをメタル化合物で充填する。
本発明の実施例によると、前記メタル付着は少なくとも２つの層を有し、第１の層はチタン又はタンタルを有し、第２の層はアルミニウム、タングステン又は銅をふくむ。
集積回路の表示で通常のごとく、装置の異なる層をより良く示すために、図の寸法は重視しない。
本発明によると、バイポーラトランジスタのダイナミックパーフォーマンスを増大させるために、本出願人は、厚さが５０ｎｍより小さな単結晶シリコンエミッタをもつバイポーラトランジスタを使用する。ダイナミックパーフォーマンスを最適化するために、好ましくは、エミッタ領域の厚さは５−３０ｎｍの範囲である。
ＮＰＮ型のそのようなトランジスタは、Ｎ型にドープした単結晶シリコンコレクタ領域と、その上にエピタキシャル成長で形成される単結晶シリコンベース領域と、その中に形成されるエミッタ領域とを有する。ベース領域は、例えばボロンによりＰ型にドープされる。このベースの表面でその内側に、バイポーラトランジスタのエミッタ領域を形成する重くドープしたＮ型領域がもうけられる。このエミッタの上にメタルがもうけられて、メタル接触エリアを形成する。
本発明によると、ベース領域は２つの異なる層で形成される。第１の層はコレクタ領域の上の単結晶エピタキシャルマトリクスで、その中に０〜３０％の濃度プロフィルのゲルマニウム、１０１９〜１０２０at/cm３の濃度の範囲の例えばボロンによるＰ型ドーパント及びカーボンが結合している。第１の層の厚さは約３０ｎｍである。ゲルマニウムの濃度は一定ではなく、第１の層の上部に向かって減少する。第２の層は第１の層の上のエピタキシャル単結晶シリコンである。第２の層の厚さは約５０ｎｍより小さい。この第２の層の少なくとも厚みの中にエミッタが形成される。
厚さが減少したエミッタとこのベース構造により、電流利得は５０以上となり、この値は高いパーフォーマンスのダイナミックバイポーラトランジスタにとって受入れ可能な値である。エミッタの減少した厚さは電流利得を減少させるが、これはベースでのゲルマニウムの存在による電流利得の増加により補償される。電流利得はエミッタの厚さとベース領域でのゲルマニウムの濃度の調節によって決定される。
エミッタの厚さを５０ｎｍを小さくすると、バイポーラトランジスタのダイナミックパーフォーマンスによって多くの好ましい結果が得られる。例として３つを述べるが、これで全てではない。第１に、メタル領域がベース／エミッタ接合に近いのでエミッタ抵抗が減少する。第２に、エミッタでのキャリア通過時間が減少する。第３に、エミッタでの少数キャリア蓄積現象が限定される。装置が導通の間、多数の少数キャリアがエミッタに注入され、エミッタに蓄積される電荷を形成する。トランジスタがオフ状態に切換わると、この電荷は除去されなければならないが、少数キャリアで形成されているので瞬間的ではない。この電荷の寿命は蓄積されたキャリアの数とそれらの寿命とに依存する。これら２つのパラメータは本発明のバイポーラトランジスタで最小に減少する。
エミッタの厚さを５０ｎｍより小さく選択することは、バイポーラトランジスタのスタティックパーフォーマンスにも好ましい結果をもたらす。利得はエミッタの厚さにも依存するので、ベースドーピングは利得によってのみ決定されるのではない。ベースの厚さとドーピングはバイポーラトランジスタの電流利得とは独立に決定される。従って、ベースのドーピングと厚さはバイポーラトランジスタの他のパラメータ、例えば、バイポーラトランジスタのエミッタとコレクタの間の降伏電圧に従って選択される。
図３は本発明によるトランジスタのエミッタ／ベース／コレクタ接合の層の深さに対するドーパント濃度プロフィルの例を示す。４つの領域、メタル、単結晶エミッタ、ベース、コレクタが連続的にもうけられる。ゲルマニウムが結合する領域は図３で点線で示される。
メタルはエミッタの接触を保証する。その厚さ、例えば２００ｎｍは装置へのアクセス抵抗を限定するのに十分である。エミッタに浸透しなければ、任意のメタル及び任意の合金が適用できる。メタルは例えばアルミニウム、タングステン又は銅で形成される。場合によっては障壁層が用いられる。例えばアルミニウム又はタングステンの場合にはチタニウム及び窒化チタニウム、銅の場合には窒化タンタル及びタンタルが用いられる。他の任意の障壁層及び異なるメタル層に対する任意の付着方法を使用することができる。
エミッタは非常に薄く、かつ重くドープされる。好ましくは５０ｎｍ以下の厚さ、更に好ましくは５〜３０ｎｍの厚さが用いられる。例えば砒素によるドーピングは１０２０at/cm３のオーダである。エミッタの厚さは装置の電流利得を調節するパラメータである。その薄さは最大電気パーフォーマンスを決定する。ポリシリコンエミッタに対する単結晶シリコンエミッタの利点を述べる。ポリシリコンの場合と反対に、単結晶シリコンの上表面の粗さは小さく３ｎｍ以下である。エミッタの厚さはバイポーラトランジスタの製造プロセスで１ｎｍ以下の正確さで制御され得る。これは、ポリシリコンエミッタの場合には不可能である。
ベースは０〜３０％のゲルマニウムをふくむＳｉＧｅ合金により形成される。ゲルマニウムのプロフィルは最適化される。好ましくは、ベースの厚さは２５ｎｍのオーダである。例えばボロンによるドーピングは１０１９〜１０２０at/cm３の範囲である。最後に、カーボンが結合される。ベースの薄さとその小さな抵抗がバイポーラトランジスタのダイナミックパーフォーマンスを決定する。
コレクタのドーピングプロフィルは最適化されて、ベース／コレクタ接合の降伏電圧の増加と、コレクタへのアクセスの抵抗の減少と、ベース／コレクタ接合でのキャリアの通過時間の減少を達成する。
このタイプのバイポーラトランジスタにより好ましい目的が達成される。電流利得は主にエミッタの厚さの調節とベースのゲルマニウムのプロフィルの最適化によって最低値５０の上に維持される。ベース／エミッタキャパシタンスは、エミッタがベースにほとんど侵入しないので、非常に小さい。エミッタの垂直抵抗は、エミッタの厚さが５０ｎｍ以下であるので、減少する。最後に、エミッタに注入される少数ホールの数はエミッタの体積の減少により減少する。装置のスイッチングの際のこの電荷の排出は非常に早い。動作周波数は改善される。さらに、ベースのドーピングとバイポーラトランジスタの電流が減少するので、エミッタとコレクタの間の降伏電圧は改善され５Ｖに達する。
本発明により最適化されたパーフォーマンスをもつバイポーラトランジスタを形成する２つの方法が提供される。第１の方法はいわゆる擬似自己整列バイポーラトランジスタの形成を記述する。第２の方法はいわゆる自己整列バイポーラトランジスタの形成を記述する。
擬似自己整列方法
図４Ａは擬似自己整列バイポーラトランジスタを形成する第１ステップを示す。当初のＮ型単結晶シリコン基板１００の中に絶縁体を充填した浅いトレンチ１１０が形成される。この浅いトレンチは基板の表面にもうけられる活性領域を定義する。ベース領域２００を基板表面全体に付着して、活性領域の上では単結晶基板、充填された浅いトレンチの上では多結晶基板とする。好ましくは、付着２００は２つの連続する層２０２、２０３から形成される。層２０３はシリコンで、層２０２はカーボンとボロンをふくむＳｉＧｅ合金である。層２０２におけるゲルマニウム濃度のプロフィルは一定ではなく、好ましくは表面に向かって減少する三角形状を有する。ボロンは付着ステップで導入され、カーボンは層２００の形成後に注入される。２０ｎｍの厚さの酸化物層５００が構造体全体に付着される。
図４Ｂは擬似自己整列バイポーラトランジスタを形成する次のステップを示す。酸化層５００はエッチングされて、層２００の単結晶領域の上にほぼ位置する酸化物ペレットを残す。約１０２０at/cm３でボロンで重くドープされた厚さ１００ｎｍのポリシリコン層６００が付着される。次に５０ｎｍの厚さの窒化層７００が構造体全体に付着される。次に、窒化層７００とポリシリコン層６００はエッチングされて、酸化物ペレット５００の上及び内側に、窒化物及びポリシリコンのない開放窓が形成される。窒化物スペーサ８００が窓８０５の側面に形成される。スペーサの幅は約３０ｎｍである。この段階で、ポリシリコン６００は窓８０５から完全に絶縁され、ベース２００と接触している。アニールによりポリシリコンからベース領域へのドーパントの拡散が行われ、重くドープされたＰ型外部ベース領域２５０が形成され、Ｐ型ベース２００とＰ型ポリシリコン６００の電気接触が行われる。このアニールの間に層２０２に含まれるボロンの拡散が層２０３に向かって起る。
図４Ｃは擬似自己整列バイポーラトランジスタの形成の次のステップを示す。砒素イオンが窓８０５に注入されてベース領域２００、実質的には前述の領域２０３に重くドープされたＮ型領域３００を形成する。好ましくは、この注入は酸化層５００を介して行われる。このイオン注入は窓８０５から酸化層を除去した後に行ってもよい。注入パワーは１０ｋｅＶのオーダであり、ドーズは５×１０１５at/cm２のオーダである。
図４Ｄは擬似自己整列バイポーラトランジスタを形成する次のステップを示す。エミッタ窓８０５はクリーンにされ、この窓の内側にエミッタ３００のシリコン表面が露出される。最初に、チタンと窒化チタンメタル層４５０が、続いて例えばアルミニウムと２％のシリコンの合金４００が付着される。その後、これらの層はエッチングにより区切られる。実施例では、層４５０の厚さは２０ｎｍ、層４００の厚さは３００ｎｍである。
自己整列方法
図５Ａは自己整列バイポーラトランジスタを形成する始めのステップを示す。始めのＮ型単結晶シリコン基板１０００に、絶縁体を充填した狭いトレンチ１１００が従来のように形成される。次に５０ｎｍの厚さの酸化シリコン層１２００が付着される。約１０２０at/cm３にボロンで重くドープされた１００ｎｍの厚さのＰ型ポリシリコン層６０００が付着される。次に、５０ｎｍの窒化層７０００が構造体全体に付着される。次に、窒化層７０００とポリシリコン層６０００はエッチングされて、酸化層１２００の上に開口窓８０５０がもうけられる。窒化物スペーサ８０５０が窓８０５０の側部に従来通り形成される。スペーサの幅は３０ｎｍである。この段階で、ポリシリコン６０００は窓８０５０と基板１０００から完全に絶縁される。
図５Ｂは自己整列バイポーラトランジスタを形成する次のステップを示す。酸化層１２００は窓８０５０を介して等方性エッチングされる。例えば、フッ化水素酸をふくむ水素溶液が使用される。この溶液は存在する他の層に関して非常に選択的で、実際に、窒化層及びポリシリコンをエッチングしない。酸化層１２００に対するこのエッチングにより、ポリシリコン６０００の下で、窓８０５０の周囲に約２００ｎｍの距離に、酸化層１２００の一部が露出する。この段階で、酸化層１２００の中にキャビティがもうけられ、その下部はシリコンの基板１０００により限定され、横部は酸化層１２００により、上部はポリシリコン６０００と窒化層８０００により限定される。このキャビティには窓８０５０を介してアクセスすることができる。次にベース領域２０００の付着が行われる。好ましくは、この付着は２つの連続層２０２０、２０３０により形成される。層２０３０はシリコンであり、層２０２０はカーボンとボロンをふくむＳｉＧｅ合金である。層２０２０におけるゲルマニウム濃度のプロフィルは一定ではなく、好ましくは、表面に向かって減少する三角形状を有する。ゲルマニウム濃度は最大約３０％である。ボロンとカーボンが付着ステップの間に導入される。ベース領域２０００の付着に使用される方法は選択的である。層２０００は基板１０００とキャビティにより露出されるポリシリコン６０００の上にのみ成長する。これは又エピタキシャル成長である。ベース領域２０００は、単結晶基板１０００から成長すれば、単結晶領域である。
図５Ｃは、自己整列バイポーラトランジスタを形成する次のステップを示す。アニールによりポリシリコン６０００のドーパントの拡散が下のベース領域２０００の方向に行われ、重くドープされたＰ型の外部ベース領域２５００が形成され、Ｐ型ベース領域２０００とＰ型ポリシリコン６０００の電気接触が保証される。砒素で重くドープされたＮ型ポリシリコン層３５００が付着される。窓８０５０において、この付着はベース領域２０００と直接接触せず、厚さ０．５〜２ｎｍの自然酸化物３２００によって分離される。この自然酸化物の品質と厚さの制御は層３５００の付着の前に行われるクリーニングのタイプにより行われる。層３５００はエッチングされて、窓８０５０の側面全体にポリシリコンパッドを形成する。１０００℃での２０〜３０秒の高速アニールにより、砒素原子がポリシリコン３５００からベース２０００に浸透し、自然酸化層３２００を介してエミッタ領域３０００を形成する。
図５Ｄは自己整列バイポーラトランジスタを形成する次のステップを示す。厚さ５００ｎｍの酸化層９０００が付着される。平坦化ステップにより酸化層９０００の上表面が平坦となる。この層の表面から、層３５００の表面へのアクセスシャフト９６００が開かれる。選択的化学エッチングにより、全てのアクセス可能なシリコンは除去され、このエッチングは酸化層３２００で停止する。この段階で、エミッタ領域の上にキャビティが形成され、該キャビティは酸化層３２００、窒化物スペーサ８０００、窒化物絶縁層７０００、及び酸化層９０００で限定される。このキャビティはシャフト９６００を介して外側にあらわれる。多数の別の技術ステップを必要とする別のエレメントを有する集積回路の場合には、前記キャビティは製造プロセスの最後に形成してもよく、特に、相互接続の形成ステップの際に形成してもよい。
図５Ｅは自己整列バイポーラトランジスタを形成する次のステップを示す。始めに、チタン及び窒化チタンの層４５００が、前に生成されたキャビティの中に従来の方法で同方的に付着される。次に、タングステン４０００がＣＶＤ法（化学蒸着）で付着されキャビティを等方的に充填する。又、アルミニウムをＡＬＤ法（原子層付着）で付着してもよい。又、窒化タンタル障壁層を使用して電解銅を成長させることにより銅ベースのコンタクトを形成してもよい。第２の平坦化ステップにより酸化層９０００の上に付着された金属を除去する。
種々の材料、厚さ、付着又はエッチングを例として述べたが、当業者は本発明の範囲内で種々の変更及び修飾を行うことができる。
そのような変更、修飾および改良は本開示の一部であり、本発明の範囲に属する。従って、上記記述は単に実施例であり、限定を意図しない。本発明は特許請求の範囲とその均等によってのみ限定される。
従来のバイポーラトランジスタを示す。 従来の別のバイポーラトランジスタを示す。 本発明によるバイポーラトランジスタのドーピングプロフィルを示す。 本発明の第１の実施例によるバイポーラトランジスタの製造ステップを示す。 本発明の第１の実施例によるバイポーラトランジスタの製造ステップを示す。 本発明の第１の実施例によるバイポーラトランジスタの製造ステップを示す。 本発明の第１の実施例によるバイポーラトランジスタの製造ステップを示す。 本発明の第２の実施例によるバイポーラトランジスタの製造ステップを示す。 本発明の第２の実施例によるバイポーラトランジスタの製造ステップを示す。 本発明の第２の実施例によるバイポーラトランジスタの製造ステップを示す。 本発明の第２の実施例によるバイポーラトランジスタの製造ステップを示す。 本発明の第２の実施例によるバイポーラトランジスタの製造ステップを示す。
符号の説明
１、１０ コレクタ領域
２、２０ ベース領域
３、３０ エミッタ領域
３５ エミッタ
４、４０ メタル
１００、１０００ シリコン基板
１１０、１１００ トレンチ
２００ ベース領域
２０２ ＳｉＧｅ合金
２０３ シリコン
２５０ 外部ベース領域
３００ エミッタ
４００、４５０ メタル層
５００ 酸化物層
６００、６０００ ポリシリコン層
７００、７０００ 窒化層
８００、８０００ スペーサ
８０５、８０５０ 窓

Claims (11)

  1. 第１の導電型の第１の単結晶シリコンコレクタ領域と、
    その上にもうけられ第２の導電型の第２のシリコン及びゲルマニウムベースの単結晶領域とを有し、
    ベース領域はコレクタ領域の反対側に位置する第１の導電型でメタルにより被覆される第３のエミッタ領域をふくみ、
    該エミッタ領域の厚さは５０ｎｍより小さく、好ましくは５−３０ｎｍである、バイポーラトランジスタ。
  2. 前記第２の領域（２００，２０００）は、前記コレクタから、第１のＳｉＧｅ層（２０２，２０２０）を有し、そのゲルマニウム濃度は約３０％の値から減少し、前記ＳｉＧｅ層はボロンを１０１９−１０２０at/cm３の濃度範囲でドープされ、前記第２の領域は、さらに、厚さ約１５ｎｍの第２のシリコン層（２０３，２０３０）を有する、請求項１記載のバイポーラトランジスタ。
  3. 前記メタル（４００，４０００）は、チタン又は窒化チタンをふくむ層（４５０，４５００）の上に付着されるタングステンである、請求項１記載のバイポーラトランジスタ。
  4. 前記メタル（４００，４０００）は、タンタル又は窒化タンタルをふくむ層（４５０，４５００）の上に付着される銅である、請求項１記載のバイポーラトランジスタ。
  5. 薄いエミッタのバイポーラトランジスタを形成する方法において、
    （ａ）第１導電型の単結晶シリコン基板（１００，１０００）の上にエピタキシイにより第２導電型でゲルマニウムを有し厚さが１００ｎｍより小さなベース領域（２００，２０００）を形成し、
    （ｂ）該ベース領域の周囲に、第２の導電型で重くドープされ第２の導電型の重くドープされたポリシリコン（６００，６０００）で被覆された領域（２５０，２５００）を形成し、
    （ｃ）前記ベース（２００，２０００）の中央部で前記ポリシリコンで被覆されない窓の内側（８０５，８０５０）に、第１導電型で重くドープされ厚さが５０ｎｍより小さく、好ましくは５−３０ｎｍのエミッタ領域（３００，３０００）を形成し、
    （ｄ）前記エミッタの上にメタル（４５０，４００，４５００，４０００）を付着する、方法。
  6. 前記ステップ（ｂ）が前記ステップ（ａ）の前に実行される請求項５に記載の方法。
  7. ベースの前記エピタキシイの方法が、２つの連続する層を形成する少なくとも２つのフェーズをふくみ、第１の層はシリコンとゲルマニウムの合金で形成され、そのゲルマニウム濃度は約３０％から減少し、前記合金は１０１９−１０２０at/cm３の濃度のドーパント原子をふくみ、第２の層は軽くドープしたシリコンである、請求項５記載の方法。
  8. 前記エミッタは、前記ベース（２００，２０００）の上のポリシリコン（６００，６０００）に形成される窓（８０５，８０５０）でのイオン注入により形成される、請求項５記載の方法。
  9. 前記エミッタ（３００，３０００）は、ドープされたシリコン（３５００）にふくまれるドーピング種の自然酸化層（３２０）を介する拡散により形成される、請求項５記載の方法。
  10. 前記エミッタ（３００，３０００）へのメタルの付着は、エミッタ拡散に続いて、
    −前記ドープされたシリコン（３５００）をエッチングしてそれを横方向で限定し、
    −前記ドープされたシリコン（３５００）を完全に被覆する絶縁物（９０００）を付着し、
    −前記ドープされたシリコン（３５００）から前記絶縁物（９０００）を通る通路（９６００）をもうけ、
    −前記通路（９６００）の前記ドープされたシリコンを完全に除去し、
    −このように形成されたキャビティ（３６００）をメタル化合物（４０００，４５００）で充填する、請求項９記載の方法。
  11. 前記メタル付着は少なくとも２つの層を有し、第１の層（４５０，４５００）はチタニウム又はタンタルを有し、第２の層はアルミニウム、タングステン又は銅をふくむ、請求項５記載の方法。
JP2004263806A 2003-09-17 2004-09-10 高いダイナミックパーフォーマンスを有するバイポーラトランジスタ Withdrawn JP2005094001A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0350553 2003-09-17

Publications (1)

Publication Number Publication Date
JP2005094001A true JP2005094001A (ja) 2005-04-07

Family

ID=34179001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004263806A Withdrawn JP2005094001A (ja) 2003-09-17 2004-09-10 高いダイナミックパーフォーマンスを有するバイポーラトランジスタ

Country Status (3)

Country Link
US (2) US7122879B2 (ja)
EP (1) EP1517377A1 (ja)
JP (1) JP2005094001A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090200577A1 (en) * 2005-06-27 2009-08-13 Nxp B.V. Semiconductor device and method of manufacturing such a device
US7772060B2 (en) * 2006-06-21 2010-08-10 Texas Instruments Deutschland Gmbh Integrated SiGe NMOS and PMOS transistors
DE102009001552A1 (de) * 2008-12-12 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit selbstjustiertem Emitterkontakt
US8828835B2 (en) 2009-03-06 2014-09-09 Texas Instruments Incorporated Ultrashallow emitter formation using ALD and high temperature short time annealing
US20130137199A1 (en) 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US20170351263A1 (en) * 2016-06-02 2017-12-07 Delphi Technologies, Inc. Roadway-Infrastructure-Maintenance System Using Automated Vehicles

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846867A (en) * 1995-12-20 1998-12-08 Sony Corporation Method of producing Si-Ge base heterojunction bipolar device
JPH10135238A (ja) * 1996-11-05 1998-05-22 Sony Corp 半導体装置およびその製造方法
TW407364B (en) * 1998-03-26 2000-10-01 Toshiba Corp Memory apparatus, card type memory apparatus, and electronic apparatus
EP1965431A2 (en) * 1999-06-22 2008-09-03 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and method for fabricating the same
JP4932981B2 (ja) * 2000-01-11 2012-05-16 ルネサスエレクトロニクス株式会社 バイポーラトランジスタおよびその製造方法
US6346453B1 (en) * 2000-01-27 2002-02-12 Sige Microsystems Inc. Method of producing a SI-GE base heterojunction bipolar device
JP3490060B2 (ja) * 2000-11-17 2004-01-26 山形日本電気株式会社 半導体装置およびその製造方法
US6656809B2 (en) 2002-01-15 2003-12-02 International Business Machines Corporation Method to fabricate SiGe HBTs with controlled current gain and improved breakdown voltage characteristics
JP2004228187A (ja) * 2003-01-21 2004-08-12 Renesas Technology Corp 薄膜磁性体記憶装置

Also Published As

Publication number Publication date
US7824978B2 (en) 2010-11-02
US20060054998A1 (en) 2006-03-16
US7122879B2 (en) 2006-10-17
US20070004161A1 (en) 2007-01-04
EP1517377A1 (fr) 2005-03-23

Similar Documents

Publication Publication Date Title
US9748369B2 (en) Lateral bipolar junction transistor (BJT) on a silicon-on-insulator (SOI) substrate
US9508824B2 (en) Method for fabricating a bipolar transistor having self-aligned emitter contact
TWI544630B (zh) 具有高濃度的硼摻雜鍺之電晶體
US6882000B2 (en) Trench MIS device with reduced gate-to-drain capacitance
US6710402B2 (en) Vertical MOS transistor and a method of manufacturing the same
US7842574B2 (en) Method of manufacturing a semiconductor power device
US6989557B2 (en) Bipolar junction transistor and fabricating method
US6437404B1 (en) Semiconductor-on-insulator transistor with recessed source and drain
JP2004031963A (ja) イオン注入によるトレンチ内の自己整合された差別的酸化
CN104769723A (zh) 沟槽栅功率半导体场效应晶体管
US10269943B2 (en) Semiconductor device structure with non planar slide wall
KR20040031634A (ko) 도전성이 강한 매몰층을 갖는 집적회로
US7824978B2 (en) Bipolar transistor with high dynamic performances
JP2013545306A (ja) 拡張されたドレインｍｏｓトランジスタ
JP4138806B2 (ja) バイポーラトランジスタの形成方法
US7358132B2 (en) Self-aligned bipolar semiconductor device and fabrication method thereof
US7488663B2 (en) Semiconductor article and method for manufacturing with reduced base resistance
US6706583B1 (en) High speed low noise transistor
US7554174B2 (en) Bipolar transistor having semiconductor patterns filling contact windows of an insulating layer
JP2803548B2 (ja) 半導体装置の製造方法
JP2001023999A (ja) 自己整合性バイポーラ・トランジスタの製造方法
JP2005510867A (ja) 半導体デバイスおよび該半導体デバイスの製造方法
JP2008544564A (ja) 半導体デバイスおよびその製造方法
US6855612B2 (en) Method for fabricating a bipolar transistor
US6828649B2 (en) Semiconductor device having an interconnect that electrically connects a conductive material and a doped layer, and a method of manufacture therefor

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204