CN1327271A - 垂直mos三极管及其制造方法 - Google Patents
垂直mos三极管及其制造方法 Download PDFInfo
- Publication number
- CN1327271A CN1327271A CN01122162A CN01122162A CN1327271A CN 1327271 A CN1327271 A CN 1327271A CN 01122162 A CN01122162 A CN 01122162A CN 01122162 A CN01122162 A CN 01122162A CN 1327271 A CN1327271 A CN 1327271A
- Authority
- CN
- China
- Prior art keywords
- film
- ditches
- irrigation canals
- conduction type
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 84
- 210000000746 body region Anatomy 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims description 83
- 230000002262 irrigation Effects 0.000 claims description 70
- 238000003973 irrigation Methods 0.000 claims description 70
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract 1
- 229910021332 silicide Inorganic materials 0.000 abstract 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 235000001018 Hibiscus sabdariffa Nutrition 0.000 description 1
- 235000005291 Rumex acetosa Nutrition 0.000 description 1
- 240000007001 Rumex acetosella Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 235000003513 sheep sorrel Nutrition 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明揭示的是垂直MOS晶体管及其制造方法,其中降低了栅极电阻,提高了高频特性,并且与传统方法相比提高了产量。当栅极电压加到栅极上时,沟道在管身主体区中沿着沟渠形成,并且电子或电流从漏极层流到源极层。这里,沟渠中的栅极具有多晶硅膜和金属膜的压合结构。由此,栅极电阻降低,并且高频特性得到提高。进一步,根据本发明的结构和制造方法,当蚀刻用于形成栅极时,在沟渠中栅极的上部产生的凹陷部分,较不可能产生,这样,可以避免由于凹陷部分导致的故障和可靠性不足。
Description
本发明涉及具有沟渠结构的垂直MOS晶体管及其制造方法。
图2说明了具有沟渠结构的传统垂直MOS晶体管的示意性剖视图。制备半导电基底，其中第一导电类型的轻掺杂层2，在第一导电类型的重掺杂基底1上外延地生长，而成为漏极区。然后，被称作管身主体区的第二导电类型的扩散区3，通过注入杂质，并经过1000℃或更高的高温热处理，而从半导电基底的表面形成。进一步，从表面上，第一导电类型的重掺杂杂质区7将成为源极区，而第二导电类型的重掺杂管身主体接触区8通过电阻接触形成，用于固定管身主体区电势的目的，这两个区分别连接到源极7a和管身主体极8a上。这里，由于第一导电类型的源极区电势，与第二导电类型的管身主体接触区电势通常相同，在图2中，它们被安排而彼此接触。源极7a和管身主体极8a通过一个接触孔而彼此连接，用于使两个区电接触，这在图中未画出。然后，通过贯穿第一导电类型的源极区蚀刻单晶硅，而形成沟渠4。包含高浓度杂质的多晶硅6将连接到栅极9a上，栅极绝缘膜5和多晶硅6填充硅沟渠。在半导电基底的后侧，第一导电类型的所述重掺杂区连接到漏极1a上。
上面的结构可以用作垂直MOS晶体管，其中从沟渠侧壁上的栅极绝缘膜，通过埋在沟渠中的栅极控制漏极到源极的电流，其中漏极由后侧第一导电类型的重掺杂区和第一导电类型的外延区形成，而源极由前侧的第一导电类型的重掺杂区形成。这种方法通过适当地制成导电类型N或P，可以同时容纳N沟道类型和P沟道类型。
进一步，具有沟渠结构的垂直MOS晶体管具有这样的特征，即由于沟道完全垂直地形成，晶体管允许应用更小晶体管的方法制造。
垂直MOS晶体管这样的基本结构及其制造方法已在例如美国专利第4，767，722等文献中予以揭示。
然而，垂直MOS晶体管这样的结构及其制造方法具有后面的问题。
首先，在传统方法制造的垂直MOS晶体管中，如图2所说明的，填充沟渠的多晶硅的上部是凹陷的。在去除过程中，通过深蚀刻多晶硅膜，直到表面被平面化为止，形成这样的凹陷部分，其中多晶硅膜沉积在沟渠中和半导电基底上。形成凹陷部分，是因为当多晶硅膜沉积时，如图10所说明的，并当晶粒在沟渠中的栅极绝缘膜上垂直生长时，当晶粒在沟渠中的中心线11-11上彼此接触时，形成的晶粒之间的边界具有更高的蚀刻速率，高于多晶硅的其它区。当过多地执行多晶硅膜的深蚀刻时，甚至贯穿栅极绝缘膜与管身主体区接触的多晶硅也可以被去除，其中沟渠中的沟道在管身主体区形成，这可以导致晶体管操作的阻塞，或在后面的过程中，当膜沉积其上时导致形成空隙。特别当晶体管在高温下操作时，可以从空隙产生裂缝，而使晶体管本身断裂。这样，有一个问题，即必须在充足的控制下执行多晶硅膜的深蚀刻。
其次，由于具有沟渠结构的垂直MOS晶体管的栅极由多晶硅形成，有栅极电阻高的问题，并且特别当晶体管变得更小时，这样的趋势变得更严重，这削弱了高频特性。通常地，当晶体管在500kHz或更高的频率操作时，变换的延迟和降低的效率将变得不可忽视。
为了解决上面的问题，根据本发明实现的一种垂直MOS晶体管，其特征在于第一导电类型的半导电基底；形成在所述半导电基底上的第一导电类型的外延生长层；第二导电类型的管身主体区，形成在所述外延生长层上；沟渠，贯穿第二导电类型的管身主体区形成，而到达第一导电类型的外延生长层内部；栅极绝缘膜，沿管身主体区表面和沟渠的壁面与下表面形成；多晶硅栅极，形成在所述沟渠中，而与所述栅极绝缘膜接触，并被所述栅极绝缘膜包围；硅金属栅极，作为形成在所述沟渠中的膜，而与所述多晶硅栅极接触，并被所述栅极绝缘膜和多晶硅栅极包围；第一导电类型的源极区，形成在所述管身主体区的表面，并包围所述沟渠而与栅极绝缘膜接触；栅极，连接到所述多晶硅栅极和硅金属栅极上；源极，连接到所述源极区；和漏极，连接到所述半导电基底上。
根据本发明的另一方面，垂直MOS晶体管的特征在于，所述膜形成在沟渠中，而与多晶硅栅极接触，并且被栅极绝缘膜和多晶硅栅极包围，其中膜是硅混合物。
根据本发明的又一方面，垂直MOS晶体管的特征在于，膜形成在沟渠中，而与多晶硅栅极接触，并且被栅极绝缘膜和多晶硅栅极包围，其中膜特别是氧化硅膜。
根据本发明的另一方面，垂直MOS晶体管的特征在于，膜形成在沟渠中，而与多晶硅栅极接触，并且被栅极绝缘膜和多晶硅栅极包围，其中膜特别是氮化硅膜。
根据本发明的又一方面，垂直MOS晶体管的特征在于，膜形成在沟渠中，而与多晶硅栅极接触，并且被栅极绝缘膜和多晶硅栅极包围，其中膜特别是金属膜。
为了实现上面的特征，制造垂直MOS晶体管的特征在于包括步骤：通过第二导电类型的杂质的注入和热扩散，从第一导电类型的半导电基底主表面上，形成第二导电类型的管身主体区；通过从沟渠贯穿第二导电类型的管身主体区而到半导电基底内部的管身主体区的区域，执行各向异性的蚀刻而形成沟渠；沿着所述管身主体区的表面和所述沟渠的壁面形成栅极绝缘膜；在所述栅极绝缘膜上沉积多晶硅层，其中所述多晶硅层具有的厚度，是所述沟渠宽度的一半或更小；在所述多晶硅层上形成硅金属层，作为具有这样厚度的膜，即厚度大于沟渠宽度的一半与多晶硅层厚度之间的差；蚀刻所述硅金属层；蚀刻所述多晶硅层，而在所述沟渠中形成栅极；并且在所述管身主体区的表面形成第一导电类型的源极区，并与所述栅极绝缘膜接触。
根据本发明的另一方面，制造垂直MOS晶体管的方法的特征在于，形成在所述所述多晶硅层上的膜是氧化硅膜。
根据本发明的又一方面，制造垂直MOS晶体管的方法的特征在于，形成在所述所述多晶硅层上的膜是氮化硅膜。
根据本发明的还一方面，制造垂直MOS晶体管的方法的特征在于，形成在所述所述多晶硅层上的膜是金属膜。
图1是根据本发明的垂直MOS晶体管的示意性剖视图；
图2是传统的垂直MOS晶体管的示意性剖视图；
图3是制造根据本发明的垂直MOS晶体管过程的示意性剖视图；
图4是制造根据本发明的垂直MOS晶体管过程的示意性剖视图；
图5是制造根据本发明的垂直MOS晶体管过程的示意性剖视图；
图6是制造根据本发明的垂直MOS晶体管过程的示意性剖视图；
图7是制造根据本发明的垂直MOS晶体管过程的示意性剖视图；
图8是制造根据本发明的垂直MOS晶体管过程的示意性剖视图；
图9是制造根据本发明的垂直MOS晶体管过程的示意性剖视图；而
图10是在多晶硅的沉积后，传统垂直MOS晶体管的示意性剖视图。
现在将参考这些附图描述本发明的实施例。
图1是根据本发明的N沟道垂直MOS晶体管的剖视图。制备半导电基底1，其中第一导电类型的轻掺杂层2，在第一导电类型的重掺杂基底1上外延地生长，而成为漏极区。然后，被称为管身主体区的第二导电类型的扩散区3通过注入杂质，并经过1000℃或更高的高温热处理，而从所述半导电基底的表面形成。进一步，从表面上，第一导电类型的重掺杂杂质区7将成为源极区，而第二导电类型的重掺杂管身主体接触区8通过电阻接触形成，用于固定管身主体区电势的目的，它们各自连接到源极7a和管身主体极8a上。这里，由于第一导电类型的源极区电势，与第二导电类型的管身主体接触区电势通常相同，在图1中，它们被安排而彼此接触。源极7a和管身主体极8a通过一个接触孔而彼此连接，用于使两个区电接触，这在图中未画出。这些以与传统晶体管相同的方式而构成。然后，通过贯穿第一导电类型的源极区蚀刻单晶硅，而形成沟渠4。栅极绝缘膜5形成在硅沟渠的内壁上。包含高浓度杂质的多晶硅6填充到硅沟渠中的所述栅极绝缘膜内。进一步，硅金属9形成在所述沟渠中的多晶硅6内，而沿着所述沟渠的方向与多晶硅6接触。包含高浓度掺杂的多晶硅6和硅金属9连接到栅极9a上。在所述半导电基底的后侧，第一导电类型的重掺杂区连接到漏极1a上。
上面的结构可以用作垂直MOS晶体管，其中从所述沟渠侧壁上的所述栅极绝缘膜，通过栅极控制漏极到源极的电流，其中漏极由后侧第一导电类型的重掺杂区和第一导电类型的外延区形成，源极由前侧的第一导电类型重掺杂区形成，而栅极由多晶硅和硅金属形成，并埋在所述沟渠中。这种方法通过适当地制成导电类型N或P，可以同时兼容N沟道类型和P沟道类型。
现在参考图3，通过关于N沟道类型晶体管的例子方式，描述本发明的制造垂直MOS晶体管的方法。首先，制备具有100度平面方位角的半导电基底(图3)，其中具有几微米到几十微米厚度的N类型轻掺杂外延层2，在具有As或Sb沉积的N类型重掺杂基底1上，使电阻在0.001Ω到0.01Ω之间，其中N类型轻掺杂外延层2具有2e14/cm3到4e16/cm3浓度的P类型掺杂。根据所需的漏极-源极承受的电压和电流驱动能力，任意选择N类型外延层的杂质浓度和厚度。
然后，通过注入B，然后执行热处理，用于形成垂直MOS晶体管管身主体区的区域，形成具有2e16/cm3到5e17/cm3的掺杂浓度，几微米到十几微米深度的P类型管身主体区3。然后，以氧化膜或成为掩模的抗蚀剂，单晶硅暴露在沟渠将形成的区域中，并且通过RIE执行各向异性的蚀刻，而贯穿管身主体区一直蚀刻硅。以这种方式形成沟渠。
然后，将沟渠的边缘部分通过已知的方法圆整，如高温保护氧化、各向同性的干蚀刻或相似。此后，栅极绝缘膜形成在所述沟渠的侧壁和底面上(图4)。
下面是本发明的特定步骤，首先，包含高浓度杂质的多晶硅6，在根据沟渠宽度的厚度上沉积，而不完全填充沟渠(图5)。例如，当沟渠的宽度是0.8μm时，多晶硅沉积到0.2μm的厚度。如通过使用热扩散注入杂质，或者通过不包含杂质的多晶硅沉积后的离子注入，或者通过在多晶硅沉积过程中引入杂质，可以任意形成包含高浓度杂质的多晶硅。
然后，如W、Ti、Mo或相似的难熔金属膜，沉积到足以完全填充所述沟渠的厚度。通过在高温下的用于硅化的氮气气氛中执行退火，这样的硅金属膜形成在沟渠中的多晶硅膜上和多晶硅膜内(图6)。可选地，与上面相似的硅金属膜可以被沉积，并且随着需要的增加而退火。例如，当关于0.8μm的沟渠宽度，多晶硅沉积到0.2μm的厚度时，如上所述通过形成0.2μm厚度或更大的硅金属膜，所述沟渠内部可以被完全填充。
然后，在随着需要的增加，硅金属上的氧化膜被去除后，通过以关于多晶硅具有高选择性的气体进行深度蚀刻，在沟渠以外的区域去除硅金属膜(图7)。这里，尽管可能有一种情况，即沟渠中的硅金属膜被过度蚀刻，而形成凹陷部分，由于关于Si的沟渠表面，有一个多晶硅膜厚度的边缘，到这样量的过度蚀刻不会有影响。例如，在上面的例子中，有一个边缘用于0.2μm的过度蚀刻，其中0.2μm是多晶硅的厚度。
然后，通过上面硅金属膜的蚀刻暴露的多晶硅，通过以关于硅金属膜具有高选择性的气体深蚀刻去除(图8)。可以通过在改变相同腔内的蚀刻条件，执行这个工艺过程，而不降低两种类型蚀刻的产量。
这里，由于多晶硅膜和硅金属膜彼此具有好的粘合性，并且特别当执行硅化退火时可以得到强的粘合性，当蚀刻多晶硅时，它们之间的界面不快于其它区而被蚀刻。换句话说，与图10说明的传统情况相比，没有这样的地方，其蚀刻速率内在地更高。这样，较不可能产生图2中说明的凹陷部分。由此，不发生如晶体管操作的阻塞的问题，即由于多晶硅的过度蚀刻，而去除沟道上的多晶硅而产生阻塞；或者不发生断裂，其中断裂由后面过程中形成空隙，及基于空隙上的可靠性不足而产生。
下面，如在MOS晶体管的普通制造过程中，与注入形成重掺杂源极区相同，B或BF2被注入，用于形成重掺杂管身主体接触区，并且它们被激活(图9)。
然后，如在MOS晶体管的普通制造过程中，形成中间绝缘膜，形成接触孔，形成金属接线，并且形成保护膜，而形成垂直MOS晶体管的主要部分，尽管未在图中显示。
根据本发明具有上述制造过程和上述结构的垂直MOS晶体管，具有后面的特征。
首先，由于栅极使用了常规的多晶硅膜和硅金属膜形成的压合结构，栅极电阻值可以降低到传统技术的20％或更少，其中传统技术只使用多晶硅膜。特别地，由于硅金属到达靠近沟渠底部的沟道，沟道的反相/耗尽操作是快速的，并且提高了导通特性和截止特性。这允许更快的垂直晶体管，并且可以有效地执行兆赫水平上的操作。
其次，如上所述，由于栅极具有多晶硅膜和硅金属膜的压合结构，并且它们在不同条件的气体下蚀刻，在栅极的上部不产生凹陷部分或空隙，这样，可以减轻故障导致的产量减小、可靠性的不足及相似问题出现的程度。
特别地，也可以通过图11中说明的结构，实现上述后面的特征，其中形成氧化膜，而不是形成在沟渠中多晶硅膜内的硅金属膜。
在后面简略地描述了制造过程。首先，如在图3-5中所说明的，第二导电类型的管身主体区形成在半导电基底上，其中基底具有第一导电类型的重掺杂杂质区和第一导电类型的轻掺杂外延区。然后，形成贯穿管身主体区的沟渠，沟渠的边缘部分被圆整，栅极绝缘膜形成在沟渠的内壁上，并且包含高浓度杂质的多晶硅沉积一定的厚度，而不完全填充沟渠。
然后，通过热氧化使多晶硅氧化，直到所述沟渠中的多晶硅内部被填充，形成氧化膜。氧化膜被深蚀刻，而只保留所述沟渠内的氧化膜。
此后，如在图8和9中说明的，在关于蚀刻上述氧化膜的那些不同条件的气体下，而深蚀刻多晶硅膜，来形成重掺杂源极区和重掺杂管身主体接触区。然后，形成中间绝缘膜，形成接触孔，形成金属接线，并且形成保护膜，来形成垂直MOS晶体管的主要部分。
同样在这种情况下，由于栅极具有多晶硅膜和氧化硅硅酸膜的压合结构，并且它们在不同条件的气体下被蚀刻，在整个栅极的上部不产生凹陷部分和空隙，这样，由于故障导致的产量减少、可靠性的不足等问题可以被抑制。
形成沟渠内多晶硅内部的这样的膜，不限于上述氧化膜。通过采用蚀刻条件，使关于多晶硅蚀刻的选择率高，也可以应用其它硅混合物，如氮化硅膜。进一步，只要可以得到与多晶硅膜的强粘合性，也可以采用金属膜。在这种情况下，由于降低了栅极电阻，可以得到最佳效果。
根据本发明，可以显著地降低垂直MOS晶体管的栅极电阻，而提高高频特性。进一步，当形成栅极时，由于过度蚀刻导致的故障和可靠性不足可以被抑制，由此产量可以提高，并且价格可以降低。
Claims (9)
1.一种垂直MOS晶体管，包括：
第一导电类型的半导电基底；
所述第一导电类型的的外延生长层，形成在所述半导电基底上；
第二导电类型的管身主体区，形成在所述外延生长层上；
沟渠，贯穿所述第二导电类型的所述生长区形成，而到达所述第一导电类型的所述外延生长层内；
栅极绝缘膜，沿所述第二导电类型的所述管身主体区表面，和所述沟渠的壁面和底面而形成；
多晶硅栅极，形成在所述沟渠中，而与所述栅极绝缘膜接触，并被所述栅极绝缘膜包围；
硅金属栅极，作为形成在所述沟渠中的膜，而与所述多晶硅膜接触，并被所述栅极绝缘膜和所述多晶硅栅极包围；
所述第一导电类型的源极区，形成在所述第二导电类型的所述管身主体区的所述表面上，并且包围所述沟渠，而与所述栅极绝缘膜接触；
栅极，连接到所述多晶硅栅极和所述硅金属栅极上；
源极，连接到所述源极区；和
漏极，连接到所述半导电基底上。
2.如权利要求1所述的垂直MOS晶体管，其特征在于所述膜形成在所述沟渠中，而与所述多晶硅栅极接触，并且被所述栅极绝缘膜和所述多晶硅栅极包围，其中所述膜是硅混合物。
3.如权利要求2所述的垂直MOS晶体管，其特征在于所述膜形成在所述沟渠中，而与所述多晶硅栅极接触，并且被所述栅极绝缘膜和所述多晶硅栅极包围，其中所述膜是氧化硅膜。
4.如权利要求2所述的垂直MOS晶体管，其特征在于所述膜形成在所述沟渠中，而与所述多晶硅栅极接触，并且被所述栅极绝缘膜和所述多晶硅栅极包围，其中所述膜是氮化硅膜。
5.如权利要求1所述的垂直MOS晶体管，其特征在于所述膜形成在所述沟渠中，而与所述多晶硅栅极接触，而被所述栅极绝缘膜和所述多晶硅栅极包围，并且所述膜是金属膜。
6.一种制造垂直MOS晶体管的方法，包括步骤：
通过所述第二导电类型杂质的注入和热扩散，从第一导电类型的半导电基底的主表面，形成第二导电类型的管身主体区；
通过从贯穿所述第二导电类型的所述管身主体区，到达所述半导电基底内的所述管身主体区的区域，执行各向异性的蚀刻，形成沟渠；
沿所述管身主体区的表面和所述沟渠的壁面形成栅极绝缘膜；
在所述栅极绝缘膜上沉积多晶硅层，其中多晶硅层具有所述沟渠宽度一半或更少的厚度；
在所述多晶硅层上形成所述硅金属层，作为具有这样厚度的膜，即厚度大于沟渠宽度的一半与所述多晶硅层厚度之间的差异；
蚀刻所述硅金属层；
蚀刻所述多晶硅层，而在所述沟渠中形成栅极；并且
在所述管身主体区的所述表面形成所述第一导电类型的源极区，并且与所述栅极绝缘膜接触。
7.如权利要求6所述的制造垂直MOS晶体管的方法，其特征在于形成在所述多晶硅层上的所述膜是氧化硅膜。
8.如权利要求6所述的制造垂直MOS晶体管的方法，其特征在于形成在所述多晶硅层上的所述膜是氮化硅膜。
9.如权利要求6所述的制造垂直MOS晶体管的方法，其特征在于形成在所述多晶硅层上的所述膜是金属膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP166214/2000 | 2000-06-02 | ||
| JP2000166214A JP3773755B2 (ja) | 2000-06-02 | 2000-06-02 | 縦形ｍｏｓトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1327271A true CN1327271A (zh) | 2001-12-19 |
| CN1214468C CN1214468C (zh) | 2005-08-10 |
Family
ID=18669568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011221623A Expired - Fee Related CN1214468C (zh) | 2000-06-02 | 2001-06-02 | 垂直mos三极管及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6710402B2 (zh) |
| JP (1) | JP3773755B2 (zh) |
| CN (1) | CN1214468C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100449714C (zh) * | 2003-08-01 | 2009-01-07 | 精工电子有限公司 | 制造半导体器件的方法 |
| CN102169896A (zh) * | 2010-02-26 | 2011-08-31 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| CN102569092A (zh) * | 2010-09-30 | 2012-07-11 | 英飞凌科技奥地利有限公司 | 用于制造电极结构的方法 |
| CN106684126A (zh) * | 2016-12-12 | 2017-05-17 | 中航（重庆）微电子有限公司 | 一种沟槽型晶体管器件结构及制作方法 |
| CN113299757A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种抑制尖峰电压的mosfet结构及其制造方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6921939B2 (en) * | 2000-07-20 | 2005-07-26 | Fairchild Semiconductor Corporation | Power MOSFET and method for forming same using a self-aligned body implant |
| US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
| JP3930486B2 (ja) | 2004-02-26 | 2007-06-13 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7582931B2 (en) * | 2004-06-04 | 2009-09-01 | Samsung Electronics Co., Ltd. | Recessed gate electrodes having covered layer interfaces and methods of forming the same |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| JP4824296B2 (ja) * | 2004-11-04 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7560359B2 (en) * | 2004-11-26 | 2009-07-14 | Samsung Electronics Co., Ltd. | Methods of forming asymmetric recesses and gate structures that fill such recesses and related methods of forming semiconductor devices that include such recesses and gate structures |
| JP2006173429A (ja) * | 2004-12-17 | 2006-06-29 | Elpida Memory Inc | 半導体装置の製造方法 |
| US20060241797A1 (en) * | 2005-02-17 | 2006-10-26 | Craig Larry V | Method and apparatus for optimizing reproduction of audio source material in an audio system |
| US7671441B2 (en) * | 2005-04-05 | 2010-03-02 | International Rectifier Corporation | Trench MOSFET with sidewall spacer gates |
| CN102867825B (zh) * | 2005-04-06 | 2016-04-06 | 飞兆半导体公司 | 沟栅场效应晶体管结构及其形成方法 |
| US7371627B1 (en) * | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| US7120046B1 (en) | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US7888721B2 (en) * | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
| US7768051B2 (en) * | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
| US8183113B2 (en) * | 2005-08-24 | 2012-05-22 | Samsung Electronics Co., Ltd. | Methods of forming recessed gate structures including blocking members, and methods of forming semiconductor devices having the recessed gate structures |
| US7696567B2 (en) | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
| US7687342B2 (en) * | 2005-09-01 | 2010-03-30 | Micron Technology, Inc. | Method of manufacturing a memory device |
| US7557032B2 (en) | 2005-09-01 | 2009-07-07 | Micron Technology, Inc. | Silicided recessed silicon |
| US7416943B2 (en) | 2005-09-01 | 2008-08-26 | Micron Technology, Inc. | Peripheral gate stacks and recessed array gates |
| JP4898226B2 (ja) * | 2006-01-10 | 2012-03-14 | セイコーインスツル株式会社 | 縦形ｍｏｓトランジスタの製造方法 |
| US7883965B2 (en) * | 2006-07-31 | 2011-02-08 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| TW200901382A (en) * | 2007-06-26 | 2009-01-01 | Nanya Technology Corp | Structure of a buried word line |
| JP7099115B2 (ja) * | 2018-07-19 | 2022-07-12 | 株式会社デンソー | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5034785A (en) * | 1986-03-24 | 1991-07-23 | Siliconix Incorporated | Planar vertical channel DMOS structure |
| US5160491A (en) * | 1986-10-21 | 1992-11-03 | Texas Instruments Incorporated | Method of making a vertical MOS transistor |
| US5016067A (en) * | 1988-04-11 | 1991-05-14 | Texas Instruments Incorporated | Vertical MOS transistor |
| JPH05283702A (ja) * | 1992-04-03 | 1993-10-29 | Hitachi Ltd | 複合制御型半導体装置及びそれを使用した電力変換装置 |
| JP3481287B2 (ja) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5592005A (en) * | 1995-03-31 | 1997-01-07 | Siliconix Incorporated | Punch-through field effect transistor |
| US6177734B1 (en) * | 1998-02-27 | 2001-01-23 | Isad Electronic Systems Gmbh & Co. Kg | Starter/generator for an internal combustion engine, especially an engine of a motor vehicle |
| JP4077529B2 (ja) * | 1996-05-22 | 2008-04-16 | フェアチャイルドコリア半導体株式会社 | トレンチ拡散ｍｏｓトランジスタの製造方法 |
| JP3431467B2 (ja) * | 1997-09-17 | 2003-07-28 | 株式会社東芝 | 高耐圧半導体装置 |
| JP3413569B2 (ja) * | 1998-09-16 | 2003-06-03 | 株式会社日立製作所 | 絶縁ゲート型半導体装置およびその製造方法 |
| US6274905B1 (en) * | 1999-06-30 | 2001-08-14 | Fairchild Semiconductor Corporation | Trench structure substantially filled with high-conductivity material |
| US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
-
2000
- 2000-06-02 JP JP2000166214A patent/JP3773755B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-02 US US09/872,798 patent/US6710402B2/en not_active Expired - Lifetime
- 2001-06-02 CN CNB011221623A patent/CN1214468C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100449714C (zh) * | 2003-08-01 | 2009-01-07 | 精工电子有限公司 | 制造半导体器件的方法 |
| CN102169896A (zh) * | 2010-02-26 | 2011-08-31 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| CN102169896B (zh) * | 2010-02-26 | 2015-02-04 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| CN102569092A (zh) * | 2010-09-30 | 2012-07-11 | 英飞凌科技奥地利有限公司 | 用于制造电极结构的方法 |
| CN102569092B (zh) * | 2010-09-30 | 2015-04-22 | 英飞凌科技奥地利有限公司 | 用于制造电极结构的方法 |
| CN106684126A (zh) * | 2016-12-12 | 2017-05-17 | 中航（重庆）微电子有限公司 | 一种沟槽型晶体管器件结构及制作方法 |
| CN113299757A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种抑制尖峰电压的mosfet结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020000608A1 (en) | 2002-01-03 |
| CN1214468C (zh) | 2005-08-10 |
| JP2001345446A (ja) | 2001-12-14 |
| US6710402B2 (en) | 2004-03-23 |
| JP3773755B2 (ja) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1214468C (zh) | 垂直mos三极管及其制造方法 | |
| US10763351B2 (en) | Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode | |
| US5270257A (en) | Method of making metal oxide semiconductor field effect transistors with a lightly doped drain structure having a recess type gate | |
| US4931408A (en) | Method of fabricating a short-channel low voltage DMOS transistor | |
| US7485532B2 (en) | Method of forming trench gate FETs with reduced gate to drain charge | |
| US7608510B2 (en) | Alignment of trench for MOS | |
| US20030060013A1 (en) | Method of manufacturing trench field effect transistors with trenched heavy body | |
| US7371641B2 (en) | Method of making a trench MOSFET with deposited oxide | |
| US20130026563A1 (en) | Structures and methods for forming high density trench field effect transistors | |
| JP5774261B2 (ja) | 炭化シリコン自己整合エピタキシャルｍｏｓｆｅｔおよびその製造方法 | |
| CN1294415A (zh) | 垂直mos晶体管 | |
| JPH08316478A (ja) | 逆ｔ形トランジスタの改良された製造方法 | |
| JP2004520724A (ja) | トレンチゲート半導体デバイスの製造 | |
| US7671441B2 (en) | Trench MOSFET with sidewall spacer gates | |
| JPH10223891A (ja) | 縦型ｍｏｓｆｅｔの製造方法及び縦型ｍｏｓｆｅｔ | |
| CN1536630A (zh) | 垂直mos晶体管的制造方法 | |
| KR20030083444A (ko) | 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법 | |
| JP2803548B2 (ja) | 半導体装置の製造方法 | |
| CN1492515A (zh) | Mos晶体管及其制造方法 | |
| JP2705254B2 (ja) | 半導体装置及びその製造方法 | |
| KR100306744B1 (ko) | 트렌치게이트전력소자의제조방법 | |
| CN1595660A (zh) | 一种体硅mos晶体管及其制作方法 | |
| US7211491B2 (en) | Method of fabricating gate electrode of semiconductor device | |
| KR100290890B1 (ko) | 반도체소자의제조방법 | |
| KR100199032B1 (ko) | 전력소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160311 Address after: Chiba County, Japan Patentee after: SEIKO INSTR INC Address before: Chiba County, Japan Patentee before: Seiko Instruments Inc. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Chiba County, Japan Patentee after: EPPs Lingke Co. Ltd. Address before: Chiba County, Japan Patentee before: SEIKO INSTR INC |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050810 Termination date: 20200602 |