JP5008246B2 - 縦形ｍｏｓトランジスタ - Google Patents
縦形ｍｏｓトランジスタ Download PDFInfo
- Publication number
- JP5008246B2 JP5008246B2 JP2003075344A JP2003075344A JP5008246B2 JP 5008246 B2 JP5008246 B2 JP 5008246B2 JP 2003075344 A JP2003075344 A JP 2003075344A JP 2003075344 A JP2003075344 A JP 2003075344A JP 5008246 B2 JP5008246 B2 JP 5008246B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- concentration
- trench
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 210000000746 body region Anatomy 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 description 24
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000012535 impurity Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トレンチ構造を有する縦形ＭＯＳトランジスタ、及びその製造方法に関する。
【０００２】
【従来の技術】
図２に従来のトレンチ構造を有する縦形ＭＯＳトランジスタの模式断面図を示す。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させた半導体基板を用意し、この半導体基板の表面からボディ領域と称する第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されている。
【０００３】
ここで、この第１導電型のソース領域と第２導電型のボディコンタクト領域は通常は同電位とするため図２のように表面で接触するようにレイアウトとし、同時にこのソース領域上とボディコンタクト領域上に設ける１つのコンタクトホールによって、７と８を電気的に接続している。そしてこの第１導電型のソース領域を貫通して単結晶シリコンをエッチングしてシリコントレンチ４を形成し、このシリコントレンチ内にゲート絶縁膜５及び、ゲート電極となる高濃度不純物を含んだ多結晶シリコン６を埋め込んでいる。またこの半導体基板裏面の第１導電型高濃度領域はドレイン金属電極１６に接続されている。
【０００４】
以上のような構造により、裏面側の第１導電型高濃度領域及び第１導電型エピタキシャル領域からなるドレイン領域から、表面側の第１導電型高濃度領域からなるソース領域へ流れる電流を、トレンチ側壁のゲート絶縁膜を介して、トレンチ内に埋め込んだゲートで制御する縦型ＭＯＳトランジスタとして機能させることができる。この方法は導電型をＮとＰに逆転させることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【０００５】
また、このトレンチ構造を有する縦形ＭＯＳトランジスタは、完全に縦方向にチャネルを形成するので、平面方向の微細化技術の適用が可能であるという特徴を有する。そのため微細化技術の発達に伴い、平面的なトランジスタ占有面積が小さくなり、近年素子単位面積当たりに流れるドレイン電流量が増加する傾向にある。
【０００６】
実際には図２のような断面構造を複数折り返して形成する事によりチャネル幅を増やし、ドレイン電流量を増加させ、任意の駆動能力を有するＭＯＳトランジスタとすることになる。
【０００７】
このような縦形ＭＯＳトランジスタは、例えば米国特許４７６７７２２などにその基本的な構造及び製造方法の概略が開示されている。
【０００８】
【特許文献】
米国特許４７６７７２２
【０００９】
【発明が解決しようとする課題】
しかし、このような縦形ＭＯＳトランジスタの構造及び製造方法では以下のような問題点が存在する。
【００１０】
まず第１にコンタクトホールを形成する場合、高濃度ソース領域及びボディコンタクト領域をまたがるように形成するため、両者の領域の合わせずれマージン分、大きい面積に設定する必要がある。また、ゲート電極とソース電極との導通を避けるため、トレンチパターンとのスペースを、合わせずれマージンを考慮して間隔を置いて設定する必要がある。そしてこれらが縦型ＭＯＳトランジスタの微細化を妨げる一因になっており、小型化・低コスト化あるいは駆動能力向上を阻害している。
【００１１】
第２に、先に述べたように縦型ＭＯＳトランジスタは近年微細化により、流すドレイン電流密度が増大する傾向にあり、それに伴い信頼性上や低抵抗化の上から金属の堆積膜厚も増加している。
【００１２】
ところが高濃度ソース領域上のコンタクトホール内に形成されるソース金属電極は、一般にスパッタ法により形成するが、堆積の異方性のため図２の１７に示すようなコンタクトのエッジ部分の金属被覆性が悪く、その部分の膜厚は平坦部分の半分程度、ひどいときは３分の１以下にまでなることがある。そのためここの部分の電流集中とそれによる断線や信頼性不良を避けるため、より厚く金属膜を形成する必要があるが、これはスループットやパターンの加工精度の悪化、ひいては材料コストの増大を招いている。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、この発明は、第１の導電型の半導体基板と、この体基板上に形成された第１の導電型のエピタキシャル成長層と、エピタキシャル成長層上に形成された第２の導電型のボディ領域と、第２の導電型のボディ領域上の一部の表面に形成された第２の導電型の高濃度ボディコンタクト領域と、第２の導電型のボディ領域上であって、高濃度ボディコンタクト領域以外の表面に形成された第１の導電型の高濃度ソース領域と、第２の導電型のボディ領域及び第１の導電型のソース領域を貫通し、第１導電型のエピタキシャル成長層の内部に達する深さまで形成されたシリコントレンチと、シリコントレンチの壁面及び底面に沿って形成されたゲート絶縁膜と、ゲート絶縁膜に囲まれるように、第１の導電型のソース領域の深さまで前記トレンチ内に埋め込まれた高濃度多結晶シリコンゲートと、多結晶シリコンゲート上であって、シリコントレンチ内に半導体基板表面まで埋め込まれた中間絶縁膜と、中間絶縁膜及び高濃度ソース領域及び高濃度ボディコンタクト領域に接するように平坦に形成した金属からなるソース電極と、半導体基板裏面に接続した金属からなるドレイン電極とを、備えたことを特徴とする縦形ＭＯＳトランジスタとした。
【００１４】
また上記に加え、高濃度多結晶シリコンゲート上の、シリコントレンチ側壁に絶縁物を備えた。
【００１５】
また先のシリコントレンチ側壁に備えた絶縁物がシリコン窒化膜であることとした。
【００１６】
また、シリコントレンチ内に埋め込まれた高濃度多結晶シリコンゲートの深さが０．５ｕｍから１．０ｕｍとした。
【００１７】
【発明の実施の形態】
以下にこの発明の実施の形態を図面に基づいて説明する。図１は本発明のＮチャネル縦形ＭＯＳトランジスタの断面図である。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させた半導体基板を用意し、この半導体基板の表面からボディ領域となる第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されており、それぞれ同一の金属膜で導通させる。ここで、そのためのコンタクトはシリコントレンチ以外のシリコン面を均一に露出させ、金属膜を半導体基板に平坦に接触させている。
【００１８】
このとき、トレンチ内の高濃度多結晶シリコンからなるゲート電極６と接触しないように、トレンチの中途まで高濃度多結晶シリコンを埋め込み、その上に絶縁膜を形成している。
【００１９】
またこの半導体基板裏面の第１導電型高濃度領域がドレイン金属電極に接続されしていることは従来と同様である。
【００２０】
トレンチ内の高濃度多結晶シリコンゲート電極６の深さは、０．５ｕｍ以上が望ましい。これは直上のソース金属電極１５との間に形成される容量により、高周波特性が阻害される事を防ぐためである。またこの高濃度多結晶シリコンゲート電極６の深さは高濃度ソース領域の拡散深さを考慮すると、１ｕｍ以下が望ましい。これ以上ソース領域を深く拡散させる熱処理を行うと、ボディ領域の深さも影響を受けて変動するためである。
【００２１】
つまりこの高濃度多結晶シリコンゲート電極の深さは０．５ｕｍから１ｕｍの間で設定する事が好ましい。
【００２２】
以上のような構造により、従来例と同様に、裏面側の第１導電型高濃度領域及び第１導電型エピタキシャル領域からなるドレイン領域から、表面側の第１導電型高濃度領域からなるソースへ領域へ流れる電流を、トレンチ側壁のゲート絶縁膜を介して、トレンチ内に埋め込んだ多結晶シリコンからなるゲートで制御する縦型ＭＯＳトランジスタとして機能させることができる。
【００２３】
さらに従来例で問題になっていた、コンタクトホールと高濃度ソース領域及び高濃度ボディ領域との合わせずれマージンや、コンタクトホールとトレンチとのスペースのずれを考慮したスペースを設ける必要が無いので、従来より小面積でトランジスタを形成でき、小型化・ひいては大電流化が実現できる。
【００２４】
また、図１に示されるように金属膜が完全に平坦で、従来例のように金属堆積必要部分に凹凸が存在しないので、従来のスパッタ法で金属を均一な膜厚で形成でき、電流が一部分に集中するという事が無く信頼性の高いソース電極が従来より薄い膜厚で形成できる。
【００２５】
また、この方法は導電型をＮまたはＰにすることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【００２６】
本発明を実現するための縦形ＭＯＳトランジスタの製造方法を図３から図１２に基づいてＮチャネル型を例に説明する。
【００２７】
まずＡｓまたはＳＢを、抵抗率にして０．００１Ω・ｃｍから０．０１Ω・ｃｍになるまでドープしたＮ型高濃度基板１上に、２ｅ１４／ｃｍ３から４ｅ１６／ｃｍ３の濃度のＰをドープした数μｍから数１０μｍの厚さのＮ型低濃度エピタキシャル層２を有する面方位１００の半導体基板を用意する（図３）。このＮ型エピタキシャル層の厚さ及び不純物濃度は、必要とされるドレイン・ソース間の耐圧及び電流駆動能力によって任意の条件のものを選ぶ。
【００２８】
次にこの縦形ＭＯＳトランジスタの、後にボディとなる領域を形成するために、Ｂを注入し、その後熱処理することにより、不純物濃度が２ｅ１６／ｃｍ３から５ｅ１７／ｃｍ３で深さが数μｍから１０数μｍまでの深さのＰ型ボディ領域３を形成する。次に、酸化膜またはレジストをマスクとしてトレンチを形成する領域の単結晶シリコンを露出させ、ＲＩＥによる異方性エッチング法で、ボディ領域を貫通する深さまでシリコンをエッチングし、シリコントレンチを形成する。
【００２９】
次に、高温犠牲酸化や、等方性ドライエッチングなど、よく知られた方法によりトレンチ角部を丸め、その後トレンチ側壁及び底面にゲート絶縁膜を形成する（図４）。
【００３０】
この後、まず高濃度の不純物を含んだ多結晶シリコンを、トレンチ幅に応じて、トレンチを完全に埋め込み、表面が平坦になるまでの厚さで堆積する（図５）。例えば、トレンチ幅が０．８μｍの場合、０．４μｍ以上の厚さの多結晶シリコンを堆積する。高濃度の不純物を含んだ多結晶シリコンの形成方法は、初めに不純物を含まない多結晶シリコンを堆積した後に、熱拡散またはイオン注入法ににより不純物を注入する方法や、多結晶シリコン堆積中に不純物を導入する方法など、任意の方法を用いることができる。
【００３１】
次に、半導体基板表面及びシリコントレンチ内部に形成した多結晶シリコンを、エッチバック法により、少なくとも半導体表面の多結晶シリコンが完全に無くなるまで除去する。このとき、トレンチ内の多結晶シリコンは故意に表面から０．５ｕｍから１．０ｕｍまでの深さまでエッチングさせる（図６）。このトレンチ内における多結晶シリコンの深さは、多結晶シリコンエッチング中において半導体表面が露出した際に、ラジカル量変化などで検出されるエッチング時間に基づいて調整する。
【００３２】
次に、通常のＭＯＳ製造工程と同様に、高濃度ソース領域を形成するためのＡｓの注入、高濃度ボディコンタクト領域を形成するためのＢまたはＢＦ2の注入及びそれらの活性化処理を行う（図７）。このとき、高濃度ソース領域がシリコントレンチ内の多結晶シリコンに達するまで拡散させる。
【００３３】
次に中間絶縁膜９を堆積し、高濃度多結晶シリコンが途中まで埋め込まれたシリコントレンチによる凹凸を平坦化させる。その方法としては例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）やＮＳＧ（Ｎｏｎ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などを下地にＢＳＧ（Ｂｏｒｏｎ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの軟化点の低い酸化膜をＣＶＤ法で形成し、アニールすることにより表面を平らにする（図８）。
【００３４】
その後エッチバック法により中間絶縁膜をエッチングし、トレンチ内に中間絶縁膜を残しつつ、高濃度ソース領域７及び高濃度ボディコンタクト領域８を露出させる（図９）。
【００３５】
次に、ソース及びボディの電位をとるための金属膜１５を形成する（図１０）。従来であれば中間絶縁膜にコンタクトホールを開けることで選択的に高濃度ソース領域及び高濃度ボディ領域のみに金属膜が接触する方法であったが、本発明ではトレンチ内の高濃度多結晶シリコン６が中間絶縁膜に覆われているためトランジスタ領域全面に金属膜を形成したままで金属コンタクトが達成できる。また既にエッチバックにより基板表面が平坦化されているので、形成する金属膜も高い平坦度を有する。
【００３６】
最後に詳細は図示しないが、表面保護膜の形成、裏面研削、裏面ドレイン金属電極形成を経て本発明の縦型ＭＯＳトランジスタが完成する（図１１）。
【００３７】
以上の製造工程及び構造をもつ本発明の縦形ＭＯＳトランジスタは、以下のような特徴をもつ。
【００３８】
まず１つめはコンタクトホールと高濃度ソース領域及び高濃度ボディ領域の合わせずれマージンや、コンタクトホールとシリコントレンチの合わせずれマージンを考慮せずにｓｅｌｆ−Ａｌｉｇｎにて形成できるので、省面積化による低コスト化もしくは小型大電流駆動を実現できる。
【００３９】
２つめは、従来例のようなソース金属電極の局所的な薄膜化がなくなり、平坦な金属膜を作成できる。そのため均一に電流が流れるようになり配線の信頼性が向上するとともに、金属の厚膜化によるコストアップ、スループット低下を軽減する事ができ、加工性向上により安定的に縦型ＭＯＳトランジスタを作成する事ができる。
【００４０】
また、別の実施例として図１２のようにしてもよい。図１２では高濃度多結晶シリコン上のトレンチ側壁に窒化膜などのサイドスペーサーを形成している。一般的に縦形ＭＯＳトランジスタにおいて、高濃度多結晶シリコンと高濃度ソース領域の間の酸化膜は、電界が集中しやすいという事と、工程上この部分の酸化膜がエッチングやダメージによる膜質劣化を起こしやすいという事により、酸化膜耐圧や長期信頼性の低下などの不良がおきやすい。本発明の実施例の図１２に示すように、この部分に窒化膜を形成する事により、これらの不良を回避する事ができるという効果がある。
【００４１】
このサイドスペーサーは本発明の製造工程の一部を示す図７において、窒化膜を堆積し、異方性ドライエッチングを施す事で、達成できる。
【００４２】
【発明の効果】
本発明によれば、縦形ＭＯＳトランジスタの小型化・高駆動能力が達成できる。高信頼性の縦型ＭＯＳトランジスタを提供できるとともに、工程の短縮や材料費の削減、歩留まり向上による低価格化が実現できる。
【図面の簡単な説明】
【図１】本発明の縦形ＭＯＳトランジスタの模式断面図である。
【図２】従来の縦形ＭＯＳトランジスタの模式断面図である。
【図３】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程１の断面図である。
【図４】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程２の断面図である。
【図５】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程３の断面図である。
【図６】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程４の断面図である。
【図７】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程５の断面図である。
【図８】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程６の断面図である。
【図９】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程７の断面図である。
【図１０】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程８の断面図である。
【図１１】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程９の断面図である。
【図１２】本発明の縦形ＭＯＳトランジスタの別の実施例の模式断面図である。
【符号の説明】
１ 第１導電型高濃度基板
２ 第１導電型エピタキシャル層
３ 第２導電型ボディ領域
４ シリコントレンチ
５ ゲート絶縁膜
６ 多結晶シリコンゲート電極
７ 第１導電型高濃度ソース領域
８ 第２導電型高濃度ボディコンタクト領域
９ 中間絶縁膜
１０ グレイン境界
【発明の属する技術分野】
本発明は、トレンチ構造を有する縦形ＭＯＳトランジスタ、及びその製造方法に関する。
【０００２】
【従来の技術】
図２に従来のトレンチ構造を有する縦形ＭＯＳトランジスタの模式断面図を示す。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させた半導体基板を用意し、この半導体基板の表面からボディ領域と称する第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されている。
【０００３】
ここで、この第１導電型のソース領域と第２導電型のボディコンタクト領域は通常は同電位とするため図２のように表面で接触するようにレイアウトとし、同時にこのソース領域上とボディコンタクト領域上に設ける１つのコンタクトホールによって、７と８を電気的に接続している。そしてこの第１導電型のソース領域を貫通して単結晶シリコンをエッチングしてシリコントレンチ４を形成し、このシリコントレンチ内にゲート絶縁膜５及び、ゲート電極となる高濃度不純物を含んだ多結晶シリコン６を埋め込んでいる。またこの半導体基板裏面の第１導電型高濃度領域はドレイン金属電極１６に接続されている。
【０００４】
以上のような構造により、裏面側の第１導電型高濃度領域及び第１導電型エピタキシャル領域からなるドレイン領域から、表面側の第１導電型高濃度領域からなるソース領域へ流れる電流を、トレンチ側壁のゲート絶縁膜を介して、トレンチ内に埋め込んだゲートで制御する縦型ＭＯＳトランジスタとして機能させることができる。この方法は導電型をＮとＰに逆転させることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【０００５】
また、このトレンチ構造を有する縦形ＭＯＳトランジスタは、完全に縦方向にチャネルを形成するので、平面方向の微細化技術の適用が可能であるという特徴を有する。そのため微細化技術の発達に伴い、平面的なトランジスタ占有面積が小さくなり、近年素子単位面積当たりに流れるドレイン電流量が増加する傾向にある。
【０００６】
実際には図２のような断面構造を複数折り返して形成する事によりチャネル幅を増やし、ドレイン電流量を増加させ、任意の駆動能力を有するＭＯＳトランジスタとすることになる。
【０００７】
このような縦形ＭＯＳトランジスタは、例えば米国特許４７６７７２２などにその基本的な構造及び製造方法の概略が開示されている。
【０００８】
【特許文献】
米国特許４７６７７２２
【０００９】
【発明が解決しようとする課題】
しかし、このような縦形ＭＯＳトランジスタの構造及び製造方法では以下のような問題点が存在する。
【００１０】
まず第１にコンタクトホールを形成する場合、高濃度ソース領域及びボディコンタクト領域をまたがるように形成するため、両者の領域の合わせずれマージン分、大きい面積に設定する必要がある。また、ゲート電極とソース電極との導通を避けるため、トレンチパターンとのスペースを、合わせずれマージンを考慮して間隔を置いて設定する必要がある。そしてこれらが縦型ＭＯＳトランジスタの微細化を妨げる一因になっており、小型化・低コスト化あるいは駆動能力向上を阻害している。
【００１１】
第２に、先に述べたように縦型ＭＯＳトランジスタは近年微細化により、流すドレイン電流密度が増大する傾向にあり、それに伴い信頼性上や低抵抗化の上から金属の堆積膜厚も増加している。
【００１２】
ところが高濃度ソース領域上のコンタクトホール内に形成されるソース金属電極は、一般にスパッタ法により形成するが、堆積の異方性のため図２の１７に示すようなコンタクトのエッジ部分の金属被覆性が悪く、その部分の膜厚は平坦部分の半分程度、ひどいときは３分の１以下にまでなることがある。そのためここの部分の電流集中とそれによる断線や信頼性不良を避けるため、より厚く金属膜を形成する必要があるが、これはスループットやパターンの加工精度の悪化、ひいては材料コストの増大を招いている。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、この発明は、第１の導電型の半導体基板と、この体基板上に形成された第１の導電型のエピタキシャル成長層と、エピタキシャル成長層上に形成された第２の導電型のボディ領域と、第２の導電型のボディ領域上の一部の表面に形成された第２の導電型の高濃度ボディコンタクト領域と、第２の導電型のボディ領域上であって、高濃度ボディコンタクト領域以外の表面に形成された第１の導電型の高濃度ソース領域と、第２の導電型のボディ領域及び第１の導電型のソース領域を貫通し、第１導電型のエピタキシャル成長層の内部に達する深さまで形成されたシリコントレンチと、シリコントレンチの壁面及び底面に沿って形成されたゲート絶縁膜と、ゲート絶縁膜に囲まれるように、第１の導電型のソース領域の深さまで前記トレンチ内に埋め込まれた高濃度多結晶シリコンゲートと、多結晶シリコンゲート上であって、シリコントレンチ内に半導体基板表面まで埋め込まれた中間絶縁膜と、中間絶縁膜及び高濃度ソース領域及び高濃度ボディコンタクト領域に接するように平坦に形成した金属からなるソース電極と、半導体基板裏面に接続した金属からなるドレイン電極とを、備えたことを特徴とする縦形ＭＯＳトランジスタとした。
【００１４】
また上記に加え、高濃度多結晶シリコンゲート上の、シリコントレンチ側壁に絶縁物を備えた。
【００１５】
また先のシリコントレンチ側壁に備えた絶縁物がシリコン窒化膜であることとした。
【００１６】
また、シリコントレンチ内に埋め込まれた高濃度多結晶シリコンゲートの深さが０．５ｕｍから１．０ｕｍとした。
【００１７】
【発明の実施の形態】
以下にこの発明の実施の形態を図面に基づいて説明する。図１は本発明のＮチャネル縦形ＭＯＳトランジスタの断面図である。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させた半導体基板を用意し、この半導体基板の表面からボディ領域となる第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されており、それぞれ同一の金属膜で導通させる。ここで、そのためのコンタクトはシリコントレンチ以外のシリコン面を均一に露出させ、金属膜を半導体基板に平坦に接触させている。
【００１８】
このとき、トレンチ内の高濃度多結晶シリコンからなるゲート電極６と接触しないように、トレンチの中途まで高濃度多結晶シリコンを埋め込み、その上に絶縁膜を形成している。
【００１９】
またこの半導体基板裏面の第１導電型高濃度領域がドレイン金属電極に接続されしていることは従来と同様である。
【００２０】
トレンチ内の高濃度多結晶シリコンゲート電極６の深さは、０．５ｕｍ以上が望ましい。これは直上のソース金属電極１５との間に形成される容量により、高周波特性が阻害される事を防ぐためである。またこの高濃度多結晶シリコンゲート電極６の深さは高濃度ソース領域の拡散深さを考慮すると、１ｕｍ以下が望ましい。これ以上ソース領域を深く拡散させる熱処理を行うと、ボディ領域の深さも影響を受けて変動するためである。
【００２１】
つまりこの高濃度多結晶シリコンゲート電極の深さは０．５ｕｍから１ｕｍの間で設定する事が好ましい。
【００２２】
以上のような構造により、従来例と同様に、裏面側の第１導電型高濃度領域及び第１導電型エピタキシャル領域からなるドレイン領域から、表面側の第１導電型高濃度領域からなるソースへ領域へ流れる電流を、トレンチ側壁のゲート絶縁膜を介して、トレンチ内に埋め込んだ多結晶シリコンからなるゲートで制御する縦型ＭＯＳトランジスタとして機能させることができる。
【００２３】
さらに従来例で問題になっていた、コンタクトホールと高濃度ソース領域及び高濃度ボディ領域との合わせずれマージンや、コンタクトホールとトレンチとのスペースのずれを考慮したスペースを設ける必要が無いので、従来より小面積でトランジスタを形成でき、小型化・ひいては大電流化が実現できる。
【００２４】
また、図１に示されるように金属膜が完全に平坦で、従来例のように金属堆積必要部分に凹凸が存在しないので、従来のスパッタ法で金属を均一な膜厚で形成でき、電流が一部分に集中するという事が無く信頼性の高いソース電極が従来より薄い膜厚で形成できる。
【００２５】
また、この方法は導電型をＮまたはＰにすることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【００２６】
本発明を実現するための縦形ＭＯＳトランジスタの製造方法を図３から図１２に基づいてＮチャネル型を例に説明する。
【００２７】
まずＡｓまたはＳＢを、抵抗率にして０．００１Ω・ｃｍから０．０１Ω・ｃｍになるまでドープしたＮ型高濃度基板１上に、２ｅ１４／ｃｍ３から４ｅ１６／ｃｍ３の濃度のＰをドープした数μｍから数１０μｍの厚さのＮ型低濃度エピタキシャル層２を有する面方位１００の半導体基板を用意する（図３）。このＮ型エピタキシャル層の厚さ及び不純物濃度は、必要とされるドレイン・ソース間の耐圧及び電流駆動能力によって任意の条件のものを選ぶ。
【００２８】
次にこの縦形ＭＯＳトランジスタの、後にボディとなる領域を形成するために、Ｂを注入し、その後熱処理することにより、不純物濃度が２ｅ１６／ｃｍ３から５ｅ１７／ｃｍ３で深さが数μｍから１０数μｍまでの深さのＰ型ボディ領域３を形成する。次に、酸化膜またはレジストをマスクとしてトレンチを形成する領域の単結晶シリコンを露出させ、ＲＩＥによる異方性エッチング法で、ボディ領域を貫通する深さまでシリコンをエッチングし、シリコントレンチを形成する。
【００２９】
次に、高温犠牲酸化や、等方性ドライエッチングなど、よく知られた方法によりトレンチ角部を丸め、その後トレンチ側壁及び底面にゲート絶縁膜を形成する（図４）。
【００３０】
この後、まず高濃度の不純物を含んだ多結晶シリコンを、トレンチ幅に応じて、トレンチを完全に埋め込み、表面が平坦になるまでの厚さで堆積する（図５）。例えば、トレンチ幅が０．８μｍの場合、０．４μｍ以上の厚さの多結晶シリコンを堆積する。高濃度の不純物を含んだ多結晶シリコンの形成方法は、初めに不純物を含まない多結晶シリコンを堆積した後に、熱拡散またはイオン注入法ににより不純物を注入する方法や、多結晶シリコン堆積中に不純物を導入する方法など、任意の方法を用いることができる。
【００３１】
次に、半導体基板表面及びシリコントレンチ内部に形成した多結晶シリコンを、エッチバック法により、少なくとも半導体表面の多結晶シリコンが完全に無くなるまで除去する。このとき、トレンチ内の多結晶シリコンは故意に表面から０．５ｕｍから１．０ｕｍまでの深さまでエッチングさせる（図６）。このトレンチ内における多結晶シリコンの深さは、多結晶シリコンエッチング中において半導体表面が露出した際に、ラジカル量変化などで検出されるエッチング時間に基づいて調整する。
【００３２】
次に、通常のＭＯＳ製造工程と同様に、高濃度ソース領域を形成するためのＡｓの注入、高濃度ボディコンタクト領域を形成するためのＢまたはＢＦ2の注入及びそれらの活性化処理を行う（図７）。このとき、高濃度ソース領域がシリコントレンチ内の多結晶シリコンに達するまで拡散させる。
【００３３】
次に中間絶縁膜９を堆積し、高濃度多結晶シリコンが途中まで埋め込まれたシリコントレンチによる凹凸を平坦化させる。その方法としては例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）やＮＳＧ（Ｎｏｎ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などを下地にＢＳＧ（Ｂｏｒｏｎ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの軟化点の低い酸化膜をＣＶＤ法で形成し、アニールすることにより表面を平らにする（図８）。
【００３４】
その後エッチバック法により中間絶縁膜をエッチングし、トレンチ内に中間絶縁膜を残しつつ、高濃度ソース領域７及び高濃度ボディコンタクト領域８を露出させる（図９）。
【００３５】
次に、ソース及びボディの電位をとるための金属膜１５を形成する（図１０）。従来であれば中間絶縁膜にコンタクトホールを開けることで選択的に高濃度ソース領域及び高濃度ボディ領域のみに金属膜が接触する方法であったが、本発明ではトレンチ内の高濃度多結晶シリコン６が中間絶縁膜に覆われているためトランジスタ領域全面に金属膜を形成したままで金属コンタクトが達成できる。また既にエッチバックにより基板表面が平坦化されているので、形成する金属膜も高い平坦度を有する。
【００３６】
最後に詳細は図示しないが、表面保護膜の形成、裏面研削、裏面ドレイン金属電極形成を経て本発明の縦型ＭＯＳトランジスタが完成する（図１１）。
【００３７】
以上の製造工程及び構造をもつ本発明の縦形ＭＯＳトランジスタは、以下のような特徴をもつ。
【００３８】
まず１つめはコンタクトホールと高濃度ソース領域及び高濃度ボディ領域の合わせずれマージンや、コンタクトホールとシリコントレンチの合わせずれマージンを考慮せずにｓｅｌｆ−Ａｌｉｇｎにて形成できるので、省面積化による低コスト化もしくは小型大電流駆動を実現できる。
【００３９】
２つめは、従来例のようなソース金属電極の局所的な薄膜化がなくなり、平坦な金属膜を作成できる。そのため均一に電流が流れるようになり配線の信頼性が向上するとともに、金属の厚膜化によるコストアップ、スループット低下を軽減する事ができ、加工性向上により安定的に縦型ＭＯＳトランジスタを作成する事ができる。
【００４０】
また、別の実施例として図１２のようにしてもよい。図１２では高濃度多結晶シリコン上のトレンチ側壁に窒化膜などのサイドスペーサーを形成している。一般的に縦形ＭＯＳトランジスタにおいて、高濃度多結晶シリコンと高濃度ソース領域の間の酸化膜は、電界が集中しやすいという事と、工程上この部分の酸化膜がエッチングやダメージによる膜質劣化を起こしやすいという事により、酸化膜耐圧や長期信頼性の低下などの不良がおきやすい。本発明の実施例の図１２に示すように、この部分に窒化膜を形成する事により、これらの不良を回避する事ができるという効果がある。
【００４１】
このサイドスペーサーは本発明の製造工程の一部を示す図７において、窒化膜を堆積し、異方性ドライエッチングを施す事で、達成できる。
【００４２】
【発明の効果】
本発明によれば、縦形ＭＯＳトランジスタの小型化・高駆動能力が達成できる。高信頼性の縦型ＭＯＳトランジスタを提供できるとともに、工程の短縮や材料費の削減、歩留まり向上による低価格化が実現できる。
【図面の簡単な説明】
【図１】本発明の縦形ＭＯＳトランジスタの模式断面図である。
【図２】従来の縦形ＭＯＳトランジスタの模式断面図である。
【図３】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程１の断面図である。
【図４】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程２の断面図である。
【図５】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程３の断面図である。
【図６】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程４の断面図である。
【図７】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程５の断面図である。
【図８】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程６の断面図である。
【図９】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程７の断面図である。
【図１０】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程８の断面図である。
【図１１】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程９の断面図である。
【図１２】本発明の縦形ＭＯＳトランジスタの別の実施例の模式断面図である。
【符号の説明】
１ 第１導電型高濃度基板
２ 第１導電型エピタキシャル層
３ 第２導電型ボディ領域
４ シリコントレンチ
５ ゲート絶縁膜
６ 多結晶シリコンゲート電極
７ 第１導電型高濃度ソース領域
８ 第２導電型高濃度ボディコンタクト領域
９ 中間絶縁膜
１０ グレイン境界
Claims (2)
- 第１の導電型の半導体基板と、
前記半導体基板上に形成された第１の導電型のエピタキシャル成長層と、
前記エピタキシャル成長層上に形成された第２の導電型のボディ領域と、
前記第２の導電型のボディ領域上の一部の表面に形成された第２の導電型の高濃度ボディコンタクト領域と、
前記第２の導電型のボディ領域上であって、前記高濃度ボディコンタクト領域以外の表面に形成された第１の導電型の高濃度ソース領域と
前記第２の導電型のボディ領域及び前記第１の導電型の高濃度ソース領域を貫通し、前記第１導電型のエピタキシャル成長層の内部に達する深さまで形成されたシリコントレンチと、
前記シリコントレンチの壁面及び底面に沿って形成されたゲート絶縁膜と、
前記ゲート絶縁膜に囲まれるように、前記第１の導電型の高濃度ソース領域の深さまで前記シリコントレンチ内に埋め込まれた高濃度の多結晶シリコンゲートと、
前記多結晶シリコンゲート上の、前記シリコントレンチの側壁に配置された、窒化膜からなるサイドスペーサーと、
前記多結晶シリコンゲート上及び前記サイドスペーサー上に直接接して、前記シリコントレンチ内に前記半導体基板の表面まで埋め込まれた軟化点の低いシリコン酸化膜を主とする中間絶縁膜と、
前記中間絶縁膜及び前記高濃度ソース領域及び前記高濃度ボディコンタクト領域に接するように平坦に形成した金属からなるソース電極と、
前記半導体基板の裏面に接続した金属からなるドレイン電極と、を備えたことを特徴とする縦形ＭＯＳトランジスタ。 - 前記シリコントレンチ内に埋め込まれた高濃度多結晶シリコンゲートの深さが０．５ｕｍから１．０ｕｍである請求項１記載の縦形ＭＯＳトランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075344A JP5008246B2 (ja) | 2003-03-19 | 2003-03-19 | 縦形ｍｏｓトランジスタ |
| US10/803,779 US20040188741A1 (en) | 2003-03-19 | 2004-03-18 | Vertical MOS transistor |
| CNA2004100326360A CN1532944A (zh) | 2003-03-19 | 2004-03-19 | 立式mos晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075344A JP5008246B2 (ja) | 2003-03-19 | 2003-03-19 | 縦形ｍｏｓトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004288670A JP2004288670A (ja) | 2004-10-14 |
| JP5008246B2 true JP5008246B2 (ja) | 2012-08-22 |
Family
ID=32984774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003075344A Expired - Fee Related JP5008246B2 (ja) | 2003-03-19 | 2003-03-19 | 縦形ｍｏｓトランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040188741A1 (ja) |
| JP (1) | JP5008246B2 (ja) |
| CN (1) | CN1532944A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110198689A1 (en) * | 2010-02-17 | 2011-08-18 | Suku Kim | Semiconductor devices containing trench mosfets with superjunctions |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354780A (ja) * | 1998-06-03 | 1999-12-24 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| US6351009B1 (en) * | 1999-03-01 | 2002-02-26 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
| JP4860022B2 (ja) * | 2000-01-25 | 2012-01-25 | エルピーダメモリ株式会社 | 半導体集積回路装置の製造方法 |
-
2003
- 2003-03-19 JP JP2003075344A patent/JP5008246B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-18 US US10/803,779 patent/US20040188741A1/en not_active Abandoned
- 2004-03-19 CN CNA2004100326360A patent/CN1532944A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20040188741A1 (en) | 2004-09-30 |
| JP2004288670A (ja) | 2004-10-14 |
| CN1532944A (zh) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7341896B2 (en) | Method of manufacturing a vertical MOS transistor | |
| US5877528A (en) | Structure to provide effective channel-stop in termination areas for trenched power transistors | |
| JP5089284B2 (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
| JP3773755B2 (ja) | 縦形ｍｏｓトランジスタ及びその製造方法 | |
| US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
| JP4860821B2 (ja) | 半導体デバイス製造方法 | |
| JP2837014B2 (ja) | 半導体装置及びその製造方法 | |
| JP3246753B2 (ja) | 縦形トランジスタ | |
| JP2751612B2 (ja) | 縦型パワートランジスタ及びその製造方法 | |
| JP2001189456A (ja) | 縦形ｍｏｓトランジスタ及びその製造方法 | |
| JPH09505689A (ja) | セル型ｍｏｓトランジスタアレイ用のダイヤモンド形状ゲートメッシュ | |
| JPH0774352A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| US20060240625A1 (en) | Power semiconductor device having improved performance and method | |
| CN109716531B (zh) | 碳化硅半导体装置 | |
| US4845051A (en) | Buried gate JFET | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| JP3968860B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH07249770A (ja) | 半導体装置及びその製造方法 | |
| JPH11261066A (ja) | 二重フィールド板構造を有する電力素子 | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| US20090085104A1 (en) | Semiconductor device and method for manufacturing | |
| JP5008246B2 (ja) | 縦形ｍｏｓトランジスタ | |
| EP0805497B1 (en) | Method of fabrication of a bipolar transistor | |
| JP3646343B2 (ja) | 半導体装置の製造方法 | |
| JPH10335660A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100908 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101015 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120529 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5008246 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |