CN109346512A - 一种半导体器件的终端结构及其制造方法 - Google Patents

一种半导体器件的终端结构及其制造方法 Download PDF

Info

Publication number
CN109346512A
CN109346512A CN201811356122.9A CN201811356122A CN109346512A CN 109346512 A CN109346512 A CN 109346512A CN 201811356122 A CN201811356122 A CN 201811356122A CN 109346512 A CN109346512 A CN 109346512A
Authority
CN
China
Prior art keywords
field limiting
limiting ring
region
conduction type
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811356122.9A
Other languages
English (en)
Inventor
刘锋
周祥瑞
殷允超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Original Assignee
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU JIEJIE MICROELECTRONICS CO Ltd filed Critical JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority to CN201811356122.9A priority Critical patent/CN109346512A/zh
Publication of CN109346512A publication Critical patent/CN109346512A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体器件的终端结构及其制造方法，在终端保护区，第一导电类型漂移区内设有若干个环间距相同的场限环，且从有源区指向终端区的方向上，第一个场限环和最后一个场限环为连续场限环，连续场限环间设置有若干个间隔场限环，间隔场限环由若干个间隔分布的场限环注入区包围呈环形，且若干个间隔场限环、间隔场限环与连续场限环均连成一片，形成以场限环注入区为中心的浓度渐变梯度；本发明器件制造方法与现有半导体工艺兼容，不仅能提高器件的耐压能力，且能减小终端的宽度，增大有源区的面积，进而降低器件导通电阻。

Description

一种半导体器件的终端结构及其制造方法
技术领域
本发明涉及一种半导体器件结构及其制造方法，尤其是一种半导体器件的终端结构及其制造方法，属于半导体器件的制造技术领域。
背景技术
在功率半导体器件领域，现有的金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）通常采用场限环结构作为终端结构，所述传统结构的终端保护区在第一导电类型漂移区2上设有至少一个第二导电类型场限环5，利用多个场限环的分压作用，用来改善芯片外围的局部电场集中效应，从而提升芯片的击穿电压及可靠性，虽然场限环结构能够有效提高终端耐压，但对于高压产品，想进一步提高耐压，需增加场限环的数量，这样会使得终端的宽度较大，有源区面积减小，不利于降低导通电阻。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种能提高耐压能力的半导体器件终端结构及其制造方法，该器件制造方法与现有半导体工艺兼容，不仅能提高器件的耐压能力，且能减小终端的宽度，增大有源区的面积，进而降低器件导通电阻。
为实现以上技术目的，本发明的技术方案是：一种半导体器件的终端结构，包括终端保护区，所述终端保护区环绕在元胞区的周围，所述终端保护区包括半导体基板，所述半导体基板包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型漂移区，其特征在于，在终端保护区，所述第一导电类型漂移区内设有若干个环间距相同的场限环，且从有源区指向终端区的方向上，第一个场限环和最后一个场限环为连续场限环，连续场限环间设置有若干个间隔场限环，所述间隔场限环由若干个间隔分布的场限环注入区包围呈环形，且若干个间隔场限环、间隔场限环与连续场限环均连成一片，形成以场限环注入区为中心的浓度渐变梯度。
进一步地，在终端保护区，所述第一导电类型漂移区上设有场氧化层，所述场氧化层上覆盖有间隔分布的栅极导电多晶硅和浮空导电多晶硅，所述栅极导电多晶硅、浮空导电多晶硅及场氧化层上覆盖有绝缘介质层，所述绝缘介质层上设有栅极金属与终端金属，所述栅极金属穿过绝缘介质层内的通孔与栅极导电多晶硅接触，所述终端金属穿过绝缘介质层内的通孔与浮空导电多晶硅接触。
进一步地，在终端保护区的最外侧还设有截止环结构，所述截止环结构包括位于第一导电类型漂移区内的第二导电类型阱区、位于第二导电类型阱区内的第一导电类型阱区及截止环金属，所述截止环金属穿过绝缘介质层分别与浮空导电多晶硅、第一导电类型阱区接触。
进一步地，在有源区，在所述第一导电类型漂移区内设有第二导电类型体区、位于所述第二导电类型体区内的第一导电类型源区及位于第二导电类型体区间的栅氧化层、栅极导电多晶硅，所述栅氧化层位于栅极导电多晶硅下方，所述栅极导电多晶硅上覆盖有绝缘介质层，所述绝缘介质层的通孔内填充有源极金属，所述源极金属穿过绝缘介质层内的通孔与第二导电类型体区内的第一导电类型源区接触。
进一步地，在有源区到终端保护区的过渡区，靠近有源区的连续场限环与第一导电类型漂移区内的第二导电类型体区连接，且第二导电类型体区的结深小于场限环的结深。
为了进一步实现以上技术目的，本发明还提出一种半导体器件的终端结构的制造方法，其特征是，包括如下步骤：
步骤一. 提供一半导体基板，所述半导体基板包括第一导电类型漂移区以及位于所述第一导电类型漂移区下方的第一导电类型衬底，所述第一导电类型漂移区的上表面为半导体基板的第一主面，第一导电类型衬底的下表面为半导体基板的第二主面；
步骤二. 在第一主面上淀积掩膜层，通过第一块光刻板遮挡选择性刻蚀掩膜层，形成图形化的场限环注入窗口；
步骤三. 在场限环注入窗口内注入第二导电类型离子后，然后进行推阱，在第一导电类型漂移区内得到两端的连续场限环及位于连续场限环间的若干个间隔场限环，然后去除掩膜层，
步骤四. 在第一主面上淀积一层厚氧化层，在第二块光刻板的遮挡下，对厚氧化层进行刻蚀，得到位于终端保护区第一主面上的场氧化层；
步骤五. 在场氧化层及第一主面上淀积氧化层，在氧化层上淀积多晶硅；
步骤六. 在第三块光刻板的遮挡下，对多晶硅进行刻蚀，得到栅极导电多晶硅、位于栅极导电多晶硅下方的栅氧化层及浮空导电多晶硅；
步骤七. 在栅极导电多晶硅和场氧化层的阻挡下，在器件表面注入第二导电类型离子，并推阱，得到位于终端保护区外侧的第二导电类型阱区；
步骤八. 在第四块光刻板的遮挡下，在器件表面继续注入第一导电类型离子，并退火，在第二导电类型阱区内形成第一导电类型阱区；
步骤九. 在栅极导电多晶硅、浮空导电多晶硅及场氧化层表面淀积绝缘介质层；
步骤十. 在第五块光刻板遮挡下，选择性刻蚀绝缘介质层，形成穿通绝缘介质层的通孔；
步骤十一. 在通孔内淀积金属，并使用第六块光刻板选择性刻蚀金属，在终端区，形成栅极金属、终端金属及截止环金属，在有源区形成源极金属；
步骤十二. 在第二主面上淀积金属，形成漏极金属。
进一步地，在步骤二中，所述图形化的场限环注入窗口的环间距相同，从有源区指向终端区的方向上，第一个场限环注入窗口和最后一个场限环注入窗口均为完整的环形注入窗口，其间设置有若干个间隔分布的场限环注入窗口。
进一步地，在步骤三中，若干个间隔场限环、间隔场限环与连续场限环均连成一片，形成以场限环注入区为中心的浓度渐变梯度。
进一步地，在有源区，所述步骤七中，在导电多晶硅和场氧化层的阻挡下，在器件表面注入第二导电类型离子，并推阱，在第一导电类型漂移区内形成第二导电类型体区；
所述步骤八中，在第四块光刻板的遮挡下，在器件表面继续注入第一导电类型离子，并退火，在第二导电类型体区内形成第一导电类型源区。
进一步地，对于N型半导体器件，所述第一导电类型为N型，第二导电类型为P型；对P型半导体器件，所述第一导电类型为P型，第二导电类型为P型。
与传统功率半导体器件终端相比，本发明具有以下优点：
1) 本发明通过设计间隔分布呈环形的间隔场限环注入区，并进行场限环注入推阱，使得所有注入区域相互连成一片，并形成一个以场限环注入区为中心的掺杂浓度呈一定梯度变化的缓变结；当器件反向偏置时，由于场限环区的离子浓度呈一定梯度变化，使得终端保护区的场限环区几乎完全被耗尽，从而大大提升了器件终端的耐压能力；
2）本发明相比于现有半导体器件提高了终端耐压，且不需要增加场限环的数量，因此在承受相同耐压的条件下，本发明能够减小终端宽度，增大有源区的有效面积，进而可减小器件的导通电阻（如600V平面栅MOS器件，现有的终端宽度通常占用约250um，导致占用芯片面积较大，本发明终端宽度可减少到原来宽度的60%以内，使终端宽度缩短到150um以内）；
3）本发明方法不增加任何工艺难度和工艺成本，且与现有半导体工艺兼容；根据实际设计所需耐压与导通电阻的要求，只需合理设计间隔场限环的注入区和非注入区的比例。
附图说明
附图1为本发明实施例1的剖面结构示意图。
附图2为本发明实施例1形成第一导电类型漂移区的剖视结构示意图。
附图3为本发明实施例1形成掩膜层窗口的剖视结构示意图。
附图4为本发明实施例1场限环注入后的剖视结构示意图。
附图5为本发明实施例1场限环注入后的俯视结构示意图。
附图6为本发明实施例1形成连续场限环和间隔场限环后的剖视结构示意图。
附图7为本发明实施例1形成场氧化层的剖视结构示意图。
附图8为本发明实施例1形成栅氧化层、栅极导电多晶硅、浮空导电多晶硅的剖视结构示意图。
附图9为本发明实施例1形成P型体区、N型源区、P型阱区和N型阱区的剖视结构示意图。
附图10为本发明实施例1形成绝缘介质层的剖视结构示意图。
附图标记说明：1—N型衬底；2—N型漂移区；3—连续场限环；4—间隔场限环；5—场限环注入区；6—场氧化层；7—栅氧化层；8—栅极导电多晶硅；9—绝缘介质层；10—源极金属；11—栅极金属；12—终端金属；13—P型体区；14—N型源区；15—P型阱区；16—N型阱区；17—截止环金属；18—浮空导电多晶硅；19—掩膜层；20—场限环注入窗口；21—漏极金属；001—第一主面；002—第二主面。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本发明不限于以下的实施方式，在以下的说明中所参照的各图是为了能够对本发明的内容进行理解而设置的，即本发明不限于各图所举例的器件结构，适用于所有半导体器件的终端结构（如平面栅型MOS、沟槽栅型MOS及IGBT等）。
如附图1所示，以N型平面栅型MOSFET半导体器件为例，所述第一导电类型为N型导电，所述第二导电类型为P型导电；一种半导体器件的终端结构，包括终端保护区，所述终端保护区环绕在有源区的周围；
如附图5所示，在终端保护区，所述终端保护区包括半导体基板，所述半导体基板包括N型衬底1及位于N型衬底1上的N型漂移区2，在终端保护区，所述N型漂移区2内设有若干个环间距相同的场限环，且从有源区指向终端区的方向上，第一个场限环和最后一个场限环为连续场限环3，连续场限环3间设置有若干个间隔场限环4，所述间隔场限环4由若干个间隔分布的场限环注入区5包围呈环形，且若干个间隔场限环4、间隔场限环4与连续场限环3均连成一片，形成以场限环注入区5为中心的浓度渐变梯度；
所述N型漂移区2上设有场氧化层6，所述场氧化层6上覆盖有间隔分布的栅极导电多晶硅8和浮空导电多晶硅18，所述栅极导电多晶硅8、浮空导电多晶硅18及场氧化层6上覆盖有绝缘介质层9，所述缘介质层9上设有栅极金属11与终端金属12，所述栅极金属11穿过绝缘介质层9内的通孔与栅极导电多晶硅8接触，所述终端金属12穿过绝缘介质层9内的通孔与浮空导电多晶硅18接触；
在终端保护区的最外侧还设有截止环结构，所述截止环结构包括位于N型漂移区2内的P型阱区15、位于P型阱区15内的N型阱区16及截止环金属17，所述截止环金属17穿过绝缘介质层9分别与浮空导电多晶硅18、N型阱区16接触。
在有源区，在所述N型漂移区2内设有P型体区13、位于所述P型体区13内的N型源区14及位于P型体区13间的栅氧化层7、栅极导电多晶硅8，所述栅氧化层7位于栅极导电多晶硅8下方，所述栅极导电多晶硅8上覆盖有绝缘介质层9，所述绝缘介质层9的通孔内填充有源极金属10，所述源极金属10穿过绝缘介质层9内的通孔与P型体区13内的N型源区14接触。
在有源区到终端保护区的过渡区，靠近有源区的连续场限环3与N型漂移区2内的P型体区13连接，且P型体区13的结深小于场限环的结深，且P型体区13上方与源极金属10接触。
本发明实施例1的一种半导体器件的终端结构的制作方法，其特征是，包括如下步骤：
如附图2所示，步骤一. 提供一半导体基板，所述半导体基板包括第一导电类型漂移区2以及位于所述第一导电类型漂移区2下方的第一导电类型衬底1，所述第一导电类型漂移区2的上表面为半导体基板的第一主面001，第一导电类型衬底1的下表面为半导体基板的第二主面002；
如附图3所示，步骤二. 在第一主面001上淀积掩膜层19，通过第一块光刻板遮挡选择性刻蚀掩膜层19，形成图形化的场限环注入窗口20；
如图4和图5所示，所述图形化的场限环注入窗口20的环间距相同，从有源区指向终端区的方向上，第一个场限环注入窗口20和最后一个场限环注入窗口20均为完整的环形注入窗口，其间设置有若干个间隔分布的场限环注入窗口20；
如附图6所示，步骤三. 在场限环注入窗口20内注入第二导电类型离子后，然后进行推阱，在第一导电类型漂移区2内得到两端的连续场限环3及位于连续场限环3间的若干个间隔场限环4，然后去除掩膜层19；
若干个间隔场限环4、间隔场限环4与连续场限环3均连成一片，形成以场限环注入区5为中心的浓度渐变梯度；
如附图7所示，步骤四. 在第一主面001上淀积一层厚氧化层，在第二块光刻板的遮挡下，对厚氧化层进行刻蚀，得到位于终端保护区第一主面001上的场氧化层6；
在步骤四完成后，在第一主面001上还进行JFET注入，并推阱；
如附图8所示，步骤五. 在场氧化层6及第一主面001上淀积氧化层，在氧化层上淀积多晶硅；
步骤六. 在第三块光刻板的遮挡下，对多晶硅进行刻蚀，得到栅极导电多晶硅8、位于栅极导电多晶硅8下方的栅氧化层7及浮空导电多晶硅18；
如附图9所示，步骤七. 在终端保护区，在栅极导电多晶硅8和场氧化层6的阻挡下，在器件表面注入第二导电类型离子，并推阱，得到位于终端保护区外侧的第二导电类型阱区15；
在有源区，在第一导电类型漂移区2内形成第二导电类型体区13；
步骤八. 在终端保护区，在第四块光刻板的遮挡下，在器件表面继续注入第一导电类型离子，并退火，在第二导电类型阱区15内形成第一导电类型阱区16；
在有源区，在第二导电类型体区13内形成第一导电类型源区14；
如附图10所示，步骤九. 在栅极导电多晶硅8、浮空导电多晶硅18及场氧化层6表面淀积绝缘介质层9；
步骤十. 在第五块光刻板遮挡下，选择性刻蚀绝缘介质层9，形成穿通绝缘介质层9的通孔；
如附图1所示，步骤十一. 在通孔内淀积金属，并使用第六块光刻板选择性刻蚀金属，在终端区，形成用于引出栅极导电多晶硅8的栅极金属11、浮空的终端金属12及截止环金属17，在有源区形成源极金属10；
步骤十二. 在第二主面002上淀积金属，形成漏极金属21。
以600，V平面栅MOS器件为例，现有的600V平面栅MOS器件的终端宽度通常约250um，导致占用芯片面积比例较大，本发明结构器件的终端宽度可减少到原来的60%以内，使终端宽度缩短到150um以内；本发明通过设计具有间隔分布的场限环注入区5的间隔场限环4，并进行场限环注入推阱，使得所有注入区域相互连成一片，并形成一个以场限环注入区5为中心的掺杂浓度呈一定梯度变化的缓变结；当器件反向偏置时，由于场限环是以场限环注入区5为中心的离子浓度呈一定梯度变化，使得终端区的场限环区几乎完全被耗尽，从而大大提升了器件耐压；
本发明相比于现有半导体器件提高了终端耐压，且不需要增加场限环的数量，因此减小了终端宽度，增大了元胞区的有效面积，进而可减小器件的导通电阻；本发明方法不增加任何工艺难度和工艺成本，且与现有半导体工艺兼容。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (10)

1.一种半导体器件的终端结构，包括终端保护区，所述终端保护区环绕在元胞区的周围，所述终端保护区包括半导体基板，所述半导体基板包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型漂移区（2），其特征在于，在终端保护区，所述第一导电类型漂移区（2）内设有若干个环间距相同的场限环，且从有源区指向终端区的方向上，第一个场限环和最后一个场限环为连续场限环（3），连续场限环（3）间设置有若干个间隔场限环（4），所述间隔场限环（4）由若干个间隔分布的场限环注入区（5）包围呈环形，且若干个间隔场限环（4）、间隔场限环（4）与连续场限环（3）均连成一片，形成以场限环注入区（5）为中心的浓度渐变梯度。
2.根据权利要求1所述的一种半导体器件的终端结构，其特征在于：在终端保护区，所述第一导电类型漂移区（2）上设有场氧化层（6），所述场氧化层（6）上覆盖有间隔分布的栅极导电多晶硅（8）和浮空导电多晶硅（18），所述栅极导电多晶硅（8）、浮空导电多晶硅（18）及场氧化层（6）上覆盖有绝缘介质层（9），所述绝缘介质层（9）上设有栅极金属（11）与终端金属（12），所述栅极金属（11）穿过绝缘介质层（9）内的通孔与栅极导电多晶硅（8）接触，所述终端金属（12）穿过绝缘介质层（9）内的通孔与浮空导电多晶硅（18）接触。
3.根据权利要求1所述的一种半导体器件的终端结构，其特征在于：在终端保护区的最外侧还设有截止环结构，所述截止环结构包括位于第一导电类型漂移区（2）内的第二导电类型阱区（15）、位于第二导电类型阱区（15）内的第一导电类型阱区（16）及截止环金属（17），所述截止环金属（17）穿过绝缘介质层（9）分别与浮空导电多晶硅（18）、第一导电类型阱区（16）接触。
4.根据权利要求1所述的一种半导体器件的终端结构，其特征在于：在有源区，在所述第一导电类型漂移区（2）内设有第二导电类型体区（13）、位于所述第二导电类型体区（13）内的第一导电类型源区（14）及位于第二导电类型体区（13）间的栅氧化层（7）、栅极导电多晶硅（8），所述栅氧化层（7）位于栅极导电多晶硅（8）下方，所述栅极导电多晶硅（8）上覆盖有绝缘介质层（9），所述绝缘介质层（9）的通孔内填充有源极金属（10），所述源极金属（10）穿过绝缘介质层（9）内的通孔与第二导电类型体区（13）内的第一导电类型源区（14）接触。
5.根据权利要求1所述的一种半导体器件的终端结构，其特征在于：在有源区到终端保护区的过渡区，靠近有源区的连续场限环（3）与第一导电类型漂移区（2）内的第二导电类型体区（13）连接，且第二导电类型体区（13）的结深小于连续场限环（3）的结深。
6.一种半导体器件的终端结构的制造方法，其特征是，包括如下步骤：
步骤一. 提供一半导体基板，所述半导体基板包括第一导电类型漂移区（2）以及位于所述第一导电类型漂移区（2）下方的第一导电类型衬底（1），所述第一导电类型漂移区（2）的上表面为半导体基板的第一主面（001），第一导电类型衬底（1）的下表面为半导体基板的第二主面（002）；
步骤二. 在第一主面（001）上淀积掩膜层（19），通过第一块光刻板遮挡选择性刻蚀掩膜层（19），形成图形化的场限环注入窗口（20）；
步骤三. 在场限环注入窗口（20）内注入第二导电类型离子后，然后进行推阱，在第一导电类型漂移区（2）内得到两端的连续场限环（3）及位于连续场限环（3）间的若干个间隔场限环（4），然后去除掩膜层（19），
步骤四. 在第一主面（001）上淀积一层厚氧化层，在第二块光刻板的遮挡下，对厚氧化层进行刻蚀，得到位于终端保护区第一主面（001）上的场氧化层（6）；
步骤五. 在场氧化层（6）及第一主面（001）上淀积氧化层，在氧化层上淀积多晶硅；
步骤六. 在第三块光刻板的遮挡下，对多晶硅进行刻蚀，得到栅极导电多晶硅（8）、位于栅极导电多晶硅（8）下方的栅氧化层（7）及浮空导电多晶硅（18）；
步骤七. 在栅极导电多晶硅（8）和场氧化层（6）的阻挡下，在器件表面注入第二导电类型离子，并推阱，得到位于终端保护区外侧的第二导电类型阱区（15）；
步骤八. 在第四块光刻板的遮挡下，在器件表面继续注入第一导电类型离子，并退火，在第二导电类型阱区（15）内形成第一导电类型阱区（16）；
步骤九. 在栅极导电多晶硅（8）、浮空导电多晶硅（18）及场氧化层（6）表面淀积绝缘介质层（9）；
步骤十. 在第五块光刻板遮挡下，选择性刻蚀绝缘介质层（9），形成穿通绝缘介质层（9）的通孔；
步骤十一. 在通孔内淀积金属，并使用第六块光刻板选择性刻蚀金属，在终端区，形成栅极金属（11）、终端金属（12）及截止环金属（17），在有源区形成源极金属（10）；
步骤十二. 在第二主面（002）上淀积金属，形成漏极金属（21）。
7.根据权利要求6所述的一种半导体器件的终端结构的制造方法，其特征在于：在步骤二中，所述图形化的场限环注入窗口（20）的环间距相同，从有源区指向终端区的方向上，第一个场限环注入窗口（20）和最后一个场限环注入窗口（20）均为完整的环形注入窗口，其间设置有若干个间隔分布的场限环注入窗口（20）。
8.根据权利要求6所述的一种半导体器件的终端结构的制造方法，其特征在于：在步骤三中，若干个间隔场限环（4）、间隔场限环（4）与连续场限环（3）均连成一片，形成以场限环注入区（5）为中心的浓度渐变梯度。
9.根据权利要求6所述的一种半导体器件的终端结构的制造方法，其特征在于：在有源区，所述步骤七中，在导电多晶硅（8）和场氧化层（6）的阻挡下，在器件表面注入第二导电类型离子，并推阱，在第一导电类型漂移区（2）内形成第二导电类型体区（13）；
所述步骤八中，在第四块光刻板的遮挡下，在器件表面继续注入第一导电类型离子，并退火，在第二导电类型体区（13）内形成第一导电类型源区（14）。
10.根据权利要求1或6所述的一种半导体器件的终端结构及其制造方法，其特征在于：对于N型半导体器件，所述第一导电类型为N型，第二导电类型为P型；对P型半导体器件，所述第一导电类型为P型，第二导电类型为P型。
CN201811356122.9A 2018-11-15 2018-11-15 一种半导体器件的终端结构及其制造方法 Pending CN109346512A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811356122.9A CN109346512A (zh) 2018-11-15 2018-11-15 一种半导体器件的终端结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811356122.9A CN109346512A (zh) 2018-11-15 2018-11-15 一种半导体器件的终端结构及其制造方法

Publications (1)

Publication Number Publication Date
CN109346512A true CN109346512A (zh) 2019-02-15

Family

ID=65314970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811356122.9A Pending CN109346512A (zh) 2018-11-15 2018-11-15 一种半导体器件的终端结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109346512A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707711A (zh) * 2021-08-20 2021-11-26 南瑞联研半导体有限责任公司 一种包含融合电阻的结终端结构及其制造方法
CN117711939A (zh) * 2024-02-05 2024-03-15 深圳腾睿微电子科技有限公司 沟槽型终端igbt器件及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887884A (zh) * 2009-05-12 2010-11-17 三菱电机株式会社 半导体装置
CN102779812A (zh) * 2011-05-10 2012-11-14 重庆万道光电科技有限公司 一种高压及功率器件场限环的新型保护环
CN103515416A (zh) * 2012-06-26 2014-01-15 比亚迪股份有限公司 一种芯片结构及其制作方法
CN203721733U (zh) * 2014-01-20 2014-07-16 张家港凯思半导体有限公司 平面型功率mos器件
CN106489210A (zh) * 2015-01-14 2017-03-08 富士电机株式会社 半导体装置
CN106803515A (zh) * 2015-11-26 2017-06-06 宁波达新半导体有限公司 半导体功率器件的终端结构及其制造方法
CN108598151A (zh) * 2018-05-28 2018-09-28 江苏捷捷微电子股份有限公司 能提高耐压能力的半导体器件终端结构及其制造方法
CN207967000U (zh) * 2018-04-08 2018-10-12 无锡新洁能股份有限公司 一种功率半导体器件终端结构
CN209000917U (zh) * 2018-11-15 2019-06-18 江苏捷捷微电子股份有限公司 一种半导体器件的终端结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887884A (zh) * 2009-05-12 2010-11-17 三菱电机株式会社 半导体装置
CN102779812A (zh) * 2011-05-10 2012-11-14 重庆万道光电科技有限公司 一种高压及功率器件场限环的新型保护环
CN103515416A (zh) * 2012-06-26 2014-01-15 比亚迪股份有限公司 一种芯片结构及其制作方法
CN203721733U (zh) * 2014-01-20 2014-07-16 张家港凯思半导体有限公司 平面型功率mos器件
CN106489210A (zh) * 2015-01-14 2017-03-08 富士电机株式会社 半导体装置
CN106803515A (zh) * 2015-11-26 2017-06-06 宁波达新半导体有限公司 半导体功率器件的终端结构及其制造方法
CN207967000U (zh) * 2018-04-08 2018-10-12 无锡新洁能股份有限公司 一种功率半导体器件终端结构
CN108598151A (zh) * 2018-05-28 2018-09-28 江苏捷捷微电子股份有限公司 能提高耐压能力的半导体器件终端结构及其制造方法
CN209000917U (zh) * 2018-11-15 2019-06-18 江苏捷捷微电子股份有限公司 一种半导体器件的终端结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707711A (zh) * 2021-08-20 2021-11-26 南瑞联研半导体有限责任公司 一种包含融合电阻的结终端结构及其制造方法
CN113707711B (zh) * 2021-08-20 2024-03-29 南瑞联研半导体有限责任公司 一种包含融合电阻的结终端结构及其制造方法
CN117711939A (zh) * 2024-02-05 2024-03-15 深圳腾睿微电子科技有限公司 沟槽型终端igbt器件及其制造方法

Similar Documents

Publication Publication Date Title
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
CN102005452B (zh) 高电压半导体器件中的集成肖特基二极管
CN102694009B (zh) 半导体器件及其制造方法
CN104332494B (zh) 一种绝缘栅双极晶体管及其制造方法
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
TWI493718B (zh) 頂部汲極橫向擴散金屬氧化物半導體、半導體功率元件及其製備方法
CN109037312A (zh) 一种带有屏蔽栅的超结igbt及其制造方法
CN102270663A (zh) 具有超结结构的平面型功率mosfet器件及其制造方法
CN109686781B (zh) 一种多次外延的超结器件制作方法
CN208127215U (zh) 包括终止结构的电子设备
CN107342326A (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN107634093A (zh) 一种具有渐变氧化层的屏蔽栅mos结构
JP5233158B2 (ja) 炭化珪素半導体装置
CN209000917U (zh) 一种半导体器件的终端结构
CN108598151A (zh) 能提高耐压能力的半导体器件终端结构及其制造方法
CN109346512A (zh) 一种半导体器件的终端结构及其制造方法
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
CN112635548A (zh) 一种沟槽mosfet器件的终端结构及制造方法
CN209981222U (zh) 一种高压多次外延型超结mosfet的结构
CN202205755U (zh) 具有超结结构的平面型功率mosfet器件
CN208336233U (zh) 能提高耐压能力的半导体器件终端结构
CN208674122U (zh) 一种带有屏蔽栅的超结igbt
CN207474468U (zh) 一种具有渐变氧化层的屏蔽栅mos结构
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
CN113097311B (zh) 一种具有栅氧优化结构的功率半导体器件及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination