CN105185829A - 功率晶体管及其制备方法 - Google Patents
功率晶体管及其制备方法 Download PDFInfo
- Publication number
- CN105185829A CN105185829A CN201510543652.4A CN201510543652A CN105185829A CN 105185829 A CN105185829 A CN 105185829A CN 201510543652 A CN201510543652 A CN 201510543652A CN 105185829 A CN105185829 A CN 105185829A
- Authority
- CN
- China
- Prior art keywords
- field
- field plate
- contact hole
- polysilicon
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 229920005591 polysilicon Polymers 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000007704 transition Effects 0.000 claims abstract description 28
- 238000001259 photo etching Methods 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 40
- 238000002360 preparation method Methods 0.000 claims description 23
- 239000000428 dust Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000002131 composite material Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- -1 boron ion Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002981 blocking agent Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005090 crystal field Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种功率晶体管，包括衬底以及形成于衬底上的有源区和终端区；终端区包括：形成于衬底上且由内向外依次设置的过渡场限环、场限环和截止环；以及分压保护结构；分压保护结构中的栅氧化层形成于各掺杂区表面；场氧化层、第一介质层和第二介质层形成于各掺杂区一侧的衬底上且呈台阶依次向上分布；场氧化层的厚度大于栅氧化层的厚度；多晶硅场板部分覆盖栅氧化层且部分覆盖场氧化层；第一介质层设置有第一接触孔，第一接触孔贯穿第一介质层连至多晶硅场板；金属场板部分覆盖第一介质层和第二介质层；金属场板与多晶硅场板通过第一接触孔连接。上述功率晶体管的击穿电压较高。本发明还涉及一种功率晶体管的制备方法。
Description
技术领域
本发明涉及半导体制备技术领域，特别是涉及一种功率晶体管，还涉及一种功率晶体管的制备方法。
背景技术
高压功率晶体管例如VDMOS(VerticalDouble-DiffusionMOSFET<Metal-Oxide-SemiconductorFeld-EffectTransistor>)，垂直双扩散金属-氧化物-半导体场效应晶体管)和IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)的有源区边缘由于离子注入以及扩散时形成的圆柱结和球面结的电场集中效应，使得击穿电压降低较多。传统的功率晶体管多采用场限环与多晶场板结合、场限环与金属场板结合的技术。虽然这些技术可以使高压功率晶体管的常规性能参数达到要求，但是，采用常规的场限环与多晶硅场板(或者金属场板)的组合技术时，器件的高温漏电常常较大。高温反偏后，高压功率晶体管的高温漏电使器件长时间发热受到损伤，进而导致高压功率器件的常温击穿电压会降低几十伏或者几百伏。
发明内容
基于此，有必要提供一种击穿电压较高的功率晶体管。
一种功率晶体管，包括第一导电类型的衬底以及形成于所述衬底上的有源区和终端区；所述终端区包围所述有源区，，所述终端区包括：形成于所述衬底上且由内向外依次设置的过渡场限环、场限环和截止环；所述过渡场限环和所述场限环均为第二导电类型的掺杂区；所述截止环为第一导电类型的掺杂区；以及分压保护结构；所述分压保护结构包括栅氧化层、场氧化层、第一介质层、第二介质层、多晶硅场板和金属场板；所述栅氧化层形成于各掺杂区表面；所述场氧化层、所述第一介质层和所述第二介质层形成于各掺杂区一侧的衬底上且呈台阶依次向上分布；所述场氧化层的厚度大于所述栅氧化层的厚度；所述多晶硅场板部分覆盖所述栅氧化层且部分覆盖所述场氧化层；所述第一介质层设置有第一接触孔，所述第一接触孔贯穿所述第一介质层连至所述多晶硅场板；所述金属场板部分覆盖所述第一介质层和所述第二介质层；所述金属场板与所述多晶硅场板通过所述第一接触孔连接。
在其中一个实施例中，所述栅氧化层的厚度为500埃～1200埃；所述场氧化层的厚度为10000埃～20000埃。
在其中一个实施例中，所述第一介质层的材料为硼磷硅玻璃，所述第二介质层的材料为磷硅玻璃；所述分压保护结构还包括形成于所述第一介质层和所述第二介质层之间的隔离层；所述隔离层的表面由所述第二介质层完全覆盖。
在其中一个实施例中，所述第一接触孔设置于所述多晶硅场板上远离位于所述多晶硅场板下方的掺杂区的一端。
在其中一个实施例中，所述第一介质层形成于所述栅氧化层、所述场氧化层、所述多晶硅场板表面；所述第一介质层还设置有第二接触孔，所述第二接触孔贯穿所述栅氧化层、所述第一介质层且与各掺杂区表面相连；所述第二接触孔用于实现各掺杂区与位于各掺杂区上方的金属场板之间的连接。
还提供一种功率晶体管的制备方法。
一种功率晶体管的制备方法，包括以下步骤：提供第一导电类型的衬底，并在所述衬底表面热氧化生长场氧化层；对所述场氧化层进行光刻和刻蚀并进行第二导电类型注入形成过渡场限环和场限环；所述过渡场限环和所述场限环为第二导电类型的掺杂区；进行有源区光刻和刻蚀；热氧化生长栅氧化层；所述栅氧化层的厚度小于所述场氧化层的厚度；淀积多晶硅层并对所述多晶硅层进行光刻和刻蚀，在有源区形成多晶硅栅极，在终端区形成部覆盖所述栅氧化层且部分覆盖所述场氧化层的多晶硅场板；分别进行有源区中的主结、有源区中的源区以及终端区中的截止环的制备；所述主结为具有第二导电类型的掺杂区；所述源区和所述截止环为具有第一导电类型的掺杂区；顺次淀积形成第一介质层、第二介质层；对所述第二介质层进行光刻和刻蚀，使得所述第二介质层位于所述多晶硅场板一侧的衬底上方；进行接触孔光刻和刻蚀形成第一接触孔；所述第一接触孔贯穿所述第一介质层且与所述多晶硅场板相连；溅射金属并进行金属光刻和刻蚀，在有源区形成金属电极，在终端区形成金属场板；所述金属场板部分覆盖所述第一介质层和所述第二介质层，且通过所述第一接触孔与所述多晶硅场板连接。
在其中一个实施例中，所述栅氧化层的厚度为500埃～1200埃；所述场氧化层的厚度为10000埃～20000埃。
在其中一个实施例中，所述第一介质层的材料为硼磷硅玻璃，所述第二介质层的材料为磷硅玻璃；所述顺次淀积形成第一介质层、第二介质层的步骤中，还会在第一介质层和第二介质层之间淀积形成隔离层；所述对所述第二介质层进行光刻和刻蚀，使得所述第二介质层位于所述多晶硅场板一侧的衬底上方的步骤中，还会对所述隔离层进行光刻和刻蚀。
在其中一个实施例中，所述进行接触孔光刻和刻蚀形成第一接触孔的步骤中，所述第一接触孔形成于所述多晶硅场板上远离位于所述多晶场板下方的掺杂区的一端。
在其中一个实施例中，所述进行接触孔光刻和刻蚀形成第一接触孔的步骤中还会形成第二接触孔；所述第二接触孔贯穿所述栅氧化层、所述第一介质层且与各掺杂区表面相连；所述溅射金属并进行金属光刻和刻蚀形成金属场板的步骤中，所述金属场板还通过所述第二接触孔与位于所述金属场板下方的掺杂区连接。
上述功率晶体管及其制备方法，场氧化层、第一介质层以及第二介质层呈台阶分布，从而使得多晶硅场板和金属场板通过第一接触孔连接形成三台阶复合场板结构。形成的三台阶复合场板结构可以将终端区电场由半导体内部转移到场氧化层、第一介质层和第二介质层上，使得半导体体内电场减小，从而提高了功率晶体管器件的击穿电压。
附图说明
图1为一实施例中的功率晶体管的有源区和终端区的俯视示意图；
图2为一实施例中的功率晶体管的终端区的剖面示意图；
图3为图2中的功率晶体管中的终端区的分压保护结构的剖面示意图；
图4为图2中的功率晶体管的终端区耐压的等效示意图；
图5为图2中的功率晶体管的终端区的表面一维电势分布图；
图6为图2中的功率晶体管的终端区的表面一维电场分布图；
图7为图2中的功率晶体管的终端区的表面一维漏电曲线图；
图8为图2中的功率晶体管的终端区的表面一维碰撞电离分布图；
图9为一实施例中的功率晶体管的制备方法的流程图；
图10～14为图9中的功率晶体管在制造过程中的剖面示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所引用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图1为一实施例中的功率晶体管的有源区和终端区的俯视示意图。参见图1，功率晶体管100包括第一导电类型的衬底(图中不可见)，形成于衬底上的有源区20以及终端区30。衬底的材料可以为硅、碳化硅、砷化镓、磷化铟等，衬底的掺杂浓度为低掺杂。有源区20用于制备功率晶体管器件的栅、源极结构。由于本实施例中的功率晶体管100并未对有源区20进行改进，因此不对该部分的具体结构做进一步说明。有源区20形成的器件结构可以为IGBT或者VDMOS。终端区30设置于有源区20的外围，包围整个有源区20。
终端区30的剖面示意图参见图2。终端区30包括形成于衬底10上且由内向外依次设置的过渡场限环302、场限环304以及截止环306。在本实施例中，终端区30包围有源区20，因此终端区30的内侧为与有源区20的主结(图中未示)连接的一侧，外侧为远离有源区20的一侧。
过渡场限环302形成于终端区30中，作为有源区20和终端区30的过渡区。过渡场限环302通常位于有源区20的边缘区中为各元胞栅极提供栅压的总栅极条的下方，且与有源区20的主结连接。过渡场限环302为第二导电类型的重掺杂区(P+)。在本实施例中，第一导电类型为N型，第二导电类型为P型。过渡场限环302和场限环304在器件生产时同时制造，但它们的耐压作用不同。过渡场限环302由于与有源区20的主结相连，它所承担的耐压很小，甚至可忽略不计，而场限环304则主要起承担耐压的作用。截止环306为第一导电类型的重掺杂区(N+)。截止环306用于终止由于各种原因在器件表面形成的反型层。场限环304包括多个，间隔设置于衬底10上且位于过渡场限环302和截止环306之间。在本实施例中，场限环304为第二导电类型的重掺杂区(P+)。在一实施例中，场限环304的个数可以为2～4个。可以理解，为使得功率晶体管100具有更高的击穿电压时也可以设置更多的场限环304。在本实施例中，场限环304的个数为两个，分别为场限环3041和3042。场限环304的环宽和环间距可以根据击穿电压以及漏电要求进行优化设计。
终端区30还包括多个分压保护结构40以及覆盖器件表面的钝化层308。钝化层308的厚度在6000埃～10000埃，其材料可以为氮化硅。钝化层也可以为聚酰亚胺，其厚度在30000埃～50000埃。分压保护结构40的剖面示意图如图3所示。分压保护结构40包括栅氧化层402、场氧化层404、多晶硅场板406、第一介质层408、第二介质层410以及金属场板414。
栅氧化层402形成于各重掺杂区(过渡场限环302、场限环304以及截止环306)的表面，因此制备过程中可以与VDMOS或者IGBT晶体管的制备工艺兼容，从而不需要增加光刻次数，能够节省成本。栅氧化层402的厚度较薄，在500埃～1200埃之间。
场氧化层404形成于各重掺杂区一侧的衬底10上且与栅氧化层402接触。场氧化层404的厚度大于栅氧化层402的厚度。场氧化层404的厚度为10000埃～20000埃。场氧化层404的材料可以为硅的氧化物，例如二氧化硅。
场氧化层404、第一介质层408以及第二介质层410呈台阶状依次向上分布。在本实施例中，第一介质层408的材料为硼磷硅玻璃(BPSG)，第二介质层410的材料为磷硅玻璃(PSG)。两个介质层采用不同的材料可以更好地抑制外界电荷。分压保护结构40还包括形成于第一介质层408和第二介质层410之间的隔离层416。隔离层416用于将第一介质层408和第二介质层410进行隔离。隔离层416的材料可以为氮化硅、氮氧化硅等。在本实施例中，绝缘层416的材料为氮化硅(Si3N4)。由于氮化硅具有极高的致密性，它是良好的湿法刻蚀阻挡剂，能保护下面的第一介质层408，便于PSG刻蚀时刻出完整的、平整度较好的台阶。此外，由于氮化硅具有致密性，它还能阻挡外界电荷进入器件内部，因而起到保护器件、提高器件工作可靠性的作用。具体地，第一介质层408的厚度为12000埃～17000埃，第二介质层410的厚度为38000埃～46000埃，隔离层416的厚度为1000埃～2000埃。因此由场氧化层404、第一介质层408、第二介质层410以及隔离层416形成的终端区30的氧化层的总厚度在61000埃～85000埃。在其他的实施例中，第一介质层408和第二介质层410均采用磷硅玻璃(PSG)，二者之间同样设置隔离层416。
多晶硅场板406部分覆盖栅氧化层402且部分覆盖场氧化层404。金属场板414则部分覆盖第一介质层408以及第二介质层410。第一介质层408中设置有第一接触孔412以及第二接触孔418。第一接触孔412贯穿第一介质层408且与多晶硅场板406相连。多晶硅场板406通过第一接触孔412与金属场板414连接，形成三台阶复合场板结构。在一实施例中，第一接触孔412设置于多晶硅场板406上远离重掺杂区(位于多晶硅场板406下方)的一端，从而使得第一接触孔412与多晶硅场板406的末端相连形成完整的台阶场板结构，可以避免第一接触孔412设置于多晶硅场板406的中间区域时，多晶硅场板406上与第一接触孔412相连且离开栅氧化层402一侧的多晶硅场板会产生电场，与形成的三台阶复合场板结构所产生的电场互相叠加，使得电场形式复杂，对击穿特性带来不利影响，甚至可能引起击穿电压下降和击穿特性曲线异常，也增加了仿真过程的运算量和仿真难度，甚至可能会引起仿真不收敛。在本实施例中，金属场板414还通过第二接触孔418与硅片表面直接接触。具体地，第二接触孔418贯穿第一介质层408、栅氧化层402且与各重掺杂区相连，从而直接与硅表面连接(由于接触孔刻蚀时一般会有少量过刻，故会将掺杂区上方的栅氧化层402刻蚀掉从而直接与硅片表面连接)。在本实施例中，金属场板414延伸至第二接触孔418上，从而通过第二接触孔418与位于金属场板414下方的重掺杂区连接。第二接触孔418用于利用金属场板414将硅表面电荷释放掉，以抑制界面电荷，提高击穿电压，并增加了击穿电压的稳定性。第一接触孔418和第二接触孔412之间的金属场板414对耐压的作用不大，该段长度的大小不会对击穿电压产生影响。因此，功率晶体管100中终端区30耐压的等效图如图4所示。
形成的三台阶复合场板结构可以将终端区电场由半导体体内转移到场氧化层404、第一介质层408以及第二介质层410上，从而使得体内电场减小，提高了击穿电压。其中，高电场主要加在厚的第一介质层408和第二介质层410上，特别是第二介质层410上。与常规采用场限环或场限环加多晶硅场板(或者金属场板)的高压功率晶体管的终端结构相比，硅表面承受的电场更小，从而击穿电压更高。
具体地，分压保护结构40在主结、过渡场限环302和场限环304的弯曲部分，由于栅氧化层402的厚度较薄，能够引入更多的附加电荷，来减少主结、过渡场限环302和场限环304的尖峰电场。在场板的终端形成较厚的氧化层(包括场氧化层404、第一介质层408以及第二介质层410)，能引入更少的附加电荷，形成弱的附加尖峰电场，从而很好抑制功率晶体管表面电荷，具有较高的击穿电压。多晶硅场板406的长度以及第二介质层410上的金属场板414的长度也可以根据击穿电压以及漏电要求进行统筹优化设计。
参见图2，在本实施例中的功率晶体管100中，分压保护结构40在过渡场限环302、场限环304以及截止环306表面均有分布，从而可以很好的将终端区半导体体内电场转移到场氧化层404、第一介质层408以及第二介质层410上，使得半导体内电场减小，提高了功率晶体管的击穿电压。同时，由于分压保护结构40的加入，使用较少的场限环即可实现相同的击穿电压，从而使得终端区30的面积较小。因此芯片面积减小，能大大减小生产成本，使得功率晶体管的性价比提高。
图5为本实施例中的功率晶体管100的终端区30的表面一维电势分布图，其横轴表示沿器件横向方向的长度，单位为微米，纵轴表示电势，单位为伏特。从图中可以看出，终端区30中的电势分布非常均匀，每个场限环304都是真正的等位环。其中，“1”代表场限环3041所在位置的电势(即等于其耐压)，“2”代表场限环3042所在位置的电势，场限环3042所承受的耐压等于场限环3042所在位置的电势减去场限环3041所在位置的电势，“3”表示耗尽层边界曲线外的硅所在位置的电势。从图中可以看出，分压保护结构40采用三台阶复合场板结构后，能使硅表面承受的电场较多地转移到场氧、BPSG和PSG上，减小了硅表面的电场。因而与常规场限环或场限环与多晶场板或金属场板组合的终端结构相比，其能使Idss漏电进一步减小，提高了功率晶体管的常温与高温性能，提高了器件的可靠性。
图6为本实施例中的功率晶体管100的终端区30的表面一维电场分布图，图中的横轴表示沿器件横向方向的长度，单位为微米；纵轴为电场，单位为伏特每厘米(V/cm)。从图6中可以看出，终端区30的硅片表面所承受的电场比较均匀且数值较小，最大电场为2e+5V/cm，而高压功率器件采用常规的场限环加多晶场板(或金属场板)结构时，硅片表面所承受的电场通常在2.5e+5V/cm～5e+5V/cm之间，故这种分压保护结构40比常规场限环结构的漏电更小，击穿电压更高。
图7为终端区30的表面一维漏电曲线图，图中的横轴表示沿器件横向方向的长度，单位为微米；纵轴为漏电密度，单位为安每平方厘米(A/cm2)。图中1、2、3分别为过渡场限环302、第一个场限环3041、第二个场限环3042表面处的漏电密度。从图7可以看出，终端区30的漏电非常小。
另外，本实施例中的功率晶体管100的雪崩耐量EAS较大。图8为终端区30的表面一维碰撞电离分布图，它是沿终端区30的器件表面横切所得到的碰撞电离分布曲线图。图中的横轴表示沿器件横向方向的长度，单位为微米；纵轴为碰撞电离率，单位为(1/cm3·s)。从图8可以看出，终端区30的过渡场限环302的碰撞电离最大(而有源区20的主结与终端区30的过渡场限环302连在一起，从而可认为主结的碰撞电离最大)，两个场限环304处的碰撞电离逐渐减小，即主结漏电最大，两个场限环304的漏电逐渐减小。故主结比场限环304先击穿，从而使器件的EAS较大(从图7也可以看出来)。
图9为一实施例中的功率晶体管的制备方法的流程图。参见图9，该制备方法包括以下步骤。
S902，提供第一导电类型的衬底，并在衬底表面热氧化生长场氧化层。
对提供的衬底进行清洗后采用热氧化生长的方式在衬底表面形成场氧化层。热氧化生长的温度为1050摄氏度，形成的场氧厚度为10000埃～20000埃。
S904，对场氧化层进行光刻和刻蚀并进行第二导电类型注入形成过渡场限环和场限环。
在本实施例中，第一导电类型为N型，第二导电类型则对应的为P型。对场氧化层进行终端区的过渡场限环和场限环光刻(第一次光刻)和刻蚀，并进行终端区第二导电类型离子注入(硼离子)与扩散，形成第二导电类型的重掺杂区(P+场限环)，第二导电类型离子注入剂量为1e14cm-2～1e15cm-2。进行步骤S904后终端区中的剖面结构(仅以场限环所在区域为例)如图10所示。图10中，1002表示衬底，1004表示场限环，1006表示场氧化层。
S906，进行有源区光刻和刻蚀。
对有源区光刻(第二次光刻)与刻蚀，从而将有源区表面的场氧化层去除。有源区刻蚀采用缓冲氟化氢溶液(BHF)进行湿法腐蚀(BOE)。
S908，热氧化生长栅氧化层。
采用热氧化方式生长栅氧化层。热氧化生长栅氧化层的温度为850度，并采用干湿干(即干氧-湿氧-干氧)的工艺进行制备。制备得到的栅氧化层的厚度小于场氧化层的厚度，为500埃～1200埃。
S910，淀积多晶硅层并对多晶硅层进行光刻和刻蚀，在有源区形成多晶硅栅极，在终端区形成多晶硅场板。
淀积多晶硅并进行多晶磷扩散(或者磷离子注入)，对多晶硅进行光刻(第三次光刻)与刻蚀，在有源区形成多晶硅栅极，在终端区形成部分覆盖栅氧化层且部分覆盖场氧化层的多晶硅场板。图11为完成步骤S910后的终端区(仅显示了场限环所在区域)的剖面示意图，其中，1008为栅氧化层，1010为多晶硅场板。
S912，分别进行有源区中的主结、有源区中的源区以及终端区中的截止环的制备。
进行第二导电类型离子注入以及扩散，形成第二导电类型阱(即有源区中的主结)。第二导电类型离子注入剂量为3e13cm-2～1e14cm-2。在第二导电类型阱(P阱)形成后进第一导电类型离子注入区的光刻(第四次光刻)以及离子注入与扩散、第二导电类型离子注入以及扩散。在本实施例中，第一导电类型为N型，注入的离子为砷离子，注入剂量为3e15cm-2～1e16cm-2，形成N+区(N型重掺杂区)。第二导电类型为P型，注入的离子为硼离子，注入剂量为3e15cm-2～5.5e15cm-2，形成P+区。在本实施例中，N+扩散和P+扩散的扩散温度都为950摄氏度。N+注入以及扩散形成有源区中的源区，P+注入以及扩散的作用是增加器件的雪崩耐量EAS，防止发生闩锁。在进行N+注入以及扩散的同时可以制备得到N+截止环(第一导电类型截止环)。
S914，顺次淀积形成第一介质层、第二介质层。
在本实施例中，第一介质层的材料为BPSG，第二介质层的材料为PSG。因此，在BPSG和PSG之间还需要形成有隔离层。隔离层用于隔离BPSG和PSG这两种介质层。隔离层的材料为氮化硅Si3N4。因此，采用化学气相淀积方法依次淀积形成BPSG、Si3N4以及PSG。其中，形成的BPSG的厚度为12000埃～17000埃，Si3N4的厚度为1000埃～2000埃，PSG的厚度为38000埃～46000埃。在其他的实施例中，第一介质层和第二介质层均采用PSG，两层PSG介质层之间同样用Si3N4隔离。
S916，对第二介质层进行光刻和刻蚀。
对PSG以及Si3N4进行光刻(第五次光刻)和刻蚀。其中，PSG用湿法腐蚀，Si3N4用等离子体刻蚀。图12为完成步骤S916后终端区的剖面示意图(仅显示了场限环所在区域)。参见图12，其中，1012为BPSG，1014为Si3N4，1016则为PSG。
S918，进行接触孔光刻和刻蚀形成第一接触孔。
接触孔光刻(第六次光刻)和刻蚀，刻蚀采用先湿法后干法的方法进行。在本实施例中，在终端区，形成第一接触孔的同时还会形成第二接触孔。其中，第一接触孔位于多晶硅场板上远离位于多晶硅场板下方的重掺杂区(过渡场限环、场限环或者截止环)的一端，第二接触孔则直接与硅片表面接触；在有源区，接触孔刻蚀形成源极引出区(位于N+源区的上方且与N+源区相连)，接触孔刻蚀还形成栅极引出区(位于多晶硅栅极的上方且与多晶硅栅极相连)。图13为完成步骤S918后终端区的剖面示意图。其中，1018为第一接触孔，1020为第二接触孔。
S920，溅射金属并进行金属光刻和刻蚀，在有源区形成金属电极，在终端区形成金属场板。
在器件表面溅射金属并进行金属光刻(第七次光刻)以及刻蚀，从而形成源极金属和栅极金属(有源区)和金属场板(终端区)。金属场板部分覆盖BPSG以及PSG，并通过第一接触孔与多晶硅场板连接形成三台阶复合场板结构。形成的三台阶复合场板结构可以将终端区电场由半导体内部转移到场氧化层、BPSG和PSG上，使得半导体体内电场减小，从而提高了功率晶体管器件的击穿电压。并且，设置较少的场限环即可实现相同的击穿电压，从而减小了整个终端区的面积，能够用较小的终端得到比常规终端结构更高的击穿电压。终端区减小从而使得芯片面积减小，能大大减小生产成本，使得功率晶体管的性价比提高。金属场板还通过第二接触孔与硅片表面直接连接，从而将硅表面电荷释放掉，以抑制界面电荷，提高击穿电压，同时提高了击穿电压的稳定性。图14为完成步骤S920后终端区的剖面示意图。其中，1022为金属场板。
S922，形成器件表面钝化层并进行背面工艺制备。
淀积氮化硅(钝化层)，并对钝化层进行光刻(第八次光刻)和刻蚀。其中淀积的氮化硅的厚度为6000埃～10000埃。对器件进行背面减薄，背面注入及退火，背银等操作，背面金属电极用作漏极，这样就完成功率晶体管的制备。
通过上述制备方法制备得到的功率晶体管，具有较高的击穿电压、漏电流较小、可靠性较高且能够减小终端区面积，有利于降低生产成本，提高了产品的性价比。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种功率晶体管，包括第一导电类型的衬底以及形成于所述衬底上的有源区和终端区；所述终端区包围所述有源区，其特征在于，所述终端区包括：
形成于所述衬底上且由内向外依次设置的过渡场限环、场限环和截止环；所述过渡场限环和所述场限环均为第二导电类型的掺杂区；所述截止环为第一导电类型的掺杂区；以及
分压保护结构；所述分压保护结构包括栅氧化层、场氧化层、第一介质层、第二介质层、多晶硅场板和金属场板；
所述栅氧化层形成于各掺杂区表面；
所述场氧化层、所述第一介质层和所述第二介质层形成于各掺杂区一侧的衬底上且呈台阶依次向上分布；所述场氧化层的厚度大于所述栅氧化层的厚度；
所述多晶硅场板部分覆盖所述栅氧化层且部分覆盖所述场氧化层；
所述第一介质层设置有第一接触孔，所述第一接触孔贯穿所述第一介质层连至所述多晶硅场板；
所述金属场板部分覆盖所述第一介质层和所述第二介质层；所述金属场板与所述多晶硅场板通过所述第一接触孔连接。
2.根据权利要求1所述的功率晶体管，其特征在于，所述栅氧化层的厚度为500埃～1200埃；所述场氧化层的厚度为10000埃～20000埃。
3.根据权利要求1所述的功率晶体管，其特征在于，所述第一介质层的材料为硼磷硅玻璃，所述第二介质层的材料为磷硅玻璃；
所述分压保护结构还包括形成于所述第一介质层和所述第二介质层之间的隔离层；所述隔离层的表面由所述第二介质层完全覆盖。
4.根据权利要求1所述的功率晶体管，其特征在于，所述第一接触孔设置于所述多晶硅场板上远离位于所述多晶硅场板下方的掺杂区的一端。
5.根据权利要求1所述的功率晶体管，其特征在于，所述第一介质层形成于所述栅氧化层、所述场氧化层以及所述多晶硅场板表面；
所述第一介质层还设置有第二接触孔，所述第二接触孔贯穿所述栅氧化层、所述第一介质层且与各掺杂区表面相连；所述第二接触孔用于实现各掺杂区与位于各掺杂区上方的金属场板之间的连接。
6.一种功率晶体管的制备方法，包括以下步骤：
提供第一导电类型的衬底，并在所述衬底表面热氧化生长场氧化层；
对所述场氧化层进行光刻和刻蚀并进行第二导电类型注入形成过渡场限环和场限环；所述过渡场限环和所述场限环为第二导电类型的掺杂区；
进行有源区光刻和刻蚀；
热氧化生长栅氧化层；所述栅氧化层的厚度小于所述场氧化层的厚度；
淀积多晶硅层并对所述多晶硅层进行光刻和刻蚀，在有源区形成多晶硅栅极，在终端区形成部覆盖所述栅氧化层且部分覆盖所述场氧化层的多晶硅场板；
分别进行有源区中的主结、有源区中的源区以及终端区中的截止环的制备；所述主结为具有第二导电类型的掺杂区；所述源区和所述截止环为具有第一导电类型的掺杂区；
顺次淀积形成第一介质层、第二介质层；
对所述第二介质层进行光刻和刻蚀，使得所述第二介质层位于所述多晶硅场板一侧的衬底上方；
进行接触孔光刻和刻蚀形成第一接触孔；所述第一接触孔贯穿所述第一介质层且与所述多晶硅场板相连；
溅射金属并进行金属光刻和刻蚀，在有源区形成金属电极，在终端区形成金属场板；所述金属场板部分覆盖所述第一介质层和所述第二介质层，且通过所述第一接触孔与所述多晶硅场板连接。
7.根据权利要求6所述的功率晶体管的制备方法，其特征在于，所述栅氧化层的厚度为500埃～1200埃；所述场氧化层的厚度为10000埃～20000埃。
8.根据权利要求6所述的功率晶体管的制备方法，其特征在于，所述第一介质层的材料为硼磷硅玻璃，所述第二介质层的材料为磷硅玻璃；
所述顺次淀积形成第一介质层、第二介质层的步骤中，还会在第一介质层和第二介质层之间淀积形成隔离层；
所述对所述第二介质层进行光刻和刻蚀，使得所述第二介质层位于所述多晶硅场板一侧的衬底上方的步骤中，还会对所述隔离层进行光刻和刻蚀。
9.根据权利要求6所述的功率晶体管的制备方法，其特征在于，所述进行接触孔光刻和刻蚀形成第一接触孔的步骤中，所述第一接触孔形成于所述多晶硅场板上远离位于所述多晶硅场板下方的掺杂区的一端。
10.根据权利要求6所述的功率晶体管的制备方法，其特征在于，所述进行接触孔光刻和刻蚀形成第一接触孔的步骤中还会形成第二接触孔；所述第二接触孔贯穿所述栅氧化层、所述第一介质层且与各掺杂区相连；
所述溅射金属并进行金属光刻和刻蚀形成金属场板的步骤中，所述金属场板还通过所述第二接触孔与位于所述金属场板下方的掺杂区连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510543652.4A CN105185829B (zh) | 2015-08-28 | 2015-08-28 | 功率晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510543652.4A CN105185829B (zh) | 2015-08-28 | 2015-08-28 | 功率晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105185829A true CN105185829A (zh) | 2015-12-23 |
| CN105185829B CN105185829B (zh) | 2019-02-12 |
Family
ID=54907803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510543652.4A Active CN105185829B (zh) | 2015-08-28 | 2015-08-28 | 功率晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105185829B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105679815A (zh) * | 2016-01-15 | 2016-06-15 | 上海华虹宏力半导体制造有限公司 | Igbt器件的终端结构 |
| CN106876323A (zh) * | 2017-02-04 | 2017-06-20 | 智瑞佳（苏州）半导体科技有限公司 | 一种功率器件及其工艺方法 |
| CN108511336A (zh) * | 2018-03-08 | 2018-09-07 | 科达半导体有限公司 | 一种改善igbt芯片栅极塌陷的新工艺 |
| CN109950305A (zh) * | 2017-12-21 | 2019-06-28 | 比亚迪股份有限公司 | 一种半导体功率器件及其制备方法 |
| CN109994381A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN110911475A (zh) * | 2019-10-30 | 2020-03-24 | 深圳深爱半导体股份有限公司 | 晶体管终端结构及其制造方法 |
| CN112271210A (zh) * | 2020-10-22 | 2021-01-26 | 吉林华微电子股份有限公司 | 半导体功率及其制作方法 |
| CN113053999A (zh) * | 2021-03-12 | 2021-06-29 | 深圳方正微电子有限公司 | 金属氧化物半导体晶体管及其制备方法 |
| CN113809161A (zh) * | 2021-10-15 | 2021-12-17 | 捷捷微电(无锡)科技有限公司 | 一种超高压vdmos集成电路芯片及其制备方法 |
| CN115312586A (zh) * | 2022-09-01 | 2022-11-08 | 江苏长晶科技股份有限公司 | 一种碳化硅功率器件 |
| CN117711939A (zh) * | 2024-02-05 | 2024-03-15 | 深圳腾睿微电子科技有限公司 | 沟槽型终端igbt器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050056912A1 (en) * | 2003-09-12 | 2005-03-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102779840A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有终端深能级杂质层的igbt |
| CN103178104A (zh) * | 2013-02-20 | 2013-06-26 | 国网智能电网研究院 | 一种半导体器件多级场板终端结构及其制造方法 |
-
2015
- 2015-08-28 CN CN201510543652.4A patent/CN105185829B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050056912A1 (en) * | 2003-09-12 | 2005-03-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102779840A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有终端深能级杂质层的igbt |
| CN103178104A (zh) * | 2013-02-20 | 2013-06-26 | 国网智能电网研究院 | 一种半导体器件多级场板终端结构及其制造方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105679815A (zh) * | 2016-01-15 | 2016-06-15 | 上海华虹宏力半导体制造有限公司 | Igbt器件的终端结构 |
| CN106876323A (zh) * | 2017-02-04 | 2017-06-20 | 智瑞佳（苏州）半导体科技有限公司 | 一种功率器件及其工艺方法 |
| CN106876323B (zh) * | 2017-02-04 | 2019-08-30 | 智瑞佳（苏州）半导体科技有限公司 | 一种功率器件及其工艺方法 |
| CN109950305A (zh) * | 2017-12-21 | 2019-06-28 | 比亚迪股份有限公司 | 一种半导体功率器件及其制备方法 |
| CN109994381A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN108511336B (zh) * | 2018-03-08 | 2019-06-28 | 科达半导体有限公司 | 一种改善igbt芯片栅极塌陷的工艺 |
| CN108511336A (zh) * | 2018-03-08 | 2018-09-07 | 科达半导体有限公司 | 一种改善igbt芯片栅极塌陷的新工艺 |
| CN110911475A (zh) * | 2019-10-30 | 2020-03-24 | 深圳深爱半导体股份有限公司 | 晶体管终端结构及其制造方法 |
| CN112271210A (zh) * | 2020-10-22 | 2021-01-26 | 吉林华微电子股份有限公司 | 半导体功率及其制作方法 |
| CN113053999A (zh) * | 2021-03-12 | 2021-06-29 | 深圳方正微电子有限公司 | 金属氧化物半导体晶体管及其制备方法 |
| CN113809161A (zh) * | 2021-10-15 | 2021-12-17 | 捷捷微电(无锡)科技有限公司 | 一种超高压vdmos集成电路芯片及其制备方法 |
| CN115312586A (zh) * | 2022-09-01 | 2022-11-08 | 江苏长晶科技股份有限公司 | 一种碳化硅功率器件 |
| CN115312586B (zh) * | 2022-09-01 | 2023-10-17 | 江苏长晶科技股份有限公司 | 一种碳化硅功率器件 |
| CN117711939A (zh) * | 2024-02-05 | 2024-03-15 | 深圳腾睿微电子科技有限公司 | 沟槽型终端igbt器件及其制造方法 |
| CN117711939B (zh) * | 2024-02-05 | 2024-06-14 | 深圳腾睿微电子科技有限公司 | 沟槽型终端igbt器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105185829B (zh) | 2019-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105185829A (zh) | 功率晶体管及其制备方法 | |
| CN103489905B (zh) | 窄的有源单元ie型沟槽栅极igbt及其制造方法 | |
| CN106252396A (zh) | 半导体器件及其制造方法 | |
| CN102751195A (zh) | 横向晶体管及其制作方法 | |
| JP2022022449A (ja) | 半導体装置 | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| CN101950759A (zh) | 一种Super Junction VDMOS器件 | |
| CN103035692A (zh) | 半导体装置 | |
| JP7056031B2 (ja) | 半導体装置 | |
| CN110518058B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN103050541A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| JP2018037696A (ja) | 半導体装置 | |
| CN112701159A (zh) | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 | |
| CN102842502B (zh) | 绝缘栅双极晶体管及其制作方法 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN104347475A (zh) | 具有沟槽隔离区的边缘终止结构 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN104701355B (zh) | 逆导型igbt半导体器件及制造方法 | |
| CN105185830A (zh) | 功率晶体管及其结终端结构 | |
| CN103560149B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN205004340U (zh) | 功率晶体管的结终端结构 | |
| CN109920840B (zh) | 一种具有L型SiO2隔离层的复合型RC-LIGBT器件 | |
| CN102157377A (zh) | 超结vdmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |