CN113517193B - 一种提高沟槽mos结构肖特基二极管性能的工艺方法 - Google Patents
一种提高沟槽mos结构肖特基二极管性能的工艺方法 Download PDFInfo
- Publication number
- CN113517193B CN113517193B CN202110366686.6A CN202110366686A CN113517193B CN 113517193 B CN113517193 B CN 113517193B CN 202110366686 A CN202110366686 A CN 202110366686A CN 113517193 B CN113517193 B CN 113517193B
- Authority
- CN
- China
- Prior art keywords
- furnace tube
- controlled
- temperature
- gas
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 164
- 230000008569 process Effects 0.000 title claims abstract description 133
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 104
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 70
- 239000010703 silicon Substances 0.000 claims abstract description 70
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 69
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 69
- 230000003647 oxidation Effects 0.000 claims abstract description 67
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 52
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000151 deposition Methods 0.000 claims abstract description 35
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 238000011065 in-situ storage Methods 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 61
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 35
- 239000001301 oxygen Substances 0.000 claims description 30
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- 239000012495 reaction gas Substances 0.000 claims description 24
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 20
- 229910001882 dioxygen Inorganic materials 0.000 claims description 20
- 238000007599 discharging Methods 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000010408 film Substances 0.000 claims description 12
- 238000003786 synthesis reaction Methods 0.000 claims description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 11
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 7
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 5
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000001272 nitrous oxide Substances 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims 15
- 239000000376 reactant Substances 0.000 claims 2
- 230000007547 defect Effects 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 129
- 230000015556 catabolic process Effects 0.000 description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 18
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 239000000047 product Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体领域。一种提高沟槽MOS结构肖特基二极管性能的工艺方法，步骤一，取完成沟槽刻蚀的硅基片，湿法工艺去除硅基片正面硅表面二氧化硅层及其他介质层；步骤二，采用LPCVD工艺淀积生长一薄层掺氧多晶硅层；步骤三，采用LPCVD工艺淀积一薄层氮化硅层；步骤四，采用LPCVD工艺淀积一层无掺杂多晶硅层；步骤五，采用炉管热氧化工艺，对淀积的多晶硅层进行氧化，反应形成二氧化硅；步骤六，采用CVD工艺淀积原位掺杂的多晶硅，最终获得了器件所需的硅沟槽MOS结构。本发明提高了介质层的厚度均匀性，降低了介质层生长过程中产生的缺陷，降低了介质层内电荷密度，器件性能得到提升。
Description
技术领域
本发明涉及机械领域，具体涉及二极管器件制造方法。
背景技术
硅沟槽MOS结构肖特基二极管，是一种新型的低功耗肖特基二极管硅整流器件，相比普通的平面工艺肖特基二极管，其采用硅沟槽MOS结构，降低了正向压降，器件功耗得以降低。硅沟槽MOS结构肖特基二极管之所以可以获得更低的正向压降，其是利用硅沟槽MOS结构的半导体一侧耗尽层扩展实现了对肖特基结的电场屏蔽，提高了肖特基结的反向击穿电压，也减小了肖特基结的反向漏电；同时，硅沟槽MOS结构中的氧化物介质层存在对反向电压的分压，也可以提高沟槽MOS的击穿电压。因此，与普遍平面肖特基二极管相比，在击穿电压不变的情况下，硅沟槽MOS结构肖特基二极管可以较大幅度的降低外延层厚度及电阻率，这样器件的正向压降随之降低。可见，硅沟槽MOS结构是器件性能提升的关键，而在硅沟槽MOS结构内，氧化物介质层又是其中最关键的结构。硅沟槽MOS结构肖特基二极管，沟槽内氧化物介质层的厚度与沟槽深度是需要相互匹配的参数。其总体的匹配关系：二极管的击穿电压越高，需要的氧化物介质层厚度越厚；而由于氧化物介质层厚度越厚，对肖特基结的电场屏蔽能力越弱，因此需要的沟槽深度加深，以提高屏蔽能力。这样，即有二极管击穿电压越高，需要的氧化物介质层厚度越厚，对应也需要的沟槽深度也越深。对于硅沟槽MOS结构肖特基二极管而言，一般沟槽内的氧化物介质层为二氧化硅，并且通常采用热氧化工艺进行生长；采用此种工艺方法，在制造过程中及最终产品电参数测试时，能够相对容易的发现如下规律：
1)采用热氧化工艺在沟槽内壁生长二氧化硅，通常是沟槽底部的二氧化硅厚度比沟槽侧壁的薄，沟槽侧壁的二氧化硅，其侧壁所在处的沟槽深度越深，二氧化硅越薄，参见图1。表现在产品的电参数上，沟槽底部的二氧化硅厚度越薄，反向击穿电压越低；沟槽侧壁的二氧化硅越厚，对肖特基结的电场屏蔽能力越差，反向漏电越大。显而易见的，采用热氧化工艺在沟槽内壁生长二氧化硅层获得的厚度分布，与产品电参数的需求正好是相反的。
2)采用热氧化工艺，生长温度越高，沟槽内壁生长的二氧化硅厚度均匀性越好，沟槽底部、沟槽侧壁的厚度差异最小，这样对应的产品电参数上就表现为更高的反向击穿电压，更低的反向漏电。但与之对应的，生长温度越高，伴随的热氧化缺陷也随之增加，在产品的电参数上表现为抗反向浪涌能力的下降，而抗反向浪涌能力是产品的关键参数之一。并且，生长的二氧化硅厚度越厚，生长所需的时间也越长，热氧化缺陷也就越多，抗反向浪涌能力也就越弱。
由于热氧化工艺存在的以上两点规律，限制了硅沟槽MOS结构肖特基二极管性能的进一步提升；并且需求的反向击穿电压越高时，需要的沟槽深度越深、沟槽二氧化硅厚度越厚，这一矛盾也就越为突出。早期，也有行业工作者提出尝试采用CVD淀积二氧化硅的方式取代热氧化生长工艺，但现有常见的CVD淀积二氧化硅工艺，沟槽顶部的厚度比沟槽底部的厚许多，其差异程度还比热氧化工艺大许多，因此采用CVD淀积二氧化硅的方式没有得到大规模的量产应用。因此，如何提高沟槽内壁介质层的厚度均匀性、减小降低相应的缺陷，成为行业工作者提高器件性能的主要攻关方向之一。
另一方面，对于硅沟槽MOS结构肖特基二极管，其反向击穿电压依赖于硅沟槽MOS结构；在现有技术下，都普遍的存在反向击穿电压蠕变、漂移的情况，表现为反向击穿时，随着时间的增加，在数秒内的时间量级，击穿会逐渐增加，最后达到一个稳定值。以反向最大工作电压100V产品为例，其反向击穿电压的典型值在115V，而击穿初始到漂移稳定后的击穿电压，差异一般达到5V左右。这个漂移电压，给产品的使用可靠性带来一定隐患，为了保证最低的击穿电压满足要求，势必需要提高击穿值，以确保有足够的冗余，这一定程度上也就降低了器件性能。总体而言，器件的反向击穿电压越高，击穿蠕变、漂移问题也越严重，其根本原因是由于硅沟槽MOS结构中的氧化物介质层质量不佳，介质层本身及其与硅的界面存在较多的界面态、固定及可移动电荷造成；器件反向击穿时，需要一定的时间对界面态、电荷进行充放电，直至达到稳定的状态，最终形成稳定的电场分布，反向击穿电压才能趋于达到稳定值。
发明内容
针对现有技术存在的问题，本发明提供了提高沟槽MOS结构肖特基二极管性能的工艺方法。
本发明的技术方案是：一种提高沟槽MOS结构肖特基二极管性能的工艺方法，步骤一，取完成沟槽刻蚀的硅基片，湿法工艺去除硅基片正面硅表面二氧化硅层及其他介质层；
步骤二，在所述硅基片上采用LPCVD工艺淀积生长一薄层掺氧多晶硅层；
步骤三，在所述多晶硅层上，采用LPCVD工艺淀积一薄层氮化硅层；
步骤四，在所述氮化硅层上，采用LPCVD工艺淀积一层无掺杂多晶硅层；
步骤五，采用炉管热氧化工艺，对淀积的多晶硅层进行氧化，反应形成二氧化硅；
步骤六，采用CVD工艺淀积原位掺杂的多晶硅，实现整个沟槽的填充，最终获得了器件所需的硅沟槽MOS结构。
进一步优选地，步骤二中，掺氧多晶硅层厚度控制在
进一步优选地，步骤三中，氮化硅层厚度控制在
进一步优选地，步骤四中，无掺杂多晶硅层厚度范围在
进一步优选地，步骤二中，所述掺氧多晶硅层，其工艺薄膜淀积过程，腔体温度控制在650℃～700℃，反应气体硅烷(SiH4)气体流量控制在60ml/min～100ml/min，反应气体一氧化二氮(N2O)气体流量控制在10ml/min～30ml/min，腔体压强控制在150mtorr～250mtorr，最终的掺氧多晶硅层厚度控制在
进一步优选地，步骤三中，所述氮化硅层，其工艺薄膜淀积过程，腔体温度控制在720℃～780℃，反应气体氨气(NH3)气体流量控制在400ml/min～600ml/min，反应气体二氯二氢硅(SiHCl2)气体流量控制在50ml/min～100ml/min，腔体压强控制在550mtorr～650mtorr，最终的氮化硅层厚度控制在
进一步优选地，步骤四中，所述无掺杂多晶硅层，其工艺薄膜淀积过程，腔体温度控制在550℃～650℃，反应气体硅烷(SiH4)气体流量控制在100ml/min～200ml/min，腔体压强控制在400mtorr～500mtorr，最终的无掺杂多晶硅层厚度范围在
(厚度按产品设计要求生长)。
进一步优选地，步骤五，在完成前述步骤的硅基片，采用炉管热氧化工艺，对淀积的多晶硅层进行氧化，反应形成二氧化硅层；同时，此步骤也是对前述的介质层进行退火，改善淀积层介质层质量，减少界面态密度及介质层电荷、缺陷；在氧化工艺过程中，多晶硅层下方，步骤三淀积的氮化硅层起到掩蔽作用，阻挡了热氧化工艺中的反应气体氧气(O2)渗透到下层介质，进而在热氧化工艺过程中，只有淀积在最上层的多晶硅层会发生化学反向，氧化生成二氧化硅。
步骤五中，所述的炉管热氧化工艺，工艺阶段步骤为：
第一阶段，硅基片进炉，进炉温度范围在550℃～650℃，进炉速度范围在10cm/min～30cm/min，炉管内氮气(N2)气体流量范围在9.0L/min～11.0L/min；
第二阶段，炉管升温，升温速率范围在3.5℃/min～4.5℃/min，炉管内氮气(N2)气体流量范围在9.0L/min～11.0L/min，炉管内氧气(O2)气体流量范围在50ml/min～100ml/min；
第三阶段，炉管恒温，恒温时间为4min～6min，炉管内温度范围在950℃/min～1050℃/min，炉管内氧气(O2)气体流量范围在9.0L/min～11.0L/min；
第四阶段，炉管恒温，恒温时间为9min～11min，炉管内温度范围在950℃/min～1050℃/min，炉管内氧气(O2)气体流量范围在9.0L/min～11.0L/min，炉管内氯化氢(HCl)气体流量范围在200ml/min～300ml/min；
第五阶段，炉管恒温，此阶段为氢氧合成氧化阶段，工艺时间范围在30min～180min，具体由步骤四淀积的多晶硅厚度全部氧化转换为二氧化硅所需时间确定；炉管内温度范围在950℃/min～1050℃/min，氢氧合成的氧气(O2)气体流量范围在5.5L/min～6.5L/min，氢氧合成的氢气(H2)气体流量范围在10.0L/min～11.0L/min，炉管内氯化氢(HCl)气体流量范围在200ml/min～300ml/min；
第六阶段，炉管恒温，恒温时间为4min～6min，炉管内温度范围在950℃/min～1050℃/min，炉管内氧气(O2)气体流量范围在9.0L/min～11.0L/min；
第七阶段，炉管恒温，恒温时间为55min～65min，炉管内温度范围在950℃/min～1050℃/min，炉管内氮气(N2)气体流量范围在9.0L/min～11.0L/min，炉管内氧气(O2)气体流量范围在50ml/min～100ml/min；
第八阶段，炉管降温，降温速率范围在1.5℃/min～2.0℃/min，炉管内氮气(N2)气体流量范围在9.0L/min～11.0L/min；
第九阶段，硅基片出炉，出炉温度范围在550℃～650℃，出炉速度范围在10cm/min～30cm/min，炉管内氮气(N2)气体流量范围在9.0L/min～11.0L/min。
掺氧多晶硅层、氮化硅层以及无掺杂多晶硅层氧化生成的二氧化硅层三者构成氧化物介质层，氧化物介质层不同区域的最大厚度差可以控制在
以内。
与现有技术相比，本发明的优点在于：
硅沟槽MOS结构肖特基二极管器件，对于其中的硅沟槽MOS结构，通常采用热氧化工艺在硅沟槽内壁生长一层二氧化硅层作为氧化物介质层；此工艺存在沟槽内壁生长的二氧化硅层厚度不均匀，沟槽底部的偏薄的现象。为改善厚度不均匀，需要提高热氧化温度，但热氧化温度的提高又带来更多更严重的热氧化缺陷。并且随着器件需求更高的反向击穿电压，又需要更深的沟槽深度、更厚的二氧化硅介质层厚度；沟槽深度的增加又进一步加剧了热氧化工艺的二氧化硅厚度不均匀，更厚的二氧化硅厚度使得需要更长的热氧化时间，又导致了更多的热氧化缺陷，最终使得热氧化工艺生长二氧化硅层作为沟槽氧化物介质层的工艺，局限性较大；为了获得器件所需求的反向击穿电压，只能通过提高外延层的电阻率及厚度来实现，这样器件的正向导通电压就相应的增大，器件的性能降低，并且器件需求的反向击穿电压越高，矛盾就越突出。并且，常规的热氧化工艺生长的二氧化硅，其二氧化硅质量往往不够好，在硅、二氧化硅界面的界面态密度，氧化层内的电荷密度较高，使得现有的硅沟槽MOS结构肖特基二极管器件都普遍存在不同程度反向击穿电压蠕变、漂移的情况，不仅性能降低，也造成了使用上的可靠性隐患。
本发明提出了一种新的生长沟槽氧化物、介质层工艺方法，比较好的解决了常规热氧化工艺存在的不足与局限性。提高了介质层的厚度均匀性，降低了介质层生长过程中产生的缺陷，改善降低了介质层、硅之间界面态造成的影响，降低了介质层内电荷密度，最终提高了器件的反向击穿电压及稳定性、降低了反向漏电、提高了抗反向浪涌能力，器件性能得到提升。
并且，本发明提供的工艺方法，在沟槽深度越深、介质层越厚的场合，相比现有的热氧化工艺技术，优势越大；这使得在研发更高反向击穿电压的硅沟槽MOS结构肖特基二极管难度大为降低，对于突破现有硅沟槽MOS结构肖特基二极管器件，反向工作电压大多在100V及以下的现状具有较大的价值。
利用前述步骤二生长的薄掺氧多晶硅层作为与硅交界面表面电荷的吸收层，同时也是上层氮化硅层的缓冲层，改善减小了不同膜层间的应力。而步骤三淀积的氮化硅层起到掩蔽作用，阻挡了热氧化工艺中的氧气气体分子渗透到下层介质层，避免了硅基片发生氧化反应。步骤四利用现有常见的LPCVD淀积工艺，其多晶硅淀积工艺具有天然的良好的台阶覆盖性、沟槽内壁覆盖性、沟槽填充能力，使得淀积到沟槽内壁上的多晶硅层具有良好的厚度均匀性，作为后续热氧化生长为二氧化硅的基质层。在步骤五的炉管热氧化工艺中，由于多晶硅层厚度一定，意味着将其氧化转换为二氧化硅层时，可以采用更低的热氧化温度来进行生长，厚度的均匀性仍可维持多晶硅层厚度的均匀性水平，这样也就规避了高温氧化带来的缺陷问题。而由于多晶硅层下方为氮化硅层，可以阻挡热氧化工艺中的氧气气体分子渗透到下层介质层，其就不会发生氧化反应，避免了常规热氧化工艺在硅基片硅表面生长的二氧化硅厚度均匀性较差、高温热氧化产生缺陷问题。通过控制淀积的多晶硅厚度，也就控制了最终的氧化生长为二氧化硅的厚度，因此最终形成较厚的沟槽氧化物介质层，其介质层厚度均匀性、高温氧化缺陷相比常规的沟槽热氧化工艺方法更具优势。同时，步骤五的炉管热氧化工艺中，辅以比较特殊高氢比例的氢氧合成氧化工艺，提高了氧化速率，降低了高温氧化过程的时间，减小了高温扩散缺陷；高氢比例的氢氧合成工艺，在氧化过程中，在炉管内形成了富氢的气氛，实现了高温的氢气退火，进一步降低了界面态密度；氧化过程中，炉管气氛内增加氯化氢气体，利用氯离子的减少电荷及电荷固定作用，降低了介质层电荷密度；之后，再增加了氮氧氛围下的退火工艺，对之前步骤淀积的介质层再进行一次退火致密，降低了介质层内缺陷密度。最终，本发明的工艺方法，获得了比常规工艺方法更厚、更均匀的沟槽氧化物介质层，介质层界面密度、介质层电荷数均相较现有常规技术降低，使得器件在获取需求的反向击穿电压时，可以采用更低的外延层电阻率及厚度，相应降低了器件的正向导通电压，性能得到提升，击穿稳定性的可靠性上也相应得到改善。
附图说明
图1为背景技术现有的沟槽MOS结构的一种剖视图；
图2为本发明具体实施例1步骤一后的一种剖面图；
图3为本发明具体实施例1步骤二后的一种剖面图；
图4为本发明具体实施例1步骤三后的一种剖面图；
图5为本发明具体实施例1步骤四后的一种剖面图；
图6为本发明具体实施例1步骤五后的一种剖面图；
图7为本发明具体实施例1步骤六后的一种剖面图。
其中：1为硅基片，2为掺氧多晶硅层，3为氮化硅层，4为无掺杂多晶硅层，5为二氧化硅层，6为掺杂多晶硅层。
具体实施方式
下面结合附图对本发明做进一步的说明。
具体实施例1，参见图2至图7，一种提高沟槽MOS结构肖特基二极管性能的工艺方法，以沟槽MOS结构中需求的氧化物介质层(掺氧多晶硅层2、氮化硅层3以及无掺杂多晶硅层热氧化生长的二氧化硅层三者)总厚度在
左右的产品为例，方法包括如下步骤：
步骤一，取完成沟槽刻蚀的硅基片1，沟槽深度为2.5μm-4.5μm，采用氢氟酸腐蚀液湿法工艺去除硅基片正面作为硅沟槽刻蚀掩蔽层的二氧化硅。见图1。
步骤二，在前述的硅基片1上采用LPCVD工艺淀积生长一薄层掺氧多晶硅层2；其工艺薄膜淀积过程，腔体温度控制在660℃～680℃，反应气体硅烷(SiH4)气体流量控制在(70～80)ml/min，反应气体一氧化二氮(N2O)气体流量控制在(15～20)ml/min，腔体压强控制在(200～220)mtorr，最终的掺氧多晶硅层2厚度控制在
见图2。
步骤三，在前述的掺氧多晶硅层2上，采用LPCVD工艺淀积一薄层氮化硅层3，其工艺薄膜淀积过程，腔体温度控制在(740～760)℃，反应气体氨气(NH3)气体流量控制在(480～520)ml/min，反应气体二氯二氢硅(SiHCl2)气体流量控制在(70～80)ml/min，腔体压强控制在(580～620)mtorr，最终的氮化硅层3厚度控制在
见图3。
步骤四，在前述的氮化硅层上，采用LPCVD工艺淀积一层无掺杂多晶硅层4，其工艺薄膜淀积过程，腔体温度控制在(590～610)℃，反应气体硅烷(SiH4)气体流量控制在(160～180)ml/min，腔体压强控制在(440～460)mtorr，最终的无掺杂多晶硅层4厚度范围在
见图4。
步骤五，在完成前述步骤的硅基片，采用炉管热氧化工艺，对淀积的多晶硅层进行氧化，反应形成二氧化硅层5，二氧化硅层5的厚度为
同时通过炉管退火工艺改善介质层质量。见图5。炉管热氧化工艺的具体工艺阶段步骤为：
第一阶段，硅基片进炉，进炉温度控制在590℃～610℃，进炉速度控制在15cm/min～25cm/min，炉管内氮气(N2)气体流量控制在9.5L/min～10.5L/min；
第二阶段，炉管升温，升温速率控制在3.8℃/min～4.2℃/min，炉管内氮气(N2)气体流量控制在9.5L/min～10.5L/min，炉管内氧气(O2)气体流量控制在75ml/min～85ml/min；
第三阶段，炉管恒温，恒温时间为4.5min～5.5min，炉管内温度控制在995℃/min～1005℃/min，炉管内氧气(O2)气体流量控制在9.8L/min～10.2L/min；
第四阶段，炉管恒温，恒温时间为9.5min～10.5min，炉管内温度控制在995℃/min～1005℃/min，炉管内氧气(O2)气体流量控制在9.8L/min～10.2L/min，炉管内氯化氢(HCl)气体流量控制在230ml/min～270ml/min；
第五阶段，炉管恒温，此阶段为氢氧合成氧化阶段，工艺时间控制在115min～125min；炉管内温度控制在995℃/min～1005℃/min，氢氧合成的氧气(O2)气体流量控制在5.9L/min～6.1L/min，氢氧合成的氢气(H2)气体流量控制在10.3L/min～10.7L/min，炉管内氯化氢(HCl)气体流量控制在230ml/min～270ml/min；
第六阶段，炉管恒温，恒温时间为4.5min～5.5min，炉管内温度控制在995℃/min～1005℃/min，炉管内氧气(O2)气体流量控制在9.8L/min～10.2L/min；
第七阶段，炉管“恒温”，“恒温”时间59min～61min，炉管内温度控制在(995～1005)℃/min，炉管内氮气(N2)气体流量控制在9.5L/min～10.5L/min，炉管内氧气(O2)气体流量控制在75ml/min～85ml/min；
第八阶段，炉管降温，降温速率控制在1.6℃/min～1.8℃/min，炉管内氮气(N2)气体流量控制在9.5L/min～10.5L/min；
第九阶段，硅基片出炉，出炉温度控制在590℃～610℃，出炉速度控制在15cm/min～25cm/min，炉管内氮气(N2)气体流量控制在9.5L/min～10.5L/min；
步骤六，在前述的硅基片，采用LPCVD工艺淀积原位掺杂的多晶硅形成掺杂多晶硅层6，实现整个沟槽的填充，最终获得了器件所需的硅沟槽MOS结构。见图6。
以本实施例的沟槽MOS结构中的总氧化物介质层厚度
左右，可典型应用于最大反向工作电压为150V的产品。
常规热氧化工艺生长沟槽氧化物介质层的工艺方法，其一般采用炉管热氧化工艺一次完成二氧化硅生长，其工艺步骤一般为三个阶段；第一阶段，硅基片进炉；第二阶段，氢氧合成氧化阶段，其需要平衡热氧化温度、沟槽内壁二氧化硅厚度及厚度均匀性、高温热氧化缺陷三者之间存在的矛盾，一般采用1050℃的氢氧合成氧化温度，一般氢氧合成工艺中，气体只有氢气和氧气两种，并且气体流量一般均在6L/min的1:1比例；第三阶段，硅基片出炉。
这里以正向最大导通电流为10A的产品为例，将本发明与常规热氧化工艺生长沟槽氧化物介质层的工艺方法进行对比，阐述两种工艺方法在最终器件电参数上表现出的差别。
常规工艺，由于沟槽内的二氧化硅，其底部与侧壁的厚度差一般要达到
左右，并且需要二氧化硅厚度越厚，热氧化缺陷越多的问题，总的沟槽氧化物介质层难以做厚，在获得最终器件所需的反向击穿电压时，其外延层电阻率要达到2.5Ω.cm左右、外延层厚度要达到14μm左右。
而采用本实施例的工艺方法，掺氧多晶硅层、氮化硅层以及无掺杂多晶硅层热氧化生长的二氧化硅层三者构成氧化物介质层，氧化物介质层不同区域的最大厚度差能够控制在
以内，并且相比常规工艺的更高温热氧化温度，缺陷会更少，可以获得更厚的氧化物介质层。这样，其外延层电阻率只需要达到2.0Ω.cm左右、外延层厚度要达到12μm左右，即可以获得与常规工艺方法相同的器件所需反向击穿电压。这样，由于外延层电阻率及厚度的降低，在器件最大的正向导通电流10A时，最大可以降低0.15V(与器件的结构设计有较大相关性)；并且，由于沟槽内壁介质层厚度均匀性的提高，对肖特基结电场屏蔽能力增加，使得在器件最大的反向工作电压150V下的漏电最大可以降低1/3(与器件的结构设计有较大相关性)。另一方面，常规工艺，由于只有简单的热氧化工艺实现的单层二氧化硅工艺，质量不佳，其反向击穿电压蠕变、漂移程度在10V左右；而采用本实施例的工艺方法，反向击穿电压蠕变、漂移程度可以减小到3V以内。
以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种提高沟槽MOS结构肖特基二极管性能的工艺方法，其特征在于，包括如下步骤；
步骤一，取完成沟槽刻蚀的硅基片，湿法工艺去除硅基片正面硅表面二氧化硅层；
步骤二，在所述硅基片上采用LPCVD工艺淀积生长一薄层掺氧多晶硅层；
步骤三，在所述掺氧多晶硅层上，采用LPCVD工艺淀积一薄层氮化硅层；
步骤四，在所述氮化硅层上，采用LPCVD工艺淀积一层无掺杂多晶硅层；
步骤五，采用炉管热氧化工艺，对淀积的无掺杂多晶硅层进行氧化，反应形成二氧化硅层；
步骤六，采用CVD工艺淀积原位掺杂的多晶硅，实现整个沟槽的填充，最终获得了器件所需的硅沟槽MOS结构。
2.根据权利要求1所述的一种提高沟槽MOS结构肖特基二极管性能的工艺方法，其特征在于：步骤二中，掺氧多晶硅层厚度控制在
3.根据权利要求1所述的一种提高沟槽MOS结构肖特基二极管性能的工艺方法，其特征在于：步骤三中，氮化硅层厚度控制在
4.根据权利要求1所述的一种提高沟槽MOS结构肖特基二极管性能的工艺方法，其特征在于：步骤四中，无掺杂多晶硅层厚度范围在
5.根据权利要求1所述的一种提高沟槽MOS结构肖特基二极管性能的工艺方法，其特征在于：步骤二中，所述掺氧多晶硅层，其工艺薄膜淀积过程，腔体温度控制在650℃～700℃，反应气体硅烷气体流量控制在60ml/min～100ml/min，反应气体一氧化二氮气体流量控制在10ml/min～30ml/min，腔体压强控制在150mtorr～250mtorr，最终的掺氧多晶硅层厚度控制在
6.根据权利要求1所述的一种提高沟槽MOS结构肖特基二极管性能的工艺方法，其特征在于：步骤三中，所述氮化硅层，其工艺薄膜淀积过程，腔体温度控制在720℃～780℃，反应气体氨气气体流量控制在400ml/min～600ml/min，反应气体二氯二氢硅气体流量控制在50ml/min～100ml/min，腔体压强控制在550mtorr～650mtorr，最终的氮化硅层厚度控制在
7.根据权利要求1所述的一种提高沟槽MOS结构肖特基二极管性能的工艺方法，其特征在于：步骤四中，所述无掺杂多晶硅层，其工艺薄膜淀积过程，腔体温度控制在550℃～650℃，反应气体硅烷气体流量控制在100ml/min～200ml/min，腔体压强控制在400mtorr～500mtorr，最终的无掺杂多晶硅层厚度范围在
8.根据权利要求1所述的一种提高沟槽MOS结构肖特基二极管性能的工艺方法，其特征在于：步骤五中，所述的炉管热氧化工艺，工艺阶段步骤为：
第一阶段，硅基片进炉，进炉温度范围在550℃～650℃，进炉速度范围在10cm/min～30cm/min，炉管内氮气气体流量范围在9.0L/min～11.0L/min；
第二阶段，炉管升温，升温速率范围在3.5℃/min～4.5℃/min，炉管内氮气气体流量范围在9.0L/min～11.0L/min，炉管内氧气气体流量范围在50ml/min～100ml/min；
第三阶段，炉管恒温，恒温时间为4min～6min，炉管内温度范围在950℃/min～1050℃/min，炉管内氧气气体流量范围在9.0L/min～11.0L/min；
第四阶段，炉管恒温，恒温时间为9min～11min，炉管内温度范围在950℃/min～1050℃/min，炉管内氧气气体流量范围在9.0L/min～11.0L/min，炉管内氯化氢气体流量范围在200ml/min～300ml/min；
第五阶段，炉管恒温，此阶段为氢氧合成氧化阶段，工艺时间范围在30min～180min，炉管内温度范围在950℃/min～1050℃/min，氢氧合成的氧气气体流量范围在5.5L/min～6.5L/min，氢氧合成的氢气气体流量范围在10.0L/min～11.0L/min，炉管内氯化氢气体流量范围在200ml/min～300ml/min；
第六阶段，炉管恒温，恒温时间为4min～6min，炉管内温度范围在950℃/min～1050℃/min，炉管内氧气气体流量范围在9.0L/min～11.0L/min；
第七阶段，炉管恒温，恒温时间为55min～65min，炉管内温度范围在950℃/min～1050℃/min，炉管内氮气气体流量范围在9.0L/min～11.0L/min，炉管内氧气气体流量范围在50ml/min～100ml/min；
第八阶段，炉管降温，降温速率范围在1.5℃/min～2.0℃/min，炉管内氮气气体流量范围在9.0L/min～11.0L/min；
第九阶段，硅基片出炉，出炉温度范围在550℃～650℃，出炉速度范围在10cm/min～30cm/min，炉管内氮气气体流量范围在9.0L/min～11.0L/min。
9.一种提高沟槽MOS结构肖特基二极管性能的工艺方法，其特征在于，包括如下步骤:
步骤一，取完成沟槽刻蚀的硅基片，湿法工艺去除硅基片正面硅表面二氧化硅层；
步骤二，在所述硅基片上采用LPCVD工艺淀积生长一薄层掺氧多晶硅层；
工艺薄膜淀积过程，腔体温度控制在650℃～700℃，反应气体硅烷气体流量控制在60ml/min～100ml/min，反应气体一氧化二氮气体流量控制在10ml/min～30ml/min，腔体压强控制在150mtorr～250mtorr，最终的掺氧多晶硅层厚度控制在
步骤三，在所述多晶硅层上，采用LPCVD工艺淀积一薄层氮化硅层；
工艺薄膜淀积过程，腔体温度控制在720℃～780℃，反应气体氨气气体流量控制在400ml/min～600ml/min，反应气体二氯二氢硅气体流量控制在50ml/min～100ml/min，腔体压强控制在550mtorr～650mtorr，最终的氮化硅层厚度控制在
步骤四，在所述氮化硅层上，采用LPCVD工艺淀积一层无掺杂多晶硅层；
工艺薄膜淀积过程，腔体温度控制在550℃～650℃，反应气体硅烷气体流量控制在100ml/min～200ml/min，腔体压强控制在400mtorr～500mtorr，最终的无掺杂多晶硅层厚度范围在
步骤五，采用炉管热氧化工艺，对淀积的无掺杂多晶硅层进行氧化，反应形成二氧化硅；
工艺阶段步骤为：
第一阶段，硅基片进炉，进炉温度范围在550℃～650℃，进炉速度范围在10cm/min～30cm/min，炉管内氮气气体流量范围在9.0L/min～11.0L/min；
第二阶段，炉管升温，升温速率范围在3.5℃/min～4.5℃/min，炉管内氮气气体流量范围在9.0L/min～11.0L/min，炉管内氧气气体流量范围在50ml/min～100ml/min；
第三阶段，炉管恒温，恒温时间为4min～6min，炉管内温度范围在950℃/min～1050℃/min，炉管内氧气气体流量范围在9.0L/min～11.0L/min；
第四阶段，炉管恒温，恒温时间为9min～11min，炉管内温度范围在950℃/min～1050℃/min，炉管内氧气气体流量范围在9.0L/min～11.0L/min，炉管内氯化氢气体流量范围在200ml/min～300ml/min；
第五阶段，炉管恒温，此阶段为氢氧合成氧化阶段，工艺时间范围在30min～180min，炉管内温度范围在950℃/min～1050℃/min，氢氧合成的氧气气体流量范围在
5.5L/min～6.5L/min，氢氧合成的氢气气体流量范围在10.0L/min～11.0L/min，炉管内氯化氢气体流量范围在200ml/min～300ml/min；
第六阶段，炉管恒温，恒温时间为4min～6min，炉管内温度范围在950℃/min～1050℃/min，炉管内氧气气体流量范围在9.0L/min～11.0L/min；
第七阶段，炉管恒温，恒温时间为55min～65min，炉管内温度范围在950℃/min～1050℃/min，炉管内氮气气体流量范围在9.0L/min～11.0L/min，炉管内氧气气体流量范围在50ml/min～100ml/min；
第八阶段，炉管降温，降温速率范围在1.5℃/min～2.0℃/min，炉管内氮气气体流量范围在9.0L/min～11.0L/min；
第九阶段，硅基片出炉，出炉温度范围在550℃～650℃，出炉速度范围在10cm/min～30cm/min，炉管内氮气气体流量范围在9.0L/min～11.0L/min；
步骤六，采用CVD工艺淀积原位掺杂的多晶硅，实现整个沟槽的填充，最终获得了器件所需的硅沟槽MOS结构。
10.一种提高沟槽MOS结构肖特基二极管性能的工艺方法，其特征在于，包括如下步骤；
步骤一，取完成沟槽刻蚀的硅基片，采用氢氟酸腐蚀液湿法工艺去除硅基片正面作为硅沟槽刻蚀掩蔽层的二氧化硅；
步骤二，在前述的硅基片上采用LPCVD工艺淀积生长一薄层掺氧多晶硅层；其工艺薄膜淀积过程，腔体温度控制在660℃～680℃，反应气体硅烷气体流量控制在70ml/min～80ml/minml/min，反应气体一氧化二氮(N2O)气体流量控制在15ml/min～20ml/min，腔体压强控制在200mtorr～220mtorr，最终的掺氧多晶硅层厚度控制在
步骤三，在掺氧多晶硅层上，采用LPCVD工艺淀积一薄层氮化硅层，其工艺薄膜淀积过程，腔体温度控制在740℃～760℃，反应气体氨气气体流量控制在480ml/min～520ml/min，反应气体二氯二氢硅气体流量控制在70ml/min～80ml/min，腔体压强控制在580mtorr～620mtorr，最终的氮化硅层厚度控制在
步骤四，在氮化硅层上，采用LPCVD工艺淀积一层无掺杂多晶硅层，其工艺薄膜淀积过程，腔体温度控制在590℃～610℃，反应气体硅烷气体流量控制在160ml/min～180ml/min，腔体压强控制在440mtorr～460mtorr，最终的无掺杂多晶硅层厚度范围在
步骤五，在完成前述步骤的硅基片，采用炉管热氧化工艺，对淀积的无掺杂多晶硅层进行氧化，反应形成二氧化硅，同时通过炉管退火工艺改善介质层质量；
炉管热氧化工艺的具体工艺阶段步骤为：
第一阶段，硅基片进炉，进炉温度控制在590℃～610℃，进炉速度控制在15cm/min～25cm/min，炉管内氮气气体流量控制在9.5L/min～10.5L/min；
第二阶段，炉管升温，升温速率控制在3.8℃/min～4.2℃/min，炉管内氮气气体流量控制在9.5L/min～10.5L/min，炉管内氧气气体流量控制在75ml/min～85ml/min；
第三阶段，炉管恒温，恒温时间为4.5min～5.5min，炉管内温度控制在995℃/min～1005℃/min，炉管内氧气气体流量控制在9.8L/min～10.2L/min；
第四阶段，炉管恒温，恒温时间为9.5min～10.5min，炉管内温度控制在995℃/min～1005℃/min，炉管内氧气气体流量控制在9.8L/min～10.2L/min，炉管内氯化氢气体流量控制在230ml/min～270ml/min；
第五阶段，炉管恒温，此阶段为氢氧合成氧化阶段，工艺时间控制在115min～125min；炉管内温度控制在995℃/min～1005℃/min，氢氧合成的氧气气体流量控制在5.9L/min～6.1L/min，氢氧合成的氢气气体流量控制在10.3L/min～10.7L/min，炉管内氯化氢气体流量控制在230ml/min～270ml/min；
第六阶段，炉管恒温，恒温时间为4.5min～5.5min，炉管内温度控制在995℃/min～1005℃/min，炉管内氧气气体流量控制在9.8L/min～10.2L/min；
第七阶段，炉管恒温，恒温时间为59min～61min，炉管内温度控制在(995～1005)℃/min，炉管内氮气气体流量控制在9.5L/min～10.5L/min，炉管内氧气气体流量控制在75ml/min～85ml/min；
第八阶段，炉管降温，降温速率控制在1.6℃/min～1.8℃/min，炉管内氮气气体流量控制在9.5L/min～10.5L/min；
第九阶段，硅基片出炉，出炉温度控制在590℃～610℃，出炉速度控制在15cm/min～25cm/min，炉管内氮气气体流量控制在9.5L/min～10.5L/min；
步骤六，在前述的硅基片，采用LPCVD工艺淀积原位掺杂的多晶硅，实现整个沟槽的填充，最终获得了器件所需的硅沟槽MOS结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110366686.6A CN113517193B (zh) | 2021-04-06 | 2021-04-06 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110366686.6A CN113517193B (zh) | 2021-04-06 | 2021-04-06 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517193A CN113517193A (zh) | 2021-10-19 |
| CN113517193B true CN113517193B (zh) | 2022-03-11 |
Family
ID=78061865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110366686.6A Active CN113517193B (zh) | 2021-04-06 | 2021-04-06 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517193B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072699B (zh) * | 2022-07-26 | 2023-09-26 | 江苏新顺微电子股份有限公司 | 一种新型终端结构的肖特基二极管的制造方法 |
| CN117747422B (zh) * | 2024-02-21 | 2024-04-16 | 中国科学院长春光学精密机械与物理研究所 | 一种低应力深沟槽多晶栅及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5538916A (en) * | 1993-04-28 | 1996-07-23 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device isolation region |
| CN103632959A (zh) * | 2013-11-15 | 2014-03-12 | 中航（重庆）微电子有限公司 | 沟槽型肖特基器件结构及其制造方法 |
| CN104425243A (zh) * | 2013-08-28 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 一种肖特基二极管的制造工艺方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| EP0255968A3 (en) * | 1986-08-08 | 1988-08-10 | SILICONIX Incorporated | High sheet resistance polycrystalline silicone film for increasing diode breakdown voltage |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100363558B1 (ko) * | 2001-02-23 | 2002-12-05 | 삼성전자 주식회사 | 반도체 장치의 트렌치 격리 형성 방법 |
| JP4068597B2 (ja) * | 2004-07-08 | 2008-03-26 | 株式会社東芝 | 半導体装置 |
| CN102646603B (zh) * | 2012-04-24 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 沟槽型mos的形成方法 |
| CN103594493A (zh) * | 2012-08-15 | 2014-02-19 | 朱江 | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 |
| CN103871902A (zh) * | 2014-03-24 | 2014-06-18 | 上海华力微电子有限公司 | 半导体处理工艺及半导体器件的制备方法 |
| CN104465781A (zh) * | 2014-12-31 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos及工艺方法 |
| JP6065067B2 (ja) * | 2015-07-15 | 2017-01-25 | 三菱電機株式会社 | 半導体装置の製造方法 |
| CN206697480U (zh) * | 2017-04-12 | 2017-12-01 | 上海格瑞宝电子有限公司 | 一种p型多晶硅沟槽结构的肖特基二极管 |
| CN108470719B (zh) * | 2018-04-28 | 2023-07-07 | 江苏新顺微电子股份有限公司 | 一种复合型tmbs器件及其制造方法 |
| CN110047944A (zh) * | 2019-04-25 | 2019-07-23 | 江阴新顺微电子有限公司 | 一种低成本的tmbs器件结构及制造方法 |
-
2021
- 2021-04-06 CN CN202110366686.6A patent/CN113517193B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5538916A (en) * | 1993-04-28 | 1996-07-23 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device isolation region |
| CN104425243A (zh) * | 2013-08-28 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 一种肖特基二极管的制造工艺方法 |
| CN103632959A (zh) * | 2013-11-15 | 2014-03-12 | 中航（重庆）微电子有限公司 | 沟槽型肖特基器件结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517193A (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110310992B (zh) | 沟槽分离栅器件及其制造方法 | |
| CN113517193B (zh) | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 | |
| JP2871580B2 (ja) | 半導体装置の製造方法 | |
| US11239254B2 (en) | Three-dimensional memory device containing epitaxial ferroelectric memory elements and methods for forming the same | |
| US6770548B2 (en) | Trench schottky rectifier | |
| CN100461347C (zh) | 半导体器件及其制造方法 | |
| US20050164469A1 (en) | Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches | |
| CN101996999B (zh) | 一种具有扩展型沟槽的dram结构及其制作方法 | |
| CN114899097A (zh) | 一种屏蔽栅沟槽器件场氧及屏蔽栅沟槽器件制作方法 | |
| US6232178B1 (en) | Method for manufacturing capacitive element | |
| US8766359B2 (en) | Lateral superjunction extended drain MOS transistor | |
| US20050186736A1 (en) | Method for manufacturing flash memory device | |
| US20050191866A1 (en) | Semiconductor devices and methods for depositing a dielectric film | |
| CN103681444A (zh) | 一种浅沟槽隔离结构及其制作方法 | |
| CN103325825B (zh) | 超结mosfet | |
| CN101364538A (zh) | 栅层形成方法 | |
| CN111540677B (zh) | 一种三层阶梯状沟槽晶体管的制造工艺 | |
| CN102222606A (zh) | 一种电容的形成方法 | |
| CN102280384A (zh) | 功率沟槽式金属氧化物半导体场效应晶体管制作工艺 | |
| KR20210158809A (ko) | 실리콘이 구비된 층을 형성하는 방법 | |
| US20100273307A1 (en) | Method of making a device including a capacitive structure | |
| CN103426735A (zh) | 半导体结构的形成方法及mos晶体管的形成方法 | |
| CN114068323A (zh) | 氧化层、半导体结构及其制作方法 | |
| US9391133B2 (en) | Capacitor and preparation method thereof | |
| US6969666B2 (en) | Method for fabricating isolation layer in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |