CN104835856A - 二极管 - Google Patents

二极管 Download PDF

Info

Publication number
CN104835856A
CN104835856A CN201510064603.2A CN201510064603A CN104835856A CN 104835856 A CN104835856 A CN 104835856A CN 201510064603 A CN201510064603 A CN 201510064603A CN 104835856 A CN104835856 A CN 104835856A
Authority
CN
China
Prior art keywords
diode
reverse
voltage
block
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510064603.2A
Other languages
English (en)
Inventor
木山诚
松浦尚
岛津充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN104835856A publication Critical patent/CN104835856A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种二极管。二极管(1)包括碳化硅衬底(11)、停止层(12)、漂移层(13)、保护环(14)、肖特基电极(15)、欧姆电极(16)和表面保护膜(17)。在25℃的测量温度下，二极管(1)的正向导通电阻R和二极管(1)的响应电荷Q的乘积R·Q满足R·Q≤0.24×V阻断 2的关系。正向导通电阻R表示当在向二极管(1)施加正向电压时产生的指定电流密度(Jf)时的电压与电流的变化率。将反向阻断电压V阻断定义为产生与指定电流密度(Jf)的10-5倍一样高的电流密度Jr时的二极管(1)的反向电压。响应电荷Q通过在从0V至V阻 断的范围中对二极管(1)的反向电容-电压特性中得到的电容(C)积分来获得。

Description

二极管
技术领域
本发明涉及一种二极管，并且尤其涉及要求击穿电压高和导通电阻低的二极管。
背景技术
通常已经采用硅(Si)作为制造功率半导体元件的半导体材料。然而，低损耗、高击穿电压和高操作速度的这种性能已接近于硅半导体元件的理论极限。
将带隙大于硅的半导体称为“宽带隙半导体”。由于宽带隙半导体，所以期望显著改善功率半导体元件的性能。例如，诸如碳化硅(SiC)或者氮化镓(GaN)的宽带隙半导体作为功率半导体的材料已引起注意。例如，Yoshitomo Hatakeyama,Kazuki Nomoto,Naoki Kaneda,ToshihiroKawano,Tomoyoshi Mishima,Tohru Nakamura，在2011年12月IEEEELECTON DEVICE LETTERS,Vol.32,No.12,pp.1674-1676中"Over 3.0GW/cm2Figure-of-Merit GaN p-n Junction Diodes on Free-Standing GaNSubstrates,"中已报告了形成在无支撑GaN衬底上的p-n结二极管的导通电阻特性。
发明内容
尤其是，关于功率二极管，主要评估导通电阻特性。导通电阻可以用于在二极管操作期间评估二极管中的传导损耗。然而，基于导通电阻难以评估二极管中的开关损耗。通过用适当的方法评估二极管的开关特性，能够实现具有更好开关特性的二极管。
本发明的目的在于提供一种具有优良开关特性的二极管。
根据本发明的一个方面的二极管包括有源层和用于向该有源层施加正向电压和反向电压的第一和第二电极。在经由第一和第二电极向有源层施加正向电压时的二极管的正向电流-电压特性中，在与电流密度Jf对应的电流值中的电压关于电流的变化被定义为正向导通电阻R，电流密度Jf通过将有源层的电导率σ(单位：S/mm)乘以电场强度50(单位：V/mm)得到。在经由第一和第二电极向有源层施加反向电压时的二极管的反向电流-电压特性中，与电流密度Jr对应的电压被定义为反向阻断电压V阻断(单位：V)，电流密度Jr与电流密度Jf的10-5倍一样高。根据经由第一和第二电极向二极管施加反向电压时的二极管的反向电容-电压特性，通过在从0至V阻断的反向电压的范围中对反向电容积分得到的电荷被定义为二极管的响应电荷Q。在25℃的测量温度下，正向导通电阻R和响应电荷Q的乘积R·Q满足R·Q≤0.24×V阻断 2的关系。在这里，R的单位是mΩ，Q的单位是nC。
根据本发明的另一个方面的二极管包括有源层和用于向该有源层施加正向电压和反向电压的第一和第二电极。在经由第一和第二电极向有源层施加正向电压时的二极管的正向电流-电压特性中，在电流密度Jf为3(单位：A/mm2)时的电压关于电流的变化被定义为正向导通电阻R，电流密度Jf通过将正向电流的值除以结界面面积得到。在经由第一和第二电极向有源层施加反向电压时的二极管的反向电流-电压特性中，与密度Jr对应的电压被定义为反向阻断电压V阻断(单位：V)，密度Jr与电流密度Jf的10-5倍一样高。根据在经由第一和第二电极向二极管施加反向电压时的二极管的反向电容-电压特性，通过在从0至V阻断的反向电压的范围中对反向电容积分得到的电荷被定义为二极管的响应电荷Q。在25℃的测量温度下，正向导通电阻R和响应电荷Q的乘积R·Q满足R·Q≤0.24×V阻断 2的关系。在这里，R的单位是mΩ，Q的单位是nC。
根据本发明，能够提供具有优良开关特性的二极管。
结合附图，从本发明的下面的详细描述，本发明的前述的和其它目的、特征、方面和优势将变得更加明显。
附图说明
图1是示意性示出根据第一实施例的二极管的结构的截面图。
图2是示出二极管的正向电流-电压特性的一个实例的图。
图3是示出用于测量二极管的正向电流-电压特性的配置的一个实例的图。
图4是示出二极管的反向电流-电压特性的一个实例的图。
图5是示出用于测量二极管的反向电流-反向电压特性的配置的一个实例的图。
图6是示出用于测量二极管的反向电容-电压(C-V)特性的电路的示意性配置的图。
图7是示出二极管的反向电容-电压特性的一个实例的图。
图8是示出实例1-1(600V级阻断电压器件)和实例1-2(1200V级阻断电压器件)中的每一个中的五种样品的导通电阻R-响应电荷Q特性的图。
图9是示出根据实例1-1和1-2的样品的RQ乘积-V阻断特性的图。
图10是示出根据实例1-3和1-4的样品的GR宽度-反向阻断电压特性的图。
图11是示出根据实例1-3和1-4的样品的GR宽度-响应电荷Q特性的图。
图12是示出RQ乘积-反向阻断电压V阻断特性的GR宽度依赖性的图。
图13是示出图12中所示的比例因子A的GR宽度依赖性的图。
图14是示意性示出根据第二实施例的二极管的结构的截面图。
图15是示出根据实例2-1(150V级阻断电压器件)、实例2-2(80V级阻断电压器件)和实例2-3(40V级阻断电压器件)的样品的导通电阻R-响应电荷Q特性的图。
图16是示出根据实例2-1至2-3的样品的RQ乘积-V阻断特性的图。
图17是示出RQ乘积-反向阻断电压V阻断特性的GR宽度依赖性的图。
图18是示意性示出根据第四实施例的二极管的结构的截面图。
图19是示出根据实例4-1(600V级阻断电压器件)和实例4-2(1200V级阻断电压器件)的样品的导通电阻R-响应电荷Q特性的图。
图20是示出根据实例4-1和4-2的样品的RQ乘积-V阻断特性的图。
图21是示出根据实例5-1和5-2的样品的FP宽度-反向阻断电压特性的图。
图22是示出根据实例5-1和5-2的样品的FP宽度-响应电荷Q特性的图。
图23是示出RQ乘积-反向阻断电压V阻断特性的FP宽度依赖性的图。
图24是示出图23中所示的比例因子A的FP宽度依赖性的图。
具体实施方式
[该发明的实施例的描述]
首先将列出并描述本发明的实施例。
(1)根据本发明的一个实施例的二极管包括有源层和用于向该有源层施加正向电压和反向电压的第一和第二电极。在经由第一和第二电极向有源层施加正向电压时的二极管的正向电流-电压特性中，在与电流密度Jf对应的电流值中的电压关于电流的变化被定义为正向导通电阻R，电流密度Jf通过将有源层的电导率σ(单位：S/mm)乘以电场强度50(单位：V/mm)得到。在经由第一和第二电极向有源层施加反向电压时的二极管的反向电流-电压特性中，与电流密度Jr对应的电压被定义为反向阻断电压V阻断(单位：V)，电流密度Jr与电流密度Jf的10-5倍一样高。根据在经由第一和第二电极向二极管施加反向电压时的二极管的反向电容-电压特性，通过在从0至V阻断的反向电压的范围中对反向电容积分得到的电荷被定义为二极管的响应电荷Q。在25℃的测量温度下，正向导通电阻R和响应电荷Q的乘积R·Q满足R·Q≤0.24×V阻断 2的关系。在这里，R的单位是mΩ，Q的单位是nC。
根据以上配置，能够提供具有优良开关特性的二极管。RQ乘积是表示二极管中总损耗的良好指标。此外，RQ乘积与反向阻断电压V阻 断的平方成比例(R·Q∝V阻断 2)。通过将该比例因子设定为0.24或更小，能够实现获得降低损耗的二极管。因此，能够实现具有优良开关特性的二极管。
(2)优选地，乘积R·Q满足R·Q≤0.1×V阻断 2的关系。
根据以上配置，当使用硅(Si)作为二极管的材料时，能够提供具有优良开关特性的二极管。
(3)优选地，形成二极管的半导体材料是硅。
根据以上配置，当使用硅(Si)作为二极管的材料时，能够提供具有优良开关特性的二极管。
(4)优选地，乘积R·Q满足R·Q≤4.8×10-3×V阻断 2的关系。
根据以上配置，当使用宽带隙半导体作为二极管的材料时，能够提供具有优良开关特性的二极管。
(5)更优选地，形成二极管的半导体材料是碳化硅。
根据以上配置，当使用碳化硅(SiC)作为二极管的材料时，能够提供具有优良开关特性的二极管。
(6)优选地，乘积R·Q满足R·Q≤1.3×10-3×V阻断 2的关系。
根据以上配置，当使用宽带隙半导体作为二极管的材料时，能够提供具有优良开关特性的二极管。
(7)更优选地，形成二极管的半导体材料是氮化镓。
根据以上配置，当使用氮化镓(GaN)作为二极管的材料时，能够提供具有优良开关特性的二极管。
(8)优选地，二极管包括形成在有源层中的边缘终止结构。该边缘终止结构具有不小于5μm且不大于200μm的宽度。
根据以上配置，在防止二极管的损耗显著增加时能确保二极管的高阻断电压。
(9)根据本发明的另一个方面的二极管包括有源层和用于向该有源层施加正向电压和反向电压的第一和第二电极。在经由第一和第二电极向有源层施加正向电压时的二极管的正向电流-电压特性中，在电流密度Jf为3(单位：A/mm2)时的电压关于电流的变化被定义为正向导通电阻R，电流密度Jf通过将正向电流的值除以结界面面积得到。在经由第一和第二电极向有源层施加反向电压时的二极管的反向电流-电压特性中，与密度Jr对应的电压被定义为反向阻断电压V阻断(单位：V)，密度Jr与电流密度Jf的10-5倍一样高。根据在经由第一和第二电极向二极管施加反向电压时的二极管的反向电容-电压特性，通过在从0至V阻断的反向电压的范围中对反向电容积分得到的电荷被定义为二极管的响应电荷Q。在25℃的测量温度下，正向导通电阻R和响应电荷Q的乘积R·Q满足R·Q≤0.24×V阻断 2的关系。在这里，R的单位是mΩ，Q的单位是nC。
根据以上配置，能够提供具有优良开关特性的二极管。
(10)优选地，乘积R·Q满足R·Q≤0.1×V阻断 2的关系。
根据以上配置，当使用硅(Si)作为二极管的材料时，能够提供具有优良开关特性的二极管。
(11)优选地，形成二极管的半导体材料是硅。
根据以上配置，当使用硅(Si)作为二极管的材料时，能够提供具有优良开关特性的二极管。
(12)优选地，乘积R·Q满足R·Q≤4.8×10-3×V阻断 2的关系。
根据以上配置，当使用宽带隙半导体作为二极管的材料时，能够提供具有优良开关特性的二极管。
(13)更优选地，形成二极管的半导体材料是碳化硅。
根据以上配置，当使用碳化硅(SiC)作为二极管的材料时，能够提供具有优良开关特性的二极管。
(14)优选地，乘积R·Q满足R·Q≤1.3×10-3×V阻断 2的关系。
根据以上配置，当使用宽带隙半导体作为二极管的材料时，能够提供具有优良开关特性的二极管。
(15)更优选地，形成二极管的半导体材料是氮化镓。
根据以上配置，当使用氮化镓(GaN)作为二极管的材料时，能够提供具有优良开关特性的二极管。
(16)优选地，二极管包括形成在有源层中的边缘终止结构。该边缘终止结构具有不小于5μm且不大于200μm的宽度。
根据以上配置，在防止二极管的损耗显著增加时能确保二极管的高阻断电压。
[该发明实施例的细节]
在下文中参考附图将描述本发明的实施例。在下面的附图中，相同或相应的元件具有指定的相同参考字符且将不再重复其描述。在本文中的晶体学表示中，单个取向、集合取向、单个平面和集合平面分别用[]、<>、()和{}示出。而且，晶体学的负指数通常用上面加有“-”的数字表示，然而，在本文中负号出现在数字的前面。
根据本发明实施例的二极管能够应用于pn结二极管和肖特基二极管中的任何一个。下面将描述根据本发明实施例的二极管的实例。然而，本发明的实施例不限制于下面描述的二极管。
[第一实施例]
<元件结构>
根据第一实施例的二极管1是由碳化硅(SiC)构成的肖特基势垒二极管(SBD)。图1是示意性示出根据第一实施例的二极管的结构的截面图。
参考图1，二极管1包括碳化硅衬底11、停止层12、漂移层13(有源层)、保护环14、肖特基电极15、欧姆电极16和表面保护膜17。
停止层12和漂移层13由碳化硅构成。停止层12布置在碳化硅衬底11上。漂移层13布置在停止层12上。保护环14布置在漂移层13中以与漂移层13的表面相接触。碳化硅衬底11、停止层12和漂移层13中的每一个都具有n导电类型。保护环14是与每个漂移层13相反的导电类型。例如，保护环14具有p导电类型。
肖特基电极15与漂移层13的表面131相接触。适当地选择肖特基电极15的材料以实现肖特基电极15与漂移层13之间的肖特基结。肖特基电极15与保护环14重叠。肖特基电极15对应于二极管1的阳极电极。
欧姆电极16与碳化硅衬底11的表面111相接触。碳化硅衬底11的表面111是位于与布置停止层12的表面相反的表面。适当地选择欧姆电极16的材料以实现欧姆电极16与碳化硅衬底11之间的欧姆结。欧姆电极16对应于二极管1的阴极电极。
表面保护膜17覆盖了漂移层13的表面131的不同于与肖特基电极15相接触部分的部分。表面保护膜17由例如聚酰亚胺构成。
<制造工艺>
(实例1-1：600V级SiC-SBD)
描述用于形成图1示出的二极管1的条件的一个实例。下面描述的条件是例如用于形成600V级SiC-SBD的条件。
首先，制备由具有多型4H的六角形碳化硅单晶构成的碳化硅衬底11。碳化硅衬底11的电阻率为20(mΩ·cm)。碳化硅衬底11的厚度为400μm。用于生长外延层的碳化硅衬底11的表面具有朝向a轴倾斜的8°偏离Si终止表面((0001)面)。
在碳化硅衬底11的表面上经由外延生长形成n型停止层12和n型漂移层13。停止层12中的施主浓度为2×1018cm-3。停止层12的厚度为0.5μm。漂移层13中的施主浓度为6×1015cm-3。漂移层13的厚度为5μm。由碳化硅衬底11、停止层12和漂移层13构成的衬底在下文中还称为“碳化硅外延衬底”。
用离子注入法在漂移层13中形成p型保护环14。使用由铝(Al)构成的离子注入掩膜将硼(B)离子选择性地注入到漂移层13中。将硼离子注入到漂移层13中以使保护环14的总宽度为50μm，保护环14的总深度为0.5μm，并且保护环14中的峰值浓度约为5×1017cm-3。
注入硼离子之后，执行碳化硅外延衬底的活化退火。具体地，在氩(Ar)气体气氛中，将碳化硅处延衬底加热到1600℃达30分钟。此后，在氧气氛中，使碳化硅处延衬底在1150℃受到热处理达80分钟，从而在漂移层13的表面上形成约40nm的牺牲氧化物膜。用氢氟酸蚀刻该牺牲氧化物膜，从而去除位于漂移层13的表面部分的损伤层。
然后，用溅射在碳化硅衬底11的表面111(背表面)上形成约0.2μm厚的镍(Ni)电极。此后，在Ar气体气氛中，使碳化硅外延衬底在970℃受到热处理达3分钟，从而形成欧姆电极16。
然后，用溅射在漂移层13的整个表面上形成0.1μm厚的钛(Ti)电极，并继续形成5μm厚的Al电极。此后，用光刻并用磷酸基蚀刻剂(H3PO4:CH3COOH:HNO3)的蚀刻选择性蚀刻Al电极，并且用光刻并用缓冲的氢氟酸(BHF)蚀刻剂选择性蚀刻Ti电极。因此，如图1所示，形成肖特基电极15以使肖特基电极15的端部跨保护环14位于其上。与肖特基电极15重叠的部分保护环14的宽度(下文中称为“GR宽度”)就设计值而言是15μm。
如表1所示，制备结界面面积不同的五种样品。该“结界面”指的是肖特基电极15和漂移层13相互直接接触的区域。该区域位于保护环14的内侧上。与肖特基电极15接触的漂移层13的区域(开口)为方形。为了防止电场集中在拐角部分，使肖特基电极15的拐角部分和保护环14的拐角部分成圆形(曲率半径被设定为20μm)。
表1
然后，使用聚酰亚胺以形成表面保护膜17。此后，用EB蒸发，在欧姆电极16上形成由Ti膜(具有50nm厚)、Pt膜(具有100nm厚)和Au膜(具有2μm厚)构成的背面焊垫电极(未示出)。
将碳化硅外延衬底切成芯片。通过管芯接合和引线接合将该芯片安装到封装上。使用Sn-Ag焊料在230℃执行管芯接合。使用Al引线执行引线接合。
(实例1-2：1200V级SiC-SBD)
在实例1-1(600V级SiC-SBD)的制造工艺中的一些条件被修改的情况下来制备1200V级SiC-SBD。具体地，将停止层12中的施主浓度设定为2×1018cm-3，并将停止层12的厚度设定为1μm。将漂移层13中的施主浓度设定为4×1015cm-3，并将漂移层13的厚度设定为10μm。此外，将GR宽度设定为30μm。
如表2所示，通过改变肖特基电极15的尺寸来制备结界面面积不同的五种样品。
表2
由于其它条件与实例1-1的制造工艺中的条件相同，所以将不再重复随后的描述。
<评估方法>
用下面的方法来测量(评估)二极管1的导通电阻R、反向阻断电压V阻断、和电荷Q。将每个测量中的测量温度设定为25℃。
(1)导通电阻
图2是示出二极管的正向电流-电压特性的一个实例的图。参考图2，在二极管的正向电流-电压特性中，导通电阻R是由指定电流密度Jf下的电压相对于电流密度的斜率ΔV/ΔI得到的。电流密度Jf是通过以电场密度E＝500V/cm＝50V/mm乘漂移层13的电导率σ获得的。即，满足Jf(A/mm2)＝σ(S/mm)×50(V/mm)的关系。单位“S”表示西门子。
图3是示出用于测量二极管的正向电流-电压特性的配置的一个实例的图。参考图3，测量电路500包括电压源501、电压表502和电流表503。电压源501跨二极管1的阳极电极和阴极电极施加正向电压Vf。电压源501能够改变正向电压Vf。电压表502测量正向电压Vf。电流表503测量正向电流If。
电流密度Jf对应于每个结面积的正向电流If(If/结面积)。关于电子表示载流子，考虑到电场的速度(当电场E超过1kV/cm时，使电子起动的速度降低)和热的原因(热产生导致电子迁移率降低)的依赖性，在实际使用的半导体二极管(Si二极管、SiC二极管和GaN二极管)中，使用在电场强度从约200至1kV/cm时的正向电流If。在电场强度的该范围中，二极管的正向I-V特性实际表现为线性特性，其中电流与电压成比例。
在该实例中，使用E＝500(V/cm)＝50(V/mm)作为电场强度的代表值。将电流密度Jf定义为使用漂移层13的电导率σ的电流密度。实际上，电压降低发生在不同于漂移层13的位置。然而，在电流密度Jf的计算中，仅考虑了场效应占主导地位的漂移层13。
漂移层13的电导率σ可以用各种已知的方法来测量。例如，漂移层的电导率σ可以通过测量绝缘衬底上的层的霍尔效应或者测量导电衬底上的层的电阻来获得。在另一方法中，漂移层中的载流子浓度n可以经由CV来测量，并且电导率可以由具有使用适当迁移率μ的关系σ＝n×μ×e来获得(e表示元电荷)。
通过上述定义获得的电流密度Jf在1至6(A/mm2)的范围内，然而它略微取决于二极管的设计。因此，导通电阻R还可以用其本身的电流密度来定义。例如，当通过正向电流值除以结界面面积得到的电流密度为3(A/mm2)时，基于该关系R＝ΔV/ΔI能得到导通电阻R。
(2)反向阻断电压
图4是示出二极管的反向电流-电压特性的一个实例的图。参考图4，在该实例中，当引起根据上述定义的正向电流密度Jf的1/105大小的反向电流密度Jr(Jr＝Jf/105)时的反向电压，被定义为反向阻断电压V阻断。
图5是示出用于测量二极管的反向电流-电压特性的配置的一个实例的图。参考图5，测量电路510包括电压源511、电压表512和电流表513。电压源511跨二极管1的阳极电极和阴极电极施加反向电压Vr。电压源511能够改变反向电压Vr。电压表512测量反向电压Vr。电流表513测量反向电流Ir。
(3)响应电荷
二极管1的响应电荷Q可以基于二极管1的反向电容-电压(C-V)特性来测量。图6是示出用于测量二极管的反向电容-电压(C-V)特性的电路的示意性配置的图。图7是示出二极管的反向电容-电压特性的一个实例的图。
参考图6和7，C-V测量设备520测量二极管1的反向电容-电压特性。
在该实例中，将测量频率设定为1MHz。响应电荷Q通过在从0至V阻断的积分范围中对电容C积分来获得，即Q＝∫C(V)dv(积分区间：0至V阻断)。
<评估结果>
(1)R-Q特性
图8是示出实例1-1(600V级阻断电压器件)和实例1-2(1200V级阻断电压器件)中的每一个中的五种样品的导通电阻R-响应电荷Q特性的图。参考图8，根据每个实例中的样品，导通电阻R和响应电荷Q满足基本上彼此成反比例的关系。即，得到y＝axb(a表示常数，b≈-1)的关系，其中y表示电荷Q并且x表示导通电阻R。导通电阻R和电荷Q的乘积(y×x)能看作为基本上等于常数a。导通电阻R和电荷Q的乘积R·Q在下文中还被称为“RQ乘积”。
可以将R-Q特性说明如下。首先，可以将二极管1的导通电阻R表示为下面的表达式(1)：
R＝Rd+Rs+Rsub+Rc    (1)
其中Rd表示漂移层电阻，Rs表示停止层电阻，Rsub表示衬底电阻，Rc表示欧姆电极电阻。
通常，停止层电阻Rs和欧姆电极电阻Rc极其低于漂移层电阻Rd。因此，可以忽略停止层电阻Rs和欧姆电极电阻Rc。此外，漂移层电阻Rd比衬底电阻Rsub更占主导地位。因此，如表达式(2)所示，可以使导通电阻R接近于漂移层电阻Rd。
R～Rd    (2)
可以将漂移层的电阻Rd表示为表达式(3)：
Rd＝ρ·d/A    (3)
其中ρ表示漂移层电导率，d表示漂移层的厚度，A表示结面积。可以将表示式(3)变换为下面的表达式(4)：
Rd＝1/(n·μ·q)·d/A    (4)
其中n表示漂移层载流子浓度，μ表示漂移层迁移率。
然后，考虑反向恢复响应的现象。通过施加正向偏置电压使正向电流流过二极管。然后，向二极管施加反向偏置电压。将载流子(电子)拉出漂移层并因此形成耗尽层。假定漂移层被完全耗尽。
响应电荷Q指的是在二极管的状态的这种变化。因此，响应电荷Q表示为下面的表达式(5)。
Q＝A·q·n·d    (5)
从表达式(4)和表达式(5)，响应电荷Q表示为下面的表达式(6)。
R·Q＝d2/μ    (6)
表达式(6)表示在不依赖于结面积A的情况下，由漂移层厚度d和漂移层的迁移率μ确定导通电阻R和响应电荷Q的乘积R·Q。
另一方面，在向二极管施加反向偏置电压时漂移层也可能未被完全耗尽。在这种情况下，当向二极管施加反向偏置电压时在漂移层中的形成的耗尽层的厚度用来d'表示。响应电荷Q'表示为下面的表达式(5')。
Q'＝A·q·n·d'    (5')
从表达式(4)和表达式(5')响应电荷Q'表示为下面的表达式(6')。
R·Q'＝d·d'/μ    (6')
如表达式(6)和表达式(6')所示，在漂移层被完全耗尽的情况和漂移层被部分耗尽的情况下，RQ乘积不依赖于结面积A。图8示出了用表达式(6)和表达式(6')表示的RQ乘积。
(2)RQ乘积-V阻断特性
图9是示出根据实例1-1和实例1-2的样品的RQ乘积-V阻断特性的图。参考图9，RQ乘积基本上用反向阻断电压V阻断的值来确定。
可以将RQ乘积和反向阻断电压V阻断之间的关系解释说明如下。半导体材料的临界电场强度由Ec表示，漂移层的厚度由d表示。可以将二极管的雪崩击穿电压V击穿表示为下面的表达式(7)。
V击穿＝Ec·d/2    (7)
从表达式(7)和表达式(6)，可以将RQ乘积表示为表达式(8)。
R·Q＝4/(μ·Ec2)·V击穿 2    (8)
认为反向阻断电压V阻断与雪崩击穿电压V击穿成比例。因此，如表达式(9)所示，认为RQ乘积与反向阻断电压V阻断的平方成比例。
R·Q∝V阻断 2    (9)
就图9示出的根据实例1-1和1-2的样品而言，RQ乘积也与反向阻断电压V阻断的平方成比例。从每个样品中的RQ乘积和反向阻断电压V阻断，用最小二乘法拟合(LSM)得到下面的关系式。
R·Q＝3.6×10-3(mΩ·nC/V2)·V阻断 2
二极管的损耗是传导损耗和开关损耗的总和。传导损耗由二极管的导通状态的损耗(通损耗)和关断状态的损耗(断损耗)构成。然而，在传导损耗中，通损耗占主导地位。如表达式(10)所示的，通损耗Lon与导通电阻R成比例地变得更大。α表示比例常数。
Lon＝αR    (10)
开关损耗由导通损耗和关断损耗构成。然而，在开关损耗中，关断损耗占主导地位。如表达式(11)所示，关断损耗Ltf与电荷Q成比例。β表示比例常数。
Ltf＝βQ    (11)
二极管的总损耗Lt表示为通损耗Lon和关断损耗Ltf的总和。因此，可以将总损耗Lt表示为表达式(12)。在这里，C表示常数。
Lt＝Lon+Ltf＝αR+βQ＝αR+βC/R    (12)
当将导通电阻R设定为R*＝(β/α·C)1/2且将响应电荷Q设定为Q*＝(α/β·C)1/2时，总损耗Lt达到最小值Lt*。可以将最小值Lt*表示为下面的表达式(13)。
Lt*＝2(α·β·R*·Q*)1/2    (13)
即，总损耗Lt的最小值与RQ乘积的平方根成比例。这表明RQ乘积是表示二极管的总损耗的良好的指标。
此外，将基于表达式(8)考虑RQ乘积对材料的依赖性。就Si材料、SiC材料和GaN材料而言，可以将RQ乘积的材料极限比表示为表达式(14)。
RQ材料极限比(Si)：RQ材料极限比(SiC)：RQ材料极限比(GaN)＝约100：约3：1    (14)
因此，可以将总损耗的材料极限比表示为表达式(15)。
总损耗材料极限比(Si)：总损耗材料极限比(SiC)：总损耗材料极限比(GaN)＝10(Si)：2(SiC)：1(GaN)    (15)
(实例1-3：600V级SiC-SBD)
用与制作根据实例1-1的样品的方法相同的方法来制作根据实例1-3的样品。外延层的结构与实例1-1中的结构相同。将结界面面积设定为恒定的并使GR宽度不同。具体地，将结界面面积设定为与根据实例1-1的样品1的结界面面积相同的0.5mm2。如表3所示，制备GR宽度从0(没有保护环)变化至800μm的样品。在具有大的GR宽度的样品5-9中，指定总GR宽度以满足(总GR宽度)＝(GR宽度)+30μm的关系。
表3
(实例1-4：1200V级SiC-SBD)
用与制作根据实例1-2的样品的方法相同的方法来制作根据实例1-4的样品。外延层的结构与实例1-2中的结构相同。将结界面面积设定为恒定的并使GR宽度不同。具体地，将结界面面积设定为与根据实例1-2的样品1的结界面面积相同的0.5mm2。如表4所示，制备GR宽度从0(没有保护环)变化至800μm的样品。在具有大的GR宽度的样品5-9中，指定总GR宽度以满足(总GR宽度)＝(GR宽度)+30μm的关系。
表4
<评估方法>
用与评估根据实例1-1和1-2的样品的方法相同的方法来测量根据实例1-3和1-4的样品的导通电阻R、反向阻断电压V阻断和响应电荷Q。因此，将不再重复评估方法的细节。
<评估结果>
图10是示出根据实例1-3和1-4的样品的GR宽度-反向阻断电压特性的图。参考图10，在没有保护环(具有为0的GR宽度)的样品和具有3μm的GR宽度的样品中，反向阻断电压V阻断降低了。图10的图表中的横坐标表示对数。该对数不能表示为0的GR宽度。在图10(和随后的图)中，然而，为了方便将没有保护环的情况下的GR宽度表示为0。
在实例1-3的情况下，在GR宽度不小于5μm的样品中，反向阻断电压V阻断约为600V，且得到了良好的结果。类似地在实例1-4中，在GR宽度不小于5μm的样品中，反向阻断电压V阻断约为1200V且得到了良好的结果。
当GR宽度不大于3μm时，由保护环结构缓和电场集中的效果减弱，认为漏电流增加且反向阻断电压V阻断降低。
此外，如表5所示，在实例1-3和1-4中的任何一个中，导通电阻R几乎不根据GR宽度而改变。
表5
图11是示出根据实例1-3和1-4的样品的GR宽度-响应电荷Q特性的图。参考图11，在实例1-3和1-4的两个中，在具有从0至50μm的GR宽度的样品中，响应电荷Q基本上是恒定的。当将GR宽度设定为100μm时，响应电荷Q略微增加。响应电荷Q的增加率约为20％。当GR宽度不小于100μm时，响应电荷Q显著增加。认为，当GR宽度大时，与由肖特基电极区域产生的电荷相比，由保护环区域产生的电荷是不可忽视的，因此总电荷增加了。
图12是示出RQ乘积-反向阻断电压V阻断特性的GR宽度依赖性的图。在表达式(9)示出的关系中，RQ乘积与反向阻断电压V阻断的平方成例。图13是示出图12示出的比例因子A的GR宽度依赖性的图。参考图13，当GR宽度不大于3μm时，反向阻断电压V阻断减小且A增加。换句话说，RQ乘积-反向阻断电压V阻断特性劣化。当GR宽度在5至200μm的范围中时，A基本上达到最小值且它基本不变。当GR宽度超过200μm时，RQ乘积开始增加并因此RQ乘积-反向阻断电压V阻断特性劣化。
使用根据实例1-3的样品作为具有15μm的GR宽度的样品。使用根据实例1-4的样品作为具有30μm的GR宽度的样品。如上所述，在从15至30μm的GR宽度的范围中，RQ乘积达到最小值。基于这两个样品的数据，在图13中绘制在将GR宽度设定为20μm的情况下的用于因子A的值。
从表达式(13)，二极管的总损耗Lt与RQ乘积的平方根成比例。当GR宽度不大于200μm时，可以将总损耗Lt的增加抑制到20％或更低。从前述内容，用于GR宽度的最佳范围是不小于5μm且不大于200μm。在此可以将RQ乘积表示为下面的表达式(16)。
RQ≤4.8×10-3(mΩ·nC/V2)·V阻断 2    (16)
以上论述也适用于不同于保护环的边缘终止结构。这种边缘终止结构的长度的适当范围同样是不小于5μm且不大于200μm。
在开关电路中，需要减小损耗。开关电路中的损耗主要包括传导损耗和开关损耗。
传导损耗是在开关元件的导通状态中的电流和电压的乘积。开关损耗在开关元件导通和关断时产生。开关损耗增加与开关频率成比例。
因此，在功率二极管中，应该考虑导通电阻损耗和开关损耗的两种损耗。
根据第一实施例，可以使用二极管的导通电阻R和二极管的响应电荷Q的乘积R·Q(RQ乘积)作为二极管的性能的指标。具体地，可以使用RQ乘积作为二极管的总损耗的指标。
根据第一实施例，通过使用SiC作为二极管的材料并优化外延层的结构和器件结构，能得到最小的RQ乘积。因此，根据第一实施例，能够提供具有优良开关特性的二极管。
[第二实施例]
<元件结构>
根据第二实施例的二极管是由硅(Si)构成的肖特基势垒二极管。图14是示意性示出根据第二实施例的二极管的结构的截面图。
参考图14，二极管2包括硅衬底21、停止层22、漂移层23、保护环24、肖特基电极25、欧姆电极26和表面保护膜27。
由于图14示出的结构基本上与图1示出的结构相同，所以将不再重复详细说明。根据第二实施例的二极管2在半导体材料方面与根据第一实施例的二极管1不同。
<制造工艺>
(实例2-1：150V级Si-SBD)
描述用于形成图14示出的二极管2的条件的一个实例。下面描述的条件是例如用于形成150V级Si-SBD的条件。
首先，制备具有电阻率为2×10-3(Ω·cm)的n型的硅衬底21。用外延方法在硅衬底21上形成0.5μm厚的、其中施主浓度为2×1018cm-3的n型停止层22，然后在停止层22上形成10μm厚的、其中施主浓度为8×1014cm-3的n型漂移层23。由硅衬底21、停止层22和漂移层23构成的衬底在下文中还称为“硅外延衬底”。
通过在氧气氛中的热处理在漂移层23的表面上形成氧化物膜。该氧化物膜对应于图14中的表面保护膜27。将用于热处理的温度设定为1100℃。然后，相继地执行光刻和用BHF蚀刻剂的蚀刻。因此，将在形成保护环区域的部分中的氧化物膜去除并形成用于p型扩散的窗口。在氧气氛中，使用氧化物膜作为掩膜将硼(B)扩散到硅外延衬底中。因此形成保护环24。保护环24是具有表面浓度为1×1019cm-3的且具有2μm深的p型区域。总GR宽度为50μm。
用EB蒸发形成欧姆电极26。欧姆电极26是具有由Ti膜/Ni膜/Au膜构成的三层结构的膜。
然后，通过光刻和用BHF的蚀刻在氧化物膜(表面保护膜)中形成用于肖特基电极25的窗口。形成肖特基电极25以使肖特基电极25的端部跨保护环24位于其上方(重叠20μm的设计)。如同第一实施例一样，制作了结界面面积不同的三种样品(参照表6)。
表6
此后，用EB蒸发，形成由钼(Mo)膜和Al膜构成的肖特基电极25。用剥离形成肖特基电极25。此后，在硅外延衬底的背表面(硅衬底21的表面211)上形成由Ti膜/Ni膜/Au膜构成的欧姆电极26。
将上述的硅外延衬底切成芯片。通过管芯接合和引线接合将该芯片安装在封装上。使用Sn-Ag焊料在230℃执行管芯接合。使用Al引线执行引线接合。
(实例2-2：80-级Si-SBD)
在实例2-1(80V级SiC-SBD)的制造工艺中的一些条件被修改的情况下来制备80V级SiC-SBD。具体地，将漂移层23中的施主浓度设定为1.5×1015cm-3，并将漂移层23的厚度设定为5μm。此外，如表7所示，通过改变肖特基电极25的尺寸来制备结界面面积不同的三种样品。
表7
由于其它条件与实例2-1的制造工艺中的条件相同，所以不再重复随后的描述。
(实例2-3：40V级Si-SBD)
在实例2-1(150V级SiC-SBD)的制造工艺中的一些条件被修改的情况下来制备40V级SiC-SBD。具体地，将漂移层23中的施主浓度设定为3×1015cm-3，并将漂移层23的厚度设定为3μm。此外，如表8所示，通过改变肖特基电极25的尺寸来制备结界面面积不同的三种样品。
表8
由于其它条件与实例2-1的制造工艺的条件相同，所以不再重复随后的描述。
<评估方法>
用与根据第一实施例的方法相同的评估方法测量导通电阻R、反向阻断电压和响应电荷Q。因此，将不再重复评估方法的细节。
<评估的结果>
(1)R-Q特性
图15是示出根据实例2-1(150V级阻断电压器件)、实例2-2(80V级阻断电压器件)和实例2-3(40V级阻断电压器件)的样品的导通电阻R-响应电荷Q特性的图。参考图15，根据每个实例中的样品，导通电阻R和响应电荷Q满足彼此基本上成反比例的关系。这种关系可以从表达式(6)和表达式(6')来了解。
(2)RQ乘积-V阻断特性
图16是示出根据实例2-1至2-3的样品的RQ乘积-V阻断特性的图。参考图16，RQ乘积基本上用反向阻断电压V阻断的值来确定。通过依照表达式(9)使RQ乘积的测量值经过最小二乘法拟合，得到下面的关系式。
R·Q＝7.8×10-2(mΩ·nC/V2)·V阻断 2
依照上述表达式的RQ乘积的值是通过优化硅外延层(漂移层23和停止层22)的结构或者边缘终止结构得到的值。参考下一个实施例将解释说明有关这些值的RQ乘积的变化。
[第三实施例]
根据第三实施例的二极管是由硅(Si)构成的肖特基势垒二极管。由于根据第三实施例的二极管的配置与图14示出的结构相同，所以将不再重复随后的描述。根据第三实施例的二极管在硅外延层(漂移层23和停止层22)的结构改变和保护环24和肖特基电极25之间的重叠宽度方面与根据第二实施例的二极管不同。
如表9所示，制备样品1至7。样品1是在与根据第二实施例的二极管的条件相同的情况下形成的二极管。即，在样品1中，使漂移层23的厚度和GR宽度最优化。样品2至4在漂移层的厚度d方面与样品1不同。样品5至7在保护环24的重叠宽度(换句话说，GR宽度)方面与样品1不同。
表9
样品6和样品7具有大的GR宽度。对于样品6和样品7，设计总GR宽度以使总GR宽度设定为GR宽度+30μm。由于其它条件与实例2-1和2-2的制造工艺的条件相同，所以不再重复随后的描述。
<评估方法>
用与根据第一实施例的方法相同的评估方法测量导通电阻R、反向阻断电压和响应电荷Q。因此，将不再重复评估方法的细节。
<评估的结果>
图17是示出RQ乘积-反向阻断电压V阻断特性对GR宽度的依赖性的图。参考图17，样品2和样品3在RQ特性方面比样品1差。具体地，对于相同的反向阻断电压V阻断，与样品1的RQ乘积相比，样品2或样品3的RQ乘积增加。
如表9所示，样品2和样品3在漂移层的厚度方面大于样品1。与样品1的RQ乘积相比，样品2和样品3每个的RQ乘积增加的原因是，由于与最优厚度相比漂移层23的厚度增加，所以即使反向阻断电压V阻断保持相同但导通电阻R增加。
反向阻断电压V阻断和响应电荷Q每个都表示反向偏压特性。反向阻断电压V阻断取决于在肖特基电极的界面的电场强度。响应电荷Q取决于漂移层中形成的耗尽层的宽度。当漂移层具有大于最佳厚度的厚度时，界面处的电场强度和耗尽层的宽度不受漂移层的厚度的影响。另一方面，随着漂移层的厚度增加导通电阻也增加。
样品4在漂移层的厚度方面小于样品1。与样品1的阻断电压相比，样品4的阻断电压降低了。与样品1的响应电荷Q和导通电阻R相比，样品4的响应电荷Q和导通电阻R减小了。所以，样品4的RQ乘积-反向阻断电压V阻断特性略差于样品1的RQ乘积-反向阻断电压V阻断特性。RQ乘积基本上与反向阻断电压V阻断成比例(参照表达式(9))。因此，基于RQ/V阻断 2，即比例因子A，使样品4和样品1相互比较。随着比例因子A变小，RQ乘积-反向阻断电压V阻断特性变好。
样品5具有5μm的GR宽度。样品5在阻断电压方面低于样品1。此外，样品5的响应电荷Q相比样1的响应电荷略微降低。所以，样品5的RQ乘积-反向阻断电压V阻断特性略差于样品1的RQ乘积-反向阻断电压V阻断特性。
样品6具有100μm的GR宽度。样品6的比例因子A的值基本上与样品1一样。样品7具有300μm的GR宽度。与样品1相比，样品7具有显著增加的响应电荷Q。所以，比例因子A为0.12(＝1.2×10-1)。该值表示与样品1的比例因子A的值相比增加了约46％。即，样品7的RQ乘积-反向阻断电压V阻断特性比样品1的RQ乘积-反向阻断电压V阻断特性差。
样品1至样品7中的比例因子A的最大值为2.4×10-1(样品3)。因此，由此得到RQ乘积的下面的关系。
RQ/V阻断 2＝A≤2.4×10-1
即，满足RQ≤0.24×V阻断 2的关系。
因此，可以看出，优化RQ乘积的条件存在于漂移层的厚度(外延层的结构)和GR宽度。根据第二实施例的二极管是在该最佳条件下形成的元件。通过优化漂移层的厚度(外延层的结构)和GR宽度，能够将RQ乘积的增加率控制在44％或更低。换句话说，能够将二极管的总损耗Lt的增加率抑制在约20％或更低。这种关系可以用下面的表达式(17)来表示。
RQ≤0.1×V阻断 2    (17)
如上所述，根据第二和第三实施例，通过使用Si作为二极管的材料并优化外延层的结构和器件结构，能够得到最小的RQ乘积。因此，根据第二和第三实施例，能够提供像第一实施例一样的具有优良开关特性的二极管。
[第四实施例]
<元件结构>
根据第四实施例的二极管是由氮化镓(GaN)构成的肖特基势垒二极管。图18是示意性示出根据第四实施例的二极管的结构的截面图。
参考图18，二极管4包括GaN衬底41、停止层42、漂移层43、肖特基电极45、欧姆电极46和表面保护膜47。由于二极管4的基本结构与根据第一实施例的二极管1的结构相同，所以将不再重复随后的描述。
<制造工艺>
(实例4-1：600V级GaN-SBD)
描述用于形成图18示出的二极管4的条件的一个实例。下面描述的条件是例如用于形成600V级GaN-SBD的条件。
首先，制备具有C-面的n型的GaN衬底41。GaN衬底41具有4英寸(1英寸约等于2.5cm)的直径。GaN衬底41具有8(mΩ·cm)的电阻率和500μm的厚度。
经由外延生长，用金属有机气相外延(MOVPE)在GaN衬底41的C面上形成n型停止层42和n型漂移层43。停止层42中的施主浓度为2×1018cm-3。停止层42的厚度为0.5μm。漂移层43中的施主浓度为7×1015cm-3。漂移层43的厚度为5μm。外延生长期间的生长温度设定为1050℃。作为用于GaN的源材料，使用三甲基镓(TMG)和NH3的气体。使用SiH4(硅烷)作为n型掺杂剂。由GaN衬底41、停止层42和漂移层43构成的衬底在下文中还称为“GaN外延衬底”。
在漂移层43的表面431上形成表面保护膜47。表面保护膜47是作为边缘终止结构的用于场板(FP)的绝缘膜。具体地，使用SiH4和NH3作为源材料，用等离子体CVD形成具有0.5μm厚的SiNx膜。
此后，使用快速热退火(RTA)设备在N2气氛中使GaN外延衬底受到热处理。用于热处理的条件是600℃和3分钟。然后，用光刻在光刻胶中形成开口。用蚀刻去除开口中的SiNx膜。因此形成用于场板的开口。在蚀刻步骤中，用缓冲的氢氟酸(50重量％的HF和40重量％的NH4F)蚀刻GaN外延衬底达15分钟。
开口的面积等于使肖特基电极45和漂移层43彼此直接接触的区域的结界面的面积。如表10所示，制备结界面面积不同的四种样品。该开口具有正方形。为了防止电场集中在拐角部分，使开口的拐角部分成圆形(曲率半径设定为20μm)。
表10
去除光刻胶之后，用光刻形成抗蚀膜。用EB蒸发，形成具有50nm厚的Ni层和具有300nm厚的Au层。用丙酮中的剥离，形成肖特基电极45。将肖特基电极45和表面保护膜47(SiN膜)彼此重叠的部分的长度(FP宽度)设定为15μm。
然后，用光刻和EB蒸发，用剥离在肖特基电极45上形成焊垫电极。该焊垫电极是具有Ti膜/Pt膜/Au膜的三层结构的电极，且Ti膜、Pt膜、和Au膜分别具有50nm、100nm和3μm的厚度。此后，在GaN衬底41的整个表面411(背表面)上形成具有Al膜/Ti膜/Au膜的三层结构的电极作为欧姆电极46。Al膜、Ti膜和Au膜分别具有200nm、50nm和500nm的厚度。此外，在欧姆电极46上形成背面焊垫电极。该背面焊垫电极是具有Ti膜/Pt膜/Au膜的三层结构的电极。Ti膜、Pt膜、和Au膜分别具有50nm、100nm和1μm的厚度。
将上述的GaN外延衬底切成芯片。通过管芯接合和引线接合将该芯片安装到封装上。使用Sn-Ag焊料在230℃执行管芯接合。使用Al引线执行引线接合。
(实例4-2：1200V级GaN-SBD)
在实例4-1(600V级GaN-SBD)的制造工艺中的一些条件被修改的情况下来制备1200V级GaN-SBD。具体地，将停止层42中的施主浓度设定为2×1018cm-3并将停止层42的厚度设定为1μm。将漂移层43中的施主浓度设定为5×1015cm-3并将漂移层43的厚度设定为10μm。将表面保护膜47(SiN膜)的厚度设定为1μm。此外，将FP宽度设定为30μm。
如表11所示，通过改变肖特基电极45的尺寸制备结界面面积不同的四种样品。
表11
由于其它条件与实例4-1的制造工艺中的条件相同，所以将不再重复随后的描述。
<评估方法>
用与根据第一实施例的方法相同的评估方法来测量导通电阻R、反向阻断电压和响应电荷Q。因此将不再重复评估方法的细节。
<评估的结果>
(1)R-Q特性
图19是示出根据实例4-1(600V级阻断电压器件)和实例4-2(1200V级阻断电压器件)的样品的导通电阻R-响应电荷Q特性的图。参考图19，根据每个实例的样品，导通电阻R和响应电荷Q满足彼此基本上反比例的关系。这种关系可以从表达式(6)和表达式(6')来了解。
(2)RQ乘积-V阻断特性
图20是示出根据实例4-1和实例4-2的样品的RQ乘积-V阻断特性的图。参考图20，RQ乘积基本上由反向阻断电压V阻断的值来确定。通过依照表达式(9)提供有关最小二乘法拟合的RQ乘积的测量值，得到下面的关系式。
R·Q＝9.8×10-4(mΩ·nC/V2)·V阻断 2
依照上述表达式的RQ乘积的值是通过优化GaN外延层(漂移层43和停止层42)的结构或FP结构得到的值。将参考下一个实施例解释说明有关这些值的RQ乘积的变化。
[第五实施例]
<元件结构>
根据第五实施例的二极管是由氮化镓(GaN)构成的肖特基势垒二极管。由于根据第五实施例的二极管的配置与图18示出的结构相同，所以将不再重复随后的描述。根据第五实施例的二极管在FP宽度变化方面与根据第四实施例的二极管不同。
<制造工艺>
(实例5-1：600V级GaN-SBD)
用与制作根据实例4-1的样品的方法相同的方法来制作根据实例5-1的样品。外延层的结构与实例4-1中的结构相同。将结界面面积设定为恒定的并使FP宽度不同。具体地，将结界面面积设定为与根据实例4-1的样品3的结界面面积相同的0.75mm2。如表12所示，制备FP宽度从0(没有FP结构)变化至800μm的样品。将表面保护膜47(SiN膜)的厚度设定为0.5μm。
表12
(实例5-1：1200V级GaN-SBD)
用与制作根据实例4-2的样品的方法相同的方法来制作根据实例5-2的样品。外延层的结构与实例4-2中的结构相同。将结界面面积设定为恒定的并使FP宽度不同。具体地，将结界面面积设定为与根据实例4-2的样品3的结界面面积相同的0.75mm2。如表13所示，制备FP宽度从0(没有FP结构)变化至800μm的样品。将表面保护膜47(SiN膜)的厚度设定为1μm。
表13
<评估方法>
用与根据第一实施例的方法相同的评估方法来测量导通电阻R、反向阻断电压和响应电荷Q。因此，将不再重复评估方法的细节。
<评估的结果>
图21是示出根据实例5-1和实例5-2的样品的FP宽度-反向阻断电压特性的图。参考图21，在没有FP结构(具有为0的FP宽度)的样品和具有3μm的FP宽度的样品中，反向阻断电压V阻断降低了。
在实例5-1中，具有不小于5μm的FP宽度的样品具有约600V的反向阻断电压V阻断并取得了良好结果。类似地在实例5-2中，具有不小5μm的FP宽度的样品具有从约1100至1200V的反向阻断电压V阻断并取得了良好结果。
认为，当FP宽度不大于3μm时，由FP结构缓和电场集中的效果减弱，所以漏电流增加且反向阻断电压V阻断降低。
此外，如表14所示，在实例5-1和5-2的任何一个中，导通电阻R几乎不根据FP宽度而改变。
表14
图22是示出根据实例5-1和5-2的样品的FP宽度-响应电荷Q特性的图。参考图22，在实例5-1和5-2的两个实例中，具有从0至50μm的FP宽度的样品中，响应电荷Q基本上是恒定的。当将FP宽度设定为100μm时，响应电荷Q略微增加。响应电荷Q的增加率约为20％。当FP宽度不小于100μm时，响应电荷Q显著增加。认为，当FP宽度大时，与由肖特基电极区域产生的电荷相比，由FP区域产生的电荷是不可忽视的，因此总电荷增加了。
图23是示出RQ乘积-反向阻断电压V阻断特性对FP宽度的依赖性的图。在表达式(9)示出的关系中，RQ乘积与反向阻断电压V阻断的平方成比例。图24是示出图23所示的比例因子A对FP宽度的依赖性的图。参考图24，当FP宽度不大于3μm时，反向阻断电压V阻断降低且A增加。换句话说，RQ乘积-反向阻断电压V阻断特性劣化。当FP宽度在5至200μm的范围中时，A基本上达到最小值且它基本不变。当FP宽度超过200μm时，RQ乘积开始增加并因此RQ乘积-反向阻断电压V阻断特性劣化。
使用根据实例5-1的样品作为具有15μm的FP宽度的样品。使用根据实例5-2的样品作为具有30μm的FP宽度的样品。如上所述，在从15至30μm的FP宽度的范围中，RQ乘积达到最小值。基于这两个样品的数据，在图24中绘制在将FP宽度设定为20μm的情况下的用于因子A的值。
从表达式(13)，二极管的总损耗Lt与RQ乘积的平方根成比例。当FP宽度不大于200μm时，可以将总损耗Lt的增加抑制到20％或更低。从前述内容，用于FP宽度的最佳范围是不小于5μm且不大于200μm。在此可以将RQ乘积表示为下面的表达式(18)。
RQ≤1.3×10-3(mΩ·nC/V2)·V阻断 2    (18)
根据第四和第五实施例，最小RQ乘积可以通过使用GaN作为二极管的材料并优化外延层的结构和器件结构来得到。因此，根据第五实施例，能够得到像第一至第四实施例一样的具有优良开关特性的二极管。
以上论述也适用于除场板外的边缘终止结构。这种边缘终止结构的长度的适当范围同样是不小于5μm且不大于200μm。
如上所述，根据第四和第五实施例，通过使用GaN作为二极管的材料并优化外延层的结构和器件结构，能够得到最小的RQ乘积。因此，根据第四和第五实施例，能够得到像第一至第三实施例一样的具有优良开关特性的二极管。
虽然已详细描述并示例了本发明，但是应该清楚地理解其仅是示例和实例的方式且不采用限制的方式，本发明的范围通过所附权利要求的项来解释。

Claims (16)

1.一种二极管，包括：
有源层；和
第一和第二电极，所述第一和第二电极用于向所述有源层施加正向电压和反向电压，
在经由所述第一和第二电极向所述有源层施加所述正向电压时的所述二极管的正向电流-电压特性中，电压关于电流的变化被定义为正向导通电阻R，所述电流的电流值与电流密度Jf对应，所述电流密度Jf是通过将所述有源层的电导率σ乘以电场强度50V/mm得到的，其中，所述正向导通电阻R的单位为mΩ，所述电导率σ的单位为S/mm，
在经由所述第一和第二电极向所述有源层施加所述反向电压时的所述二极管的反向电流-电压特性中，与电流密度Jr对应的电压被定义为反向阻断电压V阻断，所述电流密度Jr与所述电流密度Jf的10-5倍一样高，其中，所述反向阻断电压V阻断的单位为V，并且
根据经由所述第一和第二电极向所述二极管施加所述反向电压时的所述二极管的反向电容-电压特性，通过在从0至V阻断的所述反向电压的范围中对反向电容积分得到的电荷被定义为所述二极管的响应电荷Q，其中，所述响应电荷Q的单位为nC，
在25℃的测量温度下，所述正向导通电阻R和所述响应电荷Q的乘积R·Q满足R·Q≤0.24×V阻断 2的关系。
2.根据权利要求1所述的二极管，其中
所述乘积R·Q满足R·Q≤0.1×V阻断 2的关系。
3.根据权利要求2所述的二极管，其中
形成所述二极管的半导体材料是硅。
4.根据权利要求1所述的二极管，其中
所述乘积R·Q满足R·Q≤4.8×10-3×V阻断 2的关系。
5.根据权利要求4所述的二极管，其中
形成所述二极管的半导体材料是碳化硅。
6.根据权利要求1所述的二极管，其中
所述乘积R·Q满足R·Q≤1.3×10-3×V阻断 2的关系。
7.根据权利要求6所述的二极管，其中
形成所述二极管的半导体材料是氮化镓。
8.根据权利要求4至7中的任一项所述的二极管，其中
所述二极管包括形成在所述有源层中的边缘终止结构，并且所述边缘终止结构具有不小于5μm且不大于200μm的宽度。
9.一种二极管，包括
有源层；和
第一和第二电极，所述第一和第二电极用于向所述有源层施加正向电压和反向电压，
在经由所述第一和第二电极向所述有源层施加所述正向电压时的所述二极管的正向电流-电压特性中，当电流密度Jf为3A/mm2时的电压关于电流的变化被定义为正向导通电阻R，所述电流密度Jf是通过将正向电流的值除以结界面面积得到的，其中，所述正向导通电阻R的单位为mΩ，
在经由所述第一和第二电极向所述有源层施加所述反向电压时的所述二极管的反向电流-电压特性中，与电流密度Jr对应的电压被定义为反向阻断电压V阻断，所述电流密度Jr与所述电流密度Jf的10-5倍一样高，其中，所述反向阻断电压V阻断的单位为V，并且
根据经由所述第一和第二电极向所述二极管施加所述反向电压时的所述二极管的反向电容-电压特性，通过在从0至V阻断的所述反向电压的范围中对反向电容积分得到的电荷被定义为所述二极管的响应电荷Q，其中，所述响应电荷Q的单位为nC，
在25℃的测量温度下，所述正向导通电阻R和所述响应电荷Q的乘积R·Q满足R·Q≤0.24×V阻断 2的关系。
10.根据权利要求9所述的二极管，其中
所述乘积R·Q满足R·Q≤0.1×V阻断 2的关系。
11.根据权利要求10所述的二极管，其中
形成所述二极管的半导体材料是硅。
12.根据权利要求9所述的二极管，其中
所述乘积R·Q满足R·Q≤4.8×10-3×V阻断 2的关系。
13.根据权利要求12所述的二极管，其中
形成所述二极管的半导体材料是碳化硅。
14.根据权利要求9所述的二极管，其中
所述乘积R·Q满足R·Q≤1.3×10-3×V阻断 2的关系。
15.根据权利要求14所述的二极管，其中
形成所述二极管的半导体材料是氮化镓。
16.根据权利要求12至15中的任一项所述的二极管，其中
所述二极管包括形成在所述有源层中的边缘终止结构，并且所述边缘终止结构具有不小于5μm且不大于200μm的宽度。
CN201510064603.2A 2014-02-06 2015-02-06 二极管 Pending CN104835856A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-020943 2014-02-06
JP2014020943A JP2015149373A (ja) 2014-02-06 2014-02-06 ダイオード

Publications (1)

Publication Number Publication Date
CN104835856A true CN104835856A (zh) 2015-08-12

Family

ID=53813610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510064603.2A Pending CN104835856A (zh) 2014-02-06 2015-02-06 二极管

Country Status (2)

Country Link
JP (1) JP2015149373A (zh)
CN (1) CN104835856A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293601A (zh) * 2016-04-12 2017-10-24 朱江 一种肖特基半导体装置及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155769A (ja) * 1982-03-12 1983-09-16 Hitachi Ltd 半導体整流ダイオ−ド
DE4201183A1 (de) * 1992-01-17 1993-07-22 Eupec Gmbh & Co Kg Leistungsdiode
JP3502371B2 (ja) * 2000-10-23 2004-03-02 松下電器産業株式会社 半導体素子
JP3952452B2 (ja) * 2002-03-25 2007-08-01 新電元工業株式会社 半導体装置の製造方法
JP4827386B2 (ja) * 2004-06-17 2011-11-30 日本インター株式会社 ショットキバリアダイオード
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP5541842B2 (ja) * 2008-03-18 2014-07-09 新電元工業株式会社 炭化珪素ショットキダイオード
JPWO2011161906A1 (ja) * 2010-06-21 2013-08-19 三菱電機株式会社 炭化珪素半導体素子の製造方法と製造装置
JP5651410B2 (ja) * 2010-08-27 2015-01-14 新日本無線株式会社 シリコンカーバイドショットキーバリアダイオードおよびその製造方法
JP5680457B2 (ja) * 2011-03-22 2015-03-04 株式会社デンソー ダイオードの製造方法
JP6061175B2 (ja) * 2012-02-10 2017-01-18 ローム株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293601A (zh) * 2016-04-12 2017-10-24 朱江 一种肖特基半导体装置及其制备方法
CN107293601B (zh) * 2016-04-12 2021-10-22 朱江 一种肖特基半导体装置及其制备方法

Also Published As

Publication number Publication date
JP2015149373A (ja) 2015-08-20

Similar Documents

Publication Publication Date Title
US11355594B2 (en) Diode
AU2007248544B2 (en) Semiconductor device with surge current protection and method of making the same
JP4314277B2 (ja) ＳｉＣショットキー障壁半導体装置
US8269262B2 (en) Vertical junction field effect transistor with mesa termination and method of making the same
US9184229B2 (en) Semiconductor device and method for manufacturing same
US9236434B2 (en) Semiconductor device and manufacturing method thereof
JP5140998B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
US20140295652A1 (en) Gan vertical superjunction device structures and fabrication methods
CN104835852B (zh) 二极管
CN104835856A (zh) 二极管
US20160284872A1 (en) Schottky diode
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
CN104835858A (zh) 二极管
CN112531007A (zh) 具有梯度深度p型区域的结势垒肖特基二极管及制备方法
CN104835857A (zh) 二极管
US20230163220A1 (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
Herath Mudiyanselage Design and optimization of edge termination techniques for β-Ga2O3/GaN heterojunction for pn power diodes using TCAD simulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150812

WD01 Invention patent application deemed withdrawn after publication