CN102017162A - 集成式低泄漏肖特基二极管 - Google Patents

集成式低泄漏肖特基二极管 Download PDF

Info

Publication number
CN102017162A
CN102017162A CN200980113919.9A CN200980113919A CN102017162A CN 102017162 A CN102017162 A CN 102017162A CN 200980113919 A CN200980113919 A CN 200980113919A CN 102017162 A CN102017162 A CN 102017162A
Authority
CN
China
Prior art keywords
anode
negative electrode
coupled
metal part
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980113919.9A
Other languages
English (en)
Other versions
CN102017162B (zh
Inventor
蔡军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN102017162A publication Critical patent/CN102017162A/zh
Application granted granted Critical
Publication of CN102017162B publication Critical patent/CN102017162B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Abstract

一种集成式低泄漏肖特基二极管具有接近MOS栅极的一侧的肖特基势垒结，其中漂移区的一端在所述栅极的相对侧上。在本发明的一个实施例中，在肖特基金属及栅极氧化物下面是P-层上N-层的RESURF结构，其还形成在所述二极管的阴极处终止的所述漂移区。所述N-层及P-层在所述栅极下方具有朝上的凹面形状。栅极电极及所述肖特基金属连接到所述二极管的阳极。P-层位于所述RESURF结构与NISO区之间，其具有到所述阳极的电连接。所述肖特基金属下方的P+层通过P阱与所述P-层接触。

Description

集成式低泄漏肖特基二极管
技术领域
本发明涉及存在于硅集成电路中的肖特基二极管。
背景技术
举例来说，与PN结二极管、双极晶体管中的基极-发射极结或DMOS晶体管中的自由轮转二极管相比，肖特基二极管具有例如改善的切换速度及较低的正向电压降的所要特性。肖特基二极管可用于分流原本将穿过PN结且有可能损坏这些晶体管的高暂变电流。
然而，硅肖特基二极管可具有与限制二极管的击穿电压的反向偏压泄漏及界面偶极相关的其它不合意的特性。
发明内容
在本发明的一种形式中，本发明包括具有阳极及阴极的二极管，其中肖特基势垒结的金属部分耦合到所述阳极或所述阴极，绝缘栅极使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极，且漂移区的第一端邻近所述栅极的相对侧，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极。
在另一种形式中，本发明包含一种形成具有阳极及阴极的二极管的方法。所述方法包括以下步骤：形成肖特基势垒结的耦合到阳极或阴极的金属部分；形成使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极的绝缘栅极；及形成漂移区的邻近所述栅极的相对侧的第一端，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极。
附图说明
结合附图参考本发明的各种实施例的下列描述，本发明的特征和优点及获得其的方式将变得显而易见且被更好地理解，附图中：
图1是根据本发明的集成式低泄漏肖特基(ILLS)二极管的实施例的图解侧视图；
图2是图1中所示的ILLS二极管的一部分，其中添加的符号指示主要电流以及两个寄生双极晶体管；
图3是图1中所示的ILLS二极管的一部分，其中由虚线所示的耗尽区用以帮助论述ILLS二极管上的反向偏压特性；
图4A、4B、4C、4D及4E描绘图1中所示的ILLS二极管的形成中的选定阶段；
图5是图1中所示类型的ILLS二极管的所测量的阳极电流密度对阳极-到-阴极正向电压降的曲线图；
图6A及6B分别显示随图1中所示类型的ILLS二极管的阳极电流密度而变的寄生PNP晶体管92的所导出β及衬底电流密度；
图7A显示随图1中所示类型的ILLS二极管的阴极-到-阳极电压而变的所测量阴极-到-阳极反向偏压电流；且
图7B显示随图1中所示类型的阳极-到-衬底电压而变的所导出衬底电流。
应了解，出于清晰的目的且在视为适当时，已在图中重复参考编号以指示对应的特征。此外，在一些情况下，已使图中各种对象的相对大小发生变形以更清楚地显示本发明。本文所列举的实例图解说明本发明的数个实施例但不应视为以任何方式限制本发明的范围。
具体实施方式
现在，将在后文中参考显示本发明的优先实施例的附图更全面地描述本发明。然而，本发明可体现为不同形式而不应视为仅限于本文所列举的实施例。相反，提供这些实施例旨在使本发明透彻、完整并向所属领域的技术人员全面传达本发明的范围。在图式中，为清楚起见，放大了层及区的厚度。还应了解，当将层称作是“位于”另一层或衬底“上”时，其可直接位于另一层或衬底上，或还可存在中间层。另外，术语“第一导电率类型”及“第二导电率类型”指的是相反的导电率类型，例如N-型或P-型，然而，虽然在为下面所描述的ILLS二极管的补体的实施例中所述阳极及阴极触点将是反转的，但是本文所描述及图解说明的每一实施例也包含其互补实施例。通篇中相同编号指相同元件。
转到图式，图1是根据本发明的集成式低泄漏肖特基(ILLS)二极管10的实施例的图解侧视图，所述二极管形成于上面形成有P-外延层14的P+衬底12上。在其一个实施例中，ILLS二极管10包含N型隔离(NISO)层16，其在端中的每一者处具有从NISO层16延伸到外延层14的上表面的N+接收器18。在图1中，N+接收器18具有N区20，在本发明的一个实施例中，所述N区20并不存在，如下文在图4B的论述中更详细地描述。P-型扩散部22位于NISO层14上面且与其接触。
如图1中所示，ILLS二极管10具有位于是彼此的镜像的两个硅化物阳极区34之间的N+中心阴极24。图1中存在两个单元区26。更具体来说，每一单元区26包含从N+中心阴极24延伸到栅极32的漂移N-延伸区50(区30)且还包含在硅化物层34下面的于P+阳极区48处终止的到所述栅极的另一侧的延伸部。硅化物层34与漂移延伸区50及P+阳极区48两者接触，且在场氧化物段36处终止。在场氧化物36的相对侧上是接触N+接收器18的硅化物触点38。另一场氧化物段40位于硅化物触点38的另一侧上。栅极32具有分裂层级栅极氧化物42，且栅极电极44因此也是分裂层级的。在本发明的另一实施例中，栅极32可替代地具有单层级栅极氧化物及单层级栅极电极(图式中未显示)。
部分地位于场氧化物36下方的是P阱46，其朝下延伸到P扩散部22且在一个侧上与N区20(如果其存在)接触。P+阳极区48部分地延伸到P阱46的上表面中且与硅化物层34接触。N-延伸部50在外延层14的上表面中与硅化物层34接触。在单元区26中的每一者中，N-延伸部50延伸到N+中心阴极24。硅化物34与N-延伸部50形成肖特基势垒结54。P-延伸部52位于N-延伸部50下方并与其接触，且还与P+阳极区48及P阱46接触。
N-延伸部50及P-延伸部52两者大致具有恒定的厚度，除栅极32下方的其中其形成窄凹面形状的传导沟道的区域56之外。P-延伸部52的底表面与P扩散部22接触，除在栅极32下方的区域56中之外。
ILLS二极管10的阳极端子60通过金属1区段62及触点64连接到形成于栅极32的栅极电极44中的硅化物68、连接到硅化物层34且连接到硅化物触点38。阴极端子70通过另一金属1区段72及触点74连接到形成于N+中心阴极24的上表面中的硅化物76。触点64及74可以是具有氮化钛外层66的钛。
图2是ILLS二极管10的一部分80，其中添加的符号指示主要电流(沿所述主要电流即沿线82、84、86及88)及两个寄生双极晶体管(NPN寄生晶体管90及PNP寄生晶体管92)以促进对二极管10的接通及正向传导特性的解释。在初始接通时，栅极32及N-延伸区50起穿通MOSFET的作用，且与肖特基势垒结54一起为ILLS二极管10提供正向传导电流路径，如由箭头接触线82所指示。随着阳极-到-阴极电压的上升，P+阳极区48、P阱46、P扩散部22、P-延伸部52与N-延伸部50之间的PN结开始导通，如由箭头接触线84所指示。另外，寄生NPN晶体管90变得导电以提供从N+接收器18及NISO层16到N-延伸部50的电流路径，如由箭头接触线86所指示。寄生NPN晶体管90的接通使P扩散部22与NISO层16的结处的正向偏压电压下降，此又可降低由寄生PNP晶体管92产生的衬底泄漏，如由箭头接触线88所指示。
漂移区30中的如在图3中由虚线椭圆94所指示的堆叠的N-延伸部50、P-延伸部52具有增强ILLS二极管10在被反向偏压时的阻挡电压能力的RESURF设计。此外，在装置阳极到阴极正向传导期间，所述RESURF设计降低沟道传导电阻，与常规集成电路肖特基二极管相比，此产生相对小的阳极及阴极区域。
在阳极电压增加之后，硅化物34与N-延伸部50之间的肖特基结54接通，存在从阳极60穿过凹面形状的穿通沟道区56流动到阴极70的电流。来自主栅极电极44的N型载流子的增加及P-延伸部52到N-延伸部50偏压的背栅极效应可进一步改善沟道导电率。
三个主要电流路径82、84及86限制箭头接触线88所指示的由寄生PNP晶体管92所致的垂直衬底少数载流子注入。
图3是ILLS二极管10的一部分100，其中由虚线所示的耗尽区102用以帮助论述ILLS二极管10上的反向偏压特性。耗尽区102具有两个区段：从P+阳极区48延伸到栅极32的第一耗尽区段104及漂移区30中的第二耗尽区段106。当阴极-到-阳极电压最初变为正时，栅极电极44下方的窄凹面形状的传导沟道56将随着N-延伸部50浮动为正且反向偏压背栅极给N-延伸区50及P-延伸区52加反向偏压而变得完全耗尽。因此，肖特基势垒54反向偏压泄漏将显著降低。
在较高阴极-到-阳极电压下，漂移区30的RESURF结构将完全被耗尽且可在相对小的阴极区域中支持高阴极-到-阳极击穿电压。由于栅极电极44下方的窄凹面形状的传导沟道56将完全被耗尽，因此耗尽区段104比耗尽区段106更窄。
在栅极电极44的邻近于漂移区30的部分下方具有较厚栅极氧化物的分裂栅极氧化物42在漂移区30的边缘处产生减小的电场，此进一步改善装置关断状态性能。
另外，P扩散层22增加N+中心阴极24到NISO层16穿通击穿电压。
图4A到4E描绘ILLS二极管10的形成中的选定阶段。在图4A中，已以两个步骤在衬底12上生长了外延层14。首先生长基极外延层110，且在基极外延层110中形成NISO层16及P-扩散部22。接着生长P-直列式外延层112以完成P-外延层14。
图4B显示任选N区20。N区20增加阳极到衬底击穿电压。然而，形成N区20需要另一掩模，但额外掩模可以是用于在LDMOS装置中形成高电压N阱的掩模的一部分，所述LDMOS装置也可以是相同芯片的一部分。在没有N区20的情况下，阳极到衬底击穿电压将实质上是从N+接收器18到衬底12的击穿电压。
在图4C中，在N+接收器18植入过程之后形成场氧化物36及40，其在场氧化物热扩散期间驱动N+接收器18深入，且接着与场氧化物36自对准地形成P阱46。
在图4D中显示添加了分裂栅极氧化物42及栅极电极44连同N-延伸区50及P-延伸区52。N-延伸区50及P-延伸区52是异型掺杂的，此意味着使用相同的掩模来形成两个区，且其与栅极电极44自对准。使用电极44作为用于N-延伸部及P-延伸部50、52的掩模的一部分在栅极电极44下方形成凹面形状的传导沟道56。在一个实施例中，N-延伸部50的掺杂剂浓度介于8e15cm-3与1e18cm-3之间，其中除端处及凹面形状的传导沟道56中之外，厚度介于0.15μm与0.8μm之间。在相同的实施例中，P-延伸部52的掺杂剂浓度介于5e15cm-3与7e17cm-3之间，其中除端处及凹面形状的传导沟道56中之外，厚度介于0.2μm与1.2μm之间。在相同的实施例中，栅极电极44的长度介于0.13μm与0.8μm之间。
图4E显示添加了N+中心阴极24、P+阳极区48、栅极32的侧壁氧化物、漂移区30中的氧化物层及硅化物触点34、38、68及76。接着形成到金属1段62及72的触点64以完成图1中所示的ILLS二极管10。
图5是所测量的阳极电流密度对阳极到阴极正向电压降的曲线图。如可看出，在阳极电流密度为10A/mm2时，正向电压降为约0.66伏。
图6A及6B分别显示随阳极电流密度而变的寄生PNP晶体管92的所导出β及衬底电流密度。如图6A中所示，220A/mm2的阳极电流密度产生约5x10-7的寄生衬底PNPβ。如图6B中所示，甚至在220A/mm2的阳极电流密度下，衬底电流也非常低。
图7A显示随阴极-到-阳极电压而变的所测量阴极到阳极反向偏压电流，且图7B显示随阳极-到-衬底电压而变的所导出衬底电流。如在图7A中可看出，击穿电压为约41伏。如图7B中所示，阳极-到-衬底击穿电压为约55伏，此显示ILLS二极管10在高侧或电荷泵设计中工作良好。
与常规集成电路中的肖特基势垒二极管相比，ILLS二极管10是非常小型的二极管。阳极区域(具有从N区20的于外延层14的表面处距栅极32最远的边缘到最近栅极电极44的最近边缘的宽度的区域)可小至375μm2。对于40V伏肖特基二极管，漂移区30的长度可短至1.95μm，且在0.35μm工艺规范中，ILLS二极管10的总表面积可小至1275μm2。
集成式二极管的第一实例包含：肖特基势垒结的金属部分，其耦合到所述阳极或所述阴极；绝缘栅极，所述绝缘栅极使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极，所述绝缘栅极具有凹面形状的传导沟道；及漂移区的第一端，其邻近所述栅极的相对侧，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极。
第二实例是具有在所述栅极的栅极氧化物下方的第一导电率类型的第一层的所述第一实例的集成式二极管。
第三实例是具有在所述第一层下方的且与所述第一层接触的第二导电率类型的第二层的所述第二实例的集成式二极管。
第四实例是其中所述第一层与所述第二层形成RESURF结构的所述第三实例的集成式二极管。
第五实例是具有与所述金属部分及所述第一层接触的所述第二导电率类型的第一区的所述第二实例的集成式二极管。
第六实例是具有与所述第一区接触的所述第二导电率类型的阱的所述第五实例的集成式二极管。
第七实例是具有与所述阱及所述第二层接触的第二区的所述第六实例的集成式二极管。
第八实例是具有在所述第二区下方的且与所述第二区接触的所述第一导电率类型的隔离区的所述第七实例的集成式二极管，所述隔离区电耦合到所述金属。
第九实例是其中所述第一层与所述第二层在所述栅极下方形成凹面形状的传导沟道的所述第三实例的集成式二极管。
第十实例是其中所述隔离区、所述第二区、所述第二层及所述第一层形成将电流从所述阳极传导到所述阴极的寄生双极晶体管的所述第八实例的集成式二极管。
第十一实例是其中所述栅极是穿通MOSFET的栅极的所述第一实例的集成式二极管。
集成式二极管的第十二实例包含：肖特基势垒结的金属部分，其耦合到所述阳极；绝缘栅极，所述绝缘栅极使其一侧邻近所述金属部分且具有电耦合到所述阳极的电极，所述绝缘栅极定位于所述金属部分与所述阴极之间；第一导电率类型的第一层，其与所述阴极接触；与第一导电率类型相反的第二导电率类型的多个区，其连接在一起且耦合到所述阳极，其中所述多个区中的至少一者与所述第一层接触；及所述第一导电率类型的第二层，其耦合到所述阳极且与所述多个区中的至少一者接触，其中所述第二层形成集电极，所述多个区中的所述至少一者形成基极，且所述第一层形成寄生NPN晶体管的发射极。
集成式二极管的第十三实例包含：肖特基势垒结的金属部分，其耦合到所述阳极或所述阴极；绝缘栅极，所述绝缘栅极使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极；漂移区的第一端，其邻近所述栅极的相对侧，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，而如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极；及具有大致平坦上表面的层，其与所述金属部分及所述栅极氧化物接触且延伸到所述漂移区中。
集成式二极管的第十四实例包含：肖特基势垒结的金属部分，其耦合到所述阳极或所述阴极；绝缘栅极，其具有分裂层级栅极氧化物，所述绝缘栅极使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极；及漂移区的第一端，其邻近所述栅极的相对侧，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极。
第十五实例是一种形成集成式二极管的方法，其包含以下步骤：形成肖特基势垒结的耦合到所述阳极或所述阴极的金属部分；形成使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极的绝缘栅极；在所述绝缘栅极下方形成凹面形状的传导沟道；及形成漂移区的邻近所述栅极的相对侧的第一端，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极。
第十六实例是具有在所述栅极的栅极氧化物下方形成第一导电率类型的第一层的额外步骤的所述第十五实例的方法。
第十七实例是具有在所述第一层下方且与所述第一层接触地形成第二导电率类型的第二层的额外步骤的所述第十六实例的方法。
第十八实例是其中所述第一层与所述第二层形成RESURF结构的所述第十七实例的方法。
第十九实例是具有与所述金属部分及所述第一层接触地形成所述第二导电率类型的第一区的额外步骤的所述第十六实例的方法。
第二十实例是具有与所述第一区接触地形成所述第二导电率类型的阱的额外步骤的所述第十九实例的方法。
第二十一实例是具有与所述阱及所述第二层接触地形成第二区的额外步骤的所述第二十实例的方法。
第二十二实例是具有在所述第二区下方且与所述第二区接触地形成所述第一导电率类型的隔离区的额外步骤的所述第二十一实例的方法，所述隔离区电耦合到所述金属。
第二十三实例是其中所述第一层与所述第二层在所述栅极下方形成凹面形状的传导沟道的所述第十七实例的方法。
第二十四实例是一种形成集成式二极管的方法，其包含以下步骤：形成肖特基势垒结的耦合到所述阳极或所述阴极的金属部分；形成使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极的绝缘栅极；形成漂移区的邻近所述栅极的相对侧的第一端，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极；及形成具有大致平坦上表面的层，其与所述金属部分及所述栅极氧化物接触且延伸到所述漂移区中。
第二十五实例是一种形成集成式二极管的方法，其包含以下步骤：形成肖特基势垒结的耦合到所述阳极或所述阴极的金属部分；在分裂层级栅极氧化物上形成绝缘栅极，所述绝缘栅极使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极；及形成漂移区的邻近所述栅极的相对侧的第一端，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极。
第二十六实例是一种形成集成式二极管的方法，其包含以下步骤：在第二导电率类型的外延层中形成第一导电率类型的水平隔离区；在所述隔离区上且与所述隔离区接触地形成所述第二导电率类型的第一层；形成彼此接触的所述第二导电率类型的第一及第二区，其一起从所述第一层延伸到第一硅化物段，所述第一硅化物段形成肖特基势垒结的金属层；在所述第一层上且与所述第一层接触地形成所述第二导电率类型的第二层；在所述第二层上且与所述第二层接触地形成所述第一导电率类型的第三层，所述第三层与所述第一硅化物段接触；及形成具有接近于所述第一硅化物段的第一侧且在所述第二及第三层上方延伸的栅极，所述第二及第三层在所述栅极下方具有朝上的凹面形状，且所述第二及第三层从栅极的与所述第一侧相对的侧延伸到第二硅化物段，其中所述第一硅化物段形成所述阳极及所述阴极中的一者，且所述第二硅化物段形成所述阳极及所述阴极中的另一者。
第二十七实例是其中所述第二与第三层形成RESURF结构的所述第二十六实例的方法。
第二十八实例是具有形成所述第一导电率类型的接收器的额外步骤的所述第二十六实例的方法，所述接收器从所述接收器的顶部表面中的第三硅化物段到所述隔离区，所述第三硅化物段电耦合到所述第一硅化物段。
第二十九实例是其中所述栅极形成有分裂层级栅极氧化物及分裂层级栅极电极的所述第二十六实例的方法。
虽然已参考特定实施例描述了本发明，但所属领域的技术人员将了解，可做出各种改变且可用其等效物替代其要素而不背离本发明的范围。另外，为适应特定情况或材料可对本发明的教示内容做出许多修改而不背离本发明的范围。
因此，本文并非打算将本发明限制于所揭示的作为所预期的用于实施本发明的最佳模式的特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围及精神内的所有实施例。

Claims (20)

1.一种具有阳极及阴极的二极管，其包括：
a)肖特基势垒结的金属部分，其耦合到所述阳极或所述阴极；
b)绝缘栅极，所述绝缘栅极使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极，所述绝缘栅极具有凹面形状的传导沟道；及
c)漂移区的第一端，其邻近所述栅极的相对侧，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极。
2.根据权利要求1所述的二极管，其进一步包含在所述栅极的栅极氧化物下方的第一导电率类型的第一层。
3.根据权利要求2所述的二极管，其进一步包含在所述第一层下方的且与所述第一层接触的第二导电率类型的第二层。
4.根据权利要求3所述的二极管，其中所述第一层与所述第二层形成RESURF结构。
5.根据权利要求2所述的二极管，其进一步包含与所述金属部分及所述第一层接触的所述第二导电率类型的第一区。
6.根据权利要求3所述的二极管，其中所述第一层与所述第二层在所述栅极下方形成凹面形状的传导沟道。
7.根据权利要求1所述的二极管，其中所述栅极是穿通MOSFET的栅极。
8.一种具有阳极及阴极的二极管，其包括：
a)肖特基势垒结的金属部分，其耦合到所述阳极；
b)绝缘栅极，所述绝缘栅极使其一侧邻近所述金属部分且具有电耦合到所述阳极的电极，所述绝缘栅极定位于所述金属部分与所述阴极之间；
c)第一导电率类型的第一层，其与所述阴极接触；
d)与所述第一导电率类型相反的第二导电率类型的多个区，其连接在一起且耦合到所述阳极，其中所述多个区中的至少一者与所述第一层接触；及
e)所述第一导电率类型的第二层，其耦合到所述阳极且与所述多个区中的至少一者接触；
f)其中所述第二层形成集电极，所述多个区中的所述至少一者形成基极，且所述第一层形成寄生NPN晶体管的发射极。
9.一种具有阳极及阴极的二极管，其包括：
a)肖特基势垒结的金属部分，其耦合到所述阳极或所述阴极；
b)绝缘栅极，所述绝缘栅极使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极；
c)漂移区的第一端，其邻近所述栅极的相对侧，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极；及
d)具有大致平坦上表面的层，其与所述金属部分及所述栅极氧化物接触且延伸到所述漂移区中。
10.一种具有阳极及阴极的二极管，其包括：
a)肖特基势垒结的金属部分，其耦合到所述阳极或所述阴极；
b)绝缘栅极，其具有分裂层级栅极氧化物，所述绝缘栅极使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极；及
c)漂移区的第一端，其邻近所述栅极的相对侧，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极。
11.一种形成具有阳极及阴极的二极管的方法，其包括：
a)形成肖特基势垒结的耦合到所述阳极或所述阴极的金属部分；
b)形成使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极的绝缘栅极；
c)在所述绝缘栅极下方形成凹面形状的传导沟道；及
d)形成漂移区的邻近所述栅极的相对侧的第一端，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极。
12.根据权利要求11所述的方法，其进一步包含在所述栅极的栅极氧化物下方形成第一导电率类型的第一层。
13.根据权利要求12所述的方法，其进一步包含在所述第一层下方且与所述第一层接触地形成第二导电率类型的第二层。
14.根据权利要求13所述的方法，其中所述第一层与所述第二层形成RESURF结构。
15.根据权利要求12所述的方法，其进一步包含与所述金属部分及所述第一层接触地形成所述第二导电率类型的第一区。
16.根据权利要求13所述的方法，其中所述第一层及所述第二层在所述栅极下方形成凹面形状的传导沟道。
17.一种形成具有阳极及阴极的二极管的方法，其包括：
a)形成肖特基势垒结的耦合到所述阳极或所述阴极的金属部分；
b)形成使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极的绝缘栅极；
d)形成漂移区的邻近所述栅极的相对侧的第一端，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极；及
e)形成具有大致平坦上表面的层，其与所述金属部分及所述栅极氧化物接触且延伸到所述漂移区中。
18.一种形成具有阳极及阴极的二极管的方法，其包括：
a)形成肖特基势垒结的耦合到所述阳极或所述阴极的金属部分；
b)在分裂层级栅极氧化物上形成绝缘栅极，所述绝缘栅极使其一侧邻近所述金属部分且具有电耦合到所述金属部分的电极；及
c)形成漂移区的邻近所述栅极的相对侧的第一端，其中如果所述金属部分连接到所述阳极，那么所述漂移区的第二端耦合到所述阴极，且如果所述金属部分连接到所述阴极，那么所述漂移区的第二端耦合到所述阳极。
19.一种形成具有阳极及阴极的二极管的方法，其包括以下步骤：
a)在第二导电率类型的外延层中形成第一导电率类型的水平隔离区；
b)在所述隔离区上且与所述隔离区接触地形成所述第二导电率类型的第一层；
c)形成彼此接触的所述第二导电率类型的第一及第二区，其一起从所述第一层延伸到第一硅化物段，所述第一硅化物段形成肖特基势垒结的金属层；
d)在所述第一层上且与所述第一层接触地形成所述第二导电率类型的第二层；
e)在所述第二层上且与所述第二层接触地形成所述第一导电率类型的第三层，所述第三层与所述第一硅化物段接触；及
f)形成具有接近于所述第一硅化物段的第一侧且在所述第二及第三层上方延伸的栅极，所述第二及第三层在所述栅极下方具有朝上的凹面形状，且所述第二及第三层从栅极的与所述第一侧相对的侧延伸到第二硅化物段；
g)其中所述第一硅化物段形成所述阳极及所述阴极中的一者，且所述第二硅化物段形成所述阳极及所述阴极中的另一者。
20.根据权利要求19所述的方法，其中所述第二与第三层形成RESURF结构。
CN200980113919.9A 2008-04-23 2009-04-23 集成式低泄漏肖特基二极管 Expired - Fee Related CN102017162B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/107,995 US7745845B2 (en) 2008-04-23 2008-04-23 Integrated low leakage schottky diode
US12/107,995 2008-04-23
PCT/US2009/041480 WO2009132162A2 (en) 2008-04-23 2009-04-23 Integrated low leakage schottky diode

Publications (2)

Publication Number Publication Date
CN102017162A true CN102017162A (zh) 2011-04-13
CN102017162B CN102017162B (zh) 2013-06-26

Family

ID=41214127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980113919.9A Expired - Fee Related CN102017162B (zh) 2008-04-23 2009-04-23 集成式低泄漏肖特基二极管

Country Status (6)

Country Link
US (2) US7745845B2 (zh)
JP (1) JP5107460B2 (zh)
KR (1) KR101056221B1 (zh)
CN (1) CN102017162B (zh)
TW (1) TW200950104A (zh)
WO (1) WO2009132162A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842596A (zh) * 2011-06-22 2012-12-26 旺宏电子股份有限公司 半导体结构及其制造方法
CN107293601A (zh) * 2016-04-12 2017-10-24 朱江 一种肖特基半导体装置及其制备方法
CN108447913A (zh) * 2018-05-21 2018-08-24 电子科技大学 一种集成肖特基二极管的ldmos器件

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513083B2 (en) 2011-08-26 2013-08-20 Globalfoundries Inc. Methods of forming an anode and a cathode of a substrate diode by performing angled ion implantation processes
CN103094359B (zh) * 2011-10-31 2016-05-11 无锡华润上华半导体有限公司 高压肖特基二极管及其制作方法
TW201336090A (zh) * 2012-02-20 2013-09-01 Formosa Microsemi Co Ltd 掘井引流式二極體元件／組件及其製造方法
US9142554B2 (en) 2012-06-29 2015-09-22 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with an active device and isolation structure interconnected through a diode circuit, and method of manufacture thereof
US20140001546A1 (en) 2012-06-29 2014-01-02 Hubert M. Bode Semiconductor device and driver circuit with a current carrying region and isolation structure interconnected through a resistor circuit, and method of manufacture thereof
US9111767B2 (en) * 2012-06-29 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with source and isolation structure interconnected through a diode circuit, and method of manufacture thereof
US9129990B2 (en) 2012-06-29 2015-09-08 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with drain and isolation structure interconnected through a diode circuit, and method of manufacture thereof
US9275991B2 (en) * 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
JP6296535B2 (ja) 2013-12-09 2018-03-20 ローム株式会社 ダイオードおよびそれを含む信号出力回路
US9978848B2 (en) * 2015-07-17 2018-05-22 Avago Technologies General Ip (Singapore) Pte. Ltd. UTBB FDSOI split gate devices
KR20170059706A (ko) 2015-11-23 2017-05-31 페어차일드코리아반도체 주식회사 전력 반도체 장치
EP3460856B1 (en) 2017-09-26 2020-12-02 ams AG Schottky barrier diode with improved schottky contact for high voltages
TW202221926A (zh) * 2020-11-19 2022-06-01 立錡科技股份有限公司 切換式電源供應電路之高壓元件及其製造方法
CN117276325B (zh) * 2023-11-17 2024-01-23 壹新信通科技(成都)有限公司 一种太赫兹二极管结构、倍频器及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504362A (en) 1992-12-22 1996-04-02 International Business Machines Corporation Electrostatic discharge protection device
JP2919333B2 (ja) * 1996-01-30 1999-07-12 山形日本電気株式会社 半導体装置の製造方法
KR100258436B1 (ko) 1996-10-11 2000-06-01 김덕중 상보형 쌍극성 트랜지스터 및 그 제조 방법
US5886383A (en) 1997-01-10 1999-03-23 International Rectifier Corporation Integrated schottky diode and mosgated device
US6034413A (en) 1997-02-27 2000-03-07 Texas Instruments Incorporated High speed biCMOS gate power for power MOSFETs incorporating improved injection immunity
DE10055446B4 (de) 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP4277496B2 (ja) 2001-11-21 2009-06-10 富士電機デバイステクノロジー株式会社 半導体装置
GB0129450D0 (en) * 2001-12-08 2002-01-30 Koninkl Philips Electronics Nv Trenched semiconductor devices and their manufacture
JP2005191227A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置
US7071518B2 (en) * 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
JP2006049341A (ja) 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
US7045830B1 (en) 2004-12-07 2006-05-16 Fairchild Semiconductor Corporation High-voltage diodes formed in advanced power integrated circuit devices
US7285828B2 (en) 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US7064407B1 (en) 2005-02-04 2006-06-20 Micrel, Inc. JFET controlled schottky barrier diode
JP2006295062A (ja) * 2005-04-14 2006-10-26 Rohm Co Ltd 半導体装置
US7728403B2 (en) * 2006-05-31 2010-06-01 Cree Sweden Ab Semiconductor device
CN100474632C (zh) * 2006-08-31 2009-04-01 上海华虹Nec电子有限公司 肖特基势垒二极管结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842596A (zh) * 2011-06-22 2012-12-26 旺宏电子股份有限公司 半导体结构及其制造方法
CN102842596B (zh) * 2011-06-22 2015-05-20 旺宏电子股份有限公司 半导体结构及其制造方法
CN107293601A (zh) * 2016-04-12 2017-10-24 朱江 一种肖特基半导体装置及其制备方法
CN107293601B (zh) * 2016-04-12 2021-10-22 朱江 一种肖特基半导体装置及其制备方法
CN108447913A (zh) * 2018-05-21 2018-08-24 电子科技大学 一种集成肖特基二极管的ldmos器件

Also Published As

Publication number Publication date
JP5107460B2 (ja) 2012-12-26
US7745845B2 (en) 2010-06-29
JP2011519167A (ja) 2011-06-30
KR101056221B1 (ko) 2011-08-11
CN102017162B (zh) 2013-06-26
TW200950104A (en) 2009-12-01
US20090267110A1 (en) 2009-10-29
US20100233862A1 (en) 2010-09-16
KR20100120241A (ko) 2010-11-12
WO2009132162A3 (en) 2010-02-18
WO2009132162A2 (en) 2009-10-29
US7910410B2 (en) 2011-03-22

Similar Documents

Publication Publication Date Title
CN102017162B (zh) 集成式低泄漏肖特基二极管
US9093522B1 (en) Vertical power MOSFET with planar channel and vertical field plate
CN100424887C (zh) 具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法
US20180261666A1 (en) Vertical power mos-gated device with high dopant concentration n-well below p-well and with floating p-islands
CN101553932B (zh) 集成无闭锁绝缘栅极双极晶体管
US8823051B2 (en) High-voltage diodes formed in advanced power integrated circuit devices
US10593813B2 (en) Vertical rectifier with added intermediate region
US9685523B2 (en) Diode structures with controlled injection efficiency for fast switching
US20120193676A1 (en) Diode structures with controlled injection efficiency for fast switching
CN101488458B (zh) 半导体器件的制造方法以及半导体器件
JP2001015755A (ja) 耐久性の高い低オン抵抗の改良された本体ダイオード逆方向回復特性を有する低電圧二重ウェルｍｏｓデバイス
US7960754B2 (en) Diode having high breakdown voltage and low on-resistance
KR102246570B1 (ko) 전력 반도체 장치
US20150187877A1 (en) Power semiconductor device
CN102456690B (zh) 半导体器件及其制造方法
JP2002246597A (ja) 半導体装置
CN108257950B (zh) 高压集成电路的高电压终端结构
JP4746169B2 (ja) 電力用半導体装置及びその駆動方法
CN103545346A (zh) 隔离型n型ldmos器件及其制造方法
US9806181B2 (en) Insulated gate power device using a MOSFET for turning off
JPH07226514A (ja) 高導電率絶縁ゲートバイポーラトランジスタ集積構造
CN106941122B (zh) 半导体装置及其制造方法
KR20150069117A (ko) 전력 반도체 소자
CN101512738B (zh) 半导体器件和形成半导体器件的方法
US11004839B1 (en) Trench power MOSFET with integrated-schottky in non-active area

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Arizona, USA

Patentee after: Ficho Semiconductor Co.

Address before: Maine

Patentee before: Ficho Semiconductor Co.

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130626

Termination date: 20210423

CF01 Termination of patent right due to non-payment of annual fee