CN112420751A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN112420751A
CN112420751A CN202011290471.2A CN202011290471A CN112420751A CN 112420751 A CN112420751 A CN 112420751A CN 202011290471 A CN202011290471 A CN 202011290471A CN 112420751 A CN112420751 A CN 112420751A
Authority
CN
China
Prior art keywords
layer
test
conductive layer
conductive
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011290471.2A
Other languages
English (en)
Other versions
CN112420751B (zh
Inventor
蔺聪
贾帅
郭东辉
王双见
张博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Mianyang BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011290471.2A priority Critical patent/CN112420751B/zh
Publication of CN112420751A publication Critical patent/CN112420751A/zh
Application granted granted Critical
Publication of CN112420751B publication Critical patent/CN112420751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种显示基板及其制备方法、显示装置。所述制备方法包括：形成阵列基板，显示区包括至少一个待刻蚀区，测试区包括与待刻蚀区对应的测试部；待刻蚀区包括第一导电膜层、第一绝缘膜层、及第二导电膜层；测试部包括第一测试导电层、第一绝缘材料层及第二测试导电层；按照预设刻蚀深度对测试部进行刻蚀形成开孔，在开孔内填充导电材料；在第一测试导电层与第二测试导电层之间施加电压并检测到电信号；在检测到电信号时，根据预设刻蚀深度刻蚀对应的待刻蚀区以形成接触孔并在接触孔内形成导电部；在未检测到电信号时，调整预设刻蚀深度，并返回按照预设刻蚀深度对测试部进行刻蚀的步骤，直到检测到电信号。

Description

显示基板及其制备方法、显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种显示基板及其制备方法、显示装置。
背景技术
随着电子设备的快速发展，用户对显示面板的分辨率的要求越来越高。在显示面板的制备过程中需要在一些膜层上开设接触孔来实现上方的膜层与下方的膜层电连接。具有较高分辨率的显示屏像素之间的间隔较小，导致在制备过程中一些接触孔发生缺失，影响显示面板的显示。为了提升显示面板的良率，需要对显示面板进行修复，可采用激光开孔的方式对接触孔缺失的位置进行开孔，在形成接触孔后在接触孔中填充导电材料。
现有的方案中一般采用采用FIB(聚焦离子束，Focused Ion beam)来检测激光开孔的深度是否达到所需要的深度，检测方法比较复杂，效率较低。
发明内容
根据本申请实施例的第一方面，提供了一种显示基板的制备方法。所述制备方法包括：
形成阵列基板，所述阵列基板包括显示区及测试区，所述显示区包括至少一个待刻蚀区，所述测试区包括与所述待刻蚀区对应的测试部；所述待刻蚀区包括第一导电膜层、位于所述第一导电膜层上的第一绝缘膜层、及位于所述第一绝缘膜层上的第二导电膜层；所述测试部包括第一测试导电层、位于所述第一测试导电层上的第一绝缘材料层及位于所述第一绝缘材料层上的第二测试导电层；所述第二导电膜层与所述第二测试导电层在一次构图工艺中完成，所述第一绝缘膜层的膜层结构与所述第一绝缘材料层的膜层结构相同；
按照预设刻蚀深度对所述测试部进行刻蚀以形成开孔，并在所述开孔内填充导电材料；
在所述第一测试导电层与所述第二测试导电层之间施加电压的情况下，判断能否在所述第一测试导电层与所述第二测试导电层之间检测到电信号；
在所述第一测试导电层与所述第二测试导电层之间检测到电信号时，根据所述预设刻蚀深度刻蚀对应的所述待刻蚀区以形成接触孔，并在所述接触孔内形成导电部，以使所述第一导电膜层通过所述导电部与所述第二导电膜层电连接；在所述第一测试导电层与所述第二测试导电层之间未检测到电信号时，调整所述预设刻蚀深度，并返回所述按照预设刻蚀深度对所述测试部进行刻蚀以形成开孔的步骤，直到在所述第一测试导电层与所述第二测试导电层之间检测到电信号。
在一个实施例中，所述在所述第一测试导电层与所述第二测试导电层之间未检测到电信号时，调整所述预设刻蚀深度，包括：
在所述第一测试导电层与所述第二测试导电层之间未检测到电信号时，增大所述预设刻蚀深度；
和/或，
所述阵列基板包括薄膜晶体管，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；
所述第一导电膜层为有源层，所述第二导电膜层为所述漏电极或所述漏电极；
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上。
在一个实施例中，至少一个所述待刻蚀区还包括位于所述第一导电膜层下方的第三导电膜层、以及位于所述第一导电膜层与所述第三导电膜层之间的第二绝缘膜层，与该待刻蚀区对应的所述测试部还包括位于所述第一测试导电层下方的第三测试导电层、以及位于所述第一测试导电层与所述第三测试导电层之间的第二绝缘材料层；所述第一导电膜层与所述第一测试导电层在一次构图工艺中完成，所述第二绝缘膜层的膜层结构与所述第二绝缘材料层的膜层结构相同；
所述在所述第一测试导电层与所述第二测试导电层之间检测到电信号时，在所述根据所述预设刻蚀深度刻蚀对应的所述待刻蚀区以形成接触孔之前，所述制备方法进一步包括：
在所述第二测试导电层与所述第三测试导电层之间施加电压的情况下，判断能否在所述第二测试导电层与所述第三测试导电层之间检测到电信号；
若在所述第二测试导电层与所述第三测试导电层之间检测到电信号，减小所述预设刻蚀深度，并返回所述按照预设刻蚀深度对所述测试部进行刻蚀以形成开孔的步骤，直到在所述第一测试导电层与所述第二测试导电层之间检测到电信号，且在所述第二测试导电层与所述第三测试导电层之间未检测到电信号。
在一个实施例中，所述阵列基板包括薄膜晶体管与电容，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；所述电容包括第一极板与位于所述第一极板上的第二极板；
所述第二导电膜层为第一走线，所述第一走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层为所述栅电极，所述第三导电膜层为有源层，或者，所述第二导电膜层为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层为所述第二极板；所述第三导电膜层与所述有源层在一次构图工艺中完成；
和/或，
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上；所述第一测试导电层在所述第三测试导电层上的正投影全部落在所述第三测试导电层上。
在一个实施例中，至少一个所述待刻蚀区还包括位于所述第一导电膜层下方的第三导电膜层、位于所述第三导电膜层下方的第四导电膜层、位于所述第一导电膜层与所述第三导电膜层之间的第二绝缘膜层、以及位于所述第三导电膜层与所述第四导电膜层之间的第三绝缘膜层；与该待刻蚀区对应的所述测试部还包括位于所述第一测试导电层下方的第三测试导电层、位于所述第三测试导电层下方的第四测试导电层、位于所述第一测试导电层与所述第三测试导电层之间的第二绝缘材料层、以及位于所述第三测试导电层与所述第四测试导电层之间的第三绝缘材料层；所述第一导电膜层与所述第一测试导电层在一次构图工艺中完成，所述第三测试导电层与所述第三导电膜层在一次构图工艺中完成，所述第二绝缘膜层的膜层结构与所述第二绝缘材料层的膜层结构相同，所述第三绝缘膜层的膜层结构与所述第三绝缘材料层的膜层结构相同；
所述在所述第一测试导电层与所述第二测试导电层之间检测到电信号时，在所述根据所述预设刻蚀深度刻蚀对应的所述待刻蚀区以形成接触孔之前，所述制备方法进一步包括：
在所述第二测试导电层与所述第三测试导电层之间施加电压的情况下，判断能否在所述第二测试导电层与所述第三测试导电层之间检测到电信号，以及在所述第二测试导电层与所述第四测试导电层之间施加电压的情况下，判断能否在所述第二测试导电层与所述第四测试导电层之间检测到电信号；
若在所述第二测试导电层与所述第三测试导电层之间或者在所述第二测试导电层与所述第四测试导电层之间检测到电信号，减小所述预设刻蚀深度的值，并返回所述按照预设刻蚀深度对所述测试部进行刻蚀以形成开孔的步骤，直到在所述第一测试导电层与所述第二测试导电层之间检测到电信号，且在所述第二测试导电层与所述第三测试导电层之间以及所述第二测试导电层与所述第四测试导电层之间均未检测到电信号。
在一个实施例中，所述阵列基板包括薄膜晶体管与电容，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；所述电容包括第一极板与位于所述第一极板上的第二极板；
所述第二导电膜层为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层为所述第二极板；所述第三导电膜层为第一极板，所述第四导电膜层为第三走线，所述第三走线与所述有源层在一次构图工艺中完成；
和/或，
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上；所述第一测试导电层在所述第三测试导电层上的正投影全部落在所述第三测试导电层上；所述第三测试导电层在所述第四测试导电层上的正投影全部落在所述第四测试导电层上。
根据本申请实施例的第二方面，提供了一种显示基板。所述显示基板包括显示区及测试区，所述显示区包括至少一个修复区，所述测试区包括与所述修复区对应的测试部；
所述修复区包括第一导电膜层、位于所述第一导电膜层上的第一绝缘膜层、及位于所述第一绝缘膜层上的第二导电膜层；所述测试部包括第一测试导电层、位于所述第一测试导电层上的第一绝缘材料层及位于所述第一绝缘材料层上的第二测试导电层；所述第二导电膜层与所述第二测试导电层在一次构图工艺中完成，所述第一绝缘膜层的膜层结构与所述第一绝缘材料层的膜层结构相同；
所述修复区设有穿透所述第二导电膜层及所述第一绝缘膜层的接触孔，所述接触孔内形成有将所述第一导电膜层与所述第二导电膜层电连接的导电部；所述测试部设有至少一个开孔，其中一个所述开孔的深度与所述接触孔的深度相同，且所述开孔内填充有将所述第一测试导电层与所述第二测试导电层电连接的导电材料。
在一个实施例中，所述显示基板包括薄膜晶体管，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；
所述第一导电膜层为有源层，所述第二导电膜层为所述漏电极或所述漏电极；
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上。
在一个实施例中，至少一个所述修复区还包括位于所述第一导电膜层下方的第三导电膜层、以及位于所述第一导电膜层与所述第三导电膜层之间的第二绝缘膜层，与该修复区对应的所述测试部还包括位于所述第一测试导电层下方的第三测试导电层、以及位于所述第一测试导电层与所述第三测试导电层之间的第二绝缘材料层；所述第一测试导电层与所述第一导电膜层在一次构图工艺中完成，所述第二绝缘膜层的膜层结构与所述第二绝缘材料层的膜层结构相同；所述接触孔未穿透所述第一导电膜层；
所述显示基板包括薄膜晶体管与电容，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；所述电容包括第一极板与位于所述第一极板上的第二极板；
所述第二导电膜层为第一走线，所述第一走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层为所述栅电极，所述第三导电膜层为有源层，或者，所述第二导电膜层为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层为所述第二极板；所述第三导电膜层与所述有源层在一次构图工艺中完成；
和/或，
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上；所述第一测试导电层在所述第三测试导电层上的正投影全部落在所述第三测试导电层上。
在一个实施例中，至少一个所述修复区还包括位于所述第一导电膜层下方的第三导电膜层、位于所述第三导电膜层下方的第四导电膜层、位于所述第一导电膜层与所述第三导电膜层之间的第二绝缘膜层、以及位于所述第三导电膜层与所述第四导电膜层之间的第三绝缘膜层；与该修复区对应的所述测试部还包括位于所述第一测试导电层下方的第三测试导电层、位于所述第三测试导电层下方的第四测试导电层、位于所述第一测试导电层与所述第三测试导电层之间的第二绝缘材料层、以及位于所述第三测试导电层与所述第四测试导电层之间的第三绝缘材料层；所述第一导电膜层与所述第一测试导电层在一次构图工艺中完成，所述第三测试导电层与所述第三导电膜层在一次构图工艺中完成，所述第二绝缘膜层的膜层结构与所述第二绝缘材料层的膜层结构相同，所述第三绝缘膜层的膜层结构与所述第三绝缘材料层的膜层结构相同；所述接触孔未穿透所述第一导电膜层；
所述显示基板包括薄膜晶体管与电容，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；所述电容包括第一极板与位于所述第一极板上的第二极板；
所述第一导电膜层为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第二导电膜层为所述第二极板；所述第三导电膜层为第一极板，所述第四导电膜层与所述有源层在一次构图工艺中完成；
和/或，
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上；所述第一测试导电层在所述第三测试导电层上的正投影全部落在所述第三测试导电层上；所述第三测试导电层在所述第四测试导电层上的正投影全部落在所述第四测试导电层上。
根据本申请实施例的第三方面，提供了一种显示装置，所述显示装置包括上述的显示基板。
本申请实施例所达到的主要技术效果是：
本申请实施例提供的显示基板及其制备方法、显示装置，测试区设置有测试部，按照预设刻蚀深度对测试部进行刻蚀形成开孔并在开孔内填充导电材料后，在第一测试导电层与第二测试导电层之间施加电压的情况下，通过判断能否在第一测试导电层与第二测试导电层之间检测到电信号来确定预设刻蚀深度是否满足要求，在第一测试导电层与第二测试导电层之间检测到电信号时，按照预设刻蚀深度对待刻蚀区进行刻蚀形成接触孔，接触孔内形成的导电部可将第一导电膜层与第二导电膜层13电连接。可知，本申请实施例通过对测试部进行刻蚀及检测来确定对待刻蚀区的刻蚀深度，可在制备过程中实时检测来确定待刻蚀区的刻蚀深度，易于操作，有助于提升效率，并且确定待刻蚀区的刻蚀深度的过程不对待刻蚀区造成伤害。
附图说明
图1是本申请一示例性实施例提供的显示基板的制备方法的流程图；
图2是本申请一示例性实施例提供的阵列基板的剖视图；
图3是图2所示的阵列基板的测试部形成开孔及导电材料后的剖视图；
图4是图3所示的阵列基板的待刻蚀区形成接触孔及导电部后的剖视图；
图5是本申请另一示例性实施例提供的阵列基板的剖视图；
图6是图5所示的阵列基板的测试部形成开孔及导电材料后的剖视图；
图7是图6所示的阵列基板的待刻蚀区形成接触孔及导电部后的剖视图；
图8是本申请再一示例性实施例提供的阵列基板的剖视图；
图9是图8所示的阵列基板的测试部形成开孔及导电材料后的剖视图；
图10是图9所示的阵列基板的待刻蚀区形成接触孔及导电部后的剖视图；
图11是本申请一示例性实施例提供的阵列基板的测试区的俯视图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
本申请实施例提供了一种显示基板及其制备方法、显示装置。下面结合附图，对本申请实施例中的显示基板及其制备方法、显示装置进行详细说明。在不冲突的情况下，下述的实施例中的特征可以相互补充或相互组合。
本申请实施例提供了一种显示基板的制备方法。参见图1，所述制备方法包括如下步骤110至步骤140。
在步骤110中，形成阵列基板。
参见图2至图10，所述阵列基板包括显示区101及测试区102，所述显示区10包括至少一个待刻蚀区1011，所述测试区102包括与所述待刻蚀区1011对应的测试部20。显示区101可包括多个待刻蚀区1011，可存在两个或两个以上的待刻蚀区1011完全相同。相同的待刻蚀区1011可对应一个测试部20，不同的待刻蚀区1011对应不同的测试部20。
所述待刻蚀区1011包括第一导电膜层11、位于所述第一导电膜层11上的第一绝缘膜层12、及位于所述第一绝缘膜层12上的第二导电膜层13。其中待刻蚀区1011指的是阵列基板中缺失接触孔的区域，需要对待刻蚀区1011进行刻蚀形成接触孔并在接触孔内填充导电材料，以实现第一导电膜层11与第二导电膜层13的电连接。
所述测试部20包括第一测试导电层21、位于所述第一测试导电层21上的第一绝缘材料层22及位于所述第一绝缘材料层22上的第二测试导电层23。所述第二导电膜层13与所述第二测试导电层23在一次构图工艺中完成，所述第一绝缘膜层12的膜层结构与所述第一绝缘材料层22的膜层结构相同。其中，第一绝缘膜层12的膜层结构与第一绝缘材料层22的膜层结构相同指的是，若第一绝缘膜层12与第一绝缘材料层22仅包括一个膜层，则第一绝缘膜层12与第一绝缘材料层22同时形成，二者的材料及厚度分别相同；若第一绝缘膜层12与第一绝缘材料层22包括两层或两层以上的膜层，则第一绝缘膜层12与第一绝缘材料层22包括的膜层数量相同，且按照从上到下的顺序，第一绝缘膜层12的各个膜层与第一绝缘材料层22对应的膜层的材料及厚度均相同，例如第一绝缘膜层12与第一绝缘材料层22分别包括三层膜层，则第一绝缘膜层12位于下方的膜层与第一绝缘材料层22位于下方的膜层的材料及厚度均相同，第一绝缘层12位于中间的膜层与第一绝缘材料层22位于中间的膜层的材料及厚度均相同，第一绝缘膜层12位于上方的膜层与第一绝缘材料层22位于上方的膜层的材料及厚度均相同。
在一些实施例中，所述第一导电膜层11与所述第一测试导电层21在一次构图工艺中完成。如此有助于简化制备工艺。
所述阵列基板还包括衬底50，测试部20形成于衬底50上。
所述阵列基板包括薄膜晶体管和电容，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；所述电容包括第一极板及位于所述第一极板上的第二极板。薄膜晶体管和电容形成于衬底50上。
参见图2，位于显示区101的薄膜晶体管包括有源层33、栅电极32、第一电极31及第二电极34，第一电极31与第二电极34中的一个为源电极，另一个为漏电极，第一电极31与第二电极34在一次构图工艺中形成。电容包括第一极板41与第二极板42。第一极板41与栅电极32在一次构图工艺中形成。阵列基板还包括位于有源层33与栅电极32之间的栅极绝缘层61、位于栅电极32与第二极板42之间的电容绝缘层62、以及位于第二极板42与第一电极31之间的层间介质层63。
图2所示的实施例中，显示区101的第一电极31通过穿透栅极绝缘层61、电容绝缘层62及层间介质层63的接触孔中填充的导电材料与有源层33电连接，接触孔中的导电材料可与源电极31及漏电极34在同一工艺步骤中形成。位于待刻蚀区1011内的第二电极34未与有源层33电连接，也即是第二电极34与有源层33电连接的接触孔缺失，需要形成接触孔将第二电极34与有源层33电连接。
图2所示的实施例中，第一导电膜层11为有源层33，所述第二导电膜层13为所述漏电极或所述漏电极。第一绝缘膜层12包括栅极绝缘层61、电容绝缘层62及层间介质层63。测试部20中位于第一测试导电层21与第二测试导电层23之间的第一绝缘材料层22包括栅极绝缘层61、电容绝缘层62及层间介质层63。
在步骤120中，按照预设刻蚀深度对测试部进行刻蚀以形成开孔，并在所述开孔内填充导电材料。
在该步骤中，可采用激光刻蚀工艺对测试部进行刻蚀，预设刻蚀深度可根据经验值进行设置。当预设刻蚀深度为理想刻蚀深度时，刻蚀形成的开孔会暴露第一测试导电层21但未刻穿第一测试导电层21，也即是开孔穿透第二测试导电层23与第一绝缘材料层22，在开孔内形成的到导电材料将第一测试导电层21与第二测试导电层23电连接。参见图3，第一绝缘材料层22包括栅极绝缘层61、电容绝缘层62及层间介质层63，开孔51穿透第二测试导电层23、栅极绝缘层61、电容绝缘层62及层间介质层63，开孔51内的导电材料52的侧壁与第二测试导电部23电连接，导电材料52的底部与第一测试导电层21电连接。
在一个实施例中，所述第二测试导电层23在所述第一测试导电层21上的正投影全部落在所述第一测试导电层21上。如此设置，可避免在对测试部20刻蚀时形成的开孔的深度足够大的情况下，只刻蚀到第二测试导电层23但未刻蚀到第一测试导电层21，而影响检测的准确度。在一些实施例中，所述第二测试导电层23在所述第一测试导电层21上的正投影可与所述第一测试导电层21重合。
在步骤130中，在第一测试导电层与第二测试导电层之间施加电压的情况下，判断能否在所述第一测试导电层与所述第二测试导电层之间检测到电信号。
由于步骤120中预设刻蚀深度可能与理想刻蚀深度存在偏差，例如预设刻蚀深度小于理想刻蚀深度。预设刻蚀深度小于理想刻蚀深度时，可能会导致开孔内填充的导电材料不能接触到第二测试导电层23，导电材料无法将第一测试导电层21与第二测试导电层23电连接。因此需判断开孔内的导电材料能否将第一测试导电层21与第二测试导电层23电连接，来判断预设刻蚀深度是否满足要求。在第一测试导电层21与第二测试导电层23之间施加电压时，若在第一测试导电层21与第二测试导电层23之间检测到电信号，则说明开孔内的导电材料将第一测试导电层21与第二测试导电层23电连接，若在第一测试导电层21与第二测试导电层23之间未检测到电信号，则说明开孔内的导电材料未将第一测试导电层21与第二测试导电层23电连接。
在步骤140中，若在所述第一测试导电层与所述第二测试导电层之间检测到电信号时，根据所述预设刻蚀深度刻蚀对应的待刻蚀区以形成接触孔，并在所述接触孔内形成导电部，以使第一导电膜层通过所述导电部与所述第二导电膜层电连接；若在所述第一测试导电层与所述第二测试导电层之间未检测到电信号时，调整所述预设刻蚀深度，并返回所述按照预设刻蚀深度对所述测试部进行刻蚀以形成开孔的步骤，直到在所述第一测试导电层与所述第二测试导电层之间检测到电信号。
在该步骤中，若在所述第一测试导电层与所述第二测试导电层之间检测到电信号，说明开孔内的导电材料将第一测试导电层21与第二测试导电层23电连接。由于第二导电膜层与第二测试导电层在一次构图工艺中完成，第一绝缘膜层的膜层结构与第一绝缘材料层的膜层结构相同，则按照该预设刻蚀深度对待刻蚀区1011进行刻蚀形成的接触孔的深度与测试部20上形成的开孔的深度相同，在接触孔内形成的导电部可将第一导电膜层与第二导电膜层电连接。
若在所述第一测试导电层与所述第二测试导电层之间未检测到电信号，说明开孔内的导电材料未将第一测试导电层21与第二测试导电层23电连接。由于第二导电膜层与第二测试导电层在一次构图工艺中完成，第一绝缘膜层的膜层结构与第一绝缘材料层的膜层结构相同，则按照该预设刻蚀深度对待刻蚀区1011进行蚀刻形成的接触孔的深度与测试部20上形成的开孔的深度相同，若在接触孔内形成导电部，导电部不能将第一导电膜层与第二导电膜层电连接。因而需要继续调整预设刻蚀深度，并返回至步骤120，直到在第一测试导电层与第二测试导电层之间检测到电信号。
参见图4，在第一测试导电层21与第二测试导电层23之间检测到电信号时，按照预设刻蚀深度对待刻蚀区1011进行刻蚀形成的接触孔53穿透第二导电膜层13、栅极绝缘层61、电容绝缘层62及层间介质层63，接触孔53内形成的导电部54的侧壁与第二导电膜层13电连接，导电部54的底部与第一导电膜层11电连接，从而导电部54将第一导电膜层11与第二导电膜层13电连接。
本申请实施例提供的显示基板的制备方法，测试区设置有测试部，按照预设刻蚀深度对测试部进行刻蚀形成开孔并在开孔内填充导电材料后，在第一测试导电层与第二测试导电层之间施加电压的情况下，通过判断能否在第一测试导电层与第二测试导电层之间检测到电信号来确定预设刻蚀深度是否满足要求，在第一测试导电层与第二测试导电层之间检测到电信号时，按照预设刻蚀深度对待刻蚀区进行刻蚀形成接触孔，接触孔内形成的导电部可将第一导电膜层与第二导电膜层13电连接。可知，本申请实施例通过对测试部进行刻蚀及检测来确定对待刻蚀区的刻蚀深度，可在制备过程中实时检测来确定待刻蚀区的刻蚀深度，易于操作，有助于提升效率，并且确定待刻蚀区的刻蚀深度的过程不对待刻蚀区造成伤害。
在一个实施例中，参见图5，至少一个所述待刻蚀区1011还包括位于所述第一导电膜层11下方的第三导电膜层14、以及位于所述第一导电膜层11与所述第三导电膜层14之间的第二绝缘膜层15，与该待刻蚀区1011对应的所述测试部20还包括位于所述第一测试导电层21下方的第三测试导电层24、以及位于所述第一测试导电层21与所述第三测试导电层24之间的第二绝缘材料层25。所述第一测试导电层21与所述第一导电膜层11在一次构图工艺中完成，所述第二绝缘膜层15的膜层结构与所述第二绝缘材料层25的膜层结构相同。
第二绝缘膜层15的膜层结构与第二绝缘材料层25的膜层结构相同指的是，若第二绝缘膜层15与第二绝缘材料层25仅包括一个膜层，则第二绝缘膜层15与第二绝缘材料层25同时形成，二者的材料及厚度分别相同；若第二绝缘膜层15与第二绝缘材料层25包括两层或两层以上的膜层，则包括的膜层数量相同，且按照从上到下的顺序，第二绝缘膜层15的各个膜层与第二绝缘材料层25的对应的膜层的材料及厚度均相同。
在一些实施例中，所述在所述第一测试导电层与所述第二测试导电层之间未检测到电信号时，调整所述预设刻蚀深度的步骤，包括：
在所述第一测试导电层与所述第二测试导电层之间未检测到电信号时，增大所述预设刻蚀深度。
在预设刻蚀深度大于理想的刻蚀深度时，例如开孔至少穿透第二测试导电层23与第一绝缘材料层22，即使开孔也穿透第一测试导电层21，开孔内的导电材料可将第一测试导电层21与第二测试导电层23电连接。若在第一测试导电层21与所述第二测试导电层23之间未检测到电信号，则说明预设刻蚀深度太小，开孔未穿透第一绝缘材料层22，则需增大预设刻蚀深度，以增大开孔的深度。
在一个实施例中，所述在所述第一测试导电层与所述第二测试导电层之间检测到电信号时，在所述根据所述预设刻蚀深度刻蚀对应的所述待刻蚀区以形成接触孔之前，所述制备方法进一步包括如下步骤：
在所述第二测试导电层与所述第三测试导电层之间施加电压的情况下，判断能否在所述第二测试导电层与所述第三测试导电层之间检测到电信号；
若在所述第二测试导电层与所述第三测试导电层之间检测到电信号，减小所述预设刻蚀深度，并返回所述按照预设刻蚀深度对所述测试部进行刻蚀以形成开孔的步骤，直到在所述第一测试导电层与所述第二测试导电层之间检测到电信号，且在所述第二测试导电层与所述第三测试导电层之间未检测到电信号。
在该步骤中，若在第一测试导电层21与第三测试导电层24之间检测到电信号，说明在对测试部20刻蚀形成的开孔穿透了第二测试导电层23、第一绝缘材料层22、第一测试导电层21及第二绝缘材料层25，开孔内的导电材料将第二测试导电层23与第三测试导电层24电连接，这样会影响显示基板的正常显示，因而需要减小预设刻蚀深度。
参见图6，预设刻蚀深度接近理想刻蚀深度时，测试部20上形成的开孔51穿透第二测试导电层23与第一绝缘材料层22，但未穿透第一测试导电层21，接触孔53内形成的导电材料的侧壁与第二测试导电部23电连接，导电材料52的底部与第一测试导电层21电连接，从而导电材料52将第一测试导电层21与第二测试导电部23电连接，但导电材料52未将第二测试导电层23与第三测试导电层24电连接。
参见图7，在所述第一测试导电层与所述第二测试导电层之间检测到电信号，且在所述第二测试导电层与所述第三测试导电层之间未检测到电信号时，按照预设刻蚀深度对待刻蚀区1011进行刻蚀形成的接触孔53穿透第二导电膜层13及第一绝缘膜层12，但不会穿透第一导电膜层11，接触孔53内形成的导电部54的侧壁与第二导电膜层13电连接，导电部54的底部与第一导电膜层11电连接，从而导电部54将第一导电膜层11与第二导电膜层13电连接，且不会将第二导电膜层13与第三导电膜层14电连接。
在一些实施例中，所述第三测试导电层24与所述第三导电膜层14在一次构图工艺中完成。如此，第三测试导电层24与第三导电膜层14可在同一工艺步骤中形成，有助于简化制备工艺。
在一些实施例中，参见图5至图7，所述第二导电膜层13为第一走线，所述第一走线13与所述漏电极在一次构图工艺中完成；所述第一导电膜层11为所述栅电极32，所述第三导电膜层14为有源层33。第一走线用于将栅电极32与相邻的元件或信号线电连接。第一绝缘膜层12与第一绝缘材料层22包括电容绝缘层62与层间介质层63，第二绝缘膜层15与第二绝缘材料层25为栅极绝缘层。
在另一些实施例中，所述第二导电膜层13为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层11为所述第二极板42；所述第三导电膜层14与所述有源层33在一次构图工艺中完成。第二走线用于将电容的第二极板42与其他元件或信号线电连接。第一绝缘膜层12与第一绝缘材料层22包括电容绝缘层62与层间介质层63，第二绝缘膜层15与第二绝缘材料层25为栅极绝缘层。
在一个实施例中，所述第一测试导电层21在所述第三测试导电层24上的正投影全部落在所述第三测试导电层24上。如此设置，可避免在对测试部20刻蚀时形成的开孔的深度足够大的情况下，本应同时刻蚀第一测试导电层21与第三测试导电层24，但是由于第三测试导电层24的尺寸较小，导致只刻蚀到第一测试导电层21但未刻蚀到第三测试导电层24，而影响确定出的刻蚀深度的准确度。在一些实施例中，所述第一测试导电层21在所述第三测试导电层24上的正投影可与在所述第三测试导电层24重合。
在一个实施例中，参见图8至图10，至少一个所述待刻蚀区1011还包括位于所述第一导电膜层11下方的第三导电膜层14、位于所述第三导电膜层14下方的第四导电膜层16、位于所述第一导电膜层11与所述第三导电膜层14之间的第二绝缘膜层15、以及位于所述第三导电膜层14与所述第四导电膜层16之间的第三绝缘膜层17。与该待刻蚀区1011对应的所述测试部20还包括位于所述第一测试导电层21下方的第三测试导电层24、位于所述第三测试导电层24下方的第四测试导电层26、位于所述第一测试导电层21与所述第三测试导电层24之间的第二绝缘材料层25、以及位于所述第三测试导电层24与所述第四测试导电层26之间的第三绝缘材料层27。所述第一测试导电层21与所述第一导电膜层11在一次构图工艺中完成，所述第三测试导电层24与所述第三导电膜层14在一次构图工艺中完成，所述第二绝缘膜层15的膜层结构与所述第二绝缘材料层25的膜层结构相同，所述第三绝缘膜层17的膜层结构与所述第三绝缘材料层27的膜层结构相同。
在一些实施例中，所述在所述第一测试导电层与所述第二测试导电层之间未检测到电信号时，调整所述预设刻蚀深度，包括：
在所述第一测试导电层与所述第二测试导电层之间未检测到电信号时，增大所述预设刻蚀深度。
在预设刻蚀深度大于理想的刻蚀深度时，例如开孔至少穿透第二测试导电层23与第一绝缘材料层22，即使开孔也穿透第一测试导电层21，开孔内的导电材料可将第一测试导电层21与第二测试导电层23电连接。若在第一测试导电层21与所述第二测试导电层23之间未检测到电信号，则说明预设刻蚀深度太小，开孔未穿透第一绝缘材料层22，则需增大预设刻蚀深度，以增大开孔的深度。
在一个实施例中，所述在所述第一测试导电层与所述第二测试导电层之间检测到电信号时，在所述根据所述预设刻蚀深度刻蚀对应的所述待刻蚀区以形成接触孔之前，所述制备方法进一步包括：
在所述第二测试导电层与所述第三测试导电层之间施加电压的情况下，判断能否在所述第二测试导电层与所述第三测试导电层之间检测到电信号；以及在所述第二测试导电层与所述第四测试导电层之间施加电压的情况下，判断能否在所述第二测试导电层与所述第四测试导电层之间检测到电信号；
若在所述第二测试导电层与所述第三测试导电层之间或者在所述第二测试导电层与所述第四测试导电层之间检测到电信号，减小所述预设刻蚀深度的值，并返回所述按照预设刻蚀深度对所述测试部进行刻蚀以形成开孔的步骤，直到在所述第一测试导电层与所述第二测试导电层之间检测到电信号，且在所述第二测试导电层与所述第三测试导电层之间以及所述第二测试导电层与所述第四测试导电层之间均未检测到电信号。
在该步骤中，若在第二测试导电层23与第三测试导电层24之间检测到电信号，说明在对测试部20刻蚀形成的开孔穿透了第二测试导电层23、第一绝缘材料层22、第一测试导电层21及第二绝缘材料层25，开孔内的导电材料分别与第二测试导电层23、第一测试导电层21与第三测试导电层24电连接，会影响显示基板的正常显示，因而需要减小预设刻蚀深度。若在第二测试导电层23与第四测试导电层26之间检测到电信号，说明在对测试部20刻蚀形成的开孔穿透了第二测试导电层23、第一绝缘材料层22、第一测试导电层21、第二绝缘材料层25、第三测试导电层24及第三绝缘材料层27，开孔内的导电材料分别与第二测试导电层23、第一测试导电层21、第三测试导电层24及第四测试导电层26电连接，会影响显示基板的正常显示，因而需要减小预设刻蚀深度。
在一个实施例中，若在第二测试导电层23与第三测试导电层24之间检测到电信号，但未在第二测试导电层23与第四测试导电层26之间检测到电信号，则减小预设刻蚀深度时减小的值较小；若在第二测试导电层23与第三测试导电层24之间检测到电信号，且在第二测试导电层23与第四测试导电层26之间检测到电信号，则减小预设刻蚀深度时减小的值较大。
参见图9，预设刻蚀深度接近理想刻蚀深度时，测试部20上形成的开孔51穿透第二测试导电层23与第一绝缘材料层22，但未穿透第一测试导电层21，接触孔53内形成的导电材料的侧壁与第二测试导电部23电连接，导电材料52的底部与第一测试导电层21电连接，从而导电材料52将第一测试导电层21与第二测试导电部23电连接，但导电材料52未将第一测试导电层21与第三测试导电层24电连接。
参见图10，在所述第一测试导电层与所述第二测试导电层之间检测到电信号，且在所述第二测试导电层与所述第三测试导电层之间以及第二测试导电层与所述第四测试导电层之间均未检测到电信号时，按照预设刻蚀深度对待刻蚀区1011进行刻蚀形成的接触孔53穿透第二导电膜层13及第一绝缘膜层12，未穿透第一导电膜层11，接触孔53内形成的导电部54的侧壁与第二导电膜层13电连接，导电部54的底部与第一导电膜层11电连接，从而导电部54将第一导电膜层11与第二导电膜层13电连接，但不会将第二导电膜层与第三导电膜层电连接。
在一些实施例中，所述第四测试导电层26与所述第四导电膜层16在一次构图工艺中完成。如此第四测试导电层26与第四导电膜层16可同时形成，有助于简化制备工艺。
在一个实施例中，所述第二导电膜层13为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层11为所述第二极板42；所述第三导电膜层14为第一极板41，所述第四导电膜层16为第三走线，所述第三走线与所述有源层33在一次构图工艺中完成。第二走线用于将电容的第二极板42与其他元件或信号线电连接，第三走线用于将薄膜晶体管的有源层与其他元件或者信号线电连接。
在一个实施例中，所述第二测试导电层23在所述第一测试导电层21上的正投影全部落在所述第一测试导电层21上；所述第一测试导电层21在所述第三测试导电层24上的正投影全部落在所述第三测试导电层24上；所述第三测试导电层24在所述第四测试导电层26上的正投影全部落在所述第四测试导电层26上。如此设置，可避免在对测试部20刻蚀时形成的开孔的深度足够大的情况下，本应同时刻蚀第一测试导电层21与第三测试导电层24，但是由于第一测试导电层21、第三测试导电层24或第四测试导电层26的尺寸较小，导致未全部刻蚀到第二测试导电层23、第一测试导电层21、第三测试导电层24与第四测试导电层26，而影响确定出的刻蚀深度的准确度。在一些实施例中，第二测试导电层23在所述第一测试导电层21上的正投影与所述第一测试导电层21重合，所述第一测试导电层21在所述第四测试导电层26上的正投影可与所述第四测试导电层26重合，第三测试导电层24与所述第四测试导电层26重合。在一个实施例中，参见图11，测试区102还可包括多个导电块1021，各个测试部20的第一测试导电层21与第二测试导电层23分别与一个导电块1021电连接。
在一个实施例中，可采用EPM(电学特性检测设备)在第二测试导电层与其他测试导电层之间施加电压，并检测第二测试导电层与其他测试导电层之间是否存在电信号。EPM可包括多个探头，有的探头连接至内部电源的正极，有的探头连接至内部电源的负极。在使用EPM时，可将连接至电源正极的探头与第二测试导电层23对应的导电块1021电连接，将连接至电源负极的探头与其他测试导电层对应的导电块1021电连接，从而EPM可向第二测试导电层与洽谈测试导电层之间施加电压。EPM可检测第二测试导电层与其他测试导电层之间是否存在电信号，并显示检测结果，操作人员可根据EPM的检测结果确定能否在第二测试导电层与其他测试导电层22之间检测到电信号。
在一些实施例中，多个测试部20的最下方的测试导电层均与有源层在一次构图工艺中形成，各个测试部20最下方的测试导电层可为连城一片的面电极，该各个测试部20最下方的测试导电层可对应一个导电块1021，EPM的一个探头与该导电块1021电连接既可实现EPM的探头与各个测试部20最下方的测试导电层电连接。
在一个实施例中，各个测试部20的各个测试导电层与对应的导电块1021通过导线电连接。测试部20的各个测试导电层中，若测试导电层与有源层在一次构图工艺中形成时，用于将该测试导电层与对应的导电块1021电连接的导线与有源层在一次构图工艺中形成；若测试导电层不与有源层在一次构图工艺中形成，用于将该测试导电层与对应的导电块1021电连接的导线中，沿纵向延伸到的部分与该测试导电层在同一工艺步骤中形成，沿横向延伸的部分与有源层在一次构图工艺中形成。如此，导线的制备不需要增加额外的工艺，有助于简化制备工艺。
在一个实施例中，相邻测试部20之间的距离可为30μm～60μm，例如可以是50μm。如此可避免相邻测试部20之间的距离较大而影响其他元件的设置。
在一个实施例中，测试部20的尺寸可以是400μm*400μm。如此，测试部20的尺寸较大，可在测试部20上刻蚀多个不同深度的开孔进行多次检测，直到确定满足要求的刻蚀深度。
在一个实施例中，相邻导电块1021之间的距离可为30μm～60μm，例如可以是50μm。如此可避免相邻导电块1021之间的距离较大而影响其他元件的设置。
在一个实施例中，在步骤140之后，显示基板的制备方法还包括：形成发光层及封装层。发光层包括阳极层、阴极层及位于阳极层与阴极层之间的有机发光材料。封装层可以是薄膜封装层。
本申请实施例还提供了一种显示基板。参见图4、图7及图10，所述显示基板包括显示区101及测试区102，所述显示区101包括至少一个修复区1011，所述测试区102包括与所述修复区1011对应的测试部20。修复区1011为上述实施例中的待刻蚀区在接触孔及接触孔内的导电部后得到的区域。
所述修复区1011包括第一导电膜层11、位于所述第一导电膜层11上的第一绝缘膜层12、及位于所述第一绝缘膜层12上的第二导电膜层13。所述测试部20包括第一测试导电层21、位于所述第一测试导电层21上的第一绝缘材料层22及位于所述第一绝缘材料层22上的第二测试导电层23。所述第二导电膜层13与所述第二测试导电层23在一次构图工艺中完成，所述第一绝缘膜层12的膜层结构与所述第一绝缘材料层22的膜层结构相同。
所述修复区1011设有穿透所述第二导电膜层13及所述第一绝缘膜层12的接触孔53，所述接触孔53内形成有将所述第一导电膜层11与所述第二导电膜层13电连接的导电部54。所述测试部20设有至少一个开孔，其中一个所述开孔51的深度与所述接触孔53的深度相同，且所述开孔51内填充有将所述第一测试导电层21与所述第二测试导电层23电连接的导电材料52。
在一个实施例中，所述显示基板包括薄膜晶体管，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极。
图4所示的实施例中，所述第一导电膜层11有源层33，所述第二导电膜层13为所述漏电极或所述漏电极。
在一个实施例中，所述第二测试导电层23在所述第一测试导电层21上的正投影全部落在所述第一测试导电层21上。
在一个实施例中，参见图7，至少一个所述修复区1011还包括位于所述第一导电膜层11下方的第三导电膜层14、以及位于所述第一导电膜层11与所述第三导电膜层14之间的第二绝缘膜层15，与该待刻蚀区1011对应的所述测试部20还包括位于所述第一测试导电层21下方的第三测试导电层24、以及位于所述第一测试导电层21与所述第三测试导电层24之间的第二绝缘材料层25。所述第一导电膜层11与所述第一测试导电层21在一次构图工艺中完成，所述第二绝缘膜层15的膜层结构与所述第二绝缘材料层25的膜层结构相同。所述接触孔53未穿透所述第一导电膜层11。
在一些实施例中，所述第二导电膜层13为第一走线，所述第一走线13与所述漏电极在一次构图工艺中完成；所述第一导电膜层11为所述栅电极32，所述第三导电膜层14为有源层33。
在另一些实施例中，所述第二导电膜层13为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层11为所述第二极板42；所述第三导电膜层14与所述有源层33在一次构图工艺中完成。
在一个实施例中，所述第二测试导电层23在所述第一测试导电层21上的正投影全部落在所述第一测试导电层21上；所述第一测试导电层21在所述第三测试导电层24上的正投影全部落在所述第三测试导电层24上。
在一个实施例中，参见图10，至少一个所述修复区1011还包括位于所述第一导电膜层11下方的第三导电膜层14、位于所述第三导电膜层14下方的第四导电膜层16、位于所述第一导电膜层11与所述第三导电膜层14之间的第二绝缘膜层15、以及位于所述第三导电膜层14与所述第四导电膜层16之间的第三绝缘膜层17。与该待刻蚀区1011对应的所述测试部20还包括位于所述第一测试导电层21下方的第三测试导电层24、位于所述第三测试导电层24下方的第四测试导电层26、位于所述第一测试导电层21与所述第三测试导电层24之间的第二绝缘材料层25、以及位于所述第三测试导电层24与所述第四测试导电层26之间的第三绝缘材料层27。所述第三测试导电层24与所述第三导电膜层14在一次构图工艺中完成，所述第一测试导电层21与所述第一导电膜层11在一次构图工艺中完成，所述第二绝缘膜层15的膜层结构与所述第二绝缘材料层25的膜层结构相同，所述第三绝缘膜层17的膜层结构与所述第三绝缘材料层27的膜层结构相同。所述接触孔53未穿透所述第一导电膜层11。
在一些实施例中，所述第二导电膜层13为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层11为所述第二极板42；所述第三导电膜层14为第一极板41，所述第四导电膜层16为第三走线，所述第三走线与所述有源层33在一次构图工艺中完成。
在一些实施例中，所述第二测试导电层23在所述第一测试导电层21上的正投影全部落在所述第一测试导电层21上；所述第一测试导电层21在所述第三测试导电层24上的正投影全部落在所述第三测试导电层24上；所述第三测试导电层24在所述第四测试导电层26上的正投影全部落在所述第四测试导电层26上。
在一个实施例中，参见图11，测试区102还可包括多个导电块1021，各个测试部20的第一测试导电层21与第二测试导电层23分别与一个导电块1021电连接。导电块1021用于与EPM的探针电连接。
在一些实施例中，多个测试部20的最下方的测试导电层均与有源层在一次构图工艺中形成，各个测试部20最下方的测试导电层可为连城一片的面电极，该各个测试部20最下方的测试导电层可对应一个导电块1021，EPM的一个探头与该导电块1021电连接既可实现EPM的探头与各个测试部20最下方的测试导电层电连接。
对于产品实施例而言，由于其基本对应于方法的实施例，所以相关细节及有益效果的描述参见方法实施例的部分说明即可，不再进行赘述。
本申请实施例还提供了一种显示装置。所述显示装置包括上述任一实施例所述的显示基板。
在一个实施例中，显示装置为显示面板，显示面板还可包括偏光片及玻璃盖板。
在另一个实施例中，所述显示装置为电子设备，电子设备包括显示面板及外壳，显示面板可嵌设在外壳内。
本申请实施例提供的显示装置例如可以为手机、平板电脑、电视机、笔记本电脑等任何具有显示功能的设备。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (11)

1.一种显示基板的制备方法，其特征在于，所述制备方法包括：
形成阵列基板，所述阵列基板包括显示区及测试区，所述显示区包括至少一个待刻蚀区，所述测试区包括与所述待刻蚀区对应的测试部；所述待刻蚀区包括第一导电膜层、位于所述第一导电膜层上的第一绝缘膜层、及位于所述第一绝缘膜层上的第二导电膜层；所述测试部包括第一测试导电层、位于所述第一测试导电层上的第一绝缘材料层及位于所述第一绝缘材料层上的第二测试导电层；所述第二导电膜层与所述第二测试导电层在一次构图工艺中完成，所述第一绝缘膜层的膜层结构与所述第一绝缘材料层的膜层结构相同；
按照预设刻蚀深度对所述测试部进行刻蚀以形成开孔，并在所述开孔内填充导电材料；
在所述第一测试导电层与所述第二测试导电层之间施加电压的情况下，判断能否在所述第一测试导电层与所述第二测试导电层之间检测到电信号；
在所述第一测试导电层与所述第二测试导电层之间检测到电信号时，根据所述预设刻蚀深度刻蚀对应的所述待刻蚀区以形成接触孔，并在所述接触孔内形成导电部，以使所述第一导电膜层通过所述导电部与所述第二导电膜层电连接；在所述第一测试导电层与所述第二测试导电层之间未检测到电信号时，调整所述预设刻蚀深度，并返回所述按照预设刻蚀深度对所述测试部进行刻蚀以形成开孔的步骤，直到在所述第一测试导电层与所述第二测试导电层之间检测到电信号。
2.根据权利要求1所述的显示基板的制备方法，其特征在于，所述在所述第一测试导电层与所述第二测试导电层之间未检测到电信号时，调整所述预设刻蚀深度，包括：
在所述第一测试导电层与所述第二测试导电层之间未检测到电信号时，增大所述预设刻蚀深度；
和/或，
所述阵列基板包括薄膜晶体管，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；
所述第一导电膜层为有源层，所述第二导电膜层为所述漏电极或所述漏电极；
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上。
3.根据权利要求1所述的显示基板的制备方法，其特征在于，至少一个所述待刻蚀区还包括位于所述第一导电膜层下方的第三导电膜层、以及位于所述第一导电膜层与所述第三导电膜层之间的第二绝缘膜层，与该待刻蚀区对应的所述测试部还包括位于所述第一测试导电层下方的第三测试导电层、以及位于所述第一测试导电层与所述第三测试导电层之间的第二绝缘材料层；所述第一导电膜层与所述第一测试导电层在一次构图工艺中完成，所述第二绝缘膜层的膜层结构与所述第二绝缘材料层的膜层结构相同；
所述在所述第一测试导电层与所述第二测试导电层之间检测到电信号时，在所述根据所述预设刻蚀深度刻蚀对应的所述待刻蚀区以形成接触孔之前，所述制备方法进一步包括：
在所述第二测试导电层与所述第三测试导电层之间施加电压的情况下，判断能否在所述第二测试导电层与所述第三测试导电层之间检测到电信号；
若在所述第二测试导电层与所述第三测试导电层之间检测到电信号，减小所述预设刻蚀深度，并返回所述按照预设刻蚀深度对所述测试部进行刻蚀以形成开孔的步骤，直到在所述第一测试导电层与所述第二测试导电层之间检测到电信号，且在所述第二测试导电层与所述第三测试导电层之间未检测到电信号。
4.根据权利要求3所述的显示基板的制备方法，其特征在于，所述阵列基板包括薄膜晶体管与电容，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；所述电容包括第一极板与位于所述第一极板上的第二极板；
所述第二导电膜层为第一走线，所述第一走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层为所述栅电极，所述第三导电膜层为有源层，或者，所述第二导电膜层为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层为所述第二极板；所述第三导电膜层与所述有源层在一次构图工艺中完成；
和/或，
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上；所述第一测试导电层在所述第三测试导电层上的正投影全部落在所述第三测试导电层上。
5.根据权利要求1所述的显示基板的制备方法，其特征在于，至少一个所述待刻蚀区还包括位于所述第一导电膜层下方的第三导电膜层、位于所述第三导电膜层下方的第四导电膜层、位于所述第一导电膜层与所述第三导电膜层之间的第二绝缘膜层、以及位于所述第三导电膜层与所述第四导电膜层之间的第三绝缘膜层；与该待刻蚀区对应的所述测试部还包括位于所述第一测试导电层下方的第三测试导电层、位于所述第三测试导电层下方的第四测试导电层、位于所述第一测试导电层与所述第三测试导电层之间的第二绝缘材料层、以及位于所述第三测试导电层与所述第四测试导电层之间的第三绝缘材料层；所述第一导电膜层与所述第一测试导电层在一次构图工艺中完成，所述第三测试导电层与所述第三导电膜层在一次构图工艺中完成，所述第二绝缘膜层的膜层结构与所述第二绝缘材料层的膜层结构相同，所述第三绝缘膜层的膜层结构与所述第三绝缘材料层的膜层结构相同；
所述在所述第一测试导电层与所述第二测试导电层之间检测到电信号时，在所述根据所述预设刻蚀深度刻蚀对应的所述待刻蚀区以形成接触孔之前，所述制备方法进一步包括：
在所述第二测试导电层与所述第三测试导电层之间施加电压的情况下，判断能否在所述第二测试导电层与所述第三测试导电层之间检测到电信号，以及在所述第二测试导电层与所述第四测试导电层之间施加电压的情况下，判断能否在所述第二测试导电层与所述第四测试导电层之间检测到电信号；
若在所述第二测试导电层与所述第三测试导电层之间或者在所述第二测试导电层与所述第四测试导电层之间检测到电信号，减小所述预设刻蚀深度的值，并返回所述按照预设刻蚀深度对所述测试部进行刻蚀以形成开孔的步骤，直到在所述第一测试导电层与所述第二测试导电层之间检测到电信号，且在所述第二测试导电层与所述第三测试导电层之间以及所述第二测试导电层与所述第四测试导电层之间均未检测到电信号。
6.根据权利要求5所述的显示基板的制备方法，其特征在于，所述阵列基板包括薄膜晶体管与电容，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；所述电容包括第一极板与位于所述第一极板上的第二极板；
所述第二导电膜层为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层为所述第二极板；所述第三导电膜层为第一极板，所述第四导电膜层为第三走线，所述第三走线与所述有源层在一次构图工艺中完成；
和/或，
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上；所述第一测试导电层在所述第三测试导电层上的正投影全部落在所述第三测试导电层上；所述第三测试导电层在所述第四测试导电层上的正投影全部落在所述第四测试导电层上。
7.一种显示基板，其特征在于，所述显示基板包括显示区及测试区，所述显示区包括至少一个修复区，所述测试区包括与所述修复区对应的测试部；
所述修复区包括第一导电膜层、位于所述第一导电膜层上的第一绝缘膜层、及位于所述第一绝缘膜层上的第二导电膜层；所述测试部包括第一测试导电层、位于所述第一测试导电层上的第一绝缘材料层及位于所述第一绝缘材料层上的第二测试导电层；所述第二导电膜层与所述第二测试导电层在一次构图工艺中完成，所述第一绝缘膜层的膜层结构与所述第一绝缘材料层的膜层结构相同；
所述修复区设有穿透所述第二导电膜层及所述第一绝缘膜层的接触孔，所述接触孔内形成有将所述第一导电膜层与所述第二导电膜层电连接的导电部；所述测试部设有至少一个开孔，其中一个所述开孔的深度与所述接触孔的深度相同，且所述开孔内填充有将所述第一测试导电层与所述第二测试导电层电连接的导电材料。
8.根据权利要求7所述的显示基板，其特征在于，所述显示基板包括薄膜晶体管，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；
所述第一导电膜层为有源层，所述第二导电膜层为所述漏电极或所述漏电极；
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上。
9.根据权利要求7所述的显示基板，其特征在于，至少一个所述修复区还包括位于所述第一导电膜层下方的第三导电膜层、以及位于所述第一导电膜层与所述第三导电膜层之间的第二绝缘膜层，与该修复区对应的所述测试部还包括位于所述第一测试导电层下方的第三测试导电层、以及位于所述第一测试导电层与所述第三测试导电层之间的第二绝缘材料层；所述第一测试导电层与所述第一导电膜层在一次构图工艺中完成，所述第二绝缘膜层的膜层结构与所述第二绝缘材料层的膜层结构相同；所述接触孔未穿透所述第一导电膜层；
所述显示基板包括薄膜晶体管与电容，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；所述电容包括第一极板与位于所述第一极板上的第二极板；
所述第二导电膜层为第一走线，所述第一走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层为所述栅电极，所述第三导电膜层为有源层，或者，所述第二导电膜层为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第一导电膜层为所述第二极板；所述第三导电膜层与所述有源层在一次构图工艺中完成；
和/或，
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上；所述第一测试导电层在所述第三测试导电层上的正投影全部落在所述第三测试导电层上。
10.根据权利要求7所述的显示基板，其特征在于，至少一个所述修复区还包括位于所述第一导电膜层下方的第三导电膜层、位于所述第三导电膜层下方的第四导电膜层、位于所述第一导电膜层与所述第三导电膜层之间的第二绝缘膜层、以及位于所述第三导电膜层与所述第四导电膜层之间的第三绝缘膜层；与该修复区对应的所述测试部还包括位于所述第一测试导电层下方的第三测试导电层、位于所述第三测试导电层下方的第四测试导电层、位于所述第一测试导电层与所述第三测试导电层之间的第二绝缘材料层、以及位于所述第三测试导电层与所述第四测试导电层之间的第三绝缘材料层；所述第一导电膜层与所述第一测试导电层在一次构图工艺中完成，所述第三测试导电层与所述第三导电膜层在一次构图工艺中完成，所述第二绝缘膜层的膜层结构与所述第二绝缘材料层的膜层结构相同，所述第三绝缘膜层的膜层结构与所述第三绝缘材料层的膜层结构相同；所述接触孔未穿透所述第一导电膜层；
所述显示基板包括薄膜晶体管与电容，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极；所述电容包括第一极板与位于所述第一极板上的第二极板；
所述第一导电膜层为第二走线，所述第二走线与所述漏电极在一次构图工艺中完成；所述第二导电膜层为所述第二极板；所述第三导电膜层为第一极板，所述第四导电膜层与所述有源层在一次构图工艺中完成；
和/或，
所述第二测试导电层在所述第一测试导电层上的正投影全部落在所述第一测试导电层上；所述第一测试导电层在所述第三测试导电层上的正投影全部落在所述第三测试导电层上；所述第三测试导电层在所述第四测试导电层上的正投影全部落在所述第四测试导电层上。
11.一种显示装置，其特征在于，所述显示装置包括权利要求7至10任一项所述的显示基板。
CN202011290471.2A 2020-11-17 2020-11-17 显示基板及其制备方法、显示装置 Active CN112420751B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011290471.2A CN112420751B (zh) 2020-11-17 2020-11-17 显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011290471.2A CN112420751B (zh) 2020-11-17 2020-11-17 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN112420751A true CN112420751A (zh) 2021-02-26
CN112420751B CN112420751B (zh) 2024-02-23

Family

ID=74831656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011290471.2A Active CN112420751B (zh) 2020-11-17 2020-11-17 显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN112420751B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080048719A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
CN102097440A (zh) * 2009-10-30 2011-06-15 乐金显示有限公司 液晶显示器的母基板及其制造方法
CN105280606A (zh) * 2014-07-07 2016-01-27 旺宏电子股份有限公司 接触结构及形成方法以及应用其的回路
CN106847895A (zh) * 2016-12-14 2017-06-13 西安电子科技大学 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN110176397A (zh) * 2019-04-18 2019-08-27 京东方科技集团股份有限公司 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法
CN110752187A (zh) * 2019-10-30 2020-02-04 云谷（固安）科技有限公司 显示基板的制备方法及显示基板
CN110957300A (zh) * 2019-12-16 2020-04-03 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN111627973A (zh) * 2020-06-09 2020-09-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080048719A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
CN102097440A (zh) * 2009-10-30 2011-06-15 乐金显示有限公司 液晶显示器的母基板及其制造方法
CN105280606A (zh) * 2014-07-07 2016-01-27 旺宏电子股份有限公司 接触结构及形成方法以及应用其的回路
CN106847895A (zh) * 2016-12-14 2017-06-13 西安电子科技大学 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN110176397A (zh) * 2019-04-18 2019-08-27 京东方科技集团股份有限公司 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法
CN110752187A (zh) * 2019-10-30 2020-02-04 云谷（固安）科技有限公司 显示基板的制备方法及显示基板
CN110957300A (zh) * 2019-12-16 2020-04-03 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN111627973A (zh) * 2020-06-09 2020-09-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN112420751B (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
CN101009265B (zh) 半导体器件及其制造方法
US11075258B2 (en) Display substrate, manufacturing method thereof, corresponding display panel and encapsulation method for the same
US11444142B2 (en) Display panel and preparation method, detection method and display device thereof
US20180047681A1 (en) Array substrate and method for producing the same
CN105097839A (zh) 一种绝缘层、阵列基板及其制作方法、显示装置
CN110752187B (zh) 显示基板的制备方法及显示基板
CN114256082A (zh) 显示面板母板及其测试方法、显示面板及显示装置
KR100362024B1 (ko) 특성평가용 반도체장치 및 특성평가방법
CN112420751B (zh) 显示基板及其制备方法、显示装置
CN213124380U (zh) 显示基板、显示面板及显示装置
CN111276492A (zh) 显示装置及其oled面板、oled面板的制作方法
CN116072682A (zh) 阵列基板、显示面板及阵列基板的其制备方法
WO2021147851A1 (zh) 一种显示面板和显示装置
US20210091121A1 (en) Array substrate, method of manufacturing same, and display panel
KR20190081674A (ko) 콘택홀 형성방법과 이를 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
CN108598092B (zh) 阵列基板制造方法及阵列基板
KR100504473B1 (ko) 글라스 실-커버를 이용한 유기 ｅｌ 디스플레이 패널의제조방법
CN112331581A (zh) 显示基板及其制备方法、显示面板、显示装置
CN112151593B (zh) 显示面板及其测试方法和显示装置
CN111725240B (zh) 薄膜晶体管电极及其制造方法、显示装置
CN115547986A (zh) 测试结构、测试结构的形成方法及其工作方法
KR20090088158A (ko) 반도체 소자의 테스트 패턴 및 그 형성 방법
KR102203062B1 (ko) 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법
US6774394B2 (en) Inline detection device for self-aligned contact defects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant