CN110752186B - 一种基于氮化镓的毫米波过保护电路及其制备方法 - Google Patents

一种基于氮化镓的毫米波过保护电路及其制备方法 Download PDF

Info

Publication number
CN110752186B
CN110752186B CN201811379063.7A CN201811379063A CN110752186B CN 110752186 B CN110752186 B CN 110752186B CN 201811379063 A CN201811379063 A CN 201811379063A CN 110752186 B CN110752186 B CN 110752186B
Authority
CN
China
Prior art keywords
layer
region
reverse
pin diode
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811379063.7A
Other languages
English (en)
Other versions
CN110752186A (zh
Inventor
杨凌
马晓华
芦浩
侯斌
宓珉翰
周小伟
祝杰杰
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Publication of CN110752186A publication Critical patent/CN110752186A/zh
Application granted granted Critical
Publication of CN110752186B publication Critical patent/CN110752186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种基于氮化镓的毫米波过保护电路的制备方法，包括制作正向PIN二极管、反向PIN二极管和GaN基高频器件，并将正向PIN二极管和反向PIN二极管并联后通过金属互联工艺与GaN基高频器件连接，完成基于氮化镓的毫米波过保护电路的制备。本发明实施例，通过采用并联的正向PIN二极管和反向PIN二极管的电路结构，可以实现电路的自我保护；通过采用低电容材料BN，减小了栅漏寄生电容，降低了器件的频率损耗，适用于高频工作环境，满足器件能够承受正反向大功率信号的冲击。

Description

一种基于氮化镓的毫米波过保护电路及其制备方法
技术领域
本发明属于微电子技术领域，具体涉及一种基于氮化镓的毫米波过保护电路及其制备方法。
背景技术
氮化物半导体材料GaN、AlN、InN及其合金是继第一代元素半导体材料Si、Ge和第二代化合物半导体材料GaAs、InP等之后的第三代宽禁带半导体材料，其具有直接带隙、禁带宽度宽且连续可调制范围大、击穿场强高、饱和电子漂移速度快、热导率高、抗辐照性能好的优点。随着科技和社会发展水平的提高，第一、二代半导体材料无法满足更高频率、更高功率电子器件的需求，基于氮化物半导体材料的电子器件则可满足这一要求，大大提高了器件性能。
单片微波集成电路，是工作在微波波段(300MHz到300GHz)的一种集成电路微波单片集成电路，具有电路损耗小、低噪声、工作频段宽等优点，并可减小体积和重量，同时降低价格，这些优点对军用装备和民用产品都十分重要。美国、西欧等许多国家都把微波单片集成电路作为战略发展核心，投入了大量的人力和物力。单片微波集成电路(MMIC)广泛应用于多种领域，军事方面主要应用于战术导弹、电子战、航空和航天等，民用方面主要应用于卫星电视、无线通信和全球定位系统等。
雷达接收机的前端往往有高灵敏的低噪声放大器，而低噪声放大器是小信号线性器件，它接受的信号是非常微弱的，但是整个系统又必须能够承受较大的功率。为了保护器件免遭烧毁，通常在接收机前端加入微波限幅器。小信号输入时，限幅器仅仅呈现小损耗，大信号输入时，限幅器对其进行大幅度衰减。
PIN二极管是由P型材料重掺杂构成的P层和由N型材料重掺杂构成的N层，以及这两层中间夹杂着一层由高电阻率轻掺杂的本征层构成的I层，三层结构构成的半导体二极管。
目前国内外主要采用GaAs MESFET限幅器、GaAs肖特基势垒限幅器等，要求器件具有低开态电阻和低关态电容，能承受大功率信号的冲击，还具备比GaAs MESFET限幅器单片电路面积小、性能优越等特点。
但是砷化镓二代半导体材料无法满足更高频率、更高功率电子器件的需求，且肖特基势垒限幅器在同等面积下承受大功率信号冲击的能力不够强，缺点较为显著。
因此如何满足器件能够承受正反向大功率信号的冲击，使电路可以自带保护就显得尤为重要。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于氮化镓的毫米波过保护电路及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于氮化镓的毫米波过保护电路的制备方法，应用于AlGaN/GaN异质结，所述AlGaN/GaN异质结包括衬底层、成核层、GaN层、第一AlGaN势垒层和第二AlGaN势垒层，其中，所述方法包括：
S1、光刻所述第一AlGaN势垒层，刻蚀去除所述第一AlGaN势垒层；
S2、在所述GaN层上淀积SiN介质层；
S3、在所述SiN介质层上形成正向PIN二极管制作区域和反向PIN二极管制作区域；
S4、在所述正向PIN二极管制作区域制作正向PIN二极管；
S5、在所述反向PIN二极管制作区域制作反向PIN二极管；
S6、在所述第二AlGaN势垒层上制作GaN基器件；
S7、将所述正向PIN二极管和所述反向PIN二极管并联后通过金属互联与所述GaN基器件进行连接，得到所述基于PIN二极管的毫米波过保护电路。
在本发明的一个实施例中，S4包括：
S41、在所述正向PIN二极管制作区域光刻正向P+掺杂区，刻蚀去除所述正向P+掺杂区的SiN介质层，在所述正向P+掺杂区进行P+掺杂；
S42、在所述正向PIN二极管制作区域光刻正向N+掺杂区，刻蚀去除所述正向N+掺杂区的SiN介质层，在所述正向N+掺杂区进行N+掺杂；
S43、在所述正向P+掺杂区制作欧姆接触形成正向P+区电极，在所述正向N+掺杂区制作欧姆接触形成正向N+区电极，得到所述正向PIN二极管。
在本发明的一个实施例中，S5包括：
S51、在所述反向PIN二极管制作区域光刻反向N+掺杂区，刻蚀去除所述反向N+掺杂区的SiN介质层，在所述反向N+掺杂区进行N+掺杂；
S52、在所述反向PIN二极管制作区域光刻反向P+掺杂区，刻蚀去除所述反向P+掺杂区的SiN介质层，在所述反向P+掺杂区进行P+掺杂；
S53、在所述反向N+掺杂区制作欧姆接触形成反向N+区电极，在所述反向P+掺杂区制作欧姆接触形成反向P+区电极，得到所述反向PIN二极管。
在本发明的一个实施例中，S6包括：
S61、刻蚀所述第二AlGaN势垒层到所述GaN层表面；
S62、在所述第二AlGaN势垒层上光刻源电极区和漏电极区，在所述源电极区蒸发欧姆金属形成源极，在所述漏电极区蒸发欧姆金属形成漏极；
S63、在所述第二AlGaN势垒层上淀积SiN钝化层，刻蚀所述SiN钝化层；
S64、在所述SiN钝化层上添加BN薄膜，形成复合介质层；
S65、在所述复合介质层光刻栅电极区，刻蚀去除所述复合介质层，形成槽栅，在所述槽栅蒸发肖特基金属形成栅极。
在本发明的一个实施例中，S7包括：
S71、在所述正向P+区电极、所述正向N+区电极、所述反向N+区电极、所述反向P+区电极、所述SiN介质层上淀积SiO2层；
S72、在所述源极、所述漏极、所述栅极上淀积SiN保护层；
S73、在所述SiO2层和所述SiN保护层光刻金属互联层开孔区，刻蚀去除所述SiO2层和所述SiN保护层，进行互联金属蒸发，将所述正向PIN二极管和所述反向PIN二极管并联后与所述栅极连接，形成所述基于氮化镓的毫米波过保护电路。
在本发明的一个实施例中，所述正向P+掺杂区的掺杂浓度为1×1019cm-3～1×1020cm-3，掺杂元素为Mg，所述正向N+掺杂区的掺杂浓度为1×1016cm-3～1×1018cm-3，掺杂元素为Si。
在本发明的一个实施例中，所述SiN钝化层的生长厚度为100nm～200nm，刻蚀厚度为90nm～190nm，所述复合介质层的厚度为20nm～50nm。
在本发明的一个实施例中，所述槽栅的栅长0.1μm～0.2μm，栅宽100μm～1mm。
在本发明的一个实施例中，所述SiO2层厚度为150nm～200nm，所述SiN保护层厚度为150nm～200nm。
在本发明的一个实施例中，一种基于氮化镓的毫米波过保护电路，由上述实施例所述的方法制备完成。
与现有技术相比，本发明的有益效果：
1、本发明的基于氮化镓的毫米波过保护电路通过采用并联的正向PIN二极管和反向PIN二极管的电路结构，可以实现电路的自我保护；
2、本发明的基于氮化镓的毫米波过保护电路通过采用低电容材料BN，减小了栅漏寄生电容，降低了器件的频率损耗，适用于高频工作环境，满足器件能够承受正反向大功率信号的冲击。
附图说明
图1为本发明实施例提供的一种基于氮化镓的毫米波过保护电路制备方法的工艺流程示意图；
图2为本发明实施例提供的一种基于氮化镓的毫米波过保护电路的结构示意图；
图3为本发明实施例提供的一种基于氮化镓的毫米波过保护电路的俯视结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于氮化镓的毫米波过保护电路制备方法的工艺流程示意图。一种基于氮化镓的毫米波过保护电路制备方法，应用于AlGaN/GaN异质结，所述AlGaN/GaN异质结包括衬底层、成核层、GaN层、第一AlGaN势垒层和第二AlGaN势垒层，其中，所述方法包括：
S1、光刻所述第一AlGaN势垒层，刻蚀去除所述第一AlGaN势垒层；
光刻所述第一AlGaN势垒层。
首先，将生长有AlGaN势垒层的AlGaN/GaN异质结放在200℃的热板上烘烤5min；
然后，对AlGaN/GaN异质结甩光刻胶，转速为3500rpm，完成甩胶后在90℃的热板上烘1min；
接着，将AlGaN/GaN异质结放入光刻机中对电隔离区域内的光刻胶进行曝光；
最后，将完成曝光后的AlGaN/GaN异质结放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
刻蚀去除所述第一AlGaN势垒层。
对完成光刻的AlGaN/GaN异质结，采用ICP(感应耦合等离子体)工艺干法刻蚀势垒层，实现有源区的台面隔离，刻蚀采用的气体为Cl2/BCl3，压力为5mTorr，上电极功率为100w，下电极功率为10w，刻蚀时间为40s。
S2、在所述GaN层上淀积SiN介质层；
S3、在所述SiN介质层上形成正向PIN二极管制作区域和反向PIN二极管制作区域；
S4、在所述正向PIN二极管制作区域制作正向PIN二极管；
S5、在所述反向PIN二极管制作区域制作反向PIN二极管；
S6、在所述第二AlGaN势垒层上制作GaN基器件；
S7、将所述正向PIN二极管和所述反向PIN二极管并联后通过金属互联与所述GaN基器件进行连接，得到所述基于PIN二极管的毫米波过保护电路。
其中，S4包括：
S41、在所述正向PIN二极管制作区域光刻正向P+掺杂区，刻蚀去除所述正向P+掺杂区的SiN介质层，在所述正向P+掺杂区进行P+掺杂；
首先，将AlGaN/GaN异质结放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将AlGaN/GaN异质结放在90℃的热板上烘烤1min；
接着，将AlGaN/GaN异质结放入光刻机中对正向P+掺杂区域内的光刻胶进行曝光；
最后，将完成曝光后的AlGaN/GaN异质结放入显影液中以移除正向P+掺杂区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
S42、在所述正向PIN二极管制作区域光刻正向N+掺杂区，刻蚀去除所述正向N+掺杂区的SiN介质层，在所述正向N+掺杂区进行N+掺杂；
S43、在所述正向P+掺杂区制作欧姆接触形成正向P+区电极，在所述正向N+掺杂区制作欧姆接触形成正向N+区电极，得到所述正向PIN二极管。
打底膜。
将完成正向P+掺杂区和正向N+掺杂区光刻的AlGaN/GaN异质结采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min，该步骤大大提高了剥离的成品率。
蒸发源漏电极金属。
将完成等离子去胶的AlGaN/GaN异质结放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在第二AlGaN势垒层上以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构。
剥离金属及退火。
首先，将完成源漏金属蒸发的AlGaN/GaN异质结在丙酮中浸泡40分钟以上后进行超声处理；
然后，将AlGaN/GaN异质结放入温度为60℃的剥离液中水浴加热5min；
之后，将AlGaN/GaN异质结依次放入丙酮溶液和乙醇溶液中超声清洗3min；
接着，用超纯水冲洗AlGaN/GaN异质结并用氮气吹干；
最后，将AlGaN/GaN异质结放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使正向P+掺杂区和正向N+掺杂区上的欧姆金属下沉，从而形成欧姆金属与半导体之间的欧姆接触。
其中，S5包括：
S51、在所述反向PIN二极管制作区域光刻反向N+掺杂区，刻蚀去除所述反向N+掺杂区的SiN介质层，在所述反向N+掺杂区进行N+掺杂；
S52、在所述反向PIN二极管制作区域光刻反向P+掺杂区，刻蚀去除所述反向P+掺杂区的SiN介质层，在所述反向P+掺杂区进行P+掺杂；
S53、在所述反向N+掺杂区制作欧姆接触形成反向N+区电极，在所述反向P+掺杂区制作欧姆接触形成反向P+区电极，得到所述反向PIN二极管。
其中，S6包括：
S61、刻蚀所述第二AlGaN势垒层到所述GaN层表面；
S62、在所述第二AlGaN势垒层上光刻源电极区和漏电极区，在所述源电极区蒸发欧姆金属形成源极，在所述漏电极区蒸发欧姆金属形成漏极；
S63、在所述第二AlGaN势垒层上淀积SiN钝化层，刻蚀所述SiN钝化层；
S64、在所述SiN钝化层上添加BN(氮化硼)薄膜，形成复合介质层；
在铜箔上生长BN薄膜，并将BN薄膜转移至SiN表面，产生复合介质层。
采用LPCVD(低压力化学气相沉积)法在铜箔上生长BN薄膜。
首先，将前驱物硼烷氨NH3-BH3放置在玻璃管中，铜箔置于管式炉内的石英管中；
然后，打开机械泵和温控阀门，管式炉从室温升温至1000℃，升温速率为50℃/min；
接着，加热水浴至60℃，打开气体阀门；
最后，在气体阀门开启后由H2载入石英管中，H2流量为0.05L/min，在铜基底上沉积厚度为50nm的BN薄膜。
旋涂苯甲醚溶液PMMA。
将表面生长有BN薄膜的铜箔放置在旋涂机上以转速1000r/min的转速旋转40s，然后将PMMA苯甲醚溶液旋涂在铜箔表面，形成PMMA/BN/Cu结构。
去除铜箔。
将旋涂好PMMA的铜箔在温度170℃下干燥3min，放入FeCl3溶液中静置2小时去除铜，得到PMMA/BN结构的透明薄膜。
漂洗、贴片。
将去除铜箔后的PMMA/BN透明薄膜用去离子水反复漂洗，转移至SiN表面进行贴片。
热板加热。
将完成贴片的薄膜放置于热板上，在温度80℃下加热2min，然后升温至120℃保持2min，再升温至160℃保持4min。
清洗SiN/BN薄膜。
将薄膜放入丙酮溶液中，超声清洗10min，最终再用异丙醇清洗，得到转移至SiN表面的BN薄膜。
S65、在所述复合介质层光刻栅电极区，刻蚀去除所述复合介质层，形成槽栅，在所述槽栅蒸发肖特基金属形成栅极。
其中，S7包括：
S71、在所述正向P+区电极、所述正向N+区电极、所述反向N+区电极、所述反向P+区电极、所述SiN介质层上淀积SiO2层；
S72、在所述源极、所述漏极、所述栅极上淀积SiN保护层；
S73、在所述SiO2层和所述SiN保护层光刻金属互联层开孔区，刻蚀去除所述SiO2层和所述SiN保护层，进行互联金属蒸发，将所述正向PIN二极管和所述反向PIN二极管并联后与所述栅极连接，形成所述基于氮化镓的毫米波过保护电路。
在所述SiO2层和所述SiN保护层上光刻金属互联层开孔区。
首先，将AlGaN/GaN异质结放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将AlGaN/GaN异质结放在90℃的热板上烘烤1min；
接着，将AlGaN/GaN异质结放入光刻机中，通过互联开孔版图对金属互联层开孔区域内的光刻胶进行曝光；
最后，将完成曝光后的AlGaN/GaN异质结放入显影液中以移除互联开孔区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
利用ICP刻蚀工艺在先移除200nm厚的SiO2保护层，再刻蚀掉200nm厚的SiN保护层。
在金属互连区域内的电极上蒸发金属互连，使得正反向并联的PIN二极管与GaN基高频器件栅极互连。
首先，将有金属互连光刻图形的AlGaN/GaN异质结放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将AlGaN/GaN异质结放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr；
之后，在金属互连区域内的电极上蒸发互联金属，该互联金属是由下向上依次由Ti和Au两层金属组成的金属堆栈结构；
接着，对完成互联金属蒸发的AlGaN/GaN异质结进行剥离，以移除金属互联层区域外的互联金属、光刻胶和剥离胶；
最后，用超纯水冲洗AlGaN/GaN异质结并用氮气吹干。
其中，所述正向P+掺杂区的掺杂浓度为1×1019cm-3～1×1020cm-3，掺杂元素为Mg，所述正向N+掺杂区的掺杂浓度为1×1016cm-3～1×1018cm-3，掺杂元素为Si。
其中，所述槽栅的栅长0.1μm～0.2μm，栅宽100μm～1mm。
依照本实施例的工艺流程制备的基于氮化镓的毫米波过保护电路请参见图2和图3，图2为本发明实施例提供的一种基于氮化镓的毫米波过保护电路的结构示意图，图3为本发明实施例提供的一种基于氮化镓的毫米波过保护电路的俯视结构示意图，所述基于氮化镓的毫米波过保护电路包括：
衬底1、成核层2、GaN层3、第二AlGaN势垒层4、源极5、漏极6、SiN钝化层7、复合介质层8、栅极9、SiN保护层10、正向N+掺杂区11、正向P+掺杂区12、SiN介质层13、正向P+区电极14、互联电极15、SiO2层16、正向N+区电极17、金属互联层18，其中，所述SiN钝化层的生长厚度为100nm～200nm，刻蚀厚度为90nm～190nm，所述复合介质层的厚度为20nm～50nm，所述SiO2层厚度为150nm～200nm，所述SiN保护层厚度为150nm～200nm。
实施例二
本实施例在上述实施例的基础上，重点对本发明的一种基于氮化镓的毫米波过保护电路的制备方法进行详细描述。具体地，该方法可以包括：
在SiC衬底上制作。
步骤1，获取并清洗AlGaN/GaN异质结材料，光刻PIN二极管区域，并利用ICP干法刻蚀去除该区域内的AlGaN势垒层。
1a)首先将圆片放置在丙酮中超声2分钟，然后在60℃水浴加热的正胶剥离液中煮10分钟，随后将AlGaN/GaN异质结依次放入丙酮和乙醇中各超声3分钟，在去离子水清洗掉残留的丙酮、乙醇后，用HF溶液(配比可根据实际场景进行调节，优选的配比为HF：H2O＝1：5)清洗圆片30s，最后用去离子水清洗干净并用超纯氮气吹干；
1b)在AlGaN势垒层上光刻PIN二极管区域。
首先，将生长有AlGaN势垒层的样片放在200℃的热板上烘烤5min；
然后，对样片甩光刻胶，转速为3500rpm，完成甩胶后在90℃的热板上烘1min；
接着，将样片放入光刻机中对电隔离区域内的光刻胶进行曝光；
最后，将完成曝光后的样片放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
1c)利用ICP干法刻蚀去掉PIN二极管区域的AlGaN势垒层。
对完成光刻的样片，采用ICP工艺干法刻蚀势垒层，实现有源区的台面隔离，刻蚀采用的气体为Cl2/BCl3，压力为5mTorr，上电极功率为100w，下电极功率为10w，刻蚀时间为40s；
1d)去除刻蚀后的残胶。
将完成有源区隔离的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
步骤2，在PIN二极管区域的GaN层上淀积SiN介质层作为保护介质层。
2a)对完成PIN二极管区域刻蚀的AlGaN/GaN异质结进行表面清洗。
首先，将AlGaN/GaN异质结放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将AlGaN/GaN异质结放入温度为60℃的剥离液中水浴加热5min；
接着，将AlGaN/GaN异质结依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗AlGaN/GaN异质结并用氮气吹干；
2b)在势垒层上，利用等离子体增强化学气相沉积PECVD工艺生长厚度为20nm的SiN介质层。
其生长的工艺条件为：采用NH3和SiH4作为Si源和N源，优化的流量比为SiH4：NH3＝2：1，沉积温度为250℃，反应腔室压力为600mTorr，RF功率为22W，反应时间为2min。
步骤3，在SiN介质层上光刻P+掺杂区图形，并利用ICP干法刻蚀去除该区域的SiN介质，并进行选择性P+掺杂。
3a)在SiN介质层上光刻P+掺杂区域。
首先，将AlGaN/GaN异质结放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将AlGaN/GaN异质结放在90℃的热板上烘烤1min；
接着，将AlGaN/GaN异质结放入光刻机中对P+掺杂区域内的光刻胶进行曝光；
最后，将完成曝光后的AlGaN/GaN异质结放入显影液中以移除P+掺杂区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
3b)利用感应耦合等离子体ICP刻蚀工艺将P+掺杂区域的SiN介质层去除。
其刻蚀的条件为：反应气体为CF4和O2，CF4流量25sccm，O2流量5sccm，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为20nm；
3c)对该区域的I型GaN层进行选择性P+掺杂，掺杂浓度为1×1019cm-3，掺杂元素为Mg。
步骤4，在SiN介质层上光刻N+掺杂区图形，并利用ICP干法刻蚀去除该区域的SiN介质，并进行选择性N+掺杂。
4a)在SiN钝化层上光刻N+掺杂区域。
首先，将AlGaN/GaN异质结放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将AlGaN/GaN异质结放在90℃的热板上烘烤1min；
接着，将AlGaN/GaN异质结放入光刻机中对N+掺杂区域内的光刻胶进行曝光；
最后，将完成曝光后的AlGaN/GaN异质结放入显影液中以移除减薄区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
4b)利用感应耦合等离子体ICP刻蚀工艺将N+掺杂区域的SiN钝化层去除。
其刻蚀的条件为：反应气体为CF4和O2，CF4流量25sccm，O2流量5sccm，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为20n；
4c)对该区域的I型GaN层进行选择性N+掺杂，掺杂浓度为1×1018cm-3。
步骤5，在P+掺杂区和N+掺杂区上蒸发欧姆金属，形成欧姆接触。
5a)打底膜。
将完成P+掺杂区和N+掺杂区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min，该步骤大大提高了剥离的成品率；
5b)蒸发源漏电极金属。
将完成等离子去胶的AlGaN/GaN异质结放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在源电极区域和漏电极区域内的势垒层上以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构；
5c)剥离金属及退火。
首先，将完成源漏金属蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；
然后，将样片放入温度为60℃的剥离液中水浴加热5min；
之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；
接着，用超纯水冲洗样片并用氮气吹干；
最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使P+掺杂区和N+掺杂区上的欧姆金属下沉，从而形成欧姆金属与半导体之间的欧姆接触。
步骤6，利用PECVD在完成欧姆接触的PIN二极管区域淀积厚度为200nm的SiO2保护层，防止后续工艺对PIN二极管造成影响。
其生长的工艺条件为：气体采用2％的SiH4、He、N2O，气体流量分别为100sccm、100sccm、90sccm，沉积温度为300℃，反应腔室压力为900mTorr，RF功率为70W，直流偏压24V，反应时间为6min。
步骤7，采用ICP设备，刻蚀台面至势垒层，实现有源区域隔离。
7a)在势垒层上光刻电隔离区域。
首先，将生长有势垒层的样片放在200℃的热板上烘烤5min；
然后，利用甩胶机对样片甩光刻胶，甩胶机转速为3500rpm，完成甩胶后在90℃的热板上烘1min，再将样片放入光刻机中对电隔离区域内的光刻胶进行曝光；
最后，将完成曝光后的样片放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
7b)在势垒层上刻蚀电隔离区域。
对完成光刻的样片，采用ICP工艺干法刻蚀势垒层，实现有源区的台面隔离，刻蚀采用的气体为Cl2/BCl3，压力为5mTorr，上电极功率为100w，下电极功率为10w，刻蚀时间为40s；
7c)去除刻蚀后的掩膜。
将完成有源区隔离的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
步骤8，在台面刻蚀后的势垒层上涂抹光刻胶并光刻出源电极和漏电极图形，采用电子束蒸发工艺，在源电极和漏电极图形区蒸发欧姆接触金属。
8a)在势垒层上光刻源电极区域和漏电极区域。
首先，将完成台面刻蚀的样片放在200℃的热板上烘烤5min；
然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；
接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；
之后，将样片放入光刻机中对源电极区域和漏电极区域的光刻胶进行曝光；
最后，将完成曝光的样片放入显影液中移除源电极区域和漏电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
8b)打底膜。
将完成源电极区域和漏电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min，该步骤大大提高了剥离的成品率；
8c)蒸发源漏电极金属。
将完成等离子去胶的AlGaN/GaN异质结放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在源电极区域和漏电极区域内的势垒层上以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构；
8d)剥离金属及退火。
首先，将完成源漏金属蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；
然后，将样片放入温度为60℃的剥离液中水浴加热5min；
之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；
接着，用超纯水冲洗样片并用氮气吹干；
最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使源电极和漏电极区域上欧姆金属下沉至GaN缓冲层，从而形成欧姆金属与异质结沟道之间的欧姆接触，形成源电极和漏电极。
步骤9，在势垒层上利用PECVD工艺淀积SiN薄膜，形成SiN钝化层。
9a)对完成源漏欧姆接触的AlGaN/GaN异质结进行表面清洗。
首先，将AlGaN/GaN异质结放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将AlGaN/GaN异质结放入温度为60℃的剥离液中水浴加热5min；
接着，将AlGaN/GaN异质结依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗AlGaN/GaN异质结并用氮气吹干；
9b)在势垒层上，利用等离子体增强化学气相沉积PECVD工艺生长厚度为200nm的SiN钝化层，其生长的工艺条件为：采用NH3和SiH4作为Si源和N源，优化的流量比为SiH4：NH3＝2：1，沉积温度为250℃，反应腔室压力为600mTorr，RF功率为22W。反应时间为25min。
步骤10，利用ICP设备，刻蚀SiN钝化层，对其进行减薄。
10a)在SiN钝化层上光刻减薄区域。
首先，将AlGaN/GaN异质结放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将AlGaN/GaN异质结放在90℃的热板上烘烤1min；
接着，将AlGaN/GaN异质结放入光刻机中对减薄区域内的光刻胶进行曝光；
最后，将完成曝光后的AlGaN/GaN异质结放入显影液中以移除减薄区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
10b)利用感应耦合等离子体ICP刻蚀工艺将SiN钝化层减薄。
其刻蚀的条件为：反应气体为CF4和O2，CF4流量25sccm，O2流量5sccm，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为190nm。
步骤11，在铜箔上生长BN薄膜，并将BN薄膜转移至SiN表面，产生复合钝化层。
11a)采用LPCVD法在铜箔上生长BN薄膜。
首先，将前驱物硼烷氨NH3-BH3放置在玻璃管中，铜箔置于管式炉内的石英管中；
然后，打开机械泵和温控阀门，管式炉从室温升温至1000℃，升温速率为50℃/min；
接着，加热水浴至60℃，打开气体阀门；
最后，在气体阀门开启后由H2载入石英管中，H2流量为0.05L/min，在铜基底上沉积厚度为50nm的BN薄膜；
11b)旋涂苯甲醚溶液PMMA。
将表面生长有BN薄膜的铜箔放置在旋涂机上以转速1000r/min的转速旋转40s，然后将PMMA苯甲醚溶液旋涂在铜箔表面，形成PMMA/BN/Cu结构；
11c)去除铜箔。
将旋涂好PMMA的铜箔在温度170℃下干燥3min，放入FeCl3溶液中静置2小时去除铜，得到PMMA/BN结构的透明薄膜；
11d)漂洗、贴片。
将去除铜箔后的PMMA/BN透明薄膜用去离子水反复漂洗，转移至SiN表面进行贴片；
11e)热板加热。
将完成贴片的薄膜放置于热板上，在温度80℃下加热2min，然后升温至120℃保持2min，再升温至160℃保持4min；
11f)清洗SiN/BN薄膜。
将薄膜放入丙酮溶液中，超声清洗10min，最终再用异丙醇清洗，得到转移至SiN表面的BN薄膜。
步骤12，在复合钝化层涂抹光刻胶并光刻出栅电极图形，利用ICP设备干法刻蚀去除栅下方的钝化层，产生槽栅。
12a)在复合钝化层上光刻栅电极区域。
首先，将完成凹槽刻蚀的样片放在200℃的热板上烘烤5min；
然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；
接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；
之后，将样片放入光刻机中对栅电极区域的光刻胶进行曝光；
最后，将完成曝光的样片放入显影液中移除栅电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
12b)打底膜。
将完成栅电极光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min；
12c)利用ICP设备在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的干法刻蚀条件下去除栅下方的钝化层至势垒层，形成深度为60nm的槽栅。
步骤13，采用电子束蒸发工艺，在槽栅内蒸发栅电极金属层，去除光刻胶，完成栅极的制作。
13a)蒸发栅电极金属。
将完成槽栅开孔的AlGaN/GaN异质结放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在槽栅区域和栅电极区域以外的光刻胶上蒸发栅金属，该栅金属是由下向上依次由Ni、Au和Ni三层金属组成的金属堆栈结构；
13b)剥离金属。
将完成栅电极蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；然后将样片放入温度为60℃的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干，完成栅极的制作。
步骤14，利用PECVD在源漏电极、栅电极表面淀积200nm的SiN保护层。
14a)对完成栅电极制作的AlGaN/GaN异质结进行表面清洗。
首先，将AlGaN/GaN异质结放入丙酮溶液中超声清洗3min，其超声强度为3.0；
然后，将AlGaN/GaN异质结放入温度为60℃的剥离液中水浴加热5min；
接着，将AlGaN/GaN异质结依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗AlGaN/GaN异质结并用氮气吹干；
14b)利用PECVD工艺生长厚度为200nm的SiN保护层，淀积保护层采用的工艺条件为：气体为2％SiH4/N2、NH3、N2和He，气体流量分别为200sccm，2sccm，0sccm，200sccm。压强为600mTorr，温度为250℃，功率为22W。
步骤15，在PIN二极管SiO2和GaN器件SiN保护层上光刻金属互联层开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiO2保护层和SiN保护层，并利用电子束蒸发工艺进行互联金属蒸发，将并联的正反向二极管通过金属互联工艺与GaN器件栅极连接，完成GaN基双向限幅电路制作。
15a)在SiO2和SiN保护层上光刻金属互联层开孔区。
首先，将AlGaN/GaN异质结放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将AlGaN/GaN异质结放在90℃的热板上烘烤1min；
接着，将AlGaN/GaN异质结放入光刻机中，通过互联开孔版图对金属互联层开孔区域内的光刻胶进行曝光；
最后，将完成曝光后的AlGaN/GaN异质结放入显影液中以移除互联开孔区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
15b)利用ICP刻蚀工艺在先移除PIN二极管互联开孔区域内的200nm厚的SiO2保护层，再刻蚀掉GaN基高频器件200nm厚的SiN保护层；
15c)在金属互连区域内的电极上蒸发金属互连，使得正反向并联的PIN二极管与GaN基高频器件栅极互连。
首先，将有金属互连光刻图形的AlGaN/GaN异质结放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将AlGaN/GaN异质结放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr；
之后，在PIN二极管互连金属区域内的电极和GaN基高频器件互联金属区域内的栅电极上蒸发互联金属，该互联金属是由下向上依次由Ti和Au两层金属组成的金属堆栈结构；
接着，对完成互联金属蒸发的AlGaN/GaN异质结进行剥离，以移除金属互联层区域外的互联金属、光刻胶和剥离胶；
最后，用超纯水冲洗AlGaN/GaN异质结并用氮气吹干。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种基于氮化镓的毫米波过保护电路的制备方法，其特征在于，应用于AlGaN/GaN异质结，所述AlGaN/GaN异质结包括衬底层、成核层、GaN层、第一AlGaN势垒层，其中，所述方法包括：
S1、光刻所述第一AlGaN势垒层，刻蚀去除部分所述第一AlGaN势垒层以暴露所述GaN层，剩余的所述第一AlGaN势垒层即为第二AlGaN势垒层；
S2、在所述GaN层上淀积SiN介质层；
S3、在所述SiN介质层上形成正向PIN二极管制作区域和反向PIN二极管制作区域；
S41、在所述正向PIN二极管制作区域光刻正向P+掺杂区，刻蚀去除所述正向P+掺杂区的SiN介质层，在所述正向P+掺杂区进行P+掺杂；
S42、在所述正向PIN二极管制作区域光刻正向N+掺杂区，刻蚀去除所述正向N+掺杂区的SiN介质层，在所述正向N+掺杂区进行N+掺杂；
S43、在所述正向P+掺杂区制作欧姆接触形成正向P+区电极，在所述正向N+掺杂区制作欧姆接触形成正向N+区电极，得到所述正向PIN二极管；
S51、在所述反向PIN二极管制作区域光刻反向N+掺杂区，刻蚀去除所述反向N+掺杂区的SiN介质层，在所述反向N+掺杂区进行N+掺杂；
S52、在所述反向PIN二极管制作区域光刻反向P+掺杂区，刻蚀去除所述反向P+掺杂区的SiN介质层，在所述反向P+掺杂区进行P+掺杂；
S53、在所述反向N+掺杂区制作欧姆接触形成反向N+区电极，在所述反向P+掺杂区制作欧姆接触形成反向P+区电极，得到所述反向PIN二极管；
S6、在所述第二AlGaN势垒层上制作GaN基器件；
S71、在所述正向P+区电极、所述正向N+区电极、所述反向N+区电极、所述反向P+区电极、所述SiN介质层上淀积SiO2层；
S72、在所述GaN基器件的源极、漏极、栅极上淀积SiN保护层；
S73、在所述SiO2层和所述SiN保护层光刻金属互联层开孔区，刻蚀去除所述SiO2层和所述SiN保护层，进行互联金属蒸发，将所述正向PIN二极管和所述反向PIN二极管并联后与所述栅极连接，形成所述基于氮化镓的毫米波过保护电路。
2.根据权利要求1所述的基于氮化镓的毫米波过保护电路的制备方法，其特征在于，S6包括：
S61、刻蚀所述第二AlGaN势垒层到所述GaN层表面；
S62、在所述第二AlGaN势垒层上光刻源电极区和漏电极区，在所述源电极区蒸发欧姆金属形成源极，在所述漏电极区蒸发欧姆金属形成漏极；
S63、在所述第二AlGaN势垒层上淀积SiN钝化层，刻蚀所述SiN钝化层；
S64、在所述SiN钝化层上添加BN薄膜，形成复合介质层；
S65、在所述复合介质层光刻栅电极区，刻蚀去除所述复合介质层，形成槽栅，在所述槽栅蒸发肖特基金属形成栅极。
3.根据权利要求1所述的基于氮化镓的毫米波过保护电路的制备方法，其特征在于，所述正向P+掺杂区的掺杂浓度为1×1019cm-3～1×1020cm-3，掺杂元素为Mg，所述正向N+掺杂区的掺杂浓度为1×1016cm-3～1×1018cm-3，掺杂元素为Si。
4.根据权利要求2所述的基于氮化镓的毫米波过保护电路的制备方法，其特征在于，所述SiN钝化层的生长厚度为100nm～200nm，刻蚀厚度为90nm～190nm，所述复合介质层的厚度为20nm～50nm。
5.根据权利要求2所述的基于氮化镓的毫米波过保护电路的制备方法，其特征在于，所述槽栅的栅长0.1μm～0 .2μm，栅宽100μm～1mm。
6.根据权利要求2所述的基于氮化镓的毫米波过保护电路的制备方法，其特征在于，所述SiO2层厚度为150nm～200nm，所述SiN保护层厚度为150nm～200nm。
7.一种基于氮化镓的毫米波过保护电路，其特征在于，由如权利要求1-6中任一项所述的方法制得。
CN201811379063.7A 2018-07-23 2018-11-19 一种基于氮化镓的毫米波过保护电路及其制备方法 Active CN110752186B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810811227 2018-07-23
CN2018108112272 2018-07-23

Publications (2)

Publication Number Publication Date
CN110752186A CN110752186A (zh) 2020-02-04
CN110752186B true CN110752186B (zh) 2024-05-24

Family

ID=69275696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811379063.7A Active CN110752186B (zh) 2018-07-23 2018-11-19 一种基于氮化镓的毫米波过保护电路及其制备方法

Country Status (1)

Country Link
CN (1) CN110752186B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0762501A1 (de) * 1995-09-08 1997-03-12 Daimler-Benz Aktiengesellschaft Monolithisch integrierte Anordnung von PIN-Diode und Feldeffekttransistor und Verfahren zu deren Herstellung
CN104851880A (zh) * 2014-02-14 2015-08-19 英飞凌科技股份有限公司 基于iii族氮化物的esd保护器件
CN107248528A (zh) * 2017-06-09 2017-10-13 西安电子科技大学 低频率损耗GaN基微波功率器件及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013147710A1 (en) * 2012-03-29 2013-10-03 Agency For Science, Technology And Research Iii-nitride high electron mobility transistor structures and methods for fabrication of same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0762501A1 (de) * 1995-09-08 1997-03-12 Daimler-Benz Aktiengesellschaft Monolithisch integrierte Anordnung von PIN-Diode und Feldeffekttransistor und Verfahren zu deren Herstellung
CN104851880A (zh) * 2014-02-14 2015-08-19 英飞凌科技股份有限公司 基于iii族氮化物的esd保护器件
CN107248528A (zh) * 2017-06-09 2017-10-13 西安电子科技大学 低频率损耗GaN基微波功率器件及其制作方法

Also Published As

Publication number Publication date
CN110752186A (zh) 2020-02-04

Similar Documents

Publication Publication Date Title
US20210305237A1 (en) Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
US11233047B2 (en) Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
CN104752494B (zh) 金刚石材料欧姆接触电极及其制备方法和应用
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN112968059B (zh) 一种新型增强型GaN HEMT器件结构
WO2022127512A1 (zh) 高电子迁移率晶体管、制备方法、功率放大/开关器
CN110752186B (zh) 一种基于氮化镓的毫米波过保护电路及其制备方法
CN109216331B (zh) 一种基于pin二极管的毫米波预失真集成电路及制作方法
Kim et al. GaN MIS-HEMT PA MMICs for 5G mobile devices
CN109216283B (zh) 一种基于肖特基二极管的毫米波过保护电路及其制备方法
CN104979195B (zh) SiC基HEMT器件的制备方法
CN114582726A (zh) 一种GaN基HEMT器件及其制作方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN109216332B (zh) 一种基于肖特基二极管的毫米波线性化方法
CN110752185B (zh) 一种基于氮化镓的宽摆幅双向限幅电路及其制备方法
Xu et al. Non-ebeam AlGaN/GaN HEMTs with $ f_ {\max} $ of 206 GHz for Mass Production
CN113809171B (zh) 一种GaN低寄生钝化器件及其制备方法
CN110752162B (zh) 基于x波段氮化镓预失真集成电路及制作方法
CN113745324B (zh) 一种准垂直结构射频器件及制作方法
Wang et al. A novel manufacturing process of AlGaN/GaN HEMT for X-band high-power application on Si (111) substrate
CN106711210A (zh) 介质辅助支撑型纳米栅器件及其制作方法
CN110752211A (zh) 基于垂直pin二极管双向限幅电路及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant