CN102487079B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102487079B
CN102487079B CN201110342603.6A CN201110342603A CN102487079B CN 102487079 B CN102487079 B CN 102487079B CN 201110342603 A CN201110342603 A CN 201110342603A CN 102487079 B CN102487079 B CN 102487079B
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor layer
fluorine
lip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110342603.6A
Other languages
English (en)
Other versions
CN102487079A (zh
Inventor
尾崎史朗
中村哲一
多木俊裕
金村雅仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102487079A publication Critical patent/CN102487079A/zh
Application granted granted Critical
Publication of CN102487079B publication Critical patent/CN102487079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种化合物半导体器件及其制造方法，该方法在包括电极沟槽的内壁表面的化合物半导体层的表面上，去除由于为了形成电极沟槽所进行的干蚀刻而产生的蚀刻残留物和变质物，并且用氟来终止化合物半导体。经由栅绝缘膜将栅极金属埋置在电极沟槽中，或者将栅极金属直接地埋置在电极沟槽中，从而形成栅极。本发明的化合物半导体器件能够提供高的晶体管特性：其化合物半导体层的表面上的悬空键被大大减少，由此阈值电压经历较小的变化并较稳定。

Description

化合物半导体器件及其制造方法
技术领域
本文讨论的实施例涉及一种化合物半导体器件及其制造方法。
背景技术
通过利用诸如高饱和电子速率、宽带隙等特性，作为高耐压、高功率半导体器件的氮化物半导体器件取得了积极的发展。关于场效应晶体管，尤其是，作为氮化物半导体器件的HEMT(高电子迁移率晶体管)的报告也已经作出了许多。尤其是，使用GaN作电子渡越层以及使用AlGaN作电子供应层的AlGaN/GaN HEMT已经备受关注。在AlGaN/GaN HEMT中，由GaN与AlGaN之间的晶格常数不同引起的变形(distortion)发生在AlGaN中。由于该变形引起的压电极化以及AlGaN的自发极化，因而获得高浓度的二维电子气体(2DEG)。这使得能够实现高耐受电压和高输出功率。
专利文献1：日本专利特许公开No.2007-19309
当栅极在AlGaN/GaN HEMT的化合物半导体层的表面发生变质的状态下形成在AlGaN/GaN HEMT中时，阈值电压会发生极大的变化。化合物半导体层的表面发生变质的情况的一个可能性示例为以下面方式形成栅极的电极沟槽的情况。
在将氮化物半导体器件应用于电源用途方面时，重要的是不仅要开发低损耗和高耐压器件，而且还要开发常关型(其中，当栅电压关闭时，无电流流经)器件。在AlGaN/GaN HEMT中，由于为其显著特性的压电效应的原因，许多电子作为2DEG存在于电子渡越层中。该效应在实现高电流操作方面起着极大作用。另一方面，当采用简单的器件结构时，该器件变为常开型，这是因为，即使当栅电压关闭时，在栅极下方许多电子也会立即存在于电子渡越层中。因此，为了提高阈值，考虑了所谓的栅凹(gate recess)结构，即，通过蚀刻来挖掘电子供应层(或者，电子供应层和电子渡越层)的栅极部分以形成电极沟槽，从而减少电子渡越层中的电子。
在形成电极沟槽的化合物半导体层的表面上，除了由用于蚀刻的抗蚀剂产生的碳基残留物，还生成了变质层(altered layer)，在所述变质层中包含诸如氟或源于蚀刻气体的氯化物的卤族元素以及氧化物。最近已经获知所述变质层缺乏氮。在化合物半导体层的表面上生成的变质层中，氮缺乏部分起阻截电子的作用。该情况导致这样的严重问题，即，变质层的存在成为所述器件的阈值发生极大变化的主要原因之一。
发明内容
考虑到上述问题，从而作出本发明的实施例，并且本实施例的目的是提供一种高度可靠的化合物半导体器件及其制造方法，所述化合物半导体器件能够提供高的晶体管特性：其化合物半导体层的表面上的悬空键被大大减少，由此阈值电压经历较小的变化并较稳定。
根据一个方案的化合物半导体器件包括：化合物半导体层；以及栅极，形成在化合物半导体层的上方，其中，用氟来终止(terminate)化合物半导体层的表面上的化合物半导体。
根据一个方案的化合物半导体器件的制造方法包括：对化合物半导体层的表面进行氟处理以用氟来终止该表面；以及在化合物半导体层的上方形成栅极。
附图说明
图1A至图1C为示意性剖视图，其按照工艺顺序示出根据第一实施例的MIS型AlGaN/GaN HEMT的制造方法；
图2A至图2D是从图1A至图1C继续进行的示意性剖视图，其按照工艺顺序示出根据第一实施例的MIS型AlGaN/GaN HEMT的制造方法；
图3A至图3C是从图2A至图2C继续进行的示意性剖视图，其按照工艺顺序示出根据第一实施例的MIS型AlGaN/GaN HEMT的制造方法；
图4A至图4C为特性图，其显示了用于确认第一实施例的效果的实验结果；
图5为示意性视图，其示出具有适合在第一实施例中使用的器件结构的系统；
图6为示意性剖视图，其示出根据第二实施例的肖特基(Schottky)型AlGaN/GaN HEMT的制造方法的主要工艺；
图7为连接图，其示出根据第三实施例的电源器件的示意性结构；以及
图8为连接图，其示出根据第四实施例的高频放大器的示意性结构。
具体实施方式
以下将参照所述附图来详细描述实施例。在下面的实施例中，将描述化合物半导体器件的结构及其制造方法。
值得注意的是，在下面的附图中，为了便于说明，并未以相对精确的尺寸和厚度来示出某些组成元件。
(第一实施例)
在本实施例中，MIS型AlGaN/GaN HEMT被公开为化合物半导体器件。
图1A至图3C为示意性剖视图，其按照工艺顺序示出根据第一实施例的MIS型AlGaN/GaN HEMT的制造方法。为了便于说明，在图2A至图3A中，仅以放大的方式来示出栅极的邻近区域。
首先，如图1A所示，例如，在作为生长基底的半绝缘碳化硅基底1上形成化合物半导体层2。化合物半导体层2包括缓冲层2a、电子渡越层2b、中间层2c、电子供应层2d和盖层2e。在AlGaN/GaN HEMT中，在电子渡越层2b与电子供应层2d(准确的说，中间层2c)的界面的邻近区域产生二维电子气体(2DEG)。
更具体地，通过例如MOVPE(金属有机气相外延)方法在碳化硅基底1上生长下面的化合物半导体。可以使用MBE(分子束外延)方法等代替MOVPE方法。
在碳化硅基底1上，依次沉积AlN、i(刻意不掺杂的)-GaN、i-AlGaN、n-AlGaN和n-GaN以形成堆叠的缓冲层2a、电子渡越层2b、中间层2c、电子供应层2d和盖层2e。作为AlN、GaN、AlGaN和GaN的生长条件，三甲基铝气体、三甲基镓气体和氨气的混合气体被用作源气体。依赖于即将生长的化合物半导体层，适当设定是否供应三甲基铝气体作为铝源和是否供应三甲基镓气体作为镓源以及它们的流速。作为普通源的氨气的流速被设定为约100ccm至约10LM。其次，生长压强被设定为约50Torr至约300Torr，生长温度被设定为约1000℃至约1200℃。
为了将GaN和AlGaN生长为n型，包含例如作为n型杂质的硅的气体(例如，SiH4气体)以预定的流速被添加到源气体中，从而将GaN和AlGaN与硅掺杂，硅的掺杂浓度被设定为约1×1018/cm3至约1×1020/cm3(例如，被设定为约5×1018/cm3)。
这里，形成约0.1μm膜厚度的缓冲层2a，形成约3μm膜厚度的电子渡越层2b，形成约5nm膜厚度的中间层2c，形成约20nm膜厚度的电子供应层2d(其铝比率为约0.2至约0.3)，以及形成约10nm膜厚度的盖层2e。
随后，如图1B所示，形成元件隔离结构3。
更具体地，例如，氩(Ar)被注入到化合物半导体层2的元件隔离区。因而，在化合物半导体层2中以及在碳化硅衬底1的表面层部分中形成元件隔离结构3。元件隔离结构3在化合物半导体层2上划分出有源区。
顺便提一句，例如，STI(浅沟槽隔离)方法可以代替上述注入法来用于所述元件隔离。
随后，如图1C所示，形成源极4和漏极5。
更具体地，首先在盖层2e、电子供应层2d、中间层2c的部分中以及在电子渡越层2b的表面层部分中形成电极沟槽2A、2B，其中所述部分位于化合物半导体层2的表面上预定的源极/漏极形成位置处。
形成一抗蚀剂掩模，其具有位于化合物半导体层2的表面上预定的源极/漏极形成位置处的开口。通过使用抗蚀剂掩模，对盖层2e、电子供应层2d、中间层2c以及电子渡越层2b的表面层部分进行干蚀刻以将其去除。因而，形成电极沟槽2A、2B。至于蚀刻条件，诸如氩等惰性气体和诸如Cl2等氯化物基气体用作蚀刻气体，并且例如，Cl2的流速被设定为30sccm，压强被设定为2Pa，以及RF接通功率(making power)被设定为20W。
对于电极材料，例如，可使用Ti/Al。为了形成电极，例如，使用适合于气相沉积法和举离(liftoff)法的屋檐结构的双层抗蚀剂。将这种抗蚀剂应用到化合物半导体层2上，以形成具有位于电极沟槽2A、2B的位置处的开口的抗蚀剂掩模。通过使用这种抗蚀剂掩模来沉积Ti/Al。钛的厚度为大约20nm，铝的厚度为大约200nm。通过举离法，带有屋檐结构的抗蚀剂掩模和沉积在其上的Ti/Al被去除。之后，例如，在氮环境中大约550℃的温度下对碳化硅基底1进行热处理，并且残留的Ti/Al与电子渡越层2b进行欧姆接触。通过上述工艺，形成源极4和漏极5，它们的Ti/Al的较低部分填充电极沟槽2A、2B。
随后，如图2A所示，形成将被用于形成栅极的电极沟槽的抗蚀剂掩模11。
更具体地，抗蚀剂被应用到化合物半导体层2上并通过光刻进行处理，以使得在预定的栅极形成位置处形成开口11a。通过上述工艺，形成抗蚀剂掩模11，通过其开口11a，位于预定的栅极形成位置处的盖层2e的表面被暴露出。
随后，如图2B所示，在预定的栅极形成位置处形成电极沟槽2C。
通过使用抗蚀剂掩模11，执行用于去除的干蚀刻，以使得盖层2e被蚀刻贯通，而仍留有部分电子供应层2d。对于干蚀刻，诸如氩等惰性气体和诸如CF4、CHF3、C4F6、CF3I或SF6等氟基气体，或者诸如Cl2等氯化物基气体被用作蚀刻气体。此时，电子供应层2d的残留部分的厚度为约0nm至约20nm(例如，约1nm)。从而，形成电极沟槽2C。
通过灰化等去除抗蚀剂掩模11。
这里，如图2C所示，在通过进行干蚀刻形成的电极沟槽2C的内壁表面(底表面和侧表面)上，粘附着蚀刻残留物12a，并且产生在盖层2e中的GaN以及电子供应层2d中的AlGaN的变质物12b。
在本实施例中，如图2D所示，通过化学溶液处理去除蚀刻残留物12a和变质物12b。
更具体地，例如，通过使用用于蚀刻残留物12a的硫酸/过氧化氢溶液以及用于变质物12b的氢氟酸(HF)，化学溶液处理将蚀刻残留物12a和变质物12b按顺序去除。对于氢氟酸，可使用大约0.01％至大约50％浓度的稀释氢氟酸。这种化学溶液处理清洁了化合物半导体层2的电极沟槽2C的内壁表面。
随后，如图3A所示，在化合物半导体层2的表面上应用氟终止(fluorinetermination)处理。
更具体地，例如，预定的等离子处理装置通过使用诸如CF4或SF6等氟基气体对化合物半导体层2的表面(包括电极沟槽2C的内壁表面)进行等离子处理。例如，在下述处理条件下等离子处理持续了一分钟：使用氟基气体(例如，CF4)，其流速为200sccm，压强为10Pa，以及RF接通功率为60W。
在本实施例中，仅应用硫酸/过氧化氢溶液的化学溶液处理会造成仅有蚀刻残留物12a从电极沟槽2C的内壁表面去除。这种情况下，变质物12b仍残留在电极沟槽2C的内壁表面上。更具体地，在生成的变质物12b中，化合物半导体(例如，GaN)的混合层和化合物半导体的氧化物(例如，GaOx)与从氟(F)和蚀刻气体种类(例如，Cl)以及和抗蚀剂的碳(C)的反应所产生的产物的层堆叠在一起。这里，在包括位于所述混合层下方的电极沟槽2C的内壁表面的化合物半导体层2的表面上存在悬空键。
在本实施例中，在去除蚀刻残留物12a之后，通过化学溶液处理去除变质物12b。在这种状态下，随着上述混合层和反应产物层被去除，存在悬空键的化合物半导体层2的表面被暴露出。随后，在这种状态下，紧随其后进行上述氟终止处理。因而，在化合物半导体层2的表面上，用氟(F)直接终止化合物半导体的悬空键，使得形成氟终止(F-terminated)表面2D。
这里，可以在图2D中化学溶液处理中的氢氟酸处理的同时进行图3A中的氟终止处理，来代替在图2D中的化学溶液处理之后进行图3A中的氟等离子体处理。
这种情况下，在图2D中的化学溶液处理中，氢氟酸处理使用高浓度的氢氟酸(例如，大约50％浓度)。因而，变质物12b被去除，同时用氟(F)来终止位于化合物半导体层2的表面(其包括电极沟槽2C的内壁表面)上的悬空键，使得如在上述情况下形成氟终止表面2D。该方法能够在与去除变质物12b的相同过程中进行氟终止处理，该方法还有助于降低工艺过程的数量。
在上述氟终止处理(等离子体处理、使用高浓度氢氟酸等的化学溶液处理)之后，用水或水蒸汽洗涤化合物半导体层2的表面。因而，去除在化合物半导体层2的表面上粘着的或与化合物半导体层2的表面极度粘合的氟(F)，从而，获得所期望的氟终止表面2D。
随后，如图3B所示，形成栅绝缘膜6。
更具体地，在化合物半导体层2上沉积绝缘材料(例如，Al2O3)以覆盖电极沟槽2C的内壁表面(其被变为氟终止表面2D)，从而形成栅绝缘膜6。例如，通过ALD(原子层沉积)方法来沉积具有大约5nm至大约100nm膜厚度(这里，具有大约40nm的膜厚度)的Al2O3。
例如，CVD方法等可以代替ALD方法来用于Al2O3的沉积。进一步地，在形成栅绝缘膜的过程中，代替沉积Al2O3，也可沉积铝的氮化物或氮氧化物，硅(Si)的氧化物、氮化物或氮氧化物，或者铪(Hf)的氧化物、氮化物或氮氧化物，或者在多层中沉积选自上面的一些材料。
随后，如图3C所示，形成栅极7。
更具体地，首先，应用并通过例如旋涂法在栅绝缘膜6上形成下抗蚀剂(lower resist)(例如，产品名称PMGI：由美国MicroChem制造)和上抗蚀剂(upper resist)(例如，产品名称PFI32-A8：由住友化学有限公司制造)。通过紫外线曝光(ultraviolet exposure)在上抗蚀剂中形成例如约0.8μm直径的开口。接下来，利用上抗蚀剂作为掩模，用碱性显影液(alkaline developingsolution)对下抗蚀剂进行湿蚀刻。接下来，利用上抗蚀剂和下抗蚀剂作为掩模，在包括开口内部的整个表面上对栅极金属(镍：大约10nm的膜厚度/金：大约300nm的膜厚度)进行气相沉积。之后，通过使用加热的有机溶剂进行举离来去除下抗蚀剂、上抗蚀剂以及位于上抗蚀剂上的栅极金属。因而，形成栅极7部分，其栅极金属经由栅绝缘膜6填充电极沟槽2C的内部。
之后，通过诸如保护膜的形成和源极4、漏极5和栅极7的接触(contact)的形成等工艺，形成MIS型AlGaN/GaN HEMT。
基于与比较性示例的对比，导出用于确认根据本实施例的AlGaN/GaNHEMT的效果。
以下描述了实验结果。如下面的表1所呈现的，在本实施例的“示例1、2”中，采用等离子处理作为氟终止处理，并且，在氟终止处理之前进行的氟处理中的氢氟酸浓度分别被设定为5％和10％。其次，在“示例3”中，采用高浓度氢氟酸的氢氟酸处理用于去除变质物12b和氟终止处理，并且氢氟酸浓度被设置为50％。在作为比较性示例的“现有技术”中，使用未经过本实施例的氢氟酸处理和氟终止处理而形成的AlGaN/GaN HEMT(具有被留下存在于化合物半导体层2的表面上的悬空键)。
[表1]
在实验1中，通过使用XPS(X射线光电子能谱)来研究化合物半导体层2的表面上的氮缺乏程度。在实验2中，通过使用XPS来研究化合物半导体层2的表面上的氧原子与总原子数的比率。氧原子是存在于上述变质物12b的混合层中的氧。在实验3中，研究了阈值的变化量。在图4A、图4B和图4C中分别呈现了实验1的结果、实验2的结果和实验3的结果。
将描述实验1的结果。如图4A所呈现的，在“现有技术”中，氮原子数/金属(这里，镓)原子数的值较小，即，氮缺乏程度较大。另一方面，在“示例1”中，氮原子数/金属原子数的值为大约0.85，即，氮缺乏程度较小。可以看出，按照“示例1、2、3”的顺序，氮缺乏程度变得越来越小。尤其，在示例3中，可证实的是氮缺乏程度提高至几乎不存在氮缺乏的状态。
将描述实验2的结果。如图4B呈现的，“现有技术”中的氧原子的比率较大，而在“示例1”中为大约6％或更小。可以看出，按照“示例1、2、3”的顺序，氧原子的比率变得越来越小。尤其，在示例3中，所述比率提高至几乎没有氧原子存在的状态。
将基于实验1、2的结果来描述实验3的结果。如图4C所呈现的，在“现有技术”中，可以观察到阈值电压为大约1.6V的极大变化。另一方面，可以看出，“示例1”中的阈值电压的变化量降低至“现有技术”的值的大约一半，并且按照“示例1、2、3”的顺序，该变化量变得越来越小。尤其，在示例3中，可证实的是所述变化量提高至阈值电压几乎未出现变化的状态。
从实验1的结果可以了解到，在本实施例中，化合物半导体层2的表面上的氮原子数/金属原子数的值可以被设置为不小于0.85且不大于1。当该值小于0.85时，阈值电压的变化量变得不可忽略的大。另一方面，如果该值是1，则镓和氮之间的结合是完美的，其为理想状态。从上所述，可证实的是当氮原子数/金属原子数的值不小于0.85且不大于1时，会充分减小阈值电压的变化。
从实验2的结果可以了解到，在本实施例中，化合物半导体层2的表面上的氧原子的比率可以被设定为不小于2％且不大于6％。当该比率大于6％时，一般认为阈值电压的变化量变得不可忽略的大。
顺便提及的是，在实验2中的示例1至示例3中，在氟终止处理之后，碳化硅基底暴露于空气中。一般认为，化合物半导体层2的表面为会被造成轻微氧化。一般认为，由于暴露于空气中所造成的氧化，氧原子的比率提高了大约2％。因此，在实验2的结果中，所检测的氧原子的比率大了约2％。考虑到该事实，在本实施例中，能够将化合物半导体层2的表面上的氧原子的比率的下限值限定为(2％-2％＝)0％，其为理想状态。从上述可以看出，当氧原子的上述比率被设定为不小于0％且不大于6％时，会充分减小阈值电压的变化。
顺便提及的是，为了获得等同于实验3的有关在变质物12b的上述反应产物层中存在的碳(C)的比率(化合物半导体层2的表面上的碳的比率)的那些结果，C的比率被设定为小于化合物半导体层2的表面上的F的比率。例如，C的比率可以被设定为大约4％或更小。因而，阈值电压的变化被充分减小。
在本实施例中，例如，可以原位(in situ)执行化学溶液处理、氟终止处理(上述的等离子体处理、也作为化学溶液处理的高浓度氢氟酸化学溶液处理等)和随后的处理(栅绝缘膜的形成等)。
图5示出了其中的一个示例。在具有图5所示的器件结构的系统中，提供第一环境13和第二环境14。第一环境13是与外部空气隔绝的器件结构，在其中执行化学溶液处理和作为氟终止处理的等离子处理(或者也用作氟终止处理的化学溶液处理)。第二环境14是与外部空气隔绝的器件结构，并且其包括用于形成栅绝缘膜的ALD装置。在该系统中，第一环境13和第二环境14在与外部空气隔绝的同时通过耦合部15彼此连接。具有保持在原位来进行化学溶液处理、氟终止处理以及栅绝缘膜的形成的器件结构的系统的使用防止了由于空气暴露造成的氧化，这能够使化合物半导体层的表面上的氧原子的比率为近似0％的理想状态。这能够进一步减小AlGaN/GaN HEMT中的阈值电压的变化。
如到目前为止所描述的，本实施例实现了高度可靠的AlGaN/GaNHEMT，其能够提供高晶体管特性：化合物半导体层2的表面上的悬空键被大大减少，由此其阈值电压经历较小的变化并较稳定。
(第二实施例)
在本实施例中，Schottky型AlGaN/GaN HEMT被公开作为化合物半导体器件。
图6为示意性剖视图，示出根据第二实施例的Schottky型AlGaN/GaNHEMT的制造方法的主要工艺。
首先，如第一实施例，执行图1A至图3A的工艺过程以在化合物半导体层2的表面上应用氟终止处理。
随后，如图6所示，形成栅极7。
更具体地，首先，应用并通过例如旋涂法在化合物半导体层2上形成下抗蚀剂(例如，产品名称PMGI：由美国MicroChem公司制造)和上抗蚀剂(例如，产品名称PFI32-A8：由住友化学有限公司制造)。通过紫外线曝光在上抗蚀剂中形成例如大约0.8μm直径的开口。接下来，利用上抗蚀剂作为掩模，用碱性显影溶液对下抗蚀剂进行湿蚀刻。接下来，利用上抗蚀剂和下抗蚀剂作为掩模，在包括开口内部的整个表面上气相沉积栅极金属(镍：大约10nm的膜厚度/金：大约300nm的膜厚度)。之后，通过使用加热的有机溶剂进行举离法来去除下抗蚀剂、上抗蚀剂以及上抗蚀剂上的栅极金属。因而，形成栅极7部分，其栅极金属填充电极沟槽2C的内部。
之后，通过诸如保护膜的形成和源极4、漏极5和栅极7的接触的形成等工艺，形成Schottky型AlGaN/GaN HEMT。
如上所述，本实施例实现了高度可靠的AlGaN/GaN HEMT，其能够提供高晶体管特性：化合物半导体层2的表面上的悬空键被大大减少，由此阈值电压经历较小的变化并较稳定。
(第三实施例)
在本实施例中，公开了一种电源器件，其包括从第一实施例和第二实施例中所选择的一种AlGaN/GaN HEMT。
图7为连接图，其示出根据第三实施例的电源器件的示意性结构。
根据本实施例的电源器件包括：高压一次电路21，低压二次电路22；以及设置在一次电路21和二次电路22之间的晶体管23。
一次电路21包括交流电源24、所谓的桥式整流电路25以及多个(这里，为四个)开关元件26a、26b、26c、26d。进一步地，桥式整流电路25具有开关元件26e。
二次电路22包括多个(这里，为三个)开关元件27a、27b、27c。
在本实施例中，一次电路21的开关元件26a、26b、26c、26d、26e中的每一个都为从第一实施例和第二实施例中选择的一种AlGaN/GaN HEMT。另一方面，二次电路22的开关元件27a、27b、27c中的每一个都为使用硅的普通的MIS-FET。
在本实施例中，将高度可靠的AlGaN/GaN HEMT应用到高压电路，其中所述AlGaN/GaN HEMT能够提供高晶体管特性：其化合物半导体层2的表面上的悬空键被大大减少，由此阈值电压经历较小的变化并较稳定。因而，实现了具有高功率且高度可靠的电源电路。
(第四实施例)
在本实施例中，公开了一种高频放大器，其包括从第一实施例和第二实施例中选择的一种AlGaN/GaN HEMT。
图8为连接图，其示出根据第四实施例的高频放大器的示意性结构。
根据本实施例的高频放大器包括数字预失真电路31、混合器32a、32b以及功率放大器33。
数字预失真电路31补偿输入信号的非线性失真。混合器32a将非线性失真被补偿的输入信号与交流信号混合。功率放大器33对与交流信号混合的输入信号进行放大，并且具有从第一实施例和第二实施例中选择的一种AlGaN/GaN HEMT。值得注意的是，在图8所示的结构中，混合器32b能够根据例如开关的切换将输出侧信号与交流信号混合，并且将所混合的信号发送到数字预失真电路31。
在本实施例中，将高度可靠的AlGaN/GaN HEMT应用到高频放大器，其中所述AlGaN/GaN HEMT能够提供高晶体管特性：其化合物半导体层2的表面上的悬空键被大大减少，由此阈值电压经历较小的变化并较稳定。因而，实现了具有高耐压且因而高度可靠的高频放大器。
(其它实施例)
在第一实施例至第四实施例中，AlGaN/GaN HEMT被当作化合物半导体器件的示例。除AlGaN/GaN HEMT之外，化合物半导体器件还可被应用于下面的HEMT。
-其它HEMT的示例1
在本示例中，InAlN/GaN HEMT被公开作为化合物半导体器件。
InAlN和GaN是化合物半导体，通过它们的合成其晶格常数能够接近于彼此。这种情况下，在上述第一实施例到第四实施例中，电子渡越层由i-GaN制成，中间层由i-InAlN制成，电子供应层由n-InAlN制成，以及盖层由n-GaN制成。进一步地，因为这种情况下几乎没有发生压电极化，所以，二维电子气体主要由InAlN的自发极化产生。
根据本示例，类似于上述AlGaN/GaN HEMT，实现了高度可靠的AlGaN/GaN HEMT，其能够提供高晶体管特性：其化合物半导体层2的表面上的悬空键被大大减少，由此阈值电压经历较小的变化并较稳定。
-其它HEMT的示例2
在本示例中，InAlGaN/GaN HEMT被公开作为化合物半导体器件。
GaN和InAlGaN是化合物半导体，后者的晶格常数小于前者的晶格常数。这种情况下，在上述第一实施例至第四实施例中，电子渡越层由i-GaN制成，中间层由i-InAlGaN制成，电子供应层由n-InAlGaN制成，以及盖层由n+-GaN制成。
根据本示例，实现了高度可靠的InAlGaN/GaN HEMT，其能够提供高晶体管特性：其化合物半导体层2的表面上的悬空键被大大减少，由此阈值电压经历较小的变化并较稳定。
根据上述实施例，实现了高度可靠的化合物半导体器件，其能够提供高晶体管特征：其化合物半导体层2的表面上的悬空键被大大减少，由此阈值电压经历较小的变化并较稳定。
本文列举的全部示例和条件性语言是为了教示性的目的，以帮助读者理解本发明以及发明人为了促进技术而贡献的概念，并应解释为不限制于这些具体列举的示例和条件，说明书中这些示例的组织也不是为了显示本发明的优劣。尽管已经详细描述了本发明的实施例，但应理解在不背离本发明的精神和范围的情况下可作出各种变化、替换以及更改。

Claims (12)

1.一种化合物半导体器件，包括：
化合物半导体层；以及
栅极，形成在所述化合物半导体层的上方，
其中，用氟来终止位于所述化合物半导体层的表面上的化合物半导体；
其中，在氟终止处理之后，在所述化合物半导体层的表面上的氮原子数和金属原子数的比率不小于0.84且不大于1。
2.根据权利要求1所述的化合物半导体器件，
其中，在氟终止处理之后，在所述化合物半导体层的表面上的氧原子数与总的原子数的比率不小于0％且不大于6％。
3.根据权利要求1所述的化合物半导体器件，
其中，形成所述栅极以使其被部分埋置在所述化合物半导体层中形成的沟槽中。
4.根据权利要求1所述的化合物半导体器件，
其中，在所述化合物半导体层的上方经由栅绝缘膜形成所述栅极，以及
其中，所述栅绝缘膜包含选自硅、铝或铪、或者它们的任何组合的氧化物、氮化物或氮氧化物。
5.一种化合物半导体器件的制造方法，包括：
对化合物半导体层的表面进行氟处理以用氟来终止所述表面；以及
在所述化合物半导体层的上方形成栅极；
其中，在氟终止处理之后，在所述化合物半导体层的表面上的氮原子数和金属原子数的比率不小于0.84且不大于1。
6.根据权利要求5所述的化合物半导体器件的制造方法，还包括：
在所述化合物半导体层的表面中形成沟槽；以及
在形成所述沟槽之后，用化学溶液对所述沟槽的内部进行湿蚀刻，以及
其中，在所述湿蚀刻之后进行所述氟处理。
7.根据权利要求5所述的化合物半导体器件的制造方法，还包括：
在所述化合物半导体层的表面中形成沟槽，
其中，在形成所述沟槽之后，通过用高浓度氢氟酸对所述沟槽的内部进行湿蚀刻来洗涤所述沟槽的内部，并且执行所述氟处理。
8.根据权利要求5所述的化合物半导体器件的制造方法，还包括：
其中，在所述氟处理之后，用水或水蒸汽洗涤所述化合物半导体层的表面。
9.根据权利要求5所述的化合物半导体器件的制造方法，还包括：
其中，在氟终止处理之后，在所述化合物半导体层的表面上的氧原子数与总的原子数的比率不小于0％且不大于6％。
10.根据权利要求5所述的化合物半导体器件的制造方法，还包括：
其中，在所述化合物半导体层的上方经由栅绝缘膜形成所述栅极，以及
其中，所述栅绝缘膜包含选自硅、铝或铪、或者它们的任何组合的氧化物、氮化物或氮氧化物。
11.一种电源电路，包括：
变压器；以及
把所述变压器夹在中间的高压电路和低压电路，
其中，所述高压电路包括晶体管，所述晶体管包括：
化合物半导体层；以及
栅极，形成在所述化合物半导体层的上方，
其中，用氟来终止所述化合物半导体层的表面上的化合物半导体；
其中，在氟终止处理之后，在所述化合物半导体层的表面上的氮原子数和金属原子数的比率不小于0.84且不大于1。
12.一种高频放大器，用于放大输入的高频电压以输出放大后的高频电压，所述高频放大器包括：
晶体管，所述晶体管包括：
化合物半导体层；以及
栅极，形成在所述化合物半导体层的上方，
其中，用氟来终止所述化合物半导体层的表面上的化合物半导体；
其中，在氟终止处理之后，在所述化合物半导体层的表面上的氮原子数和金属原子数的比率不小于0.84且不大于1。
CN201110342603.6A 2010-12-03 2011-10-28 化合物半导体器件及其制造方法 Active CN102487079B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-270795 2010-12-03
JP2010270795A JP5786323B2 (ja) 2010-12-03 2010-12-03 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102487079A CN102487079A (zh) 2012-06-06
CN102487079B true CN102487079B (zh) 2014-10-29

Family

ID=46152550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110342603.6A Active CN102487079B (zh) 2010-12-03 2011-10-28 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US20120139630A1 (zh)
JP (1) JP5786323B2 (zh)
CN (1) CN102487079B (zh)
TW (1) TWI496283B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5728922B2 (ja) * 2010-12-10 2015-06-03 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2013008422A1 (ja) * 2011-07-12 2013-01-17 パナソニック株式会社 窒化物半導体装置およびその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
JP6087552B2 (ja) * 2012-09-21 2017-03-01 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6091909B2 (ja) * 2013-01-25 2017-03-08 旭化成株式会社 半導体発光素子用基材の製造方法、半導体発光素子の製造方法、及び、ＧａＮ系半導体発光素子
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP5920275B2 (ja) 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6291997B2 (ja) * 2013-06-13 2018-03-14 富士通株式会社 半導体装置の製造方法
WO2015006189A2 (en) * 2013-07-07 2015-01-15 Seidel Thomas E Method and structure for improved nanoimprint lithography mask
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
KR101536174B1 (ko) * 2014-02-11 2015-07-14 연세대학교 산학협력단 산소 확산을 억제할 수 있는 반도체 소자 제조 방법
JP2015228458A (ja) * 2014-06-02 2015-12-17 富士通株式会社 化合物半導体装置及びその製造方法
JP6565223B2 (ja) 2015-03-05 2019-08-28 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6519920B2 (ja) * 2015-05-20 2019-05-29 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法、及び半導体装置の製造方法
CN105448976A (zh) * 2015-12-25 2016-03-30 深圳市华讯方舟微电子科技有限公司 一种增强型AlGaN/GaN高电子迁移率晶体管及其制造方法
JP6693336B2 (ja) * 2016-08-25 2020-05-13 豊田合成株式会社 発光素子の製造方法
JP2017028312A (ja) * 2016-10-07 2017-02-02 三菱電機株式会社 トランジスタの製造方法、増幅器の製造方法
CN106887454B (zh) * 2017-03-14 2019-10-11 西安电子科技大学 GaN基鳍栅增强型器件及其制作方法
US11133190B2 (en) * 2017-05-05 2021-09-28 Lawrence Livermore National Security, Llc Metal-based passivation-assisted plasma etching of III-v semiconductors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246902A (zh) * 2008-03-24 2008-08-20 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
CN101572251A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04213825A (ja) * 1990-12-11 1992-08-04 Sumitomo Electric Ind Ltd 化合物半導体装置の製造方法
JPH0536622A (ja) * 1991-07-29 1993-02-12 Nikko Kyodo Co Ltd 半導体装置の製造方法
JPH05335346A (ja) * 1992-06-02 1993-12-17 Hitachi Ltd 半導体装置及びその製造方法
JP2001077127A (ja) * 1999-09-06 2001-03-23 Fujitsu Quantum Devices Ltd 化合物半導体装置及びその製造方法
JP2006351955A (ja) * 2005-06-17 2006-12-28 Sumitomo Electric Ind Ltd 窒化ガリウム系トランジスタを作製する方法、窒化ガリウム系半導体領域を加工する方法、およびレジストを除去する方法
WO2008027027A2 (en) * 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
WO2007059220A2 (en) * 2005-11-15 2007-05-24 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP5151076B2 (ja) * 2006-06-21 2013-02-27 日産自動車株式会社 半導体装置及び半導体装置の製造方法
US8283904B2 (en) * 2006-09-13 2012-10-09 Cree, Inc. Circuitry for supplying electrical power to loads
US8476125B2 (en) * 2006-12-15 2013-07-02 University Of South Carolina Fabrication technique for high frequency, high power group III nitride electronic devices
JP2008300779A (ja) * 2007-06-04 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
JP2009010211A (ja) * 2007-06-28 2009-01-15 Sharp Corp ヘテロ接合電界効果トランジスタの製造方法
DE102008030864B4 (de) * 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246902A (zh) * 2008-03-24 2008-08-20 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN101572251A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Integration of enhancement and depletion-mode AlGaN/GaN MIS-HFETs by fluoride-based plasma treatment;R.N. Wang et al;《phys. stat. sol.》;20070516;第204卷(第6期);第2023-2027页 *
R.N. Wang et al.Integration of enhancement and depletion-mode AlGaN/GaN MIS-HFETs by fluoride-based plasma treatment.《phys. stat. sol.》.2007,第204卷(第6期),第2023-2027页.

Also Published As

Publication number Publication date
US20150194514A1 (en) 2015-07-09
CN102487079A (zh) 2012-06-06
JP2012119636A (ja) 2012-06-21
TW201230330A (en) 2012-07-16
JP5786323B2 (ja) 2015-09-30
TWI496283B (zh) 2015-08-11
US20120139630A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
CN102487079B (zh) 化合物半导体器件及其制造方法
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
US9165851B2 (en) Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit
Lee et al. 245-GHz InAlN/GaN HEMTs with oxygen plasma treatment
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
CN102651385B (zh) 化合物半导体器件及其制造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
CN103035703B (zh) 化合物半导体器件及其制造方法
CN102544088A (zh) 化合物半导体器件及其制造方法
JP2012124442A (ja) 半導体装置及び半導体装置の製造方法
CN102569380A (zh) 化合物半导体器件及其制造方法
CN103715247A (zh) 化合物半导体器件及其制造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
TWI497711B (zh) 半導體裝置及其製造方法
KR100969608B1 (ko) 질화물 반도체 소자의 누설전류 감소 방법
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP2016162889A (ja) 半導体装置及び半導体装置の製造方法
JP2017183513A (ja) 半導体装置及び半導体装置の製造方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
Xing InAlN/GaN high electron mobility transistors on Si for RF applications
JP2013131651A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant