JPH0536622A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0536622A JPH0536622A JP21048691A JP21048691A JPH0536622A JP H0536622 A JPH0536622 A JP H0536622A JP 21048691 A JP21048691 A JP 21048691A JP 21048691 A JP21048691 A JP 21048691A JP H0536622 A JPH0536622 A JP H0536622A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- active layer
- oxide film
- compound semiconductor
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】ＧａＡｓ半導体表面に安定した特性のショット
キー電極などの電極を作成する。 【構成】ＧａＡｓを主成分とする化合物半導体表面をフ
ッ素元素を含有するプラズマにより処理し、該化合物半
導体表面に真空蒸着により電極を形成する。 【効果】電極が反応性の高い酸化膜の上に形成されてい
ないため、長期間にわたり安定した特性を得ることがで
きる。
キー電極などの電極を作成する。 【構成】ＧａＡｓを主成分とする化合物半導体表面をフ
ッ素元素を含有するプラズマにより処理し、該化合物半
導体表面に真空蒸着により電極を形成する。 【効果】電極が反応性の高い酸化膜の上に形成されてい
ないため、長期間にわたり安定した特性を得ることがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体上に特性
の安定した電極を形成する方法に関するものである。
の安定した電極を形成する方法に関するものである。
【０００２】
【従来の技術】ＧａＡｓ半導体を用いてＦＥＴ（電界効
果トランジスタ）などの半導体装置を製造する場合、半
導体表面に電極を形成することが必要となる。しかし、
ＧａＡｓ半導体は、ガリウムＧａや砒素Ａｓが酸化され
やすいため、その表面に数ｎｍ厚の酸化膜が生じる。こ
のような半導体表面に電極を形成しても安定した特性を
得ることはできない。
果トランジスタ）などの半導体装置を製造する場合、半
導体表面に電極を形成することが必要となる。しかし、
ＧａＡｓ半導体は、ガリウムＧａや砒素Ａｓが酸化され
やすいため、その表面に数ｎｍ厚の酸化膜が生じる。こ
のような半導体表面に電極を形成しても安定した特性を
得ることはできない。
【０００３】このような酸化膜上に電極を作製すると、
酸化膜と電極を構成する金属との間で酸化還元反応が生
じる。これにより電極を構成する元素の酸化物が生じた
り、酸化膜内の砒素酸化物が還元され金属砒素が生成す
る。これらの反応は高温において加速され、反応の進行
にともない電極特性が経時的に変化する。
酸化膜と電極を構成する金属との間で酸化還元反応が生
じる。これにより電極を構成する元素の酸化物が生じた
り、酸化膜内の砒素酸化物が還元され金属砒素が生成す
る。これらの反応は高温において加速され、反応の進行
にともない電極特性が経時的に変化する。
【０００４】特にショットキー電極の場合、界面の状態
が電気的特性に大きく影響するため、このような経時的
変化が顕著である。例えば、ＧａＡｓＦＥＴではピンチ
オフ電圧がばらつき、ピンチオフ電圧値が経時的に変化
するため、安定的なＦＥＴ特性は得られなかった。
が電気的特性に大きく影響するため、このような経時的
変化が顕著である。例えば、ＧａＡｓＦＥＴではピンチ
オフ電圧がばらつき、ピンチオフ電圧値が経時的に変化
するため、安定的なＦＥＴ特性は得られなかった。
【０００５】
【発明が解決しようとする課題】本発明は上記欠点を解
決したもので本発明の目的は、半導体表面に何らかの処
置をした後に電極を形成することにより安定した特性が
得られる電極の作製方法を提供するものである。
決したもので本発明の目的は、半導体表面に何らかの処
置をした後に電極を形成することにより安定した特性が
得られる電極の作製方法を提供するものである。
【０００６】
【課題を解決するための手段】本発明による半導体装置
製造方法は、ＧａＡｓを主成分とする化合物半導体表面
をフッ素元素を含有するプラズマにより処理し、該化合
物半導体表面に真空蒸着により電極を形成すること要旨
とするものである。
製造方法は、ＧａＡｓを主成分とする化合物半導体表面
をフッ素元素を含有するプラズマにより処理し、該化合
物半導体表面に真空蒸着により電極を形成すること要旨
とするものである。
【０００７】なお、前記電極が前記化合物半導体とショ
ットキー接合を形成することが望ましい。プラズマによ
る処理は、ＣＦ4やＣＨＦ3などフッ素元素を含むガスを
高周波電源などにより放電し、フッ素プラズマを生じる
装置を用いて行う。また、処理時間は、半導体表面の酸
化膜の除去に必要な時間以上とする。
ットキー接合を形成することが望ましい。プラズマによ
る処理は、ＣＦ4やＣＨＦ3などフッ素元素を含むガスを
高周波電源などにより放電し、フッ素プラズマを生じる
装置を用いて行う。また、処理時間は、半導体表面の酸
化膜の除去に必要な時間以上とする。
【０００８】
【作用および効果】本発明による作用は、半導体表面の
酸化膜中の砒素酸化物をフッ素プラズマにより気化しや
すいフッ化ヒ素として除去し、また、ガリウム酸化物か
ら酸素元素を除去してフッ化ガリウムに変化させること
にある。その結果、半導体表面は、フッ化ガリウムが大
部分をしめ、砒素成分の少ないものとなる。また、酸化
されやすいＧａＡｓが表面にないため、通常の取扱いで
表面が再び酸化されることなく電極を形成できる。
酸化膜中の砒素酸化物をフッ素プラズマにより気化しや
すいフッ化ヒ素として除去し、また、ガリウム酸化物か
ら酸素元素を除去してフッ化ガリウムに変化させること
にある。その結果、半導体表面は、フッ化ガリウムが大
部分をしめ、砒素成分の少ないものとなる。また、酸化
されやすいＧａＡｓが表面にないため、通常の取扱いで
表面が再び酸化されることなく電極を形成できる。
【０００９】このため、本発明による電極は、反応性の
高い酸化膜の上に形成されていないため、長期間にわた
り安定した特性を得ることができる。特に、本発明は、
界面の特性が顕著に影響するショットキー電極の作成に
有効である。このようなショットキー電極をＦＥＴのゲ
ート電極に用いると、ピンチオフ電圧の経時的変化が抑
制される。また、本発明をオーミック電極の作製に用い
ることにより、接触抵抗を低減できる。
高い酸化膜の上に形成されていないため、長期間にわた
り安定した特性を得ることができる。特に、本発明は、
界面の特性が顕著に影響するショットキー電極の作成に
有効である。このようなショットキー電極をＦＥＴのゲ
ート電極に用いると、ピンチオフ電圧の経時的変化が抑
制される。また、本発明をオーミック電極の作製に用い
ることにより、接触抵抗を低減できる。
【００１０】このように本発明によれば、ＧａＡｓと電
極との間に酸化膜のない良好な電極形成が可能であり、
長期間にわたって所望の安定した電極特性を得ることが
できる。
極との間に酸化膜のない良好な電極形成が可能であり、
長期間にわたって所望の安定した電極特性を得ることが
できる。
【００１１】
【実施例】本発明の一実施例であるＦＥＴの製造工程を
図１（ａ）〜（ｃ）を用いて説明する。
図１（ａ）〜（ｃ）を用いて説明する。
【００１２】図１（ａ）に示すように、半絶縁性のＧａ
Ａｓ基板１上に０．４μｍ厚のバッファ層２および０．
１μｍ厚のｎ型活性層３（キャリア濃度：１×１０18/c
m3）を順次エピタキシャル成長させる。
Ａｓ基板１上に０．４μｍ厚のバッファ層２および０．
１μｍ厚のｎ型活性層３（キャリア濃度：１×１０18/c
m3）を順次エピタキシャル成長させる。
【００１３】次に、図１（ｂ）に示すように、ＡｕＧｅ
／Ｎｉ／Ａｕの金属層からなるオーミック電極４、５を
形成した後、目的とするゲート電極６に対応した開口部
７を有するレジスト８を形成する。リン酸系エッチング
液により活性層３をエッチングしてリセス構造を形成し
た後、活性層３の表面をＣＦ4 ガスによりプラズマ処理
する。この処理は、バレル型エッチング装置を用い、ガ
ス圧:０．４Torr 、高周波出力１００Ｗで１分間おこな
う。これにより開口部７に露出した活性層３の表面の酸
化膜が取り除かれ、ふっ化物が形成される。
／Ｎｉ／Ａｕの金属層からなるオーミック電極４、５を
形成した後、目的とするゲート電極６に対応した開口部
７を有するレジスト８を形成する。リン酸系エッチング
液により活性層３をエッチングしてリセス構造を形成し
た後、活性層３の表面をＣＦ4 ガスによりプラズマ処理
する。この処理は、バレル型エッチング装置を用い、ガ
ス圧:０．４Torr 、高周波出力１００Ｗで１分間おこな
う。これにより開口部７に露出した活性層３の表面の酸
化膜が取り除かれ、ふっ化物が形成される。
【００１４】その後、図１（ｃ）に示すように、Ｔｉ
（６０ｎｍ）、Ａｌ（３９０ｎｍ）、Ｔｉ（３０ｎｍ）
を真空蒸着により形成し、リフトオフ法によりゲート電
極６のパターンを形成する。
（６０ｎｍ）、Ａｌ（３９０ｎｍ）、Ｔｉ（３０ｎｍ）
を真空蒸着により形成し、リフトオフ法によりゲート電
極６のパターンを形成する。
【００１５】以上の工程により、ゲート電極６とＧａＡ
ｓからなる活性層３の間には酸化膜のない良好なショッ
トキー接合が得られる。
ｓからなる活性層３の間には酸化膜のない良好なショッ
トキー接合が得られる。
【００１６】本実施例によるＦＥＴの高温保管（２９５
℃）時のピンチオフ電圧の経時変化を比較例とともに図
２に示す。比較例のＦＥＴは、プラズマ処理を行なわず
他の工程は実施例と同一の条件で作成した。比較例では
ピンチオフ電圧が時間経過にともない一旦減少し、その
後増大し大きく変化している。しかし、本実施例ではほ
とんど変化がなく、良好なピンチオフ特性が得られてい
ることがわかる。
℃）時のピンチオフ電圧の経時変化を比較例とともに図
２に示す。比較例のＦＥＴは、プラズマ処理を行なわず
他の工程は実施例と同一の条件で作成した。比較例では
ピンチオフ電圧が時間経過にともない一旦減少し、その
後増大し大きく変化している。しかし、本実施例ではほ
とんど変化がなく、良好なピンチオフ特性が得られてい
ることがわかる。
【図１】本発明の一実施例を説明するための断面図。
【図２】ピンチオフ電圧の経時変化を示す図である。
１ 基板
２ バッファ層
３ 活性層
４ ドレイン電極
５ ソース電極
６ ゲート電極
７ 開口
８ レジスト
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 21/338
29/812
Claims (2)
- 【請求項１】 ＧａＡｓを主成分とする化合物半導体表
面をフッ素元素を含有するプラズマにより処理し、 該化合物半導体表面に真空蒸着により電極を形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記電極が前記化合物半導体とショット
キー接合を形成することを特徴とする請求項１記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21048691A JPH0536622A (ja) | 1991-07-29 | 1991-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21048691A JPH0536622A (ja) | 1991-07-29 | 1991-07-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536622A true JPH0536622A (ja) | 1993-02-12 |
Family
ID=16590148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21048691A Pending JPH0536622A (ja) | 1991-07-29 | 1991-07-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536622A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012119636A (ja) * | 2010-12-03 | 2012-06-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
-
1991
- 1991-07-29 JP JP21048691A patent/JPH0536622A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012119636A (ja) * | 2010-12-03 | 2012-06-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001284578A (ja) | 半導体三端子装置 | |
| US4997779A (en) | Method of making asymmetrical gate field effect transistor | |
| US5362658A (en) | Method for producing semiconductor device | |
| JPH0536622A (ja) | 半導体装置の製造方法 | |
| JP2879841B2 (ja) | プレーナ型ダイオードの製造方法 | |
| KR910009315B1 (ko) | 반도체 장치의 제조방법 | |
| US5214003A (en) | Process for producing a uniform oxide layer on a compound semiconductor substrate | |
| KR940006710B1 (ko) | Mes fet의 제조방법 | |
| JP2001308319A (ja) | 絶縁ゲート型化合物半導体装置 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPS6037173A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6057977A (ja) | シヨツトキゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6352473A (ja) | 化合物半導体装置 | |
| JP2628814B2 (ja) | 半導体装置の製造方法 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0770544B2 (ja) | 半導体装置の製造方法 | |
| JPS61171141A (ja) | 半導体装置およびその製造方法 | |
| JPS59127874A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04102326A (ja) | 半導体装置およびその製造方法 | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JPH03185841A (ja) | 半導体装置の製造方法 | |
| JPS62259436A (ja) | 半導体装置およびその製造方法 | |
| JPH05251404A (ja) | 絶縁体層のドライエッチング方法 | |
| JPS61100973A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS6086870A (ja) | 電界効果トランジスタの製造方法 |