KR910009315B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR910009315B1
KR910009315B1 KR1019880010455A KR880010455A KR910009315B1 KR 910009315 B1 KR910009315 B1 KR 910009315B1 KR 1019880010455 A KR1019880010455 A KR 1019880010455A KR 880010455 A KR880010455 A KR 880010455A KR 910009315 B1 KR910009315 B1 KR 910009315B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
manufacturing
substrate
atmosphere
schottky
Prior art date
Application number
KR1019880010455A
Other languages
English (en)
Other versions
KR890004400A (ko
Inventor
기자시 시마다
다쯔오 아끼야마
유다가 고시노
Original Assignee
가부시기가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이찌 filed Critical 가부시기가이샤 도시바
Publication of KR890004400A publication Critical patent/KR890004400A/ko
Application granted granted Critical
Publication of KR910009315B1 publication Critical patent/KR910009315B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66848Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863Lateral single gate transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/2633Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581Deposition of Schottky electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
제1도는 본 발명의 반도체 장치의 제조방법에 사용되는 스핏터링 장치의 일예를 간력적으로 표시한 구성도.
제2a도 내지 제2e도는 본 발명의 제조방법의 일실시예에 있어서의 제조공정을 표시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 스핏터 처리용기 2 : 하부전극
3 : 상부전극 5 : 타겟트
10 : GaAs 기판 13 : WSi-Nx 막
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 GaAs(가륨, 비소)반도체 기판의 표면위에 숏트키(Schottky)전극을 형성하는 방법에 관한 것이다.
종래, GaAs 기판에 MESFET(Metal Semiconductor Field Effect Transistor의 약칭) 혹은 숏트키 다이오드의 숏트기 전극재료를 스핏터링(Sputtering)법 혹은 증착방법에 의하여 퇴적하는 경우, 전처리로서 상기 기판표면의 자연산화막을 제저하기 위하여, 습식잇칭(Etching) 혹은 NH3(암모니아) 프라즈마처리를 실시했다.
상기 전자의 습식잇칭은, 불화암모니움(NH4F), 희불산(HF), 염산(Hcl)등에 의한 화학세정을 하는 것이다. GaAs 기판표면의 자연산호막을 완전히 제거할 수 없다. 또 후자의 NH3프라즈마처리는, 제27회 반도체 집적호로 심포지움 논문집 P.18-23(시마다등에) 표시되어 있는 바와같이, GaAs 기판표면의 자연산화 막을 완전히 제거할 수 있다. 그러나 NH3프라즈마 처리후 숏트키 전극재료를 퇴적하기까지의 사이에, GaAs 기판표면을 대기중에서 바래게 되면, 기판표면에 재차 자연사화막이 발생, 이 자연산화막 위에 숏트키 전극을 형성하고 맡게 된다. 따라서, 숏트키 전극과 GaAs 기판과의 사이에 자연산화막이 존재하게 되어 이상적인 숏트기 접합을 얻을 수 없게 된다. 따라서 숏트키 특성이 분산되거나, n값(환경인자)의 상승이나 ØB(장벽높이)의 저하를 발생하거나 한다.
본 발명은, 상기한 바와같이 GaAs 기판표면의 자연산화막을 프라즈마처리에 의하여 제거한 다음 상기 기판표면위에 숏트키 전극을 퇴적할 때까지의 사이에 기판표면이 대기에서 바래게 됨므로 이상적인 숏트키 접합을 얻을 수 없는 문제를 해결하기 위한 것으로 GaAs 기판위에 자연산화막을 개재시킴이 없이 숏트키 전극을 퇴적시켜서 형성할 수 있어서 이상적인 숏트키 접합을 가진 반도체장치의 제조방법을 제공함을 목적으로 한 것이다.
본 발명의 반도체장치의 제조방법은, 스핏터링 장치의 스핏터 처리용기내에서, GaAs기판표면을 스핏터 잇칭한 다음, 상기 기판표면위에 숏트키 전극재료를 스핏터 퇴적하는 것을 특징으로 한 것이다.
스핏터 잇칭공정과 스핏터 퇴적공정등을 진공용기내에서 연속적으로 실시함으로, GaAs 기판표면위에 자연산화막을 재재시킴이 없이 직접 숏트키 전극을 형성할 수 있고, 이상적인 숏트키 접합을 가진 MESFET, 숏트키 다이오드등을 실현할 수 있다.
이하 도면에 따라 실시예를 상술한다.
제1도는 본 발명의 제조방법에 사용도는 스핏터링 장치의 일예에 대하여 구성을 간략적으로 표시하고 있으며, 즉, 1은 스핏터 처리용기이고, 도시없는 진공펌프에 의하여 소정의 진공상태로 설정된다.
상기 처리용기 1내에는 하부전극 2과 상부전극 3등이 평행으로 대향하여 형성되어 있으며, 상부전극 3의 하면측에는 부위공간에서 상부전극 3을 차폐자재한 셔터 4가 형성되어 있다. 그리고, 상기 하부전극 2위에는, 스핏터링의 대상이 되는 후술하는 바와같은 GaAs 기판 10이 홀더에 유지하고 있으며, 상부전극 3의 하면에는, 예를들면 WSi(탱크스텐 실리사이드)로 된 타아겟트(Target) 5가 설치되어 있다. 또 하부전극 2의 내부에는 처리용기 1외부에서 냉각수가 공급되도록 되어 있으며, 처리용기 1에는 가스도입 구멍 6이 형성되어 있다. 그리고, 처리용기 1의 외부에는 가스공급원(도시없음)이 형성된 외에, 상기 하부전극 2또는 상부전극 3에 고주파 전원 7에서의 고주파 전력(예를들면 13.56MHz)을 인피댄스 정합용 맷칭박스 8를 통하여 절환공급하기 위한 절환수단 9이 형성되어 있다.
다음에 제2a도 내지 (e)를 참조하여 반도체 장치의 제조방법의 일예를 설명한다.
먼저, 제2a도에 표시한 바와같이 예를들면 (100)주면을 갖는 GaAs 기판 11에 Si+(실리콘 이온)을 가속전압 keV, 도오즈량 2.5×1012cm-2의 조건하에서 이온주입을 하고 이중 AsH3(알신)분위기중에서 820℃로 15분간 열처리를 하여 활성화시킴으로서, 기판표면에 n형의 저동도 불순물층 12을 형성한다.
이와같이 형성된 n형 GaAs기판을, 예를들면 NH4F(불화암모니움)으로 화학세정하여 표면의 자연산화막을 불완전하지만 제거한다. 아 상태의 GaAs기판 10을 상기 스핏터 처리용기 1내에 셋트한다. 그리고 이 처리용기 1내를 1×10+4Pa의 고진공이 될 때까지 배기한 다음, 잇칭트 가스로 하여 예를들면 Ar(알곤)가스를 0.8Pa정도로 될 때까지 도입하고, 하부전극 2측에 1KW 정도의 고주파 전력을 투입하여, 기판표면의 스핏터 잇칭을 약 5분간 실시하여 기판표면층을 제2a도에 점선으로 표시한 바와같이 어느정도 제거한다.
이 경우, 타아겟트 5의 오염을 방지하기 위하여 미리 셔터 4를 닫아둔다.
다음에, 처리용기 1내의 전가스압의 10%정도의 분압을 갖도록 N2(질소)가스를 도입하여 Ar+N2의 분위기를 만든다. 그리고, 이번에는 상부전극 3측에 고주파 전력을 공급하여 상기 셔터 4를 열어, 반응성 스핏터링을 하여 제2도(b)에 표시한 바와같이 기판표면위에 탕그스텐 실시사이드의 질화물인 WSi-Nx 막 13을 약 150mm의 두께가 되도록 퇴적한다. 이 경우, 기판표면의 스핏터 잇칭공정에서 기판표면의 스핏터 퇴적 공정까지는, 처리용기 1내인 진공상태에서 연속적으로 실시하고, 이 사이에 기판표면이 대기에 바래는 일이 없게 되므로, 상기 WSi-Nx 막 13과 기판표면과의 사이에 자연산화막이 개재하지 않고 WSi-Nx 막 13은 기판표면 위에 직접 형성된다.
이 다음에는 통상의 공법에 따라서 MESFET 혹은 숏트키 다이오드의 숏트키 전극을 형성한다. 즉 포오토 리소그래피 공법에 의하여 상기 WSi-Nx 막 13위에 솟트키 전극의 기로 대응한다. 예를들면 직경 1mmø의 레지스트 패턴을 형성하고 이것을 마스크로 하여 RIE(반응성 이온잇칭) 혹은 CDE(Chemical Dry Etching)에 의하여 제2c도에 표시한 바와같이 WSi-Nx 막 13의 패터닝을 한다.
다음에, 기판의 양면에 절연 피복으로서 PSG(인규산 유리)막 막 14를 약 400nm의 두께가 되도록 퇴적한 다음 상기 기파 스핏터링에 의한 더메이지를 회복하기 위하여 약 800℃로 10분간의 열처리를 한다음, 오믹크(ohmic)전극을 형성하기 위하여 상기 PSG 막 14을 잇칭프하고, 제2도(d)에 표시한 바와같이 레지스트 패턴 15을 형성하고, 2층의 오믹트 전극재료, 예를들면 하층이 AuGe(금 겔마니움)으로 상층이 Ni(닉켈)의 Ni/AuGe 막 16을 형성한다.
다음에 상기 레지스트 패턴 15을 제거하고, N2가스중에서 430℃로 3분간 열처리하여 합금화를 한다. 이에 따라 제2e도에 표시한 바와같이 숏트키 전극 13 및 오믹크 전극 16을 가진 GaAs 숏트키 다잉드를 얻게 된다. 또 상기 숏트키 전극을 가진 숏트기 다이오드는, 그후의 공정을 거쳐 예를들면 개별부품으로서 완성된다. 또 기판표면의 N형 저농도 불순물층 12중, 오믹크 전극 16의 하부를 저저항화를 위하여 N형 고농도 불순물 영역으로 해도 무방하다. 또 상기 실시예에서는 타아겟트 재료로서 WSi를 이용했으나 이에 한하지 않고, 기타의 고융점 금속(W, WNx, Ti등)을 사용해도 되며, 이에 대응하여 스핏터 퇴적공정에서 사용하는 불활성 가스의 종류를 적의 선정하면 된다.
상기 실시예의 제조방법에 의하면 스핏터 잇칭공정과 스핏터 퇴적공정등을 진공용기에 내에서 연속적으로 실시함으로, GaAs 기판표면위에 자연산화막을 개재시킴이 없이 직접으로 숏트키 전극을 형성할 수 있어서 이상적인 숏트키 접합을 가진 숏트키 다이오드, MESFET를 실현할 수가 있다.
이로인하여 상기 실시예에 의하여 제조된 숏트키 다이오드의 특성은 스핏터 잇칭을 하지 않고 제조된 쇼트키 다이오드의 특성에 비하여 다음 표에 표시된 바와같이 개선되었다.
여기서 반도체의 웨이퍼면내의 5점에서 각 다이오드의 특성을 평균치를 표시하고 있다.
Figure kpo00001
상기 표에 있어서 숏트키 전극의 재료 WSi-Nx는 W와 Si과의 성분비는 1 : 0.6이며, 본 예시의 것은 잇칭에 의한 더메이지는 없고, n치(환경인자)와 ØB(장벽높이)의 저열을 초래함이 없고 역전압(VR)바이어스시의 리이크 전류는 대단히 적어져 있음을 알 수 있다.
상술한 바와같이, 본 발명의 반도체 장치의 제조방법에 의하면, GaAs 기판위에 자연산화막을 개재함이 없이 숏트키 전극을 퇴적형성할 수 있어서, 이상적인 숏트키 특성을 가진 반도체 장치를 제조할 수가 있다.

Claims (4)

  1. 스핏터링 장치의 스핏터 처리용기 내에서 GaAs 기판의 표면을 스핏터 잇칭을 한다음, 상기 기판을 대기에 바램이 없이, 동일처리 용기내에서 상기 기판표면위에 숏트키 전극재료를 스핏터 퇴적함으로서, 숏트키 전극을 가진 반도체 장치를 제조하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 상기 스핏터 잇칭 전에 GaAs 기판을 화학세정하여 두는 것을 특징으로 하는 제1항 기재의 반도체 장치의 제조방법.
  3. 상기 스핏터 잇칭 및 스핏터 퇴적은 각각 불활성 가스 분위기 중에서, 각 대응하여 사이 기판 및 고융점금속을 타아겟트로 하여 실시하는 것을 특징으로 하는 제1항 기재의 반도체 장치의 제조방법.
  4. 상기 스핏터 잇칭은 Ar의 분위기 중에서 실시하고, 스핏터 잇칭은 Ar+N2의 분위기 중에서 WSi를 타아겟트로 하여 실시하는 것을 특징으로 하는 제1항 내지 제3항중 어느 일항기재의 반도체 장치의 제조방법.
KR1019880010455A 1987-08-21 1988-08-17 반도체 장치의 제조방법 KR910009315B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-207540 1987-08-21
JP62207540A JPS6450527A (en) 1987-08-21 1987-08-21 Manufacture of semiconductor device
JP?62-207540 1987-08-21

Publications (2)

Publication Number Publication Date
KR890004400A KR890004400A (ko) 1989-04-21
KR910009315B1 true KR910009315B1 (ko) 1991-11-09

Family

ID=16541419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880010455A KR910009315B1 (ko) 1987-08-21 1988-08-17 반도체 장치의 제조방법

Country Status (3)

Country Link
EP (1) EP0304073A3 (ko)
JP (1) JPS6450527A (ko)
KR (1) KR910009315B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106771A (en) * 1991-06-05 1992-04-21 At&T Bell Laboratories GaAs MESFETs with enhanced Schottky barrier
JP2741745B2 (ja) * 1995-03-24 1998-04-22 工業技術院長 半導体電極形成方法および装置
CN102914678B (zh) * 2011-09-26 2013-06-05 北京航天时代光电科技有限公司 罐体式三相光学电压互感器
DE102015101966B4 (de) * 2015-02-11 2021-07-08 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164527A (en) * 1980-05-22 1981-12-17 Toshiba Corp Manufacture of semiconductor device
JPS5749229A (en) * 1980-09-09 1982-03-23 Toshiba Corp Manufacture of gaas device
JPS60173872A (ja) * 1984-02-10 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer

Also Published As

Publication number Publication date
EP0304073A3 (en) 1991-01-30
EP0304073A2 (en) 1989-02-22
KR890004400A (ko) 1989-04-21
JPS6450527A (en) 1989-02-27

Similar Documents

Publication Publication Date Title
JP2003209124A (ja) 電界効果半導体素子の製造方法及び電界効果半導体素子
KR900005560B1 (ko) 반도체장치 및 그 제조방법
US5902130A (en) Thermal processing of oxide-compound semiconductor structures
US5229323A (en) Method for manufacturing a semiconductor device with Schottky electrodes
KR910009315B1 (ko) 반도체 장치의 제조방법
KR940007668B1 (ko) 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
US5459087A (en) Method of fabricating a multi-layer gate electrode with annealing step
EP0208851A1 (en) Fabricating a semiconductor device by means of molecular beam epitaxy
US4581076A (en) Selectively implanting GaAs semiconductor substrates through a metallic layer
JPH0361346B2 (ko)
Shul et al. Plasma‐induced damage of GaAs during etching of refractory metal contacts
GB2074374A (en) Method of making field effect transistors
Meyer et al. Defect generation by Schottky contacts on n‐GaAs
JPS6292327A (ja) 半導体装置及びその製造方法
JP2753023B2 (ja) 半導体装置の製造方法
Sehgal et al. (n) GaAs/Ti/Pt/Au Schottky contacts and their effect on MESFET's dc parameters
KR0137555B1 (ko) 갈륨비소 화합물 반도체소자의 오옴익 전극 형성방법
US5956604A (en) Ohmic contact to Gallium Arsenide using epitaxially deposited Cobalt Digermanide
JP3017509B2 (ja) 化合物半導体ウェーハおよびその製造方法
JP4186267B2 (ja) 化合物半導体装置の製造方法
JPH0213929B2 (ko)
JPH0354851B2 (ko)
JPH03289142A (ja) 化合物半導体装置の製造方法
JPS59181066A (ja) 半導体装置の製造方法
JPH0883811A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071029

Year of fee payment: 17

EXPY Expiration of term