JPH0883811A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0883811A JPH0883811A JP6534191A JP6534191A JPH0883811A JP H0883811 A JPH0883811 A JP H0883811A JP 6534191 A JP6534191 A JP 6534191A JP 6534191 A JP6534191 A JP 6534191A JP H0883811 A JPH0883811 A JP H0883811A
- Authority
- JP
- Japan
- Prior art keywords
- film
- vapor
- inp substrate
- deposited film
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】ＩｎＰなどIII-Ｖ族化合物半導体に作成した絶
縁膜上に安定性・均一性に優れた特性を有するショット
キー接合を形成する方法を提供するものである。 【構成】半導体上にＰ2Ｏ5（五酸化リン）を蒸着し熱処
理後、酸素プラズマで処理を行う、または、蒸着・熱処
理後水洗し、真空中で熱処理するものである。
縁膜上に安定性・均一性に優れた特性を有するショット
キー接合を形成する方法を提供するものである。 【構成】半導体上にＰ2Ｏ5（五酸化リン）を蒸着し熱処
理後、酸素プラズマで処理を行う、または、蒸着・熱処
理後水洗し、真空中で熱処理するものである。
Description
【０００１】
【産業上の利用分野】本発明は、ＩｎＰなどのIII-Ｖ族
化合物半導体上にショットキー電極を形成する製造方法
に関する。
化合物半導体上にショットキー電極を形成する製造方法
に関する。
【０００２】
【従来の技術】現在、マイクロ波半導体装置に用いられ
る半導体材料としてＧａＡｓが主に用いれている。Ｉｎ
Ｐは、ＧａＡｓよりも電子移動度・飽和ドリフト速度が
大きく、しかも熱伝導率が大きいなどの特性を備えてい
る。このため、ＩｎＰは、ＧａＡｓよりも優れた高周波
動作可能な半導体装置を作成できる半導体材料として注
目されている。しかし、ＩｎＰに対して、ショットキー
障壁の高さ（バリアハイト）が高く、かつ逆方向リーク
電流の少ないショットキー接合は得られていない。この
ため、ＩｎＰ上のショットキー接合を利用したダイオー
ドやＭＥＳＦＥＴなどは実用化されていない。
る半導体材料としてＧａＡｓが主に用いれている。Ｉｎ
Ｐは、ＧａＡｓよりも電子移動度・飽和ドリフト速度が
大きく、しかも熱伝導率が大きいなどの特性を備えてい
る。このため、ＩｎＰは、ＧａＡｓよりも優れた高周波
動作可能な半導体装置を作成できる半導体材料として注
目されている。しかし、ＩｎＰに対して、ショットキー
障壁の高さ（バリアハイト）が高く、かつ逆方向リーク
電流の少ないショットキー接合は得られていない。この
ため、ＩｎＰ上のショットキー接合を利用したダイオー
ドやＭＥＳＦＥＴなどは実用化されていない。
【０００３】ショットキー接合を構成する金属電極と半
導体の間に厚みが１００Å以下の絶縁膜を設けると、電
子が絶縁膜をトンネル効果で突き抜けることができる。
このため、実効的なバリアハイトが高く、理想因子が小
さいショットキー構造が得られる。
導体の間に厚みが１００Å以下の絶縁膜を設けると、電
子が絶縁膜をトンネル効果で突き抜けることができる。
このため、実効的なバリアハイトが高く、理想因子が小
さいショットキー構造が得られる。
【０００４】そこで、従来、ＩｎＰと金属電極との間
に、熱ＣＶＤ法、陽極酸化法、化学的処理などの手法を
用いて形成した１００Å以下の薄い絶縁膜を入れること
が試みられた。しかしながら、これらの方法により作成
したＩｎＰのショットキーダイオードでは、バリアハイ
トΦｂが低い（０．５ｅＶ以下）、逆方向リーク電流が
大きい、あるいは、順方向電流−電圧特性における理想
因子ｎが悪い（１．５以上）特性しか得られなかった。
に、熱ＣＶＤ法、陽極酸化法、化学的処理などの手法を
用いて形成した１００Å以下の薄い絶縁膜を入れること
が試みられた。しかしながら、これらの方法により作成
したＩｎＰのショットキーダイオードでは、バリアハイ
トΦｂが低い（０．５ｅＶ以下）、逆方向リーク電流が
大きい、あるいは、順方向電流−電圧特性における理想
因子ｎが悪い（１．５以上）特性しか得られなかった。
【０００５】本出願人らは先に、ＩｎＰ基板上に、Ｐ2
Ｏ5をソースとして窒素雰囲気中で抵抗加熱によりＰｘ
Ｏｙ膜の蒸着を行った後、酸素及び不活性ガス中での熱
処理を行ってＩｎＰｘＯｙ絶縁膜を形成することで、優
れた特性のショットキー接合を作成する方法を開発し、
提案した（ＰＣＴ／ＪＰ８９／０００６０）。
Ｏ5をソースとして窒素雰囲気中で抵抗加熱によりＰｘ
Ｏｙ膜の蒸着を行った後、酸素及び不活性ガス中での熱
処理を行ってＩｎＰｘＯｙ絶縁膜を形成することで、優
れた特性のショットキー接合を作成する方法を開発し、
提案した（ＰＣＴ／ＪＰ８９／０００６０）。
【０００６】
【発明が解決しようとする課題】しかし、上記の方法に
よる絶縁膜は、安定性・均一性に関して充分なものでは
ない。つまり、絶縁膜形成し直ちにメタルマスクなどを
用いてショットキー接合を構成する金属電極を作成した
場合、優れたショットキー接合の特性が得られる。とこ
ろが、絶縁膜の表面にフォトレジスト等の膜を形成・除
去した後に金属電極を作成した場合、ショットキー接合
の特性が劣化し不均一となり充分な特性が得られない。
そのため、複雑な構造のダイオードやＭＥＳＦＥＴを作
成する場合、所定の特性が得られないという問題があっ
た。
よる絶縁膜は、安定性・均一性に関して充分なものでは
ない。つまり、絶縁膜形成し直ちにメタルマスクなどを
用いてショットキー接合を構成する金属電極を作成した
場合、優れたショットキー接合の特性が得られる。とこ
ろが、絶縁膜の表面にフォトレジスト等の膜を形成・除
去した後に金属電極を作成した場合、ショットキー接合
の特性が劣化し不均一となり充分な特性が得られない。
そのため、複雑な構造のダイオードやＭＥＳＦＥＴを作
成する場合、所定の特性が得られないという問題があっ
た。
【０００７】この発明の目的は、絶縁膜の表面にフォト
レジスト等の膜を形成・除去した後にも、順方向電流−
電圧特性が均一で実効的なバリアハイトが高く、逆方向
の電流リークが少ないという優れた特性を有するショッ
トキー接合をＩｎＰなどIII-Ｖ族化合物半導体上に形成
する方法を提供するものである。
レジスト等の膜を形成・除去した後にも、順方向電流−
電圧特性が均一で実効的なバリアハイトが高く、逆方向
の電流リークが少ないという優れた特性を有するショッ
トキー接合をＩｎＰなどIII-Ｖ族化合物半導体上に形成
する方法を提供するものである。
【０００８】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、Ｉｎ（インジウム）およびＰ（リン）を
含むIII-Ｖ族化合物半導体上にＰ2Ｏ5（五酸化リン）を
蒸着して蒸着膜を形成する工程と、該蒸着膜を酸素雰囲
気および／または不活性雰囲気において熱処理を行う工
程と、該蒸着膜を酸素プラズマで処理する工程と、該蒸
着膜上に、前記III-Ｖ族化合物半導体とショットキー接
合を形成する電極を形成する工程とを順次行なうことを
要旨とするものである。なお、酸素プラズマでの処理は
通常３分以上６０分以下行なう。
の製造方法は、Ｉｎ（インジウム）およびＰ（リン）を
含むIII-Ｖ族化合物半導体上にＰ2Ｏ5（五酸化リン）を
蒸着して蒸着膜を形成する工程と、該蒸着膜を酸素雰囲
気および／または不活性雰囲気において熱処理を行う工
程と、該蒸着膜を酸素プラズマで処理する工程と、該蒸
着膜上に、前記III-Ｖ族化合物半導体とショットキー接
合を形成する電極を形成する工程とを順次行なうことを
要旨とするものである。なお、酸素プラズマでの処理は
通常３分以上６０分以下行なう。
【０００９】または、Ｉｎ（インジウム）およびＰ（リ
ン）を含むIII-Ｖ族化合物半導体上にＰ2Ｏ5（五酸化リ
ン）を蒸着して蒸着膜を形成する工程と、該蒸着膜を酸
素雰囲気および／または不活性雰囲気において熱処理を
行う工程と、該蒸着膜を水洗する工程と、該蒸着膜を真
空中で熱処理する工程と、該蒸着膜上に、前記III-Ｖ族
化合物半導体とショットキー接合を形成する電極を形成
する工程とを順次行なうことをを要旨とするものであ
る。なお、真空中での熱処理は、１００ｔｏｒｒ以下の
真空度で１５０℃〜２５０℃において１５分〜６０分間
程度行なう。
ン）を含むIII-Ｖ族化合物半導体上にＰ2Ｏ5（五酸化リ
ン）を蒸着して蒸着膜を形成する工程と、該蒸着膜を酸
素雰囲気および／または不活性雰囲気において熱処理を
行う工程と、該蒸着膜を水洗する工程と、該蒸着膜を真
空中で熱処理する工程と、該蒸着膜上に、前記III-Ｖ族
化合物半導体とショットキー接合を形成する電極を形成
する工程とを順次行なうことをを要旨とするものであ
る。なお、真空中での熱処理は、１００ｔｏｒｒ以下の
真空度で１５０℃〜２５０℃において１５分〜６０分間
程度行なう。
【００１０】望ましくは、ＩｎＰ、ＩｎＧａＡｓＰなど
のＩｎおよびＰを含むIII-Ｖ族化合物半導体基板上に、
窒素、不活性ガスなどの雰囲気中でＰ2Ｏ5を加熱し昇華
させて蒸着する。この後、半導体基板を酸素雰囲気にお
いて２５０℃以上３６０℃以下の所定温度で３０分以上
の熱処理を行う。次に、窒素、不活性ガスなどの不活性
雰囲気において前記所定温度より２０℃（もしくは、１
０〜４０℃）高い温度で３０分以上の熱処理を行うこと
が望ましい。
のＩｎおよびＰを含むIII-Ｖ族化合物半導体基板上に、
窒素、不活性ガスなどの雰囲気中でＰ2Ｏ5を加熱し昇華
させて蒸着する。この後、半導体基板を酸素雰囲気にお
いて２５０℃以上３６０℃以下の所定温度で３０分以上
の熱処理を行う。次に、窒素、不活性ガスなどの不活性
雰囲気において前記所定温度より２０℃（もしくは、１
０〜４０℃）高い温度で３０分以上の熱処理を行うこと
が望ましい。
【００１１】ショットキー接合を形成する電極として
は、Ａｕ、Ｐｄ、Ｍｏなどの金属電極などを用いること
ができる。なお、Ａｌなどの酸化リンの蒸着膜と反応す
る金属を用いることはできない。
は、Ａｕ、Ｐｄ、Ｍｏなどの金属電極などを用いること
ができる。なお、Ａｌなどの酸化リンの蒸着膜と反応す
る金属を用いることはできない。
【００１２】
【作用】蒸着膜を酸素プラズマで処理すること、また
は、蒸着膜を水洗し真空中で熱処理することにより、絶
縁膜となる蒸着膜内の残留不純物（水分、五酸化りんな
ど）を除去することができ、絶縁膜の安定性が向上す
る。
は、蒸着膜を水洗し真空中で熱処理することにより、絶
縁膜となる蒸着膜内の残留不純物（水分、五酸化りんな
ど）を除去することができ、絶縁膜の安定性が向上す
る。
【００１３】
［実施例１］本発明に係る半導体装置の製造方法の第１
の実施例として、図１に断面図を示すショットキーダイ
オードの製造方法について以下に説明する。
の実施例として、図１に断面図を示すショットキーダイ
オードの製造方法について以下に説明する。
【００１４】キャリア濃度が１〜２０×１０16／ｃｍ3
のｎ型のＩｎＰ基板１の表面をレジスト膜等で覆い、裏
面にＡｕＧｅ／Ｎｉ／Ａｕ層からなるオーミック電極４
を形成する。次に、窒素雰囲気において硫酸系もしくは
リン酸系などからなるエッチャントを用いて、ＩｎＰ基
板１の表面処理を行い、自然酸化物を除去する。
のｎ型のＩｎＰ基板１の表面をレジスト膜等で覆い、裏
面にＡｕＧｅ／Ｎｉ／Ａｕ層からなるオーミック電極４
を形成する。次に、窒素雰囲気において硫酸系もしくは
リン酸系などからなるエッチャントを用いて、ＩｎＰ基
板１の表面処理を行い、自然酸化物を除去する。
【００１５】その後直ちに、ＩｎＰ基板１の表面にＰｘ
Ｏｙを蒸着する。この蒸着は、窒素雰囲気に設置される
この蒸着装置を用いて行なわれ、蒸着ソースとしてはＰ
2Ｏ5粉末が用いられる。Ｐ2Ｏ5粉末を３１０℃（２５０
〜４００℃でもよい）に加熱し、昇華させるとともに、
ＩｎＰ基板１の裏面を２８０℃（２００〜３００℃でも
よい）に加熱し、１〜７分間でＩｎＰ基板１の表面にＰ
2Ｏ5膜を蒸着する。Ｐ2Ｏ5膜を蒸着したＩｎＰ基板１を
大気圧の酸素雰囲気中において３００〜３６０℃の温度
で３０〜６０分間の熱処理を行う。
Ｏｙを蒸着する。この蒸着は、窒素雰囲気に設置される
この蒸着装置を用いて行なわれ、蒸着ソースとしてはＰ
2Ｏ5粉末が用いられる。Ｐ2Ｏ5粉末を３１０℃（２５０
〜４００℃でもよい）に加熱し、昇華させるとともに、
ＩｎＰ基板１の裏面を２８０℃（２００〜３００℃でも
よい）に加熱し、１〜７分間でＩｎＰ基板１の表面にＰ
2Ｏ5膜を蒸着する。Ｐ2Ｏ5膜を蒸着したＩｎＰ基板１を
大気圧の酸素雰囲気中において３００〜３６０℃の温度
で３０〜６０分間の熱処理を行う。
【００１６】その後、大気圧の窒素雰囲気中において３
２０〜３８０℃の温度で３０〜６０分間の熱処理を行
う。これにより、リン酸化物（ＩｎＰｘＯｙ：ｘ〉０，
Ｙ〉０））からなる絶縁膜２がＩｎＰ基板１の表面に形
成される。絶縁膜２の厚みを１００Å以下（望ましく
は、６０〜８０Å）とするように上記の蒸着条件および
熱処理条件を調整している。
２０〜３８０℃の温度で３０〜６０分間の熱処理を行
う。これにより、リン酸化物（ＩｎＰｘＯｙ：ｘ〉０，
Ｙ〉０））からなる絶縁膜２がＩｎＰ基板１の表面に形
成される。絶縁膜２の厚みを１００Å以下（望ましく
は、６０〜８０Å）とするように上記の蒸着条件および
熱処理条件を調整している。
【００１７】その後直ちに、ＩｎＰ基板１をバレル型プ
ラズマアッシング装置内に装着し、酸素プラズマに絶縁
膜２を約１０分間曝した。
ラズマアッシング装置内に装着し、酸素プラズマに絶縁
膜２を約１０分間曝した。
【００１８】次に、絶縁膜２上にフォトレジスト膜を形
成し、通常のリソグラフィー工程を用いて直径１ｍｍの
ショットキー電極３の位置に対応する開口部を形成す
る。全面にＡｕ膜を真空蒸着法で形成し、フォトレジス
ト膜を溶解除去することで所定形状のショットキー電極
３を形成する。
成し、通常のリソグラフィー工程を用いて直径１ｍｍの
ショットキー電極３の位置に対応する開口部を形成す
る。全面にＡｕ膜を真空蒸着法で形成し、フォトレジス
ト膜を溶解除去することで所定形状のショットキー電極
３を形成する。
【００１９】こうして得られたショットキーダイオード
の順方向電流−電圧特性を測定したところ、ダイオード
特性の良否を示す理想因子ｎは１.４、バリアハイトΦ
ｂは０.９３ｅＶであった。さらに逆方向の電流−電圧
特性を測定したところ、−３Ｖの印加時においてリーク
電流は９０〜９８ｎＡ／ｃｍ2と非常に小さく、かつ、
基板面内において均一であった。
の順方向電流−電圧特性を測定したところ、ダイオード
特性の良否を示す理想因子ｎは１.４、バリアハイトΦ
ｂは０.９３ｅＶであった。さらに逆方向の電流−電圧
特性を測定したところ、−３Ｖの印加時においてリーク
電流は９０〜９８ｎＡ／ｃｍ2と非常に小さく、かつ、
基板面内において均一であった。
【００２０】［実施例２］本発明に係る半導体装置の製
造方法の第２の実施例として、図１に断面図を示すショ
ットキーダイオードの製造方法について以下に説明す
る。
造方法の第２の実施例として、図１に断面図を示すショ
ットキーダイオードの製造方法について以下に説明す
る。
【００２１】ＩｎＰ基板１の表面にＰｘＯｙを蒸着し、
酸素雰囲気中および窒素雰囲気中において熱処理を行う
までは第１の実施例と同一であるので説明を省略する。
窒素雰囲気中の熱処理後直ちに、ＩｎＰ基板１を超純水
（比抵抗１８ＭΩ以上）により３〜５分間流水洗浄す
る。乾燥窒素ガスを吹き付けることによりＩｎＰ基板１
を乾燥した後、真空中（１０ｔｏｒｒ）で１７５℃に加
熱して３０分間ベーキングする。次に、第１の実施例と
同一のリソグラフィー工程を用いて所定形状のショット
キー電極３を形成する。
酸素雰囲気中および窒素雰囲気中において熱処理を行う
までは第１の実施例と同一であるので説明を省略する。
窒素雰囲気中の熱処理後直ちに、ＩｎＰ基板１を超純水
（比抵抗１８ＭΩ以上）により３〜５分間流水洗浄す
る。乾燥窒素ガスを吹き付けることによりＩｎＰ基板１
を乾燥した後、真空中（１０ｔｏｒｒ）で１７５℃に加
熱して３０分間ベーキングする。次に、第１の実施例と
同一のリソグラフィー工程を用いて所定形状のショット
キー電極３を形成する。
【００２２】こうして得られたショットキーダイオード
の順方向電流−電圧特性を測定したところ、ダイオード
特性の良否を示す理想因子ｎは１.０３±０．００７、
バリアハイトΦｂは０.９３±０．０４ｅＶであった。
さらに逆方向の電流−電圧特性を測定したところ、−３
Ｖの印加時においてリーク電流は４０〜４００ｎＡ／ｃ
ｍ2であった。
の順方向電流−電圧特性を測定したところ、ダイオード
特性の良否を示す理想因子ｎは１.０３±０．００７、
バリアハイトΦｂは０.９３±０．０４ｅＶであった。
さらに逆方向の電流−電圧特性を測定したところ、−３
Ｖの印加時においてリーク電流は４０〜４００ｎＡ／ｃ
ｍ2であった。
【００２３】［比較例］比較例として、ＩｎＰ基板１の
表面にＰｘＯｙを蒸着し、酸素雰囲気中および窒素雰囲
気中において熱処理を行うまでは第１のおよび第２の実
施例と同一とし、蒸着膜の酸素プラズマでの処理および
真空中の熱処理を行なわない工程によりショットキーダ
イオードを作成した。
表面にＰｘＯｙを蒸着し、酸素雰囲気中および窒素雰囲
気中において熱処理を行うまでは第１のおよび第２の実
施例と同一とし、蒸着膜の酸素プラズマでの処理および
真空中の熱処理を行なわない工程によりショットキーダ
イオードを作成した。
【００２４】こうして得られたショットキーダイオード
の順方向電流−電圧特性を測定したところ、ダイオード
特性の良否を示す理想因子ｎは１.５２±０．０２４、
バリアハイトΦｂは０.８６±０．１７ｅＶであった。
さらに逆方向の電流−電圧特性を測定したところ、−３
Ｖの印加時においてリーク電流は４０〜４００ｎＡ／ｃ
ｍ2であった。
の順方向電流−電圧特性を測定したところ、ダイオード
特性の良否を示す理想因子ｎは１.５２±０．０２４、
バリアハイトΦｂは０.８６±０．１７ｅＶであった。
さらに逆方向の電流−電圧特性を測定したところ、−３
Ｖの印加時においてリーク電流は４０〜４００ｎＡ／ｃ
ｍ2であった。
【００２５】以上の結果から、実施例１の酸素プラズマ
の処理を行なった場合、リーク電流が顕著に減少し、ダ
イオード特性の均一性が向上することが分かる。また、
実施例２の真空中の熱処理を行なった場合、理想因子ｎ
およびバリアハイトΦｂの均一性が著しく向上する。
の処理を行なった場合、リーク電流が顕著に減少し、ダ
イオード特性の均一性が向上することが分かる。また、
実施例２の真空中の熱処理を行なった場合、理想因子ｎ
およびバリアハイトΦｂの均一性が著しく向上する。
【００２６】
【発明の効果】以上説明したように本発明による半導体
装置の製造方法は、Ｉｎ（インジウム）およびＰ（リ
ン）を含むIII-Ｖ族化合物半導体上にＰ2Ｏ5（五酸化リ
ン）を蒸着して蒸着膜を形成する工程と、該蒸着膜を酸
素雰囲気および／または不活性雰囲気において熱処理を
行う工程と、該蒸着膜を酸素プラズマで処理する工程
と、該蒸着膜上に、前記III-Ｖ族化合物半導体とショッ
トキー接合を形成する電極を形成する工程とを順次行な
うことを要旨とするものである。
装置の製造方法は、Ｉｎ（インジウム）およびＰ（リ
ン）を含むIII-Ｖ族化合物半導体上にＰ2Ｏ5（五酸化リ
ン）を蒸着して蒸着膜を形成する工程と、該蒸着膜を酸
素雰囲気および／または不活性雰囲気において熱処理を
行う工程と、該蒸着膜を酸素プラズマで処理する工程
と、該蒸着膜上に、前記III-Ｖ族化合物半導体とショッ
トキー接合を形成する電極を形成する工程とを順次行な
うことを要旨とするものである。
【００２７】または、Ｉｎ（インジウム）およびＰ（リ
ン）を含むIII-Ｖ族化合物半導体上にＰ2Ｏ5（五酸化リ
ン）を蒸着して蒸着膜を形成する工程と、該蒸着膜を酸
素雰囲気および／または不活性雰囲気において熱処理を
行う工程と、該蒸着膜を水洗する工程と、該蒸着膜を真
空中で熱処理する工程と、該蒸着膜上に、前記III-Ｖ族
化合物半導体とショットキー接合を形成する電極を形成
する工程とを順次行なうことをを要旨とするものであ
る。
ン）を含むIII-Ｖ族化合物半導体上にＰ2Ｏ5（五酸化リ
ン）を蒸着して蒸着膜を形成する工程と、該蒸着膜を酸
素雰囲気および／または不活性雰囲気において熱処理を
行う工程と、該蒸着膜を水洗する工程と、該蒸着膜を真
空中で熱処理する工程と、該蒸着膜上に、前記III-Ｖ族
化合物半導体とショットキー接合を形成する電極を形成
する工程とを順次行なうことをを要旨とするものであ
る。
【００２８】本発明により、絶縁膜となる蒸着膜内の残
留不純物（水分、五酸化りんなど）を除去することがで
き、絶縁膜の安定性が向上し、均一で良好なショットキ
ー接合の特性を示すショットキー電極の作製が可能とな
る。したがって、インジウムリン等を用いたショットキ
ーダイオード及びＭＥＳＦＥＴなどの製造における均一
性・生産性が向上するものである。
留不純物（水分、五酸化りんなど）を除去することがで
き、絶縁膜の安定性が向上し、均一で良好なショットキ
ー接合の特性を示すショットキー電極の作製が可能とな
る。したがって、インジウムリン等を用いたショットキ
ーダイオード及びＭＥＳＦＥＴなどの製造における均一
性・生産性が向上するものである。
【図１】本発明の実施例により製造されたショットキー
ダイオードを説明するための断面図である。
ダイオードを説明するための断面図である。
１…ＩｎＰ基板、 ２…絶縁膜、３…ショットキー
電極、４…オーミック電極。
電極、４…オーミック電極。
Claims (2)
- 【請求項１】 Ｉｎ（インジウム）およびＰ（リン）を
含むIII-Ｖ族化合物半導体上にＰ2Ｏ5（五酸化リン）を
蒸着して蒸着膜を形成する工程と、 該蒸着膜を酸素雰囲気および／または不活性雰囲気にお
いて熱処理を行う工程と、 該蒸着膜を酸素プラズマで処理する工程と、 該蒸着膜上に、前記III-Ｖ族化合物半導体とショットキ
ー接合を形成する電極を形成する工程とを順次行なうこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 Ｉｎ（インジウム）およびＰ（リン）を
含むIII-Ｖ族化合物半導体上にＰ2Ｏ5（五酸化リン）を
蒸着して蒸着膜を形成する工程と、 該蒸着膜を酸素雰囲気および／または不活性雰囲気にお
いて熱処理を行う工程と、 該蒸着膜を水洗する工程と、 該蒸着膜を真空中で熱処理する工程と、 該蒸着膜上に、前記III-Ｖ族化合物半導体とショットキ
ー接合を形成する電極を形成する工程とを順次行なうこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6534191A JPH0883811A (ja) | 1991-03-07 | 1991-03-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6534191A JPH0883811A (ja) | 1991-03-07 | 1991-03-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883811A true JPH0883811A (ja) | 1996-03-26 |
Family
ID=13284150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6534191A Pending JPH0883811A (ja) | 1991-03-07 | 1991-03-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0883811A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737904A (ja) * | 1993-07-20 | 1995-02-07 | Fujitsu Ltd | 半導体装置、その製造方法、及びその製造装置 |
-
1991
- 1991-03-07 JP JP6534191A patent/JPH0883811A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737904A (ja) * | 1993-07-20 | 1995-02-07 | Fujitsu Ltd | 半導体装置、その製造方法、及びその製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3386207B2 (ja) | Ｉｉｉ−ｖ族物質のヘテロ構造のエッチング方法 | |
| US5073812A (en) | Heterojunction bipolar transistor | |
| EP0507434B1 (en) | Method of making semiconductor devices | |
| KR100254715B1 (ko) | 매우높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법 | |
| JPH0883811A (ja) | 半導体装置の製造方法 | |
| KR910009315B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPS62139354A (ja) | ダブルヘテロ接合バイポ−ラトランジスタ及びその製法 | |
| JPH04132261A (ja) | 半導体装置の製造方法 | |
| JP2596027B2 (ja) | 化合物半導体結晶成長方法及び結晶成長装置 | |
| JP2746241B2 (ja) | アロイ・オーミック・コンタクト電極及びその形成方法 | |
| JPS6266629A (ja) | 薄膜形成方法 | |
| JPH01211970A (ja) | 横型バイポーラトランジスタの製造方法 | |
| US5956604A (en) | Ohmic contact to Gallium Arsenide using epitaxially deposited Cobalt Digermanide | |
| JPH01144681A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61171141A (ja) | 半導体装置およびその製造方法 | |
| CN116913769A (zh) | 半导体器件的制造方法和半导体器件 | |
| KR0156446B1 (ko) | 자기정열법에 의한 3극 필드 에미터 제조방법 | |
| JPH04155817A (ja) | 化合物半導体基板の表面清浄化法 | |
| JPH0457367A (ja) | 半導体装置の製造方法 | |
| JPS6222429A (ja) | 化合物半導体装置の電極の製造方法 | |
| JPS6390127A (ja) | オ−ミツク電極の形成方法 | |
| JPS6279618A (ja) | 半導体装置の製造方法 | |
| JPS61154069A (ja) | 電極の形成方法 | |
| JPH0551177B2 (ja) |