JPS6086872A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6086872A JPS6086872A JP19557983A JP19557983A JPS6086872A JP S6086872 A JPS6086872 A JP S6086872A JP 19557983 A JP19557983 A JP 19557983A JP 19557983 A JP19557983 A JP 19557983A JP S6086872 A JPS6086872 A JP S6086872A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- semiconductor layer
- contact
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 35
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 11
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910005540 GaP Inorganic materials 0.000 claims description 3
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 11
- 230000005684 electric field Effects 0.000 abstract description 2
- 125000005842 heteroatom Chemical group 0.000 abstract 2
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000009740 moulding (composite fabrication) Methods 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- OEYOHULQRFXULB-UHFFFAOYSA-N arsenic trichloride Chemical compound Cl[As](Cl)Cl OEYOHULQRFXULB-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｔａ＞ 発明の技術分野
本発明は半導体装置、特に２次元電子ガスの面濃度が増
大し、かつ工業的実施に適する構造を有する半導体装置
に関する。
大し、かつ工業的実施に適する構造を有する半導体装置
に関する。
（ｂ） 技術の背景
電子計算機などの性能の一層の向上全志向して半導体装
置の高速化、低消＊冠力化が推進されており、キャリア
移動度がシリコン（Ｓｌ）より遥に大きい砒化ガリウム
（ＧａＡｓ ）などの化合物半導体を用いる半導体装置
が多く開発されている。
置の高速化、低消＊冠力化が推進されており、キャリア
移動度がシリコン（Ｓｌ）より遥に大きい砒化ガリウム
（ＧａＡｓ ）などの化合物半導体を用いる半導体装置
が多く開発されている。
従来の構造の８１もしくはＧａＡｓ等の半導体装置にお
いては、キャリアは不純物イオンが存在している半導体
空間内を移動する。この移動に際してキャリアは格子振
動および不純物イオンによって散乱を受けるが、格子振
動による散乱の確率を小さくするために温度を低下させ
ると不純物イオンによる散乱の確率が大きくなり、キャ
リアの移動度はこれによって制限される。
いては、キャリアは不純物イオンが存在している半導体
空間内を移動する。この移動に際してキャリアは格子振
動および不純物イオンによって散乱を受けるが、格子振
動による散乱の確率を小さくするために温度を低下させ
ると不純物イオンによる散乱の確率が大きくなり、キャ
リアの移動度はこれによって制限される。
この不純物散乱効果を排除するために、不純物が添加さ
れる領域とキャリアが移動する領域と金へテロ接合界面
によって空間的に分離して、特に低温におけるキャリア
の移動度を増大せしめたヘテロ接合形電界効果トランジ
スタ（以下へテロ接合形ＦＩＴと略称する）によって一
層の高速化が実現されている。
れる領域とキャリアが移動する領域と金へテロ接合界面
によって空間的に分離して、特に低温におけるキャリア
の移動度を増大せしめたヘテロ接合形電界効果トランジ
スタ（以下へテロ接合形ＦＩＴと略称する）によって一
層の高速化が実現されている。
（Ｃ１従来技術と問題点
ヘテロ接合形ＦＥＴの従来の構造の１例を第１図に示す
。半絶縁性ＧａＡａ基板１上に、ノンドープのＧａＡｓ
層２と、これより電子親和力が小さくドナー不純物を含
むｎ型の砒化アルミニウムガリウム（ＡｔＧａＡｓ ）
層３とが設けられて、両層の界面はへテロ接合を形成し
ている。ｎ型Ａ＃ａＡｓ層３（電子供給層という）から
ノンドープのＧａＡｓ層２（チャネル層という）へ遷移
した電子によってヘテロ接合界面近傍に生成される２次
元電子ガス５がチャネルとして機能し、その電子濃度を
ゲート電極６に印加する電圧によって制御することによ
って、ソース電極７とドレイン電極８との間のインピー
ダンスが制御される。
。半絶縁性ＧａＡａ基板１上に、ノンドープのＧａＡｓ
層２と、これより電子親和力が小さくドナー不純物を含
むｎ型の砒化アルミニウムガリウム（ＡｔＧａＡｓ ）
層３とが設けられて、両層の界面はへテロ接合を形成し
ている。ｎ型Ａ＃ａＡｓ層３（電子供給層という）から
ノンドープのＧａＡｓ層２（チャネル層という）へ遷移
した電子によってヘテロ接合界面近傍に生成される２次
元電子ガス５がチャネルとして機能し、その電子濃度を
ゲート電極６に印加する電圧によって制御することによ
って、ソース電極７とドレイン電極８との間のインピー
ダンスが制御される。
以上説明した従来例の如く、前記構造を構成する半導体
材料として現在主流をなしているものは、基板及びチャ
ネル層’ｅ ＧａＡｓ ＊電子供給層をＡｔ−ＧａＡｓ
によって構成するＡ九ａＡｓ ／ＧａＡｓ系半導体であ
る。またＧａＡｓ基板１上にＧａＡｓチャネル層２及び
ＡｆｆｉａＡａ″ｗＬ子供給層３をエピタキシャル成長
する方法としては主として分子線ビームエピタキシャル
成長方法（以下ＭＢＥ法と略称する）が行なわれている
。
材料として現在主流をなしているものは、基板及びチャ
ネル層’ｅ ＧａＡｓ ＊電子供給層をＡｔ−ＧａＡｓ
によって構成するＡ九ａＡｓ ／ＧａＡｓ系半導体であ
る。またＧａＡｓ基板１上にＧａＡｓチャネル層２及び
ＡｆｆｉａＡａ″ｗＬ子供給層３をエピタキシャル成長
する方法としては主として分子線ビームエピタキシャル
成長方法（以下ＭＢＥ法と略称する）が行なわれている
。
しかしながらＡ＆ａＡｓには深いドナー準位が形不充分
であるために、ＡμｉＡｓ電子供給層３のドナー不純物
濃度を高めても２次元電子ガス５の電子面濃度はあまり
増加しない。この様にキャリア濃度が不充分であること
から、オーミックコンタクト抵抗及びソース抵抗を低減
し難く、従ってアナログ信号増幅に際して特に問題とな
る雑音指数の減少或いは電力の増大などが極めて困難で
あって、キャリア濃度の増大が必蟹とされている。
であるために、ＡμｉＡｓ電子供給層３のドナー不純物
濃度を高めても２次元電子ガス５の電子面濃度はあまり
増加しない。この様にキャリア濃度が不充分であること
から、オーミックコンタクト抵抗及びソース抵抗を低減
し難く、従ってアナログ信号増幅に際して特に問題とな
る雑音指数の減少或いは電力の増大などが極めて困難で
あって、キャリア濃度の増大が必蟹とされている。
またＭＢＥ法による成長層は未だ結晶欠陥が多く歩留が
向上せず、また成長層が制御条件の変化九対して敏感で
あり極めて高い真空度を必要とするなど、半導体装置を
工業的に大量に製造するには不都合な点が多（、ＭＢＥ
法より工業化に適するエピタキシャル成長方法が蟹望さ
れている。
向上せず、また成長層が制御条件の変化九対して敏感で
あり極めて高い真空度を必要とするなど、半導体装置を
工業的に大量に製造するには不都合な点が多（、ＭＢＥ
法より工業化に適するエピタキシャル成長方法が蟹望さ
れている。
なおＩＩＩ−Ｖ族化合物半導体装置の基板に用いる単結
晶としてはＧａＡｓが現在最も良質であって、ヘテロ接
合形Ｆ’ｌｉ：Ｔ’を素子とする集積回路装置を早期に
実用化するためにはＧａＡｓ単結晶を基板として使用す
るべきである。
晶としてはＧａＡｓが現在最も良質であって、ヘテロ接
合形Ｆ’ｌｉ：Ｔ’を素子とする集積回路装置を早期に
実用化するためにはＧａＡｓ単結晶を基板として使用す
るべきである。
（ｄ） 発明の目的
本発明はＧ４Ａｓチャネル層に電子面濃度の高い２次元
電子ガスが生成され、更に生産性の高いエピタキシャル
成長方法によってこれｔｉ造することが可能なヘテロ接
合形ＦＩＴｅ提供することを目的とする。
電子ガスが生成され、更に生産性の高いエピタキシャル
成長方法によってこれｔｉ造することが可能なヘテロ接
合形ＦＩＴｅ提供することを目的とする。
１６＋ 発明の構成
本発明の前６己目的は、砒化ガリウムよりなる第１の半
導体層と、該第１の半導体層に接してドナー不純物を含
む燐化インジウムガリウムよりなる第２の半導体層と、
該第２の半導体層に接して砒化ガリウムよりなる第３の
半導体層と、該第３の半導体層に接して、前記第２の半
導体層から遷移する電子によって前記第１の半導体層に
形成される２次元電子ガス層を制御する電極とを備えて
なる半導体装置により達成される。
導体層と、該第１の半導体層に接してドナー不純物を含
む燐化インジウムガリウムよりなる第２の半導体層と、
該第２の半導体層に接して砒化ガリウムよりなる第３の
半導体層と、該第３の半導体層に接して、前記第２の半
導体層から遷移する電子によって前記第１の半導体層に
形成される２次元電子ガス層を制御する電極とを備えて
なる半導体装置により達成される。
すなわち本発明の半導体装置は、ノンドープのＧａＡｓ
チャネル層にヘテロ接合してドナー不純物を含む電子供
給層を燐化インジウムガリウム（ＩｎＯ，４８ＧａＯ８
５２Ｐ）によって形成し、この電子供給層とゲート電極
との間にＧａＡｓ層を設けている。
チャネル層にヘテロ接合してドナー不純物を含む電子供
給層を燐化インジウムガリウム（ＩｎＯ，４８ＧａＯ８
５２Ｐ）によって形成し、この電子供給層とゲート電極
との間にＧａＡｓ層を設けている。
本半導体装置のエネルギーダイヤグラムは第３図きく
、ＩｎＧａＰ電子供給層１３のＧａＡｓチャネル層ネル
とのへテロ接合界面近傍には強い電界が形成ゐ されて、２次元電子ガスの１５面濃度は電子供給層にＡ
ガｈＡａを用いた従来構造に比較して大幅に増大する。
、ＩｎＧａＰ電子供給層１３のＧａＡｓチャネル層ネル
とのへテロ接合界面近傍には強い電界が形成ゐ されて、２次元電子ガスの１５面濃度は電子供給層にＡ
ガｈＡａを用いた従来構造に比較して大幅に増大する。
ただし、ＩｎＧａＰ電子供給層１３にゲート電極１６を
直接接触させるならばショットキーバリアの高さが、例
えばゲート電極材料がアルミニウム（Ａｔ）である場合
に従来のＡｔＧａＡｓでは約１．０（ｅＶ）であるのに
比較してＩｎＧａＰでは約０．７（ｅＶ ）となるなど
の低下を来す。この問題点に対しては、ＩｎＧａＰｎＧ
ａＰ電子供給層１３電極１６との間にＧａＡｓ Ｊｉ
１４を設けることによって、第３図に示す如＜ＩｎＧａ
Ｐ’は子供給層１３の該ＧａＡｓ層１４とのへテロ接合
界面のエネルギー準位を高めて、有効バリア高さを従来
以上としている。
直接接触させるならばショットキーバリアの高さが、例
えばゲート電極材料がアルミニウム（Ａｔ）である場合
に従来のＡｔＧａＡｓでは約１．０（ｅＶ）であるのに
比較してＩｎＧａＰでは約０．７（ｅＶ ）となるなど
の低下を来す。この問題点に対しては、ＩｎＧａＰｎＧ
ａＰ電子供給層１３電極１６との間にＧａＡｓ Ｊｉ
１４を設けることによって、第３図に示す如＜ＩｎＧａ
Ｐ’は子供給層１３の該ＧａＡｓ層１４とのへテロ接合
界面のエネルギー準位を高めて、有効バリア高さを従来
以上としている。
更に本発明によるＧａＡｓ ／Ｉ ｎＧａＰ ／ Ｇａ
Ａｓ積層構造はＡｔを含まないために気相エピタキシャ
ル成長方法によって成長することが容易であって、従来
のＡｔＧａＡｓ ／ ＧａＡｓ積層構造形成の主流であ
るＭＥＢ法に比較して、その生産性が大きく向上する。
Ａｓ積層構造はＡｔを含まないために気相エピタキシャ
ル成長方法によって成長することが容易であって、従来
のＡｔＧａＡｓ ／ ＧａＡｓ積層構造形成の主流であ
るＭＥＢ法に比較して、その生産性が大きく向上する。
＋ｆ＋ 発明の実施例
以下本発明を実施例により図面を参照して具体的に説明
する。
する。
第４図は本発明の１実施例を示す断面図であり、１１は
半絶縁性ＧａＡｓ基板、１２はノンドープのＧａＡｓチ
ャネル層、１３はドナー不純物としてシリ：ｒｙ（Ｓｔ
）’！ｒ含むｎ型Ｉ ｎＧａＰ電子供給層、１４はノン
ドープのＧａＡｓ層、１５は２次元電子ガス、１６はゲ
ート電極、１７はソース電極、１８はドレイン電極で″
ある。
半絶縁性ＧａＡｓ基板、１２はノンドープのＧａＡｓチ
ャネル層、１３はドナー不純物としてシリ：ｒｙ（Ｓｔ
）’！ｒ含むｎ型Ｉ ｎＧａＰ電子供給層、１４はノン
ドープのＧａＡｓ層、１５は２次元電子ガス、１６はゲ
ート電極、１７はソース電極、１８はドレイン電極で″
ある。
本実施例〈おいては前記半導体層１２乃至１４は第５図
に模式図を示す気相エピタキシャル成長方法によって成
長している。すなわち２室の成長室２１及び２２を備え
た成長装置の第１の成長室２１にはガリウム（Ｇａ）２
３に収容し、第２の成長室２２にはＧａ２４及びインジ
ウム（Ｉｎ） ２５１ｃ収容する。
に模式図を示す気相エピタキシャル成長方法によって成
長している。すなわち２室の成長室２１及び２２を備え
た成長装置の第１の成長室２１にはガリウム（Ｇａ）２
３に収容し、第２の成長室２２にはＧａ２４及びインジ
ウム（Ｉｎ） ２５１ｃ収容する。
又、半絶縁性ＧａＡｓ基板１１は両成長室２１及び２２
それぞれの所定の位置に移動させることができる。
それぞれの所定の位置に移動させることができる。
ノンドープのＧａＡｓ層１２及び１４の成長は成長室２
１で行なう。Ｇａ２３′ｆ：温度８００［℃：］程度、
基板１１を嚇度６７０（１：）程度とし、水”Ａ （Ｈ
２）ｋ塩化砒素（ＡａＣｔｓ）中でバブリングさせた混
合ガスを流量０．５ （１７ｍ１ｎ）程度としてこれを
流量３乃至３．５（ｔ／ｍｉｎ：ｌ程度のＨ，ガスで稀
釈しガス導入口２６から尋人して、ＧａＡｓ層１２は厚
さ例えば２〔μｍ〕程度に、ＧａＡｓ層１４はＩｎＧａ
ＰｎＧａＰ層厚３上えば５ （ｎｍ）程度に成長してい
る。
１で行なう。Ｇａ２３′ｆ：温度８００［℃：］程度、
基板１１を嚇度６７０（１：）程度とし、水”Ａ （Ｈ
２）ｋ塩化砒素（ＡａＣｔｓ）中でバブリングさせた混
合ガスを流量０．５ （１７ｍ１ｎ）程度としてこれを
流量３乃至３．５（ｔ／ｍｉｎ：ｌ程度のＨ，ガスで稀
釈しガス導入口２６から尋人して、ＧａＡｓ層１２は厚
さ例えば２〔μｍ〕程度に、ＧａＡｓ層１４はＩｎＧａ
ＰｎＧａＰ層厚３上えば５ （ｎｍ）程度に成長してい
る。
ｎ型Ｉ ｎＧａＰ Ｎ １３の成長は成長室２２で行な
う。
う。
前記のＧａＡｓ層１２の成長後に基板１１を成長室２２
に移動し、Ｇａ ２４ ｆ温度７５０ （Ｃ）程度、Ｉ
ｎ２５を温度８００〔℃〕程度とし、基板１１の温度は
ＧａＡｓの成長と同等として、ガス導入口２７から塩化
燐（ＰＣｌｓ） ”ｆｃ水素ガスと共に導入する。この
反応ガスにはＩ ｎＧａＰ層１３が５Ｃｎｍ）程度成長
した後にモノシラン（ＳｉＨ４）が添加されて、ＩｎＧ
ａＰ層１３はＧａＡｓ層１２とのへテロ接合界面から前
記厚さの領域を除いた領域にドナー不純物としてＳｔが
ｌＸｌ０”（［）程度にドープされる。本実施例におい
てはＩｎＧａＰ ）＠ １３の厚さを約５０ （ｎｒｎ
〕としている。なおこのＩ ｎＧａＰ層１３に続いて先
に述べた如（ＧａＡｓ層１４を成長する。
に移動し、Ｇａ ２４ ｆ温度７５０ （Ｃ）程度、Ｉ
ｎ２５を温度８００〔℃〕程度とし、基板１１の温度は
ＧａＡｓの成長と同等として、ガス導入口２７から塩化
燐（ＰＣｌｓ） ”ｆｃ水素ガスと共に導入する。この
反応ガスにはＩ ｎＧａＰ層１３が５Ｃｎｍ）程度成長
した後にモノシラン（ＳｉＨ４）が添加されて、ＩｎＧ
ａＰ層１３はＧａＡｓ層１２とのへテロ接合界面から前
記厚さの領域を除いた領域にドナー不純物としてＳｔが
ｌＸｌ０”（［）程度にドープされる。本実施例におい
てはＩｎＧａＰ ）＠ １３の厚さを約５０ （ｎｒｎ
〕としている。なおこのＩ ｎＧａＰ層１３に続いて先
に述べた如（ＧａＡｓ層１４を成長する。
このＧａＡｓ層１４上に例えば金ゲルマニウム／金（Ａ
ｕＧｅ／Ａｕ）膜を設はバターニング後に温度４５０〔
℃〕時間２分間程度の熱処理を施すことによってソース
電極１７及びドレイン電極１８を形成する。
ｕＧｅ／Ａｕ）膜を設はバターニング後に温度４５０〔
℃〕時間２分間程度の熱処理を施すことによってソース
電極１７及びドレイン電極１８を形成する。
また例えばＡｔを用いてゲート電極１６を形・成する。
このゲート電極１６の形成に先立ってＧａＡｓ層１４を
選択的にエツチングして閾値電圧を制御することは従来
構造と同様に可能である。
選択的にエツチングして閾値電圧を制御することは従来
構造と同様に可能である。
以上説明した本発明の実施例においては、２次元電子ガ
スの電子面濃度は２Ｘ１０”［６ｎ”）以上であって従
来例の２倍程度以上に増大され、またゲート洩れ電流は
従来例と同程度以下となっている。
スの電子面濃度は２Ｘ１０”［６ｎ”）以上であって従
来例の２倍程度以上に増大され、またゲート洩れ電流は
従来例と同程度以下となっている。
また燐（Ｐ）を含む化合物結晶はＭＢＥ法では装置内壁
に付着するＰの問題が先に述べた問題点の他に加わるの
に対して、本発明の構造は気相エピタキシャル成長方法
を適用することが可能であるために工業的実施が容易で
ある。
に付着するＰの問題が先に述べた問題点の他に加わるの
に対して、本発明の構造は気相エピタキシャル成長方法
を適用することが可能であるために工業的実施が容易で
ある。
（ｇ＋ 発明の詳細
な説明した如く本発明によれば、チャネル電流を形成す
る２次元電子ガスの面濃度が大幅に増大し、かつ洩れ電
流特性なども良好であるヘテロ接合形ＦＥＴｅＩ業的に
容易に製造することが可能となり、半導体装置の高速化
の早期実現を促進する効果が大きい。
る２次元電子ガスの面濃度が大幅に増大し、かつ洩れ電
流特性なども良好であるヘテロ接合形ＦＥＴｅＩ業的に
容易に製造することが可能となり、半導体装置の高速化
の早期実現を促進する効果が大きい。
第１図はへテロ接合形ＦＢＴの従来例を示す断面図、第
２図はそのエネルギーダイヤグラム、第３図は本発明に
よる半導体装置のエネルギーダイヤグラム、第４図は本
発明の実施例の断面図、第５図はエピタキシャル成長方
法の例を示す模式図である。 図において、１１は半絶縁性ＧａＡｓ基板、１２はノン
ドープのＧａＡｓ層、１３はｎ型ＩｎＯ，４８Ｇａ０．
５２Ｐ層、１４はＧａＡｓ層、１５は２次元電子ガス、
１６はゲート電極、１７はソース電極、１８はドレイン
電極、２１及び２２は成長室、２３及び２４はＧａ、２
５はＩｎｆ示す。 第１ 阿 寥２ 阿 第３図 第４図
２図はそのエネルギーダイヤグラム、第３図は本発明に
よる半導体装置のエネルギーダイヤグラム、第４図は本
発明の実施例の断面図、第５図はエピタキシャル成長方
法の例を示す模式図である。 図において、１１は半絶縁性ＧａＡｓ基板、１２はノン
ドープのＧａＡｓ層、１３はｎ型ＩｎＯ，４８Ｇａ０．
５２Ｐ層、１４はＧａＡｓ層、１５は２次元電子ガス、
１６はゲート電極、１７はソース電極、１８はドレイン
電極、２１及び２２は成長室、２３及び２４はＧａ、２
５はＩｎｆ示す。 第１ 阿 寥２ 阿 第３図 第４図
Claims (1)
- 砒化ガリウムよりなる第１の半導体層と、該第１の半導
体層に接してドナー不純物を含む燐化インジウムガリウ
ムよりなる第２の半導体層と、該第２の半導体層に接し
て砒化ガリウムよりなる第３の半導体層と、該第３の半
導体層に接して、前記第２の半導体層から遷移する電子
によって前記第１の半導体層に形成される２次元電子ガ
ス層を制御する一極と金備えてなることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195579A JPH0732247B2 (ja) | 1983-10-19 | 1983-10-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195579A JPH0732247B2 (ja) | 1983-10-19 | 1983-10-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6086872A true JPS6086872A (ja) | 1985-05-16 |
| JPH0732247B2 JPH0732247B2 (ja) | 1995-04-10 |
Family
ID=16343478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58195579A Expired - Lifetime JPH0732247B2 (ja) | 1983-10-19 | 1983-10-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732247B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6449276A (en) * | 1987-08-20 | 1989-02-23 | Fujitsu Ltd | Semiconductor device |
| JPH01238175A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | 高電子移動度トランジスタ |
| US5148245A (en) * | 1989-07-12 | 1992-09-15 | Fujitsu Limited | Semiconductor device having a selectively doped heterostructure |
| US5250822A (en) * | 1991-03-26 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor |
| US5319223A (en) * | 1991-07-26 | 1994-06-07 | Kabushiki Kaisha Toshiba | High electron mobility transistor |
| US5406098A (en) * | 1992-12-25 | 1995-04-11 | Nippon Telegraph & Telephone Corporation | Semiconductor circuit device and method for production thereof |
| US5504353A (en) * | 1994-06-06 | 1996-04-02 | Nec Corporation | Field effect transistor |
| US5789767A (en) * | 1992-03-12 | 1998-08-04 | Fujitsu Limited | Compound semiconductor device |
| JP2008300807A (ja) * | 2007-06-04 | 2008-12-11 | Panasonic Corp | 半導体装置及びその製造方法 |
| US9127867B2 (en) | 2009-07-28 | 2015-09-08 | Toshiba Carrier Corporation | Heat source unit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694780A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Semiconductor device |
-
1983
- 1983-10-19 JP JP58195579A patent/JPH0732247B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694780A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Semiconductor device |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6449276A (en) * | 1987-08-20 | 1989-02-23 | Fujitsu Ltd | Semiconductor device |
| JPH01238175A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | 高電子移動度トランジスタ |
| JP2656937B2 (ja) * | 1988-03-18 | 1997-09-24 | 富士通株式会社 | 高電子移動度トランジスタ |
| US5148245A (en) * | 1989-07-12 | 1992-09-15 | Fujitsu Limited | Semiconductor device having a selectively doped heterostructure |
| US5250822A (en) * | 1991-03-26 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor |
| US5319223A (en) * | 1991-07-26 | 1994-06-07 | Kabushiki Kaisha Toshiba | High electron mobility transistor |
| US5789767A (en) * | 1992-03-12 | 1998-08-04 | Fujitsu Limited | Compound semiconductor device |
| US5406098A (en) * | 1992-12-25 | 1995-04-11 | Nippon Telegraph & Telephone Corporation | Semiconductor circuit device and method for production thereof |
| US5504353A (en) * | 1994-06-06 | 1996-04-02 | Nec Corporation | Field effect transistor |
| JP2008300807A (ja) * | 2007-06-04 | 2008-12-11 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP4524298B2 (ja) * | 2007-06-04 | 2010-08-11 | パナソニック株式会社 | 半導体装置の製造方法 |
| US7989845B2 (en) | 2007-06-04 | 2011-08-02 | Panasonic Corporation | Semiconductor device having a hetero-junction bipolar transistor and manufacturing method thereof |
| US9127867B2 (en) | 2009-07-28 | 2015-09-08 | Toshiba Carrier Corporation | Heat source unit |
| US10072883B2 (en) | 2009-07-28 | 2018-09-11 | Toshiba Carrier Corporation | Heat source unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0732247B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US4908325A (en) | Method of making heterojunction transistors with wide band-gap stop etch layer | |
| JPH07335867A (ja) | 電界効果トランジスタ | |
| JPS6086872A (ja) | 半導体装置 | |
| JPH0324782B2 (ja) | ||
| JPH0261151B2 (ja) | ||
| JPS6353711B2 (ja) | ||
| US4948752A (en) | Method of making sagfets on buffer layers | |
| JPH0355978B2 (ja) | ||
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| US4918493A (en) | Sagfet with buffer layers | |
| JPS6357949B2 (ja) | ||
| JP3102947B2 (ja) | ヘテロ接合型電界効果トランジスタの素子間分離方法 | |
| JPH0371774B2 (ja) | ||
| JPH084141B2 (ja) | 電界効果トランジスタ | |
| JPH03159135A (ja) | 半導体装置及びその製造方法 | |
| JPH028450B2 (ja) | ||
| JP2633009B2 (ja) | 化合物半導体電界効果トランジスタとその製造方法 | |
| JPH025439A (ja) | 半導体基板 | |
| KR0170189B1 (ko) | 격자비정합 고전자 이동도 트랜지스터 | |
| JP2633010B2 (ja) | 化合物半導体素子の製造方法 | |
| JPS6068661A (ja) | 半導体装置 | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
| JPS62115831A (ja) | 半導体装置の製造方法 | |
| JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ |