JPH0261151B2 - - Google Patents
Info
- Publication number
- JPH0261151B2 JPH0261151B2 JP28874386A JP28874386A JPH0261151B2 JP H0261151 B2 JPH0261151 B2 JP H0261151B2 JP 28874386 A JP28874386 A JP 28874386A JP 28874386 A JP28874386 A JP 28874386A JP H0261151 B2 JPH0261151 B2 JP H0261151B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- threshold voltage
- type
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000005669 field effect Effects 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 description 9
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
〔概要〕
本発明は、電界効果半導体装置に於いて、
GaAs層とAlxGa1-xAs層とに依るヘテロ界面近傍
のAlxGa1-xAs層側に二次元電子ガスの供給源と
なるシリコン・プレーナ・ドーピング層を形成
し、また、表面側に閾値電圧制御をする為の低
Al含有率且つ低不純物濃度のｎ型AlyGa1-yAs層
を形成することに依り、閾値電圧が雰囲気温度の
如何でシフトしたり、或いは、光応答性を持つな
どの欠点がないようにしたものである。 〔産業上の利用分野〕 本発明は、電子親和力の差に起因して生成され
る二次元電子ガス層をチヤネルとして利用する電
界効果半導体装置の改良に関する。 〔従来の技術〕 前記のような電界効果半導体装置として高電子
移動度トランジスタ（high electron mobility
transistor：HEMT）が知られている。 その基本的構造は、電子親和力が大きい、例え
ばノン・ドープGaAs能動層上に、それより電子
親和力が小さい、例えばｎ型AlGaAs電子供給層
を形成し、そのヘテロ界面近傍に於ける能動層側
に生成される二次元電子ガス層をチヤネルとして
電子を高速走行させるものである。 〔発明が解決しようとする問題点〕 ところで、HEMTを普遍化するには未だ解決
すべき問題が存在する。 例えば、低温と室温とでは閾値電圧が大きくシ
フトする為、室温で動作するように設計した集積
回路は低温で動作しない場合がある。通常、
HEMTは液体窒素温度である77〔Ｋ〕のような低
温の雰囲気で特に高性能を発揮することができる
ので、低温で動作する高性能のHEMT集積回路
を開発することが急務である。 通常、低温用HEMT集積回路を開発する際、
室温で動作させて特性評価を行つている。従つて
低温と室温とで特性の相違が小さいHEMTが必
要になる。 また、HEMTは低温動作時に光が入射すると
特性が大きく変動し、電源を切らないと復帰しな
い光応答性を示すことが知られている。 本発明は、液体窒素温度のような低温で動作さ
せるのに好適な前記種類の電界効果半導体装置を
提供しようとする。 〔問題点を解決するための手段〕 前記したHEMTの問題は、全て、電子供給層
であるAlxGa1-xAs（ｘ＞0.2）にドープしたシリ
コン・ドナーが生成する凖位、即ち、DXセンタ
に起因していることが明らかにされている。 従つて、この問題に対処するには、電界効果半
導体装置の構造を改善し、DXセンタの影響を受
けないか、或いは、軽減できるようなものにする
必要がある。 そこで、本発明に依る電界効果半導体装置に於
いては、 半絶縁性GaAs基板（例えば半絶縁性GaAs基
板１）の上に ノン・ドープGaAs能動層（例えばノン・ドー
プGaAs能動層２）と ノン・ドープAlxGa1-xAsスペーサ層（例えば
ノン・ドープAlxGa1-xAsスペーサ層３）と シリコン・プレーナ・ドーピング層（例えばシ
リコン・プレーナ・ドーピング層４）と ノン・ドープAlxGa1-xAs分離層（例えばノ
ン・ドープAlxGa1-xAs分離層５）と ｎ型AlyGa1-yAs閾値電圧制御層（例えばｎ型
AlyGa1-yAs閾値電圧制御層６）と が順に形成された構成になつている。 〔作用〕 前記のような手段を採ることに依り、本発明の
電界効果半導体装置では、二次元電子ガス層の電
子供給源となるシリコン・ドナーの殆どが常にイ
オン化されていて、また、閾値電圧制御層に於け
るAl含有率及び不純物濃度は最もDXセンタが少
なくなるように選択されているので、動作雰囲気
温度の如何に依つて閾値電圧がシフトする欠点や
光応答性があるなどの欠点は殆ど無視できる程度
に改善された。 〔実施例〕 第１図は本発明一実施例の半導体層構成を解説
する為の要部説明図を表し、横方向に半導体装置
の厚さ方向の距離を、また、縦方向にAlAsのモ
ル比をそれぞれ採つてある。 図に於いて、 １は半絶縁性GaAs基板、 ２は高純度GaAs能動層、 ３はｉ型AlxGa1-xAsスペーサ層、 ４はシリコン・プレーナ・ドーピング層、 ５はｉ型AlxGa1-xAs分離層、 ６はｎ型AlyGa1-yAs閾値電圧制御層、 ７はｎ型GaAs電極コンタクト層 をそれぞれ示している。 前記各半導体層の主要データを例示すると次の
通りである。 (1) 能動層２について 厚さ：約１〔μｍ〕程度 (2) スペーサ層３について ｘ値：約0.3〜0.2程度 厚さ：約30〔Å〕程度 (3) シリコン・プレーナ・ドーピング層４につい
て ドーピング量：１×1012〜３×1012〔cm-2〕 (4) 分離層５について ｘ値：約0.3〜0.2程度 厚さ：約30〜200〔Å〕程度 (5) 閾値電圧制御層６ ｙ値：約0.2〜0.15程度 不純物：シリコン 不純物濃度：３×1017〜１×1018〔cm-3〕 厚さ：約100〜500〔Å〕程度 (6) 電極コンタクト層７について 不純物：シリコン 不純物濃度：１〜２×1018〔cm-3〕 厚さ：約200〜500〔Å〕程度 尚、電極コンタクト層７はソース電極形成領域
及びドレイン電極形成領域のみに存在し、ゲート
電極形成領域に於いては除去される。 斯かる諸半導体層は分子線エピタキシヤル成長
（molecular beam epitaxy：MBE）法を適用し
て容易に形成することができ、このうち特徴的で
あるのは、シリコン・プレーナ・ドーピング層４
の形成であり、これは、厚さが約30〔Å〕程度の
AlxGa1-xAsからなるスペーサ層３を成長させて
からAlとGaの分子ビームを遮断し、As分子ビー
ム照射の下で、Siの分子ビームのみを照射するこ
とで達成され、そして、シリコン・プレーナ・ド
ーピング層４の成長が終了した後、Siの分子ビー
ムを遮断し、Al及びGaの分子ビーム照射を再開
し、ｉ型AlxGa1-xAsからなる分離層５を厚さ約
30〜200〔Å〕程度の範囲で選択して成長させれば
良い。 このようにして形成されたシリコン・プレー
ナ・ドーピング層４は電子親和力が大きいノン・
ドープGaAs能動層２に電子を供給して二次元電
子ガス層を生成させる役割を果すものであり、そ
のシリコン・ドナーはヘテロ界面のごく近傍に在
る為、エネルギ・バンドに於けるフエルミ・レベ
ルがドナー・レベルより下にあるので、その殆ど
が常にイオン化した状態にある。 第２図は第１図に見られる諸半導体層にバイア
ス電圧が印加された場合に於けるエネルギ・バン
ド・ダイヤグラムを表し、第１図に於いて用いた
記号と同記号は同部分を示すか或いは同じ意味を
持つものとする。 図に於いて、EFはフエルミ・レベル、2DEGは
二次元電子ガス層、＋はイオン化したSiドナー、
〇は中性のSiドナー、斜線部分は例えばAlなど
のゲート用金属をそれぞれ示している。 図から明らかなように、プレーナ・ドープされ
たSiのドナー・レベルはフエルミ・レベルEFより
上になつている為、全てイオン化される。 このように、プレーナ・ドープしたシリコン・
ドナーの殆どがイオン化した状態にあると、光が
照射されることに依つて新たにイオン化するもの
はないから、従来のものの欠点であつた光応答性
は解消される。 さて、前記説明したシリコン・プレーナ・ドー
ピング層４についで特徴的であるのはｎ型Aly
Ga1-yAsからなる閾値電圧制御層６の存在であ
る。 本発明に依る電界効果半導体装置では、この閾
値電圧制御層６の厚さ及び不純物濃度に依つて閾
値電圧Vthの制御を行うのであるが、その場合、
ｎ型AlyGa1-yAsに於けるｙ値とドナー濃度Ｎに
依存してDXセンタが増減するので、その値を適
切に選択してDXセンタを少なくすることが肝要
である。 第３図はAlxGa1-xAs中にシリコン・ドナーを
ドーピングした場合に於けるDXセンタが全ドナ
ーに対して占める割合を測定した結果を表す線図
である。 図では、横軸には全ドナーの濃度、即ち、DX
センタの濃度NDXと浅いドナーの濃度NDSを、ま
た、縦軸にはNDX／（NDX＋NDS）をそれぞれ採つ
てあり、パラメータはｙ値になつている。尚、Ｎ
＝NDX＋NDS＝Ｎであることは勿論である。 図からすると、ドナー濃度Ｎが低くても、Al
の量が大であるとDXセンタも多くなつてしまう
ことが知得される。 このデータから、 0.15＜ｙ＜0.2 及び ３×1017〔cm-3〕＜Ｎ＜１×1018〔cm-3〕 の範囲でｙ値及びドナー濃度Ｎを選択するとDX
センタを低減できることが明らかであり、前記の
実施例もそのような範囲を選択している。 〔発明の効果〕 本発明に依る電界効果半導体装置に於いては、
GaAs層とAlxGa1-xAs層とに依るヘテロ界面近傍
のAlxGa1-xAs層側に二次元電子ガスの供給源と
なるシリコン・プレーナ・ドーピング層を形成
し、また、表面側に閾値電圧制御をする為の低
Al含有率且つ低不純物濃度のｎ型AlyGa1-yAs層
を形成してある。 前記のような構成を採ることに依り、本発明の
電界効果半導体装置では、二次元電子ガス層の電
子供給源となるシリコン・ドナーの殆どが常にイ
オン化されていて、また、閾値電圧制御層に於け
るAl含有率及び不純物濃度は最もDXセンタが少
なくなるように選択されているので、動作雰囲気
温度の如何に依つて閾値電圧がシフトする欠点や
光応答性があるなどの欠点は殆ど無視できる程度
に改善された。
GaAs層とAlxGa1-xAs層とに依るヘテロ界面近傍
のAlxGa1-xAs層側に二次元電子ガスの供給源と
なるシリコン・プレーナ・ドーピング層を形成
し、また、表面側に閾値電圧制御をする為の低
Al含有率且つ低不純物濃度のｎ型AlyGa1-yAs層
を形成することに依り、閾値電圧が雰囲気温度の
如何でシフトしたり、或いは、光応答性を持つな
どの欠点がないようにしたものである。 〔産業上の利用分野〕 本発明は、電子親和力の差に起因して生成され
る二次元電子ガス層をチヤネルとして利用する電
界効果半導体装置の改良に関する。 〔従来の技術〕 前記のような電界効果半導体装置として高電子
移動度トランジスタ（high electron mobility
transistor：HEMT）が知られている。 その基本的構造は、電子親和力が大きい、例え
ばノン・ドープGaAs能動層上に、それより電子
親和力が小さい、例えばｎ型AlGaAs電子供給層
を形成し、そのヘテロ界面近傍に於ける能動層側
に生成される二次元電子ガス層をチヤネルとして
電子を高速走行させるものである。 〔発明が解決しようとする問題点〕 ところで、HEMTを普遍化するには未だ解決
すべき問題が存在する。 例えば、低温と室温とでは閾値電圧が大きくシ
フトする為、室温で動作するように設計した集積
回路は低温で動作しない場合がある。通常、
HEMTは液体窒素温度である77〔Ｋ〕のような低
温の雰囲気で特に高性能を発揮することができる
ので、低温で動作する高性能のHEMT集積回路
を開発することが急務である。 通常、低温用HEMT集積回路を開発する際、
室温で動作させて特性評価を行つている。従つて
低温と室温とで特性の相違が小さいHEMTが必
要になる。 また、HEMTは低温動作時に光が入射すると
特性が大きく変動し、電源を切らないと復帰しな
い光応答性を示すことが知られている。 本発明は、液体窒素温度のような低温で動作さ
せるのに好適な前記種類の電界効果半導体装置を
提供しようとする。 〔問題点を解決するための手段〕 前記したHEMTの問題は、全て、電子供給層
であるAlxGa1-xAs（ｘ＞0.2）にドープしたシリ
コン・ドナーが生成する凖位、即ち、DXセンタ
に起因していることが明らかにされている。 従つて、この問題に対処するには、電界効果半
導体装置の構造を改善し、DXセンタの影響を受
けないか、或いは、軽減できるようなものにする
必要がある。 そこで、本発明に依る電界効果半導体装置に於
いては、 半絶縁性GaAs基板（例えば半絶縁性GaAs基
板１）の上に ノン・ドープGaAs能動層（例えばノン・ドー
プGaAs能動層２）と ノン・ドープAlxGa1-xAsスペーサ層（例えば
ノン・ドープAlxGa1-xAsスペーサ層３）と シリコン・プレーナ・ドーピング層（例えばシ
リコン・プレーナ・ドーピング層４）と ノン・ドープAlxGa1-xAs分離層（例えばノ
ン・ドープAlxGa1-xAs分離層５）と ｎ型AlyGa1-yAs閾値電圧制御層（例えばｎ型
AlyGa1-yAs閾値電圧制御層６）と が順に形成された構成になつている。 〔作用〕 前記のような手段を採ることに依り、本発明の
電界効果半導体装置では、二次元電子ガス層の電
子供給源となるシリコン・ドナーの殆どが常にイ
オン化されていて、また、閾値電圧制御層に於け
るAl含有率及び不純物濃度は最もDXセンタが少
なくなるように選択されているので、動作雰囲気
温度の如何に依つて閾値電圧がシフトする欠点や
光応答性があるなどの欠点は殆ど無視できる程度
に改善された。 〔実施例〕 第１図は本発明一実施例の半導体層構成を解説
する為の要部説明図を表し、横方向に半導体装置
の厚さ方向の距離を、また、縦方向にAlAsのモ
ル比をそれぞれ採つてある。 図に於いて、 １は半絶縁性GaAs基板、 ２は高純度GaAs能動層、 ３はｉ型AlxGa1-xAsスペーサ層、 ４はシリコン・プレーナ・ドーピング層、 ５はｉ型AlxGa1-xAs分離層、 ６はｎ型AlyGa1-yAs閾値電圧制御層、 ７はｎ型GaAs電極コンタクト層 をそれぞれ示している。 前記各半導体層の主要データを例示すると次の
通りである。 (1) 能動層２について 厚さ：約１〔μｍ〕程度 (2) スペーサ層３について ｘ値：約0.3〜0.2程度 厚さ：約30〔Å〕程度 (3) シリコン・プレーナ・ドーピング層４につい
て ドーピング量：１×1012〜３×1012〔cm-2〕 (4) 分離層５について ｘ値：約0.3〜0.2程度 厚さ：約30〜200〔Å〕程度 (5) 閾値電圧制御層６ ｙ値：約0.2〜0.15程度 不純物：シリコン 不純物濃度：３×1017〜１×1018〔cm-3〕 厚さ：約100〜500〔Å〕程度 (6) 電極コンタクト層７について 不純物：シリコン 不純物濃度：１〜２×1018〔cm-3〕 厚さ：約200〜500〔Å〕程度 尚、電極コンタクト層７はソース電極形成領域
及びドレイン電極形成領域のみに存在し、ゲート
電極形成領域に於いては除去される。 斯かる諸半導体層は分子線エピタキシヤル成長
（molecular beam epitaxy：MBE）法を適用し
て容易に形成することができ、このうち特徴的で
あるのは、シリコン・プレーナ・ドーピング層４
の形成であり、これは、厚さが約30〔Å〕程度の
AlxGa1-xAsからなるスペーサ層３を成長させて
からAlとGaの分子ビームを遮断し、As分子ビー
ム照射の下で、Siの分子ビームのみを照射するこ
とで達成され、そして、シリコン・プレーナ・ド
ーピング層４の成長が終了した後、Siの分子ビー
ムを遮断し、Al及びGaの分子ビーム照射を再開
し、ｉ型AlxGa1-xAsからなる分離層５を厚さ約
30〜200〔Å〕程度の範囲で選択して成長させれば
良い。 このようにして形成されたシリコン・プレー
ナ・ドーピング層４は電子親和力が大きいノン・
ドープGaAs能動層２に電子を供給して二次元電
子ガス層を生成させる役割を果すものであり、そ
のシリコン・ドナーはヘテロ界面のごく近傍に在
る為、エネルギ・バンドに於けるフエルミ・レベ
ルがドナー・レベルより下にあるので、その殆ど
が常にイオン化した状態にある。 第２図は第１図に見られる諸半導体層にバイア
ス電圧が印加された場合に於けるエネルギ・バン
ド・ダイヤグラムを表し、第１図に於いて用いた
記号と同記号は同部分を示すか或いは同じ意味を
持つものとする。 図に於いて、EFはフエルミ・レベル、2DEGは
二次元電子ガス層、＋はイオン化したSiドナー、
〇は中性のSiドナー、斜線部分は例えばAlなど
のゲート用金属をそれぞれ示している。 図から明らかなように、プレーナ・ドープされ
たSiのドナー・レベルはフエルミ・レベルEFより
上になつている為、全てイオン化される。 このように、プレーナ・ドープしたシリコン・
ドナーの殆どがイオン化した状態にあると、光が
照射されることに依つて新たにイオン化するもの
はないから、従来のものの欠点であつた光応答性
は解消される。 さて、前記説明したシリコン・プレーナ・ドー
ピング層４についで特徴的であるのはｎ型Aly
Ga1-yAsからなる閾値電圧制御層６の存在であ
る。 本発明に依る電界効果半導体装置では、この閾
値電圧制御層６の厚さ及び不純物濃度に依つて閾
値電圧Vthの制御を行うのであるが、その場合、
ｎ型AlyGa1-yAsに於けるｙ値とドナー濃度Ｎに
依存してDXセンタが増減するので、その値を適
切に選択してDXセンタを少なくすることが肝要
である。 第３図はAlxGa1-xAs中にシリコン・ドナーを
ドーピングした場合に於けるDXセンタが全ドナ
ーに対して占める割合を測定した結果を表す線図
である。 図では、横軸には全ドナーの濃度、即ち、DX
センタの濃度NDXと浅いドナーの濃度NDSを、ま
た、縦軸にはNDX／（NDX＋NDS）をそれぞれ採つ
てあり、パラメータはｙ値になつている。尚、Ｎ
＝NDX＋NDS＝Ｎであることは勿論である。 図からすると、ドナー濃度Ｎが低くても、Al
の量が大であるとDXセンタも多くなつてしまう
ことが知得される。 このデータから、 0.15＜ｙ＜0.2 及び ３×1017〔cm-3〕＜Ｎ＜１×1018〔cm-3〕 の範囲でｙ値及びドナー濃度Ｎを選択するとDX
センタを低減できることが明らかであり、前記の
実施例もそのような範囲を選択している。 〔発明の効果〕 本発明に依る電界効果半導体装置に於いては、
GaAs層とAlxGa1-xAs層とに依るヘテロ界面近傍
のAlxGa1-xAs層側に二次元電子ガスの供給源と
なるシリコン・プレーナ・ドーピング層を形成
し、また、表面側に閾値電圧制御をする為の低
Al含有率且つ低不純物濃度のｎ型AlyGa1-yAs層
を形成してある。 前記のような構成を採ることに依り、本発明の
電界効果半導体装置では、二次元電子ガス層の電
子供給源となるシリコン・ドナーの殆どが常にイ
オン化されていて、また、閾値電圧制御層に於け
るAl含有率及び不純物濃度は最もDXセンタが少
なくなるように選択されているので、動作雰囲気
温度の如何に依つて閾値電圧がシフトする欠点や
光応答性があるなどの欠点は殆ど無視できる程度
に改善された。
第１図は本発明一実施例の半導体層構成を解説
する為の要部説明図、第２図は第１図に見られる
諸半導体層にバイアス電圧が印加された場合に於
けるエネルギ・バンド・ダイヤグラム、第３図は
DXセンタが全ドナーに対して占める割合を示す
線図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２は高
純度GaAs能動層、３はｉ型AlxGa1-xAsスペーサ
層、４はシリコン・プレーナ・ドーピング層、５
はｉ型AlxGa1-xAs分離層、６はｎ型AlyGa1-yAs
閾値電圧制御層、７はｎ型GaAs電極コンタクト
層をそれぞれ示している。
する為の要部説明図、第２図は第１図に見られる
諸半導体層にバイアス電圧が印加された場合に於
けるエネルギ・バンド・ダイヤグラム、第３図は
DXセンタが全ドナーに対して占める割合を示す
線図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２は高
純度GaAs能動層、３はｉ型AlxGa1-xAsスペーサ
層、４はシリコン・プレーナ・ドーピング層、５
はｉ型AlxGa1-xAs分離層、６はｎ型AlyGa1-yAs
閾値電圧制御層、７はｎ型GaAs電極コンタクト
層をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 １ 半絶縁性GaAs基板の上に ノン・ドープGaAs能動層と ノン・ドープAlxGa1-xAsスペーサ層と シリコン・プレーナ・ドーピング層と ノン・ドープAlxGa1-xAs分離層と 該分離層よりもAlの含有率が低いｎ型Aly
Ga1-yAs閾値電圧制御層と が順に形成されてなることを特徴とする電界効果
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28874386A JPS63142682A (ja) | 1986-12-05 | 1986-12-05 | 電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28874386A JPS63142682A (ja) | 1986-12-05 | 1986-12-05 | 電界効果半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63142682A JPS63142682A (ja) | 1988-06-15 |
| JPH0261151B2 true JPH0261151B2 (ja) | 1990-12-19 |
Family
ID=17734121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28874386A Granted JPS63142682A (ja) | 1986-12-05 | 1986-12-05 | 電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63142682A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100122155A (ko) * | 2009-05-12 | 2010-11-22 | 엘지전자 주식회사 | 냉장고 |
| CN102116554A (zh) | 2010-01-04 | 2011-07-06 | Lg电子株式会社 | 电冰箱 |
| US9046294B2 (en) | 2010-02-01 | 2015-06-02 | Lg Electronics Inc. | Refrigerator and method for controlling the same |
| AU2011269999B2 (en) | 2010-06-22 | 2015-01-22 | Lg Electronics Inc. | Refrigerator and method of manufacturing the same |
| EP2613112B1 (en) | 2012-01-03 | 2019-10-30 | LG Electronics, Inc. | Refrigerator having storage container |
| KR102186243B1 (ko) * | 2014-02-28 | 2020-12-03 | 엘지전자 주식회사 | 냉장고 |
| KR101758284B1 (ko) | 2015-09-11 | 2017-07-14 | 엘지전자 주식회사 | 냉장고 |
| KR102409750B1 (ko) | 2015-11-02 | 2022-06-17 | 엘지전자 주식회사 | 냉장고 |
| KR102391404B1 (ko) | 2015-12-17 | 2022-04-27 | 엘지전자 주식회사 | 냉장고 |
-
1986
- 1986-12-05 JP JP28874386A patent/JPS63142682A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63142682A (ja) | 1988-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0114962B1 (en) | Double heterojunction field effect transistors | |
| JPH07335867A (ja) | 電界効果トランジスタ | |
| US4673959A (en) | Heterojunction FET with doubly-doped channel | |
| JPH024140B2 (ja) | ||
| KR920003799B1 (ko) | 반도체 장치 | |
| US4559547A (en) | Semiconductor device | |
| JPH0261151B2 (ja) | ||
| US5227644A (en) | Heterojunction field effect transistor with improve carrier density and mobility | |
| US4698652A (en) | FET with Fermi level pinning between channel and heavily doped semiconductor gate | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| JPS6086872A (ja) | 半導体装置 | |
| EP0202755A1 (en) | Double heterojunction field effect transistor data storage device | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPS61176160A (ja) | 電界効果トランジスタ | |
| JPS60149169A (ja) | 電界効果型半導体装置 | |
| JPH05335346A (ja) | 半導体装置及びその製造方法 | |
| JP3633587B2 (ja) | 半導体装置の製造方法 | |
| KR910006698B1 (ko) | 반도체 장치 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JPS6012773A (ja) | 半導体素子の製造方法 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JPH0131314B2 (ja) | ||
| JPH025439A (ja) | 半導体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |