DE69730073T2 - Doppelheteroübergang-Feldeffekttransistor - Google Patents

Doppelheteroübergang-Feldeffekttransistor Download PDF

Info

Publication number
DE69730073T2
DE69730073T2 DE69730073T DE69730073T DE69730073T2 DE 69730073 T2 DE69730073 T2 DE 69730073T2 DE 69730073 T DE69730073 T DE 69730073T DE 69730073 T DE69730073 T DE 69730073T DE 69730073 T2 DE69730073 T2 DE 69730073T2
Authority
DE
Germany
Prior art keywords
layer
band gap
channel layer
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69730073T
Other languages
English (en)
Other versions
DE69730073D1 (de
Inventor
Toshifumi Wako-shi Suzuki
Yamato Wako-shi Ishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Publication of DE69730073D1 publication Critical patent/DE69730073D1/de
Application granted granted Critical
Publication of DE69730073T2 publication Critical patent/DE69730073T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Feldeffekttransistor mit einer Doppel-Heteroübergangsstruktur und insbesondere einen Feldeffekttransistor mit einer verbesserten Steilheitscharakteristik.
  • Ein Transistor mit einer Übergitterstruktur, die zuerst durch Mr. Mimura von Fujitsu Limited erfunden wurde, ist als HEMT bekannt (siehe US-Patent Nr. 33,584) und ist weithin als wichtige Schaltungskomponente in tragbaren Telefonsets bekannt.
  • Eine Doppel-Heteroübergangsstruktur mit verbesserter Hochfrequenzcharakteristik aufweisende Feldeffekttransistoren (FETs) des von Mr. Mimura erfundenen HEMT sind in den japanischen Patentoffenlegungsschriften Nr. 1-128473 und 1-143271 vorgeschlagen worden und werden pseudomorphe HEMTs genannt. Die Feldeffekttransistoren weisen eine Kanalschicht und eine obere und eine untere Schicht mit großer Bandlücke (Elektronenzuführungsschichten) auf, die jeweils ober- und unterhalb der Kanalschicht angeordnet sind.
  • 1 der begleitenden Zeichnungen ist ein Graph, der experimentelle Daten zur Beziehung zwischen der Drain-Spannung und dem Drain-Strom des obigen Feldeffekttransistors zeigt, wobei die Gate-Spannung als ein Parameter verwendet wurde. 1 zeigt eine Mehrzahl von charakteristischen Kurven bei unterschiedlichen Gate-Spannungen. Wie aus 1 ersichtlich ist, sind die herkömmlichen Feldeftekttransistoren darin problematisch, dass ihre Steilheit gm bei unterschiedlichen Gate-Spannungen gleichförmig bleibt.
  • Um den herkömmlichen Nachteil zu beseitigen, ist es üblich geworden, die Konzentration einer dotierten Verunreinigung in der oberen Schicht mit großer Bandlücke größer zu machen als die Konzentration einer dotierten Verunreinigung in der unteren Schicht mit großer Bandlücke oder die Bandlücke der oberen Schicht mit großer Bandlücke größer zu machen als die Bandlücke der unteren Schicht mit großer Bandlücke, um dadurch die Steilheit gm bei verschiedenen Gate-Spannungen gleichförmig zu machen.
  • Wenn jedoch die Steilheit gm bei den verschiedenen Gate-Spannungen durch individuelles Einstellen der Verunreinigungskonzentrationen und der Bandlücken gleichförmig gemacht wird, wird die Steilheit gm verringert. Daher war es schwierig, sowohl die Steilheit gm zu erhöhen als auch die Steilheit gm gleichförmig zu machen.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Feldeffekttransistor bereitzustellen, dessen Steilheit in einem großen Bereich von Gate-Spannungen hoch und gleichförmig ist.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Feldeffekttransistor wie in Anspruch 1 definiert bereitgestellt.
  • Bei dem obigen Feldeffekttransistor enthalten die obere und untere Schicht mit großer Bandlücke jeweilige dotierte planare Schichten, die vertikal symmetrisch bezüglich der Kanalschicht angeordnet sind und mit einer Verunreinigung mit derselben Konzentration dotiert sind, und die Dicke der Kanalschicht liegt im Bereich von 50 Å bis 150 Å (10 Å = 1 nm). Die obere Schicht mit großer Bandlücke enthält eine Schicht mit niedrigem Widerstand und großer Bandlücke.
  • Die Dicke der Kanalschicht weist einen Wert (50 Å – 150 Å) auf, der im Wesentlichen gleich der Dicke einer einzelnen zweidimensionalen Elektronengasschicht ist. Daher können die obere und untere zweidimensionale Elektronengasschicht, die sich in der Kanalschicht entwickeln, als eine einzelne zweidimensionale Elektronengasschicht betrachtet werden. Der Feldeffekttransistor weist eine hohe und gleichförmige Steilheit auf, die in einem großen Bereich von Gate-Spannungen erreicht wird, ohne die Zusammensetzung und Verunreinigungskonzentration der oberen und unteren Schicht mit großer Bandlücke zu justieren.
  • Mit der Kanalschicht, die derartig dünn ist (50 Å – 150 Å) und den dotierten plana ren Schichten, die vertikal symmetrisch bezüglich der Kanalschicht angeordnet sind, weist der Feldeffekttransistor eine hohe Steilheit auf und weist eine gleichförmige Steilheit bezüglich Gate-Spannungen auf.
  • 1 ist ein Graph, der experimentelle Daten zur Beziehung zwischen der Drain-Spannung und dem Drain-Strom eines herkömmlichen Feldeftekttransistors zeigt, wobei die Gate-Spannung als ein Parameter verwendet wird;
  • 2 ist eine fragementarische Querschnittsansicht eines Feldeftekttransistors;
  • 3 ist ein Graph, der experimentelle Daten zur Beziehung zwischen der Drain-Spannung und dem Drain-Strom des in 2 gezeigten Feldeffekttransistors bei verschiedenen Gate-Spannungen zeigt;
  • 4 ist ein Graph, der experimentelle Daten zur Beziehung zwischen der Steilheit und der Gate-Spannung des in 2 gezeigten Feldeffekttransistors und anderer herkömmlicher Transistoren mit hoher Elektronenmobilität zeigt; und
  • 5 ist eine fragmentarische Querschnittsansicht eines Feldeffekttransistors gemäß der vorliegenden Erfindung.
  • Wie in 2 gezeigt ist, weist ein Feldeffekttransistor, der nicht Teil der vorliegenden Erfindung ist auf: ein halbisolierendes GaAs-Substrat 1, eine Übergitter-Pufferschicht 2, die auf dem halbisolierenden GaAs-Substrat 1 zur Verhinderung einer unerwünschten Ladungsträgerleckage angeordnet ist, und eine Doppel-Heteroübergangsstruktur, die auf der Übergitter-Pufferschicht 2 angeordnet ist und ein Paar von einer oberen und einer unteren Schicht 3, 5 mit großer Bandlücke sowie eine zwischen der oberen und unteren Schicht 3, 5 mit großer Bandlücke angeordnete Kanalschicht 4 aufweist. Der Feldeffekttransistor enthält weiterhin eine n+-Kontaktschicht 6, die auf der oberen Schicht 5 mit großer Bandlücke angeordnet ist, eine Source-Elektrode 7, die auf der n+-Kontaktschicht 6 angeordnet ist, eine Drain-Elektrode 8, die auf der n+-Kontaktschicht 6 angeordnet ist, und eine Gate-Elektrode 9, die auf der oberen Schicht 5 mit großer Bandlücke angeordnet Die auf der Übergitter-Pufferschicht 2 angeordnete und mit der Kanalschicht 4 einen Heteroübergang bildende Schicht 3 mit großer Bandlücke weist eine geeignete Dicke auf und ist aus AlXGa1–XAs (0,2 < × < 0,3) hergestellt. Die Schicht 3 mit großer Bandlücke enthält eine siliziumdotierte planare Schicht 3a, die durch eine Abstandsschicht 3A von einer bestimmten Dicke von dem Heteroübergang zwischen der Schicht 3 mit großer Bandlücke und der Kanalschicht 4 beabstandet ist. Die siliziumdotierte planare Schicht 3a ist mit einer Verunreinigung von Silizium (Si) mit einer Konzentration von 1 – 10 × 1012 cm–2 dotiert. Die Abstandsschicht 3A ist aus AlXGa1–XAs (0,2 < × < 0,3) hergestellt.
  • Die Kanalschicht 4 ist auf der Abstandsschicht 3A angeordnet. Die Kanalschicht 4 ist aus InGaAs hergestellt und weist eine Dicke von ungefähr 50 Å bis 150 Å auf. Die Dicke der Kanalschicht 4 ist derart ausgewählt, dass sie einen solchen Wert aufweist, der verursacht, dass zwei Elektronengasschichten, die andernfalls in der Kanalschicht 4 getrennt wären, zu einer einzigen Elektronengasschicht kombiniert werden, und weiterhin derart, dass die einzige Elektronengasschicht in der Kanalschicht 4 gehalten bleibt, ungeachtet dessen, ob keine Spannung an die Gate-Elektrode 9 angelegt ist (Normalzustand) oder eine Spannung an die Gate-Elektrode 9 angelegt ist.
  • Die Schicht 5 mit großer Bandlücke, die auf der Kanalschicht 4 angeordnet ist und mit der Kanalschicht 4 einen Heteroübergang bildet, ist aus AlXGa1–X Ashergestellt (0,2 < × < 0,3) und weist eine Dicke von ungefähr 250 bis 350 Å auf, die ausgewählt ist, um es zu ermöglichen, dass eine durch die Gate-Elektrode 9 entwickelte Verarmungsschicht die Kanalschicht 4 beeinflusst. Die Schicht 5 mit großer Bandlücke enthält eine siliziumdotierte planate Schicht 5a, die durch eine Abstandsschicht 5A, die höchstens 40 Å dick ist, von dem Heteroübergang zwischen der Schicht 5 mit großer Bandlücke und der Kanalschicht 4 beabstandet ist. Die siliziumdotierte planare Schicht 5a ist mit einer Verunreinigung von Silizium (Si) mit einer Konzentration von 1 – 10 × 1012cm–2 dotiert. Die Abstandsschicht 5A ist aus AlXGa1–XAs hergestellt (0,2 < × < 0,3).
  • Daher ist die Dicke der Abstandsschicht 5A dieselbe wie die Dicke der Abstandsschicht 3A und die Konzentration der in der siliziumdotierten planaren Schicht 5a dotierten Verunreinigung ist dieselbe wie die Konzentration der in der siliziumdotierten planaren Schicht 3a dotierten Verunreinigung. Die Kompositionsverhältnisse der jeweiligen Materialien AlXGa1–XAs der Schichten 3, 5 mit großer Bandlücke sind identisch zueinander. Auf die Abstandsschichten 3A, 5A kann verzichtet werden und die Heteroübergänge können mit einer planaren Schicht der Verunreinigung dotiert sein.
  • Die Schichten 3, 5 mit großer Bandlücke sind vertikal symmetrisch bezüglich einander bezüglich der Kanalschicht 4, und die Kanalschicht 4 aus InGaAs weist die wie oben beschrieben ausgewählte Dicke auf, die Steilheit gm des Feldeffekttransistors kann in gleichförmigen Veränderungsraten variieren, wenn die an die Gate-Elektrode 9 angelegte Spannung, d.h. die Gate-Spannung, variiert wird.
  • Die Source-Elektrode 7 und die Drain-Elektrode 8 sind auf der n+-Kontaktschicht 6 angebracht, die auf der Schicht 5 mit großer Bandlücke zum besseren ohmschen Kontakt angeordnet ist. Die Gate-Elektrode 9 ist zwischen zwei Erhebungen der n+-Kontaktschicht 6 angeordnet, und jede Lücke zwischen dem unteren Ende der Gate-Elektrode 9 und der n+-Kontaktschicht 6 sollte vorzugsweise eine sehr kleine Dimension von beispielsweise 0,1 Millimeter oder weniger aufweisen.
  • 3 ist ein Graph, der experimentelle Daten zur Beziehung zwischen der Drain-Spannung und dem Drain-Strom des in 2 gezeigten Feldeffekttransistors bei verschiedenen Gate-Spannungen als Parameter zeigt. Aus 3 ist ersichtlich, dass die Veränderungsrate des Drain-Stroms, wenn die Gate-Spannung in konstanten Intervallen variiert wird, gleichförmig ist, und daher ist die Steilheit gm in einem weiten Bereich von Gate-Spannungen gleichförmig.
  • 4 ist ein Graph, der experimentelle Daten zur Beziehung zwischen der Steilheit gm und der Gate-Spannung des in 2 gezeigten Feldeffekttransistors und anderer herkömmlicher Feldeffekttransistoren zeigt. Die vertikale Achse des Graphen zeigt die Steilheit (gm) pro Einheitsgatebreite und die horizontale Achse die Gate-Spannung. Eine durchgezogene Kurve A zeigt die Daten des Feldeffekttransistors gemäß der ersten Ausführungsform der vorliegenden Erfindung. Eine gepunktete Linie B zeigt die Daten des herkömmlichen Feldeffekttransistors. Eine gepunktet und gestrichelte Linie C zeigt die Daten eines verbesserten herkömmlichen Feldeffekttransistors, bei dem die dotierte Konzentration und die Bandlücke der oberen Schicht mit großer Bandlücke (Elektronenzuführungsschicht) 5 größer ist als diejenige der unteren Schicht mit großer Bandlücke (Elektronenzuführungsschicht) 3. Die in 4 gezeigten experimentellen Daten zeigen, dass die Steilheit gm des Feldeffekttransistors gemäß der ersten Ausführungsform größer ist als diejenige des konventionellen Feldeffekttransistors.
  • Die Dicke (50Å –150 Å) der Kanalschicht 4 aus InGaAs ist derart ausgewählt, dass sie im Wesentlichen gleich der Dicke einer einzelnen zweidimensionalen Elektronengasschicht ist. Zwei zweidimensionale Elektronengasschichten, die in der Kanalschicht 4 durch die beiden Heteroübergänge erzeugt werden, weisen dieselbe Ladungsträgerdichte auf und können als eine einzige Elektronengasschicht in der Kanalschicht 4 betrachtet werden. Wie oben beschrieben worden ist, sind die Zusammensetzungsverhältnisse der oberen und unteren Schichten 5, 3 mit großer Bandlücke und die Verunreinigungskonzentrationen in diesen Schichten jeweils in der vertikal symmetrischen Doppel-Heteroübergangsstruktur gleich zueinander. Dies ermöglicht es, dass der Feldeffekttransistor eine gleichförmige Steilheit in einem weiten Bereich von Gate-Elektroden aufweist.
  • Da die Zusammensetzungsverhältnisse der oberen und der unteren Schicht 5, 3 mit großer Bandlücke und die Verunreinigungskonzentrationen in diesen Schichten in der vertikal symmetrischen Doppel-Heteroübergangsstruktur gleich zueinander sind, können die in einem Herstellungsprozess für den Feldeffekttransistor einzuhaltenden Bedingungen leicht gesteuert/geregelt werden, was zu einer höheren Produktionsausbeute und kleineren charakteristischen Variationen der Feldeffekttransistoren führt.
  • Die Kanalschicht 4 aus InGaAs weist eine sehr geringe Dicke im Bereich von 50 Å bis 150 Å auf und die siliziumdotierten planaren Schichten sind in einem vertikal symmetrischen Muster bezüglich der Kanalschicht 4 angeordnet. Mit dieser Anordnung weist der Feldeffekttransistor eine hohe Steilheit auf, die durch einen Kanal erreicht wird, der eine einzige hohe Ladungsträgerdichte aufweist und darüber hinaus eine Steilheitscharakteristik aufweist, die bezüglich der Gate-Spannung gleichförmig ist.
  • 5 zeigt einen Feldeffekttransistor gemäß der vorliegenden Erfindung.
  • Wie in 5 gezeigt ist, weist der als ein Transistor mit hoher Elektronenmobilität konstruierte Feldeffekttransistor gemäß der Erfindung auf: ein halbisolierendes GaAs-Substrat 1, eine auf dem Halb-isolierenden GaAs-Substrat 1 angeordnete Übergitter-Pufferschicht 2, eine Doppel-Heteroübergangsstruktur, die auf der Übergitter-Pufferschicht 2 angeordnet ist und ein Paar einer unteren und einer oberen AIGaAs-Schicht 3, 5 mit hohem Widerstand und großer Bandlücke sowie eine zwischen der oberen und unteren AIGaAs-Schicht 3, 5 mit großer Bandlücke angeordnete InGaAs-Kanalschicht 4 aufweist, sowie eine n+-Kontaktschicht 6, die auf der oberen AIGaAs-Schicht 5 mit großer Bandlücke angeordnet ist, eine Source-Elektrode 7, die auf der n+-Kontaktschicht 6 angeordnet ist, eine Drain-Elektrode 8, die auf der n+-Kontaktschicht 6 angeordnet ist, und eine Gate-Elektrode 9, die auf der oberen AIGaAs-Schicht 5 mit großer Bandlücke angeordnet ist.
  • Die auf dem halbisolierenden GalAs-Substrat 1 angeordnete Übergitter-Pufferschicht 2 dient zur Verhinderung einer unerwünschten Ladungsträgerleckage. Die AIGaAs-Schicht 3 mit großer Bandlücke, die auf der Übergitter-Pufferschicht 2 angeordnet ist, weist eine Dicke von ungefähr 330 Å auf und ist aus AlXGa1–XAs (0,2 < × < 0,3) hergestellt. Die AIGaAs-Schicht 3 mit großer Bandlücke enthält eine siliziumdotierte planare Schicht 3a, die eine Verunreinigung von Silizium (Si) mit einer Flächendichte von 2,5 × 1012 cm–2 enthält und die an einer Stelle angeordnet ist, die 30 Å von dem Heteroübergang zwischen der AIGaAs-Schicht 3 mit großer Bandlücke und der Kanalschicht 4 beabstandet ist.
  • Die Kanalschicht 4 weist eine Dicke auf, die derart ausgewählt ist, dass sie einen Wert aufweist, der klein genug ist, um zu verursachen, dass zwei Elektronengasschichten, die andernfalls in der Nähe von zwischen der Kanalschicht 4 und der unteren und oberen AIGaAs-Schicht 3, 5 mit großer Bandlücke ausgebildeten Heteroübergängen voneinander getrennt wären, zu einer einzigen Elektronengasschicht kombiniert werden, die abhängig von Veränderungen der an die Gate-Elektrode angelegten Gate-Spannung steuerbar/regelbar ist. Insbesondere liegt die Dicke der Kanalschicht 4 im Bereich von 50 Å bis 150 Å.
  • Die auf der Kanalschicht 4 angeordnete AIGaAs-Schicht 5 mit großer Bandlücke weist eine Dicke von ungefähr 250 Å auf und ist aus AlXGa1–XAs(0,2 < × < 0,3) hergestellt. Die AIGaAs-Schicht 5 mit großer Bandlücke enthält eine siliziumdotierte planare Schicht 5a, die eine Verunreinigung von Si mit einer Flächendichte von 2,5 × 1012 cm–2 aufweist und die an einer Stelle angeordnet ist, die 30 Å von dem Heteroübergang zwischen der AIGaAs-Schicht 5 mit großer Bandlücke und der Kanalschicht 4 beabstandet ist. Daher besitzen die Kanalschicht 4 und die untere und obere AIGaAs-Schicht 3, 5 mit großer Bandlücke eine vertikal symmetrische Struktur bezüglich der horizontalen Zentralachse der Kanalschicht 4.
  • Gemäß der Ausführungsform enthält die AIGaAs-Schicht 5 mit großer Bandlücke eine AIGaAs-Schicht 5b mit niedrigem Widerstand und großer Bandlücke, die in ihrem oberen Endbereich angeordnet ist und mit Silizium mit einer Konzentration zwischen 3 × 1017 cm–3 bis 1 × 1018 cm–3 dotiert ist, wobei die AIGaAs-Schicht 5b mit niedrigem Widerstand und großer Bandlücke eine Dicke von 40 Å bis 120 Å und vorzugsweise von 80 Å aufweist. Die n+-Kontaktschicht 6, die auf der AIGaAs-Schicht 5b mit niedrigem Widerstand und großer Bandlücke angeordnet ist, ist mit Silizium mit einer Konzentration von 5 × 1018 cm–3 dotiert und weist eine Dicke von 500 Å auf.
  • Weil die AIGaAs-Schicht 5b mit niedrigem Widerstand und großer Bandlücke unmittelbar unterhalb der Gate-Elektrode 9 angeordnet ist, wird durch die AIGaAs-Schicht 5b mit niedrigem Widerstand und großer Bandlücke verhindert, dass dann, wenn eine an die Gate-Elektrode 9 angelegte Spannung niedrig ist, eine unmittelbar unterhalb der Gate-Elektrode 9 ausgebildete Verarmungsschicht sich ausbreitet. Insbesondere breitet sich, solange die an die Gate-Elektrode 9 angelegte Spannung niedrig ist, die unmittelbar unterhalb der Gate-Elektrode 9 ausgebildete Verarmungsschicht nicht durch die Schicht 5b mit großer Bandlücke in den unteren Bereich der AIGaAs-Schicht 5 mit großer Bandlücke aus. Daher befindet sich der Transistor mit hoher Elektronenmobilität in einem normalerweise-Ein-Zustand.
  • Weil die Dicke der AIGaAs-Schicht 5b mit niedrigem Widerstand und großer Bandlücke einen relativ geringen Wert von 80 Å aufweist, verbreitet sich dann, wenn die an die Gate-Elektrode 9 angelegte Spannung variiert, die unmittelbar unterhalb der Gate-Elektrode 9 ausgebildete Verarmungsschicht schnell durch die Schicht 5b mit großer Bandlücke in den unteren Bereich der AIGaAs-Schicht 5 mit großer Bandlücke aus, wobei sie das Verhalten eines in der Kanalschicht 4 erzeugten Elektronengases zu beeinflussen beginnt.
  • Wenn die an die Gate-Elektrode 9 angelegte Spannung, d.h. die Gate-Spannung, sich verändert, verändert sich das Ausbreiten der Verarmungsschicht oder, genauer gesagt, verändert sich eine Änderung im Potential jedes von Bereichen in der Nähe der Kanalschicht 4 in einem größeren Grad als der Widerstand der Schicht 5 mit großer Bandlücke ansteigt. Je größer die Veränderung der Ausbreitung der Verarmungsschicht pro Einheits-Gatespannung bezüglich der Breite der Kanalschicht 4 wird, desto größer wird die Tendenz der Gatespannung, die Kanalschicht 4 zu beeinflussen, was verursacht, dass das Elektronengas in der Kanalschicht 4 sich in einer integrierteren Weise verhält, so dass der Transistor mit hoher Elektronenmobilität verbesserte Steilheitseigenschaften aufweist.
  • Wie oben beschrieben worden ist, ist, solange die Kanalschicht 4 eine relativ geringe Dicke aufweist und die obere und untere AIGaAs-Schicht 3, 5 mit großer Bandlücke, die benachbart der Kanalschicht 4 angeordnet sind, einen relativ großen Widerstand aufweisen, das in der Kanalschicht 4 erzeugte Elektronengas sowohl durch die Dicke der Kanalschicht 4 physikalisch integriert als auch durch den hohen Widerstand der AIGaAs-Schichten 3, 5 mit großer Bandlücke, die benachbart der Kanalschicht angeordnet sind, funktionell integriert, was eine gute Steilheitscharakteristik bereitstellt. Das auf diese Weise integrierte Elektronengas spricht gut auf die Gatespannung an, was zu der verbesserten Steilheitscharakteristik führt.
  • Gemäß den in den japanischen Patentoffenlegungsschriften Nr. 1-128473 und 1-143271 offenbarten herkömmlichen Feldeffekttransistoren weist die obere Schicht mit großer Bandlücke, die der oberen Schicht 5 mit großer Bandlücke entspricht, einen durch die obere Schicht mit großer Bandlücke hindurch gleichförmigen mittleren Widerstandswert auf. Dies liegt daran, dass die obere Schicht mit großer Bandlücke keinen relativ großen Widerstand aufweisen kann, da sie verantwortlich ist für die Zufuhr von Elektronen in die Kanalschicht.
  • Gemäß der vorliegenden Erfindung sind jedoch die siliziumdotierten planaren Schichten 3a, 5a vollständig verantwortlich für die Zufuhr von Elektronen in die Kanalschicht 4, und der Bereich in der Schicht 5 mit großer Bandlücke in der Nähe der Kanalschicht 4 weist einen beträchtlich höheren Widerstand auf, wohingegen die Schicht 5b mit großer Bandlücke unmittelbar unterhalb der Gate-Elektrode 9 vergleichsweise dünn ist und einen vergleichsweise geringen Widerstand aufweist. Demzufolge können Einstellungen, um den Transistor mit hoher Elektronenmobilität als normalerweise-ein oder normalerweise-aus auszubilden, durch Einstellen der Dichte der dotierten Verunreinigung und der Dicke der Schicht 5b mit großer Bandlücke vorgenommen werden. Daher kann die Steilheitscharakteristik verbessert werden und die Schwellenspannung kann unabhängig voneinander eingestellt werden.
  • Bei der gezeigten Ausführungsform weisen die Schichten 3, 5 mit großer Bandlücke, die der Kanalschicht 4 benachbart sind, einen relativ großen Widerstand auf und die Kanalschicht 4 weist eine relativ geringe Dicke auf, die auf einen bestimmten Bereich begrenzt ist. Jedoch ist die Dicke der Kanalschicht 4 definiert in Anspruch 1, und die Steilheitscharakteristik könnte verbessert werden durch Erhöhen des Widerstands der Schichten 3, 5 mit großer Bandlücke, die der Kanalschicht 4 benachbart sind, wobei die Schichten 3 und 5 einen hohen Widerstand, wie in Anspruch 1 definiert, aufweisen.
  • Die Schichten 3, 5 mit großer Bandlücke sind aus AIGaAs hergestellt und die Kanalschicht 4 als eine Schicht mit geringer Bandlücke ist aus InGaAs hergestellt.
  • Ein Feldeffekttransistor weist eine Doppel-Heteroübergangsstruktur auf, die eine Kanalschicht aus InGaAs umfasst sowie eine obere und eine untere Schicht mit großer Bandlücke umfasst, die jeweils ober- und unterhalb der Kanalschicht angeordnet sind und jeweils einen Heteroübergang mit der Kanalschicht ausbilden. Die Kanalschicht weist eine derartige Dicke auf, dass sich eine im Wesentlichen einzige Elektronengasschicht in der Kanalschicht bildet. Die obere und die untere Schicht mit großer Bandlücke weisen im Wesentlichen dieselbe Verunreinigungskonzentration auf. Die obere und die untere Schicht mit großer Bandlücke enthalten jeweils eine dotierte planare Schicht, die vertikal symmetrisch bezüglich der Kanalschicht angeordnet ist und mit einer Verunreinigung derselben Konzentration dotiert ist. Der Rahmen der Erfindung ist durch die angefügten Ansprüche definiert.

Claims (3)

  1. Feldeffekttransistor mit einer Doppel-Heteroübergangsstruktur, umfassend: – eine Kanalschicht (4) aus InGaAs, wobei die Kanalschicht (4) eine derartige Dicke aufweist, dass sich eine im Wesentlichen einfache Elektronengasschicht in der Kanalschicht (4) ausbildet, – eine obere Schicht (5) mit größer Bandlücke, die oberhalb der Kanalschicht (4) angeordnet ist, und – eine untere Schicht (3) mit großer Bandlücke, die unterhalb der Kanalschicht (4) angeordnet ist, wobei sowohl die obere (5) als auch die untere (3) Schicht mit großer Bandlücke von einem AIGaAs-Typ mit großem Widerstand sind, wobei sowohl die obere (5) als auch die untere (3) Schicht mit großer Bandlücke und großem Widerstand jeweils einen Heteroübergang mit der Kanalschicht (4) bildet und im Wesentlichen dieselbe Verunreinigungskonzentration aufweist, und wobei sowohl die obere (5) als auch die untere (3) Schicht mit großer Bandlücke und großem Widerstand jeweils eine siliziumdotierte planare Schicht (5a, 3a) aufweist, und – wobei eine n+-Kontaktschicht (6) oberhalb der oberen (5) Schicht mit großer Bandlücke angeordnet ist, wobei eine Source-Elektrode (7) und eine Drain-Elektrode (8) an der n+-Kontaktschicht (6) angebracht sind, und – wobei die obere Schicht (5) mit großer Bandlücke und großem Widerstand in einem oberen Endbereich eine AIIGaAs-Schicht (5b) mit großer Bandlücke und niedrigem Widerstand umfasst, wobei die Schicht (5b) mit großer Bandlücke und niedrigem Widerstand eine Dicke im Bereich von 4 nm (40 Å) bis 12 nm (120 Å) und eine Verunreinigungskonzentration von 3 · 1017 cm–3 bis 1 · 1018 cm–3 aufweist.
  2. Feldeffekttransistor nach Anspruch 1, wobei die eine siliziumdotierte planare Schicht (5a) in der oberen Schicht (5) mit gnoßer Bandlücke und großem Widerstand dieselbe Dotierungskonzentration von Verunreinigungen enthält und im selben Abstand von der Kanalschicht (4) angeordnet ist wie die andere siliziumdotierte planare Schicht (3a) in der unteren Schicht (3) mit großer Bandlücke und großem Widerstand.
  3. Feldeffekttransistor nach Anspruch 1 oder 2, wobei die Kanalschicht (4) eine Dicke im Bereich von 5 nm (50 Å) bis 15 nm (150 Å ) aufweist.
DE69730073T 1996-04-18 1997-03-26 Doppelheteroübergang-Feldeffekttransistor Expired - Fee Related DE69730073T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12097496A JP3604502B2 (ja) 1996-04-18 1996-04-18 高電子移動度トランジスタ
JP12097496 1996-04-18

Publications (2)

Publication Number Publication Date
DE69730073D1 DE69730073D1 (de) 2004-09-09
DE69730073T2 true DE69730073T2 (de) 2005-01-27

Family

ID=14799652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69730073T Expired - Fee Related DE69730073T2 (de) 1996-04-18 1997-03-26 Doppelheteroübergang-Feldeffekttransistor

Country Status (4)

Country Link
US (1) US5900653A (de)
EP (1) EP0802570B1 (de)
JP (1) JP3604502B2 (de)
DE (1) DE69730073T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3123940B2 (ja) * 1997-03-27 2001-01-15 日本電気株式会社 電界効果トランジスタおよびその製造方法
US6242293B1 (en) * 1998-06-30 2001-06-05 The Whitaker Corporation Process for fabricating double recess pseudomorphic high electron mobility transistor structures
US6307221B1 (en) 1998-11-18 2001-10-23 The Whitaker Corporation InxGa1-xP etch stop layer for double recess pseudomorphic high electron mobility transistor structures
JP3429700B2 (ja) * 1999-03-19 2003-07-22 富士通カンタムデバイス株式会社 高電子移動度トランジスタ
US6936900B1 (en) * 2000-05-04 2005-08-30 Osemi, Inc. Integrated transistor devices
WO2003015174A2 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
US7187045B2 (en) * 2002-07-16 2007-03-06 Osemi, Inc. Junction field effect metal oxide compound semiconductor integrated transistor devices
JP4371668B2 (ja) * 2003-02-13 2009-11-25 三菱電機株式会社 半導体装置
WO2005048318A2 (en) * 2003-11-17 2005-05-26 Osemi, Inc. Nitride metal oxide semiconductor integrated transistor devices
US20080282983A1 (en) * 2003-12-09 2008-11-20 Braddock Iv Walter David High Temperature Vacuum Evaporation Apparatus
JP5119644B2 (ja) * 2006-10-19 2013-01-16 日立電線株式会社 Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
CN101510583B (zh) * 2009-03-18 2011-05-04 中国计量科学研究院 含有多层二维电子气的量子化霍尔电阻器件及其制作方法
US20230378279A1 (en) * 2022-05-19 2023-11-23 Manichandra Morampudi System and method for two-dimensional electronic devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US33584A (en) * 1861-10-29 Improved water-wheel
JPS61156542A (ja) * 1984-12-27 1986-07-16 Olympus Optical Co Ltd 光カ−ド読取り装置
US4943438A (en) * 1986-07-07 1990-07-24 Conagra, Inc. Bread crumb coating composition and process for imparting fried-like texture and flavor to food products
US5060030A (en) * 1990-07-18 1991-10-22 Raytheon Company Pseudomorphic HEMT having strained compensation layer
US5140386A (en) * 1991-05-09 1992-08-18 Raytheon Company High electron mobility transistor
TW266314B (en) * 1994-07-04 1995-12-21 Nat Science Committee Transistor with GaAs-GaInAs structure
US5652440A (en) * 1994-09-30 1997-07-29 National Science Council GaAs-InGaAs high electron mobility transistor
JP3447438B2 (ja) * 1994-12-06 2003-09-16 本田技研工業株式会社 電界効果トランジスタ

Also Published As

Publication number Publication date
EP0802570A2 (de) 1997-10-22
DE69730073D1 (de) 2004-09-09
EP0802570B1 (de) 2004-08-04
JP3604502B2 (ja) 2004-12-22
JPH09283746A (ja) 1997-10-31
US5900653A (en) 1999-05-04
EP0802570A3 (de) 1998-08-05

Similar Documents

Publication Publication Date Title
DE69730073T2 (de) Doppelheteroübergang-Feldeffekttransistor
EP0879481B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102016111400B4 (de) Nitridhalbleitereinrichtung
DE3110230C2 (de)
DE102006009985B4 (de) Superjunction-Halbleiterbauteil
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE3136682C2 (de)
DE102008057412A1 (de) Halbleiterbauelement
DE102013003283A1 (de) Selbstsperrender verbundhalbleiter-tunneltransistor
EP0045469A2 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE112021005668T5 (de) Nitrid-Halbleiterbauteil und dessen Herstellung
DE102015119345A1 (de) Halbleiterfeldplatte für verbundhalbleiterbauelemente
DE102018116843A1 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE3040775A1 (de) Mis-gesteuertes halbleiterbauelement
DE2607203A1 (de) Kantenloser transistor
DE2833068C2 (de)
DE3021042A1 (de) Widerstandselement mit hoher durchbruchsspannung fuer integrierte schaltungen
DE60008047T2 (de) Feldeffekt-Halbleiteranordnung
DE2804500C2 (de) Sperrschicht-Feldeffekttransistor
EP1412973B1 (de) Halbleiterstruktur mit feldplatte
DE102011016800A1 (de) Vorrichtungsabschlussstrukturen eines lateralen schwimmenden gekoppelten Kondensators
EP1796175A1 (de) DMOS-Transistor mit optimierter Randstruktur
DE69629456T2 (de) Feldeffekttransistor mit verminderter Verzögerungsänderung
DE10066053B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee