JP2024519853A - バックバリア構造および埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタならびにその方法 - Google Patents
バックバリア構造および埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタならびにその方法 Download PDFInfo
- Publication number
- JP2024519853A JP2024519853A JP2023571547A JP2023571547A JP2024519853A JP 2024519853 A JP2024519853 A JP 2024519853A JP 2023571547 A JP2023571547 A JP 2023571547A JP 2023571547 A JP2023571547 A JP 2023571547A JP 2024519853 A JP2024519853 A JP 2024519853A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- region
- iii
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 262
- 238000000034 method Methods 0.000 title claims description 99
- 239000000758 substrate Substances 0.000 claims abstract description 132
- 239000012535 impurity Substances 0.000 claims description 96
- 229910052710 silicon Inorganic materials 0.000 claims description 44
- 229910052799 carbon Inorganic materials 0.000 claims description 42
- 230000009467 reduction Effects 0.000 claims description 42
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 35
- 239000001301 oxygen Substances 0.000 claims description 35
- 229910052760 oxygen Inorganic materials 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 32
- 230000006911 nucleation Effects 0.000 claims description 18
- 238000010899 nucleation Methods 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims 4
- 239000000463 material Substances 0.000 description 329
- 230000008569 process Effects 0.000 description 75
- 125000006850 spacer group Chemical group 0.000 description 61
- 230000000694 effects Effects 0.000 description 51
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 40
- 229910002601 GaN Inorganic materials 0.000 description 39
- 239000000872 buffer Substances 0.000 description 34
- 229910010271 silicon carbide Inorganic materials 0.000 description 34
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 33
- 238000005468 ion implantation Methods 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 25
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 24
- 239000007943 implant Substances 0.000 description 24
- 238000002513 implantation Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 15
- 230000005465 channeling Effects 0.000 description 14
- 239000010931 gold Substances 0.000 description 14
- 229910052759 nickel Inorganic materials 0.000 description 14
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 12
- 230000008030 elimination Effects 0.000 description 12
- 238000003379 elimination reaction Methods 0.000 description 12
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 150000002739 metals Chemical class 0.000 description 11
- 230000002829 reductive effect Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 230000000670 limiting effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000137 annealing Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 230000009897 systematic effect Effects 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 230000005533 two-dimensional electron gas Effects 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000010348 incorporation Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000005516 deep trap Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000003446 memory effect Effects 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000002195 synergetic effect Effects 0.000 description 3
- -1 AlGaN Chemical compound 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000004050 hot filament vapor deposition Methods 0.000 description 2
- 238000003955 hot wall epitaxy Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- FFEARJCKVFRZRR-UHFFFAOYSA-N methionine Chemical compound CSCCC(N)C(O)=O FFEARJCKVFRZRR-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical group [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
ラグを低減するように構成されている装置は、基板と、基板上のＩＩＩ族窒化物バックバリア層と、ＩＩＩ族窒化物バックバリア層上のＩＩＩ族窒化物チャネル層と、ＩＩＩ族窒化物チャネル層上のＩＩＩ族窒化物バリア層であって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物チャネル層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層と、ＩＩＩ族窒化物バリア層に電気的に結合されているソースと、ＩＩＩ族窒化物バリア層上のゲートと、ＩＩＩ族窒化物バリア層に電気的に結合されているドレインと、ＩＩＩ族窒化物バリア層にまたはＩＩＩ族窒化物バリア層の下方に配置されているｐ領域とを含む。付加的に、ｐ領域の少なくとも一部分は、垂直方向において、ソース、ゲート、およびゲートとドレインとの間の領域のうちの少なくとも１つの下方に配置されている。
Description
本開示は、バックバリア構造および埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタならびにその方法に関する。本開示はまた、バックバリア構造および埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタに関する。本開示はさらに、バックバリア構造および埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタと関連付けられる方法に関する。本開示はさらに、バックバリア構造および埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタを作成する方法に関する。本開示はさらに、バックバリア構造および埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタを実施する方法に関する。
ＩＩＩ族窒化物ベースのまたは窒化ガリウム（ＧａＮ）ベースの高電子移動度トランジスタ（ＨＥＭＴ）は、ディスクリートとＭＭＩＣ（モノリシックマイクロ波集積回路）形態の両方における、高電力無線周波数（ＲＦ）用途にとって非常に有望な候補である。現行のＧａＮ ＨＥＭＴ設計は、所望のブレークダウンを達成するためのトラップを含むバッファ層を使用する。しかしながら、これらのトラップは、性能に悪影響を及ぼすメモリ効果を引き起こす。特に、これらの設計は、「ラグ効果」とよばれるものと関連付けられるいくらかのトラッピングを示す。
したがって、ＩＩＩ族窒化物ＨＥＭＴにおけるラグ効果および／または他の否定的な性能上の問題に対処し、そのようなデバイスの性能を向上させるためのソリューションが必要とされている。
１つの一般的な態様は、装置であって、基板と、基板上のＩＩＩ族窒化物バックバリア層と、ＩＩＩ族窒化物バックバリア層上のＩＩＩ族窒化物チャネル層と、ＩＩＩ族窒化物チャネル層上のＩＩＩ族窒化物バリア層であって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物チャネル層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層と、ＩＩＩ族窒化物バリア層に電気的に結合されているソースと、ＩＩＩ族窒化物バリア層上のゲートと、ＩＩＩ族窒化物バリア層に電気的に結合されているドレインと、ＩＩＩ族窒化物バリア層にまたはＩＩＩ族窒化物バリア層の下方に配置されているｐ領域とを含み、ｐ領域の少なくとも一部分は、垂直方向において、ソース、ゲート、およびゲートとドレインとの間の領域のうちの少なくとも１つの下方に配置されている、装置を含む。
１つの一般的な態様は、デバイスを作成する方法であって、基板を提供することと、基板上にＩＩＩ族窒化物バックバリア層を提供することと、ＩＩＩ族窒化物バックバリア層上にＩＩＩ族窒化物チャネル層を提供することと、ＩＩＩ族窒化物チャネル層上にＩＩＩ族窒化物バリア層を提供することであって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物チャネル層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層を提供することと、ＩＩＩ族窒化物バリア層にソースを電気的に結合することと、ＩＩＩ族窒化物バリア層上にゲートを配置することと、ＩＩＩ族窒化物バリア層にドレインを電気的に結合することと、ＩＩＩ族窒化物バリア層にまたはＩＩＩ族窒化物バリア層の下方に配置されているｐ領域を提供することとを含み、ｐ領域の少なくとも一部分は、垂直方向において、ソース、ゲート、およびゲートとドレインとの間の領域のうちの少なくとも１つの下方に配置されている、方法を含む。
１つの一般的な態様は、少なくとも１つのバックバリア構造および少なくとも１つの埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタを含む。
１つの一般的な態様は、少なくとも１つのバックバリア構造および少なくとも１つの埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタと関連付けられる方法を含む。
１つの一般的な態様は、少なくとも１つのバックバリア構造および少なくとも１つの埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタを実施する方法を含む。
１つの一般的な態様は、少なくとも１つのバックバリア構造および少なくとも１つの埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタを作成する方法を含む。
本開示の追加の特徴、利点、および態様が、以下の詳細な説明、図面、および特許請求の範囲に記載され得、それらの考察から明らかになり得る。その上、上記の本開示の概要と以下の詳細な説明は両方とも例示であり、特許請求されているものとしての本開示の範囲を限定することなく、さらなる説明を提供するように意図されていることを理解されたい。
本開示のさらなる理解を与えるために含まれており、本明細書に組み込まれるとともにその一部を構成する添付の図面は、本開示の態様を示し、詳細な説明とともに、本開示の原理を説明する役割を果たす。本開示および本開示を実践することができる様々な方法の基本的な理解に必要であり得る分を超えて、本開示の構造的詳細を示すことは企図されていない。
本開示の態様ならびにその様々な特徴および利点が、非限定的な態様および例を参照することによってより十分に説明される。当該態様および例は、添付の図面に記載および／または図解され、以下の説明において詳述される。図面に示されている特徴は必ずしも原寸に比例して描かれてはおらず、１つの態様の特徴は、たとえ本明細書において明示的に記載されていない場合であっても、当業者が理解するように他の態様によって利用されてもよいことに留意されたい。周知の構成要素および処理技法の記述は、本開示の態様を不必要にあいまいにしないように、省かれている場合がある。本明細書において使用されている例は、本開示が実践され得る方法の理解を促進し、さらに当業者が本開示の態様を実践することを可能にするようにのみ意図されている。したがって、本明細書における例および態様は、本開示の範囲を限定するものとして解釈されるべきではなく、本開示の範囲は、添付の特許請求の範囲および適用法令によってのみ規定される。その上、同様の参照番号は、図面のいくつかのビュー全体を通じて、および、開示されている種々の態様において、同様の部分を表すことに留意されたい。
本明細書では、第１、第２などの用語を使用して様々な要素を説明する場合があるが、これらの要素は、これらの用語によって限定されるべきではないことが理解されよう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。たとえば、本開示の範囲から逸脱することなく、第１の要素が第２の要素と称されてもよく、同様に、第２の要素が第１の要素と称されてもよい。本明細書において使用される場合、「および／または」という用語は、関連して列挙されている項目のうちの１つまたは複数から成るあらゆる組合せを含む。
層、領域、または基板などの要素が別の要素の「上に接して（ｏｎ）」いるかまたは「上に接するまで（ｏｎｔｏ）」延在しているものとして参照されている場合、要素は、その別の要素の直上にあるかまたはその直上へと延在し得るか、または、介在する要素が存在してもよい。対照的に、要素が別の要素の「直上に接して（ｄｉｒｅｃｔｌｙ ｏｎ）」いるかまたは「直上に接するまで（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延在しているものとして参照されている場合、介在する要素は存在しない。同様に、層、領域、または基板などの要素が別の要素の「上（ｏｖｅｒ）」にあるかまたは「上」に延在しているものとして参照されている場合、要素は、その別の要素の直上にあるかまたはその直上へと延在し得るか、または、介在する要素が存在してもよい。対照的に、要素が別の要素の「直上（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」にあるかまたは「直上」に延在しているものとして参照されている場合、介在する要素は存在しない。要素が別の要素に「接続されている（ｃｏｎｎｅｃｔｅｄ）」か、または「結合されている（ｃｏｕｐｌｅｄ）」ものとして参照されている場合、要素は、別の要素に直接的に接続もしくは結合され得、または、介在する要素が存在してもよい。対照的に、要素が別の要素に「直接的に接続されている」または「直接的に結合されている」ものとして参照されている場合、介在する要素は存在しない。
「下方（ｂｅｌｏｗ）」もしくは「上方（ａｂｏｖｅ）」または「上側（ｕｐｐｅｒ）」もしくは「下側（ｌｏｗｅｒ）」または「水平（ｈｏｒｉｚｏｎｔａｌ）」もしくは「垂直（ｖｅｒｔｉｃａｌ）」などの相対語が、図面に示されているものとしての１つの要素、層、または領域と、別の要素、層、または領域との関係を説明するために、本明細書において使用されている場合がある。これらの用語および上述した用語は、添付の図面に示されている向きに加えて、デバイスの異なる向きを包含することを意図していることが理解されよう。
本明細書において使用される用語は特定の態様を説明することのみを目的とするものであり、本開示の限定であるようには意図されない。本明細書において使用される場合、単数形「１つの」（ａ、ａｎ）および「その」（ｔｈｅ）は、別途文脈が明確に指示していない限り、複数形も含むように意図される。用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、本明細書において使用されている場合、記載されている特徴、整数、ステップ、動作、要素、および／または構成要素が存在することを指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそのグループが存在することまたは追加されることを除外するものではないことがさらに理解されよう。
別途規定されない限り、本明細書において使用されるすべての用語（技術用語および科学用語を含む）は、本開示が属する分野の当業者によって一般的に理解されているものと同じ意味を有する。本明細書において称されている用語は、本明細書および関連技術の文脈におけるそれらの意味と一致する意味を有するものとして解釈されるべきであり、本明細書において明示的にそのように規定されていない限り、理想化されたまたは過度に形式的な意味において解釈されるものではない。
構造のタイプに加えて、トランジスタがそれから形成される半導体材料の特性も、動作パラメータに影響を及ぼす可能性がある。トランジスタの動作パラメータに影響を及ぼす特性のうち、電子移動度、飽和電子ドリフト速度、絶縁破壊電界、および熱伝導率が、トランジスタの高周波および高電力特性に影響を及ぼし得る。
電子移動度は、電界の存在下で電子がその飽和速度までどれだけ迅速に加速されるかの測度である。過去においては、より低い電界でより多くの電流が発現され、結果として電界が印加されたときに応答時間がより早くなるため、より高電子移動度を有する半導体材料が選好された。飽和電子ドリフト速度は、電子が半導体材料内で得ることができる最大速度である。より高い速度は、ソースからドレインまでの時間がより短いということになるため、飽和電子ドリフト速度がより高い材料が、高周波用途にとって選好される。
絶縁破壊電界は、ショットキー接合の絶縁破壊およびデバイスのゲートを通る電流が突然に増大する電界強度である。一般的に、所与の寸法の材料によってより大きい電界がサポートされ得るため、高い絶縁破壊電界が、高電力、高周波トランジスタにとって選好される。より小さい電界よりも、より大きい電界によって、電子をより迅速に加速することができるため、より大きい電界が、より高速の過渡を可能にする。
熱伝導率は、半導体材料が熱を放散させる能力である。典型的な動作においては、すべてのトランジスタが熱を生成する。同様に、高電力および高周波トランジスタは、通常、小信号トランジスタよりも大量の熱を生成する。半導体材料の温度が増大すると、一般的に、接合漏れ電流が増大し、温度の増大とともにキャリア移動度が低減することに起因して、一般に、電界効果トランジスタを通る電流は低減する。したがって、半導体から熱が放散される場合、材料はより低い温度に留まり、より低い漏れ電流でより大きい電流を搬送することが可能である。
本開示は、外因性半導体と真性半導体の両方を含む。真性半導体は、ドープされていない（純粋）。外因性半導体は、ドープされており、これは、熱平衡時の半導体の電子および正孔担体濃度を変化させるために化学物質が導入されていることを意味する。ｐ型とｎ型の両方の半導体が開示されており、ｐ型は、電子濃度よりも大きい正孔濃度を有し、ｎ型は、正孔濃度よりも大きい電子濃度を有する。
炭化ケイ素（ＳｉＣ）は、優れた物理的および電子的特性を有し、これによって、理論上は、ケイ素（Ｓｉ）またはガリウムヒ素（ＧａＡｓ）基板から製造されるデバイスよりも高い温度、より高い電力、およびより高い周波数において動作することができる電子デバイスを製造することが可能であるはずである。約４×Ｅ６Ｖ／ｃｍの高い絶縁破壊電界、約２．０×Ｅ７ｃｍ／ｓｅｃの高い飽和電子ドリフト速度、約４．９Ｗ／ｃｍ－°Ｋの高い熱伝導率が、ＳｉＣが高周波および高電力用途に適することを示す。いくつかの態様において、本開示のトランジスタは、Ｓｉ、ＧａＡｓまたは他の適切な基板を備える。
ＧａＮベースのＨＥＭＴは、ディスクリートとＭＭＩＣ形態の両方における、高電力ＲＦ用途にとって非常に有望な候補である。ＧａＮ ＨＥＭＴ設計は、所望のブレークダウンを達成するためのトラップを含むバッファ層を使用し得る。しかしながら、これらのトラップは、性能に悪影響を及ぼすメモリ効果を引き起こす場合がある。この制限を克服するために、埋め込みｐ層を有する構造を利用して、最小のトラッピングでブレークダウンを得ることを可能にすることができる。これらのデバイスは、ドレインラグ効果およびその効果と関連付けられるトラッピングの部分の減少および／または排除を示す。しかしながら、それらは依然として、特に高い負ゲート電圧における「ゲートラグ効果」とよばれるものと関連付けられるいくらかのトラッピングを示す。
より詳細には、ＧａＮベースＨＭＥＴなどのトランジスタにおける全体的なラグは、ゲートラグ効果とドレインラグ効果の両方の組合せであり得る。特定の態様において、第１のタイプのラグ効果を低減するための様々な手法を実施する結果として、第２のタイプのラグ効果がより波及する、増大する、より顕著になる、などの結果となる可能性がある。したがって、ＧａＮベースＨＭＥＴなどのトランジスタにおける全体的なラグに対処することは、第２のタイプのラグ効果がより波及する、増大する、より顕著になる、などの結果となる、第１のタイプのラグ効果を低減するための構造の実施を必要とし得、それによって、第２のタイプのラグ効果に対処するための追加の構造が必要になり得る。特定の態様において、ＧａＮベースのＨＥＭＴなどのトランジスタ内の全体的なラグに対処するには、ドレインラグ低減構造および／またはドレインラグ効果を低減するためのプロセス、ならびに、追加のゲートラグ低減構造および／またはゲートラグ効果を低減するためのプロセスを実施する必要があり得る。
本開示は、ラグを低減するための体系的な手法を提供するデバイスおよび／またはプロセスを含む。より詳細には、本開示は、ドレインラグ低減構造および／またはドレインラグ効果を低減するためのプロセス、ならびに、追加のゲートラグ低減構造および／またはゲートラグ効果を低減するためのプロセスを実施するデバイスおよび／またはプロセスを含む。
本開示は、ＧａＮ ＨＥＭＴにおけるトラッピングを低減するために埋め込みｐ層を使用する構造を用いたデバイスおよび／またはプロセスを含む。これらのデバイスおよび／またはプロセスは、限定された動作エンベロープ中のドレインラグ関連トラッピング、およびまた、ゲートラグトラッピングを大きく低減および／または排除することが見出されている。たとえば、ＧａＮ ＨＥＭＴの特定の実施態様のゲート上の逆バイアスは、約－８Ｖ（ボルト）までである。しかしながら、限定された動作エンベロープ外では、ゲートラグトラッピング効果が存在し得る。たとえば、これは、ゲート電圧が－８Ｖを下回るときである。このゲートラグは、用途によっては望ましくない可能性があり、低減または排除される必要がある。
このゲートラグ効果は、従来のバッファ構造を使用したときに、大きい負ゲート電圧におけるバッファ内の電子の注入およびトラッピングに起因して上昇することが、シミュレーションによって示されている。これは、たとえば、意図せずドープされたＧａＮを有する従来のバッファ構造を使用したときの、大きい負ゲート電圧におけるバッファ内の電子の注入およびトラッピングである。
本開示は、ゲートラグ効果を低減および／または制限するためのデバイスおよび／またはプロセスを含む。たとえば、本開示は、バッファ内への電子注入を低減するためのバリアを提供するために低アルミニウム（Ａｌ）濃度窒化アルミニウムガリウム（ＡｌＧａＮ）バッファを使用するためのデバイスおよび／またはプロセスを含む。たとえば、これは、バッファ内への電子注入を低減するためのバリアを提供するための、約４％のＡｌ濃度のＡｌＧａＮバッファである。シミュレーションは、開示されているバッファ層を使用してゲートラグが低減されることを明確に示している。特に、特定の実施態様において、シミュレーションは、少なくとも－１５Ｖのゲートバイアスまで、開示されているバッファ層を使用してゲートラグが低減されることを明確に示している。
加えて、本開示は、開示されているＡｌＧａＮバッファなどのバッファ内へのケイ素（Ｓｉ）、酸素（Ｏ）、炭素（Ｃ）などのような背景不純物の混入を低減するために、エピタキシャル成長を実施することによってゲートラグ効果を低減および／または制限するためのデバイスおよび／またはプロセスを含む。高濃度の高準位背景不純物の混入は、ＡｌＧａＮバックバリアを使用するときに問題であることが分かっている。開示されているデバイスおよび／またはプロセスは、不純物混入が大幅に低減されるように実施することができる。より詳細には、本開示の態様は、背景不純物レベルが低いバックバリアを実施することができる。１つの態様において、本開示は、背景不純物レベルが低いＡｌＧａＮバックバリアを実施することができる。これに関連して、不純物は、深いトラップ準位としても作用する点欠陥などの転位を有する複合物を構築してしまうことが分かっている。
ＳｉＣ上にＧａＮを成長させるとき、格子不整合に起因して、高密度の貫通転位が形成される場合がある。これらの欠陥は、電流漏れ、低ブレークダウン電圧、キャリアトラップなどを引き起こす可能性がある。欠陥の別のソースは、意図しないドーピングとして作用し、トラップ中心などを形成し得る不純物であり得る。ＧａＮバッファ内に電子が深く侵入するのを妨げるために、ＡｌＧａＮバッファが、ＡｌＧａＮバリアの近くでＧａＮチャネル内に電子を閉じ込めるために使用されてもよい。
本開示のデバイスおよび／またはプロセスは、ＧａＮ ＨＥＭＴデバイスなどのトランジスタ実施態様内の埋め込みｐ層構造を含むことができ、ドレインラグが大きく低減および／または排除された、非常に肯定的な結果を示している。しかしながら、これらのデバイスには、依然としてゲートラグ効果の問題がある。たとえば、これらのデバイスには、依然として上昇した負ゲート電圧におけるゲートラグ効果の問題がある。バッファ内のトラップが、応答のこの遅延の原因であり得る。シミュレーションは、埋め込みｐ層基板上に成長される炭素、ケイ素、酸素などの背景不純物レベルが非常に低いＡｌＧａＮバッファが、電子閉じ込めを劇的に改善し、ゲートラグを低減および／または排除するとともに、全体的なラグを低減および／または排除することができることを示している。
図１は、本開示によるトランジスタの一態様の断面図を示す。
特に、図１は、トランジスタ１００の断面図を示す。トランジスタ１００は、基板層１０２を含むことができる。基板層１０２は、炭化ケイ素（ＳｉＣ）から作成されてもよい。いくつかの態様において、基板層１０２は、半絶縁性ＳｉＣ基板、ｐ型基板、ｎ型基板などであってもよい。いくつかの態様において、基板層１０２は、非常に低濃度にドープされてもよい。１つの態様において、背景不純物レベルは低くてもよい。１つの態様において、背景不純物レベルは１Ｅ１５／ｃｍ3以下であってもよい。１つの態様において、基板層１０２は、６Ｈ ＳｉＣ、４Ｈ ＳｉＣ、１５Ｒ ＳｉＣ、３Ｃ ＳｉＣなどから成る群から選択されるＳｉＣから形成されてもよい。１つの態様において、基板層１０２は、半絶縁性であってもよく、バナジウムもしくは任意の他の適切なドーパントによってドープされてもよく、または、半絶縁性特性を提供する欠陥を有してドープされずに高純度であってもよい。
別の態様において、基板層１０２は、ＧａＡｓ、ＧａＮ、または本明細書に記載されている用途に適した他の材料であってもよい。別の態様において、基板層１０２は、サファイア、スピネル、ＺｎＯ、ケイ素、またはＩＩＩ族窒化物材料の成長をサポートすることが可能な任意の他の材料を含んでもよい。特定の態様において、基板層１０２は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な上側表面を含んでもよい。特定の態様において、基板層１０２は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な下側表面を含んでもよい。ここで、上側および下側は、Ｙ軸に沿って規定される。
トランジスタ１００は、基板層１０２内に形成されてもよい埋め込みｐ領域またはｐ型材料層１０６を含んでもよい。ｐ型材料層１０６は、少なくとも部分的に、ドレインラグ低減構造、ドレインラグ排除構造などを形成するように構成されてもよい。ｐ型材料層１０６は、基板層１０２内に単独で提供され、基板層１０２からトランジスタ１００内のエピタキシャル層へと延在してもよく、および／または、単独でトランジスタ１００のエピタキシャル層内に位置してもよい。ドーパントは、イオン注入のみによって、エピタキシャル成長を通じて、両方の組合せなどによって、エピタキシャル層に組み込むことができる。ｐ型材料層１０６は、複数の層にまたがり、異なるまたは傾斜ｐドーピングの複数の領域を含むことができる。本開示の他の態様によれば、ｐ型材料層１０６はまた、バリア層１０８と基板層１０２との間でバリア層１０８の下方に、および／または、基板層１０２内に形成されてもよい。
本開示の態様によれば、基板層１０２の少なくともいくつかの部分は、ｐ型材料層１０６を含んでもよい。本開示の態様によれば、ｐ型材料層１０６は、アルミニウム（Ａｌ）のイオン注入およびアニーリングによって形成されてもよい。他の態様において、ｐ型材料層１０６は、ホウ素、ガリウム、もしくは、ｐ型層を形成することができる任意の他の材料、または、これらの組合せのイオン注入によって形成されてもよい。１つの態様において、ｐ型材料層１０６は、任意のＧａＮ層を成長させる前にＡｌの注入およびアニーリングによって形成されてもよい。１つの態様において、イオン注入は、インプラントのチャネリングを利用してもよい。１つの態様において、インプラントのチャネリングは、イオンビームを基板層１０２に位置整合させることを含んでもよい。イオンビームの位置整合の結果として、インプラント効率を増大させることができる。他の態様において、イオン注入は、チャネリングを利用しなくてもよい。
本開示の態様は、深さが高度に均一であり、また結果として格子損傷も減少させる、基板層１０２の炭化ケイ素実施態様におけるｐ型材料層１０６のインプラント領域を制御可能に形成するためにインプラントチャネリングを利用してもよい。チャネリングは、イオンが基板層１０２の結晶軸に沿って注入されるときに経験される。注入の方向が結晶格子の主軸に近いとき、結晶格子中の原子は、注入の方向に対して「整列」しているように見え、注入されるイオンは、結晶構造によって作成されるチャネルを下ってｐ型材料層１０６を形成するように見える。これによって、注入されるイオンと結晶格子中の原子との間の衝突の可能性が減少する。結果として、ｐ型材料層１０６の注入の深さが大きく増大し得る。
概して、注入の方向が炭化ケイ素結晶の結晶軸の約±０．２°以内であるときに、炭化ケイ素内でチャネリングが発生する。いくつかの態様において、注入は、炭化ケイ素結晶の結晶軸の±０．２°よりも大きくてもよいが、注入の効果はより低くなり得る。注入の方向が炭化ケイ素結晶の結晶軸の約±０．２°よりも大きいとき、格子中の原子は、注入の方向に対してランダムに分散しているように見え得、これによってチャネリング効果が減少し得る。本明細書において使用される場合、「注入角」という用語は、注入の方向と、イオンが注入される半導体層の、ｃ軸または＜０００１＞軸などの結晶軸との間の角度を指す。したがって、炭化ケイ素層のｃ軸に対する約２°未満の注入角が、チャネリングをもたらすと予測され得る。しかしながら、他の注入角も利用されてもよい。
１つの態様において、ｐ型材料層１０６は、２５℃における１Ｅ１３ｃｍ2の用量でＥ1＝１００ｋｅＶの注入エネルギーを有するチャネリング条件によって注入される４Ｈ－ＳｉＣにおける27Ａｌのイオン注入によって形成されてもよい。１つの態様において、ｐ型材料層１０６は、２５℃における１Ｅ１３ｃｍ2の用量でＥ2＝３００ｋｅＶの注入エネルギーを有するチャネリング条件によって注入される４Ｈ－ＳｉＣにおける27Ａｌのイオン注入によって形成されてもよい。しかしながら、他の注入エネルギーおよび用量も企図される。たとえば、いくつかの態様において、注入エネルギーは、２０ｋｅＶ～８０ｋｅＶ、８０ｋｅＶ～１２０ｋｅＶ、１２０ｋｅＶ～１６０ｋｅＶ、１６０ｋｅＶ～２００ｋｅＶ、２００ｋｅＶ～２４０ｋｅＶ、２４０ｋｅＶ～２８０ｋｅＶ、２８０ｋｅＶ～３４０ｋｅＶ、３４０ｋｅＶ～４００ｋｅＶ、２０ｋｅＶ～４００ｋｅＶ、および／または８０ｋｅＶ～３４０ｋｅＶであってもよく、いくつかの態様において、注入用量は、０．６Ｅ１３ｃｍ2～０．８Ｅ１３ｃｍ2、０．８Ｅ１３ｃｍ2～１．２Ｅ１３ｃｍ2、１．２Ｅ１３ｃｍ2～１．６Ｅ１３ｃｍ2、１．６Ｅ１３ｃｍ2～２Ｅ１３ｃｍ2、０．６Ｅ１３ｃｍ2～２Ｅ１３ｃｍ2、および／または０．８Ｅ１３ｃｍ2～１．２Ｅ１３ｃｍ2であってもよい。付加的に、ｐ型材料層１０６は、ホウ素（Ｂ）、ガリウム（Ｇａ）などのような他の材料の注入によって形成されてもよく、その後、高温アニーリングが行われてもよいことに留意されたい。
１つの態様において、イオン注入の結果として、ｐ型材料層１０６が深層になり得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が１μｍ以下の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．７μｍ以下の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．５μｍ以下の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．３μｍ～０．５μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．２μｍ～０．６μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．４μｍ～０．６μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．６μｍ～０．８μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．６μｍ～１．６μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．６μｍ～２．１μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が１μｍ～５μｍの厚さを有し得る。１つの態様において、ｐ型材料層１０６の注入および／またはドーピングは、５Ｅ１５～５Ｅ１７／ｃｍ3の範囲内であってもよく、最大５μｍの深さまで拡大してもよい。
１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．０５％～０．３％の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．０５％～０．１％の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．１％～０．１５％の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．１５％～０．２％の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．２％～０．２５％の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．２５％～０．３％の厚さを有し得る。
ｐ型材料層１０６は、基板層１０２内に注入されてもよく、その後、アニーリングされてもよい。アニーリングは、注入が活性化されることを可能にすることができる。１つの態様において、注入中にマスキング層材料が利用されてもよい。いくつかの態様において、ｐ型材料層１０６のアニーリング中、高温において基板の解離を防止するためにウェハ表面を被覆するために、キャップ層材料が使用されてもよい。ｐ型材料層１０６が形成されると、マスキング層材料は除去されてもよい。アニーリングは、１５００～１８５０℃の温度範囲において５分～３０分にわたって実施されてもよい。他のアニーリング時間および温度プロファイルも企図される。
いくつかの態様において、基板層１０２は、ｐ型材料ＳｉＣ基板から作成されてもよい。さらに、この態様において、ｐ型材料ＳｉＣ基板である基板層１０２は、その後、追加のｐ型層の注入を含む、本明細書に記載されているようなプロセスを受けてもよい。本開示のトランジスタ１００の態様において、ｐ型材料層１０６は、ｐ型材料層１０６の長さを制限するために中性化されてもよい。１つの態様において、中性化は、不純物の注入を含んでもよい。１つの態様において、ｐ型材料層１０６の中性化は、反対の極性の材料によってｐ型材料層１０６の電荷を吸収することを含んでもよい。ｐ型材料層１０６の長さを制限するための別の方法は、ｐ型材料層１０６をエッチングすることであり得る。ｐ型材料層１０６の長さを制限するための別の方法は、注入の面積を制限するためにマスキング材料を使用することであり得る。
本開示のトランジスタ１００の態様において、ｐ型材料層１０６は、ｐ型材料層１０６を成長させることによって形成されてもよい。成長は、たとえば、エピタキシャルであってもよい。ｐ型材料層１０６の長さを制限するために、ｐ型材料層１０６は、エッチングまたは他の様態で中性化されてもよい。本開示のトランジスタ１００の態様において、基板層１０２がエッチングされてもよく、ｐ型材料層１０６が、ｐ型材料層１０６を成長させることによって形成されてもよい。１つの態様において、成長は、エピタキシャルであってもよい。
本開示のトランジスタ１００の態様において、ｐ型材料層１０６は、エピタキシャル層であってもよく、ＧａＮであってもよい。いくつかの態様において、ｐ型材料層１０６は、エピタキシャル層であってもよく、ＧａＮであってもよく、ｐ型材料層１０６は、マグネシウム（Ｍｇ）、炭素（Ｃ）、および／または亜鉛を含んでもよい。いくつかの態様において、ｐ型材料層１０６は、エピタキシャル層であってもよく、ＧａＮであってもよく、ｐ型材料層１０６は、マグネシウム（Ｍｇ）、炭素（Ｃ）、および／または亜鉛の注入を含んでもよい。
本開示のトランジスタ１００の態様において、基板層１０２がエッチングされてもよく、ｐ型材料層１０６が、ｐ型材料層１０６を成長させることによって形成されてもよい。１つの態様において、成長は、エピタキシャルであってもよい。本開示のトランジスタ１００の態様において、ｐ型材料層１０６は、ＳｉＣから形成されるエピタキシャル層であってもよい。いくつかの態様において、ｐ型材料層１０６は、エピタキシャル層であってもよく、ＳｉＣであってもよく、ｐ型材料層１０６は、Ａｌおよび／またはＢｒを含んでもよい。いくつかの態様において、ｐ型材料層１０６は、エピタキシャル層であってもよく、ＳｉＣであってもよく、ｐ型材料層１０６は、Ａｌおよび／またはＢｒの注入を含んでもよい。
いくつかの態様において、ｐ型材料層１０６は、厚さが０．６μｍ未満であってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．５μｍ未満であってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．４μｍ未満であってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．３μｍ未満であってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．２μｍ未満であってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．１～０．６μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．５～０．６μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．４～０．５μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．３～０．４μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．２～０．３μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．１～０．３μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．０５～０．２５μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．１５～０．２５μｍであってもよい。
本開示のトランジスタ１００の態様において、ｐ型材料層１０６は、傾斜層であってもよい。１つの態様において、ｐ型材料層１０６は、ステップ傾斜層であってもよい。１つの態様において、ｐ型材料層１０６は、複数の層であってもよい。特定の態様において、ｐ型材料層１０６は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な上側表面を含んでもよい。特定の態様において、ｐ型材料層１０６は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な下側表面を含んでもよい。ここで、上側および下側は、Ｙ軸に沿って規定される。
基板層１０２の材料に応じて、基板層１０２とトランジスタ１００内の次の層との間の格子不整合を減少させるために、基板層１０２上に核形成層１３６が形成されてもよい。１つの態様において、核形成層１３６は、直接的に基板層１０２上に形成されてもよい。諸態様において、核形成層１３６は、基板層１０２のＳｉＣ注入上に形成されるＳｉＣエピタキシャル層などの、介在層を伴って基板層１０２上に形成されてもよい。諸態様において、核形成層は、非ドープＡｌＮなどの、窒化アルミニウム（ＡｌＮ）である。
核形成層１３６は、ＩＩＩ族窒化物材料などの、異なる適切な材料を含んでもよく、またはその材料であってもよい。これは、たとえば、ＡｌxＩｎy1-x-yＧａＮ（ここで、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）、ＡｌＧａＮ、非ドープＡｌＧａＮなどである。核形成層１３６は、金属酸化物化学蒸着（ＭＯＣＶＤ）、水素化物気相成長（ＨＶＰＥ）、分子線エピタキシ（ＭＢＥ）などのような既知の半導体成長技法を使用して、基板層１０２上に形成されてもよい。
本開示のトランジスタ１００の態様において、バックバリア層１２０は、直接的に核形成層１３６上に、または、介在層を伴って核形成層１３６上に形成されてもよい。本開示のトランジスタ１００の態様において、バックバリア層１２０は、直接的に基板層１０２上に、または、介在層を伴って基板層１０２上に形成されてもよい。特に、バックバリア層１２０は、少なくとも部分的に、ゲートラグ低減構造、ゲートラグ排除構造などとして構成されてもよい。特に、少なくとも部分的にゲートラグ低減構造、ゲートラグ排除構造などとして構成されているバックバリア層１２０は、少なくとも部分的にドレインラグ低減構造、ドレインラグ排除構造などとして構成されているｐ型材料層１０６とともに、トランジスタ１００の全体的なラグを低減するために、ともに相乗的に動作してもよい。本明細書にさらに記載されているように、トランジスタ１００のラグのこの相乗的な全体的低減は、バックバリア層１２０とｐ型材料層１０６との組合せ構造の予期せぬ結果であった。
より詳細には、トランジスタ１００は、開示されているようなｐ型材料層１０６およびバックバリア層１２０、その関連付けられる構造、ならびに／またはその関連付けられるプロセスとともに、ラグを低減する体系的な手法を提供することができる。より詳細には、本開示のトランジスタ１００は、ｐ型材料層１０６および／またはそのプロセスを、ドレインラグ低減構造および／またはドレインラグ効果を低減するためのプロセスとして実施してもよく、本開示のトランジスタ１００は、バックバリア層１２０および／またはそのプロセスを、ゲートラグ低減構造および／またはゲートラグ効果を低減するためのプロセスとして実施してもよい。
これに関連して、バックバリア層１２０中のケイ素、酸素、炭素などのような不純物がゲートラグを増大させ得ることが判明している。特に、その不純物は、トラッピング、漏洩などをもたらす。より詳細には、本開示の態様は、背景不純物レベルが低いバックバリア層１２０を実施することができる。１つの態様において、本開示は、背景不純物レベルが低いバックバリア層１２０としてＡｌＧａＮを実施することができる。これに関連して、不純物は、深いトラップ準位としても作用する点欠陥などの転位を有する複合物を構築してしまうことが分かっている。
より詳細には、本開示は、背景不純物レベルが低いバックバリア層１２０としてＡｌＧａＮを実施することができ、ここで、低背景不純物レベルは、１Ｅ１７毎立方ｃｍ（センチメートル）未満、５Ｅ１６毎立方ｃｍ未満、１Ｅ１６毎立方ｃｍ未満、または１Ｅ１５毎立方ｃｍ未満の不純物として定義され得る。その上、本開示は、ケイ素、酸素、炭素などの背景不純物レベルが低いバックバリア層１２０としてＡｌＧａＮを実施することができ、ここで、ケイ素、酸素、炭素などの低背景不純物レベルは、１Ｅ１７毎立方ｃｍ（センチメートル）未満、５Ｅ１６毎立方ｃｍ未満、１Ｅ１６毎立方ｃｍ未満、または１Ｅ１５毎立方ｃｍ未満のケイ素、酸素、炭素などの不純物として定義され得る。
その上、本開示は、ケイ素および酸素の背景不純物レベルが低いバックバリア層１２０としてＡｌＧａＮを実施することができ、ここで、ケイ素および酸素の低背景不純物レベルは、１Ｅ１７毎立方ｃｍ（センチメートル）未満、５Ｅ１６毎立方ｃｍ未満、１Ｅ１６毎立方ｃｍ未満、または１Ｅ１５毎立方ｃｍ未満のケイ素、酸素および炭素の不純物として定義され得る。１つの態様において、ケイ素および酸素の低背景不純物レベル、ここで、ケイ素および酸素の低背景不純物レベルは、１Ｅ１６未満のケイ素および酸素の不純物として定義され得る。その上、本開示は、炭素の背景不純物レベルが低いバックバリア層１２０としてＡｌＧａＮを実施することができ、ここで、炭素の低背景不純物レベルは、１Ｅ１７毎立方ｃｍ（センチメートル）未満、５Ｅ１６毎立方ｃｍ未満、１Ｅ１６毎立方ｃｍ未満、または１Ｅ１５毎立方ｃｍ未満のケイ素、酸素および炭素の不純物として定義され得る。１つの態様において、炭素の低背景不純物レベル、ここで、炭素の低背景不純物レベルは、５Ｅ１６未満の炭素の不純物として定義され得る。
付加的にまたは代替的に、低背景不純物レベルは、１Ｅ１５毎立方ｃｍ～１Ｅ１７毎立方ｃｍ、１Ｅ１５毎立方ｃｍ～１Ｅ１６毎立方ｃｍ、１Ｅ１６毎立方ｃｍ～５Ｅ１６毎立方ｃｍ、または５Ｅ１６毎立方ｃｍ～１Ｅ１７毎立方ｃｍの不純物として定義され得る。特に、ケイ素、酸素、炭素などの低背景不純物レベルは、１Ｅ１５毎立方ｃｍ～１Ｅ１７毎立方ｃｍ、１Ｅ１５毎立方ｃｍ～１Ｅ１６毎立方ｃｍ、１Ｅ１６毎立方ｃｍ～５Ｅ１６毎立方ｃｍ、または５Ｅ１６毎立方ｃｍ～１Ｅ１７毎立方ｃｍの不純物として定義され得る。
特に、ケイ素および酸素の低背景不純物レベルは、１Ｅ１５毎立方ｃｍ～１Ｅ１７毎立方ｃｍ、１Ｅ１５毎立方ｃｍ～１Ｅ１６毎立方ｃｍ、１Ｅ１６毎立方ｃｍ～５Ｅ１６毎立方ｃｍ、または５Ｅ１６毎立方ｃｍ～１Ｅ１７毎立方ｃｍの不純物として定義され得る。
特に、ケイ素および酸素の低背景不純物レベルは、１Ｅ１５毎立方ｃｍ～１Ｅ１７毎立方ｃｍ、１Ｅ１５毎立方ｃｍ～１Ｅ１６毎立方ｃｍ、１Ｅ１６毎立方ｃｍ～５Ｅ１６毎立方ｃｍ、または５Ｅ１６毎立方ｃｍ～１Ｅ１７毎立方ｃｍの不純物として定義され得る。特に、炭素の低背景不純物レベルは、１Ｅ１５毎立方ｃｍ～１Ｅ１７毎立方ｃｍ、１Ｅ１５毎立方ｃｍ～１Ｅ１６毎立方ｃｍ、１Ｅ１６毎立方ｃｍ～５Ｅ１６毎立方ｃｍ、または５Ｅ１６毎立方ｃｍ～１Ｅ１７毎立方ｃｍの不純物として定義され得る。
付加的に、バックバリア層１２０は、チャネル層１０４に対する先鋭な界面を提供するように構成することができる。この界面は、電子に対するバリアとして機能することができる。本開示のトランジスタ１００の態様において、バックバリア層１２０は、傾斜層であってもよい。１つの態様において、バックバリア層１２０は、ステップ傾斜層であってもよい。１つの態様において、バックバリア層１２０は、複数の層であってもよい。
特定の態様において、バックバリア層１２０は、バッファ層への電子注入を低減するためのバリアを提供するための低Ａｌ濃度ＡｌＧａＮバッファ層であってもよい。これに関連して、バッファ層への電子注入を低減するためのバリアは、ゲートラグ低減構造、ゲートラグ排除構造などをもたらす。たとえば、バックバリア層１２０は、バッファ層への電子注入を低減するためのバリアを提供するために、約４％のＡｌ濃度のＡｌＧａＮによって実施されてもよい。これに関連して、約とは、０．５％、１％、１．５％、または２％以内であってもよい。特定の態様において、バックバリア層１２０は、バッファ層への電子注入を低減するためのバリア、ゲートラグ低減構造、ゲートラグ排除構造などを提供するために、１％～６％、１％～１．５％、１．５％～２％、２％～２．５％、２．５％～３％、３％～３．５％、３．５％～４％、３．５％～４．５％、３．８％～４．２％、４％～４．５％、４．５％～５％、５％～５．５％、または５．５％～６％のＡｌ濃度を有するＡｌＧａＮによって実施されてもよい。
諸態様において、トランジスタ１００は、限定された動作エンベロープ中にゲートラグが制限され得る。たとえば、ＧａＮ ＨＥＭＴの特定の実施態様のゲート上の逆バイアスは、約－８Ｖ（ボルト）までである。しかしながら、バックバリア層１２０は、ゲートラグトラッピング効果が存在し得る限定された動作エンベロープ外の実施については、ゲートラグ低減、ゲートラグ排除などとして構成されてもよい。たとえば、これは、ゲート電圧が－８Ｖを下回るトランジスタ１００の実施態様である。特に、少なくとも部分的にゲートラグ低減構造、ゲートラグ排除構造などとして構成されているバックバリア層１２０は、少なくとも部分的にドレインラグ低減構造、ドレインラグ排除構造などとして構成されているｐ型材料層１０６とともに、そのような低ゲート電圧条件中に、トランジスタ１００の全体的なラグを低減するために、ともに相乗的に動作する。本明細書にさらに記載されているように、トランジスタ１００のラグのこの相乗的な全体的低減は、バックバリア層１２０とｐ型材料層１０６との組合せ構造の予期せぬ結果であった。
付加的に、トランジスタ１００のバックバリア層１２０は、そのエピタキシャル成長を実施することによってゲートラグ効果を低減および／または制限するようにさらに構成および／または処理されてもよい。特に、トランジスタ１００のバックバリア層１２０は、バックバリア層１２０の実施のＡｌＧａＮ内へのケイ素（Ｓｉ）、酸素（Ｏ）、炭素（Ｃ）などのような背景不純物の混入を低減しながら、そのエピタキシャル成長を実施することによってゲートラグ効果を低減および／または制限するようにさらに構成および／または処理されてもよい。より詳細には、本開示の態様は、背景不純物レベルが低いバックバリア層１２０を実施することができる。１つの態様において、本開示は、背景不純物レベルが低いバックバリア層１２０としてＡｌＧａＮを実施することができる。これに関連して、不純物は、深いトラップ準位としても作用する点欠陥などの転位を有する複合物を構築してしまうことが分かっている。これに関連して、高濃度の高準位背景不純物のバックバリア層１２０内への混入は、バックバリア層１２０にＡｌＧａＮを使用するときに問題であることが分かっている。バックバリア層１２０は、不純物混入を大幅に低減してエピタキシャル成長を実施することができる。より詳細には、バックバリア層１２０は、ケイ素（Ｓｉ）、酸素（Ｏ）、炭素（Ｃ）などのような背景不純物の混入を低減したＡｌＧａＮのエピタキシャル成長によって実施することができる。
より詳細には、本開示は、背景不純物レベルが低いバックバリア層１２０としてＡｌＧａＮを実施することができ、ここで、低背景不純物レベルは、１Ｅ１７毎立方ｃｍ（センチメートル）未満、５Ｅ１６毎立方ｃｍ未満、１Ｅ１６毎立方ｃｍ未満、または１Ｅ１５毎立方ｃｍ未満の不純物として定義され得る。その上、本開示は、ケイ素、酸素、炭素などの背景不純物レベルが低いバックバリア層１２０としてＡｌＧａＮを実施することができ、ここで、ケイ素、酸素、炭素などの低背景不純物レベルは、１Ｅ１７毎立方ｃｍ（センチメートル）未満、５Ｅ１６毎立方ｃｍ未満、１Ｅ１６毎立方ｃｍ未満、または１Ｅ１５毎立方ｃｍ未満のケイ素、酸素、炭素などの不純物として定義され得る。
その上、本開示は、ケイ素および酸素の背景不純物レベルが低いバックバリア層１２０としてＡｌＧａＮを実施することができ、ここで、ケイ素および酸素の低背景不純物レベルは、１Ｅ１７毎立方ｃｍ（センチメートル）未満、５Ｅ１６毎立方ｃｍ未満、１Ｅ１６毎立方ｃｍ未満、または１Ｅ１５毎立方ｃｍ未満のケイ素、酸素および炭素の不純物として定義され得る。１つの態様において、ケイ素および酸素の低背景不純物レベル、ここで、ケイ素および酸素の低背景不純物レベルは、１Ｅ１６未満のケイ素および酸素の不純物として定義され得る。その上、本開示は、炭素の背景不純物レベルが低いバックバリア層１２０としてＡｌＧａＮを実施することができ、ここで、炭素の低背景不純物レベルは、１Ｅ１７毎立方ｃｍ（センチメートル）未満、５Ｅ１６毎立方ｃｍ未満、１Ｅ１６毎立方ｃｍ未満、または１Ｅ１５毎立方ｃｍ未満のケイ素、酸素および炭素の不純物として定義され得る。１つの態様において、炭素の低背景不純物レベル、ここで、炭素の低背景不純物レベルは、５Ｅ１６未満の炭素の不純物として定義され得る。
付加的にまたは代替的に、低背景不純物レベルは、１Ｅ１５毎立方ｃｍ～１Ｅ１７毎立方ｃｍ、１Ｅ１５毎立方ｃｍ～１Ｅ１６毎立方ｃｍ、１Ｅ１６毎立方ｃｍ～５Ｅ１６毎立方ｃｍ、または５Ｅ１６毎立方ｃｍ～１Ｅ１７毎立方ｃｍの不純物として定義され得る。特に、ケイ素、酸素、炭素などの低背景不純物レベルは、１Ｅ１５毎立方ｃｍ～１Ｅ１７毎立方ｃｍ、１Ｅ１５毎立方ｃｍ～１Ｅ１６毎立方ｃｍ、１Ｅ１６毎立方ｃｍ～５Ｅ１６毎立方ｃｍ、または５Ｅ１６毎立方ｃｍ～１Ｅ１７毎立方ｃｍの不純物として定義され得る。
特に、ケイ素および酸素の低背景不純物レベルは、１Ｅ１５毎立方ｃｍ～１Ｅ１７毎立方ｃｍ、１Ｅ１５毎立方ｃｍ～１Ｅ１６毎立方ｃｍ、１Ｅ１６毎立方ｃｍ～５Ｅ１６毎立方ｃｍ、または５Ｅ１６毎立方ｃｍ～１Ｅ１７毎立方ｃｍの不純物として定義され得る。
特に、ケイ素および酸素の低背景不純物レベルは、１Ｅ１５毎立方ｃｍ～１Ｅ１７毎立方ｃｍ、１Ｅ１５毎立方ｃｍ～１Ｅ１６毎立方ｃｍ、１Ｅ１６毎立方ｃｍ～５Ｅ１６毎立方ｃｍ、または５Ｅ１６毎立方ｃｍ～１Ｅ１７毎立方ｃｍの不純物として定義され得る。特に、炭素の低背景不純物レベルは、１Ｅ１５毎立方ｃｍ～１Ｅ１７毎立方ｃｍ、１Ｅ１５毎立方ｃｍ～１Ｅ１６毎立方ｃｍ、１Ｅ１６毎立方ｃｍ～５Ｅ１６毎立方ｃｍ、または５Ｅ１６毎立方ｃｍ～１Ｅ１７毎立方ｃｍの不純物として定義され得る。
これに関連して、欠陥のソースは、意図しないドーピングとして作用し、トランジスタ１００内にトラップ中心などを形成し得る不純物であり得ることが発見されている。トランジスタ１００またはトランジスタ１００のチャネル層１０４のＧａＮバッファ内に電子が深く侵入するのを妨げるために、バックバリア層１２０は、本明細書に記載されているようなＡｌＧａＮバッファとして実施されてもよく、バックバリア層１２０の近くでチャネル層１０４内に電子を閉じ込めるために使用されてもよい。バックバリア層１２０の開示されている実施態様および構成は、付加的に、トランジスタ１００内のブレークダウン電圧および／またはトランジスタ１００のＧａＮ ＨＥＭＴ実施態様を改善することが証明されている。
したがって、トランジスタ１００は、ドレインラグが大きく低減および／または排除されるようにするために、本明細書に記載されているようなｐ型材料層１０６を含むことができる。しかしながら、トランジスタ１００には、依然としてゲートラグ効果の問題があり得る。たとえば、トランジスタ１００には、依然として上昇した負ゲート電圧におけるゲートラグ効果の問題があり得る。トランジスタ１００のバッファ内のトラップが、この遅延の原因であり得る。したがって、バックバリア層１２０は、電子閉じ込めを劇的に改善し、ゲートラグを低減および／または排除するために、ｐ型材料層１０６上に成長される炭素、ケイ素、酸素などの背景不純物レベルが非常に低いＡｌＧａＮによって実施することができるとともに、全体的なラグを低減および／または排除することができる。
特定の態様において、バックバリア層１２０は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な上側表面を含んでもよい。特定の態様において、バックバリア層１２０は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な下側表面を含んでもよい。ここで、上側および下側は、Ｙ軸に沿って規定される。
いくつかの態様において、チャネル１０４が、直接的にバックバリア層１２０上に、または、介在層を伴ってバックバリア層１２０上に形成されてもよい。１つの態様において、チャネル層１０４は、ＧａＮから形成される。
態様に応じて、チャネル層１０４は、たとえば、ＧａＮ、ＡｌＧａＮ、ＡｌＮなどのＡｌxＧａyＩｎ(1-x-y)Ｎ（ここで、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）などのＩＩＩ族窒化物などの種々の適切な材料、または、別の適切な材料から形成されてもよい。チャネル層１０４またはその一部分は、Ｆｅおよび／もしくはＣなどのドーパントによってドープされてもよく、または、代替的に、全体的にもしくは部分的に非ドープとすることができる。
特定の態様において、チャネル層１０４は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な上側表面を含んでもよい。特定の態様において、チャネル層１０４は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な下側表面を含んでもよい。ここで、上側および下側は、Ｙ軸に沿って規定される。
１つの態様において、チャネル層１０４は、高純度ＧａＮであってもよい。１つの態様において、チャネル層１０４は、低濃度ドープｎ型であってもよい高純度ＧａＮであってもよい。１つの態様において、チャネル層１０４とバックバリア層１２０とを組み合わせた厚さは、基板層１０２の上側表面とバリア層１０８の下側表面との間の距離として定義される厚さを有してもよい。１つの態様において、チャネル層１０４の上側表面とバックバリア層１２０の下側表面との間のＹ軸に沿ったチャネル層１０４とバックバリア層１２０とを組み合わせた厚さは、基板層１０２の厚さの１０％～２０％、２０％～３０％、３０％～４０％、４０％～５０％、５０％～６０％、６０％～７０％、７０％～８０％、または８０％～９０％であってもよい。１つの態様において、チャネル層１０４とバックバリア層１２０とを組み合わせた厚さは、０．８マイクロメートル（ミクロン）未満、０．７マイクロメートル（ミクロン）未満、０．６マイクロメートル（ミクロン）未満、０．５マイクロメートル（ミクロン）未満、または０．４マイクロメートル（ミクロン）未満であってもよい。１つの態様において、チャネル層１０４とバックバリア層１２０とを組み合わせた厚さは、０．８マイクロメートル（ミクロン）～０．６マイクロメートル（ミクロン）、０．７マイクロメートル（ミクロン）～０．５マイクロメートル（ミクロン）、０．６マイクロメートル（ミクロン）～０．４マイクロメートル（ミクロン）、０．５マイクロメートル（ミクロン）～０．３マイクロメートル（ミクロン）、０．４マイクロメートル（ミクロン）～０．２マイクロメートル（ミクロン）、または０．７マイクロメートル（ミクロン）～０．３マイクロメートル（ミクロン）の範囲を有してもよい。１つの態様において、バックバリア層１２０は、各々の上側表面と下側表面との間でＹ軸に沿ってチャネル層１０４よりも厚くてもよい。１つの態様において、バックバリア層１２０は、各々の上側表面と下側表面との間でＹ軸に沿ってチャネル層１０４よりも１０％、２０％、３０％、４０％、５０％、６０％、７０％、８０％、９０％、１００％、１２０％、１４０％、または１６０％厚くてもよい。１つの態様において、バックバリア層１２０は、各々の上側表面と下側表面との間でＹ軸に沿ってチャネル層１０４よりも１０％～２０％、２０％～３０％、３０％～４０％、４０％～５０％、５０％～６０％、６０％～７０％、７０％～８０％、８０％～９０％、９０％～１００％、１００％～１２０％、１２０％～１４０％、または１４０％～１６０％厚くてもよい。
１つの態様において、トランジスタ１００は、基板層１０２の上側表面とバリア層１０８の下側表面との間の長さとして定義される介在層厚さを有してもよい。１つの態様において、介在層（ｓ）厚さは、０．８マイクロメートル（ミクロン）未満、０．７マイクロメートル（ミクロン）未満、０．６マイクロメートル（ミクロン）未満、０．５マイクロメートル（ミクロン）未満、または０．４マイクロメートル（ミクロン）未満であってもよい。１つの態様において、介在層厚さは、０．８マイクロメートル（ミクロン）～０．６マイクロメートル（ミクロン）、０．７マイクロメートル（ミクロン）～０．５マイクロメートル（ミクロン）、０．６マイクロメートル（ミクロン）～０．４マイクロメートル（ミクロン）、０．５マイクロメートル（ミクロン）～０．３マイクロメートル（ミクロン）、または０．４マイクロメートル（ミクロン）～０．２マイクロメートル（ミクロン）の範囲を有してもよい。
バリア層１０８は、チャネル層１０４上に形成されてもよい。１つの態様において、バリア層１０８は、直接的にチャネル層１０４上に形成されてもよく、他の態様において、バリア層１０８は、介在層を伴ってチャネル層１０４上に形成される。態様に応じて、チャネル層１０４は、たとえば、ＡｌＧａＮ、ＡｌＮ、もしくはＩｎＡｌＧａＮなどのＡｌxＧａyＩｎ(1-x-y)Ｎ（ここで、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）などのＩＩＩ族窒化物などの種々の適切な材料、または、別の適切な材料から形成されてもよい。１つの態様において、バリア層１０８は、ＡｌＧａＮであってもよく、別の態様において、バリア層１０８は、ＡｌＮであってもよい。１つの態様において、バリア層１０８は、非ドープであってもよい。１つの態様において、バリア層１０８は、ドープされてもよい。１つの態様において、バリア層１０８は、ｎ型材料であってもよい。いくつかの態様において、バリア層１０８は、異なるキャリア濃度を有する複数のｎ型材料層を有してもよい。１つの態様において、バリア層１０８は、ＩＩＩ族窒化物またはそれらの組合せであってもよい。特定の態様において、バリア層１０８は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な上側表面を含んでもよい。特定の態様において、バリア層１０８は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な下側表面を含んでもよい。ここで、上側および下側は、Ｙ軸に沿って規定される。
１つの態様において、チャネル層１０４のバンドギャップは、適切なレベルにおいてバイアスされたときにチャネル層１０４とバリア層１０８との間のヘテロ界面１５２において二次元電子ガス（２ＤＥＧ）を形成するために、バリア層１０８のバンドギャップ未満であってもよい。１つの態様において、ＧａＮであってもよいチャネル層１０４のバンドギャップは、適切なレベルにおいてバイアスされたときにチャネル層１０４とバリア層１０８との間のヘテロ界面１５２において二次元電子ガス（２ＤＥＧ）を形成するために、ＡｌＧａＮであってもよいバリア層１０８のバンドギャップ未満であってもよい。
本開示の態様において、ヘテロ界面１５２は、バリア層１０８とチャネル層１０４との間にあってもよい。１つの態様において、ソース１１０およびドレイン１１２電極は、ゲート１１４電極が適切なレベルにおいてバイアスされたときにチャネル層１０４とバリア層１０８との間のヘテロ界面１５２において誘発される二次元電子ガス（２ＤＥＧ）を介してソース１１０およびドレイン１１２電極の間に電流が流れるように、抵抗コンタクトを成して形成されてもよい。１つの態様において、ヘテロ界面１５２は、０．００５μｍ～０．００７μｍ、０．００７μｍ～０．００９μｍ、および０．００９μｍ～０．０１１μｍの範囲内であってもよい。
１つの態様において、ソース１１０、ドレイン１１２およびゲート１１４は、バリア層１０８上に形成されてもよい。ソース１１０、ドレイン１１２、および／またはゲート１１４は、直接的にバリア層１０８上に配置されてもよく、または、ＡｌＧａＮ層もしくはＡｌＮバリア層などの、バリア層１０８上の介在層上にあってもよい。他のまたは追加の介在層が可能である。たとえば、ＳｉＮ、ＡｌＯ、ＳｉＯ、ＳｉＯ2、ＡｌＮなどまたはそれらの組合せのスペーサ層１１６を、バリア層１０８または他の介在層上に提供することができる。１つの態様において、バリア層１０８は、Ｎ＋材料である、ソース１１０および／またはドレイン１１２の下の領域１６４を含んでもよい。１つの態様において、バリア層１０８は、Ｓｉドープされている、ソース１１０および／またはドレイン１１２の下の領域１６４を含んでもよい。１つの態様において、領域１６４内のｎ型ドーパントは注入される。
１つの態様において、ソース１１０、ドレイン１１２およびゲート１１４は、チャネル層１０４上に形成されてもよい。ソース１１０、ドレイン１１２、および／またはゲート１１４は、直接的にチャネル層１０４上に配置されてもよく、または、ＡｌＮバリア層上のＡｌＧａＮ層などの、チャネル層１０４上の介在層上にあってもよい。１つの態様において、チャネル層１０４は、Ｎ＋材料である、ソース１１０および／またはドレイン１１２の下の領域１６４を含んでもよい。１つの態様において、チャネル層１０４は、Ｓｉドープされている、ソース１１０および／またはドレイン１１２の下の領域１６４を含んでもよい。１つの態様において、領域１６４内のｎ型ドーパントは注入される。
いくつかの態様において、ソース１１０およびドレイン１１２は、ゲート１１４に関して対称であってもよい。いくつかの態様において、ソース１１０およびドレイン１１２は、ゲート１１４に関して対称であってもよい。いくつかの態様において、ソース１１０およびドレイン１１２は、ゲート１１４に関して非対称であってもよい。１つの態様において、ゲート１１４は、Ｔ形ゲートであってもよい。１つの態様において、ゲート１１４は、非Ｔ形ゲートであってもよい。
ゲート１１４およびドレイン１１２を保護して分離するために、スペーサ層１１６が、ゲート１１４、ドレイン１１２およびソース１１０に隣接して、チャネル層１０４と反対側で、バリア層１０８上に配置されてもよい。スペーサ層１１６は、ＳｉＮ、ＡｌＯ、ＳｉＯ、ＳｉＯ2、ＡｌＮなど、またはそれらの複数の層を組み込んだ組合せから作成されるパッシベーション層であってもよい。１つの態様において、スペーサ層１１６は、ＳｉＮから作成されるパッシベーション層である。１つの態様において、スペーサ層１１６は、ＭＯＣＶＤ、プラズマ化学蒸着（ＣＶＤ）、熱フィラメントＣＶＤ、またはスパッタリングを使用して堆積することができる。１つの態様において、スペーサ層１１６は、Ｓｉ3Ｎ4の堆積物を含んでもよい。１つの態様において、スペーサ層１１６は、絶縁層を形成する。１つの態様において、スペーサ層１１６は、絶縁体を形成する。１つの態様において、スペーサ層１１６は、誘電体であってもよい。１つの態様において、スペーサ層１１６は、バリア層１０８上に提供されてもよい。１つの態様において、スペーサ層１１６は、誘電体などの非導電性材料を含んでもよい。１つの態様において、スペーサ層１１６は、誘電体の複数の異なる層または誘電体層の組合せを含んでもよい。１つの態様において、スペーサ層１１６は、多くの異なる厚さのものであってもよく、厚さの適切な範囲は、約０．０５～２マイクロメートル（ミクロン）である。１つの態様において、スペーサ層１１６は、Ａｌ、Ｇａ、またはＩｎの合金などの異なるＩＩＩ族元素を有するＩＩＩ族窒化物材料などの材料を含んでもよく、適切なスペーサ層材料は、ＡｌxＩｎyＧａ1-x-y（ここで、０≦ｘ≦１かつ０≦ｙ≦１、ｘ＋ｙ≦１）である。
いくつかの態様において、ゲート１１４は、スペーサ層１１６内に形成されるチャネル内に堆積されてもよく、当業者によって理解される半導体処理技法を使用してＴゲートが形成されてもよい。他のゲート構成が可能であり、企図される。
本開示のトランジスタ１００の態様において、基板層１０２は、炭化ケイ素であってもよく、炭素面を含んでもよい。１つの態様において、基板層１０２は、炭化ケイ素であってもよく、チャネル層１０４に隣接して配置された炭素面を含んでもよい。１つの態様において、基板層１０２は、炭化ケイ素であってもよく、炭素面を含んでもよく、基板層１０２は、チャネル層１０４に隣接して配置されるように反転されてもよい。この態様において、チャネル層１０４は、基板層１０２の炭素面に隣接する窒素面を有するＧａＮであってもよい。１つの態様において、チャネル層１０４は、ＧａＮ層とＮ層とが交互になったＧａＮであってもよく、Ｎ層および／または窒素面が基板層１０２の炭素面に隣接する。
本開示のトランジスタ１００の態様において、チャネル層１０４は、非極性ＧａＮを含んでもよい。１つの態様において、チャネル層１０４は、半極性ＧａＮを含んでもよい。１つの態様において、チャネル層１０４は、ホットウォールエピタキシを含んでもよい。１つの態様において、チャネル層１０４は、０．１５マイクロメートル（ミクロン）～０．２５マイクロメートル（ミクロン）、０．２マイクロメートル（ミクロン）～０．３マイクロメートル（ミクロン）、０．２５マイクロメートル（ミクロン）～０．３５マイクロメートル（ミクロン）、０．３マイクロメートル（ミクロン）～０．３５マイクロメートル（ミクロン）、０．３５マイクロメートル（ミクロン）～０．４マイクロメートル（ミクロン）、０．４マイクロメートル（ミクロン）～０．４５マイクロメートル（ミクロン）、０．４５マイクロメートル（ミクロン）～０．５マイクロメートル（ミクロン）、０．５マイクロメートル（ミクロン）～０．５５マイクロメートル（ミクロン）、または０．１５マイクロメートル（ミクロン）～０．５５マイクロメートル（ミクロン）の範囲内の厚さを有するホットウォールエピタキシを含んでもよい。ｐ型材料層１０６は、ブレークダウンおよび材料不純物に伴う問題を回避することを助けることができる。たとえば、ｐ型材料層１０６がなければ、トランジスタ１００は、良好に放電しない不純物を必要とし得る。ｐ型材料層１０６は、ゲート１１４の下に形成されてもよく、デバイスのソース１１０およびドレイン１１２に向かって延在してもよい。
本開示のトランジスタ１００の態様において、チャネル層１０４は、フェルミ準位がバンドギャップの上半分である高純度型のものになるように設計されてもよく、それによって、ＧａＮ ＨＥＭＴにおいて通常観察されるスロートラッピング効果が低減される。これに関連して、フェルミ準位の下のトラップは常に充填され、したがって、低速過渡が防止され得る。いくつかの態様において、チャネル層１０４は、良好な結晶品質の達成と調和して可能な限り薄くてもよい。本出願人らは、０．４μｍの層が良好な品質を有することをすでに実証している。
本開示のトランジスタ１００の態様において、ＡｌxＩｎyＧａ1-x-y（ここで、０≦ｘ≦１および０≦ｙ≦１、ｘ＋ｙ≦１）核形成層１３６またはチャネル層１０４は、ＭＯＣＶＤ（有機金属化学蒸着）、ＨＶＰＥ（水素化物気相成長）またはＭＢＥ（分子線エピタキシ）などのエピタキシャル結晶成長方法を介して基板層１０２上に成長されてもよい。核形成層１３６の形成は、基板層１０２の材料に依存し得る。
本開示のトランジスタ１００の態様において、チャネル層１０４は、横方向エピタキシャル過成長（ＬＥＯ）によって形成されてもよい。ＬＥＯは、たとえば、ＧａＮ層の結晶品質を改善することができる。ＨＥＭＴの半導体層がエピタキシャルであるとき、各エピタキシャル層が上に成長される層は、デバイスの特性に影響を及ぼし得る。たとえば、ＬＥＯは、エピタキシャルＧａＮ層内の転位密度を減少させ得る。
図８の記載を参照すると、トランジスタ１００は、スペーサ層１１６およびゲート１１４上に形成されてもよい第２のスペーサ層１１７を含んでもよい。図９の記載を参照すると、トランジスタ１００は、フィールドプレート１３２を含んでもよい。図１０の記載を参照すると、トランジスタ１００は、フィールドプレート１３２への接続１５４を含んでもよい。
図２は、図１によるトランジスタの一態様の断面図を示す。
本開示の１つの態様において、ｐ型材料層１０６は、トランジスタ１００の面積全体にわたって延在しなくてもよい。これに関連して、ｐ型材料層１０６は、本明細書に記載されているように選択的に配置されてもよく、ｐ型材料層１０６は、全長にわたって配置されて本明細書に記載されているように選択的に除去されてもよく、ｐ型材料層１０６は、全長にわたって配置されて本明細書に記載されているように選択的に電気的に中性化されるなどされてもよい。したがって、下記に記載するｐ型材料層１０６の特定の構成は、下記に言及するような動作構成および配列を有するｐ型材料層１０６をもたらすこれらのプロセスのいずれかを包含する。言い換えれば、ｐ型材料層１０６の長さおよび／またはサイズは、部分的に電気的に中性化、部分的にエッチングなどされる部分を含まない。ｐ型材料層１０６の長さおよび／またはサイズは、トランジスタ１００の適用形態、トランジスタ１００に対する要件などに依存し得る。ｐ型材料層１０６の長さを制限することによって、特定のトランジスタ適用形態について、ゲートラグ効果、ドレインラグ効果が減少し、ＲＦ性能に対する悪影響が回避などされる。
図２に示すように、ｐ型材料層１０６は、下記にさらに詳細に説明するように、限定された領域内に存在し得る。いくつかの態様において、ｐ型材料層１０６は、ゲート－ソース領域内に存在し得る。いくつかの態様において、ｐ型材料層１０６は、ゲート－ソース領域内に存在し得、部分的に、ゲート１１４の下にも存在し得る。いくつかの態様において、ｐ型材料層１０６は、少なくとも部分的にゲート１１４および／またはソース１１０の下に配置されてもよい。いくつかの態様において、ｐ型材料層１０６は、少なくとも部分的にゲート１１４の下に配置されてもよく、および／または、ソース１１０の下に配置されなくてもよい。
１つの態様において、ｐ型材料層１０６は、少なくとも部分的に、垂直方向においてｙ軸に沿ってゲート１１４の下に配置されてもよく、部分的にソース１１０およびドレイン１１２に向かってｘ軸に沿って延在してもよい。この態様において、ｐ型材料層１０６のいずれの部分も、垂直方向においてソース１１０の下方でｙ軸に沿って位置しなくてもよく、ｐ型材料層１０６のいずれの部分も、垂直方向においてソース１１０の下方でｙ軸に沿って位置しなくてもよい。この態様において、基板層１０２の一部分には、トランジスタ１００のソース側でｐ型材料層１０６がなくてもよく、基板層１０２の一部分には、トランジスタ１００のドレイン側でｐ型材料層１０６がなくてもよい。これに関連して、トランジスタ１００のソース側は、図２に示すように、トランジスタ１００の、ゲート１１４からソース１１０に向かい、これを通り越して延在する側として定義され、トランジスタ１００のドレイン側は、図２に示すように、トランジスタ１００の、ゲート１１４からドレイン１１２に向かい、これを通り越して延在する側として定義される。
１つの態様において、ｐ型材料層１０６は、少なくとも部分的に、垂直方向においてｙ軸に沿ってゲート１１４の下に配置されてもよく、部分的にソース１１０およびドレイン１１２に向かってｘ軸に沿って延在してもよい。この態様において、ｐ型材料層１０６の一部分のみが、垂直方向においてソース１１０の下方でｙ軸に沿って位置してもよく、ｐ型材料層１０６のいずれの部分も、垂直方向においてソース１１０の下方でｙ軸に沿って位置しなくてもよい。この態様において、基板層１０２の一部分は、垂直方向においてソース１１０の下方でｙ軸に沿って位置するｐ型材料層１０６を含まなくてもよい。この態様において、基板層１０２の一部分には、トランジスタ１００のソース側でｐ型材料層１０６がなくてもよく、基板層１０２の一部分には、トランジスタ１００のドレイン側でｐ型材料層１０６がなくてもよい。
１つの態様において、ｐ型材料層１０６は、少なくとも部分的に、垂直方向においてｙ軸に沿ってゲート１１４の下に配置されてもよく、部分的にソース１１０およびドレイン１１２に向かってｘ軸に沿って延在してもよい。この態様において、ｐ型材料層１０６の一部分は、垂直方向においてソース１１０の下方全体でｙ軸に沿って位置してもよく、ｐ型材料層１０６のいずれの部分も、垂直方向においてドレイン１１２の下方でｙ軸に沿って位置しなくてもよい。この態様において、基板層１０２の一部分は、垂直方向においてソース１１０を通り越してｙ軸に沿って位置するｐ型材料層１０６を含まなくてもよい。この態様において、基板層１０２の一部分には、トランジスタ１００のソース側でｐ型材料層１０６がなくてもよく、基板層１０２の一部分には、トランジスタ１００のドレイン側でｐ型材料層１０６がなくてもよい。
１つの態様において、ｐ型材料層１０６は、垂直方向においてｙ軸に沿ってゲート１１４の下に配置されてもよく、部分的にソース１１０およびドレイン１１２に向かってｘ軸に沿って延在してもよい。この態様において、ｐ型材料層１０６の一部分は、垂直方向においてソース１１０の下方全体でｙ軸に沿って位置してもよく、ｐ型材料層１０６のいずれの部分も、垂直方向においてソース１１０の下方でｙ軸に沿って位置しなくてもよい。この態様において、基板層１０２の一部分は、垂直方向においてソース１１０を通り越してｙ軸に沿って位置するｐ型材料層１０６を含まなくてもよい。この態様において、基板層１０２の一部分には、トランジスタ１００のソース側でｐ型材料層１０６がなくてもよく、基板層１０２の一部分には、トランジスタ１００のドレイン側でｐ型材料層１０６がなくてもよい。
図２を参照して、ｐ型材料層１０６の寸法を定義するために、トランジスタ１００の構成要素の様々な寸法を説明する。ゲート１１４は、Ｘ軸に平行であるバリア層１０８に隣接するゲート１１４の下側表面に沿った幅ＬＧを有してもよい。特に、幅ＬＧは、ゲート１１４の一方の下側コーナからゲート１１４の他方の下側コーナへと延在してもよい。幅ＬＧの定義は、図２に示されている。いくつかの態様において、幅ＬＧは、ｘ軸に沿った長さにおいて、０．０５μｍ～０．６μｍ、０．５μｍ～０．６μｍ、０．４μｍ～０．５μｍ、０．３μｍ～０．４μｍ、０．２μｍ～０．３μｍ、０．１μｍ～０．２μｍ、または０．１μｍ～０．０５μｍであってもよい。いくつかの態様において、下側表面の上方のゲート１１４の幅は、図２に示すような幅ＬＧよりも大きくてもよい。
ゲート１１４からソース１１０までの距離が、距離ＬＧＳとして定義されてもよい。特に、距離ＬＧＳは、ソース側のゲート１１４の下側コーナからゲート側のソース１１０の下側コーナまでの距離として定義されてもよい。距離ＬＧＳの定義は、図２に示されている。
ゲート１１４からドレイン１１２までの距離が、距離ＬＧＤとして定義されてもよい。特に、距離ＬＧＤは、ドレイン側のゲート１１４の下側コーナからゲート側のドレイン１１２の下側コーナまでの距離として定義されてもよい。距離ＬＧＤの定義は、図２に示されている。
１つの態様において、ｐ型材料層１０６は、横方向において、少なくともソース側のゲート１１４の下側コーナの下からソース１１０に向かって距離ＬＧＰＳだけｘ軸に沿って延在してもよい。距離ＬＧＰＳの定義は、図２に示されている。いくつかの態様において、距離ＬＧＰＳは、ｘ軸に沿った長さにおいて、１μｍ～６μｍ、５μｍ～６μｍ、４μｍ～５μｍ、３μｍ～４μｍ、２μｍ～３μｍ、または１μｍ～３μｍであってもよい。
１つの態様において、ｐ型材料層１０６は、横方向において、少なくともドレイン側のゲート１１４の下側コーナの下からドレイン１１２に向かって距離ＬＧＰＤだけｘ軸に沿って延在してもよい。いくつかの態様において、距離ＬＧＰＤは、ｘ軸に沿った長さにおいて、０．１μｍ～０．６μｍ、０．５μｍ～０．６μｍ、０．４μｍ～０．５μｍ、０．３μｍ～０．４μｍ、０．２μｍ～０．３μｍ、または０．１μｍ～０．３μｍであってもよい。
したがって、ｐ型材料層１０６の長さは、距離ＬＧＰＤ、幅ＬＧ、および距離ＬＧＰＳの合計であってもよい。これに関連して、ｐ型材料層１０６の長さは、特定のトランジスタ適用形態について、ゲートラグ効果を減少させ、ＲＦ性能に対する悪影響を回避などする。
１つの態様において、長さＬＧＰＳは、ＬＧの１００％～７００％、ＬＧの１００％～２００％、ＬＧの２００％～３００％、ＬＧの３００％～４００％、ＬＧの４００％～５００％、ＬＧの５００％～６００％、またはＬＧの６００％～７００％であってもよい。
１つの態様において、長さＬＧは、ＬＧＰＤの１０％～１８０％、ＬＧＰＤの１０％～２０％、ＬＧＰＤの２０％～３０％、ＬＧＰＤの３０％～４０％、ＬＧＰＤの４０％～５０％、ＬＧＰＤの５０％～６０％、ＬＧＰＤの６０％～７０％、ＬＧＰＤの７０％～８０％、ＬＧＰＤの８０％～９０％、ＬＧＰＤの９０％～１００％、ＬＧＰＤの１００％～１１０％、ＬＧＰＤの１１０％～１２０％、ＬＧＰＤの１１０％～１３０％、ＬＧＰＤの１３０％～１４０％、ＬＧＰＤの１４０％～１５０％、ＬＧＰＤの１５０％～１６０％、ＬＧＰＤの１６０％～１７０％、またはＬＧＰＤの１７０％～１８０％であってもよい。
１つの態様において、長さＬＧＳは、ＬＧＰＳの１０％～１８０％、ＬＧＰＳの１０％～２０％、ＬＧＰＳの２０％～３０％、ＬＧＰＳの３０％～４０％、ＬＧＰＳの４０％～５０％、ＬＧＰＳの５０％～６０％、ＬＧＰＳの６０％～７０％、ＬＧＰＳの７０％～８０％、ＬＧＰＳの８０％～９０％、ＬＧＰＳの９０％～１００％、ＬＧＰＳの１００％～１１０％、ＬＧＰＳの１１０％～１２０％、ＬＧＰＳの１１０％～１３０％、ＬＧＰＳの１３０％～１４０％、ＬＧＰＳの１４０％～１５０％、ＬＧＰＳの１５０％～１６０％、ＬＧＰＳの１６０％～１７０％、またはＬＧＰＳの１７０％～１８０％であってもよい。
１つの態様において、長さＬＧは、ＬＧＰＤの１０％～１８０％、ＬＧＰＤの１０％～２０％、ＬＧＰＤの２０％～３０％、ＬＧＰＤの３０％～４０％、ＬＧＰＤの４０％～５０％、ＬＧＰＤの５０％～６０％、ＬＧＰＤの６０％～７０％、ＬＧＰＤの７０％～８０％、ＬＧＰＤの８０％～９０％、ＬＧＰＤの９０％～１００％、ＬＧＰＤの１００％～１１０％、ＬＧＰＤの１１０％～１２０％、ＬＧＰＤの１１０％～１３０％、ＬＧＰＤの１３０％～１４０％、ＬＧＰＤの１４０％～１５０％、ＬＧＰＤの１５０％～１６０％、ＬＧＰＤの１６０％～１７０％、またはＬＧＰＤの１７０％～１８０％であってもよい。
１つまたは複数の態様において、基板層１０２のソース側の一部分には、ｐ型材料層１０６がなくてもよい。１つまたは複数の態様において、基板層１０２のドレイン側の一部分には、ｐ型材料層１０６がなくてもよい。１つまたは複数の態様において、基板層１０２のソース側の一部分には、ｐ型材料層１０６がなくてもよく、基板層１０２のドレイン側の一部分には、ｐ型材料層１０６がなくてもよい。１つまたは複数の態様において、ｐ型材料層１０６は、ゲート１１４の下にその長さにわたって配置されてもよく、ソース１１０およびドレイン１１２に向かって延在してもよい。
１つまたは複数の態様において、距離ＬＧＤは、ドレイン１１２側のゲート１１４の下側コーナからゲート側のドレイン１１２の下側コーナまでの距離として定義されてもよく、距離ＬＧＳは、ソース１１０側のゲート１１４の下側コーナからゲート側のソース１１０の下側コーナまでの距離であってもよく、距離ＬＧＤは、距離ＬＧＳよりも大きくてもよい。１つまたは複数の態様において、距離ＬＧＰＳは、ソース１１０側のゲート１１４の下側コーナからソース１１０に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＤは、ドレイン１１２側のゲート１１４の下側コーナからドレイン１１２に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＳは、距離ＬＧＰＤに等しくてもよい。１つまたは複数の態様において、距離ＬＧＰＳは、ソース１１０側のゲート１１４の下側コーナからソース１１０に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＤは、ドレイン１１２側のゲート１１４の下側コーナからドレイン１１２に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＳは、距離ＬＧＰＤよりも大きくてもよい。１つまたは複数の態様において、距離ＬＧＰＳは、ソース１１０側のゲート１１４の下側コーナからソース１１０に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＤは、ドレイン１１２側のゲート１１４の下側コーナからドレイン１１２に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＤは、距離ＬＧＰＳよりも大きくてもよい。
１つまたは複数の態様において、ｐ型材料層１０６は、ソース１１０に向かって延在してもよいが、垂直方向においてソース１１０に重ならない。１つまたは複数の態様において、ｐ型材料層１０６は、垂直方向においてソース１１０に重なってもよい。１つまたは複数の態様において、ｐ型材料層１０６は、ドレイン１１２に向かって延在してもよいが、垂直方向においてドレイン１１２に重ならない。１つまたは複数の態様において、ｐ型材料層１０６は、垂直方向においてドレイン１１２に重なってもよい。１つまたは複数の態様において、ｐ型材料層１０６は、ゲート１１４に電気的に接続されてもよい。１つまたは複数の態様において、ゲート１１４は、任意の外部回路または電圧に電気的に接続されてもよい。１つまたは複数の態様において、ｐ型材料層１０６は、直接的な電気接続を有しなくてもよい。１つまたは複数の態様において、ｐ型材料層１０６は、ソース１１０に電気的に接続されてもよい。
いくつかの態様において、ドレイン１１２からソース１１０までの電圧の一部は、ｐ型材料層１０６領域において降下してもよい。これはまた、横方向においてチャネルを空乏させてもよい。横方向空乏は、横電界を減少させ、ブレークダウン電圧を増大させ得る。代替的に、必要とされるブレークダウン電圧に対してよりコンパクトな構造を得ることができる。ｐ型材料層１０６は、印加されるドレイン電圧を持続させるために必要なバッファのＣまたはＦｅドーピングを有する必要性を排除することができる。ＣおよびＦｅを排除することによって、動作条件下での電流減少がなくなる（トラッピングがなくなる）。その上、いくつかの態様において、ｐ型材料層１０６は、電界を支持することができる。
いくつかの態様において、ｐ型材料層１０６はまた、表面に垂直な可変ドーピングおよび／または注入プロファイルを有するように構成されてもよい。いくつかの態様において、ｐ型材料層１０６はまた、図の断面視へと延在する、表面に垂直な可変プロファイルを有するように構成されてもよい。プロファイルは、所望のブレークダウン電圧、デバイスサイズ、スイッチング時間などを達成するように構成されてもよい。
図３は、図１によるトランジスタの一態様の断面図を示す。
１つの態様において、ｐ型材料層１０６は、図３に示すような矢印ＬＥＮＧＴＨ Ｐによって示されるように、基板層１０２の面積全体にわたって延在しなくてもよい。これに関連して、ｐ型材料層１０６は、下記に詳細に記載されているように選択的に配置されてもよく、ｐ型材料層１０６は、全長にわたって配置されて下記に詳細に記載されているように選択的に除去されてもよく、ｐ型材料層１０６は、全長にわたって配置されて下記に詳細に記載されているように選択的に電気的に中性化されるなどされてもよい。したがって、下記に記載するｐ型材料層１０６の特定の構成は、下記に言及するような動作構成および配列を有するｐ型材料層１０６をもたらすこれらの構成のいずれかを包含する。言い換えれば、ｐ型材料層１０６の長さおよび／またはサイズは、部分的に電気的に中性化または部分的にエッチングされる部分を含まない。ｐ型材料層１０６の長さおよび／またはサイズは、トランジスタ１００の適用形態、トランジスタ１００に対する要件などに依存し得る。
さらに後述されている態様を参照して、ｐ型材料層１０６は、水平方向において、矢印ＬＥＮＧＴＨ Ｐに平行に軸Ｘに沿って延在することができる。その上、ｐ型材料層１０６は、水平方向において、矢印ＬＥＮＧＴＨ Ｐに垂直（ｙ軸に平行）であり、図示のようにトランジスタ１００の構成要素を通じて延在する線によって定義される点まで、矢印ＬＥＮＧＴＨ Ｐに平行に延在することができる。
本開示の１つの態様において、ｐ型材料層１０６は、横方向において、少なくともソース１１０の下からゲート１１４の第１のエッジ１２４の下の位置まで延在することができる。特に、第１のエッジ１２４は、ドレイン１１２に隣接するゲート１１４の側のゲート１１４のエッジであってもよく、また、ゲート１１４の最下面であってもよい。
本開示の特定の態様において、ｐ型材料層１０６は、ゲート１１４の第１のエッジ１２４の約０～約０．７μｍ内の点まで延在することができる。本開示の特定の態様において、ｐ型材料層１０６は、ゲート１１４の第１のエッジ１２４の約０～約０．５μｍ内の点まで延在することができる。本開示の特定の態様において、ｐ型材料層１０６は、ゲート１１４の第１のエッジ１２４の約０～約０．３μｍ内の点まで延在することができる。
本開示の１つの態様において、ｐ型材料層１０６は、横方向において、少なくともソース１１０の下からゲート１１４の第２のエッジ１２２の下の位置まで延在することができる。特に、第２のエッジ１２２は、ソース１１０に隣接するゲート１１４の側のゲート１１４のエッジであってもよく、また、ゲート１１４の最下面であってもよい。
本開示の特定の態様において、ｐ型材料層１０６は、ゲート１１４の第２のエッジ１２２の約０～約０．７μｍ内の点まで延在することができる。本開示の特定の態様において、ｐ型材料層１０６は、ゲート１１４の第２のエッジ１２２の約０～約０．５μｍ内の点まで延在することができる。本開示の特定の態様において、ｐ型材料層１０６は、ゲート１１４の第２のエッジ１２２の約０～約０．３μｍ内の点まで延在することができる。
他の態様において、ｐ型材料層１０６の長さＬＥＮＧＴＨ Ｐはまた、図３に示すような長さＳＤに基づく他の構成要素の位置および／または長さに関連して考えることもできる。この場合の長さＳＤは、図３に示すようなソース１１０のエッジ１４２とドレイン１１２のエッジ１４４との間の長さであってもよい。特に、エッジ１４２は、ソース１１０の、ゲート１１４とは反対の側のＹ軸に平行であるソース１１０上のエッジまたは表面として定義されてもよく、エッジ１４４は、ドレイン１１２の、ゲート１１４とは反対の側のＹ軸に平行であるドレイン１１２上のエッジまたは表面として定義されてもよい。
１つの態様において、ｐ型材料層１０６の長さは、ＳＤの長さの１０％～２０％だけ延在してもよく、すなわち、ｐ型材料層１０６は、ソース１１０のエッジ１４２を過ぎてドレイン１１２に向かって１０％～２０％だけ延在してもよい。１つの態様において、ｐ型材料層１０６の長さは、ＳＤの長さの２０％～３０％だけ延在してもよく、すなわち、ｐ型材料層１０６は、ソース１１０のエッジ１４２を過ぎてドレイン１１２に向かって２０％～３０％だけ延在してもよい。１つの態様において、ｐ型材料層１０６の長さは、ＳＤの長さの３０％～４０％だけ延在してもよく、すなわち、ｐ型材料層１０６は、ソース１１０のエッジ１４２を過ぎてドレイン１１２に向かって３０％～４０％だけ延在してもよい。１つの態様において、ｐ型材料層１０６の長さは、ＳＤの長さの４０％～５０％だけ延在してもよく、すなわち、ｐ型材料層１０６は、ソース１１０のエッジ１４２を過ぎてドレイン１１２に向かって４０％～５０％だけ延在してもよい。１つの態様において、ｐ型材料層１０６の長さは、ＳＤの長さの５０％～６０％だけ延在してもよく、すなわち、ｐ型材料層１０６は、ソース１１０のエッジ１４２を過ぎてドレイン１１２に向かって５０％～６０％だけ延在してもよい。１つの態様において、ｐ型材料層１０６の長さは、ＳＤの長さの６０％～７０％だけ延在してもよく、すなわち、ｐ型材料層１０６は、ソース１１０のエッジ１４２を過ぎてドレイン１１２に向かって６０％～７０％だけ延在してもよい。１つの態様において、ｐ型材料層１０６の長さは、ＳＤの長さの７０％～８０％だけ延在してもよく、すなわち、ｐ型材料層１０６は、ソース１１０のエッジ１４２を過ぎてドレイン１１２に向かって７０％～８０％だけ延在してもよい。
図４は、本開示の一態様による複数のユニットセルトランジスタを含み得る半導体デバイスを示す。
図４に示すように、本開示の態様は、複数のトランジスタ１００を含み得る半導体デバイス４００を含んでもよい。特に、トランジスタ１００は、半導体デバイス４００内に実装された複数のユニットセル４３０のうちの１つであってもよい。
特に、図４は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよいトランジスタ１００を示す。特に、図４のトランジスタ１００は、上述したようなｐ型材料層１０６を含んでもよい。これに関連して、図４のトランジスタ１００は、ドレインラグ効果を低減する、本明細書に記載されているようなｐ型材料層１０６の長さを実施し、図４のトランジスタ１００は、ゲートラグ効果を低減する、本明細書に記載されているようなバックバリア層１２０を実施する。
半導体デバイス４００は、ゲート１１４に接続するかまたはその一部を形成する第１の方向（たとえば、図４に示すＺ方向）に平行に延在し得る複数のゲートフィンガ４０６に接続され得るゲートバス４０２を含んでもよい。ソースバス４１０が、ソース１１０に接続するかまたはその一部を形成する、複数の平行なソースコンタクト４１６に接続されてもよい。いくつかの態様において、ソースバス４１０は、半導体デバイス４００の底面にある接地電圧ノードに接続されてもよい。ドレインバス４２０が、ドレイン１１２に接続するかまたはその一部を形成する、複数のドレインコンタクト４２６に接続されてもよい。
図４に見てとれるように、各ゲートフィンガ４０６は、一対の隣接するソースコンタクト４１６とドレインコンタクト４２６との間にＺ方向に沿って延伸してもよい。半導体デバイス４００は、複数のユニットセル４３０を含んでもよく、複数のユニットセル４３０の各々が、トランジスタ１００の実施態様を含む。複数のユニットセル４３０のうちの１つが、図４において破線のボックスによって示されており、隣接するソースコンタクト４１６とドレインコンタクト４２６との間に延在するゲートフィンガ４０６を含む。
「ゲート幅」とは、ゲートフィンガ４０６がＺ方向においてその関連付けられるソースコンタクト４１６およびドレインコンタクト４２６と重なり合う距離を指す。すなわち、ゲートフィンガ４０６の「幅」は、ゲートフィンガ４０６が、ソースコンタクト４１６およびドレインコンタクト４２６の実施態様に平行に隣接して延在する寸法（Ｚ方向に沿った距離）を指す。複数のユニットセル４３０の各々は、ソースコンタクト４１６および／またはドレインコンタクト４２６のうちの１つを、複数のユニットセル４３０のうちの１つまたは複数の隣接するユニットセルと共有することができる。複数のユニットセル４３０の特定の数が図４に示されているが、半導体デバイス４００は、複数のユニットセル４３０をより多くまたはより少なく含んでもよいことが諒解されよう。
図５は、図４の線Ｖ－Ｖに沿った概略断面図である。
図５を参照すると、半導体デバイス４００は、本明細書に記載されているような基板層１０２、バックバリア層１２０、チャネル層１０４、バリア層１０８などを含む半導体構造４４０を含んでもよい。ソースコンタクト４１６およびドレインコンタクト４２６が、本明細書に記載されているようにバリア層１０８上にあってもよい。ゲートフィンガ４０６が、本明細書に記載されているようにソースコンタクト４１６とドレインコンタクト４２６との間で基板層１０２上にあってもよい。ゲートフィンガ４０６、ソースコンタクト４１６、およびドレインコンタクト４２６はすべて、図４および図５において概略的に同様の「寸法」を有するものとして示されているが、各々が本開示と一貫する異なる形状および寸法を有してもよいことが諒解されよう。
図６は、特定の動作値において典型的なトランジスタと比較した開示されているトランジスタのバンド図を示す。
特に、図６は、ゼロゲート電圧およびゼロドレイン電圧を有する空間次元の関数として、様々な主要電子エネルギー準位をプロットしている、本開示のトランジスタ１００およびバックバリア層１２０なしで実施されているＨＥＭＴトランジスタのバンド図６００を示す。バンド図の垂直軸は、電子のエネルギーを表し、水平軸は、２つの異なるトランジスタの空間次元に関する。
より詳細には、バンド図６００は、ゲートの下に配置されているバックバリア層１２０およびｐ型材料層１０６を有する、本明細書において開示されているようなトランジスタ１００を実施するＥｃ曲線６０２を含み、バンド図６００は、バックバリア層１２０なしで実施されているＨＥＭＴトランジスタを実施するＥｃ曲線６５２を含む。
付加的に、バンド図６００は、ゲートの下に配置されているバックバリア層１２０およびｐ型材料層１０６を有する、本明細書において開示されているようなトランジスタ１００を実施するＥｖ曲線６０４を含み、バンド図６００は、バックバリア層１２０なしで実施されているＨＥＭＴトランジスタを実施するＥｖ曲線６５４を含む。
図６を参照して、Ｅｃ曲線６０２は、チャネル層１０４およびバックバリア層１２０のロケーションの間の本開示のトランジスタ１００のＥｃ曲線６０２の負電荷リフトアップを示していることに留意されたい。特に、Ｅｃ曲線６０２は、２ＤＥＧを閉じ込め、部分的に２ＤＥＧを空乏させるための負電荷リフトアップを示す。バックバリア層１２０なしで実施されているＨＥＭＴトランジスタを実施するＥｃ曲線６５２は、最小の負電荷リフトアップを含むことにさらに留意されたい。
図６をさらに参照して、Ｅｖ曲線６０４は、チャネル層１０４およびバックバリア層１２０のロケーションの間の本開示のトランジスタ１００のＥｖ曲線６０４の負電荷リフトアップを示していることに留意されたい。バックバリア層１２０なしで実施されているＨＥＭＴトランジスタを実施するＥｖ曲線６５４は、最小の負電荷リフトアップを含むことにさらに留意されたい。
図７は、特定の動作値において典型的なトランジスタと比較した開示されているトランジスタのバンド図を示す。
特に、図７は、－１５Ｖのゲート電圧および１０Ｖのドレイン電圧を有する空間次元の関数として、様々な主要電子エネルギー準位をプロットしている、本開示のトランジスタ１００およびバックバリア層１２０なしで実施されているＨＥＭＴトランジスタのバンド図７００を示す。バンド図の垂直軸は、電子のエネルギーを表し、水平軸は、２つの異なるトランジスタの空間次元に関する。
より詳細には、バンド図７００は、ゲートの下に配置されているバックバリア層１２０およびｐ型材料層１０６を有する、本明細書において開示されているようなトランジスタ１００を実施するＥｃ曲線７０２を含み、バンド図７００は、バックバリア層１２０なしで実施されているＨＥＭＴトランジスタを実施するＥｃ曲線７５２を含む。
付加的に、バンド図７００は、ゲートの下に配置されているバックバリア層１２０およびｐ型材料層１０６を有する、本明細書において開示されているようなトランジスタ１００を実施するＥｖ曲線７０４を含み、バンド図７００は、バックバリア層１２０なしで実施されているＨＥＭＴトランジスタを実施するＥｖ曲線７５４を含む。
図７を参照して、Ｅｃ曲線７０２は、電子がトランジスタ１００のバックバリア層１２０内へとより深く移動することを妨げる、チャネル層１０４とバックバリア層１２０との間の界面に近い場を示していることに留意されたい。バックバリア層１２０なしで実施されているＨＥＭＴトランジスタを実施するＥｃ曲線７５２は、そのような場を含まないことにさらに留意されたい。同様に、Ｅｖ曲線７０４は、電子がトランジスタ１００のバックバリア層１２０内へとより深く移動することを妨げる、チャネル層１０４とバックバリア層１２０との間の界面に近い場を示しており、バックバリア層１２０なしで実施されているＨＥＭＴトランジスタを実施するＥｃ曲線７５４は、そのような場を含まないことに留意されたい。
付加的に従来のバッファを有するトランジスタにおいて、Ｅｖ曲線７５４上のＥｃ曲線７５２などのバンドは、大きい負電圧において下向きに曲がっている。これによって、電子がバッファ内へと深く流れ、トラップされることが可能になる。ｐ型材料層１０６およびバックバリア層１２０を有するトランジスタ１００の開示されている実施態様によれば、チャネル層１０４付近で曲がっている、Ｅｃ曲線７０２およびＥｖ曲線７０４の平坦であるかまたはわずかに上向きのバンドが存在する。これによって、トランジスタ１００のバッファ内の電子注入およびトラッピングが妨げられる。
図８は、本開示によるトランジスタの別の態様の断面図を示す。
図８のトランジスタ１００は、図１のトランジスタ、図２のトランジスタ、および／または図３のトランジスタと一貫して構成されてもよく、本明細書に記載されているような任意の１つまたは複数の態様を含んでもよい。特に、図８のトランジスタ１００は、開示されているようなｐ型材料層１０６およびバックバリア層１２０、その関連付けられる構造、ならびに／またはその関連付けられるプロセスとともに、ラグを低減する体系的な手法を提供することができる。より詳細には、本開示のトランジスタ１００は、ｐ型材料層１０６および／またはそのプロセスを、ドレインラグ低減構造および／またはトランジスタ１００内のドレインラグ効果を低減するためのプロセスとして実施してもよく、本開示のトランジスタ１００は、バックバリア層１２０および／またはそのプロセスを、ゲートラグ低減構造および／またはトランジスタ１００内のゲートラグ効果を低減するためのプロセスとして実施してもよい。
図８は、第２のスペーサ層１１７の実施態様をさらに示す。第２のスペーサ層１１７は、ゲート１１４の下および／またはスペーサ層１１６の上に提供されてもよい。第２のスペーサ層１１７は、ＳｉＮ、ＡｌＯ、ＳｉＯ、ＳｉＯ2、ＡｌＮなど、またはそれらの複数の層を組み込んだ組合せから作成されるパッシベーション層であってもよい。
１つの態様において、第２のスペーサ層１１７は、ＳｉＮから作成されるパッシベーション層である。１つの態様において、第２のスペーサ層１１７は、ＭＯＣＶＤ、プラズマ化学蒸着（ＣＶＤ）、熱フィラメントＣＶＤ、またはスパッタリングを使用して堆積することができる。１つの態様において、第２のスペーサ層１１７は、Ｓｉ3Ｎ4の堆積物を含んでもよい。１つの態様において、第２のスペーサ層１１７は、絶縁層を形成する。１つの態様において、第２のスペーサ層１１７は、絶縁体を形成する。１つの態様において、第２のスペーサ層１１７は、誘電体であってもよい。１つの態様において、第２のスペーサ層１１７は、スペーサ層１１６上に提供されてもよい。１つの態様において、第２のスペーサ層１１７は、誘電体などの非導電性材料を含んでもよい。１つの態様において、第２のスペーサ層１１７は、誘電体の複数の異なる層または誘電体層の組合せを含んでもよい。１つの態様において、第２のスペーサ層１１７は、多くの異なる厚さのものであってもよく、厚さの適切な範囲は、約０．０５～２マイクロメートル（ミクロン）である。１つの態様において、第２のスペーサ層１１７は、Ａｌ、Ｇａ、またはＩｎの合金などの異なるＩＩＩ族元素を有するＩＩＩ族窒化物材料などの材料を含んでもよく、適切なスペーサ層材料は、ＡｌxＩｎyＧａ1-x-y（ここで、０≦ｘ≦１かつ０≦ｙ≦１、ｘ＋ｙ≦１）である。
図９は、本開示によるトランジスタの別の態様の断面図を示す。
図９のトランジスタ１００は、図１のトランジスタ、図２のトランジスタ、および／または図３のトランジスタと一貫して構成されてもよく、本明細書に記載されているような任意の１つまたは複数の態様を含んでもよい。特に、図９のトランジスタ１００は、開示されているようなｐ型材料層１０６およびバックバリア層１２０、その関連付けられる構造、ならびに／またはその関連付けられるプロセスとともに、ラグを低減する体系的な手法を提供することができる。より詳細には、本開示のトランジスタ１００は、ｐ型材料層１０６および／またはそのプロセスを、ドレインラグ低減構造および／またはトランジスタ１００内のドレインラグ効果を低減するためのプロセスとして実施してもよく、本開示のトランジスタ１００は、バックバリア層１２０および／またはそのプロセスを、ゲートラグ低減構造および／またはトランジスタ１００内のゲートラグ効果を低減するためのプロセスとして実施してもよい。
図９は、フィールドプレート１３２の実施態様をさらに示す。１つの態様において、フィールドプレート１３２は、ゲート１１４とドレイン１１２との間で第２のスペーサ層１１７上に配置されてもよい。１つの態様において、フィールドプレート１３２は、ゲート１１４とドレイン１１２との間で第２のスペーサ層１１７上に堆積されてもよい。１つの態様において、フィールドプレート１３２は、トランジスタ１００内の１つまたは複数の他の構成要素に電気的に接続されてもよい。１つの態様において、フィールドプレート１３２は、トランジスタ１００の任意の他の構成要素に電気的に接続されなくてもよい。いくつかの態様において、フィールドプレート１３２は、ゲート１１４に隣接してもよく、誘電体材料から成る第２のスペーサ層１１７が、フィールドプレート１３２からゲート１１４を絶縁するために、少なくとも部分的にゲート１１４の上に含まれてもよい。いくつかの態様において、フィールドプレート１３２は、ゲート１１４に重なってもよく、誘電体材料から成る第２のスペーサ層１１７が、フィールドプレート１３２からゲート１１４を絶縁するために、少なくとも部分的にゲート１１４の上に含まれてもよい。
フィールドプレート１３２は、ゲート１１４の縁部から種々の距離だけ延在してもよく、距離の適切な範囲は、約０．１～２マイクロメートル（ミクロン）である。いくつかの態様において、フィールドプレート１３２は、標準的なメタライゼーション方法を使用して堆積された、適切な材料が金属または金属の組合せである多くの異なる導電性材料を含んでもよい。１つの態様において、フィールドプレート１３２は、チタン、金、ニッケル、チタン／金、ニッケル／金などを含んでもよい。
１つの態様において、フィールドプレート１３２は、ゲート１１４とドレイン１１２との間で第２のスペーサ層１１７上に形成されてもよく、フィールドプレート１３２は、ゲート１１４に近接するが、ゲート１１４に重なりはしない。１つの態様において、ゲート１１４とフィールドプレート１３２の間の空間は、ゲート１１４をフィールドプレート１３２から絶縁するのに十分に広く、同時に、フィールドプレート１３２によって提供される電界効果を最大化するのに十分に小さくすることができる。
特定の態様において、フィールドプレート１３２は、トランジスタ１００内のピーク動作電界を減少させることができる。特定の態様において、フィールドプレート１３２は、トランジスタ１００内のピーク動作電界を減少させることができ、トランジスタ１００のブレークダウン電圧を増大させることができる。特定の態様において、フィールドプレート１３２は、トランジスタ１００内のピーク動作電界を減少させることができ、トランジスタ１００内のトラッピングを減少させることができる。特定の態様において、フィールドプレート１３２は、トランジスタ１００内のピーク動作電界を減少させることができ、トランジスタ１００内の漏れ電流を減少させることができる。
他の態様において、たとえば、スペーサ層１１６は、バリア層１０８およびゲート１１４上に形成される。そのような態様において、フィールドプレート１３２は、直接的にスペーサ層１１６上に形成することができる。フィールドプレート１３２がゲート１１４と重なり合うもしくは重なり合わない、および／または、複数のフィールドプレート１３２が使用される、他の複数のフィールドプレート構成が可能である。
図１０は、本開示によるトランジスタの別の態様の断面図を示す。
図１０のトランジスタ１００は、図１のトランジスタ、図２のトランジスタ、および／または図３のトランジスタと一貫して構成されてもよく、本明細書に記載されているような任意の１つまたは複数の態様を含んでもよい。特に、図１０のトランジスタ１００は、開示されているようなｐ型材料層１０６およびバックバリア層１２０、その関連付けられる構造、ならびに／またはその関連付けられるプロセスとともに、ラグを低減する体系的な手法を提供することができる。より詳細には、本開示のトランジスタ１００は、ｐ型材料層１０６および／またはそのプロセスを、ドレインラグ低減構造および／またはトランジスタ１００内のドレインラグ効果を低減するためのプロセスとして実施してもよく、本開示のトランジスタ１００は、バックバリア層１２０および／またはそのプロセスを、ゲートラグ低減構造および／またはトランジスタ１００内のゲートラグ効果を低減するためのプロセスとして実施してもよい。
図１０に示すような１つの態様において、接続１５４は、ソース１１０とフィールドプレート１３２との間に延在するように、スペーサ層１１６および／または第２のスペーサ層１１７上に形成されてもよい。いくつかの態様において、接続１５４は、標準的なメタライゼーション方法を使用して堆積された導電性材料、多くの異なる導電性材料、金属である適切な材料、または、金属の組合せを含んでもよい。１つの態様において、材料は、チタン、金、ニッケルなどのうちの１つまたは複数を含んでもよい。
特に、図１０のトランジスタ１００は、接続１５４（ソース－フィールドプレート相互接続）を通じてソース１１０に接続されているフィールドプレート１３２を示す。付加的にまたは代替的に、フィールドプレート１３２は、接続（ゲート－フィールドプレート相互接続（図示せず））を通じてゲート１１４に接続されてもよい。１つの態様において、接続１５４は、フィールドプレート１３２とソース１１０との間に延在するように、スペーサ層１１６および／または第２のスペーサ層１１７上に形成されてもよい。１つの態様において、接続１５４は、同じ製造ステップ中にフィールドプレート１３２とともに形成されてもよい。１つの態様において、複数の接続１５４および／または複数のゲート－フィールドプレート相互接続が使用されてもよい。１つの態様において、複数のフィールドプレート１３２が使用されてもよい。１つの態様において、複数のフィールドプレート１３２が使用されてもよく、複数のフィールドプレート１３２の各々は、それらの間に誘電体材料をはさんで積み重ねられてもよい。いくつかの態様において、接続１５４および／または複数のゲート－フィールドプレート相互接続は、標準的なメタライゼーション方法を使用して堆積された導電性材料、多くの異なる導電性材料、金属である適切な材料、または、金属の組合せを含んでもよい。１つの態様において、材料は、チタン、金、ニッケルなどのうちの１つまたは複数を含んでもよい。
１つの態様において、ゲート－フィールドプレート相互接続は、ゲート１１４とフィールドプレート１３２との間に延在するように、スペーサ層１１６および／または第２のスペーサ層１１７上に形成されてもよい。いくつかの態様において、ゲート－フィールドプレート相互接続は、標準的なメタライゼーション方法を使用して堆積された導電性材料、多くの異なる導電性材料、金属である適切な材料、または、金属の組合せを含んでもよい。１つの態様において、材料は、チタン、金、ニッケルなどのうちの１つまたは複数を含んでもよい。
本明細書に記載されているトランジスタ１００の１つの態様において、ゲート１１４は、白金（Ｐｔ）、ニッケル（Ｎｉ）、および／または金（Ａｕ）から形成されてもよいが、ショットキー効果を達成するための当業者に知られている他の金属が使用されてもよい。１つの態様において、ゲート１１４は、３層構造を有し得るショットキーゲートコンタクトを含んでもよい。そのような構造には、いくつかの材料の密着性が高いため、利点があり得る。１つの態様において、ゲート１１４は、高伝導性金属の上層をさらに含んでもよい。１つの態様において、ゲート１１４は、Ｔ形ゲートとして構成されてもよい。
本明細書に記載されているトランジスタ１００の１つの態様において、１つまたは複数の上層が、ソース１１０、ドレイン１１２、およびゲート１１４のうちの１つまたは複数の上に提供されてもよい。上層は、Ａｕ、銀（Ａｇ）、Ａｌ、Ｐｔ、Ｔｉ、Ｓｉ、Ｎｉ、Ａｌ、および／または銅（Ｃｕ）であってもよい。他の適切な高伝導性金属も、上層に使用されてもよい。別の態様において、ソース１１０、ドレイン１１２、およびゲート１１４は、Ａｕ、銀（Ａｇ）、Ａｌ、Ｐｔ、Ｔｉ、Ｓｉ、Ｎｉ、Ａｌ、および／または銅（Ｃｕ）を含んでもよい。他の適切な高伝導性金属も使用されてもよい。
本明細書に記載されているトランジスタ１００の１つの態様において、第２のチャネル層が、チャネル層１０４の第１の実施態様の、基板層１０２とは反対の側で、チャネル層１０４の第１の実施態様上に堆積または成長されてもよい。１つの態様において、第２のチャネル層は、直接的にチャネル層１０４の第１の実施態様上に形成されてもよい。１つの態様において、第２のチャネル層は、窒化ガリウム（ＧａＮ）、ＡｌＮなどのような高純度材料であってもよい。１つの態様において、第２のチャネル層は、高純度ＧａＮであってもよい。１つの態様において、第２のチャネル層は、高純度ＡｌＮであってもよい。第２のチャネル層は、ｐ型材料またはｎ型材料であってもよい。別の態様において、第２のチャネル層は、非ドープであってもよい。
本開示のトランジスタ１００の態様において、ソース１１０、ゲート１１４、および／またはドレイン１１２のコンタクトは、Ａｌ、Ｔｉ、Ｓｉ、Ｎｉ、および／またはＰｔを含んでもよい。この態様において、同じ材料を利用することは、製造がより容易になり、より単純になり、および／またはより低コストになり得るという点において有益であり得る。他の態様において、ソース１１０、ゲート１１４、およびドレイン１１２のコンタクトの材料は異なってもよい。
図１１は、本開示によるトランジスタの別の態様の断面図を示す。
図１１のトランジスタ１００は、図１のトランジスタ、図２のトランジスタ、および／または図３のトランジスタと一貫して構成されてもよく、本明細書に記載されているような任意の１つまたは複数の態様を含んでもよい。特に、図１１のトランジスタ１００は、開示されているようなｐ型材料層１０６およびバックバリア層１２０、その関連付けられる構造、ならびに／またはその関連付けられるプロセスとともに、ラグを低減する体系的な手法を提供することができる。より詳細には、本開示のトランジスタ１００は、ｐ型材料層１０６および／またはそのプロセスを、ドレインラグ低減構造および／またはトランジスタ１００内のドレインラグ効果を低減するためのプロセスとして実施してもよく、本開示のトランジスタ１００は、バックバリア層１２０および／またはそのプロセスを、ゲートラグ低減構造および／またはトランジスタ１００内のゲートラグ効果を低減するためのプロセスとして実施してもよい。
本開示の様々な態様において、トランジスタ１００のｐ型材料層１０６は、基板層１０２中に埋め込まれてもよく、他の様態で、トランジスタ１００の任意の部分に電気的に接続されなくてもよい。図１１に示すような１つの態様において、トランジスタ１００は、外部信号、バイアスなどを受信するために電気的に接続されてもよいｐ型材料コンタクト１１８を含んでもよい。ｐ型材料コンタクト１１８は、基板層１０２、ｐ型材料層１０６、基板層１０２、チャネル層１０４、バリア層１０８などの中に電気的に接続および準備されてもよい。ｐ型材料コンタクト１１８は、基板層１０２、ｐ型材料層１０６、基板層１０２、チャネル層１０４、バリア層１０８などの中の陥凹部１１９内に形成されてもよい。陥凹部１１９は、ｐ型材料コンタクト１１８がそこに作成されることを可能にするために、ｐ型材料層１０６まで延在してもよい。陥凹部１１９は、エッチングによって形成されてもよく、また、陥凹部１１９を画定するための材料を使用してもよい。材料は、陥凹部１１９が作成された後に除去されてもよい。
特に、陥凹部１１９は、ソース１１０と関連付けられる領域の一部分内のｐ型材料層１０６の上方の任意の材料を除去し、基板層１０２の反対の側でｐ型材料層１０６を露出させてもよい。本開示の別の態様において、ｐ型材料コンタクト１１８のための場所を作成するために、陥凹部１１９が、基板層１０２、ｐ型材料層１０６、基板層１０２、チャネル層１０４、バリア層１０８などの少なくとも一部を除去することによって作成されてもよい。
特定の実施形態において、ソース１１０は、接続１３８を通じてｐ型材料コンタクト１１８に電気的に接続されてもよい。特定の実施形態において、フィールドプレート１３２は、接続１５４を通じてソース１１０に電気的に接続されてもよい。特定の実施形態において、フィールドプレート１３２は、ソース１１０に接続されてもよく、ソース１１０は、接続１３８を通じてｐ型材料コンタクト１１８に接続されてもよい。
特定の実施形態において、ゲート１１４は、接続（図示せず）を通じてｐ型材料コンタクト１１８に電気的に接続されてもよい。特定の実施形態において、フィールドプレート１３２は、上記接続を通じてゲート１１４に電気的に接続されてもよい。特定の実施形態において、フィールドプレート１３２は、ゲート１１４に接続されてもよく、ゲート１１４は、上記接続を通じてｐ型材料コンタクト１１８に接続されてもよい。
図１１は、本発明の異なる実施形態（たとえば、異なるｐ層および／またはフィールドプレート構成）を広範に記述するように意図されているが、明確にするために、すべての実施形態が明示的に描写されているとは限らない。本発明のバックバリア層１２０構造は、本明細書他に記載されているような様々なｐ型材料層１０６構造とともに利用することができることは理解されたい。特定の実施形態において、ｐ型材料層１０６構造は、別個のバイアス電圧／制御信号に電気的に接続されてもよく、ソース１１０に電気的に接続されるか、もしくは、ゲート１１４に電気的に接続されてもよく、または、ソース１１０、ゲート１１４、および別個のバイアス／制御信号に電気的に接続されなくてもよい。そのような電気接続は、エピタキシャル材料内のビア、ならびに／または、エピタキシャル材料の外側および／もしくは縁部にある電気接続を通じたものであり得る。たとえば、ビアは、陥凹部１１９内に構造化されてもよい。ｐ型材料層１０６は、本明細書他に記載されている異なる変形形態のいずれかの中に形成または構造化することができる。実施形態に応じて、様々なフィールドプレート１３２構成が可能である。たとえば、フィールドプレート１３２は、ゲート１１４と一体であってもよく、フィールドプレート１３２の間に介在する誘電体スペーサ層を有するかまたは有しない、単一または複数のフィールドプレート１３２が可能である。フィールドプレート１３２は、ゲート１１４または下にあるフィールドプレート１３２と垂直方向に重なり合うことができ、または、重なり合わないことができる。フィールドプレート１３２は、ゲート１１４もしくはソース１１０、あるいは、ゲート１１４に接続されている１つもしくは複数のフィールドプレート１３２、ソース１１０に接続されている１つもしくは複数のファイルドプレート１３２、および／または、ソース１１０にもゲート１１４にも接続されていない１つもしくは複数のフィールドプレート１３２に電気的に接続されてもよい。
図１２は、本開示によるトランジスタを作成するためのプロセスを示す。
特に、図１２は、本開示のトランジスタ１００を作成するための例示的なプロセス５００を示す。プロセス５００は、例示に過ぎず、本明細書において開示されている様々な態様と一貫して修正されてもよいことに留意されたい。特に、プロセス５００は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよい。
特に、プロセス５００は、上述したようなｐ型材料層１０６およびバックバリア層１２０を作成することを含んでもよい。これに関連して、プロセス５００は、ラグを低減する体系的な手法を提供することができる、開示されているようなｐ型材料層１０６およびバックバリア層１２０、その関連付けられる構造、ならびに／またはその関連付けられるプロセスを実施する。より詳細には、プロセス５００は、そのｐ型材料層１０６を、ドレインラグ低減構造および／またはトランジスタ１００内のドレインラグ効果を低減するためのプロセスとして実施してもよく、本開示のプロセス５００は、バックバリア層１２０を、ゲートラグ低減構造および／またはトランジスタ１００内のゲートラグ効果を低減するためのプロセスとして実施してもよい。
プロセス５００は、ステップ５０２において、基板層１０２を形成することによって開始することができる。基板層１０２は、本開示と一貫して形成されてもよい。たとえば、基板層１０２は、炭化ケイ素（ＳｉＣ）から作成されてもよい。いくつかの態様において、基板層１０２は、半絶縁性ＳｉＣ基板、ｐ型基板、ｎ型基板などであってもよい。いくつかの態様において、基板層１０２は、非常に低濃度にドープされてもよい。１つの態様において、背景不純物レベルは低くてもよい。１つの態様において、背景不純物レベルは１Ｅ１５／ｃｍ3以下であってもよい。基板層１０２は、６Ｈ ＳｉＣ、４Ｈ ＳｉＣ、１５Ｒ ＳｉＣ、３Ｃ ＳｉＣなどから成る群から選択されるＳｉＣから形成されてもよい。別の態様において、基板層１０２は、ＧａＡｓ、ＧａＮ、または本明細書に記載されている用途に適した他の材料であってもよい。別の態様において、基板層１０２は、サファイア、スピネル、ＺｎＯ、ケイ素、またはＩＩＩ族窒化物材料の成長をサポートすることが可能な任意の他の材料を含んでもよい。
プロセス５００は、ｐ型材料層１０６を形成するステップ５０４を含んでもよい。ｐ型材料層１０６は、本開示において記載されているように形成されてもよい。これは、基板層１０２内にｐ型材料層１０６を形成するために、基板層１０２内にＡｌを注入することを含んでもよい。たとえば、ｐ型材料層１０６は、Ａｌのイオン注入およびアニーリングによって形成されてもよい。１つの態様において、ｐ型材料層１０６は、任意のＧａＮ層を成長させる前にＡｌの注入およびアニーリングによって形成されてもよい。１つの態様において、イオン実施は、インプラントのチャネリングを利用してもよい。１つの態様において、インプラントのチャネリングは、イオンビームを基板層１０２に位置整合させることを含んでもよい。イオンビームの位置整合の結果として、注入効率を増大させることができる。いくつかの態様において、プロセス５００は、基板層１０２内にｐ型材料層１０６を形成するために、基板層１０２内にＡｌを注入することをさらに含んでもよい。その後、基板層１０２は、本明細書に規定されているようにアニーリングされてもよい。１つの態様において、ｐ型材料層１０６は、２５℃における１Ｅ１３ｃｍ2の用量でＥ1＝１００ｋｅＶの注入エネルギーを有するチャネリング条件によって注入される４Ｈ－ＳｉＣにおける27Ａｌのイオン注入によって形成されてもよい。１つの態様において、ｐ型材料層１０６は、２５℃における１Ｅ１３ｃｍ2の用量でＥ2＝３００ｋｅＶの注入エネルギーを有するチャネリング条件によって注入される４Ｈ－ＳｉＣにおける27Ａｌのイオン注入によって形成されてもよい。しかしながら、他の注入エネルギーおよび用量も企図される。
プロセス５００は、基板層１０２上および／または核形成層１３６上にバックバリア層１２０を形成するステップ５０６を含んでもよい。バックバリア層１２０は、本開示において記載されているように基板層１０２上におよび／または核形成層１３６上に成長または堆積されてもよい。１つの態様において、核形成層１３６が、基板層１０２上に形成されてもよく、バックバリア層１２０が、ステップ５０６において、核形成層１３６上に形成されてもよい。
バックバリア層１２０を形成するステップ５０６は、ゲートラグを低減するために、ケイ素、酸素、炭素などのような不純物を制限および／または回避するようにバックバリア層１２０を形成することを含んでもよい。特に、その不純物は、トラッピング、漏洩などをもたらす。より詳細には、本開示の態様は、背景不純物レベルが低いバックバリア層１２０を実施することができる。１つの態様において、本開示は、背景不純物レベルが低いバックバリア層１２０としてＡｌＧａＮを実施することができる。これに関連して、不純物は、深いトラップ準位としても作用する点欠陥などの転位を有する複合物を構築してしまうことが分かっている。バックバリア層１２０を形成するステップ５０６は、チャネル層１０４に対する先鋭な界面を提供するように構成することができる。この界面は、電子に対するバリアとして機能することができる。本開示のトランジスタ１００の態様において、バックバリア層１２０は、傾斜層であってもよい。１つの態様において、バックバリア層１２０は、ステップ傾斜層であってもよい。１つの態様において、バックバリア層１２０は、複数の層であってもよい。
バックバリア層１２０を形成するステップ５０６は、バッファ層への電子注入を低減するためのバリアを提供するための低Ａｌ濃度ＡｌＧａＮバッファ層を有するバックバリア層１２０を形成することを含んでもよい。これに関連して、バッファ層への電子注入を低減するためのバリアは、ゲートラグ低減構造、ゲートラグ排除構造などをもたらす。たとえば、バックバリア層１２０は、バッファ層への電子注入を低減するためのバリアを提供するために、約４％のＡｌ濃度のＡｌＧａＮによって実施されてもよい。これに関連して、約とは、０．５％、１％、１．５％、または２％以内であってもよい。特定の態様において、バックバリア層１２０は、バッファ層への電子注入を低減するためのバリア、ゲートラグ低減構造、ゲートラグ排除構造などを提供するために、１％～６％、１％～１．５％、１．５％～２％、２％～２．５％、２．５％～３％、３％～３．５％、３．５％～４％、３．５％～４．５％、３．８％～４．２％、４％～４．５％、４．５％～５％、５％～５．５％、または５．５％～６％のＡｌ濃度を有するＡｌＧａＮによって実施されてもよい。
プロセス５００は、バックバリア層１２０上にチャネル層１０４を形成するステップ５０８を含んでもよい。チャネル層１０４は、本開示において記載されているようにバックバリア層１２０上に成長または堆積されてもよい。１つの態様において、チャネル層１０４は、ＧａＮであってもよい。
さらに、プロセス５００中に、ステップ５１０の一部として、バリア層１０８が、チャネル層１０４上に形成されてもよい。バリア層１０８は、本開示において記載されているように形成されてもよい。たとえば、バリア層１０８は、ｎ型導電層であってもよく、または、非ドープであってもよい。１つの態様において、バリア層１０８は、ＡｌＧａＮであってもよい。
さらに、プロセス５００中に、ステップ５１２の一部として、ｐ型材料層１０６とのｐ型材料コンタクト１１８のための場所を作成するために、バリア層１０８の少なくとも一部、チャネル層１０４の少なくとも一部、バックバリア層１２０の少なくとも一部などを除去することによって、陥凹部１１９が作成されてもよい。接続１５４を形成するためのプロセス５００は、ｐ型材料層１０６の上方の任意の材料を除去し、基板層１０２の反対の側でｐ型材料層１０６を露出させることを含んでもよい。本開示の別の態様において、ｐ型材料層１０６とのｐ型材料コンタクト１１８のための場所を作成するために、バリア層１０８の少なくとも一部、チャネル層１０４の少なくとも一部、および／またはバックバリア層１２０を除去することによって、接続１３８が作成されてもよい。陥凹部形成プロセスは、ソース１１０と関連付けられる領域の一部分内のｐ型材料層１０６の上方の任意の材料を除去し、基板層１０２の反対の側でｐ型材料層１０６を露出させてもよい。
さらに、プロセス５００中に、ステップ５１４の一部として、ソース１１０が、バリア層１０８上に配置されてもよい。ソース１１０は、アニーリングされ得る適切な材料から成る抵抗接点であってもよい。たとえば、ソース１１０は、たとえば約２分にわたって約５００℃～約８００℃の温度においてアニーリングされてもよい。しかしながら、他の時間および温度も利用されてもよい。たとえば、約３０秒～約１０分の時間が許容可能であり得る。いくつかの態様において、ソース１１０は、Ａｌ、Ｔｉ、Ｓｉ、Ｎｉ、および／またはＰｔを含んでもよい。１つの態様において、Ｎ＋材料である、ソース１１０の下の領域１６４が、バリア層１０８内に形成されてもよい。１つの態様において、ドレイン１１２の下の領域１６４は、Ｓｉドープされてもよい。
さらに、プロセス５００中に、ステップ５１４の一部として、ドレイン１１２が、バリア層１０８上に配置されてもよい。ソース１１０と同様に、ドレイン１１２は、Ｎｉまたは別の適切な材料から成る抵抗接点であってもよく、同じく同様にアニーリングされてもよい。１つの態様において、ｎ＋インプラントが、バリア層１０８とともに使用されてもよく、このインプラントに対して接点が作成される。１つの態様において、Ｎ＋材料である、ドレイン１１２の下の領域１６４が、バリア層１０８内に形成されてもよい。１つの態様において、ドレイン１１２の下の領域１６４は、Ｓｉドープされてもよい。
さらに、プロセス５００中に、ステップ５１４の一部として、ゲート１１４が、ソース１１０とドレイン１１２との間でバリア層１０８上に配置されてもよい。Ｎｉ、Ｐｔ、ＡＵなどの層が、蒸着または別の技法によって、ゲート１１４のために形成されてもよい。その後、ゲート構造は、ＰｔおよびＡｕ、または他の適切な材料を堆積させることによって完成されてもよい。いくつかの態様において、ゲート１１４の接点は、Ａｌ、Ｔｉ、Ｓｉ、Ｎｉ、および／またはＰｔを含んでもよい。
さらに、プロセス５００中に、ステップ５１４の一部として、スペーサ層１１６が形成されてもよい。スペーサ層１１６は、ＳｉＮ、ＡｌＯ、ＳｉＯ、ＳｉＯ2、ＡｌＮなど、またはそれらの複数の層を組み込んだ組合せから作成されるパッシベーション層であってもよく、これは、バリア層１０８の露出面の上に堆積されてもよい。
１つの態様において、ソース１１０およびドレイン１１２電極は、ゲート１１４電極が適切なレベルにおいてバイアスされたときにチャネル層１０４とバリア層１０８との間のヘテロ界面１５２において誘発される二次元電子ガス（２ＤＥＧ）を介してソース１１０およびドレイン１１２電極の間に電流が流れるように、抵抗コンタクトを成して形成されてもよい。１つの態様において、ゲート１１４電極が適切なレベルにおいてバイアスされたときにチャネル層１０４とバリア層１０８との間のヘテロ界面１５２において誘発される二次元電子ガス（２ＤＥＧ）を介してソース１１０とドレイン１１２との間に電流が流れるように、ソース１１０がバリア層１０８に電気的に結合されてもよく、ドレイン１１２がバリア層１０８に電気的に結合されてもよく、ゲート１１４がバリア層１０８に電気的に結合されてもよい。１つの態様において、ゲート１１４が適切なレベルにおいてバイアスされたときにチャネル層１０４とバリア層１０８との間のヘテロ界面１５２において誘発される二次元電子ガス（２ＤＥＧ）を介してソース１１０とドレイン１１２との間に電流が流れるように、ソース１１０がトランジスタ１００に電気的に結合されてもよく、ドレイン１１２がトランジスタ１００に電気的に結合されてもよく、ゲート１１４がトランジスタ１００に電気的に結合されてもよい。様々な態様において、ゲート１１４は、ゲート１１４に置かれる信号および／またはバイアスに基づいて、２ＤＥＧ内の電子の流れを制御することができる。これに関連して、層の組成および／または層のドーピングに応じて、ゲート上にバイアスまたは信号がない状態で、トランジスタ１００は、ノーマリオンとすることができ、または、トランジスタ１００は、ノーマリオフとすることができる。１つの態様において、ヘテロ界面１５２は、０．００５μｍ～０．００７μｍ、０．００７μｍ～０．００９μｍ、および０．００９μｍ～０．０１１μｍの範囲内であってもよい。
ゲート１１４は、スペーサまたはスペーサ層１１６の上に延在してもよい。ゲート１１４の底部がバリア層１０８の表面上にあるように、スペーサ層１１６がエッチングされ、ゲート１１４が堆積されてもよい。ゲート１１４を形成する金属は、ゲート１１４の上部がフィールドプレート１３２を形成するように、スペーサ層１１６にわたって延在するようにパターニングされてもよい。
さらに、プロセス５００のいくつかの態様中に、ステップ５１４の一部として、第２のスペーサ層１１７が形成されてもよく、フィールドプレート１３２が第２のスペーサ層１１７の上に配置されてもよく、ゲート１１４から分離されてもよい。１つの態様において、フィールドプレート１３２は、ゲート１１４とドレイン１１２との間で第２のスペーサ層１１７上に堆積されてもよい。いくつかの態様において、フィールドプレート１３２は、標準的なメタライゼーション方法を使用して堆積された、適切な材料が金属または金属の組合せである多くの異なる導電性材料を含んでもよい。１つの態様において、フィールドプレート１３２は、チタン、金、ニッケル、チタン／金、ニッケル／金などを含んでもよい。
１つの態様において、接続１５４は、同じ製造ステップ中にフィールドプレート１３２とともに形成されてもよい（図１０参照）。１つの態様において、複数のフィールドプレート１３２が使用されてもよい。１つの態様において、複数のフィールドプレート１３２が使用されてもよく、複数のフィールドプレート１３２の各々は、それらの間に誘電体材料をはさんで積み重ねられてもよい。１つの態様において、フィールドプレート１３２は、ドレイン１１２に向いたゲート１１４の縁部に向かって延在する。１つの態様において、フィールドプレート１３２は、ソース１１０に向かって延在する。１つの態様において、フィールドプレート１３２は、ドレイン１１２およびソース１１０に向かって延在する。別の態様において、フィールドプレート１３２は、ゲート１１４の縁部に向かって延在しない。最後に、この構造は、窒化ケイ素などの誘電体スペーサ層によって被覆されてもよい。誘電体スペーサ層はまた、スペーサ層１１６と同様に実装されてもよい。その上、図に示すゲート１１４の断面形状は例示であることに留意されたい。たとえば、いくつかの態様におけるゲート１１４の断面形状は、Ｔ型延在部を含まなくてもよい。ゲート１１４の他の構成が利用されてもよい。
プロセス５００のステップは、上述した態様と一貫して異なる順序で実施されてもよいことに留意されたい。その上、プロセス５００は、本明細書において開示されている様々な態様と一貫してより多いまたは少ないプロセスステップを有するように修正されてもよい。プロセス５００の１つの態様において、トランジスタ１００は、ｐ型材料層１０６のみによって実装されてもよい。
本明細書に記載されているようなトランジスタ１００の１つの態様において、ｐ型材料層１０６は、達成可能な最小のシート抵抗で可能な限り高度にドープされてもよい。１つの態様において、ｐ型材料層１０６は、１０19未満の注入濃度を有してもよい。１つの態様において、ｐ型材料層１０６は、１０20未満の注入濃度を有してもよい。１つの態様において、ｐ型材料層１０６は、１０17～１０20、１０19～１０20、１０18～１０19、または１０17～１０18の注入濃度を有してもよい。１つの態様において、ｐ型材料層１０６は、１０19以上の注入濃度を有してもよい。１つの態様において、ｐ型材料層１０６は、１０18～１０20、１０18～１０19、または１０19～１０20の注入濃度を有してもよい。
本明細書に記載されているようなトランジスタ１００の１つの態様において、ｐ型材料層１０６のドーピングは、１Ｅ１７ｃｍ3未満であってもよい。１つの態様において、ｐ型材料層１０６のドーピングは、２Ｅ１７ｃｍ3未満であってもよい。１つの態様において、ｐ型材料層１０６のドーピングは、６Ｅ１７ｃｍ3未満であってもよい。１つの態様において、ｐ型材料層１０６のドーピングは、２Ｅ１８ｃｍ3未満であってもよい。１つの態様において、ｐ型材料層１０６のドーピングは、５Ｅ１５～５Ｅ１７／ｃｍ3の範囲内であってもよい。これらの態様において、ｐ型材料層１０６のドーピング濃度は、ｐ型材料層１０６のドーピング濃度よりも大きくてもよい。
トランジスタ１００の１つの態様は、少なくとも１つのバックバリア構造および少なくとも１つの埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタとして実施されてもよい。１つの態様は、少なくとも１つのバックバリア構造および少なくとも１つの埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタとして実施されてもよいトランジスタ１００と関連付けられる方法を含む。１つの態様は、少なくとも１つのバックバリア構造および少なくとも１つの埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタとして、トランジスタ１００を実施する方法を含む。１つの態様は、少なくとも１つのバックバリア構造および少なくとも１つの埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタとして、トランジスタ１００を作成する方法を含む。
したがって、本開示は、ＩＩＩ族窒化物ＨＥＭＴにおけるラグ効果に対処し、そのようなデバイスの性能を向上させるためのソリューションを提示している。付加的に、本開示は、性能に悪影響を及ぼすメモリ効果を引き起こすトラップに対処するためのソリューションを提示している。特に、本開示は、ｐ型材料層１０６およびバックバリア層１２０、その関連付けられる構造、ならびに／またはその関連付けられるプロセスとともに、ラグを低減する体系的な手法を提供することができるトランジスタ１００の実施態様を提供している。より詳細には、本開示のトランジスタ１００は、ｐ型材料層１０６および／またはそのプロセスを、ドレインラグ低減構造および／またはドレインラグ効果を低減するためのプロセスとして実施してもよく、本開示のトランジスタ１００は、バックバリア層１２０および／またはそのプロセスを、ゲートラグ低減構造および／またはゲートラグ効果を低減するためのプロセスとして実施してもよい。
特に、本開示は、ｐ型材料層１０６およびバックバリア層１２０、その関連付けられる構造、ならびに／またはその関連付けられるプロセスとともに、バックバリア層１２０とｐ型材料層１０６とを組み合わせた構造の予期せぬ結果であったトランジスタ１００のラグの相乗的な全体的低減を提供することができるトランジスタ１００の実施態様を提供している。
本開示の態様によれば、開示されているようなトランジスタ１００の１つまたは複数の態様は、増幅器、レーダ増幅器、レーダ構成要素、マイクロ波レーダ増幅器、電力モジュール、ゲートドライバ、汎用ブロードバンド構成要素、電気通信構成要素、Ｌバンド構成要素、Ｓバンド構成要素、Ｘバンド構成要素、Ｃバンド構成要素、Ｋｕバンド構成要素、衛星通信構成要素などの構成要素、ドハティ構成などを実施するために利用されてもよい。Ｌバンドは、１～２ギガヘルツ（ＧＨｚ）の無線スペクトル内の周波数の範囲のための電気電子技術者協会（ＩＥＥＥ）名称である。Ｓバンドは、２～４ＧＨｚの周波数をカバーする電磁スペクトルのマイクロ波帯域の一部のためのＩＥＥＥによる名称である。Ｘバンドは、約７．０～１１．２ＧＨｚにおいて無期限に設定されている電磁スペクトルのマイクロ波無線領域にある周波数の帯域のための名称である。Ｃバンドは、５００～１０００ＭＨｚの無線周波数に与えられる名称である。Ｋｕバンドは、１２～１８ＧＨｚの周波数のマイクロ波範囲内の電磁スペクトルの部分である。
本開示の態様によれば、開示されているようなトランジスタ１００の１つまたは複数の態様は、パッケージに構成されてもよく、ＲＦパッケージ、ＭＭＩＣ ＲＦパッケージなどとして実施されてもよく、ＲＦデバイスを収容してもよい。特に、ＲＦデバイスは、パッケージに対する入力、出力、および／またはイントラステージ機能などのような様々な機能的技術を支持するための、抵抗器、インダクタ、キャパシタ、金属酸化物シリコン（ＭＯＳ）キャパシタ、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、中間整合回路、高調波フィルタ、高調波終端、カプラ、バラン、電力結合器、出力分配器、無線周波数（ＲＦ）回路、ラジアルスタブ回路、伝送線回路、基本周波数整合回路、ベースバンド終端回路、二次高調波終端回路、集積型パッシブデバイス（ＩＰＤ）、整合ネットワークなどのうちの１つまたは複数を実施してもよい。ＭＭＩＣパッケージとして実施されるパッケージは、トランジスタ１００をさらに含んでもよい。ＭＭＩＣパッケージとして実施されるパッケージは、レーダトランスミッタ、レーダトランスミッタ機能、マイクロ波レーダトランスミッタ、マイクロ波レーダトランスミッタ機能、レーダレシーバ、レーダレシーバ機能、マイクロ波レーダレシーバ、マイクロ波レーダレシーバ機能などを含み、接続し、サポートするなどしてもよい。
本開示は例示的な態様に関して記載されているが、本開示は、添付の特許請求の範囲の趣旨および範囲内で修正して実践することができることが、当業者には認識されよう。上記で与えられたこれらの例は例示に過ぎず、本開示のすべての可能な設計、態様、応用形態または修正形態の網羅的なリストであるようには意図されていない。
Claims (50)
- 装置であって、
基板と、
前記基板上のＩＩＩ族窒化物バックバリア層と、
前記ＩＩＩ族窒化物バックバリア層上のＩＩＩ族窒化物チャネル層と、
前記ＩＩＩ族窒化物チャネル層上のＩＩＩ族窒化物バリア層であって、前記ＩＩＩ族窒化物バリア層は、前記ＩＩＩ族窒化物チャネル層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層と、
前記ＩＩＩ族窒化物バリア層に電気的に結合されているソースと、
前記ＩＩＩ族窒化物バリア層上のゲートと、
前記ＩＩＩ族窒化物バリア層に電気的に結合されているドレインと、
前記ＩＩＩ族窒化物バリア層にまたは前記ＩＩＩ族窒化物バリア層の下方に配置されているｐ領域とを備え、
前記ｐ領域の少なくとも一部分は、垂直方向において、前記ソース、前記ゲート、および前記ゲートと前記ドレインとの間の領域のうちの少なくとも１つの下方に配置されている、装置。 - 前記ＩＩＩ族窒化物バックバリア層は、少なくとも部分的に、ゲートラグ低減構造として構成されている、請求項１に記載の装置。
- 前記ｐ領域は、少なくとも部分的に、ドレインラグ低減構造として構成されている、請求項１に記載の装置。
- 前記ＩＩＩ族窒化物バックバリア層は、少なくとも部分的に、ゲートラグ低減構造として構成されており、前記ｐ領域は、少なくとも部分的に、ドレインラグ低減構造として構成されており、前記ＩＩＩ族窒化物バックバリア層および前記ｐ領域は、全体的なラグを低減する、請求項１に記載の装置。
- 前記ＩＩＩ族窒化物バックバリア層は、背景不純物レベルが低くなるように構成されている、請求項１に記載の装置。
- 前記ＩＩＩ族窒化物バックバリア層は、ケイ素、酸素、および炭素のうちの少なくとも１つの背景不純物レベルが低くなるように構成されている、請求項１に記載の装置。
- 前記ＩＩＩ族窒化物バックバリア層は、前記ＩＩＩ族窒化物チャネル層に対する先鋭な界面として構成されている、請求項１に記載の装置。
- 前記ＩＩＩ族窒化物バックバリア層は、ＡｌＧａＮを含む、請求項１に記載の装置。
- 前記ＩＩＩ族窒化物バックバリア層は、Ａｌ濃度が１％～６％であるＡｌＧａＮを含む、請求項１に記載の装置。
- 前記ＩＩＩ族窒化物バックバリア層は、ケイ素（Ｓｉ）、酸素（Ｏ）、および炭素（Ｃ）のうちの少なくとも１つの背景不純物レベルが低くなるようにエピタキシャル成長によって構造化されている、請求項１に記載の装置。
- 前記基板上に形成されている核形成層をさらに備え、
前記ＩＩＩ族窒化物バックバリア層は、前記核形成層上に配置されている、請求項１に記載の装置。 - 前記基板のソース側の一部に前記ｐ領域がなく、
前記基板のドレイン側の一部に前記ｐ領域がない、請求項１に記載の装置。 - 前記基板の一部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含み、
前記基板の別の部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まない、請求項１に記載の装置。 - 前記基板は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まず、
前記基板は、垂直方向において前記ドレインの下方に位置する前記ｐ領域を含まない、請求項１に記載の装置。 - 前記ｐ領域は、前記ｐ領域のいずれの部分も垂直方向において前記ドレインの下方に位置しないように構造化および配置される、請求項１に記載の装置。
- フィールドプレートをさらに備え、
前記ｐ領域が注入される、請求項１に記載の装置。 - フィールドプレートをさらに備え、前記フィールドプレートは、前記ソースに電気的に結合される、請求項１に記載の装置。
- 前記ｐ領域は、前記ｐ領域が垂直方向において前記ソースおよび前記ドレインを通り越した領域の下方に位置しないように、前記ＩＩＩ族窒化物バリア層に平行に限られた長さだけ延在するように構造化および配置される、請求項１７に記載の装置。
- 前記ｐ領域は、前記ゲートの下に、前記ゲートの長さにわたって配置され、前記ソースおよび前記ドレインに向かって延在する、請求項１に記載の装置。
- 前記ｐ領域は、前記ソースに向かって延在するが、垂直方向において前記ソースに重ならない、請求項１に記載の装置。
- 前記ｐ領域は、垂直方向において前記ソースに重なる、請求項１に記載の装置。
- 前記ｐ領域は、前記ドレインに向かって延在するが、垂直方向において前記ドレインに重ならない、請求項１に記載の装置。
- 前記ｐ領域は、垂直方向において前記ドレインに重なる、請求項１に記載の装置。
- 前記ｐ領域は、直接的な電気接続を含まない、請求項１に記載の装置。
- デバイスを作成する方法であって、
基板を提供することと、
前記基板上にＩＩＩ族窒化物バックバリア層を提供することと、
前記ＩＩＩ族窒化物バックバリア層上にＩＩＩ族窒化物チャネル層を提供することと、
前記ＩＩＩ族窒化物チャネル層上のＩＩＩ族窒化物バリア層を提供することであって、前記ＩＩＩ族窒化物バリア層は、前記ＩＩＩ族窒化物チャネル層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層を提供することと、
前記ＩＩＩ族窒化物バリア層にソースを電気的に結合することと、
前記ＩＩＩ族窒化物バリア層上にゲートを配置することと、
前記ＩＩＩ族窒化物バリア層にドレインを電気的に結合することと、
前記ＩＩＩ族窒化物バリア層にまたは前記ＩＩＩ族窒化物バリア層の下方に配置されているｐ領域を提供することとを含み、
前記ｐ領域の少なくとも一部分は、垂直方向において、前記ソース、前記ゲート、および前記ゲートと前記ドレインとの間の領域のうちの少なくとも１つの下方に配置されている、方法。 - 前記ＩＩＩ族窒化物バックバリア層は、少なくとも部分的に、ゲートラグ低減構造として構成されている、請求項２５に記載のデバイスを作成する方法。
- 前記ｐ領域は、少なくとも部分的に、ドレインラグ低減構造として構成されている、請求項２５に記載のデバイスを作成する方法。
- 前記ＩＩＩ族窒化物バックバリア層は、少なくとも部分的に、ゲートラグ低減構造として構成されており、前記ｐ領域は、少なくとも部分的に、ドレインラグ低減構造として構成されており、前記ＩＩＩ族窒化物バックバリア層および前記ｐ領域は、全体的なラグを低減する、請求項２５に記載のデバイスを作成する方法。
- 前記ＩＩＩ族窒化物バックバリア層は、背景不純物レベルが低くなるように構成されている、請求項２５に記載のデバイスを作成する方法。
- 前記ＩＩＩ族窒化物バックバリア層は、ケイ素、酸素、および炭素の背景不純物レベルが低くなるように構成されている、請求項２５に記載のデバイスを作成する方法。
- 前記ＩＩＩ族窒化物バックバリア層は、前記ＩＩＩ族窒化物チャネル層に対する先鋭な界面として構成されている、請求項２５に記載のデバイスを作成する方法。
- 前記ＩＩＩ族窒化物バックバリア層は、ＡｌＧａＮを含む、請求項２５に記載のデバイスを作成する方法。
- 前記ＩＩＩ族窒化物バックバリア層は、Ａｌ濃度が１％～６％であるＡｌＧａＮを含む、請求項２５に記載のデバイスを作成する方法。
- 前記ＩＩＩ族窒化物バックバリア層は、ケイ素（Ｓｉ）、酸素（Ｏ）、および炭素（Ｃ）のうちの少なくとも１つの背景不純物レベルが低くなるようにエピタキシャル成長によって構造化されている、請求項２５に記載のデバイスを作成する方法。
- 前記基板上に形成されている核形成層をさらに備え、
前記ＩＩＩ族窒化物バックバリア層は、前記核形成層上に配置されている、請求項２５に記載のデバイスを作成する方法。 - 前記基板のソース側の一部に前記ｐ領域がなく、
前記基板のドレイン側の一部に前記ｐ領域がない、請求項２５に記載のデバイスを作成する方法。 - 前記基板の一部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含み、
前記基板の別の部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まない、請求項２５に記載のデバイスを作成する方法。 - 前記基板は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まず、
前記基板は、垂直方向において前記ドレインの下方に位置する前記ｐ領域を含まない、請求項２５に記載のデバイスを作成する方法。 - 前記ｐ領域のいずれの部分も垂直方向において前記ドレインの下方に位置しないように、前記ｐ領域を形成することをさらに含む、請求項２５に記載のデバイスを作成する方法。
- 前記ｐ領域を注入することをさらに含む、請求項２５に記載のデバイスを作成する方法。
- フィールドプレートを提供することをさらに含む、請求項２５に記載のデバイスを作成する方法。
- フィールドプレートを提供することをさらに含み、前記フィールドプレートは、前記ソースに電気的に結合される、請求項２５に記載のデバイスを作成する方法。
- 前記ｐ領域は、前記ｐ領域が垂直方向において前記ソースおよび前記ドレインを通り越した領域の下方に位置しないように、前記ＩＩＩ族窒化物バリア層に平行に限られた長さだけ延在するように構造化および配置される、請求項４２に記載のデバイスを作成する方法。
- 前記ｐ領域は、前記ゲートの下に、前記ゲートの長さにわたって配置され、前記ソースおよび前記ドレインに向かって延在する、請求項２５に記載のデバイスを作成する方法。
- 前記ｐ領域は、前記ソースに向かって延在するが、垂直方向において前記ソースに重ならない、請求項２５に記載のデバイスを作成する方法。
- 前記ｐ領域は、垂直方向において前記ソースに重なる、請求項２５に記載のデバイスを作成する方法。
- 前記ｐ領域は、前記ドレインに向かって延在するが、垂直方向において前記ドレインに重ならない、請求項２５に記載のデバイスを作成する方法。
- 前記ｐ領域は、垂直方向において前記ドレインに重なる、請求項２５に記載のデバイスを作成する方法。
- 前記ｐ領域は、直接的な電気接続を含まない、請求項２５に記載のデバイスを作成する方法。
- 前記ｐ領域は、前記ソースに電気的に接続される、請求項２５に記載のデバイスを作成する方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/322,199 | 2021-05-17 | ||
| US17/322,199 US20220367697A1 (en) | 2021-05-17 | 2021-05-17 | Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof |
| PCT/US2022/028963 WO2022245628A1 (en) | 2021-05-17 | 2022-05-12 | Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024519853A true JP2024519853A (ja) | 2024-05-21 |
Family
ID=83998857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023571547A Pending JP2024519853A (ja) | 2021-05-17 | 2022-05-12 | バックバリア構造および埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタならびにその方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20220367697A1 (ja) |
| EP (1) | EP4342000A1 (ja) |
| JP (1) | JP2024519853A (ja) |
| KR (1) | KR20240007684A (ja) |
| CN (1) | CN117337494A (ja) |
| WO (1) | WO2022245628A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230078017A1 (en) * | 2021-09-16 | 2023-03-16 | Wolfspeed, Inc. | Semiconductor device incorporating a substrate recess |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5311765B2 (ja) * | 2006-09-15 | 2013-10-09 | 住友化学株式会社 | 半導体エピタキシャル結晶基板およびその製造方法 |
| US9960262B2 (en) * | 2016-02-25 | 2018-05-01 | Raytheon Company | Group III—nitride double-heterojunction field effect transistor |
| US10192980B2 (en) * | 2016-06-24 | 2019-01-29 | Cree, Inc. | Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same |
| US10892356B2 (en) * | 2016-06-24 | 2021-01-12 | Cree, Inc. | Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same |
| US20210126120A1 (en) * | 2019-10-23 | 2021-04-29 | Analog Devices, Inc. | Modification of electric fields of compound semiconductor devices |
-
2021
- 2021-05-17 US US17/322,199 patent/US20220367697A1/en active Pending
-
2022
- 2022-05-12 EP EP22805206.4A patent/EP4342000A1/en active Pending
- 2022-05-12 CN CN202280035734.6A patent/CN117337494A/zh active Pending
- 2022-05-12 JP JP2023571547A patent/JP2024519853A/ja active Pending
- 2022-05-12 WO PCT/US2022/028963 patent/WO2022245628A1/en active Application Filing
- 2022-05-12 KR KR1020237043310A patent/KR20240007684A/ko active Search and Examination
Also Published As
| Publication number | Publication date |
|---|---|
| EP4342000A1 (en) | 2024-03-27 |
| WO2022245628A1 (en) | 2022-11-24 |
| US20220367697A1 (en) | 2022-11-17 |
| CN117337494A (zh) | 2024-01-02 |
| KR20240007684A (ko) | 2024-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11862719B2 (en) | Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same | |
| JP7198305B2 (ja) | シリコンカーバイド基板に深く注入されたｐ－型層を有する窒化ガリウム高電子移動度トランジスタ | |
| US20210167199A1 (en) | Group iii-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same | |
| US20220344500A1 (en) | Gallium nitride high-electron mobility transistors with p-type layers and process for making the same | |
| CN115244683A (zh) | 共享结构特征的iii族hemt和电容器 | |
| JP2024519853A (ja) | バックバリア構造および埋め込みｐ型層を有するＩＩＩ族窒化物トランジスタならびにその方法 | |
| US10840334B2 (en) | Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same | |
| US11929428B2 (en) | Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same | |
| JP2024519856A (ja) | 埋め込みｐ層および制御されるゲート電圧を有する回路およびＩＩＩ族窒化物トランジスタならびにそれらの方法 | |
| US20230197841A1 (en) | Group iii-nitride high-electron mobility transistors with a buried conductive material layer and process for making the same | |
| JP2023041688A (ja) | 埋込みｐ型層を有する第ＩＩＩ族窒化物高電子移動度トランジスタおよびその作製プロセス | |
| JP2024507153A (ja) | Ｉｉｉ族窒化物高電子移動度トランジスタおよびそれを作成するためのプロセス |