WO2022024526A1 - 量子コンピュータ用半導体装置の製造方法 - Google Patents

量子コンピュータ用半導体装置の製造方法 Download PDF

Info

Publication number
WO2022024526A1
WO2022024526A1 PCT/JP2021/019893 JP2021019893W WO2022024526A1 WO 2022024526 A1 WO2022024526 A1 WO 2022024526A1 JP 2021019893 W JP2021019893 W JP 2021019893W WO 2022024526 A1 WO2022024526 A1 WO 2022024526A1
Authority
WO
WIPO (PCT)
Prior art keywords
quantum computer
semiconductor substrate
substrate
peripheral circuit
semiconductor device
Prior art date
Application number
PCT/JP2021/019893
Other languages
English (en)
French (fr)
Inventor
剛 大槻
博 竹野
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to KR1020227046223A priority Critical patent/KR20230044151A/ko
Priority to CN202180046661.6A priority patent/CN115867509A/zh
Priority to US18/014,221 priority patent/US20230276716A1/en
Priority to EP21851363.8A priority patent/EP4190742A1/en
Publication of WO2022024526A1 publication Critical patent/WO2022024526A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0884—Treatment of superconductor layers by irradiation, e.g. ion-beam, electron-beam, laser beam or X-rays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/16—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion
    • H01P1/162—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion absorbing spurious or unwanted modes of propagation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device for a quantum computer.
  • an element used in a wireless frequency band is mounted on a semiconductor substrate such as a silicon substrate.
  • the elements used in quantum computer applications are those that utilize the Josephson effect using superconductors and those that utilize electron spin (ESR) to convert quantum effects into electrical signals for writing and reading. There is.
  • the quantum effect can be read out by irradiating the electron spins in a magnetic field with microwaves to sweep the frequency and resonate.
  • a high-frequency circuit is required to operate the quantum computer element (see Non-Patent Document 1).
  • silicon substrates used in quantum computer devices are premised on handling high frequencies, and for example, non-doped silicon substrates are used.
  • an insulating film is formed on the substrate, and an Al electrode is formed on the insulating film to form a Co-Planar Waveguide (CPW) 5 as shown in FIGS. 10 and 11.
  • CPW Co-Planar Waveguide
  • 3HD third harmonic
  • CPW5 has a structure in which metal electrodes 50a are arranged in parallel with a gap as shown in FIGS. 10 and 11, and a linear central metal electrode 50b is formed in parallel with these metal electrodes 50a in the center of the gap.
  • the electromagnetic wave is transmitted from the central metal electrode 50b by the electric field 50c in the direction toward the metal electrodes 50a on both the left and right sides and the inside of the semiconductor substrate 10 in FIG. 11 and the magnetic field 50d in the direction surrounding the central metal electrode 50b inside the semiconductor substrate 10. Refers to the element 5 of the structure.
  • a substrate for a quantum computer As a substrate for a quantum computer, it is usually used with a structure of only silicon, but in order to easily evaluate 3HD characteristics, an insulating film is formed, and a CPW is further formed on the insulating film to form 3HD. Evaluate the characteristics. In FIG. 11, the insulating film is not shown.
  • the harmonic is a high-order frequency component that is an integral multiple of the original frequency, and the original frequency is the fundamental wave, and the one that has twice the frequency (half the wavelength) is 2HD. Those with three times the frequency (one-third wavelength) are defined as 3HD.
  • a substrate with small harmonics is required to avoid interference due to harmonics.
  • the third harmonic characteristics it is preferable to use the third harmonic characteristics as the substrate evaluation for the element for a quantum computer.
  • the second harmonic characteristic is often used strongly for signal strength, but this second harmonic mainly evaluates passive elements such as filters and switches and their substrate characteristics. Often used in some cases.
  • IMD3 Tin Intermodulation Distortion: third-order intermodulation distortion
  • 3HD Third Harmonic Distortion: third-order intermodulation distortion
  • IMD3 is so-called noise generated in the vicinity of two adjacent signals having different frequencies. Since IMD3 is generated in the vicinity of the main signal, it is difficult to remove it with a filter or the like, and it is necessary to sufficiently reduce it in advance when manufacturing the element.
  • One of the 2HDs appears at a frequency position twice that of the main signal, and is a signal in a passive device, and can be easily removed.
  • Non-Patent Document 2 it is known that 3HD is correlated with this IMD3 as shown in the following relational expression.
  • the IMD3 characteristic is confirmed by using the 3HD characteristic.
  • the present invention has been made to solve the above problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device for a quantum computer, which can manufacture a semiconductor device for a quantum computer having excellent 3HD characteristics.
  • a semiconductor substrate, a quantum computer element formed on the semiconductor substrate, and a peripheral circuit formed on the semiconductor substrate and connected to the quantum computer element Is a method for manufacturing a semiconductor device for a quantum computer, which is equipped with the above and is used as a quantum computer.
  • a semiconductor device for a quantum computer which comprises a step of inactivating carriers in the semiconductor substrate by irradiating at least an element forming portion for a quantum computer and a peripheral circuit forming portion of the semiconductor substrate with a particle beam.
  • At least the forming portion of the element for a quantum computer used in the quantum computer region and the forming portion of the peripheral circuit connected to the element of the semiconductor substrate are irradiated with a particle beam.
  • Carriers can be inactivated by introducing point defects into at least these parts of the semiconductor substrate and trapping the carriers in these point defects.
  • the resistivity of at least the element forming portion for the quantum computer and the peripheral circuit forming portion of the semiconductor substrate can be increased, and as a result, the high frequency characteristics, particularly the 3HD characteristics, of the semiconductor device for the quantum computer to be manufactured can be improved.
  • a semiconductor device for a quantum computer having excellent 3HD characteristics can be manufactured.
  • the resistivity of the quantum computer element forming portion and the peripheral circuit forming portion of the semiconductor substrate is 3000 ⁇ ⁇ cm or more.
  • At least the quantum computer element forming portion and the peripheral circuit forming portion of the semiconductor substrate can be irradiated with the particle beam.
  • the quantum computer element and the peripheral circuit are formed on the semiconductor substrate, at least the quantum computer element forming portion and the peripheral circuit forming portion of the semiconductor substrate may be irradiated with the particle beam. ..
  • the irradiation of the particle beam may be performed before forming the quantum computer element and its peripheral circuit on the semiconductor substrate, or may be performed after these formations.
  • the method for manufacturing a semiconductor device for a quantum computer of the present invention it is possible to increase the resistance of at least the element forming portion for the quantum computer and the peripheral circuit forming portion of the semiconductor substrate, and as a result, the semiconductor substrate is manufactured. It is possible to improve the high frequency characteristics of semiconductor devices for quantum computers, especially the 3HD characteristics. That is, according to the manufacturing method of the present invention, a semiconductor device for a quantum computer having excellent 3HD characteristics can be manufactured.
  • FIG. 1 It is a schematic perspective view which shows an example of the semiconductor device for a quantum computer which can be manufactured by the manufacturing method of the semiconductor device for a quantum computer of this invention. It is a graph which shows the relationship between the substrate resistivity and 3HD characteristic after electron beam irradiation in Examples 1 and 2. It is a graph which shows the relationship between the electron beam irradiation amount and the substrate resistivity after electron beam irradiation in Example 1. FIG. It is a graph which shows the relationship between the electron beam irradiation amount and 3HD characteristic in Example 1. FIG. It is a graph which shows the change of the in-plane distribution of 3HD before and after the electron beam irradiation in Example 1. FIG.
  • FIG. It is a graph which shows the relationship between the electron beam irradiation amount and the substrate resistivity after electron beam irradiation in Example 2.
  • FIG. It is a graph which shows the relationship between the electron beam irradiation amount and 3HD characteristic in Example 2.
  • FIG. It is a graph which shows the change of the in-plane distribution of 3HD before and after the electron beam irradiation in Example 2.
  • FIG. It is a graph which shows the change of the in-plane distribution of 3HD before and after the electron beam irradiation of the non-doped substrate in Example 3.
  • FIG. It is a schematic plan view of an example Co-Planar Waveguide (CPW) used for evaluating the third harmonic characteristic. It is sectional drawing along the line segment XX of CPW of FIG.
  • CPW Co-Planar Waveguide
  • the present inventors have irradiated at least the element forming portion for a quantum computer and the peripheral circuit forming portion of the semiconductor substrate with particle beams to cover at least these portions of the semiconductor substrate.
  • the introduction of point defects and the trapping of carriers in the substrate by these point defects inactivates the carriers in the semiconductor substrate, thereby increasing the resistance of at least these parts of the semiconductor substrate.
  • a semiconductor device for a quantum computer having excellent 3HD characteristics could be manufactured, and the present invention was completed.
  • the present invention includes a semiconductor substrate, a quantum computer element formed on the semiconductor substrate, and a peripheral circuit formed on the semiconductor substrate and connected to the quantum computer element, and is a quantum computer. It is a manufacturing method of semiconductor devices for quantum computers used as The process of forming the quantum computer element and the peripheral circuit on the semiconductor substrate, and A semiconductor device for a quantum computer, which comprises a step of inactivating carriers in the semiconductor substrate by irradiating at least an element forming portion for a quantum computer and a peripheral circuit forming portion of the semiconductor substrate with a particle beam. It is a manufacturing method of.
  • the low resistance layer is made high resistance and the side leak current is prevented by performing an oxidation treatment such as irradiation with an electron beam.
  • Patent Document 3 describes that the high resistance GaAs substrate is partially increased in resistance by irradiating it with a charged particle beam.
  • Patent Documents 4 to 6 describe that the semiconductor internal region can be selectively insulated or increased in resistance by irradiation with a high-energy electron beam.
  • the semiconductor device for a quantum computer that can be manufactured by the method for manufacturing a semiconductor device for a quantum computer of the present invention will be described with reference to FIG.
  • the semiconductor device for a quantum computer that can be manufactured by the manufacturing method of the present invention is not limited to the example shown in FIG.
  • the semiconductor device 10 for a quantum computer shown in FIG. 1 includes a semiconductor substrate 1, an element 2 for a quantum computer formed on the semiconductor substrate 1, and a peripheral circuit 3 thereof.
  • the peripheral circuit 3 is connected to the element 2 for a quantum computer.
  • the connection form between the quantum computer element 2 and the peripheral circuit 3 is not particularly limited. In FIG. 1, the connection between the quantum computer element 2 and the peripheral circuit 3 is not shown.
  • the element 2 for a quantum computer is not particularly limited as long as it is an element used in a quantum computer.
  • the quantum computer element 2 is formed in the quantum computer element forming portion 12 of the semiconductor substrate 1.
  • the part of the semiconductor substrate 1 on which the element 2 for the quantum computer is formed and the part of the semiconductor substrate 1 on which the element 2 for the quantum computer is to be formed are collectively referred to as the element for the quantum computer. It is called a forming unit 12.
  • the peripheral circuit 3 is not particularly limited as long as it is connected to the element 2 for a quantum computer.
  • the peripheral circuit 3 is formed in the peripheral circuit forming portion 13 of the semiconductor substrate 1.
  • the portion of the semiconductor substrate 1 on which the peripheral circuit 3 is formed and the portion of the semiconductor substrate 1 on which the peripheral circuit 3 is planned to be formed are collectively referred to as a peripheral circuit forming portion 13.
  • At least the element forming portion 12 for a quantum computer and the peripheral circuit forming portion 13 of the semiconductor substrate 1 are irradiated with particle beams to inactivate the carriers in the semiconductor substrate 1. Includes the process of conversion.
  • the inactivation here is that irradiation with particle beams forms point defects in the semiconductor substrate 1, for example, a silicon substrate, which act as carrier traps. It is considered that the carriers in the semiconductor substrate 1 are trapped, and as a result, the semiconductor substrate 1 has a high resistivity. Further, when the particle beam to be irradiated is an electron beam, it has strong transparency and can form uniform defects over the depth direction of the substrate, which is very effective.
  • the particle beam may irradiate the entire surface of the semiconductor substrate 1 forming the quantum computer element 2 and its peripheral circuit 3, and in this case, the formation position of the quantum computer element 2 and the peripheral circuit 3 may not be considered. It is more convenient because it can irradiate a particle beam.
  • electron beams are generally used for controlling the lifetime of power devices, and have many advantages such as high transparency and uniform irradiation in the depth direction of the semiconductor substrate 1. Therefore, it is preferable to irradiate an electron beam as a particle beam.
  • the resistivity of the quantum computer element forming portion 12 and the peripheral circuit forming portion 13 of the semiconductor substrate 1 is set to 3000 ⁇ ⁇ cm or more, so that the semiconductor device for the quantum computer having further excellent 3HD characteristics is obtained. 10 can be manufactured.
  • the irradiation of the particle beam for example, the electron beam may be performed before or after the production of the quantum computer element 2 and the peripheral circuit 3, and can be selected according to the element process and the characteristics. That is, before forming the quantum computer element 2 and the peripheral circuit 3 on the semiconductor substrate 1, at least the quantum computer element forming portion 12 and the peripheral circuit forming portion 13 of the semiconductor substrate 1 can be irradiated with particle beams. .. Alternatively, after forming the quantum computer element 2 and the peripheral circuit 3 on the semiconductor substrate 1, at least the quantum computer element forming portion 12 and the peripheral circuit forming portion 13 of the semiconductor substrate 1 may be irradiated with particle beams.
  • the irradiation amount of the electron beam is not particularly limited.
  • the irradiation amount can be determined, for example, by the resistivity of the semiconductor substrate 1 to be used (resistance value before particle beam irradiation) and the target 3HD characteristic value.
  • the irradiation amount of the electron beam can be 1 ⁇ 10 14 to 1 ⁇ 10 16 / cm 2 , and the electron beam is irradiated to the quantum computer element forming unit 12 and the peripheral circuit of the semiconductor substrate 1.
  • the resistivity of the forming portion 13 it is possible to obtain excellent 3HD characteristics.
  • the resistivity of at least the element forming unit 12 for a quantum computer and the peripheral circuit forming unit 13 of the semiconductor substrate 1 is increased by the present invention, it is possible to manufacture a semiconductor device having better harmonic characteristics, particularly 3HD characteristics, than before. Not only is it possible, but it is also possible to increase the resistivity even with a substrate having a relatively low resistivity.
  • the resistivity carrier derived from the raw material is inactivated to further increase the resistivity and the in-plane distribution of the resistivity caused by the solid-liquid interface shape during crystal growth. Can be improved.
  • In-plane variation in resistivity of the semiconductor substrate 1 also affects the 3HD characteristics. Since the present invention can also reduce the in-plane variation in the resistivity of the support substrate by irradiating with a particle beam, for example, an electron beam, excellent 3HD characteristics can be obtained.
  • a particle beam for example, an electron beam
  • the step of forming a quantum computer element and its peripheral circuit on a semiconductor substrate is not particularly limited, and is appropriately selected according to the element to be formed on the semiconductor substrate. Can be done.
  • Example 1 A high resistivity silicon single crystal substrate (resistivity 5000 ⁇ ⁇ cm) with a diameter of 300 mm and a boron dope prepared by the CZ method was prepared. The entire surface of the substrate was irradiated with an electron beam (acceleration energy: 2MeV, dose amount: 1 ⁇ 10 14 to 1 ⁇ 10 15 / cm 2 ). Then, the substrate resistivity was measured by the SR (Spreading Resistance) method. The measurement results are shown in FIG. From the results shown in FIG. 3, it was found that the substrate resistivity increases as the electron beam irradiation amount increases.
  • an evaluation substrate was produced by the following procedure. First, another substrate having the same resistivity as before was prepared. An oxide film having a thickness of 400 nm was formed on the surface of this substrate by plasma CVD. Next, with aluminum electrodes, the central part on this substrate, the central part in the radial direction (position of 75 mm in the radial direction from the center: 4 places), and the outer peripheral part (position of 140 mm in the radial direction from the center: 4 places). An element having a CPW5 (line length: 2200 ⁇ m) having the same structure as shown in FIG. 10 was manufactured. Then, the substrate on which these elements were formed was irradiated with an electron beam to prepare the evaluation substrate of Example 1.
  • the substrate is rotated to gradually change the irradiation amount from 1 ⁇ 10 14 to 1 ⁇ 10 15 / cm 2 for each element formed in the central portion in the radial direction. Irradiation was performed. Each element formed in the central portion and the outer peripheral portion on the substrate was irradiated with an electron beam at an irradiation amount of 1 ⁇ 10 15 / cm 2 .
  • the third harmonic characteristics (3HD characteristics) (frequency: 1 GHz, input power: 15 dBm) of each element of the evaluation substrate of Example 1 were measured.
  • the measurement results are shown in FIG.
  • the 3HD characteristics of the element formed on the substrate depend on the electron beam irradiation amount, and the 3HD characteristics can be improved as the electron beam irradiation amount increases.
  • Example 2 A high resistivity silicon single crystal substrate (resistivity 1000 ⁇ ⁇ cm) with a diameter of 300 mm and a boron dope prepared by the CZ method was prepared. The entire surface of the substrate was irradiated with an electron beam (acceleration energy: 2MeV, dose amount: 1 ⁇ 10 14 to 1 ⁇ 10 15 / cm 2 ). Then, the substrate resistivity was measured by the SR method. The measurement results are shown in FIG. From the results shown in FIG. 6, it was found that the substrate resistivity increases as the electron beam irradiation amount increases.
  • an evaluation substrate was produced by the following procedure. First, another substrate having the same resistivity as before was prepared. An oxide film having a thickness of 400 nm was formed on the surface of this substrate by plasma CVD. Next, with aluminum electrodes, the central part on this substrate, the central part in the radial direction (position of 75 mm in the radial direction from the center: 4 places), and the outer peripheral part (position of 140 mm in the radial direction from the center: 4 places). An element having a CPW5 (line length: 2200 ⁇ m) having the same structure as shown in FIG. 10 was manufactured. Then, the substrate on which these elements were formed was irradiated with an electron beam to prepare an evaluation substrate of Example 2.
  • the substrate is rotated to gradually change the irradiation amount from 1 ⁇ 10 14 to 1 ⁇ 10 15 / cm 2 for each element formed in the central portion in the radial direction. Irradiation was performed. Each element formed in the central portion and the outer peripheral portion on the substrate was irradiated with an electron beam at an irradiation amount of 1 ⁇ 10 15 / cm 2 .
  • the third harmonic characteristics (3HD characteristics) (frequency: 1 GHz, input power: 15 dBm) of each element of the evaluation substrate of Example 2 were measured.
  • the measurement results are shown in FIG.
  • the 3HD characteristics of the element formed on the substrate depend on the electron beam irradiation amount, and the 3HD characteristics can be improved as the electron beam irradiation amount increases.
  • Example 3 A high-resistivity silicon single crystal substrate (P-type, resistivity 20000 ⁇ ⁇ cm) with a diameter of 300 mm and a non-doped produced by the CZ method was prepared. An oxide film having a thickness of 400 nm was formed on the surface of this substrate by plasma CVD. Next, with aluminum electrodes, the central part on this substrate, the central part in the radial direction (position of 75 mm in the radial direction from the center: 4 places), and the outer peripheral part (position of 140 mm in the radial direction from the center: 4 places). An element having a CPW5 (line length: 2200 ⁇ m) having the same structure as shown in FIG. 10 was manufactured. Then, the entire surface of the substrate was irradiated with an electron beam (acceleration energy: 2MeV, dose amount: 1 ⁇ 10 15 / cm 2 ) to prepare the evaluation substrate of Example 3.
  • an electron beam acceleration energy: 2MeV, dose amount: 1 ⁇ 10 15 / cm 2
  • Example 3 is obtained by measuring the third harmonic characteristics (3HD characteristics) (frequency: 1 GHz, input power: 15 dBm) of the five elements formed in the central portion, the central portion in the radial direction, and the outer peripheral portion on the substrate. The in-plane distribution of the 3HD characteristics of the evaluation substrate was measured.
  • 3HD characteristics frequency: 1 GHz, input power: 15 dBm
  • the resistivity of the evaluation substrate after electron beam irradiation is about 50,000 ⁇ ⁇ cm as a result of extrapolating from the relationship between the electron beam irradiation amount and the resistivity. rice field. That is, the resistivity of the non-doped silicon could be increased by irradiating with an electron beam.
  • FIG. 9 shows the measurement results of the in-plane distribution of 3HD with and without electron beam irradiation. From the results shown in FIG. 9, it was found that not only the 3HD characteristics are improved by the electron beam irradiation, but also the in-plane variation of the 3HD characteristics is improved.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an example, and any of the above-described embodiments having substantially the same configuration as the technical idea described in the claims of the present invention and having the same effect and effect is the present invention. Is included in the technical scope of.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本発明は、半導体基板と、前記半導体基板上に形成された量子コンピュータ用素子と、前記半導体基板上に形成され且つ前記量子コンピュータ用素子に接続された周辺回路とを具備し、量子コンピュータとして使用する量子コンピュータ用半導体装置の製造方法であって、前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成する工程と、前記半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部に粒子線を照射することにより、半導体基板中のキャリアを不活性化する工程とを含むことを特徴とする量子コンピュータ用半導体装置の製造方法である。これにより、３ＨＤ特性に優れた量子コンピュータ用半導体装置を製造できる、量子コンピュータ用半導体装置の製造方法が提供される。

Description

量子コンピュータ用半導体装置の製造方法
　本発明は、量子コンピュータ用半導体装置の製造方法に関する。
　５Ｇを迎え、端末は幅広い周波数帯域に対応することが必要となりフィルタ等、数多くの高周波部品が必要となってきている。例えば特許文献１に記載されているように、無線通信装置では、無線周波数帯域で使用する素子がシリコン基板などの半導体基板上に搭載されている。
　一方で、従来のコンピュータでは現実的な時間で解くことができない計算を解くことができるコンピュータとして、重ね合わせや量子もつれといった量子効果を利用する量子コンピュータに期待が集まっており、この量子コンピュータの実用化のための研究が盛んに行なわれている。量子コンピュータ用途で使用する素子も、例えばシリコン基板などの半導体基板上に搭載され得る。
　量子コンピュータ用途で使用する素子は、超電導体を使用したジョセフソン効果を利用したものや、電子スピン（ＥＳＲ）を利用して、量子効果を電気信号に変換することで、書き出しや読み込みを行っている。
　また、量子効果は等価回路ではコイルとコンデンサー（ＬＣ回路）で書かれることが多く、必然的に書き出し及び読み出しの電気信号は高周波となってくる。
　たとえば、シリコン基板を使用して電子スピンを利用した素子では、磁場中においた電子スピンを、マイクロ波を照射して周波数を掃引して共鳴させることで、量子効果を読み出すことが可能になる。この例からもわかるように量子コンピュータ用素子を動作させるためには高周波回路が必要となってくる（非特許文献１参照）。
　このように、量子コンピュータ用素子といえども、アナログ的な半導体技術が必要であり、実際に基板材料としてはシリコンが使用されている例が多い。
　このようなことから、量子コンピュータ用素子に使用されているシリコン基板は高周波を扱うことが前提となっており、例えばノンドープのシリコン基板が用いられている。
　このような量子コンピュータ用の基板の高周波特性として、基板上に絶縁膜を形成し、且つ該絶縁膜上にＡｌ電極を図１０及び１１に示すようなＣｏ－Ｐｌａｎａｒ　Ｗａｖｅｇｕｉｄｅ（ＣＰＷ）５を形成して測定する３次高調波（３ＨＤ）特性がある。
　ＣＰＷ５は、図１０及び図１１に示す一例のように、金属電極５０ａを隙間を開けて並列に並べて、その隙間の中央にこれら金属電極５０ａと並列に線状の中央金属電極５０ｂを形成した構造を持ち、中央金属電極５０ｂから図１１における左右両側の金属電極５０ａ及び半導体基板１０内部に向かう方向の電界５０ｃと、半導体基板１０内部において中央金属電極５０ｂを囲む方向の磁界５０ｄによって電磁波を伝送する構造の素子５をいう。
　なお、量子コンピュータ用の基板としては、通常はシリコンのみの構造で使用されるが、３ＨＤ特性評価を簡便に行うために、絶縁膜を形成して、さらにこの上にＣＰＷを形成して、３ＨＤ特性を評価する。図１１では絶縁膜の図示を省略している。
　ここで、高調波とは、元となる周波数の整数倍の高次の周波数成分のことで、元の周波数を基本波、２倍の周波数（２分の１の波長）を持つものが２ＨＤ、３倍の周波数（３分の１の波長）を持つものが３ＨＤと定義されている。高周波回路では高調波による混信を避けるために高調波の小さい基板が必要とされる。これらのうち、量子コンピュータ用素子用の基板評価としては、３次高調波特性を利用することが好ましい。高周波信号ひずみの評価手法としては、２次高調波特性が信号強度も強く利用されることが多いが、この２次高調波は主にフィルタやスイッチなどの受動素子やその基板特性を評価する際に用いられることが多い。一方、量子コンピュータ用素子用の基板評価として好ましく用いられるのは、アンプなどに代表されるアクティブ素子の評価指標であるＩＭＤ３（Ｔｈｉｒｄ　Ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ　Ｄｉｓｔｏｒｔｉｏｎ：３次相互変調ひずみ）と等価である３次高調波（３ＨＤ）である。ＩＭＤ３とは、２つの隣接する周波数の異なる信号を入れたときに、この信号の近傍に生成するいわゆるノイズである。ＩＭＤ３は主信号の近傍に生成するために、フィルタ等で除去することが困難であり、素子作製時にあらかじめ十分低減しておく必要がある。なお、一方の２ＨＤは、主信号の２倍の周波数位置に出現し、またパッシブデバイスでの信号であり、容易に除去が可能である。
　例えば非特許文献２に記載されているように、３ＨＤは、このＩＭＤ３と以下の関係式のように相関づけられていることが分かっている。
　ＩＭＤ３　＝　３　×　３ＨＤ　（線形表示した場合）　＝　３ＨＤ　＋１０ｄＢ　（ｄＢ表現した場合）
（注）　上記の１０ｄＢは正確には＋９．５４ｄＢ　＝　２０　×　Ｌｏｇ３である。
　上記の関係から、本発明では、３ＨＤ特性を利用して、ＩＭＤ３特性を確認している。
特表２０２０－５０７２３０号公報 特開２００５－９３９３９号公報 特開平１０－９３１０７号公報 特開昭５１－９３６６６号公報 特開昭５１－９３６８４号公報 特開昭５１－１００６４４号公報
Rosenberg, D., Kim, D., Das, R. et al. 3D integrated superconducting qubits. npj Quantum Inf 3, 42 (2017). Ｒｏｈｄｅ　＆　Ｓｃｈｗａｒｚ　アプリケーションノート「スペクトラム・アナライザによる高調波の測定」
　以上に説明したような３ＨＤ特性を向上させる具体的な解決策として、半導体基板の高抵抗率化がある。
　しかしながら、半導体基板の高抵抗率化は非常に難しく、例えば３０００Ω・ｃｍよりも高い電気抵抗率を得ようとすると、ノンドープとするか、またはＰ型のボロンの場合、３×１０１２ａｔｏｍｓ／ｃｍ３という極めて低いドーパント濃度とすることが必要であった。また、原料中の不純物の影響によりさらに高抵抗率化することは困難であった。
　本発明は、上記問題を解決するためになされたものであり、３ＨＤ特性に優れた量子コンピュータ用半導体装置を製造できる、量子コンピュータ用半導体装置の製造方法を提供することを目的とする。
　上記目的を達成するために、本発明では、半導体基板と、前記半導体基板上に形成された量子コンピュータ用素子と、前記半導体基板上に形成され且つ前記量子コンピュータ用素子に接続された周辺回路とを具備し、量子コンピュータとして使用する量子コンピュータ用半導体装置の製造方法であって、
　前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成する工程と、
　前記半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部に粒子線を照射することにより、半導体基板中のキャリアを不活性化する工程と
を含むことを特徴とする量子コンピュータ用半導体装置の製造方法を提供する。
　このような製造方法であれば、半導体基板のうち、少なくとも、量子コンピュータ領域で使用する量子コンピュータ用素子の形成部及びこの素子に接続された周辺回路の形成部に粒子線を照射することで、半導体基板の少なくともこれらの部分に点欠陥を導入してこの点欠陥にキャリアをトラップすることでキャリアを不活性化することができる。これにより、半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部の抵抗率を高めることができ、その結果、製造する量子コンピュータ用半導体装置の高周波特性、特に３ＨＤ特性を改善することができる。すなわち、本発明の製造方法であれば、３ＨＤ特性に優れた量子コンピュータ用半導体装置を製造できる。
　前記粒子線の照射により、前記半導体基板の前記量子コンピュータ用素子形成部及び前記周辺回路形成部の抵抗率を３０００Ω・ｃｍ以上にすることが好ましい。
　このようにすることで、３ＨＤ特性に確実に優れた量子コンピュータ用半導体装置を製造することができる。
　前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成する前に、前記半導体基板のうち少なくとも前記量子コンピュータ用素子形成部及び前記周辺回路形成部に前記粒子線を照射することができる。
　或いは、前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成した後に、前記半導体基板のうち少なくとも前記量子コンピュータ用素子形成部及び前記周辺回路形成部に前記粒子線を照射してもよい。
　このように、粒子線の照射は、半導体基板上に量子コンピュータ用素子及びその周辺回路を形成する前に行なってもよいし、これらの形成の後に行なってもよい。
　前記粒子線として電子線を照射することが好ましい。
　電子線の場合は、透過性が強く、基板の深さ方向にわたり均一の欠陥を形成することが可能であり、非常に有効である。
　以上のように、本発明の量子コンピュータ用半導体装置の製造方法であれば、半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部の抵抗率を高めることができ、その結果、製造する量子コンピュータ用半導体装置の高周波特性、特に３ＨＤ特性を改善することができる。すなわち、本発明の製造方法であれば、３ＨＤ特性に優れた量子コンピュータ用半導体装置を製造できる。
本発明の量子コンピュータ用半導体装置の製造方法で製造できる、量子コンピュータ用半導体装置の一例を示す概略斜視図である。 実施例１及び２における電子線照射後の基板抵抗率と３ＨＤ特性との関係を示すグラフである。 実施例１における電子線照射量と電子線照射後の基板抵抗率との関係を示すグラフである。 実施例１における電子線照射量と３ＨＤ特性との関係を示すグラフである。 実施例１における電子線照射前後での３ＨＤの面内分布の変化を示すグラフである。 実施例２における電子線照射量と電子線照射後の基板抵抗率との関係を示すグラフである。 実施例２における電子線照射量と３ＨＤ特性との関係を示すグラフである。 実施例２における電子線照射前後での３ＨＤの面内分布の変化を示すグラフである。 実施例３におけるノンドープ基板の電子線照射前後での３ＨＤの面内分布の変化を示すグラフである。 ３次高調波特性を評価するために用いる一例のＣｏ－Ｐｌａｎａｒ　Ｗａｖｅｇｕｉｄｅ（ＣＰＷ）の概略平面図である。 図１０のＣＰＷの線分Ｘ－Ｘに沿った断面図である。
　上述のように、３ＨＤ特性に優れた量子コンピュータ用半導体装置を製造できる、量子コンピュータ用半導体装置の製造方法の開発が求められていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部に粒子線を照射することにより、半導体基板のうち少なくともこれらの部分に点欠陥が導入され、基板中のキャリアがこれらの点欠陥にトラップされることで、半導体基板中のキャリアが不活性化され、それにより、半導体基板のうち少なくともこれらの部分の抵抗率を高めることができ、その結果、３ＨＤ特性に優れた量子コンピュータ用半導体装置を製造できることを見出し、本発明を完成させた。
　即ち、本発明は、半導体基板と、前記半導体基板上に形成された量子コンピュータ用素子と、前記半導体基板上に形成され且つ前記量子コンピュータ用素子に接続された周辺回路とを具備し、量子コンピュータとして使用する量子コンピュータ用半導体装置の製造方法であって、
　前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成する工程と、
　前記半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部に粒子線を照射することにより、半導体基板中のキャリアを不活性化する工程と
を含むことを特徴とする量子コンピュータ用半導体装置の製造方法である。
　なお、特許文献２では、電子線の照射等の酸化処理を行うことにより、低抵抗層を高抵抗化してサイドリーク電流を防止している。
　また、特許文献３には、高抵抗ＧａＡｓ基板に荷電粒子線照射することによって部分的に高抵抗化することが記載されている。
　また、特許文献４～６には、高エネルギーの電子線の照射によって、半導体内部領域を選択的に絶縁化もしくは高抵抗化できることが記載されている。
　しかしながら、これらの文献には、量子コンピュータで用いる半導体装置の製造方法において、量子コンピュータ用素子とその周辺回路のそれぞれの形成部に粒子線を照射して、キャリアを不活性化させることは、記載も示唆もされていない。
　以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
　まず、本発明の量子コンピュータ用半導体装置の製造方法で製造できる、量子コンピュータ用半導体装置の一例を、図１を参照しながら説明する。ただし、本発明の製造方法で製造できる量子コンピュータ用半導体装置は、図１に示す例に限定されるものではない。
　図１に示す量子コンピュータ用半導体装置１０は、半導体基板１と、半導体基板１上に形成された量子コンピュータ用素子２及びその周辺回路３とを具備する。周辺回路３は、量子コンピュータ用素子２に接続されている。量子コンピュータ用素子２と周辺回路３との接続形態は特に限定されない。図１では、量子コンピュータ用素子２と周辺回路３との接続の図示を省略している。
　量子コンピュータ用素子２は、量子コンピュータで使用される素子であれば特に限定されない。
　量子コンピュータ用素子２は、半導体基板１の量子コンピュータ用素子形成部１２に形成されている。本明細書では、半導体基板１のうち量子コンピュータ用素子２が形成されている部分と、半導体基板１のうち量子コンピュータ用素子２が形成される予定の部分とを、まとめて、量子コンピュータ用素子形成部１２と呼ぶ。
　周辺回路３は、量子コンピュータ用素子２に接続されるものであれば、特に限定されない。
　周辺回路３は、半導体基板１の周辺回路形成部１３に形成されている。本明細書では、半導体基板１のうち周辺回路３が形成されている部分と、半導体基板１のうち周辺回路３が形成される予定の部分とをまとめて、周辺回路形成部１３と呼ぶ。
　本発明の量子コンピュータ用半導体装置の製造方法は、半導体基板１のうち少なくとも量子コンピュータ用素子形成部１２及び周辺回路形成部１３に粒子線を照射することにより、半導体基板１中のキャリアを不活性化する工程を含む。
　理論により縛られることを望まないが、ここでの不活性化は、粒子線を照射することで、半導体基板１、例えばシリコン基板中に点欠陥が形成され、これらがキャリアトラップとして働くことで、半導体基板１中のキャリアをトラップし、その結果、半導体基板１が高抵抗率化すると考えられる。また照射する粒子線が電子線の場合は、透過性が強く基板の深さ方向にわたり均一の欠陥を形成することが可能であり、非常に有効である。
　このようにキャリアを減少させる（高抵抗率化する）ことで、高周波を印加したときに、高周波に追従するキャリアがなくなることで、高調波が減少すると考えられる。
　限定されないが、量子コンピュータ用素子形成部１２のうち能動素子形成部に電子線のような粒子線を照射することで、半導体基板１中のドーパント及び／又は原料由来の不純物等のキャリアを不活性化させることによる効果が顕著に得られる。これは、ＩＭＤ３（３ＨＤと等価）は、主信号のすぐそばで発生するために、フィルタ等で除去することは困難であり初期に所定の特性を作りこむことしかできず、初期の時点で可能な限り所定の性能を作りこんでおく必要があるからである。
　粒子線は、量子コンピュータ用素子２及びその周辺回路３を形成する半導体基板１表面の全面に照射してもよく、この場合は量子コンピュータ用素子２及び周辺回路３の形成位置を考慮せずに粒子線を照射することができるので、より簡便である。
　電子線は他の粒子線と比較して、パワーデバイスのライフタイム制御に一般的に使用されており、また透過性が高く半導体基板１の深さ方向に均一に照射できるなど利点が多い。よって、粒子線として電子線を照射することが好ましい。
　このとき、粒子線の照射により、半導体基板１の量子コンピュータ用素子形成部１２及び周辺回路形成部１３の抵抗率を３０００Ω・ｃｍ以上にすることにより、３ＨＤ特性にさらに優れた量子コンピュータ用半導体装置１０を製造することができる。
　半導体基板１の量子コンピュータ用素子形成部１２及び周辺回路形成部１３の抵抗率は高ければ高い方がよいので、その上限は特に限定されないが、例えば、１００，０００Ω・ｃｍ以下とすることができる。
　さらに、粒子線、例えば電子線の照射は、量子コンピュータ用素子２及び周辺回路３の作製前後どちらでもよく、素子プロセスや特徴に合わせて選択することができる。すなわち、半導体基板１上に量子コンピュータ用素子２及び周辺回路３を形成する前に、半導体基板１のうち少なくとも量子コンピュータ用素子形成部１２及び周辺回路形成部１３に粒子線を照射することができる。或いは、半導体基板１上に量子コンピュータ用素子２及び周辺回路３を形成した後に、半導体基板１のうち少なくとも量子コンピュータ用素子形成部１２及び周辺回路形成部１３に粒子線を照射してもよい。
　また、電子線を照射する場合、その電子線の照射量は特に限定されない。照射量が高くなるほど抵抗率が高くなり、３ＨＤ特性が更に改善される。どのような照射量とするかは、例えば使用する半導体基板１の抵抗率（粒子線照射前の抵抗値）と目標とする３ＨＤ特性の値により決定することができる。
　例えば、電子線の照射量は１×１０１４～１×１０１６／ｃｍ２とすることができ、このような電子線を照射して、半導体基板１の量子コンピュータ用素子形成部１２及び周辺回路形成部１３の抵抗率を３０００Ω・ｃｍ以上にすることにより、優れた３ＨＤ特性を得ることが可能となる。
　本発明によって半導体基板１のうち少なくとも量子コンピュータ用素子形成部１２及び周辺回路形成部１３の抵抗率を高めれば、従来よりも高調波特性、特に３ＨＤ特性の良好な半導体装置を作製することが可能なだけでなく、比較的低抵抗率の基板であっても高抵抗率化することが可能になる。また、ノンドープの基板を使用した場合は、原料由来の不純物キャリアを不活性化させることで更なる高抵抗率化と結晶成長時の固液界面形状に起因して生ずる抵抗率の面内分布を改善することができる。
　３ＨＤ特性には半導体基板１の抵抗率の面内ばらつきも影響する。本発明は粒子線、例えば電子線の照射によって支持基板の抵抗率の面内ばらつきも低減することもできるので、優れた３ＨＤ特性を得ることができる。
　本発明の量子コンピュータ用半導体装置の製造方法における、半導体基板上に量子コンピュータ用素子及びその周辺回路を形成する工程は、特に限定されず、半導体基板上に形成する素子に合わせて適宜選択することができる。
　以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
　（実施例１）
　ＣＺ法で作製した直径３００ｍｍボロンドープの高抵抗率シリコン単結晶基板（抵抗率５０００Ω・ｃｍ）を準備した。この基板に電子線を基板全面に照射（加速エネルギー：２ＭｅＶ、ドーズ量：１×１０１４～１×１０１５／ｃｍ２）した。その後、ＳＲ（Ｓｐｒｅａｄｉｎｇ　Ｒｅｓｉｓｔａｎｃｅ）法で基板抵抗率を測定した。測定結果を図３に示す。図３に示した結果から、電子線照射量が多くなるほど、基板抵抗率が高くなることがわかった。
　次に、以下の手順で評価用基板を作製した。まず、先ほどと同一抵抗率の別基板を準備した。この基板に対し、プラズマＣＶＤにて表面に厚さが４００ｎｍの酸化膜を形成した。次いで、この基板上の中心部、半径方向の中央部（中心から半径方向に７５ｍｍの位置：４箇所）、外周部（中心から半径方向に１４０ｍｍの位置：４箇所）の位置に、アルミニウム電極で図１０に示したのと同様の構造を有するＣＰＷ５（路線長：２２００μｍ）を形成した素子を作製した。その後、これらの素子を形成した基板に電子線を照射して、実施例１の評価用基板を作製した。なお、電子線照射は、基板を回転させて、半径方向の中央部に形成した各素子に対し、照射量を１×１０１４～１×１０１５／ｃｍ２まで段階的に変化させながら電子線照射を行った。基板上の中心部及び外周部に形成した各素子に対しては、照射量を１×１０１５／ｃｍ２として、電子線照射を行った。
　次に、実施例１の評価用基板の各素子の３次高調波特性（３ＨＤ特性）（周波数：１ＧＨｚ、入力電力：１５ｄＢｍ）を測定した。測定結果を図４に示す。その結果、基板上に形成した素子の３ＨＤ特性は電子線照射量に依存し、電子線照射量が大きくなると、３ＨＤ特性が改善できることがわかった。
　また、この基板上の中心部、半径方向の中央部、外周部に形成した５つの素子に１×１０１５／ｃｍ２の電子線を照射する前後での、３ＨＤ特性のウエーハ径方向の測定結果のばらつきを比較した。その結果を図５に示す。図５に示した結果から、電子線照射によって３ＨＤ特性が改善するだけでなく、面内での３ＨＤ特性のばらつきも改善されることが分かった。
　（実施例２）
　ＣＺ法で作製した直径３００ｍｍボロンドープの高抵抗率シリコン単結晶基板（抵抗率１０００Ω・ｃｍ）を準備した。この基板に電子線を基板全面に照射（加速エネルギー：２ＭｅＶ、ドーズ量：１×１０１４～１×１０１５／ｃｍ２）した。その後、ＳＲ法で基板抵抗率を測定した。測定結果を図６に示す。図６に示した結果から、電子線照射量が多くなるほど、基板抵抗率が高くなることがわかった。
　次に、以下の手順で評価用基板を作製した。まず、先ほどと同一抵抗率の別基板を準備した。この基板に対し、プラズマＣＶＤにて表面に厚さが４００ｎｍの酸化膜を形成した。次いで、この基板上の中心部、半径方向の中央部（中心から半径方向に７５ｍｍの位置：４箇所）、外周部（中心から半径方向に１４０ｍｍの位置：４箇所）の位置に、アルミニウム電極で図１０に示したのと同様の構造を有するＣＰＷ５（路線長：２２００μｍ）を形成した素子を作製した。その後、これらの素子を形成した基板に電子線を照射して、実施例２の評価用基板を作製した。なお、電子線照射は、基板を回転させて、半径方向の中央部に形成した各素子に対し、照射量を１×１０１４～１×１０１５／ｃｍ２まで段階的に変化させながら電子線照射を行った。基板上の中心部及び外周部に形成した各素子に対しては、照射量を１×１０１５／ｃｍ２として、電子線照射を行った。
　次に、実施例２の評価用基板の各素子の３次高調波特性（３ＨＤ特性）（周波数：１ＧＨｚ、入力電力：１５ｄＢｍ）を測定した。測定結果を図７に示す。その結果、基板上に形成した素子の３ＨＤ特性は電子線照射量に依存し、電子線照射量が大きくなると、３ＨＤ特性が改善できることがわかった。
　また、この基板上の中心部、半径方向の中央部、外周部に形成した５つの素子に１×１０１５／ｃｍ２の電子線を照射する前後での、３ＨＤ特性のウエーハ径方向の測定結果のばらつきを比較した。その結果を図８に示す。図８に示した結果から、電子線照射によって３ＨＤ特性が改善するだけでなく、面内での３ＨＤ特性のばらつきも改善されることが分かった。
　以上の実施例１及び２の結果を図２にまとめて示す。図２に示す結果から、電子線の照射量が多くなると抵抗率が高くなり、３ＨＤ特性が改善することが分かる。特に、電子線照射後の基板抵抗率を３０００Ω・ｃｍ以上にすることにより、優れた３ＨＤ特性の素子を形成することができる。
　（実施例３）
　ＣＺ法で作製した直径３００ｍｍノンドープの高抵抗率シリコン単結晶基板（Ｐ型、抵抗率２００００Ω・ｃｍ）を準備した。この基板にプラズマＣＶＤにて表面に厚さが４００ｎｍの酸化膜を形成した。次いで、この基板上の中心部、半径方向の中央部（中心から半径方向に７５ｍｍの位置：４箇所）、外周部（中心から半径方向に１４０ｍｍの位置：４箇所）の位置に、アルミニウム電極で図１０に示したのと同様の構造を有するＣＰＷ５（路線長：２２００μｍ）を形成した素子を作製した。その後、電子線を基板全面に照射（加速エネルギー：２ＭｅＶ、ドーズ量：１×１０１５／ｃｍ２）して、実施例３の評価用基板を作製した。
　この基板上の中心部、半径方向の中央部及び外周部に形成した５つの素子の３次高調波特性（３ＨＤ特性）（周波数：１ＧＨｚ、入力電力：１５ｄＢｍ）を測定して、実施例３の評価用基板の３ＨＤ特性の面内分布を測定した。
　電子線照射後の抵抗率はＳＲでは測定できないので、電子線の照射量と抵抗率の関係から外挿して求めた結果、電子線照射後の評価用基板の抵抗率は約５００００Ω・ｃｍとなった。すなわち、電子線の照射により、ノンドープシリコンの抵抗率を高めることができた。
　一方、電子線照射を行わない同様の基板も準備し、この基板の３ＨＤ特性の面内分布を調べた。図９に、電子線照射有無での、３ＨＤの面内分布の測定結果を示す。図９に示した結果から、電子線照射によって３ＨＤ特性が改善するだけでなく、面内での３ＨＤ特性のばらつきも改善されることがわかった。
　また、以上に示した結果から、実施例１～３の評価用基板においてＣＰＷを含む素子を量子コンピュータ用素子及びその周辺回路に変更して作製した量子コンピュータ用半導体装置であっても、実施例１～３の評価用基板と同様に、優れた３ＨＤ特性を示すことができることが分かる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (5)

  1. 　半導体基板と、前記半導体基板上に形成された量子コンピュータ用素子と、前記半導体基板上に形成され且つ前記量子コンピュータ用素子に接続された周辺回路とを具備し、量子コンピュータとして使用する量子コンピュータ用半導体装置の製造方法であって、
    　前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成する工程と、
    　前記半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部に粒子線を照射することにより、半導体基板中のキャリアを不活性化する工程と
    を含むことを特徴とする量子コンピュータ用半導体装置の製造方法。
  2. 　前記粒子線の照射により、前記半導体基板の前記量子コンピュータ用素子形成部及び前記周辺回路形成部の抵抗率を３０００Ω・ｃｍ以上にすることを特徴とする請求項１に記載の量子コンピュータ用半導体装置の製造方法。
  3. 　前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成する前に、前記半導体基板のうち少なくとも前記量子コンピュータ用素子形成部及び前記周辺回路形成部に前記粒子線を照射することを特徴とする請求項１または請求項２に記載の量子コンピュータ用半導体装置の製造方法。
  4. 　前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成した後に、前記半導体基板のうち少なくとも前記量子コンピュータ用素子形成部及び前記周辺回路形成部に前記粒子線を照射することを特徴とする請求項１または請求項２に記載の量子コンピュータ用半導体装置の製造方法。
  5. 　前記粒子線として電子線を照射することを特徴とする請求項１から請求項４のいずれか一項に記載の量子コンピュータ用半導体装置の製造方法。
PCT/JP2021/019893 2020-07-29 2021-05-26 量子コンピュータ用半導体装置の製造方法 WO2022024526A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020227046223A KR20230044151A (ko) 2020-07-29 2021-05-26 양자 컴퓨터용 반도체 장치의 제조 방법
CN202180046661.6A CN115867509A (zh) 2020-07-29 2021-05-26 量子计算机用半导体装置的制造方法
US18/014,221 US20230276716A1 (en) 2020-07-29 2021-05-26 Method for producing semiconductor apparatus for quantum computer
EP21851363.8A EP4190742A1 (en) 2020-07-29 2021-05-26 Method for manufacturing quantum computing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020128609A JP7322832B2 (ja) 2020-07-29 2020-07-29 量子コンピュータ用半導体装置の製造方法
JP2020-128609 2020-07-29

Publications (1)

Publication Number Publication Date
WO2022024526A1 true WO2022024526A1 (ja) 2022-02-03

Family

ID=80038013

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/019893 WO2022024526A1 (ja) 2020-07-29 2021-05-26 量子コンピュータ用半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20230276716A1 (ja)
EP (1) EP4190742A1 (ja)
JP (1) JP7322832B2 (ja)
KR (1) KR20230044151A (ja)
CN (1) CN115867509A (ja)
WO (1) WO2022024526A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5193684A (en) 1975-02-14 1976-08-17 Dendorono seizohoho
JPS5193666A (ja) 1975-02-14 1976-08-17
JPS51100644A (ja) 1975-03-04 1976-09-06 Ise Electronics Corp
JPH1093107A (ja) 1996-09-18 1998-04-10 Semiconductor Res Found 半導体デバイス及びその製造方法
JP2005093939A (ja) 2003-09-19 2005-04-07 Mitsubishi Heavy Ind Ltd 集積型タンデム接合太陽電池及び集積型タンデム接合太陽電池の製造方法
JP2011512525A (ja) * 2008-02-11 2011-04-21 クコー ピーティーワイ リミテッド 電子又はホールスピンの制御及び読み取り
WO2019081970A1 (en) * 2017-10-27 2019-05-02 International Business Machines Corporation VERTICAL SUPERCONDUCTIVE CAPACITORS FOR QUANTITIES TRANSMON
WO2019105716A1 (en) * 2017-11-28 2019-06-06 International Business Machines Corporation Flip chip integration on qubit chips
JP2020507230A (ja) 2016-12-21 2020-03-05 インテル コーポレイション 無線通信技術、装置及び方法
JP2020061447A (ja) * 2018-10-09 2020-04-16 国立研究開発法人科学技術振興機構 超伝導複合量子計算回路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5193684A (en) 1975-02-14 1976-08-17 Dendorono seizohoho
JPS5193666A (ja) 1975-02-14 1976-08-17
JPS51100644A (ja) 1975-03-04 1976-09-06 Ise Electronics Corp
JPH1093107A (ja) 1996-09-18 1998-04-10 Semiconductor Res Found 半導体デバイス及びその製造方法
JP2005093939A (ja) 2003-09-19 2005-04-07 Mitsubishi Heavy Ind Ltd 集積型タンデム接合太陽電池及び集積型タンデム接合太陽電池の製造方法
JP2011512525A (ja) * 2008-02-11 2011-04-21 クコー ピーティーワイ リミテッド 電子又はホールスピンの制御及び読み取り
JP2020507230A (ja) 2016-12-21 2020-03-05 インテル コーポレイション 無線通信技術、装置及び方法
WO2019081970A1 (en) * 2017-10-27 2019-05-02 International Business Machines Corporation VERTICAL SUPERCONDUCTIVE CAPACITORS FOR QUANTITIES TRANSMON
WO2019105716A1 (en) * 2017-11-28 2019-06-06 International Business Machines Corporation Flip chip integration on qubit chips
JP2020061447A (ja) * 2018-10-09 2020-04-16 国立研究開発法人科学技術振興機構 超伝導複合量子計算回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ROHDESCHWARZ APPLICATION NOTE, MEASUREMENT OF HARMONICS USING SPECTRUM ANALYZERS
ROSENBERG, D., KIM, D., DAS, R.: "3D integrated superconducting qubits", NPJ QUANTUM INF, vol. 3, 2017, pages 42, XP055767732, DOI: 10.1038/s41534-017-0044-0

Also Published As

Publication number Publication date
EP4190742A1 (en) 2023-06-07
KR20230044151A (ko) 2023-04-03
CN115867509A (zh) 2023-03-28
JP2022025657A (ja) 2022-02-10
US20230276716A1 (en) 2023-08-31
JP7322832B2 (ja) 2023-08-08

Similar Documents

Publication Publication Date Title
JP4434422B2 (ja) 高周波電流抑制型コネクタ
KR100748798B1 (ko) 플라즈마 에칭 장치
US6532377B1 (en) Planar filter and filter system using a magnetic tuning member to provide permittivity adjustment
CN1874053A (zh) 加载扇形微带分支的小型化谐波抑制带通滤波器
Pandey et al. Electrical and magnetic properties of electrodeposited nickel incorporated diamond-like carbon thin films
WO2022059488A1 (ja) 窒化物半導体ウェーハの製造方法
Lutsev et al. Magnetic properties, spin waves and interaction between spin excitations and 2D electrons in interface layer in Y3Fe5O12/AlOx/GaAs-heterostructures
US20190089031A1 (en) Systems and devices for filtering electrical signals
WO2022024526A1 (ja) 量子コンピュータ用半導体装置の製造方法
TWI553693B (zh) An inductance coil and inductively coupled plasma processing device
Das et al. Spurious harmonic suppression in a folded parallel-coupled microstrip bandpass filter by using triangular corrugations
Gong et al. Suppression of in-band power holes in helix traveling-wave tubes
JP7392578B2 (ja) 高周波半導体装置の製造方法及び高周波半導体装置
US20150365063A1 (en) Lumped element frequency selective limiters
How et al. Influence of nonuniform magnetic field on a ferrite junction circulator
JP2022161310A (ja) 窒化物半導体ウェーハの製造方法
Jing et al. A compact self‐packaged triple‐mode bandpass filter using dual capacitively‐loaded substrate‐integrated waveguide resonator
JP4287020B2 (ja) 高周波電流抑制型放熱板
Miehle et al. Wideband negative permeability metamaterial with non-Foster compensation of parasitic capacitance
JP7351266B2 (ja) 半導体装置の製造方法
Futatsumori et al. HTS split open-ring resonators with improved power-handling capability for reaction-type transmitting filters
Kunwer et al. High performance wide stopband lowpass filter using complementary split ring resonators as defected ground plane
CN113270700B (zh) 一种滤波器
JP7400634B2 (ja) Ｓｏｉ基板及びｓｏｉ基板の製造方法
Verma et al. High performance microstrip transverse resonance lowpass filter

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21851363

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2021851363

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2021851363

Country of ref document: EP

Effective date: 20230228

NENP Non-entry into the national phase

Ref country code: DE