CN117133642A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN117133642A
CN117133642A CN202210590240.6A CN202210590240A CN117133642A CN 117133642 A CN117133642 A CN 117133642A CN 202210590240 A CN202210590240 A CN 202210590240A CN 117133642 A CN117133642 A CN 117133642A
Authority
CN
China
Prior art keywords
layer
doped region
semiconductor substrate
semiconductor
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210590240.6A
Other languages
English (en)
Inventor
侯明辰
魏巍
张亚文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210590240.6A priority Critical patent/CN117133642A/zh
Publication of CN117133642A publication Critical patent/CN117133642A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H01L29/454—Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请提供一种半导体器件及其制备方法，用于在半导体器件中形成低电阻且金属表面形貌平整的欧姆接触的同时，有效减少半导体器件的晶圆翘曲、开裂和外延材料电学性能恶化的情况。该方法中，通过在半导体基底上形成光吸收层，且光吸收层在半导体基底上的正投影与半导体基底中待形成欧姆接触的掺杂区不交叠，以及采用预设波长的激光对形成有所述光吸收层的所述半导体基底进行激光退火处理。如此，实现了对半导体基底中的掺杂区的激光退火；并且，在对半导体基底中的掺杂区进行激光退火的过程中，光吸收层可以吸收半导体基底中除掺杂区之外的其他区域上方的激光，阻止激光向下传递，使得对该区域中的温度敏感材料的温度低于其被损坏的临界温度。

Description

半导体器件及其制备方法
技术领域
本申请涉及半导体技术领域，尤其涉及到一种半导体器件及其制备方法。
背景技术
宽禁带半导体材料(例如氮化镓、碳化硅、或氧化镓中的任一项)具有高击穿电场、高电子迁移率及高电子饱和漂移速度的特点，在电力电子和射频微波领域的应用前景十分广阔。
其中，以铝氮化镓(AlGaN)/氮化镓(GaN)异质结为核心制作的高电子迁移率晶体管(high electron mobility transistor，HEMT)有着优良的性能，非常适合制作功率半导体器件，目前被业界广泛关注。在制备HEMT的过程中，通常需要在铝氮化镓材料上生长钛/铝基金属堆叠结构，形成欧姆接触，但形成的欧姆接触存在金属表面形貌粗糙、电阻较大等问题。如图1所示，HEMT 100包括衬底101、沟道层102、势垒层103、漏极104、源极105、和栅极106。其中，漏极104、源极105与势垒层103接触可以形成欧姆接触。为了降低欧姆接触的电阻，以及平整欧姆接触的金属表面形貌，可以对势垒层103进行离子注入，形成掺杂区103a和掺杂区103b，进而掺杂区103a与漏极104接触形成低电阻且金属表面形貌平整的欧姆接触，以及掺杂区103b与源极105接触形成低电阻且金属表面形貌平整的欧姆接触。
然而，对势垒层103进行离子注入形成的掺杂区103a和掺杂区103b中存在晶格损伤，因此需要对掺杂区103a和掺杂区103b进行高温退火处理，修复由离子注入引起的晶格损伤。一些技术方案中，通过快速热退火设备实现HEMT 100的高温退火工艺，但是HEMT 100的晶圆片在快速热退火设备中进行高温退火工艺时会造成晶圆翘曲、开裂和外延材料电学性能的恶化。
因此，如何在半导体器件中形成低电阻且金属表面形貌平整的欧姆接触的同时，减少半导体器件的晶圆翘曲、开裂和外延材料电学性能恶化的情况，是亟需解决的问题。
发明内容
本申请提供一种半导体器件及其制备方法，用于在半导体器件中形成低电阻且金属表面形貌平整的欧姆接触的同时，有效减少半导体器件的晶圆翘曲、开裂和外延材料电学性能恶化的情况。
第一方面，本申请实施例提供了一种半导体器件的制备方法，该方法包括以下步骤：提供半导体基底，其中半导体基底具有待形成欧姆接触的掺杂区；在半导体基底上形成光吸收层，且光吸收层在半导体基底上的正投影与掺杂区不交叠；其中，光吸收层的光吸收率大于第一阈值；采用预设波长的激光对形成有光吸收层的半导体基底进行激光退火处理，以在掺杂区形成欧姆接触区域；在掺杂区上沉积导电材料，以使导电材料与掺杂区形成欧姆接触。
本申请实施例中，通过在半导体基底上形成光吸收层，且光吸收层在半导体基底上的正投影与半导体基底中待形成欧姆接触的掺杂区不交叠，以及采用预设波长的激光对形成有所述光吸收层的所述半导体基底进行激光退火处理。如此，实现了对半导体基底中的掺杂区的激光退火，进而可以形成质量较好(例如，低接触电阻、平整的金属表面形貌、或金属无横向扩散)的欧姆接触；并且，在对半导体基底中的掺杂区进行激光退火的过程中，光吸收层可以吸收半导体基底中除掺杂区之外的其他区域上方的激光，阻止激光向下传递，使得对该其他区域中的温度敏感材料的温度低于其被损坏的临界温度，从而可以减少温度敏感材料所在区域性能恶化的情况。例如，可以有效抑制温度敏感材料的应力改变，从而抑制晶圆的翘曲或开裂；又例如可以有效抑制温度敏感材料的方阻增大，从而有效抑制半导体器件的导通电阻增大；又例如可以有效抑制半导体器件的表面态密度增大，从而抑制半导体器件的动态电阻恶化。
在具体实施时，光吸收层可以通过化学沉积或物理溅射形成，本申请实施例不作限制。
需要说明的是，在本申请实施例中，“光吸收层的光吸收率大于第一阈值”可以理解为光吸收层能够吸收半导体基底中除掺杂区之外的其他区域上方的大部分的激光。第一阈值例如可以是95％、90％、85％、80％中的任一项，本申请实施例不作具体的限制。
作为一种可选的技术方案，上述光吸收层的禁带宽度小于上述预设波长的激光的光子能量。应理解，若上述光吸收层为半导体材料，且光吸收层的禁带宽度小于预设波长的激光的光子能量，则光吸收层的光吸收率可以大于第一阈值。
作为一种可选的技术方案，在半导体基底上形成光吸收层之前还包括：在半导体基底上形成保护层，保护层的光吸收率小于第二阈值，第二阈值小于第一阈值；以及，在掺杂区上沉积导电材料之前，还包括：去除保护层中与掺杂区对应的区域。需要说明的是，在该技术方案中，保护层为透光的材质，因此可以在掺杂区上沉积导电材料之前的任意时刻，去除保护层中与掺杂区对应的区域，例如可以包括如下两种情况：
情况一：采用预设波长的激光对形成有光吸收层的半导体基底进行激光退火处理之后，去除保护层中与掺杂区对应的区域，以使剩余的保护层在半导体基底上的正投影与掺杂区不交叠，进而使得在激光退火过程中，可以保护掺杂区的材料不被高温分解。
情况二：采用预设波长的激光对形成有光吸收层的半导体基底进行激光退火处理之前，去除保护层中与掺杂区对应的区域，以使剩余的保护层在半导体基底上的正投影与掺杂区不交叠，进而在激光退火过程中，可以暴露出掺杂区，进而使得激光退火过程中，激光可以直接与掺杂区相接触，有效减少保护层对激光产生的影响。
并且，该技术方案中，在掺杂区上沉积导电材料之前，去除保护层中与掺杂区对应的区域，进而使得可以在掺杂区上沉积导电材料。
作为一种可选的技术方案，保护层的禁带宽度大于预设波长的激光的光子能量。应理解，若上述保护层为半导体材料，且保护层的禁带宽度大于预设波长的激光的光子能量，则保护层的光吸收率可以小于第二阈值，进而保护层中与掺杂区对应的区域可以将激光透射到掺杂区，实现对掺杂区的激光退火。
作为一种可选的技术方案，在半导体基底上形成光吸收层之前还包括：在半导体基底上形成保护层；在半导体基底上形成光吸收层之后，在采用预设波长的激光对形成有光吸收层的半导体基底进行激光退火处理之前，还包括：去除保护层中与掺杂区对应的区域，以使剩余的保护层在半导体基底上的正投影与掺杂区不交叠。在该技术方案中，保护层为不透光的材质，即普通的保护层，则需要在激光退火之前对保护层中与掺杂区对应的区域进行开孔，进而在激光退火过程中，暴露出掺杂区，使得激光退火正常进行。
应理解，若上述待制备的半导体器件为晶体管时，上述保护层可以复用为钝化层或者栅极介质层。
作为一种可选的技术方案，保护层的材料可以包括氮化铝、氧化铝、或者氧化硅中的任一项。
作为一种可选的技术方案，光吸收层的材料熔点大于掺杂区进行激光退火处理时的退火温度。应理解，光吸收层的材料熔点大于掺杂区进行激光退火处理时的退火温度，光吸收层才不会被融化，进而才能实现对半导体基底中温度敏感材料的保护。
作为一种可选的技术方案，光吸收层的厚度大于预设波长的激光的热扩散深度。应理解，当光吸收层的厚度大于预设波长的激光的热扩散深度时，光吸收层吸收的激光的热扩散能量才不会透过光吸收层传导至半导体基底中的温度敏感材料，进而才能实现对半导体基底中温度敏感材料的保护。
作为一种可选的技术方案，光吸收层的材料包括多晶硅或金属。
作为一种可选的技术方案，半导体基底包括第一半导体层、位于第一半导体层上的第二半导体层、以及位于第一半导体层和第二半导体层两侧的隔离区；其中，掺杂区包括N型半导体材料或P型半导体材料；在掺杂区上沉积导电材料，以使导电材料与掺杂区形成欧姆接触，包括：在掺杂区上均沉积导电材料，以形成源极和漏极，且源极和漏极分别与掺杂区形成欧姆接触。
需要说明的是，上述掺杂区在半导体基底中，有多种实现情况，可以包括但不限于以下情况：
情况一、掺杂区位于所述第一半导体层上且位于所述第二半导体层内；
情况二、掺杂区位于所述第一半导体层和所述第二半导体层内。
在该技术方案中，可以在N型掺杂区或P型掺杂区上沉积导电材料，形成欧姆接触。并且，半导体基底中包括位于第一半导体层和第二半导体层两侧的隔离区时，该隔离区是半导体基底中的温度敏感材料，因此在对半导体基底进行激光退火的过程中，可以通过上述光吸收层吸收隔离区上方的激光，进而使得该隔离区的温度低于其被损坏的临界温度。
作为一种可选的技术方案，第一半导体层的材料包括氮化镓，第二半导体层的材料包括铝氮化镓、铟铝氮和铟铝镓氮中的任一种。
作为一种可选的技术方案，第一半导体层包括沟道层，第二半导体层包括势垒层和盖帽层，且盖帽层位于势垒层上；在掺杂区上沉积导电材料之后，还包括：在盖帽层上形成栅极。在该技术方案中，通过在盖帽层上形成栅极，使得最终形成的半导体器件的结构较为简单。
作为另一种可选的技术方案，所述保护层为栅极介质层；在所述掺杂区上沉积导电材料之后，还包括：在所述保护层上形成栅极。在该技术方案中，保护层复用为栅极介质层，无需去除保护层，进而可以直接在保护层上形成栅极，使得制备半导体器件的流程更为简化。
作为一种可选的技术方案，在采用预设波长的激光对形成有光吸收层的半导体基底进行激光退火处理之后，在形成所述栅极之前还包括：去除光吸收层。在该技术方案中，可以在激光退火之后，以及在形成所述栅极之前的任意时刻可去除光吸收层。
第二方面，提供了一种半导体器件，所述半导体器件可以采用如上述第一方面以及第一方面中任一可选的方案中所述的制备方法制备。
附图说明
图1为一种半导体器件的结构示意图；
图2为本申请实施例提供的一种半导体器件的结构示意图之一；
图3为本申请实施例提供的一种半导体器件的结构示意图之二；
图4为本申请实施例提供的一种半导体器件的制备方法流程示意图之一；
图5为本申请实施例提供的一种半导体器件在制备过程中的结构变化示意图之一；
图6为本申请实施例提供的一种半导体器件的制备方法流程示意图之二；
图7为本申请实施例提供的一种半导体器件在制备过程中的结构变化示意图之二；
图8A为本申请实施例提供的HEMT在制备过程中的结构变化示意图之一；
图8B为本申请实施例提供的HEMT在制备过程中的结构变化示意图之二；
图9为本申请实施例提供的HEMT的制备方法流程示意图；
图10为本申请实施例提供的HEMT中的离子注入深度与离子浓度的关系示意图；
图11为本申请实施例中的激光的光斑在半导体器件中的扫描路径示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。
在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
由于背景技术描述可知，目前的技术方案中采用快速热退火工艺对半导体器件进行高温退火，会导致半导体器件的晶圆翘曲、开裂和外延材料电学性能恶化。
有鉴于此，本申请提供一种半导体器件及其制备方法，用于在半导体器件中形成低电阻且金属表面形貌平整的欧姆接触的同时，有效减少半导体器件的晶圆翘曲、开裂和外延材料电学性能恶化的情况。该方法中，通过在半导体基底上形成光吸收层，且光吸收层在半导体基底上的正投影与半导体基底中待形成欧姆接触的掺杂区不交叠，以及采用预设波长的激光对形成有所述光吸收层的所述半导体基底进行激光退火处理。如此，实现了对半导体基底中的掺杂区的激光退火，进而可以形成质量较好(例如，低接触电阻、平整的金属表面形貌、或金属无横向扩散)的欧姆接触；并且，在对半导体基底中的掺杂区进行激光退火的过程中，光吸收层可以吸收半导体基底中除掺杂区之外的其他区域上方的激光，阻止激光向下传递，使得对该其他区域中的温度敏感材料的温度低于其被损坏的临界温度，从而可以减少温度敏感材料所在区域性能恶化的情况。例如，可以有效抑制温度敏感材料的应力改变，从而抑制晶圆的翘曲或开裂；又例如可以有效抑制温度敏感材料的方阻增大，从而有效抑制半导体器件的导通电阻增大；又例如可以有效抑制半导体器件的表面态密度增大，从而抑制半导体器件的动态电阻恶化。
为了便于理解，首先对本申请实施例适用的半导体器件进行介绍。
请参见图2，图2示出了本申请实施例提供的半导体器件的结构示意图。半导体器件200包括衬底201、第一半导体层202、第二半导体层203、隔离区204、漏极205、源极206、和栅极207。
本申请实施例中，衬底201作为半导体器件200的基本部件，可以用于承载半导体器件200的各个功能层。例如，衬底201可以用于承载第一半导体层202和第二半导体层203，第一半导体层202和第二半导体层203依次层叠于衬底201上。其中，衬底201例如可以为半绝缘型SiC衬底、蓝宝石衬底、或Si衬底中的任一项，本申请实施例不作具体的限制。示例性的，衬底201为半绝缘型SiC衬底时，其中一侧为硅(Si)面，另一侧为碳(C)面，第一半导体层202设置在衬底201的Si面一侧。应理解，本申请实施例提供的衬底201的形状可以是矩形、圆形、椭圆、或多边形中的任一种形状，只需具有足够的面积承载场效应管的其他功能层即可。
本申请实施例中，第二半导体层203位于第一半导体层202上，进而第二半导体层203与第一半导体层202之间可以形成异质结，由于压电极化和自发极化电场方向相同，在电场作用下使得异质结界面交界处感应出极化电荷，进而在异质结界面交界处形成二维电子气(two-dimensional electron gas，2DEG)。在具体实施时，第一半导体层202的材料可以包括氮化镓，第二半导体层203的材料可以包括铝氮化镓、铟铝氮和铟铝镓氮中的任一种。以及，本申请实施例对第一半导体层202和第二半导体层203的厚度不作限定，可以根据实际产品进行设定。
在一种可能的实施方式中，第一半导体层202为沟道层，第二半导体层203可以包括势垒层和盖帽层，且盖帽层位于势垒层上。相应的，可以在盖帽层上方形成栅极207。
在一种可能的实施方式中，在对第二半导体层203注入第一掺杂剂(例如，镁离子或硅离子)后，会在第二半导体层203中形成掺杂区203a，以及对第一半导体层202和第二半导体层203注入第二掺杂剂(例如，氮离子)，在第一半导体层202和第二半导体层203的两侧形成隔离区204。需要说明的是，掺杂区203a可以位于第一半导体层202上且位于第二半导体层203内，或者，掺杂区203a可以位于第一半导体层202和第二半导体层203内。该实施方式中，仅仅是列举了掺杂区203a可能的一种情况，并非限定。其中，隔离区204是对温度敏感的区域，在高温下隔离区204的性能会失效(例如，方阻减小、漏电增大等)；掺杂区203a存在由于离子注入造成的晶格损伤，并且掺杂区203a中包括待形成欧姆接触的区域，因此需要对掺杂区203a进行退火处理，修复由离子注入引起的晶格损伤，才能形成质量较好的欧姆接触。
漏极205、源极206和栅极207作为半导体器件200的功能层，漏极205、源极206和栅极207可以同层设置或不同层设置。其中，漏极205和源极206分别用于连接外部电路，栅极207用于控制2DEG的通断。在栅极207控制2DEG导通时，半导体器件200处于闭合状态，漏极205和源极206连接的电路可导通；在栅极207控制2DEG断开时，半导体器件200处于断开状态，漏极205和源极206连接的电路呈断开态。在具体设置漏极205、源极206和栅极207时，栅极207可以位于漏极205和源极206之间，并将漏极205和源极206分隔开。应理解，在具体设置漏极205、源极206和栅极207时，漏极205、源极206和栅极207之间间隔设置，以保证漏极205、源极206和栅极207之间电隔离。
漏极205和源极206均可与第二半导体层203中的掺杂区203a形成导电欧姆接触，栅极207可与第二半导体层203形成肖特基接触。其中，肖特基接触是指金属和半导体材料相接触的时候，在界面处半导体的能带弯曲，形成肖特基势垒，势垒的存在导致了大的界面电阻。而欧姆接触是指金属和半导体材料相接触的时候，界面处势垒非常小或者是没有接触势垒。在本申请中，栅极207需要整流特性的肖特基接触，示例性的，栅极207可以包括层叠设置的镍(Ni)和金(Au)，Ni位于靠近第二半导体层203一侧，Au位于远离第二半导体层203一侧。漏极205和源极206的结构可以相同，示例性的，漏极205和源极206均可以包括依次层叠设置的钛(Ti)、铝(Al)、镍(Ni)和金(Au)，Ti位于靠近掺杂区203a一侧，Au位于远离掺杂区203a一侧。
在一种可能的实施方式中，通过在掺杂区203a上沉积导电材料，可以形成漏极205、源极206，且漏极205、源极206分别与203a接触，形成欧姆接触。应理解，本申请实施例中，掺杂区203a可以包括N型半导体材料或P型半导体材料。
如图3所示，半导体器件200还包括钝化层208，钝化层208覆盖位于漏极205、源极206和栅极207下方的第二半导体层203用以保护半导体器件200中的各个功能层。在制备时，钝化层208可以在漏极205、源极206和栅极207之前形成，也可以在形成源漏极205、源极206和栅极207之后形成。应理解，当钝化层208形成在漏极205、源极206和栅极207之前时，为保证漏极205、源极206和栅极207与第二半导体层203电连接，钝化层208在与漏极205、源极206和栅极207对应的区域具有开口，漏极205、源极206和栅极207通过钝化层208的开口与第二半导体层203电连接。当钝化层208在形成漏极205、源极206和栅极207之后形成时，为了保证漏极205、源极206和栅极207可与外部电路以及控制电路连接，钝化层208在与源漏极205、源极206和栅极207对应的区域具有开口。漏极205、源极206和栅极207通过钝化层208的开口与外部电路和控制电路连接。
作为一个可选的方案，钝化层208可采用氮化硅、氧化铝、硅氧氮或者其他绝缘材质制备而成。应理解，钝化层208为半导体器件200的一个可选的结构层。在半导体器件200的应用环境比较安全时，可不设置钝化层208。
本申请实施例中，在对半导体器件200的掺杂区203a进行激光退火，形成质量较好的欧姆接触的同时，需要使半导体器件200中对温度敏感区域(例如，隔离区204、衬底201、第二半导体层203中除掺杂区域203a以外的其他区域)的材料的温度低于其被损坏的临界温度，才能有效减少半导体器件200的晶圆翘曲、开裂和外延材料电学性能恶化的情况。
下面结合附图详细说明本申请实施例提供的半导体器件的制备方法。相应的，半导体器件200可采用如下制备方法制备而成，尤其适用于半导体器件200中的欧姆接触的制备过程。
实施例1
请参见图4和图5，图4为本申请实施例提供的一种半导体器件的制备方法的流程示意图，图5示出了本申请实施例提供的半导体器件中的欧姆接触的制备过程示意图之一；该方法包括以下步骤：
S401、在半导体基底501上形成光吸收层502，且该光吸收层502在半导体基底501上的正投影与半导体基底501中待形成欧姆接触的掺杂区501a和掺杂区501b不交叠，得到图5中的(a)所示的结构。
在具体实施时，光吸收层502的光吸收率大于第一阈值。其中，“光吸收层502的光吸收率大于第一阈值”可以理解为光吸收层502能够吸收半导体基底501中除掺杂区501a和掺杂区501b之外的其他区域上方的大部分的激光。第一阈值例如可以是95％、90％、85％、80％中的任一项，本申请实施例不作具体的限制。
在一种可选的实现方式中，上述光吸收层502的禁带宽度小于预设波长的激光的光子能量。应理解，上述光吸收层502为半导体材料，且光吸收层502的禁带宽度小于预设波长的激光的光子能量时，则光吸收层502的光吸收率可以大于第一阈值。
在具体实施时，光吸收层502可以通过化学沉积或物理溅射形成。以及，光吸收层502的材料可以为多晶硅或金属，本申请实施例不作限制。
S402、采用预设波长的激光对形成有光吸收层502的半导体基底501进行激光退火处理，以在掺杂区501a形成欧姆接触区域a以及在掺杂区501b形成欧姆接触区域b，得到图5中的(b)所示的结构。
需要说明的是，掺杂区501a和掺杂区501b是对半导体基底501注入离子后形成的，因此掺杂区501a和掺杂区501b中存在离子，在采用预设波长的激光对形成有光吸收层502的半导体基底501进行激光退火处理时，激光会激活掺杂区501a和掺杂区501b中的掺杂剂，实现对掺杂区501a和掺杂区501b的激光退火。以及，光吸收层502会吸收半导体基底501中掺杂区501a和掺杂区501b以外的其他区域上方的激光，阻止激光向下传递，使得对该其他区域中的温度敏感材料的温度低于其被损坏的临界温度，实现了选择性激光退火。
在具体实施时，若光吸收层502为氮化镓材料，预设波长例如可以为248或355nm，本申请实施例不作具体的限制。
在具体实施时，光吸收层502的材料熔点应大于掺杂区501a和掺杂区501b进行激光退火处理时的退火温度。如此，在对掺杂区501a和掺杂区501b进行激光退火处理时，光吸收层502吸收了半导体基底501中除掺杂区501a和掺杂区501b之外的其他区域上方的激光，进而使得该区域中对温度敏感的材料温度低于其被损坏的临界温度。
在具体实施时，光吸收层502的厚度应大于预设波长的激光的热扩散深度，如此，当光吸收层502吸收预设波长的激光之后，光吸收层502吸收的激光的热扩散能量不会透过光吸收层502传导至半导体基底501中的温度敏感材料，进而实现对半导体基底501中温度敏感材料的保护。
S403、在掺杂区501a和掺杂区501b上沉积导电材料，以使导电材料与掺杂区501a和掺杂区501b分别形成欧姆接触A和欧姆接触B；得到图5中的(c)所示的结构。
具体的，在掺杂区501a上沉积导电材料，形成漏极503，且漏极503与掺杂区501a中的欧姆接触区域a接触形成欧姆接触A；在掺杂区501b上沉积导电材料，形成源极504，且源极504与掺杂区501b中的欧姆接触区域b接触形成欧姆接触B。
需要说明的是，掺杂区501a和掺杂区501b可以包括N型半导体材料或P型半导体材料。也就是说，本申请实施例中可以在N型掺杂区或P型掺杂区上沉积导电材料，形成欧姆接触。
实施例1中，在制备半导体器件的欧姆接触的过程中，通过在半导体基底上形成光吸收层，且光吸收层在半导体基底上的正投影与半导体基底中待形成欧姆接触的掺杂区不交叠，以及采用预设波长的激光对形成有所述光吸收层的所述半导体基底进行激光退火处理。如此，实现了对半导体基底中的掺杂区的激光退火，进而可以形成质量较好(例如，低接触电阻、平整的金属表面形貌、或金属无横向扩散)的欧姆接触；并且，在对半导体基底中的掺杂区进行激光退火的过程中，光吸收层可以吸收半导体基底中除掺杂区之外的其他区域上方的激光，阻止激光向下传递，使得对该其他区域中的温度敏感材料的温度低于其被损坏的临界温度，从而可以减少温度敏感材料所在区域的性能恶化。例如，可以有效抑制温度敏感材料的应力改变，从而抑制晶圆的翘曲或开裂；又例如可以有效抑制温度敏感材料的方阻增大，从而有效抑制半导体器件的导通电阻增大；又例如可以有效抑制半导体器件的表面态密度增大，从而抑制半导体器件的动态电阻恶化。
实施例2
请参见图6和图7，图6为本申请实施例提供的另一种半导体器件的制备方法的流程示意图，图7示出了本申请实施例提供的半导体器件中的欧姆接触的制备过程示意图之二；该方法包括以下步骤：
S601、在半导体基底501上形成保护层505，得到图7中的(a)所示的结构。
在具体实施时，保护层505的光吸收率小于第二阈值。也就是说，保护层505仅仅能吸收部分激光，可以透射大部分激光。第二阈值例如可以是40％、30％、20％、或10％中的任一项，本申请实施例不作限制。
作为一种可选的技术方案，保护层505的禁带宽度大于预设波长的激光的光子能量。应理解，若保护层505为半导体材料，且保护层505的禁带宽度大于预设波长的激光的光子能量时，则保护层505的光吸收率可以小于第二阈值，进而保护层505中与掺杂区501a和掺杂区501b对应的区域可以将预设波长的激光透射到掺杂区501a和掺杂区501b，实现对掺杂区501a和掺杂区501b的激光退火。
在具体实施时，保护层505的材料可以包括氮化铝、氧化铝、或者氧化硅中的任一项。
S602、在保护层505上形成光吸收层502，且该光吸收层502在半导体基底501上的正投影与半导体基底501中待形成欧姆接触的掺杂区501a和掺杂区501b不交叠，得到图7中的(b)所示的结构。
S603、采用预设波长的激光对形成有光吸收层502的半导体基底501进行激光退火处理，以在掺杂区501a形成欧姆接触区域a以及在掺杂区501b形成欧姆接触区域b，得到图7中的(c)所示的结构。
S604、去除光吸收层502，得到图7中的(d)所示的结构。
需要说明的是，光吸收层502可以在对半导体基底501进行激光退火处理之后的任意时刻去除。
S605、去除保护层505中与掺杂区501a和掺杂区501b对应的区域，得到图7中的(e)所示的结构。
在实施例2中，保护层505为透光的材质，因此可以在掺杂区上沉积导电材料之前的任意时刻，执行步骤S605，例如可以包括如下两种情况：
情况一：在执行步骤S603之后，执行步骤S605：采用预设波长的激光对形成有光吸收层502的半导体基底进行激光退火处理之后，去除保护层505中与掺杂区501a和掺杂区501b对应的区域，以使剩余的保护层505在半导体基底上的正投影与掺杂区不交叠，进而使得在激光退火过程中，保护层505可以保护掺杂区501a和掺杂区501b的材料不被高温分解。
情况二：在执行步骤S603之前，执行步骤S605；即采用预设波长的激光对形成有光吸收层502的半导体基底进行激光退火处理之前，去除保护层505中与掺杂区501a和掺杂区501b对应的区域，以使剩余的保护层505在半导体基底上的正投影与掺杂区不交叠，进而在激光退火过程中，可以暴露出掺杂区501a和掺杂区501b，进而使得激光退火过程中，激光可以直接与掺杂区501a和掺杂区501b相接触，有效减少保护层505对激光产生的影响，进而使得对掺杂区501a和掺杂区501b的激光退火处理的效果较好。
S606、在掺杂区501a和掺杂区501b上沉积导电材料，以使导电材料与掺杂区501a和掺杂区501b形成欧姆接触A和欧姆接触B，得到图7中的(f)所示的结构。
应理解，在实施例2中，若上述待制备的半导体器件为晶体管时，上述保护层505可以复用为钝化层或者栅极介质层，因此保护层505不需要去除，可以保留下来。
与实施例1的不同的是，在实施例2中，在半导体基底上形成光吸收层之前，在半导体基底上形成了透光材质的保护层，该保护层可以透射部分激光，进而既实现了对掺杂区的激光退火，又可以有效保护掺杂区的材料不被高温分解。以及，以及在掺杂区上沉积导电材料之前，去除保护层中与掺杂区对应的区域，以使剩余的保护层在半导体基底上的正投影与掺杂区不交叠，进而可以在掺杂区上沉积导电材料。
在本申请的另一些可能的实施例中，在半导体基底上形成光吸收层之前，还可以在半导体基底上形成不透光的保护层(例如用于阻挡杂质对半导体基底材料的粘污的保护层)，实现对半导体基底的保护。因此，在半导体基底上形成光吸收层之后，在采用预设波长的激光对形成有光吸收层的半导体基底进行激光退火处理之前，去除该保护层中与掺杂区对应的区域，以使剩余的保护层在半导体基底上的正投影与掺杂区不交叠。如此，在对半导体基底进行激光退火之前，去除不透光材质的保护层中与掺杂区对应的区域，暴露出掺杂区，使得对掺杂区的激光退火正常进行。
应理解，若上述待制备的半导体器件为晶体管时，上述保护层可以复用为钝化层或者栅极介质层。
实施例3
为了便于理解，下面对半导体器件完整的制备过程进行介绍。在实施例3中，待制备的半导体器件以高电子迁移率晶体管(high electron mobility transistor，HEMT)为例。请参见图8A和图8B，图8A为本申请实施例提供的HEMT在制备过程中的结构变化示意图之一，图8B为本申请实施例提供的HEMT在制备过程中的结构变化示意图之二。在图8A和图8B中，半导体基底501包括第一半导体层和第二半导体层，并且第一半导体层可以为沟道层5011，第二半导体层包括势垒层5012A和盖帽层5012B，盖帽层5012B位于势垒层5012A上，且势垒层5012A位于沟道层5011上。
图9为本申请实施例提供的HEMT的制备方法流程示意图，该方法包括以下步骤：
S901、形成沟道层5011、势垒层5012A和盖帽层5012B，得到如图8A中(a)所示的结构。
S902、在盖帽层5012B上形成阻挡层509，得到如图8A中(b)所示的结构。
在具体实施时，阻挡层509的材料可以为氧化硅、氮化硅、氮化铝、或氧化铝中的至少一项。
S903、对势垒层5012A和盖帽层5012B注入第一掺杂剂，形成掺杂区501a和掺杂区501b，得到如图8A中(c)所示的结构。
在具体实施时，在对势垒层5012A和盖帽层5012B进行离子注入之前，还可以在阻挡层509表面形成光刻胶PR，该光刻胶PR相对于阻挡层509存在开口，进而可以通过该开口在对势垒层5012A和盖帽层5012B进行离子注入，形成掺杂区501a和掺杂区501b。
应理解，对势垒层5012A和盖帽层5012B注入第一掺杂剂，可以是单次注入或者多次注入。其中，离子浓度与离子注入的深度之间的关系如图10所示，因此多次注入可以实现在不同深度下更均匀的离子浓度。材料中的离子浓度最大值一般要求大于1020/cm3。势垒层5012A和盖帽层5012B的材料可以是氮化镓或者铝氮化镓，因此在势垒层5012A和盖帽层5012B中实现n型掺杂，注入的离子种类可以是硅；若在势垒层5012A和盖帽层5012B中实现p型掺杂，注入的离子种类可以是镁。在具体实施时，离子注入的流量一般为1015/cm2左右，离子注入的能量一般为10-300keV，注入角度一般为0-90度。
S904、去除阻挡层509，得到如图8A中(d)所示的结构。
应理解，在对势垒层5012A和盖帽层5012B注入第一掺杂剂后，阻挡层509质量下降，后续无法利用。因此，在离子注入完成后，可以通过干法刻蚀或者湿法腐蚀等方式去除阻挡层509。
S905、在盖帽层5012B上形成保护层505，得到图8B中的(a)所示的结构。
S906、在保护层505上形成光吸收层502，且该光吸收层502在势垒层5012A和盖帽层5012B上的正投影与势垒层5012A和盖帽层5012B中待形成欧姆接触的掺杂区501a和掺杂区501b不交叠，得到图8B中的(b)所示的结构。
S905、采用预设波长的激光对形成有光吸收层502的势垒层5012A和盖帽层5012B进行激光退火处理，以在掺杂区501a形成欧姆接触区域a以及在掺杂区501b形成欧姆接触区域b，得到图8B中的(c)所示的结构。
在具体实施时，用于产生激光的激光器可以为固态激光器、准分子激光器等、脉冲激光器或者连续激光器中的任一项。激光的光斑的形状可以为方形或者圆形等，尺寸从1微米-50毫米，以及光斑的能量密度分布可以为经过匀化后的，也可以为原始的高斯分布；以及光斑的扫描路径可以为图11中的折线型，扫描速度为0-2000毫米/秒，X方向重叠率可以为0-99％。气体环境可以为空气、氮气或者真空环境中的任一项。
S908、去除光吸收层502，得到图8B中的(d)所示的结构。
在具体实施时，可以在对掺杂区激光退火之后，以及在形成栅极之前的任意时刻可去除光吸收层502。
S909、去除保护层505中与掺杂区501a和掺杂区501b对应的区域，得到图8B中的(e)所示的结构。
应理解，此处的保护层505以透光材质为例，因此可以在激光退火之后，去除保护层505中与掺杂区501a和掺杂区501b对应的区域。
S910、在掺杂区501a和掺杂区501b上沉积导电材料，以使导电材料与掺杂区501a和掺杂区501b形成欧姆接触A和欧姆接触B；得到图8B中的(f)所示的结构。
在具体实施时，可以通过磁控溅射或者电子束蒸发等工艺沉积导电材料。导电材料可以是Ti/Al/Ni/Au、Ti/Al/TiN、Ti/Al/W等。进一步的，在沉积导电材料后可以再进行一次退火工艺，退火工艺可以为激光退火或者快速热退火等。
S911、在保护层505上形成栅极506，得到图8B中的(g)所示的结构。
在本申请的另一些可能的实施例中，步骤S911可以替换为：去除保护层505，并在盖帽层5012上形成栅极506，得到图8B中的(h)所示的结构。
实施例3中，在HEMT中的盖帽层5012B上形成保护层505，以及在保护层505上形成光吸收层502，该保护层可以透射部分激光，进而既实现了对HEMT中的掺杂区的激光退火，又可以有效保护掺杂区的材料不被高温分解。以及，在对HEMT中的掺杂区进行激光退火的过程中，光吸收层502可以吸收HEMT中的中除掺杂区之外的其他区域上方的激光，阻止激光向下传递，使得对该其他区域中的温度敏感材料的温度低于其被损坏的临界温度，从而可以减少温度敏感材料所在区域性能恶化的情况。
在本申请的另一些可能的实施例中，上述步骤S903可以替换为对势垒层5012A、盖帽层5012B以及沟道层5011注入第一掺杂剂，以形成相应的掺杂区。也就是说，可以在半导体基底501中的第一半导体层和第二半导体层内形成掺杂区，并对该掺杂区进行激光退火，以及形成欧姆接触。具体的流程与实施例3类似，这里不再赘述。
以及，在本申请的另一些可能的实施例中，可以对半导体基底501中的势垒层5012A、盖帽层5012B以及沟道层5011注入第二掺杂剂(例如，氮离子)，在势垒层5012A、盖帽层5012B以及沟道层5011的两侧形成隔离区，以及在该隔离区上形成光吸收层502，从而该光吸收层502可以吸收隔离区上方的激光，使得隔离区的温度低于其被损坏的临界温度。
本申请实施例还提供了一种电子电路，该电子电路可包括电路板和本申请上述实施例提供的任一种半导体器件，该半导体器件设置在电路板上。由于该电子电路解决问题的原理与前述一种半导体器件相似，因此该电子电路的实施可以参见前述半导体器件的实施，重复之处不再赘述。
本申请实施例还提供了一种功率放大器，该功率放大器可包括电路板和本申请上述实施例提供的任一种半导体器件，该场效应管设置在电路板上。由于该功率放大器解决问题的原理与前述一种半导体器件相似，因此该功率放大器的实施可以参见前述半导体器件的实施，重复之处不再赘述。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (15)

1.一种半导体器件的制备方法，其特征在于，包括：
提供半导体基底，其中所述半导体基底具有待形成欧姆接触的掺杂区；
在所述半导体基底上形成光吸收层，且所述光吸收层在所述半导体基底上的正投影与所述掺杂区不交叠；其中，所述光吸收层的光吸收率大于第一阈值；
采用预设波长的激光对形成有所述光吸收层的所述半导体基底进行激光退火处理，以在所述掺杂区形成欧姆接触区域；
在所述掺杂区上沉积导电材料，以使所述导电材料与所述掺杂区形成欧姆接触。
2.根据权利要求1所述的制备方法，其特征在于，所述光吸收层的禁带宽度小于所述预设波长的激光的光子能量。
3.根据权利要求1或2所述的制备方法，其特征在于，在所述半导体基底上形成光吸收层之前还包括：
在所述半导体基底上形成保护层，所述保护层的光吸收率小于第二阈值，所述第二阈值小于所述第一阈值；
在所述掺杂区上沉积导电材料之前，还包括：
去除所述保护层中与所述掺杂区对应的区域，以使剩余的所述保护层在所述半导体基底上的正投影与所述掺杂区不交叠。
4.根据权利要求3所述的制备方法，其特征在于，所述保护层的禁带宽度大于所述预设波长的激光的光子能量。
5.根据权利要求1或2所述的制备方法，其特征在于，在所述半导体基底上形成光吸收层之前还包括：
在所述半导体基底上形成保护层；
在所述半导体基底上形成光吸收层之后，在采用预设波长的激光对形成有所述光吸收层的所述半导体基底进行激光退火处理之前，还包括：
去除所述保护层中与所述掺杂区对应的区域，以使剩余的所述保护层在所述半导体基底上的正投影与所述掺杂区不交叠。
6.根据权利要求3-5中的任一项所述的制备方法，其特征在于，所述保护层的材料包括氮化铝、氧化铝、或者氧化硅中的任一项。
7.根据权利要求1-6任一项所述的制备方法，其特征在于，所述光吸收层的材料熔点大于所述掺杂区进行激光退火处理时的退火温度。
8.根据权利要求1-7任一项所述的制备方法，其特征在于，所述光吸收层的厚度大于所述预设波长的激光的热扩散深度。
9.根据权利要求1-8任一项所述的制备方法，其特征在于，所述光吸收层的材料包括多晶硅或金属。
10.根据权利要求1-9任一项所述的制备方法，其特征在于，所述半导体基底包括第一半导体层、位于所述第一半导体层上的第二半导体层、以及位于所述第一半导体层和所述第二半导体层两侧的隔离区；所述掺杂区包括N型半导体材料或P型半导体材料；
在所述掺杂区上沉积导电材料，以使所述导电材料与所述掺杂区形成欧姆接触，包括：
在所述掺杂区上沉积导电材料，以形成源极和漏极，且所述源极和所述漏极分别与所述掺杂区形成欧姆接触。
11.根据权利要求10所述的制备方法，其特征在于，所述第一半导体层的材料包括氮化镓，所述第二半导体层的材料包括铝氮化镓、铟铝氮和铟铝镓氮中的任一种。
12.根据权利要求10或11所述的制备方法，其特征在于，所述第一半导体层包括沟道层，所述第二半导体层包括势垒层和盖帽层，且所述盖帽层位于所述势垒层上；
在所述掺杂区上沉积导电材料之后，还包括：
在所述盖帽层上形成栅极。
13.根据权利要求3-11任一项所述的制备方法，其特征在于，所述保护层为栅极介质层；
在所述掺杂区上沉积导电材料之后，还包括：
在所述保护层上形成栅极。
14.根据权利要求12或13所述的制备方法，其特征在于，在采用预设波长的激光对形成有所述光吸收层的所述半导体基底进行激光退火处理之后，在形成所述栅极之前，还包括：
去除所述光吸收层。
15.一种半导体器件，其特征在于，所述半导体器件采用如权利要求1-14任一项所述的制备方法制备。
CN202210590240.6A 2022-05-26 2022-05-26 半导体器件及其制备方法 Pending CN117133642A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210590240.6A CN117133642A (zh) 2022-05-26 2022-05-26 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210590240.6A CN117133642A (zh) 2022-05-26 2022-05-26 半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN117133642A true CN117133642A (zh) 2023-11-28

Family

ID=88858793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210590240.6A Pending CN117133642A (zh) 2022-05-26 2022-05-26 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117133642A (zh)

Similar Documents

Publication Publication Date Title
JP5534701B2 (ja) 半導体装置
US11056572B2 (en) Semiconductor device and method for manufacturing the same
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
US9601638B2 (en) GaN-on-Si switch devices
KR101256466B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
KR20120027988A (ko) 질화갈륨계 반도체소자 및 그 제조방법
JP2007317794A (ja) 半導体装置およびその製造方法
CN104701359B (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
JP2009206123A (ja) Ｈｆｅｔおよびその製造方法
TWI701835B (zh) 高電子遷移率電晶體
CN104659082B (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN103681884A (zh) 半导体器件及其制造方法
KR20120125789A (ko) 질화갈륨계 반도체 소자 및 그 제조 방법
CN117133642A (zh) 半导体器件及其制备方法
JP2004335815A (ja) 炭化珪素ショットキーバリアダイオードの製造方法
JP7413701B2 (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP7047578B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
CN112289683A (zh) 高电子迁移率晶体管及其制造方法
EP2117039B1 (en) Semiconductor devices including shallow inplanted regions and methods of forming the same
US11251295B1 (en) Vertical field effect transistor device and method of fabrication
KR20180059334A (ko) 화합물 반도체 장치 및 그 제조 방법
CN113539822B (zh) 一种垂直电流孔径晶体管制备方法
JP6861914B1 (ja) 半導体装置及び半導体装置の製造方法
CN111092118B (zh) 半导体装置及其制造方法
CN117276331A (zh) 高电子迁移率晶体管装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination