CN103681884A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103681884A
CN103681884A CN201310070533.2A CN201310070533A CN103681884A CN 103681884 A CN103681884 A CN 103681884A CN 201310070533 A CN201310070533 A CN 201310070533A CN 103681884 A CN103681884 A CN 103681884A
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
nitride semiconductor
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310070533.2A
Other languages
English (en)
Inventor
吉冈启
齐藤泰伸
藤本英俊
大野哲也
仲敏行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103681884A publication Critical patent/CN103681884A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供半导体器件及其制造方法。半导体器件具备含有III族元素的第1氮化物半导体层、第2氮化物半导体层、第3氮化物半导体层、绝缘膜、欧姆电极和肖特基电极。第2氮化物半导体层设在第1氮化物半导体层上，带隙大于第1氮化物半导体层。第3氮化物半导体层设在第2氮化物半导体层上。绝缘膜与第3氮化物半导体层相接地设在第3氮化物半导体层上。欧姆电极与第2氮化物半导体层欧姆接触。肖特基电极与第2氮化物半导体层肖特基接触。欧姆电极和肖特基电极之间的第3氮化物半导体层的表面区域，含有与第3氮化物半导体层的构成元素为异种的元素，该元素的浓度高于第3氮化物半导体层的比表面区域还靠第2氮化物半导体层侧的区域。

Description

半导体器件及其制造方法
关联申请
本申请基于2012年9月20日提交的在先日本专利申请第2012-207234号，并要求其优先权，在此作为参照并入其全部内容。
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
由于以地球温暖化为代表的环境污染和资源枯竭的问题等，系统的节能化的重要性正在增大。伴随该动向，在通过实际的设备使用被发电并供给的电能时的电力变换效率的提高带来的节能效果最近很被关注。为了提高电力变换的效率，要求提高用于变换电路中的开关器件的性能。
这样的开关器件使用功率半导体器件，为了提高电力变换电路的性能要求提高功率半导体器件的性能。现在广为使用的硅功率半导体器件的性能，通过近年的技术发展，已到达被作为硅的材料的特性限制的程度。
这样的背景下，近年来，通过将半导体材料换成新的材料，达成功率器件的性能提高这样的研究开发盛行。作为该新材料的有力候补，例举氮化镓系材料。
发明内容
本发明提供漏电流小的半导体器件及其制造方法。
根据实施方式，半导体器件具备含有III族元素的第1氮化物半导体层、含有III族元素的第2氮化物半导体层、含有III族元素的第3氮化物半导体层、绝缘膜、欧姆电极和肖特基电极。上述第2氮化物半导体层设在上述第1氮化物半导体层上，带隙大于上述第1氮化物半导体层的带隙。上述第3氮化物半导体层设在上述第2氮化物半导体层上。上述绝缘膜与上述第3氮化物半导体层相接，设在上述第3氮化物半导体层上。上述欧姆电极与上述第2氮化物半导体层欧姆接触。上述肖特基电极与上述第2氮化物半导体层肖特基接触。上述欧姆电极和上述肖特基电极之间的上述第3氮化物半导体层的表面区域，以高于上述第3氮化物半导体层的比上述表面区域还靠上述第2氮化物半导体层侧的区域的浓度，包含与上述第3氮化物半导体层的构成元素为异种的元素。
根据实施方式，能提供漏电流小的半导体器件及其制造方法。
附图说明
图1是第1实施方式的半导体器件的示意截面图。
图2A～图4B是示出第1实施方式的半导体器件的制造方法的示意截面图。
图5A及图5B是示出第1实施方式的半导体器件的其它制造方法的示意截面图。
图6A及图6B是第1实施方式的变形例的半导体器件的示意截面图。
图7A及图7B是第2实施方式的半导体器件的示意截面图。
具体实施方式
以下，参照附图，对实施方式进行说明。而且，各附图中，对相同要素赋予相同符号。
（第1实施方式）
图1是第1实施方式的半导体器件51的示意截面图。在第1实施方式中，作为半导体器件51，例示出肖特基势垒二极管。
第1实施方式的半导体器件51具有作为第1氮化物半导体层的沟道层3与作为带隙比沟道层3的带隙大的第2氮化物半导体层的势垒层4的异质结构造。
沟道层3在衬底1上间隔着缓冲层2设置，势垒层4设在沟道层3上。
在势垒层4上，设置作为第3氮化物半导体层的盖层5（cap layer）。盖层5也相对于势垒层4形成异质结。盖层5覆盖并保护势垒层4的上表面进行保护。
沟道层3、势垒层4及盖层5是含有III族元素的氮化物半导体层。沟道层3、势垒层4及盖层5，例如包含作为III族元素的镓（Ga）、铝（Al）、铟（In）等，是用InxAlyGa1－x－yN（0≤x≤1，0≤y≤1，x＋y≤1）表示的氮化物半导体。
例如，沟道层3是非掺杂的GaN层，势垒层4是n型AlGaN层，盖层5是n型或非掺杂的GaN层。
在衬底1及缓冲层2中，使用含有III族元素的氮化物半导体的适合于外延生长的材料。衬底1例如可以使用蓝宝石、SiC、Si、GaN等。缓冲层2例如可以使用AlN、AlGaN等。
盖层5如后所述形成于势垒层4的整个面。之后，除去盖层5的一部分，露出势垒层4的一部分。在露出了该势垒层4的部分之上，设有正电极7和负电极8。
正电极7是与势垒层4肖特基接触的肖特基电极。负电极8是与势垒层4欧姆接触的欧姆电极。
正电极7覆盖势垒层4的表面和盖层5的表面的台阶部，正电极7的一部分抵触于盖层5的表面上。负电极8在与正电极7分离的位置覆盖势垒层4的表面和盖层5的表面的台阶部，负电极8的一部分抵触于盖层5的表面上。
在盖层5上、正电极7上及负电极8上，设有绝缘膜6。绝缘膜6是无机膜，例如是氮化硅膜。或者，也可以使用氧化硅膜、氮氧化硅膜作为绝缘膜6。
绝缘膜6与盖层5的表面相接，覆盖并保护盖层5的表面。正电极7的一部分及负电极8的一部分从绝缘膜6露出，连接到未图示的布线层。
在沟道层3和势垒层4的异质结构造中，势垒层4的晶格常数比沟道层3的晶格常数小，所以在势垒层4发生弯曲。通过基于该弯曲的压电效应，在势垒层4内产生压电极化，在沟道层3的与势垒层4的界面附近分布二维电子气。该二维电子气为肖特基势垒二极管的正电极7和负电极8间的电流路径。通过正电极7和势垒层4的接合（结）而产生的肖特基势垒，得到二极管的整流作用。
实施方式的半导体器件51例如适合于电力变换用途的功率器件。在功率器件中，在耐压和导通电阻之间，有由元件材料决定的折中的关系。根据实施方式，通过使用带隙比硅宽的氮化物半导体，能比硅改善由材料决定的耐压和导通电阻的折中关系，低导通电阻化及高耐压化是可能的。
而且，根据实施方式，在正电极7和负电极8之间与绝缘膜6相接的盖层5的表面区域，通过离子注入法，注入与盖层5的构成元素为异种或同种的元素。在图中，用虚线示意性地表示被离子注入的元素分布的区域9。
被离子注入的盖层5的表面区域，是距离盖层5和绝缘膜6的界面例如为2～20nm程度的深度的区域。
盖层5的构成元素例如是镓（Ga）、铝（Al）、铟（In）、氮（N）等，与注入到盖层5的表面区域中的盖层5的构成元素为异种的元素，例如是硼B、氩（Ar）、铁（Fe）、氟（F）、氯（Cl）等。
上述异种元素限制注入到盖层5的表面区域，未到达盖层5之下的势垒层4。而且，在离子注入后，不进行使注入的元素扩散的退火。
因此，在盖层5的厚度方向上，上述异种元素的浓度变化，盖层5的表面区域的异种元素浓度比盖层5的表面区域之下的势垒层4侧的区域的异种元素浓度还高。在盖层5的表面区域之下的区域，基本不含通过离子注入法注入的上述异种元素。
而且，在盖层5中，虽然含有成膜时的原料带来的异种元素（例如碳、氢等），但这些元素的浓度在厚度方向上基本不变。
而且，如后所述，在盖层5上形成了绝缘膜6之后，从绝缘膜6的上表面侧进行离子注入。通过此时的注入深度控制的偏差，含有上述异种元素的区域，夹着盖层5和绝缘膜6的界面而扩散并分布到盖层5的表面区域及绝缘膜6的盖层5侧的区域。
在被离子注入的区域9，因元素被打入时的冲击，盖层5的结晶及在盖层5和绝缘膜6的界面存在的成为阶跃传导的原因的界面能级被破坏，成为具有高的绝缘性的区域。因而，能大幅降低正电极7和负电极8之间的通过盖层5和绝缘膜6的界面的漏电流。
在沟道层3及势垒层4中不离子注入，沟道层3及势垒层4具有高的结晶性。因此，电流路径（二维电子气）不受离子注入的影响，肖特基势垒二极管的导通电阻不受离子注入的影响。
而且，通过破坏在盖层5和绝缘膜6的界面存在的界面能级，能抑制在施加高电压时电子被上述界面能级捕捉而使导通电阻增加的现象（电流崩溃现象）。
在盖层5的表面区域不限于注入与盖层5的构成元素为异种的元素，也可以注入与盖层5的构成元素为同种的元素。这种情况下，在被离子注入的区域9中，也因打入元素时的冲击，盖层5的结晶及在盖层5和绝缘膜6的界面存在的界面能级被破坏，成为具有高的绝缘性的区域。因而，能大幅降低正电极7和负电极8之间的通过盖层5和绝缘膜6的界面的漏电流。而且，也能抑制电流崩溃现象。
作为与盖层5的构成元素为同种的元素例如氮（N），通过离子注入被注入到盖层5的表面区域中。氮被限制注入到盖层5的表面区域中，所以盖层5的表面区域的氮浓度变得高于比该表面区域还靠势垒层4侧的区域的氮浓度。
因此，在盖层5的表面区域，III族元素（例如Ga）和氮的组成比，从成膜时的组成比发生变化。在正电极7和负电极8之间与绝缘膜6相接的盖层5的表面区域的III族元素与氮的键合（Ga－N键合）数，变得少于比盖层5的表面区域还靠势垒层4侧的区域的III族元素与氮的键合（Ga－N键合）数。
能通过例如XPS（X-ray Photoelectron Spectroscopy）法，分析Ga－N键合峰的半值宽度和峰强度，从而检测出盖层5的Ga－N键合数。
在XPS法中，对样品表面照射X线，检测所放出的光电子。放出的光电子是作为对象的原子的内壳电子所引起的，其能量按每个元素确定，所以通过对通过X线照射而放出的光电子的能量分布进行测定，能得到与样品表面的元素的种类、存在量、化学键合状态有关的见解。
接着，参照图2A～图4B，对第1实施方式的半导体器件51的制造方法进行说明。
在衬底1上，如图2A所示，通过例如MOCVD（metal organic chemicalvapor deposition）法，依次外延生长缓冲层2、沟道层3、势垒层4及盖层5。
在形成盖层5之后，如图2B所示，刻蚀盖层5的一部分来形成凹部21。通过例如使用氯系气体的RIE（Reactive Ion Etching）法，到势垒层4的厚度方向的中途为止进行刻蚀。在凹部21的底部，势垒层4露出。
在凹部21内，如图3A所示，形成作为欧姆电极的负电极8。负电极8例如是在凹部21的内壁形成的钛膜和形成在该钛膜上的铝膜的叠层膜。
用将未图示的抗蚀剂膜作为掩膜的蒸镀法形成该叠层膜后，将叠层膜的不要部分与抗蚀剂膜一起除去（举离），在凹部21内残留叠层膜作为负电极8。
之后，例如基于RTA（Rapid Thermal Annealing）法的750℃的退火进行30秒期间。通过该退火，降低负电极8和势垒层4的接触电阻，负电极8与势垒层4欧姆接触。
形成负电极8之后，如图3B所示，将盖层5的其他一部分刻蚀来形成凹部22。例如，通过使用了氯系气体的RIE法，到势垒层4的厚度方向的中途为止进行刻蚀。在凹部22的底部，势垒层4露出。
在凹部22内，如图4A所示，形成作为肖特基电极的正电极7。正电极7是例如在凹部22的内壁形成的镍膜和形成在该镍膜上的金膜的叠层膜。
用将未图示的抗蚀剂膜作为掩膜的蒸镀法形成该叠层膜后，将叠层膜的不要部分与抗蚀剂膜一起除去（举离），在凹部22内残留叠层膜作为正电极7。
在得到负电极8和势垒层4的欧姆接触的退火之后，形成正电极7。因此，通过得到负电极8和势垒层4的欧姆接触的退火，正电极7和势垒层4不欧姆接触，正电极7和势垒层4的肖特基接触被维持。
而且，凹部22也可以如图6A所示到达沟道层3，正电极7也可以与沟道层3肖特基接触。
形成正电极7后，如图4B所示，在盖层5上、正电极7上及负电极8上形成绝缘膜6。通过例如CVD（Chemical Vapor Deposition）法形成氮化硅膜作为绝缘膜6。
形成绝缘膜6后，从绝缘膜6的上表面侧，在正电极7和负电极8之间与绝缘膜6相接的盖层5的表面区域，通过离子注入法来注入上述的元素。
这样一来，如图1所示，在盖层5的表面区域及其表面区域相邻的绝缘膜6的与盖层5的界面侧的区域，通过离子注入，形成结晶及界面能级被破坏的区域9。
而且，也可以如图5A所示，在形成绝缘膜6前，在盖层5的表面区域中离子注入上述元素，之后，如图5B所示，形成绝缘膜6。
这种情况下，如图5B所示，被离子注入的区域9，虽然形成于盖层5的表面，但不形成于绝缘膜6。
在离子注入后不进行退火。然后，根据实施方式，在得到负电极8和势垒层4的欧姆接触的退火之后，在盖层5的表面区域进行离子注入。因此，被离子注入的元素不因退火而扩散。因而，注入的元素被限制在盖层5的表面区域，对电流路径的形成做出贡献的沟道层3及势垒层4不受离子注入的影响，结晶性不受损，不招致导通电阻的增大。
被离子注入的区域9不限于跨正电极7和负电极8之间的盖层5的表面区域的整个面来形成。被离子注入的区域9也可以如图6B所示，选择性地形成于正电极7附近的盖层5的表面区域和负电极8附近的盖层5的表面区域。
这种情况下，能对通过盖层5和绝缘膜6的界面的电流漏电路径的一部分，赋予结晶及界面能级的破坏带来的高的绝缘性。而且，成为电流崩溃现象的原因的高电压施加时的电子的捕获，在电极附近容易发生，所以电极附近的界面能级的破坏对于电流崩溃现象的抑制是有效的。
根据以上说明的第1实施方式，能提供不使对导通时的电流路径的形成做出贡献的沟道层3及势垒层4的性能劣化，且漏电流小的肖特基势垒二极管。
（第2实施方式）
图7A是第2实施方式的半导体器件61的示意截面图。在第2实施方式中，作为半导体器件61，例示出肖特基栅极晶体管。
第2实施方式的半导体器件61，作为欧姆电极设有漏电极11和源电极12，作为肖特基电极设有栅电极13这点，与第1实施方式的半导体器件（肖特基二极管）51不同。
有时在第2实施方式的半导体器件61中，对与第1实施方式的半导体器件51相同的要素赋予相同符号，并省略其详细说明。
第2实施方式的半导体器件61具有作为第1氮化物半导体层的沟道层3与带隙比沟道层3的带隙大的作为第2氮化物半导体层的势垒层4的异质结构造。
沟道层3间隔着缓冲层2设置在衬底1上，势垒层4设在沟道层3上。在势垒层4上，设有作为第3氮化物半导体层的盖层5。
与第1实施方式一样在势垒层4的整个面形成盖层5之后，将一部分除去。在除去了盖层5的一部分的凹部内，设置漏电极11、源电极12及栅电极13。
漏电极11、源电极12及栅电极13相互分离，在漏电极11和源电极12之间设有栅电极13。
漏电极11、源电极12及栅电极13分别覆盖势垒层4的表面和盖层5的表面的台阶部，各电极11、12、13的一部分抵触于盖层5的表面上。
在盖层5上、漏电极11上、源电极12上及栅电极13上，设有绝缘膜6。绝缘膜6例如是氮化硅膜。
绝缘膜6与盖层5的表面相接，覆盖并保护盖层5的表面。各电极11、12、13的一部分从绝缘膜6露出，连接到未图示的布线层。
在第2实施方式中，分布在沟道层3的与势垒层4的界面附近的二维电子气，为肖特基栅极晶体管的电流路径。通过控制施加在栅电极13上的栅极电压，栅电极13下的二维电子气浓度增減，能控制漏电极11和源电极12之间流动的电流。
在第2实施方式中，也在各电极间与绝缘膜6相接的盖层5的表面区域，通过离子注入法，注入与盖层5的构成元素为异种或同种的元素。即，于在源电极12和栅电极13之间与绝缘膜6相接的盖层5的表面区域、及在栅电极13和漏电极11之间与绝缘膜6相接的盖层5的表面区域，形成被离子注入的区域9。
与盖层5为异种或同种的元素，限制注入到盖层5的表面区域，不到达盖层5之下的势垒层4。而且，在离子注入后，不进行使注入的元素扩散的退火。
在盖层5上形成绝缘膜6后，从绝缘膜6的上表面侧进行离子注入的情况下，因此时的注入深度控制的偏差，离子注入区域9夹着盖层5和绝缘膜6的界面而扩展并分布到盖层5的表面区域及绝缘膜6的在盖层5侧的区域。
或者，在形成绝缘膜6前在盖层5的表面区域进行离子注入的情况下，不在绝缘膜6形成离子注入区域9。
在第2实施方式中，也在被离子注入的区域9，因元素被打入时的冲击，盖层5的结晶及在盖层5和绝缘膜6的界面存在的界面能级被破坏，成为具有高的绝缘性的区域。因而，能大幅减少在栅电极13和漏电极11间及在栅电极13和源电极12间的通过盖层5和绝缘膜6的界面的漏电流。
不在沟道层3及势垒层4进行离子注入，沟道层3及势垒层4具有高的结晶性。因此，电流路径（二维电子气）不受离子注入的影响，肖特基栅极晶体管的导通电阻不受离子注入的影响。
而且，在盖层5和绝缘膜6的界面存在的界面能级被破坏，从而能抑制施加高电压时的电流崩溃现象。
在第2实施方式中，也在欧姆电极的退火之后，形成肖特基电极，进而在之后，在盖层5的表面区域进行离子注入。
即，形成漏电极11和源电极12之后，通过退火，得到漏电极11和势垒层4的欧姆接触，得到源电极12和势垒层4的欧姆接触。
之后，形成栅电极13，所以得到欧姆电极和势垒层4的欧姆接触，从而栅电极13和势垒层4不欧姆接触，维持栅电极13和势垒层4的肖特基接触。
而且，离子注入的元素不通过上述退火而扩散。因而，注入的元素限制于盖层5的表面区域，对电流路径的形成做出贡献的沟道层3及势垒层4不受离子注入的影响，不破坏结晶性，不招致导通电阻的增大。
而且，在第2实施方式中，被离子注入的区域9也不限于跨欧姆电极和肖特基电极之间的盖层5的表面区域的整个面来形成。被离子注入的区域9如图7B所示，例如，也可以选择性地形成于栅电极13附近的盖层5的表面区域和漏电极11附近的盖层5的表面区域。
以上，虽然说明了本发明的几个实施方式，但这些实施方式只是作为例子而提示的，无意于限定发明的范围。这些新的实施方式，能以其他各种形态实施，在不脱离发明的要旨的范围内，可以进行各种省略、置换、变更。这些实施方式及其变化，都包含在发明的范围和主旨内，而且包含在与权利要求所记载的发明等同的范围内。而且，上述各实施方式可以相互组合来实施。

Claims (20)

1.一种半导体器件,其特征在于，具备:
第1氮化物半导体层，含有III族元素；
第2氮化物半导体层，设在上述第1氮化物半导体层上，带隙大于上述第1氮化物半导体层的带隙，含有III族元素；
第3氮化物半导体层，设在上述第2氮化物半导体层上，含有III族元素；
绝缘膜，与上述第3氮化物半导体层相接，设在上述第3氮化物半导体层上；
欧姆电极，与上述第2氮化物半导体层欧姆接触；及
肖特基电极，与上述第2氮化物半导体层肖特基接触；
上述欧姆电极和上述肖特基电极之间的上述第3氮化物半导体层的表面区域，以高于上述第3氮化物半导体层的比上述表面区域还靠上述第2氮化物半导体层侧的区域的浓度，含有与上述第3氮化物半导体层的构成元素为异种的元素。
2.根据权利要求1记载的半导体器件，其中，
上述异种的元素是硼、氩、铁、氟或氯。
3.根据权利要求1记载的半导体器件，其中，
含有上述异种的元素的区域，夹着上述第3氮化物半导体层和上述绝缘膜的界面，向上述第3氮化物半导体层的上述表面区域及上述绝缘膜的上述第3氮化物半导体层侧的区域扩展。
4.根据权利要求1记载的半导体器件，其中，
上述欧姆电极和上述肖特基电极之间的上述第3氮化物半导体层的表面区域的上述III族元素与氮的键合数，少于上述第3氮化物半导体层的比上述表面区域还靠上述第2氮化物半导体层侧的区域的上述III族元素与氮的键合数。
5.根据权利要求4记载的半导体器件，其中，
上述第3氮化物半导体层的上述表面区域的氮浓度，高于比上述表面区域还靠上述第2氮化物半导体层侧的上述区域的氮浓度。
6.根据权利要求1记载的半导体器件，其中，
上述绝缘膜是氮化硅膜、氧化硅膜或氮氧化硅膜。
7.根据权利要求1记载的半导体器件，其中，
上述第1氮化物半导体层、上述第2氮化物半导体层及上述第3氮化物半导体层，用InxAlyGa1－x－yN表示，其中，0≤x≤1，0≤y≤1，x＋y≤1。
8.根据权利要求1记载的半导体器件，其中，
上述半导体器件是具有正电极作为上述肖特基电极、并具有负电极作为上述欧姆电极的肖特基势垒二极管。
9.根据权利要求1记载的半导体器件，其中，
上述半导体器件是具有漏电极及源电极作为上述欧姆电极、并具有设置在上述漏电极和上述源电极之间的的栅电极作为上述肖特基电极的肖特基栅极晶体管。
10.一种半导体器件，其特征在于，具备：
第1氮化物半导体层，含有III族元素；
第2氮化物半导体层，设在上述第1氮化物半导体层上，带隙大于上述第1氮化物半导体层的带隙，含有III族元素；
第3氮化物半导体层，设在上述第2氮化物半导体层上，含有III族元素；
绝缘膜，与上述第3氮化物半导体层相接，设在上述第3氮化物半导体层上；
欧姆电极，与上述第2氮化物半导体层欧姆接触；及
肖特基电极，与上述第2氮化物半导体层肖特基接触；
上述欧姆电极和上述肖特基电极之间的上述第3氮化物半导体层的表面区域的上述III族元素与氮的键合数，少于上述第3氮化物半导体层的比上述表面区域还靠上述第2氮化物半导体层侧的区域的上述III族元素与氮的键合数。
11.根据权利要求10记载的半导体器件，其中，
上述第3氮化物半导体层的上述表面区域的氮浓度，高于比上述表面区域还靠上述第2氮化物半导体层侧的上述区域的氮浓度。
12.根据权利要求10记载的半导体器件，其中，
上述绝缘膜是氮化硅膜、氧化硅膜或氮氧化硅膜。
13.根据权利要求10记载的半导体器件，其中，
上述第1氮化物半导体层、上述第2氮化物半导体层及上述第3氮化物半导体层，用InxAlyGa1－x－yN表示，其中，0≤x≤1，0≤y≤1，x＋y≤1。
14.根据权利要求10记载的半导体器件，其中，
上述半导体器件是具有正电极作为上述肖特基电极、并具有负电极作为上述欧姆电极的肖特基势垒二极管。
15.根据权利要求10记载的半导体器件，其中，
上述半导体器件是具有漏电极及源电极作为上述欧姆电极、并具有设置在上述漏电极和上述源电极之间的的栅电极作为上述肖特基电极的肖特基栅极晶体管。
16.一种半导体器件的制造方法，其特征在于，具备以下工序：
在含有III族元素的第1氮化物半导体层上，形成带隙大于上述第1氮化物半导体层的带隙、含有III族元素的第2氮化物半导体层；
在上述第2氮化物半导体层上，形成含有III族元素的第3氮化物半导体层；
在上述第3氮化物半导体层上，形成与上述第3氮化物半导体层相接的绝缘膜；
形成与上述第2氮化物半导体层欧姆接触的欧姆电极；
形成与上述第2氮化物半导体层肖特基接触的肖特基电极；及
在上述第3氮化物半导体层的表面区域，通过离子注入法，注入与上述第3氮化物半导体层的构成元素为异种或同种的元素。
17.根据权利要求16记载的半导体器件的制造方法，其中，
还具备在形成了上述欧姆电极之后进行退火的工序；
上述退火之后，形成上述肖特基电极。
18.根据权利要求16记载的半导体器件的制造方法，其中，
还具备在形成了上述欧姆电极之后进行退火的工序；
上述退火之后，在上述第3氮化物半导体层的上述表面区域，注入上述元素。
19.根据权利要求16记载的半导体器件的制造方法，其中，
在上述第3氮化物半导体层上形成了上述绝缘膜之后，在将上述第3氮化物半导体层和上述绝缘膜的界面夹着的上述第3氮化物半导体层的上述表面区域及上述绝缘膜的上述第3氮化物半导体层侧的区域注入上述元素。
20.根据权利要求16记载的半导体器件的制造方法，其中，
在上述第3氮化物半导体层上形成上述绝缘膜之前，在上述第3氮化物半导体层的上述表面区域注入上述元素。
CN201310070533.2A 2012-09-20 2013-03-06 半导体器件及其制造方法 Pending CN103681884A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-207234 2012-09-20
JP2012207234A JP5777586B2 (ja) 2012-09-20 2012-09-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN103681884A true CN103681884A (zh) 2014-03-26

Family

ID=50273574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310070533.2A Pending CN103681884A (zh) 2012-09-20 2013-03-06 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US8963204B2 (zh)
JP (1) JP5777586B2 (zh)
CN (1) CN103681884A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6198039B2 (ja) * 2013-04-12 2017-09-20 住友電工デバイス・イノベーション株式会社 半導体装置
CN105453272B (zh) * 2013-08-19 2020-08-21 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
CN104465795B (zh) * 2014-11-19 2017-11-03 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
CN105789296B (zh) * 2015-12-29 2019-01-25 中国电子科技集团公司第五十五研究所 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法
CN113270478B (zh) * 2021-04-23 2023-02-17 北京大学深圳研究生院 化合物半导体续流功率晶体管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
US20090200576A1 (en) * 2008-02-13 2009-08-13 Kabushiki Kaisha Toshiba Semiconductor device
JP2010171416A (ja) * 2008-12-26 2010-08-05 Furukawa Electric Co Ltd:The 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
US7800116B2 (en) * 2007-03-29 2010-09-21 Panasonic Corporation Group III-nitride semiconductor device with a cap layer
CN101840938A (zh) * 2009-02-18 2010-09-22 万国半导体有限公司 氮化镓异质结肖特基二极管
JP2011146613A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3097637B2 (ja) 1997-12-08 2000-10-10 日本電気株式会社 半導体装置及びその製造方法
JP4221697B2 (ja) * 2002-06-17 2009-02-12 日本電気株式会社 半導体装置
JP2007329350A (ja) 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2007335736A (ja) * 2006-06-16 2007-12-27 New Japan Radio Co Ltd 窒化物半導体装置
US20090321787A1 (en) * 2007-03-20 2009-12-31 Velox Semiconductor Corporation High voltage GaN-based heterojunction transistor structure and method of forming same
JP2010258148A (ja) 2009-04-23 2010-11-11 Sharp Corp 化合物半導体素子
JP5209018B2 (ja) 2010-09-30 2013-06-12 株式会社東芝 窒化物半導体装置
JP5418482B2 (ja) 2010-12-08 2014-02-19 富士通株式会社 化合物半導体積層構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
US7800116B2 (en) * 2007-03-29 2010-09-21 Panasonic Corporation Group III-nitride semiconductor device with a cap layer
US20090200576A1 (en) * 2008-02-13 2009-08-13 Kabushiki Kaisha Toshiba Semiconductor device
JP2010171416A (ja) * 2008-12-26 2010-08-05 Furukawa Electric Co Ltd:The 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
CN101840938A (zh) * 2009-02-18 2010-09-22 万国半导体有限公司 氮化镓异质结肖特基二极管
JP2011146613A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP5777586B2 (ja) 2015-09-09
JP2014063830A (ja) 2014-04-10
US20140077263A1 (en) 2014-03-20
US8963204B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
TWI701715B (zh) N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
US8969921B2 (en) Semiconductor device and manufacturing method thereof
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
TWI473265B (zh) 帶有改良型終止結構的氮化鎵半導體裝置
JP5841417B2 (ja) 窒化物半導体ダイオード
CN112017957A (zh) 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
CN109004033B (zh) 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
CN107004705A (zh) 具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管
US20090050938A1 (en) Mis gate structure type hemt device and method of fabricating mis gate structure type hemt device
CN103681884A (zh) 半导体器件及其制造方法
JP2007329350A (ja) 半導体装置
CN107680999B (zh) 高功率半导体元件
JP2011165777A (ja) 窒化ガリウム半導体装置及びその製造方法
WO2013054431A1 (ja) 半導体装置及びその製造方法、電源装置
WO2023273900A1 (zh) 一种低动态电阻增强型GaN器件
JP2010258313A (ja) 電界効果トランジスタ及びその製造方法
JP2018125500A (ja) 半導体装置及びその製造方法
JP2014209540A (ja) 半導体装置およびその製造方法
JP5827529B2 (ja) 窒化物半導体装置およびその製造方法
US10497572B2 (en) Method for manufacturing semiconductor device
JP2011142358A (ja) 窒化物半導体装置
JP4038814B2 (ja) 半導体装置および電界効果トランジスタ
CN113594232A (zh) 一种多插指埋栅结构的增强型高压hemt器件及其制备方法
JP2007165590A (ja) 窒化物半導体装置
JP5304134B2 (ja) 窒化物半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326