CN107004705A - 具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管 - Google Patents

具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管 Download PDF

Info

Publication number
CN107004705A
CN107004705A CN201580061572.3A CN201580061572A CN107004705A CN 107004705 A CN107004705 A CN 107004705A CN 201580061572 A CN201580061572 A CN 201580061572A CN 107004705 A CN107004705 A CN 107004705A
Authority
CN
China
Prior art keywords
photon
hemt
drain
area
ohmic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580061572.3A
Other languages
English (en)
Other versions
CN107004705B (zh
Inventor
陈敬
李百奎
唐曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong University of Science and Technology HKUST
Original Assignee
Hong Kong University of Science and Technology HKUST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong University of Science and Technology HKUST filed Critical Hong Kong University of Science and Technology HKUST
Publication of CN107004705A publication Critical patent/CN107004705A/zh
Application granted granted Critical
Publication of CN107004705B publication Critical patent/CN107004705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Abstract

本申请提供了一种利用来自片上光子源的光子对GaN电子器件中的深陷阱进行抽吸的技术。在各个实施例中，利用配置为在高电子迁移率晶体管操作期间产生光子的片上集成光子源来提供对GaN高电子迁移率晶体管中的深陷阱进行光学抽吸的方法。在一个方面中，片上光子源为SoH‑LED。在各个附加的实施例中，提供了将光子源集成在高电子迁移率晶体管的漏电极中的集成方案，从而将具有欧姆漏极的常规高电子迁移率晶体管转化为具有混合光子欧姆漏极(POD)的晶体管、简称为POD晶体管或PODFET。

Description

具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管 的深陷阱中的电子脱陷的晶体管
相关申请的交叉引用
本专利合作条约(PCT)国际申请要求于2014年11月14日提交的题为“用于使用片上光源对HEMT中的深陷阱进行光学抽吸的方法”的美国临时专利申请No.62/123,325以及于2015年6月22日提交的题为“具有光子欧姆漏极的晶体管(POD晶体管，PODFET)”的美国临时专利申请No.62/230.998的优先权。上述申请的全部内容通过引用方式并入本文中。
技术领域
本公开一般地涉及用于使用来自晶体管的片上光子源或光子欧姆漏极的光子来使电子从高电子迁移率晶体管(HEMT)中的深陷阱脱陷的方法。
背景技术
在硅(Si)上氮化镓(GaN)异质结构器件中，载流子陷阱是不可避免的。当载流子用于高电压电源开关应用时，随着位于半导体的表面、电介质与半导体之间的界面以及半导体的主体部分处的区域中的电场增大，载流子会被捕获在上述区域中，随后，随着上述区域中的电场减小载流子开始脱陷。这些区域在本文中分别称为表面陷阱和体陷阱。就使电子或空穴从陷阱中脱陷而达到导电或价态所需的能量远大于特征热能kT(其中，k为玻尔兹曼常数，T为温度)的这一意义而言，认为表面陷阱和体陷阱均是“深”陷阱。例如，在氮化镓或氮化铝镓表面处的悬空键或自然氧化物会导致表面陷阱的形成，而对于实现高阻断电压而言所必不可少的缺陷/位错或补偿掺杂(例如，碳掺杂)可以用作体陷阱。
当在半导体平台上制作的器件经历动态操作时，载流子俘获和脱陷过程引出了额外的开关或传导损耗，导致大的功率损耗和严重的器件不稳定性。例如，当电子的脱陷速度慢于器件的开关速度(发生在深陷阱情况下)时，被俘获的电子会降低器件的动态性能，导致诸如阈值电压(Vth)不稳定性和动态导通电阻Ron的增大、被称作“电流崩塌”现象之类的负面效应。因此，对III族氮化物半导体的优越材料性质的充分利用受到了在现有技术的外延样本中也无法避免的电子/空穴陷阱的阻碍。因此，当能够抑制或消除深陷阱的影响时，将会显著增强基于III族氮化物半导体异质结构的具有肖特基栅或金属绝缘物半导体(MIS)栅或金属氧化物半导体(MOS)栅的用于大功率射频(RF)/微波电子和/或高压电力电子的高电子迁移率晶体管(HEMT)的性能。
附图说明
参照以下附图描述了主题公开的非限制性和非穷举性的实施例，其中除非另有指定，各个图中所有相同附图标记均指代相同部件。
图1展示了根据本文所述各个方面和实施例的处于关断状态下的HEMT的示意性截面。
图2展示了根据本文所述一个或多个实施例的具有片上光子源的集成HEMT器件的示意性截面。
图3展示了可用作根据本文所述各个方面和实施例的所公开的集成HEMT器件的片上光子源的Ni/Au-AlGaN/GaN-on-Si异质结肖特基(Schottky-on-heterojunction)发光二极管(SoH-LED)的示例的示意性截面。
图4展示了根据本文所述一个或多个附加实施例的具有作为片上光子源的集成SoH-LED的HEMT器件的示例。
图5展示了根据本文所述各个方面和实施例的HEMT器件的示意性截面，该截面示出由关断状态的高漏极偏压引起的电子被俘获于表面陷阱和体陷阱中。
图6展示了HEMT器件的另一示意性截面，其示出了在从片上集成SoH-LED产生的光子的协助下电子从深陷阱脱陷。
图7至图8提供了示例HEMT在关断状态高漏极偏压应力前后的转移特性和输出特性。
图9至图10提供了在关断状态高漏极偏压应力和随后的恢复期间施加到集成HEMT和SoH-LED的电压序列以及在SoH-LED接通和未接通的情况下所测量的漏极电流恢复曲线。
图11展示了根据本文所述各个方面和实施例的集成HEMT器件的示意性截面，该截面示出当对HEMT器件施加高正衬底偏压应力时由高正衬底偏压应力引起的电子被俘获到沟道或体陷阱中。
图12展示了集成HEMT的另一示意性截面，其示出了在从片上集成SoH-LED产生的光子的协助下电子从体陷阱脱陷。
图13至图14提供了在正衬底偏压应力和后续恢复期间施加到集成HEMT和SoH-LED的电压序列，以及在应力之前和应力后恢复期间的转移曲线。
图15提供了在SoH-LED未开启以及以不同的持续时间保持开启的情况下当电子从体深陷阱脱陷时转移曲线的阈值电压的恢复。
图16展示了根据本文所述各个方面和实施例的示例PODFET的截面图。
图17示出了根据本文所述各个方面和实施例的PDFET的工作原理、施加到光子漏极上的有效偏压、以及光子产生并传播以便抽吸被俘获的电子的过程。
图18展示了根据本文所述各个方面和实施例的其中通过等离子体(比如氟)处理来调制光子漏极与欧姆漏极之间的沟道电阻的另一示例PODFET的截面图。
图19示出当在势垒层的处于光子漏极区与欧姆漏极区之间的部分中使用氟等离子体处理增大Rch-POD时针对从PODFET的光子漏极产生的光子而进行的阈值电压/电流的调制。
图20展示了根据本文所述各个其他方面和实施例的在光子漏极与欧姆漏极之间的沟道电阻通过离子(比如氟)注入而受到调制的另一示例PODFET的截面图。
图21展示了根据本文所述各个其他方面和实施例的在光子漏极与欧姆漏极之间的沟道电阻通过局部凹陷而受到调制的另一示例PODFET的截面图。
图22展示了根据本文所述各个其他方面和实施例的光子漏极由pn或pin结形成的另一示例PODFET的截面图。
图23展示了根据本文所述各个方面和实施例的可用作PODFET的光子漏极区的可能pn和pin结的截面图。
图24展示了根据本文所述各个其他方面和实施例的光子漏极由pn或pin结形成且在光子漏极与欧姆漏极之间的沟道电阻通过等离子体(比如氟)处理而受到调制的另一示例PODFET的截面图。
图25展示了根据本文所述各个其他方面和实施例的光子漏极由pn或pin结形成且在光子漏极与欧姆漏极之间的沟道电阻通过离子(比如氟)注入而受到调制的另一示例PODFET的截面图。
图26展示了根据本文所述各个其他方面和实施例的光子漏极由pn或pin结形成且在光子漏极与欧姆漏极之间的沟道电阻通过势垒层的部分凹陷而受到调制的另一示例PODFET的截面图。
图27示出根据各个实施例的PODFET的各种示例顶视图构造。
图27展示了根据本文所述各个其他方面和实施例的另一示例PODFET的截面图。
图29至图31分别展示了MIS-PODFET和具有欧姆漏极的常规MIS-HEMT的示范PODFET和光子发射图像的照片、转移曲线、输出曲线和关断状态漏极漏电流曲线。
图32至图33提供了对PODFET和具有欧姆漏极的传统MIS-HEMT的关态应力和后续的关断至接通切换(软切换)特性的测量序列进行描绘的曲线图，以评价动态导通电阻和达至600V的动态导通电阻恶化。
图34展示了根据本文所述的方面和实施例的用于使用片上光子源对HEMT中的深陷阱进行光子抽吸的一个示例方法的高级流程图。
图35展示了根据本文所述的方面和实施例的用于使用光子欧姆漏极从HEMT的深陷阱抽吸电子的一个示例方法的高级流程图。
具体实施方式
参照附图描述本公开各个方面或特征，其中始终使用相同附图标记来指代相同元件。在本说明书中，为了对主题公开提供透彻理解，阐述了许多具体细节。然而，应当理解，可以在没有这些具体细节的情况下或者利用其它方法、部件、材料等来实践本公开的某些方面。在其它示例中，以框图形式示出了已知的结构和装置，以有利于描述主题公开内容。
通过介绍的方式，本文公开的主题涉及这样的晶体管，其具有片上集成光子源或光子欧姆漏极，以促进电子从晶体管的深陷阱脱陷，从而使动态器件操作期间的深陷阱影响最小化。术语“动态”器件操作是指高频切换晶体管的接通和关断。在各种实施例中，提供了使用片上光子来加速电子脱陷从而改善GaN基横向异质结功率器件(例如HEMT)的动态性能的方法。在一个方面中，片上光子源包括异质结肖特基发光二极管(SoH-LED)。通过片上SoH-LED光子可以有效协助电子从表面陷阱和体陷阱两者脱陷，这通过AlGaN/GaN HEMT中的Ron(导通电阻)和Vth(阈值电压)的加速恢复过程而得到证实。
在其它实施例中，提供了用于使深陷阱的影响最小化的技术，其将光子源无缝集成到横向GaN异质结功率晶体管的漏极端子中。当功率晶体管经历高电流接通状态时，可以同步开启光子源。光子漏极和欧姆漏极一起形成了混合光子欧姆漏极(POD)，本文将其称为POD晶体管或POD场效应晶体管(PODFET)。
POD由光子产生区(光子漏极)和欧姆区(欧姆漏极)构成。欧姆漏极电连接到晶体管沟道。光子漏极的阳极与欧姆漏极电短接，而光子漏极的阴极由光子漏极的阳极下方的沟道提供。光子区的阳极与阴极之间的有效偏压是通过本征沟道电流以及由光子漏极与欧姆漏极之间的沟道电阻和欧姆漏极的接触电阻构成的本征电阻而自发地产生的。
PODFET中的光子产生与沟道电流被同时切换为开启/关闭。因此，PODFET是一种紧凑结构，其可以在功率切换期间以与沟道电流同步的方式实现光子自产生和深陷阱光子抽吸的功能，因而消除了任何外围控制电路。
现在参见附图，图1展示了HEMT 100的示意性截面，其示出了位于势垒表面的栅极边缘、接入区(access region)中的沟道/缓冲层、漏极端子下方的缓冲层处的电子陷阱。HEMT 100包括其上形成有异质结构的衬底102，该异质结构包括作为沟道/缓冲层104的第一半导体材料和作为势垒层108的第二半导体材料。沟道/缓冲层104形成在衬底上并与其邻接，势垒层108形成在沟道/缓冲层104上并与其邻接。沟道层104包括具有第一能带隙的半导体材料，势垒层108包括具有比第一能带隙大的第二能带隙的半导体材料。
在各种实施例中，用于沟道/缓冲层104和势垒层108的半导体材料为III族氮化物(例如GaN、AlGaN、InAlN等)。在示例性实施例中，沟道/缓冲层104包括GaN(例如，具有大约3.4eV的带隙)，势垒层包括AlGaN(例如，具有从约3.4eV至约6.1eV的带隙)。衬底102的材料可以改变。在一个方面中，衬底102包括硅。其它合适的衬底102材料可以包括但不限于蓝宝石(Al2O3)和碳化硅(SiC)。
异质结构还包括由于用于沟道层104和势垒层108的两种材料的极化的对比度而形成在沟道层104与势垒层108之间的界面(本文称其为“异质界面”)处的2DEG沟道106。在一个方面中，2DEG 106在异质界面处具有大约1013cm-2的密度以及在室温下大约2000cm2V- 1s-1的载流子迁移率。在各种实现方式中，沟道层104和势垒层108的半导体材料是非p型掺杂的。因此，在无pn结的情况下，电流受强自发极化和压电极化效应的诱导而沿着高密度2DEG沟道行进。
HEMT 100还包括形成在沟道层104上且与其邻接的源电极110、形成在2DEG 106上且与其邻接的漏电极114、和形成在源电极110与漏电极114之间并且在势垒层108上与势垒层108邻接的栅电极112。在各种实现方式中，栅电极112为肖特基栅极。栅电极114可以包括金属绝缘物半导体(MIS)栅极或金属氧化物半导体(MOS)栅极。
当HEMT 100切换到具有高漏极偏压的关断状态时，电子可被注入栅电极附近的表面或界面区116(本文也称作表面陷阱)中，和/或注入沟道/缓冲层之内且在2DEG沟道106下方的沟道区118(本文也称作沟道陷阱或体陷阱)中，或从衬底注入并被具有更高漏极偏压的缓冲层中的深陷阱俘获。由于电子热能比被俘获的电子进行逃离所需克服的能量势垒小得多，所以，电子从深陷阱脱陷的速度非常慢。当HEMT 100再次接通时，被俘获的电子不能立即释放，并且将会部分地耗尽栅电极与漏电极之间的接入区(access region)中的2DEG沟道106。这将会导致导通电阻Ron增大，因而待动态操作期间导致更大的功率损耗。
图2展示了根据本文所述一个或多个实施例的具有片上集成光子源的集成HEMT器件200的示意性截面。器件200除增加了片上光子源202之外，包括与器件100中的结构、特征和功能相同或相似的结构、特征和功能。为简洁起见，省略了对本文所述的其它实施例中使用的相同元件的重复描述。
集成HEMT器件200包括片上光子源202。本文中所使用的术语“片上”是指器件部件形成在衬底102或芯片之上。光子源202被称为片上光子源是因为光子源202形成在HEMT所使用的同一衬底102上。
光子源202配置为在集成HEMT器件200的操作期间(例如，当集成HEMT器件200处于接通状态时)产生光子，以促进被俘获于HEMT的深陷阱(例如，表面区116的陷阱和沟道区118的陷阱)中的电子的脱陷。因为典型的HEMT结构不具有pn结，所以它们被认为不能以有效的方式产生光子。已经发现，经由片外光源的光照有效地有助于电子的脱陷过程并抑制了AlGaN/GaN HEMT中的电流崩塌。然而，当光源从顶侧(例如与衬底102相对的侧)直对HEMT时，成品器件中的金属电极和互连件阻挡来自有源器件区的光子。另外，对于AlGaN/GaN-on-Si结构(其为GaN基功率电子器件的持续集约化发展的主要平台)，从后侧而来的光照也不可能穿过不透明的Si衬底。
集成HEMT器件200将HEMT(例如HEMT 100)与邻近的光子源202单片地集成。通过将HEMT与邻近的光子源202单片地集成，可以片上地产生光子并且光子可以不受金属电极或Si衬底的阻碍直接到达表面区和体区两者。同时，由于大大降低了寄生效应，片上光子源提供了高效且更紧凑的系统。因此，片上光子抽吸在对动态器件操作期间的陷阱影响进行抑制的方面更为有效。特别地，在HEMT从关断状态切换到接通状态时，光子源202产生的光子可加速电子在HEMT中脱陷，从而将动态器件操作期间的陷阱影响最小化。光子有效地协助电子从表面陷阱和体陷阱两者脱陷，这由AlGaN/GaN HEMT中的Ron和Vth的加速恢复过程而得到证实。
在一个示例实施例中，光子源202包括SoH-LED。根据该实施例，SoH-LED包括集成HEMT器件200包含于虚线框204的区域中的部分。SoH-LED可以无缝集成到HEMT平台中以提供片上光子源。当SoH-LED集成在与HEMT相同的芯片/衬底上时，集成SoH-LED可采用与HEMT相同的衬底102、沟道层104/势垒层108异质结构、和2DEG沟道106。SoH-LED的EL光谱由黄带、蓝带、还有窄GaN带边UV发射构成。
图3展示了可用作根据本文所述各个方面和实施例的所公开的集成HEMT器件(例如器件200等)的光子源202的示例SoH-LED 300。为简洁起见，省略了对本文所述的各个实施例中使用的相同元件的重复描述。
类似于HEMT器件100和200，SoH-LED 300包括衬底102、形成在衬底102上的沟道层104/势垒层108异质结构和形成在该异质结构处的2DEG沟道106。在一个示例实施例中，衬底102包括硅衬底，沟道层104包括GaN，势垒层108包括AlGaN。SoH-LED 300还包括形成在沟道层104上且与其邻接的欧姆阴极电极302、形成在势垒层108的一部分上且与其邻接的肖特基接触阳极电极306和形成在势垒层108的另一部分上且与其邻接的钝化层304。在一些实施例中，钝化层304可以移除。
在一个示例实施例中，衬底102包括p型硅衬底102。可通过金属有机化学气相沉积(MCOVD)在衬底102上形成AlGaN/GaN异质结构。该异质结构包括形成在硅衬底102上的4μm的GaN沟道层104和形成在沟道层104上的21nm的AlGaN势垒层108。该异质结构还包括形成在异质界面处并具有1013cm-2的密度和2080cm2V-1s-1的迁移率的2DEG层106。欧姆接触阴极电极302可包括退火的钛(Ti)、铝(Al)、镍(Ni)和金(Au)。可使用原子层沉积(ALD)设备从表面去除自然氧化物，将异质结构表面氮化，并在AlGaN势垒层108上方沉积4nm的AlN。随后可使用等离子体增强化学气相沉积(PECVD)来在4nm的AlN上方添加50nm的SiNx层。AlN/SiNx层304提供了钝化和表面保护。
可通过利用等离子体和湿法刻蚀的组合来选择性地去除覆盖了一部分势垒层108的钝化层304的一部分来制造肖特基接触阳极电极306。随后可使用电子束蒸发来沉积半透明的5nm/6nm的镍/金肖特基触点。SoH-LED器件300等配置为响应于施加到阳极电极306的比阈值电压高的正偏压而产生光子。
回头参照图2，SoH-LED 300和HEMT 100的片上集成对于同步动态操作可以具有不同的布局。在一个示例实施例中，集成的HEMT器件200包括制造在Si衬底102上的未钝化的GaN沟道层104/AlGaN势垒层108异质结构，在异质界面处具有2DEG沟道106。集成器件200包括邻接SoH-LED(例如SoH-LED 300)，其与集成HEMT器件200包括在虚线框204中的部分相对应。SoH-LED采用了相同的衬底、沟道层104/势垒层108异质结构和2DEG层106。在一个方面中，采用Ti/Al/Ni/Au金属化作为源电极110和漏电极114的欧姆触点，并使用Ni/Au来形成栅电极112。可使用半透明Ni/Au(5/6nm)肖特基触点作为SoH-LED的阳极电极(例如阳极306)。在一个实现方式中，HEMT的各电极(例如源电极110、栅电极112和漏电极114)与SoH-LED的各电极(例如阴极电极302和阳极电极304)分开。然而，在其它实施例中，HEMT的欧姆漏电极114可用作SoH-LED的阴极电极(例如阴极302)。
图4展示了根据本文所述一个或多个附加实施例的具有作为片上光子源的SoH-LED的另一集成HEMT器件400的示意性顶视图。器件400包括与器件200相同或相似的结构、特征和功能。为简洁起见，省略了对本文所述的其它实施例中使用的相同元件的重复描述。
集成HEMT器件400包括被集成在同一芯片或衬底上的MIS-HEMT和两个相邻的SoH-LED 402。SoH-LED 402可包括与SoH-LED 300相同或相似的特征和功能。例如，SoH-LED 402包括欧姆阴极电极302和肖特基接触阳极电极306。SoH-LED 402还包括有源区域406。在本实施例中，栅电极112为MIS栅极，SoH-LED 402位于围绕HEMT的有源区404的MIS-HEMT的栅漏接入区的附近(例如，在栅电极112与漏电极114之间)。
SoH-LED的阴极电极302与MIS-HEMT的源电极110相连。因此，对栅电极112施加单个电压提供了同时驱动MIS-HEMT和SoH-LED两者的电流。例如，SoH-LED 400配置为响应于向集成HEMT器件400的栅电极112施加高于阈值电压(例如大约2.0V)的正偏压来发射光子。因此，SoH-LED在HEMT接通和关断时同步地接通和关断。
采用MIS栅电极112以便维持还被用来接通SoH-LED灯的栅极电压。本实施例给出了可同时接通MIS-HEMT的沟道和SoH-LED的简单驱动方案。可在SoH-LED的阳极电压与MIS-HEMT的栅极电压之间添加偏移电压。
图5展示了根据本文所述各个方面和实施例的集成HEMT器件的示意性截面，该截面示出了由关断状态的高漏极偏压引起的电子被俘获到接入区中的表面陷阱和体陷阱中。出于示例目的，图5中所示的HEMT器件500包括SoH-LED作为光子源202。为了证实使用SoH-LED对表面陷阱进行光子抽吸的可行性，有意不钝化集成HEMT器件500。为简洁起见，省略了对本文所述的各个实施例中使用的相同元件的重复描述。
通过施以关断状态漏极偏压应力，电子主要被俘获于栅漏接入区中的表面陷阱(例如表面区116)处，导致动态Ron增大(即电流崩塌)。
图6展示了集成HEMT器件500的另一示意性截面，其示出了从SoH-LED产生的光子以及光子传播以协助电子脱陷。为简洁起见，省略了对本文所述的各个实施例中使用的相同元件的重复描述。
当集成HEMT器件200在关态应力之后被接通时，光子源202产生光子(602)，其传播到表面区116陷阱和沟道区118陷阱。被俘获的电子通过吸收具有一定能量的光子而被激发到更高能级，从而使得电子从各个陷阱逃离。因此，由片上光子源202提供的光子抽吸可有效加速载流子脱陷过程并提高使用了主题集成HEMT器件(例如器件200、400、500等)的电子器件的动态性能。
图7至图8提供了HEMT(图5)在高达100V的关断状态高漏极偏压应力前后的转移特性和输出特性。为了得到更清楚的表面俘获，有意没对该器件进行钝化。为简洁起见，省略了对各个实施例中使用的相同元件的重复描述。
参照附图，图7展示了图形700，其示出集成HEMT器件500在初始时(例如在电子被俘获于深陷阱中之前)和在关断状态漏极偏压应力之后的转移特性。
图8展示了图形800，其示出在关断状态漏极偏压应力之前和之后测量的集成HEMT器件500的输出曲线。在100V的关断状态漏极偏压应力之后，Vth未显现出可测量的偏移，而漏极电流变得更小。
图9至图10提供了针对关断状态漏极偏压应力而施加到器件500的偏压序列以及对漏极电流恢复的监测的图形可视化。为简洁起见，省略了对各个实施例中使用的相同元件的重复描述。
随后，可通过在SoH-LED接通或未接通的情况下对接通状态时的漏极电流的恢复进行监测来揭示使用了片上SoH-LED的未钝化的HEMT(例如集成HEMT器件500)中的表面陷阱的光子抽吸的效果。
图9展示了图形900，其示出在关断状态漏极偏压应力的序列和恢复过程期间(衬底接地)的波形VS、VG、VD和VSoH-LED。在恢复期间，监测HEMT的漏极电流，SoH-LED每30秒接通一次。
图10示出了在关断状态漏极偏压应力之后ID的恢复曲线(在VGS＝0V且VDS＝1V时监测)。在恢复期间，在具有或不具有SoH-LED的预先开启EL的时间段的情况下监测漏极电流。具有方块的线描绘了在SoH-LED关闭的情况下漏极电流的恢复，具有圆形的线描绘了在SoH-LED保持接通3秒的情况下漏极电流的恢复，并且具有三角形的线描绘了在SoH-LED保持接通15秒的情况下漏极电流的恢复。如图10所示，因片上SoH-LED光子之故，显著加速了ID的恢复过程。这证明可通过片上产生的光子来对表面陷阱进行抽吸。
图11展示了根据本文所述各个方面和实施例的集成HEMT器件的示意性截面，该截面示出由高正衬底偏压应力引起的电子被俘获到沟道或体陷阱中。为简洁起见，省略了对本文所述的各个实施例中使用的相同元件的重复描述。
为了如图11所示在集成HEMT器件500的栅电极112下方产生被俘获在沟道或缓冲陷阱(例如沟道区118)中的电子，在对HEMT器件500施加正衬底偏压应力的同时，将源极/栅极/漏极偏压保持在零伏特以消除到表面陷阱中的电子俘获。例如，如图11所示，在正衬底偏压应力下，电子被俘获到沟道区118中的体/沟道陷阱中(如由指示方向背对2DEG沟道层116的电子箭头所示)。在一个方面中，正衬底偏压应力大于或等于大约300V。
图12展示了集成HEMT器件500的另一示意性截面，其示出由片上SoH-LED 202响应于HEMT器件500从关断状态切换到接通状态而实行的对沟道或体陷阱的光子抽吸。为简洁起见，省略了对本文所述的各个实施例中使用的相同元件的重复描述。
当集成HEMT器件500在关态应力之后紧接着就被接通时，光子源202开启(例如SoH-LED开启)并产生光子(602)，光子传播到体/沟道区118陷阱。被俘获的电子通过吸收具有一定能量的光子而被激发到更高能级，从而使得电子从各个陷阱逃离并返回2DEG沟道层116(如由指示方向朝向2DEG沟道层116的电子箭头所示)。因此，片上光子源202提供的光子抽吸可有效加速载流子脱陷过程并提高了采用主题集成HEMT器件(例如器件200、400、500等)的电子设备的动态性能。
图13至图14提供了根据本文所述各个方面和实施例的在衬底偏压应力序列和转移曲线的恢复过程期间VS、VG、VD、VSUB和VSoH-LED的波形的图形可视化。为简洁起见，省略了对各个实施例中使用的相同元件的重复描述。
如图11所示，在正衬底偏压应力下，电子会被注入位于集成HEMT器件500的栅电极112下方的体陷阱或沟道陷阱中。这导致了当集成HEMT器件切换回接通时Vth的正偏移。
图14展示了图形1400，其示出在VSUB＝300V且VG＝VS＝VD＝0V的情况下在30秒的衬底偏压应力之前和之后测量的集成HEMT器件500的转移曲线。在应力和转移曲线测量期间将VSBD设为浮空。如图14所示，Vth由于电子俘获到栅极区下方的体陷阱/沟道陷阱中而正向偏移，并缓慢恢复。
可通过在施加了正衬底偏压应力之后在SoH-LED关闭和接通的情况下对Vth的恢复进行测量来揭示使用了片上SoH-LED的未钝化的HEMT(例如集成HEMT器件500)中的体陷阱/沟道陷阱的光子抽吸的效果。
图15展示了在SoH-LED接通和未接通的情况下在衬底应力之后Vth的恢复曲线。具有方块的线对应于在SoH-LED始终关闭的情况下的恢复曲线，具有圆形的线对应于SoH-LED接通3秒的情况下的恢复曲线，并且具有三角形的线对应于在每次测量之前SoH-LED接通15秒时间段的情况下的恢复曲线。如图15所示，片上SoH-LED光子可显著加速Vth的恢复(即，从体陷阱/沟道陷阱的脱陷)。
图16展示了根据本文所述各个方面和实施例的示例PODFET 1700的截面图。为简洁起见，省略了对本文所述其它实施例中使用的相同元件的重复描述。
与前文讨论的集成HEMT器件类似，主题PODFET器件(例如PODFET 1600)包括具有片上光子产生源的HEMT结构，其配置为促进电子从动态器件操作期间所形成的深陷阱脱陷。然而，主题PODFET(例如PODFET 1600等)不是采用与HEMT结构相邻的片上光子源(例如SoH-LED)而是将光子产生结构集成在功率HEMT的漏电极中。具体地，PODFET 1600(诸如此类)包括具有由两个部分(欧姆漏极区和光子漏极区)构成的漏电极的功率HEMT结构。通过沟道区的沟道电流和本征电阻自发地产生用于光子发射的有效偏压。因此，主题PODFET1600在动态切换沟道电流的同时实现了光子自生成的功能。
在一个或多个实施例中，PODFET 1600包括形成在衬底102上的沟道/缓冲层104/势垒层108异质结构，在该异质结构处形成有2DEG沟道106。在一个示例性实施例中，沟道层104/势垒层108异质结构为形成在硅衬底上的GaN/AlGaN异质结构(例如，沟道层104包括GaN，势垒层包括AlGaN)。PODFET 1600还包括源电极110、漏电极1602和形成在源电极与漏电极之间的栅电极112。与主题集成HEMT(例如HEMT 200、400、500等)的漏电极114不同，漏电极1602是光子欧姆漏极(POD)。POD由光子漏极区1604或光子漏极以及欧姆漏极区1606或欧姆漏极构成。在一个示例性实施例中，光子漏极区1604形成有SoH-LED结构。
欧姆漏极区1606电连接到2DEG沟道106。光子漏极区1604包括阳极部分1608和阴极部分1610。光子漏极区1604的阳极部分1608与欧姆漏极区1606电短接，而光子漏极区1604的阴极部分1610由阳极部分1608下方的2DEG沟道106充当。
尽管使用肖特基栅和AlGaN/GaN异质结构来说明PODFET的各种实施方式，然而应当理解，还可以采用具有凹陷沟道的MIS栅极或MOS栅极和/或AlGaN/GaN异质结构的进一步修改(比如添加插入件和/或覆盖层和/或各种钝化层)。
图17示出了根据本文所述各个方面和实施例的PDFET 1600中的光子产生的过程(602)。为简洁起见，省略了对各个实施例中使用的相同元件的重复描述。
PDFET 1600的光子漏极区1604配置为响应于在阳极部分1608与阴极部分1610之间建立的有效偏压(其基于在接通状态期间在PODFET中建立的2DEG沟道106电流以及与位于光子漏极区1604与欧姆漏极区1606之间的接入区1612相关联的电阻和欧姆漏极1606的接触电阻的水平而产生)来产生光子。具体地，在光子区的阳极部分1608与阴极部分1610之间的有效偏压是通过沟道的本征2DEG沟道106电流和本征电阻(其由光子漏极区1604与欧姆漏极区1606之间的接入区1612(其包括部分势垒层108和部分沟道层104)的沟道电阻(Rch)和欧姆漏极区1606的接触电阻(Rc)构成)而自发地产生的。
光子在势垒层108/沟道层104异质结构附近的2DEG沟道106中产生。光子传播穿过沟道层104以对沟道区118中的体陷阱进行抽吸，并通过势垒层108对表面区116中的表面陷阱和电介质/势垒层界面处的界面陷阱进行抽吸。
PODFET 1600中的光子产生(602)与沟道电流同时地开启和关闭。调用框(Callout box)1702示出了从光子漏极产生光子的工作原理，其中VL为光子漏极的阳极1608与阴极1610之间的有效偏压，VPD为施加到光子漏极的阳极1608的外部电压，Vch@PD为光子漏极的阴极1610处的电压，VD为施加的漏极电压，IRch-POD为沿着光子漏极与欧姆漏极之间的沟道的电压降，IRc为欧姆漏极的接触电阻的电压降，I为沟道电流，Rch-POD为光子漏极与欧姆漏极之间的沟道电阻，Rc为欧姆漏极的接触电阻。因此，PODFET 1600为这样的紧凑结构，其可实现在功率切换期间自然地利用沟道电流以同步方式操作的光子自生成和陷阱光子抽吸的功能，因而消除了任何外围控制电路。
在PODFET接通时从光子漏极区1604发射的光子的量基于PODFET的漏极电压和/或PODFET的沟道电流。如上所述，光子漏极区1604与欧姆漏极区1606之间的沟道电阻Rch-POD是确定用以产生光子的有效偏压的参数之一。例如，随着形成在光子漏极区1604与欧姆漏极区1606之间的接入区1612的电阻的水平增大，光子漏极区1604进行光子产生(602)所需的漏极电压和/或沟道电流减小。因此，在给定了用于光子产生的一定水平的沟道电流的情况下，减小总体器件面积和减小光子产生(602)所需的阈值漏极电压和/或沟道电流的一个优选实施例是：通过诸如等离子体处理、离子注入和/或在位于光子漏极与欧姆漏极之间的接入区中形成局部凹陷的技术来增大Rch-POD。
图18展示了根据本文所述各个其它方面和实施例的另一示例PODFET 1800的截面图。PODFET 1800包括与PODFET 1600相似的特征和功能。为简洁起见，省略了对本文所述的其它实施例中使用的相同元件的重复描述。
根据本实施例，PODFET 1800包括作为光子漏极区1604的SoH-LED以及势垒层108中的选择性处理区1802，选择性处理区1802位于光子漏极区1604与欧姆漏极区1606之间通过诸如氟等离子体的等离子体进行处理。区1802的其它合适的等离子体处理可包括但不限于利用氧等离子体的等离子体处理。区1802的等离子体处理增大了光子漏极区1604与欧姆漏极区1606之间的沟道电阻Rch-POD。因此，光子漏极区1604产生光子所需的漏极电压和/或沟道电流可以随着形成于光子漏极区与欧姆漏极区之间的接入区的电阻水平增大而减小。
另外，增大光子漏极区1604与欧姆漏极区1606之间的沟道电阻Rch-POD起到了减小光子漏极与欧姆漏极之间所需距离的作用。
图19示出了当在势垒层108中的处于光子漏极区1604与欧姆漏极区1606之间的部分中使用氟等离子体处理来增大Rch-POD时用于PODFET 1800产生光子的阈值漏极电压/电流的调制。图像1900展示了在未采用氟处理的情况下以8.5V的阈值电压和700mA/mm的沟道电流通过SoH-LED光子漏极区1604产生的光和相关光子的量。图像1901展示了在引起4.5V阈值漏极电压和250mA/mm沟道电流的氟处理条件1的情况下通过SoH-LED光子漏极区1604产生的光和相关光子的量。图像1902展示了在引起4.5V阈值漏极电压和120mA/mm沟道电流的氟处理条件2的情况下通过SoH-LED光子漏极区1604产生的光和相关光子的量。
图20展示了根据本文所述各个其它方面和实施例的另一示例PODFET 2000的截面图。PODFET 2000包括与PODFET 1600的特征和功能相似的特征和功能。为简洁起见，省略了对本文所述的其它实施例中使用的相同元件的重复描述。
根据本实施例，PODFET 2000包括作为光子漏极区1604的SoH-LED以及沟道层104中的位于光子漏极区1604与欧姆漏极区1606之间通过离子注入(比如氟离子注入)进行处理的选择性处理区2002。
区2002的离子注入增大了光子漏极区1604与欧姆漏极区1606之间的沟道电阻Rch-POD。因此，光子漏极区1604的光子产生所需的阈值漏极电压和/或沟道电流可以随着形成于光子漏极区与欧姆漏极区之间的接入区的电阻水平增大而减小。
图21展示了根据本文所述各个其它方面和实施例的另一示例PODFET 2100的截面图。为简洁起见，省略了对本文所述的其它实施例中使用的相同元件的重复描述。
根据本实施例，PODFET 2100包括作为光子漏极区1604的SoH-LED以及势垒层108中的位于光子漏极区1604与欧姆漏极区1606之间的选择性局部凹陷区2102。局部凹陷区2102增大了光子漏极区1604与欧姆漏极区1606之间的沟道电阻Rch-POD。因此，光子漏极区1604的光子产生所需的阈值漏极电压和/或沟道电流可以随着形成于光子漏极区与欧姆漏极区之间的接入区的电阻水平增大而减小。
图22展示了根据本文所述各个其它方面和实施例的另一示例PODFET 2200的截面图。PODFET 2200包括与PODFET 1600的特征和功能相似的特征和功能。为简洁起见，省略了对本文所述的其它实施例中使用的相同元件的重复描述。
根据本实施例，PODFET 2200包括用于光子漏极区的pn结或pin结。当势垒层108/沟道层104异质结构(例如，AlGaN/GaN异质结构)上方的pn或pin结中产生了光子时，光子可传播通过钝化层(未示出)和/或pn或pin结层和/或势垒层108和/或沟道层104，以对位于表面或界面处或者位于体中的电子陷阱进行抽吸。
图23展示了根据本文所述各个方面和实施例的可用作PODFET(例如，PODFET 2400等)的光子漏极区1604的可能pn和pin结的截面图。为简洁起见，省略了对本文所述的其它实施例中使用的相同元件的重复描述。
在视图2301中，光子漏极区1604包括形成于势垒层108上且与其邻接的三层结构的pn二极管。该pn二极管包括n型接触层2302、p型层2304和金属电极层2306。
在视图2302中，光子漏极区1604包括形成于势垒层108上且与其邻接的四层结构的pin二极管。该pin二极管包括n型接触层2302、本征层2308、p型层2304和金属电极层2306。
在视图2303中，光子漏极区1604包括金属电极2306、p型层2302，以势垒层108作为绝缘层并以沟道层104作为n型层。
图24展示了根据本文所述各个其它方面和实施例的另一示例PODFET 2400的截面图。PODFET 2400包括与PODFET 2200的特征和功能相似的特征和功能。根据本实施例，PODFET 2400包括用于光子漏极区1604的pn结或pin结以及势垒层108中的位于光子漏极区1604与欧姆漏极区1606之间通过诸如氟等离子体的等离子体进行处理的选择性处理区1802。为简洁起见，省略了对本文所述的其它实施例中使用的相同元件的重复描述。
图25展示了根据本文所述各个其它方面和实施例的另一示例PODFET 2500的截面图。PODFET 2500包括与PODFET 2200的特征和功能相似的特征和功能。根据本实施例，PODFET 2500包括用于光子漏极区1604的pn结或pin结以及沟道层104中的位于光子漏极区1604与欧姆漏极区1606之间通过诸如氟离子注入的离子注入进行注入的选择性注入区2002。为简洁起见，省略了对本文所述的其它实施例中使用的相同元件的重复描述。
图26展示了根据本文所述各个其它方面和实施例的另一示例PODFET 2600的截面图。PODFET 2600包括与PODFET 2200的特征和功能相似的特征和功能。根据本实施例，PODFET 2600包括用于光子漏极区1604的pn结或pin结以及势垒层108中的位于光子漏极区1604与欧姆漏极区1606之间的选择性局部凹陷区2102。为简洁起见，省略了对本文所述的其它实施例中使用的相同元件的重复描述。
图27示出根据各个实施例的PODFET(例如PODFET 1600、1800、2000、2100、2200、2400、2500和2600)的各个示例顶视图构造。具体地，主题PODFET的光子漏极区1604和可能的等离子体处理区1802、离子注入区2002或凹陷区2102可均匀地覆盖沟道或形成在分开的区域中。等离子体处理区1802、离子注入区2002或凹陷区2102可以由连接了漏极的场板(未示出)覆盖。为简洁起见，省略了对本文所述的其它实施例中使用的相同元件的重复描述。
顶视图2701描绘了PODFET 1600和2200的示例构造。通过该构造，光子漏极区1604均匀地覆盖沟道(其包括势垒层108中的位于光子漏极区1604和欧姆漏极区1606下方的部分以及势垒层108中的位于光子漏极区1604和欧姆漏极区1606之间的部分)。光子漏极区1604可包括SoH-LED、pn结或pin结。
顶视图2702描绘了PODFET 1600和2200的另一示例构造。在该构造的情况下，光子漏极区1604不均匀地覆盖沟道。具体地，光子漏极区1604可包括两个或更多分开的岛结构或区。例如，如视图2702中所示，光子漏极区1604包括三个分开的岛结构。根据本实施例，光子漏极区1604的两个或更多分开的岛结构中的每一个可包括SoH-LED、pn结或pin结。
顶视图2703描绘了PODFET 1800、2000、2100、2400、2500和2600的示例构造。在该构造的情况下，光子漏极区1604不均匀地覆盖沟道，并且可能的等离子体处理区1802、离子注入区2002或凹陷区2102也不均匀地覆盖沟道。光子漏极区1604可包括SoH-LED、pn结或pin结。
顶视图2704描绘了PODFET 1800、2000、2100、2400、2500和2600的另一示例构造。在该构造的情况下，光子漏极区1604不均匀地覆盖沟道，并且可能的等离子体处理区1802、离子注入区2002或凹陷区2102不均匀地覆盖沟道。具体地，等离子体处理区1802、离子注入区2002或凹陷区2102可形成为两个或更多分开的结构或区。例如，如视图2704所示，等离子体处理区1802、离子注入区2002或凹陷区2102形成为五个分开的区。光子漏极区1604可包括SoH-LED、pn结或pin结。
顶视图2705描绘了PODFET 1800、2000、2100、2400、2500和2600的另一示例构造。在该构造的情况下，光子漏极区1604不均匀地覆盖沟道，并且可能的等离子体处理区1802、离子注入区2002或凹陷区2102不均匀地覆盖沟道。具体地，光子漏极区1604可包括两个或更多分开的岛结构或区。例如，如视图2705所示，光子漏极区1604包括三个分开的岛结构。根据本实施例，光子漏极区1604的两个或更多分开的岛结构中的每一个可包括SoH-LED、pn结或pin结。
顶视图2706描绘了PODFET 1800、2000、2100、2400、2500和2600的另一示例构造。在该构造的情况下，光子漏极区1604不均匀地覆盖沟道，并且可能的等离子体处理区1802、离子注入区2002或凹陷区2102也不均匀地覆盖沟道。具体地，光子漏极区1604可包括两个或更多分开的岛结构或区。例如，如视图2706所示，光子漏极区1604包括三个分开的岛结构。根据本实施例，光子漏极区1604的两个或更多分开的岛结构中的每一个可包括SoH-LED、pn结或pin结。另外，等离子体处理区1802、离子注入区2002或凹陷区2102可形成为两个或等多分开的结构或区。例如，如视图2706所示，等离子体处理区1802、离子注入区2002或凹陷区2102形成为五个分开的区。
图28展示了根据本文所述各个方面和实施例的示例PODFET 2800。PODFET 2800可包括与PODFET 1600、2200等的特征和功能相同或相似的特征和功能。为简洁起见，这里省略了各个实施例中使用的相同元件的重复描述。
PODFET 2800包括以SoH-LED作为光子漏极区1604的MIS栅极。PODFET制造在这样的AlGaN/GaN-on-Si平台之上，其包括p硅衬底(例如衬底102)、形成在衬底上且与其邻接的过渡层、形成在过渡层上且与其邻接的GaN缓冲层、形成在缓冲层上且与其邻接的GaN沟道层(例如沟道/缓冲层104)、形成在沟道层上且与其邻接的AlN插入层、形成在沟道层上且与其邻接的AlGaN势垒层(例如势垒层108)、和形成在势垒层上且与其邻接的GaN覆盖层。进一步在覆盖层上且与其邻接地形成钝化层，钝化层包括AlN/SiNx叠层。SiNx层用作栅极电介质。通过使用CCD照相机拍摄所示的电致发光图像，已证明了在沟道接通状态期间来自SoH-LED的光子产生602。
图29至图31分别展示了对MIS栅PODFET 2800的电流-电压特性以及具有欧姆漏极的传统MIS-HEMT的电流-电压特性进行描绘的图形2900、3000和3100。图形2900描绘了MIS-PODFET和MIS-HEMT的转移曲线。图形3000描绘了MIS-PODFET和MIS-HEMT的输出曲线。图形3100描绘了MIS-PODFET和MIS-HEMT的关断状态漏极漏电流。如图形2900、3000和3100所示，主题PODFET 2800证实了相对于常规HEMT的dc性能而言没有dc性能的恶化。
图32至图33提供了图形3200和3300，它们描绘了PODFET 2800和具有欧姆漏极的常规HEMT的关断至接通的切换(软切换)特性的测量序列，以估计动态导通电阻。实验结果证实，在高达600V的动态切换的情况下，与传统HEMT相比，在PODFET 2800中由于通过从POD漏极发射的光子对深陷阱的光子抽吸而显著抑制了电流崩塌或导通电阻(Ron-动态/Ron-静态之比)的增大。
图34至图35示出根据本公开某些方面的方法。尽管为简化说明的目的以一系列动作来示出和描述所述方法，然而可以理解和领会的是，本公开不限于所述动作的顺序，因为一些动作可以按不同顺序发生和/或与本文所示和所述的其它动作同时发生。例如，本领域技术人员将会理解和领会，可以替代地将方法表示成一系列相互关联的状态或事件，比如以状态图的形式。此外，实现根据本公开某些方面的方法并不需要所有所示动作。另外，还可以领会的是，下文以及本公开全文所公开的方法能够被存储在制造品中以便于将这样的方法传送和转移到计算机。
现在转向图34，其展示了根据本文所述的各方面和实施例的用于利用片上光子源对HEMT中的深陷阱进行光子抽吸的示例方法3400的高层次流程图。在3402，将光子源(例如SoH-LED)和HEMT集成在共同的衬底上。例如，可将光子源形成在HEMT的漏电极的邻近，或者可将SoH-LED形成在与HEMT相同的衬底上，其中SoH-LED的阴极与HEMT的源电极连接。在3404，在HEMT的操作期间开启光子源，并且从其产生光子。例如，当SoH-LED的阳极连接到MIS-HEMT的栅电极时，光子源可构造为在HEMT从关断状态切换到接通状态时同步地开启以产生光子。在3406，光子源在HEMT操作期间促进电子在光子的协助下从HEMT(例如体深陷阱)的表面区和沟道/缓冲区脱陷。例如，当在关断状态下对HEMT施加高漏极偏压应力或高衬底偏压应力时，电子会被俘获在HEMT的表面区和沟道/缓冲区中。光子源在开启状态下产生的光子会被受俘获的电子吸收，从而促进电子从深陷阱逃离。
图35展示了根据本文所述的各方面和实施例的用于利用光子欧姆漏极对形成在HEMT的深陷阱中的电子进行抽吸的示例方法3500的高层次流程图。在3502，HEMT器件形成有光子欧姆漏极(例如PODFET 1600、1800、2000、2100、2200、2400、2500、2600和/或2900)。在3504，在HEMT处于接通状态或在HEMT器件从关断状态切换到接通状态期间通过光子欧姆漏极产生光子。在3506，在HEMT处于接通状态或在HEMT器件从关断状态切换到接通状态时通过光子吸收(即，由电子吸收光子)促进了电子从HEMT的表面和体深陷阱(例如表面区和沟道/缓冲区)脱陷。
上文所述内容包括主题发明的各示例。当然，不可能为了描述主题发明的目的而描述各部件或方法的可想到的每个组合，但本领域普通技术人员可以认识到，主题发明的许多其它组合和排列都是可能的。因此，主题发明意在涵盖落入所附权利要求的精神和范围内的所有这样的替代、修改和变化。此外，对于无论详细的说明书还是权利要求书中使用的术语“包括”和“包含”来说，这样的术语意在以与在权利要求中用作过渡词的时所被理解的术语“包括”类似的方式进行包括。
本说明书全文中引用的“一个实施例”或“实施例”是指针对该实施例描述的具体特征、结构或特性被包括在至少一个实施例中。因此，在本说明书全文中的各个地方出现的短语“在一个实施例中”或“在实施例中”不一定都是引用同一个实施例。此外，可以在一个或多个实施例中以任何适当的方式对具体特征、结构或特性进行组合。
词语“示例性的”和/或“示范的”在本文中用来表示用作一个示例、例子或图示。为避免不确定，本文所公开的主题不限于这样的示例。另外，本文中描述为“示例性”和/或“示范”的任何方面或设计不一定要被解释为比其它方面或设计更为优选或优越，也不意味着其排除了本领域普通技术人员已知的等价示例性结构和技术。此外，对于无论详细的说明书还是权利要求书中使用的术语“包括”、“具有”、“包含”及其它类似词汇来说，这样的术语意在以与作为开放式过渡词的术语“包括”类似的方式进行包括，而不排除任何额外的或其它元素。

Claims (28)

1.一种器件，包括：
形成在衬底上的高电子迁移率晶体管(HEMT)；以及
形成在所述衬底上的光子源，其配置为在所述高电子迁移率晶体管的操作期间产生光子，
其中所述光子在所述高电子迁移率晶体管的操作期间促进被俘获在所述高电子迁移率晶体管的表面/界面区和沟道/缓冲区中的电子脱陷。
2.如权利要求1所述的器件，其中所述电子响应于对切换到关断状态的高电子迁移率晶体管施加的漏极偏压应力而被俘获在所述表面/界面区和所述沟道/缓冲区中。
3.如权利要求2所述的器件，其中所述光子响应于所述高电子迁移率晶体管从关断状态切换到接通状态来促进所述电子从所述表面/界面区和所述沟道/缓冲区中脱陷。
4.如权利要求1所述的器件，其中所述高电子迁移率晶体管的接通状态漏极电流恢复速度基于在所述高电子迁移率晶体管的操作期间引起了对深陷阱的光子抽吸的光子而得到加速。
5.如权利要求1所述的器件，其中所述光子通过在所述高电子迁移率晶体管的操作期间对深陷阱的光子抽吸来促进电子的脱陷，并且所述高电子迁移率晶体管的接通状态阈值电压的转移曲线恢复速度基于在所述高电子迁移率晶体管的操作期间的对深陷阱的光子抽吸而得到加速。
6.如权利要求1所述的器件，其中所述光子源包括异质结肖特基发光二极管(SoH-LED)。
7.如权利要求6所述的器件，其中所述高电子迁移率晶体管和所述异质结肖特基发光二极管各自的电极是分开的。
8.如权利要求6所述的器件，其中所述高电子迁移率晶体管包括具有金属绝缘物半导体(MIS)结构的栅电极以及源电极，并且其中所述异质结肖特基发光二极管的阴极电极电连接到所述MIS-HEMT的源电极，所述异质结肖特基发光二极管的阳极电极电连接到所述MIS-HEMT的栅电极。
9.如权利要求8所述的器件，其中所述高电子迁移率晶体管构造为响应于对所述栅电极施加电压而将电流驱至所述异质结肖特基发光二极管，并且其中所述异质结肖特基发光二极管配置为响应于所述电压来产生光子。
10.一种方法，包括：
将光子源和高电子迁移率晶体管(HEMT)集成在共同的衬底上；
在所述高电子迁移率晶体管的操作期间开启所述光子源；以及
在所述高电子迁移率晶体管的操作期间基于照射来促进形成于所述高电子迁移率晶体管的表面/界面区和沟道/缓冲区中的电子脱陷。
11.如权利要求10所述的方法，其中所述电子响应于所述高电子迁移率晶体管在切换到关断状态时的漏极偏压应力而被俘获在所述表面/界面区和所述沟道/缓冲区中，其中所述促进包括：将所述高电子迁移率晶体管切换到接通状态，并且其中所述照射包括：在所述高电子迁移率晶体管切换到接通状态的同时开启所述光子源。
12.如权利要求11所述的方法，还包括：
在高电子迁移率晶体管处于接通状态下基于光子抽吸来加速所述高电子迁移率晶体管的漏极电流恢复速度。
13.如权利要求10所述的方法，其中所述电子响应于所述高电子迁移率晶体管切换到关断状态时的正衬底偏压应力而被俘获在所述沟道/缓冲区中，其中所述促进包括：将所述高电子迁移率晶体管切换到接通状态，并且其中所述照射包括：在将所述高电子迁移率晶体管切换到接通状态的同时开启所述光子源。
14.如权利要求13所述的方法，还包括：
在高电子迁移率晶体管处于接通状态期间基于光子抽吸来加速所述高电子迁移率晶体管的阈值电压恢复速度。
15.如权利要求10所述的方法，其中所述光子源包括异质结肖特基发光二极管(SoH-LED)。
16.如权利要求15所述的方法，其中所述高电子迁移率晶体管和所述异质结肖特基发光二极管各自的电极是分开的。
17.如权利要求15所述的方法，其中所述高电子迁移率晶体管包括具有金属绝缘物半导体(MIS)结构的栅电极以及源电极，并且其中所述异质结肖特基发光二极管的阴极电极电连接到所述高电子迁移率晶体管的源电极，所述异质结肖特基发光二极管的阳极电极电连接到所述高电子迁移率晶体管的栅电极。
18.如权利要求17所述的方法，还包括：
向所述栅电极施加电压；以及
响应于所述施加，同时地驱动所述高电子迁移率晶体管的操作和开启所述异质结肖特基发光二极管。
19.一种具有光子欧姆漏极的场效应晶体管、POD晶体管或PODFET，其包括：
形成在衬底上并与其邻接的沟道层；
形成在所述沟道层上并与其邻接的势垒层；
形成在所述沟道层上并与其邻接的源电极；
形成在所述沟道层上并与其邻接的栅电极；以及
形成在所述沟道层上并与其邻接的漏电极，包括：
欧姆漏极区和光子漏极区，其中所述光子漏极区配置为在高电子迁移率晶体管从关断状态切换到接通状态时发射光子。
20.如权利要求19所述的具有光子欧姆漏极的场效应晶体管，其中所述光子漏极区包括异质结肖特基发光二极管(SoH-LED)的结构。
21.如权利要求19所述的具有光子欧姆漏极的场效应晶体管，其中所述光子漏极区包括pn结或pin结。
22.如权利要求19所述的具有光子欧姆漏极的场效应晶体管，其中所述光子漏极区包括阳极部分和阴极部分，并且其中所述光子漏极区配置为响应于所述阳极部分与所述阴极部分之间的有效偏压的建立而产生光子，所述有效偏压是基于在处于接通状态期间的所述高电子迁移率晶体管中建立的沟道电流以及沟道的电阻和欧姆漏极的接触电阻的水平而产生的。
23.如权利要求19所述的具有光子欧姆漏极的场效应晶体管，其中从所述光子区产生的光子的量基于所述具有光子欧姆漏极的场效应晶体管的漏极电压或沟道电流。
24.如权利要求23所述的具有光子欧姆漏极的场效应晶体管，其中随着在所述光子漏极区与所述欧姆漏极区之间形成的接入区的电阻水平增大，用于所述光子漏极区进行光子产生的阈值漏极电压减小。
25.如权利要求23所述的具有光子欧姆漏极的场效应晶体管，其中随着在所述光子漏极区与所述欧姆漏极区之间形成的接入区的电阻水平增大，所述光子漏极区进行光子产生所需的沟道电流减小。
26.如权利要求19所述的具有光子欧姆漏极的场效应晶体管，还包括：
形成在所述光子漏极区与所述欧姆漏极区之间的接入区，其基于采用氟等离子体对所述接入区的处理而具有比所述沟道层或所述势垒层的其它区更大的电阻。
27.如权利要求19所述的具有光子欧姆漏极的场效应晶体管，还包括：
形成在所述光子漏极区与所述欧姆漏极区之间的接入区，其基于对其进行的离子注入而具有比所述沟道层或所述势垒层的其他区更大的电阻。
28.如权利要求19所述的具有光子欧姆漏极的场效应晶体管，还包括：
形成在所述光子漏极区与所述欧姆漏极区之间的凹陷的接入区。
CN201580061572.3A 2014-11-14 2015-11-13 具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管 Active CN107004705B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462123325P 2014-11-14 2014-11-14
US62/123,325 2014-11-14
US201562230998P 2015-06-22 2015-06-22
US62/230,998 2015-06-22
PCT/CN2015/094518 WO2016074642A1 (en) 2014-11-14 2015-11-13 Transistors having on-chip integrared photon source or photonic-ohmic drain to faciliate de-trapping electrons trapped in deep traps of transistors

Publications (2)

Publication Number Publication Date
CN107004705A true CN107004705A (zh) 2017-08-01
CN107004705B CN107004705B (zh) 2021-03-16

Family

ID=55953756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580061572.3A Active CN107004705B (zh) 2014-11-14 2015-11-13 具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管

Country Status (3)

Country Link
US (1) US10270436B2 (zh)
CN (1) CN107004705B (zh)
WO (1) WO2016074642A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113903802A (zh) * 2021-09-29 2022-01-07 西安电子科技大学 基于阵列条的增强型开关晶体管及其制作方法
CN114664924A (zh) * 2022-03-22 2022-06-24 电子科技大学 一种抗辐射加固的半导体器件及制造方法
CN116435417A (zh) * 2023-06-13 2023-07-14 安徽大学 具有栅极自发光功能的氮化镓器件、制备方法和测试方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055008A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
CN108615802A (zh) * 2016-12-09 2018-10-02 清华大学 沟道电流增强的晶体管和功率电子器件
CN108615754B (zh) * 2016-12-09 2020-05-12 清华大学 光调制的场效应晶体管和集成电路
CN108615799B (zh) * 2016-12-09 2020-07-28 清华大学 光调制的半导体场效应晶体管和集成电路
CN108615761A (zh) * 2016-12-09 2018-10-02 清华大学 光子增强的场效应晶体管和集成电路
CN108615800A (zh) * 2016-12-09 2018-10-02 清华大学 光子增强的场效应晶体管和集成电路
CN108231818A (zh) * 2016-12-09 2018-06-29 清华大学 光子增强的场效应晶体管和集成电路
CN108231879A (zh) * 2016-12-09 2018-06-29 清华大学 光子增强的场效应晶体管和集成电路
CN108615762A (zh) * 2016-12-09 2018-10-02 清华大学 光调制的场效应晶体管和集成电路
CN106711233B (zh) * 2016-12-09 2020-07-24 清华大学 光调制的二极管和功率电路
CN108615760A (zh) * 2016-12-09 2018-10-02 清华大学 光调制的场效应晶体管和集成电路
CN108231819A (zh) * 2016-12-09 2018-06-29 清华大学 大导通电流的晶体管和集成电路
CN108615755A (zh) * 2016-12-09 2018-10-02 清华大学 光子增强的晶体管和功率电子器件
CN107093629B (zh) * 2017-05-04 2020-06-19 中国电子科技集团公司第十三研究所 增强型hfet
US11888037B2 (en) * 2018-03-06 2024-01-30 Hitachi Energy Ltd Self-aligned field plate mesa FPM SiC schottky barrier diode
US10890712B2 (en) * 2018-05-11 2021-01-12 Raytheon Bbn Technologies Corp. Photonic and electric devices on a common layer
CN108649048A (zh) * 2018-07-10 2018-10-12 南方科技大学 一种单片集成半导体器件及其制备方法
JP6967024B2 (ja) * 2019-02-04 2021-11-17 株式会社東芝 半導体装置及びその製造方法
KR20210154173A (ko) * 2019-04-18 2021-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 릴레이 및 반도체 장치
US11869964B2 (en) * 2021-05-20 2024-01-09 Wolfspeed, Inc. Field effect transistors with modified access regions
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
CN114050208A (zh) * 2021-11-11 2022-02-15 上海大学 一种改进的高电子迁移率发光晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206509A (ja) * 1992-01-28 1993-08-13 Yokogawa Electric Corp 光制御ｆｅｔ
US5739561A (en) * 1996-04-30 1998-04-14 Motorola, Inc. Light sensitive semiconductor device and method of operation
JP2008198731A (ja) * 2007-02-09 2008-08-28 Toshiba Corp 半導体装置
US20130240832A1 (en) * 2010-04-09 2013-09-19 Stc.Unm Integration of led driver circuit with led

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728375A (en) 1980-07-28 1982-02-16 Fujitsu Ltd Manufacture of semiconductor device
US4774205A (en) 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
DE3709302C2 (de) 1987-03-20 1998-07-02 Daimler Benz Ag Monolithisch integrierte Senderanordnung sowie Verfahren zu ihrer Herstellung
KR940005728B1 (ko) 1991-06-08 1994-06-23 삼성전자 주식회사 화합물 반도체 소자 및 그 제조방법
US5866925A (en) 1997-01-09 1999-02-02 Sandia Corporation Gallium nitride junction field-effect transistor
US6340826B1 (en) 1998-03-30 2002-01-22 Agisilaos Iliadis Infra-red light emitting Si-MOSFET
US20060226442A1 (en) 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
KR100703096B1 (ko) 2005-10-17 2007-04-06 삼성전기주식회사 질화물 반도체 발광 소자
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2009071220A (ja) 2007-09-18 2009-04-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
CN101442092B (zh) * 2008-11-14 2011-03-23 厦门乾照光电股份有限公司 一种高亮度发光二极管及其制造方法
US8179937B2 (en) 2009-01-08 2012-05-15 Quantum Electro Opto Systems Sdn. Bhd. High speed light emitting semiconductor methods and devices
JP6316210B2 (ja) 2012-02-28 2018-04-25 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 交流ｌｅｄのためのシリコン基板上における窒化ガリウムｌｅｄの窒化アルミニウムガリウム／窒化ガリウムデバイスとの集積化

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206509A (ja) * 1992-01-28 1993-08-13 Yokogawa Electric Corp 光制御ｆｅｔ
US5739561A (en) * 1996-04-30 1998-04-14 Motorola, Inc. Light sensitive semiconductor device and method of operation
JP2008198731A (ja) * 2007-02-09 2008-08-28 Toshiba Corp 半導体装置
US20130240832A1 (en) * 2010-04-09 2013-09-19 Stc.Unm Integration of led driver circuit with led

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BAIKUI LI等: "《P-doping-free III-nitride high electron mobility light-emitting diodes and transistors》", 《APPLIED PHYSICS LETTERS 》 *
MILAN TAPAJNA等: "《On the discrimination between bulk and surface traps in AlGaNGaN HEMTs from trapping characteristics》", 《PHYS. STATUS SOLIDI A》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113903802A (zh) * 2021-09-29 2022-01-07 西安电子科技大学 基于阵列条的增强型开关晶体管及其制作方法
CN114664924A (zh) * 2022-03-22 2022-06-24 电子科技大学 一种抗辐射加固的半导体器件及制造方法
CN114664924B (zh) * 2022-03-22 2023-12-08 电子科技大学 一种抗辐射加固的半导体器件及制造方法
CN116435417A (zh) * 2023-06-13 2023-07-14 安徽大学 具有栅极自发光功能的氮化镓器件、制备方法和测试方法
CN116435417B (zh) * 2023-06-13 2023-08-29 安徽大学 具有栅极自发光功能的氮化镓器件和制备方法

Also Published As

Publication number Publication date
US20170338810A1 (en) 2017-11-23
WO2016074642A1 (en) 2016-05-19
CN107004705B (zh) 2021-03-16
WO2016074642A8 (en) 2016-08-18
US10270436B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
CN107004705A (zh) 具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管
CN107507856B (zh) 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
TWI701715B (zh) N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
CN105390539B (zh) 半导体器件
US7842974B2 (en) Gallium nitride heterojunction schottky diode
JP6349554B2 (ja) 窒化物半導体装置
Matioli et al. Ultralow leakage current AlGaN/GaN Schottky diodes with 3-D anode structure
CN109004033B (zh) 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
JP2014504013A (ja) 背面アイソレーションを有する半導体デバイス
US11335799B2 (en) Group-III nitride semiconductor device and method for fabricating the same
TWI433319B (zh) Compound semiconductor device
CN103715235B (zh) 具有背面场板结构的增强型mis‑hemt器件及其制备方法
US8963204B2 (en) Semiconductor device and method for manufacturing same
JP2009194197A (ja) 半導体装置及びその製造方法
JP2011142358A (ja) 窒化物半導体装置
CN113594232A (zh) 一种多插指埋栅结构的增强型高压hemt器件及其制备方法
JP2006286746A (ja) 電界効果トランジスタ
CN116247096A (zh) 一种抗反向导通电流的凹栅增强型GaN HEMT及制作方法
WO2023273900A1 (zh) 一种低动态电阻增强型GaN器件
CN109004026B (zh) Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法
US8969926B2 (en) Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance
Shankar et al. ESD behavior of AlGaN/GaN Schottky diodes
JP6083259B2 (ja) 窒化物半導体装置
CN114843225A (zh) 一种集成MIS-HEMT器件和GaN肖特基二极管的方法及应用
JP2017022288A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant