CN110047924A - 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法 - Google Patents

利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法 Download PDF

Info

Publication number
CN110047924A
CN110047924A CN201811563598.XA CN201811563598A CN110047924A CN 110047924 A CN110047924 A CN 110047924A CN 201811563598 A CN201811563598 A CN 201811563598A CN 110047924 A CN110047924 A CN 110047924A
Authority
CN
China
Prior art keywords
layer
narrow
buffer layer
quantum
pit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811563598.XA
Other languages
English (en)
Other versions
CN110047924B (zh
Inventor
房育涛
刘波亭
张恺玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Quanzhou Sanan Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanzhou Sanan Semiconductor Technology Co Ltd filed Critical Quanzhou Sanan Semiconductor Technology Co Ltd
Priority to CN201811563598.XA priority Critical patent/CN110047924B/zh
Publication of CN110047924A publication Critical patent/CN110047924A/zh
Application granted granted Critical
Publication of CN110047924B publication Critical patent/CN110047924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法,包括由下至上层叠设置的衬底、成核层、AlaGa1‑aN基窄阱多量子阱高阻缓冲层和GaN缓冲层:AlaGa1‑aN基窄阱多量子阱高阻缓冲层包含多个多量子阱结构应力传递层,多个多量子阱结构应力传递层中Al的含量由下至上依次减少;每一个多量子阱结构应力传递层进一步包括多个量子阱周期,每个量子阱周期中进一步包括层叠设置的低Al组分AlaGa1‑ aN窄势阱层、高Al组分AlbGa1‑bN势垒层,多量子周期的个数为5‑100;高Al组分AlbGa1‑bN势垒层的厚度大于低Al组分AlaGa1‑aN窄势阱层的厚度。

Description

利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
技术领域
本发明涉及一种电子元件,尤其涉及场效应晶体管。
背景技术
高质量的半绝缘GaN基缓冲层的生长一直是GaN基高电子迁移率场效应晶体管(High Electron Mobility Transistor,HEMT)器件外延生长的关键技术。在HEMT器件工作时GaN基缓冲层的漏电不仅会恶化器件的夹断性能,使栅极对沟道电流的控制能力减弱从而恶化器件的整体性能;与此同时缓冲层中的漏电还会增加器件的发热量,使器件输出特性变差以至于影响到器件的可靠性和使用寿命,因此GaN基缓冲层漏电一直是困扰HEMT器件性能提高的一个难题。为了获得良好的器件特性和提高器件的可靠性必须生长高阻值GaN基缓冲层减少器件工作时的寄生漏电流。另外缓冲层的缺陷密度(位错密度,掺杂等)也会直接影响到HEMT器件的二维电子气迁移率从而影响器件的导通电阻,因此高质量的缓冲层也是提高器件性能的重要指标。
氮化镓基薄膜材料一般是利用金属有机化学气相沉积(MOCVD)设备通过异质外延的方法生长在蓝宝石,硅,碳化硅等衬底上。通过MOCVD生长的GaN 基外延材料中由于背景氧掺杂、氮空位等缺陷存在,非故意掺杂的本征GaN具有较高的背景电子浓度(1016-1017/cm3左右),所以要获得高阻值的GaN基缓冲层必须想办法减少GaN基外延材料的背景电子浓度才。一般获得高阻值GaN基外延材料的方法可以分为两大类:一类是通过控制在MOCVD中外延GaN过程的生长参数包括反应室气压,生长温度,生长速率,V/III比等,增加外延材料中的p-型杂质数量或缺陷态密度来补偿高的背景电子浓度进而获得高阻值GaN 基缓冲层;另一种方法是通过在GaN基材料的外延生长中通入含有Fe、Cr、Mg 等金属元素的外源掺杂剂在禁带中形成深能级缺陷或提供空穴补偿剩余载流子从而获得高阻值的GaN基缓冲层。第一种方法是通过引入缺陷杂质获得高阻值GaN外延层,因此外延层的质量会变差,同时通过控制生长条件获得高阻值 GaN方法的设备依赖性较强,重复性也较差;第二种方法中引入金属杂质具有较强的记忆效应会在反应室一直有残留使得后续外延材料都有被金属杂质污染风险,因此一般需要有一台专用的MOCVD生长高阻GaN基外延材料而且引入杂质会使沟道2DEG的迁移率下降影响器件特性。
由于AlN的禁带宽度为6.2eV而GaN的禁带宽度仅有3.4eV,因此通过生长不同Al组分的AlGaN可以获得不同禁带宽度的量子阱结构。利用量子阱中的量子限制效应可以抬高势阱中的有效禁带宽度从而增加缓冲层有效禁带宽度减小缓冲层漏电电流。在平均Al组分相同的AlGaN单层和AlGaN多量子阱结构中,由于量子阱中的量子限制效应多量子阱的的有效禁带宽度更大因此具有更高的电阻值。通过生长周期性的不同Al组分的AlxGa1-xN基窄阱多量子阱结构,在低Al组分的窄量子阱中由于量子限制效应势阱的有效禁带宽度会增加从而可以有效减小缓冲层漏电,与此同时多量子阱中的周期势垒势阱结构可以增加载流子散射增加缓冲层电阻而且较窄的量子阱也可以避免极化电荷引起的导电沟道形成。通过利用具有明显量子限制效应的窄阱多量子阱结构制备高阻缓冲层与传统的控制MOCVD生长参数和引入金属杂质能级获得高阻值GaN 方法相比不仅不用担心污染反应室,而且可以获得高质量的高阻GaN基缓冲层。
发明内容
本发明所要解决的主要技术问题是提供一种氮化镓基缓冲层及制备方法,能够实现高阻值。
为了解决上述的技术问题,本发明提供了一种利用GaN基窄阱多量子阱结构的高阻缓冲层,包括由下至上层叠设置的衬底、成核层、AlaGa1-aN基窄阱多量子阱高阻缓冲层和GaN缓冲层:
所述AlaGa1-aN基窄阱多量子阱高阻缓冲层包含多个多量子阱结构应力传递层,所述多个多量子阱结构应力传递层中Al的含量由下至上依次减少;
每一个多量子阱结构应力传递层进一步包括多个量子阱周期,每个量子阱周期中进一步包括层叠设置的低Al组分AlaGa1-aN窄势阱层、高Al组分AlbGa1-bN 势垒层,多量子周期的个数为5-100;所述高Al组分AlbGa1-bN势垒层的厚度大于低Al组分AlaGa1-aN窄势阱层的厚度。
在一较佳实施例中:所述低Al组分AlaGa1-aN窄势阱层中Al的含量为0%-90%;高Al组分AlbGa1-bN势垒层中Al的含量为5%-100%,并且高Al组分AlbGa1-bN势垒层中Al的含量高于低Al组分AlaGa1-aN窄势阱层中Al的含量。
在一较佳实施例中:所述低Al组分AlaGa1-aN窄势阱层的厚度为1-10nm,所述高Al组分AlbGa1-bN势垒层的厚度为8-100nm。
本发明还提供了一种利用GaN基窄阱多量子阱结构的高阻缓冲层的制备方法,包括如下步骤:
1)在衬底上生长成核层;
2)在成核层上生长AlaGa1-aN基窄阱多量子阱高阻缓冲层,所述AlaGa1-aN 基窄阱多量子阱高阻缓冲层包含多个多量子阱结构应力传递层,所述多个多量子阱结构应力传递层中Al的含量由下至上依次减少;
每一个多量子阱结构应力传递层进一步包括多个量子阱周期,每个量子阱周期中进一步包括层叠设置的低Al组分AlaGa1-aN窄势阱层、高Al组分AlbGa1-bN 势垒层,多量子周期的个数为5-100;
3)在AlaGa1-aN基窄阱多量子阱高阻缓冲层上生长高阻GaN缓冲层。
5.根据权利要求4所述的一种利用GaN基窄阱多量子阱结构的高阻缓冲层的制备方法,其特征在于:所述成核层为高温AlN成核层,生长高温AlN成核层时,生长表面温度为1000-1200℃;或者所述成核层为GaN,生长GaN成核层时,生长表面温度为450-550℃;所述成核层为低温AlN成核层,生长表面温度为600-800℃。
在一较佳实施例中:步骤2中,生长高Al组分AlbGa1-bN势垒层的具体参数是:MO源中TMGa的流量为0-80sccm,TMAl的流量为20-600sccm,NH3的流量为1500-30000sccm,生长表面温度1000-1100℃。
在一较佳实施例中:步骤2中,生长低Al组分AlaGa1-aN窄势阱层的具体参数是:MO源中TMGa的流量为15-300sccm,TMAl的流量为0-600sccm,NH3 的流量为1500-30000sccm,生长表面温度1000-1100℃。
在一较佳实施例中:步骤3中,生长高阻GaN缓冲层的具体参数为:MO源中TMGa的流量为100~500sccm,NH3的流量为10000~15000sccm,生长表面温度为950~1050℃,反应室气压为10~80mbar,生长速率为1.5~3um/h。
相较于现有技术,本发明的技术方案具备以下有益效果:
本发明提供了一种利用GaN基窄阱多量子阱结构的高阻缓冲层,由于窄势阱的厚度小于10nm因此具有明显量子限制效应使得势阱的基态能量高于势阱的导带,进而使得势阱的有效禁带宽度大于相同组分的体材料禁带宽度。利用量子限制效应可以增加多量子阱的有效禁带宽度可以减小漏电。另外多量子阱中的周期势垒势阱结构可以增加载流子散射减小高压下的漂移长度从而减小缓冲层漏电增加缓冲层阻值。通过量子限制效应和周期性势垒散射效应可以实现高阻值的氮化镓基缓冲层。
附图说明
图1为本发明优选实施例中利用GaN基窄阱多量子阱结构的高阻缓冲层的分层结构图;
图2为本发明优选实施例中AlaGa1-aN基窄阱多量子阱高阻缓冲层的分层结构图。
图3为本发明优选实施例中利用GaN基窄阱多量子阱结构的高阻缓冲层的垂直漏电曲线图。
具体实施方式
下面结合具体附图和实施方式对本发明作详细说明。
参考图1-2,一种利用GaN基窄阱多量子阱结构的高阻缓冲层,包括由下至上层叠设置的Si或者SiC衬底1、AlN成核层2、AlaGa1-aN基窄阱多量子阱高阻缓冲层3和高阻GaN缓冲层4:
所述AlaGa1-aN基窄阱多量子阱高阻缓冲层3包含多个量子阱周期,每个量子阱周期中进一步包括层叠设置的低Al组分AlaGa1-aN窄势阱层311……3n1、高Al组分AlbGa1-bN势垒层312……3n2,多量子周期的个数为5-100;所述高 Al组分AlbGa1-bN势垒层的厚度大于低Al组分AlaGa1-aN窄势阱层的厚度。
所述低Al组分AlaGa1-aN窄势阱层中Al的含量为0%-90%;高Al组分AlbGa1-bN 势垒层中Al的含量为5%-100%,并且高Al组分AlbGa1-bN势垒层中Al的含量高于低Al组分AlaGa1-aN窄势阱层中Al的含量。所述低Al组分AlaGa1-aN窄势阱层的厚度为1-10nm,所述高Al组分AlbGa1-bN势垒层的厚度为8-100nm。
上述的利用GaN基窄阱多量子阱结构的高阻缓冲层的制备方法,包括如下步骤:
(1)利用MOCVD在1mm的6寸Si衬底上生长AlN成核层。在1050℃高温脱附15min去掉Si表面的氧化物和杂质,露出台阶状的表面形貌。然后高温下生长成核层:生长温度为1100℃,MO源中TMAl的流量为250sccm,NH3的流量3000sccm,反应室气压为70mbar,生长速度0.3um/h左右,生长时间40min。 AlN成核层厚度为200nm左右;
(2)利用MOCVD继续在AlN成核层上继续生长AlaGa1-aN基窄阱多量子阱高阻缓冲层3;所述AlaGa1-aN基窄阱多量子阱高阻缓冲层3包含多个多量子阱结构应力传递层。
第一多量子阱结构应力传递层的平均Al组分为73%左右,生长包括:①高 Al组分AlbGa1-bN势垒层(Al组分为75.5%)的生长条件为:MO源中TMGa的流量为30sccm,TMAl的流量为510sccm,同时NH3的流量为1500sccm;生长表面温度1050℃,生长时间70s,厚度为15nm左右;②低Al组分AlaGa1-aN 窄势阱层(Al组分为60.5%)的生长条件为:MO源中TMGa的流量为49sccm, TMAl的流量为402sccm,同时NH3的流量为2000sccm;生长表面温度1050℃,生长时间14s,厚度为3nm左右;重复生长20个周期的①-②得到厚度为360nm 左右平均Al组分73%的多量子阱结构应力传递层;
(3)利用MOCVD继续在第一多量子阱结构应力传递层上继续生长平均Al 组分为50%左右的多量子阱结构作为第二多量子阱结构应力传递层。第二组多量子阱层的生长包括:①高Al组分AlbGa1-bN势垒层(Al组分为52.5%)的生长条件为:MO源中TMGa的流量为56sccm,TMAl的流量为455sccm,同时NH3 的流量为1500sccm;生长表面温度1050℃,生长时间60s,厚度为15nm左右;②低Al组分AlaGa1-aN窄势阱层(Al组分为37.5%)的生长条件为:MO源中TMGa 的流量为85sccm,TMAl的流量为385sccm,同时NH3的流量为2000sccm;生长表面温度1050℃,生长时间10s,厚度为3nm左右;重复生长60个周期的①-②得到厚度为1080nm左右平均Al组分50%的第二多量子阱结构应力传递层;
(4)利用MOCVD继续在第二多量子阱结构应力传递层上继续生长平均Al 组分为25%左右的第三多量子阱结构应力传递层。第三多量子阱结构应力传递层的生长包括:①高Al组分AlbGa1-bN势垒层(Al组分为27.5%)的生长条件为:MO源中TMGa的流量为164sccm,TMAl的流量为483sccm,同时NH3的流量为1500sccm;生长表面温度1050℃,生长时间26s,厚度为15nm左右;②低Al组分AlaGa1-aN窄势阱层(Al组分为12.5%)的生长条件为:MO源中TMGa 的流量为245sccm,TMAl的流量为220sccm,同时NH3的流量为2000sccm;生长表面温度1050℃,生长时间6s,厚度为3nm左右;重复生长100个周期的①-②得到厚度为1.5um左右平均Al组分25%的第三多量子阱结构应力传递层;
(5)在AlaGa1-aN基窄阱多量子阱高阻缓冲层上生长高阻GaN层。高阻GaN 层为低温低压生长的GaN层,MO源中TMGa流量为200sccm,同时NH3的流量为12000sccm,生长表面温度为1000℃左右,反应室气压为50mbar,生长速率为2.5um/h左右,生长时间为40min,厚度为1600nm左右;
按照上面结构在低阻Si衬底上生长的GaN基外延层的垂直漏电结果具有窄阱多量子阱高阻层可以增加AlGaN基应力传递层的有效禁带宽度增加载流子的散射从而得到具有低漏电值(90nA/mm2@650V)的高阻GaN基缓冲层。
作为本发明的简单替换,当高Al组分AlbGa1-bN势垒层厚度小于10nm时相邻量子阱的基态能级产生耦合形成具有窄势阱的超晶格结构也可以实现高阻氮化镓基缓冲层;可以利用含In的合金化合物AlxInyGa1-x-yN/(Al)GaN替代 AlbGa1-bN;在多量子阱结构中实现Al组分递变的方法除了调节MO源的大小也可以通过调节量子阱的生长条件(温度,气压等)实现量子阱结构中Al组分的递变。
以上仅为本发明的优选实施例,但本发明的范围不限于此,本领域的技术人员可以容易地想到本发明所公开的变化或技术范围。替代方案旨在涵盖在本发明的范围内。因此,本发明的保护范围应由权利要求的范围确定。

Claims (8)

1.一种利用GaN基窄阱多量子阱结构的高阻缓冲层,其特征在于包括由下至上层叠设置的衬底、成核层、AlaGa1-aN基窄阱多量子阱高阻缓冲层和GaN缓冲层:
所述AlaGa1-aN基窄阱多量子阱高阻缓冲层包含多个多量子阱结构应力传递层,所述多个多量子阱结构应力传递层中Al的含量由下至上依次减少;
每一个多量子阱结构应力传递层进一步包括多个量子阱周期,每个量子阱周期中进一步包括层叠设置的低Al组分AlaGa1-aN窄势阱层、高Al组分AlbGa1-bN势垒层,多量子周期的个数为5-100;所述高Al组分AlbGa1-bN势垒层的厚度大于低Al组分AlaGa1-aN窄势阱层的厚度。
2.根据权利要求1所述的一种利用GaN基窄阱多量子阱结构的高阻缓冲层,其特征在于:所述低Al组分AlaGa1-aN窄势阱层中Al的含量为0%-90%;高Al组分AlbGa1-bN势垒层中Al的含量为5%-100%。,并且高Al组分AlbGa1-bN势垒层中Al的含量高于低Al组分AlaGa1-aN窄势阱层中Al的含量。
3.根据权利要求1所述的一种利用GaN基窄阱多量子阱结构的高阻缓冲层,其特征在于:所述低Al组分AlaGa1-aN窄势阱层的厚度为1-10nm,所述高Al组分AlbGa1-bN势垒层的厚度为8-100nm。
4.一种利用GaN基窄阱多量子阱结构的高阻缓冲层的制备方法,其特征在于包括如下步骤:
1)在衬底上生长成核层;
2)在成核层上生长AlaGa1-aN基窄阱多量子阱高阻缓冲层,所述AlaGa1-aN基窄阱多量子阱高阻缓冲层包含多个多量子阱结构应力传递层,所述多个多量子阱结构应力传递层中Al的含量由下至上依次减少;
每一个多量子阱结构应力传递层进一步包括多个量子阱周期,每个量子阱周期中进一步包括层叠设置的低Al组分AlaGa1-aN窄势阱层、高Al组分AlbGa1-bN势垒层,
3)在AlaGa1-aN基窄阱多量子阱高阻缓冲层上生长高阻GaN缓冲层。
5.根据权利要求4所述的一种利用GaN基窄阱多量子阱结构的高阻缓冲层的制备方法,其特征在于:所述成核层为高温AlN成核层,生长高温AlN成核层时,生长表面温度为1000-1200℃;或者所述成核层为GaN,生长GaN成核层时,生长表面温度为450-550℃;所述成核层为低温AlN成核层,生长表面温度为600-800℃。
6.根据权利要求4所述的一种利用GaN基窄阱多量子阱结构的高阻缓冲层的制备方法,其特征在于:步骤2中,生长高Al组分AlbGa1-bN势垒层的具体参数是:MO源中TMGa的流量为0-80sccm,TMAl的流量为20-600sccm,NH3的流量为1500-30000sccm,生长表面温度1000-1100℃。
7.根据权利要求4所述的一种利用GaN基窄阱多量子阱结构的高阻缓冲层的制备方法,其特征在于:步骤2中,生长低Al组分AlaGa1-aN窄势阱层的具体参数是:MO源中TMGa的流量为15-300sccm,TMAl的流量为0-600sccm,NH3的流量为1500-30000sccm,生长表面温度1000-1100℃。
8.根据权利要求4所述的一种利用GaN基窄阱多量子阱结构的高阻缓冲层的制备方法,其特征在于:步骤3中,生长高阻GaN缓冲层的具体参数为:MO源中TMGa的流量为100~500sccm,NH3的流量为10000~15000sccm,生长表面温度为950~1050℃,反应室气压为10~80mbar,生长速率为1.5~3um/h。
CN201811563598.XA 2018-12-20 2018-12-20 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法 Active CN110047924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811563598.XA CN110047924B (zh) 2018-12-20 2018-12-20 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811563598.XA CN110047924B (zh) 2018-12-20 2018-12-20 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法

Publications (2)

Publication Number Publication Date
CN110047924A true CN110047924A (zh) 2019-07-23
CN110047924B CN110047924B (zh) 2022-07-29

Family

ID=67274016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811563598.XA Active CN110047924B (zh) 2018-12-20 2018-12-20 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法

Country Status (1)

Country Link
CN (1) CN110047924B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429128A (zh) * 2019-07-30 2019-11-08 厦门市三安集成电路有限公司 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN110600547A (zh) * 2019-09-19 2019-12-20 厦门市三安集成电路有限公司 氮化镓基半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594509A (zh) * 2013-11-26 2014-02-19 电子科技大学 一种氮化镓高电子迁移率晶体管及其制备方法
CN105261643A (zh) * 2015-09-22 2016-01-20 宁波大学 一种高击穿电压氮化镓基高电子迁移率晶体管
WO2017114296A1 (zh) * 2015-12-29 2017-07-06 中国电子科技集团公司第五十五研究所 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
CN108400159A (zh) * 2018-01-25 2018-08-14 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN108899365A (zh) * 2018-05-30 2018-11-27 厦门市三安集成电路有限公司 高阻GaN基缓冲层外延结构及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594509A (zh) * 2013-11-26 2014-02-19 电子科技大学 一种氮化镓高电子迁移率晶体管及其制备方法
CN105261643A (zh) * 2015-09-22 2016-01-20 宁波大学 一种高击穿电压氮化镓基高电子迁移率晶体管
WO2017114296A1 (zh) * 2015-12-29 2017-07-06 中国电子科技集团公司第五十五研究所 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
EP3316314A1 (en) * 2015-12-29 2018-05-02 China Electronics Technology Group Corporation No.55 Research Institute Aluminum-gallium-nitride compound/gallium-nitride high-electron-mobility transistor
CN108400159A (zh) * 2018-01-25 2018-08-14 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN108899365A (zh) * 2018-05-30 2018-11-27 厦门市三安集成电路有限公司 高阻GaN基缓冲层外延结构及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429128A (zh) * 2019-07-30 2019-11-08 厦门市三安集成电路有限公司 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN110429128B (zh) * 2019-07-30 2022-09-13 厦门市三安集成电路有限公司 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN110600547A (zh) * 2019-09-19 2019-12-20 厦门市三安集成电路有限公司 氮化镓基半导体器件及其制作方法

Also Published As

Publication number Publication date
CN110047924B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US9355843B2 (en) Semiconductor device and method of manufacturing the same
CN101276792B (zh) 半导体外延衬底、化合物半导体器件及其制造方法
US20230167585A1 (en) Group iii nitride stack
US8541816B2 (en) III nitride electronic device and III nitride semiconductor epitaxial substrate
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
US20060197109A1 (en) High electron mobility transistor
CN108400159B (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
US8378388B2 (en) Semiconductor device having a GaN-based semiconductor layer doped with Fe
US8860038B2 (en) Nitride semiconductor device and manufacturing method for the same
CN104810442B (zh) 一种发光二极管外延片及其生长方法
JP2005286135A (ja) 半導体装置および半導体装置の製造方法
CN108899365B (zh) 高阻GaN基缓冲层外延结构及其制备方法
CN106159048B (zh) 一种发光二极管外延片及其生长方法
CN109742140B (zh) 具有单边渐变多量子阱的高阻氮化镓基缓冲层及制备方法
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP2008277655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
CN110047924A (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
CN108767008B (zh) 一种具有高阻GaN缓冲层的HEMT及其制备方法
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN109830535B (zh) 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法
JP4423011B2 (ja) 高比抵抗GaN層を含む窒化物膜の製造方法
JP2010283372A (ja) 半導体装置
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
CN208271905U (zh) 一种高电子迁移率晶体管
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant