CN108899365A - 高阻GaN基缓冲层外延结构及其制备方法 - Google Patents

高阻GaN基缓冲层外延结构及其制备方法 Download PDF

Info

Publication number
CN108899365A
CN108899365A CN201810541107.5A CN201810541107A CN108899365A CN 108899365 A CN108899365 A CN 108899365A CN 201810541107 A CN201810541107 A CN 201810541107A CN 108899365 A CN108899365 A CN 108899365A
Authority
CN
China
Prior art keywords
layers
component
layer
buffer layer
high resistant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810541107.5A
Other languages
English (en)
Other versions
CN108899365B (zh
Inventor
房育涛
刘波亭
叶念慈
张恺玄
林志东
蔡文必
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Sanan Semiconductor Co Ltd
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201810541107.5A priority Critical patent/CN108899365B/zh
Publication of CN108899365A publication Critical patent/CN108899365A/zh
Priority to PCT/CN2019/089116 priority patent/WO2019228424A1/zh
Application granted granted Critical
Publication of CN108899365B publication Critical patent/CN108899365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种高阻GaN基缓冲层外延结构,包括GaN缓冲层、包含高阻AlxGa1‑xN异质结的多量子阱层、AlN成核层和衬底;所述包含高阻AlxGa1‑xN异质结的多量子阱层中,每个多量子阱周期中包含高Al组分AlaGa1‑aN层,Al组分递减AluGa1‑uN层,所述多量子阱周期n的个数为10‑100个。本发明提供了一种高阻GaN基缓冲层外延结构及其制备方法,不用担心污染反应室,而且可以获得高质量的高阻GaN基缓冲层。

Description

高阻GaN基缓冲层外延结构及其制备方法
技术领域
本发明涉及晶体管,尤其涉及氮化镓基高电子迁移率晶体管。
背景技术
高质量高阻值的GaN基缓冲层的生长是GaN基高电子迁移率场效应晶体管(HighElectron Mobility Transistor,HEMT)器件外延生长的关键技术。HEMT器件结构中GaN基缓冲层的漏电不仅会恶化器件工作时候的夹断性能,使栅极电压控制沟道电流的能力减弱从而恶化器件的整体性能,同时缓冲层中的漏电还会增加器件的发热量,使器件输出特性变差影响器件的可靠性和使用寿命,因此GaN缓冲层漏电是困扰GaN基HEMT器件性能提高的一个难题。为了获得良好的器件特性和提高器件的可靠性必须生长高阻值半绝缘的GaN基缓冲层减少器件的寄生漏电流。另外缓冲层的位错密度直接影响HEMT器件的二维电子气迁移率从而影响器件的导通电阻,因此高质量的缓冲层也是提高器件性能的重要指标。
通常采用金属有机化学气相沉积(MOCVD)生长的GaN基外延材料时由于氮空位,氧掺杂等缺陷存在,非故意掺杂的本征GaN具有较高的背景电子浓度(1016-1017/cm3左右),所以必须想办法减少GaN基外延材料的背景载流子浓度才能获得高阻值的GaN基缓冲层。一般获得高阻值GaN基外延材料的方法有两种:一种是通过控制在MOCVD中生长GaN过程的参数包括反应室气压,生长温度,生长速率,V/III比等,增加外延材料中的p-型杂质或缺陷能级补偿背景电子浓度获得高阻值GaN层;另一种方法是通过在GaN的外延生长中通入Fe,Cr,Mg等金属元素形成深能级缺陷或提供空穴补偿剩余载流子从而获得高阻值的GaN层;第一种方法是通过引入缺陷杂质获得高阻值GaN外延层,因此外延层的质量会变差,同时通过控制生长条件获得高阻值GaN方法的设备依赖性较强,重复性也较差;第二种方法引入金属杂质具有记忆效应会污染反应室需要有一台MOCVD专门生长高阻GaN而且引入杂质会使沟道2DEG的迁移率下降影响器件特性。
由于III族氮化物(AlN,GaN和InN)的纤锌矿结构的空间反演不对称性以及氮原子和III族金属原子巨大的电负性差,GaN及其合金化合物具有很强的极性。本发明中利用AlN和GaN材料之间较大的极化强度差值(0.081C/m^2-0.029C/m^2),在生长Ga-面GaN基材料中通过生长组分逐渐减小(或增加)的AlxGa1-xN材料由于极化强度的变化可以在材料中形成剩余的极化负电荷(或正电荷),从而在生长方向形成一定分布的极化电荷区域。
发明内容
本发明所要解决的主要技术问题是提供一种高阻GaN基缓冲层外延结构及其制备方法,不用担心污染反应室,而且可以获得高质量的高阻GaN基缓冲层。
为了解决上述的技术问题,本发明提供了一种高阻GaN基缓冲层外延结构,包括由下至上层叠设置的:衬底、AlN成核层、包含高阻AlxGa1-xN异质结的多量子阱层和高阻GaN缓冲层;
所述包含高阻AlxGa1-xN异质结的多量子阱层中,每个多量子阱周期中包含高Al组分AlaGa1-aN层,Al组分递减AluGa1-uN层,所述多量子阱周期n的个数为10-100个。
在一较佳实施例中:所述每个多量子阱周期中包含由下至上层叠设置的:低Al组分AlbGa1-bN层、Al组分递增AlvGa1-vN层、高Al组分AlaGa1-aN层、Al组分递减AluGa1-uN层、低Al组分AlbGa1-bN层;其中高Al组分AlaGa1-aN层的Al含量范围为10%-100%;低Al组分AlbGa1-bN层中Al含量范围为0%-90%,并且高Al组分AlaGa1-aN层的Al含量大于低Al组分AlbGa1-bN层中Al含量。
在一较佳实施例中:所述每个多量子阱周期中包含由下至上层叠设置的:Al组分递减AluGa1-uN层、Al组分递增AlvGa1-vN层、高Al组分AlaGa1-aN层、Al组分递减AluGa1-uN层。
在一较佳实施例中:所述每个多量子阱周期中包含由下至上层叠设置的:Al组分递减AluGa1-uN层、Al组分递增AlvGa1-vN层、Al组分递减AluGa1-uN层。
本发明还提供了一种如上所述的高阻GaN基缓冲层外延结构的制备方法,包括以下步骤:
1)利用金属有机化学气相沉积设备在所选用的衬底上生长出成核层;
2)在衬底上继续外延生长包含高阻AlxGa1-xN异质结的多量子阱层,所述包含高阻AlxGa1-xN异质结的多量子阱层中,每个多量子阱周期中包含高Al组分AlaGa1-aN层,Al组分递减AluGa1-uN层;具体的制备方法为;
3)在包含高阻AlxGa1-xN异质结的多量子阱层上生长高阻的GaN缓冲层。
本发明还提供了一种高阻GaN基缓冲层外延结构,包括由下至上层叠设置的:衬底、AlN成核层、至少一层包含极化掺杂超晶格的缓冲层、高阻GaN缓冲层、GaN沟道层、AlxGa1-xN势垒层;
所述包含极化掺杂超晶格的缓冲层中,每个超晶格周期中包含层叠设置的低Al组分逐渐降低的极化p-型掺杂AlxGa1-xN层,Al组分逐渐增加的极化n-型掺杂AlxGa1-xN层;所述超晶格周期的个数为10-100个。
本发明还提供了一种如上所述的高阻GaN基缓冲层外延结构的制备方法,其特征在于包括以下步骤:
1)利用金属有机化学气相沉积设备在衬底上高温外延生长AlN成核层;
2)在AlN成核层上生长Al组分逐渐降低的极化p-型掺杂AlxGa1-xN层,接着生长Al组分逐渐增加的极化n-型掺杂AlxGa1-xN层;重复生长10-100个周期的上述极化p-型掺杂AlxGa1-xN层和极化n-型掺杂AlxGa1-xN层,从而形成一层包含极化掺杂超晶格的缓冲层;
3)根据包含极化掺杂超晶格的缓冲层的层数重复步骤2;
4)在包含极化掺杂超晶格的缓冲层上生长高阻GaN缓冲层;
5)在高阻GaN缓冲层上生长高质量GaN沟道层;
6)在GaN沟道层上生长AlxGa1-xN势垒层。
相较于现有技术,本发明的技术方案具备以下有益效果:
本发明提供了一种高阻GaN基缓冲层外延结构及其制备方法,通过生长周期性的不同Al组分的AlxGa1-xN多量子阱结构,在Al组分渐变区形成具有剩余正负极化电荷的空间区域,利用正负极化电荷产生的极化电场耗尽外延材料中的背景电子浓度从而获得高阻值的GaN基缓冲层。与传统的控制MOCVD生长参数和引入金属杂质能级获得高阻值GaN方法相比,通过AlxGa1-xN多量子阱结构获得高阻GaN不仅不用担心污染反应室,而且可以获得高质量的高阻GaN基缓冲层。
具体实施方式
下面结合实施例,对本发明作进一步说明。
实施例1
一种高阻GaN基缓冲层外延结构,包括由下至上层叠设置的:衬底、AlN成核层、包含高阻AlxGa1-xN异质结的多量子阱层和高阻GaN缓冲层;
所述包含高阻AlxGa1-xN异质结的多量子阱层中,每个多量子阱周期中包含
由下至上层叠设置的:低Al组分AlbGa1-bN层、Al组分递增AlvGa1-vN层、高Al组分AlaGa1-aN层、Al组分递减AluGa1-uN层、低Al组分AlbGa1-bN层。
在包含高阻AlxGa1-xN异质结的多量子阱层中,由于Al组分递减AlxGa1-xN层和Al组分递增AlxGa1-xN层存在空间分离的极化正负电荷,极化电荷间的电场可以使氮化镓基材料中的高背景载流子束缚在空间分离的极化电荷附近从而降低自由移动背景载流子浓度,减小高电压下材料的漏电实现高阻值的氮化镓基缓冲层。
上述的高阻GaN基缓冲层外延结构的制备方法,包括以下步骤:
1)利用金属有机化学气相沉积设备(MOCVD)在所选用的异质外延衬底(蓝宝石,SiC,Si)上生长成核层,其中成核层可以是高温AlN或者低温GaN或者低温AlN;生长高温AlN成核层的表面温度为1000-1200℃,厚度为100-500nm;生长低温GaN成核层表面温度为450-550℃,厚度为10-30nm;生长低温ALN成核层表面温度为600-800℃,厚度为10-50nm;
2)在衬底上面继续外延生长包含高阻AlxGa1-xN异质结的多量子阱层,所述包含高阻AlxGa1-xN异质结的多量子阱层,包括高Al组分AlaGa1-aN层,Al组分递减AluGa1-u过渡层,低Al组分AlbGa1-bN层,和Al组分递增AlvGa1-v过渡层,外延生长的具体参数为:
①.生长高Al组分的AlaGa1-aN层,TMGa流量为0-80sccm,TMAl流量为50-600sccm,NH3的流量为1500-30000sccm,外延生长表面温度1000-1100℃,在上述MO流量,V/III比和表面温度的生长条件下AlaGa1-aN层生长速度为1um/h-3um/h,Al组分为10%-100%,厚度为0-50nm;
②.生长Al组分递减的AluGa1-uN过渡层,这一层生长过程中TMAl流量从高50-600sccm到低0-500sccm逐渐减小,TMGa流量从低0-80sccm到高25-400sccm逐渐增加同时NH3的流量为1500-30000sccm,外延生长的表面温度1000-1100℃;在上述MO流量,V/III比和表面温度的生长条件下AluGa1-uN过渡层生长速度为0.5um/h-3um/h,AluGa1-uN组分递减层的Al组分从100%-10%左右逐渐降低到90%-0%,厚度为5-50nm。由于极化效应组分逐渐减低的AluGa1-uN层中存在空间极化剩余负电荷;
③.在组分递减的AluGa1-uN层上的生长低Al组分的AlbGa1-bN层,TMGa流量为25-400sccm,TMAl流量为0-500sccm,NH3的流量为1500-30000sccm,外延生长表面温度1000-1100℃,在上述MO流量,V/III比和表面温度的生长条件下AlbGa1-bN层生长速度为1um/h-3um/h,Al组分为0%-90%,厚度为0-50nm;
④.在低Al组分的AlbGa1-bN层上生长Al组分递增的AlvGa1-vN过渡层,这一层的生长过程中TMAl流量从低0-500sccm到高50-600sccm逐渐增加,TMGa流量从高25-400sccm到低0-80sccm逐渐减小,同时NH3的流量为1500-30000sccm,外延生长的表面温度1000-1100℃;在上述MO流量,V/III比和表面温度的生长条件下AlvGa1-vN过渡层生长速度为0.5um/h-3um/h,AlvGa1-vN组分递增层的Al组分从0%-90%逐渐增加到10%-100%,厚度为5-50nm。由于极化效应组分逐渐增加的AlvGa1-vN层中存在空间极化剩余正电荷;
重复或阶梯式改变参数地生长一定周期的上述多量子阱异质结结构得到包含高阻AlxGa1-xN异质结的多量子阱层。
3)在包含高阻AlxGa1-xN异质结的多量子阱层上生长0.5-2um的高阻的GaN缓冲层,外延生长参数为:TMGa流量为100~500sccm,NH3流量为10000~15000sccm,生长表面温度为950~1050℃,反应室气压为10~80mbar,生长速率为1.5~3um/h。
实施例2
本实施例与实施例1的区别在于:所述每个多量子阱周期中包含由下至上层叠设置的:Al组分递减AluGa1-uN层、、Al组分递增AlvGa1-vN层、高Al组分AlaGa1-aN层Al组分递减AluGa1-uN层。
实施例3
本实施例与实施例1的区别在于:所述每个多量子阱周期中包含由下至上层叠设置的:Al组分递减AluGa1-uN层、Al组分递增AlvGa1-vN层、Al组分递减AluGa1-uN层。
实施例4
一种高阻GaN基缓冲层外延结构,包括由下至上层叠设置的:衬底、AlN成核层、包含极化掺杂超晶格的缓冲层、高阻GaN缓冲层、GaN沟道层、AlxGa1-xN势垒层;
所述包含极化掺杂超晶格的缓冲层中,每个超晶格周期中包含层叠设置的低Al组分逐渐降低的极化p-型掺杂AlxGa1-xN层,Al组分逐渐增加的极化n-型掺杂AlxGa1-xN层;所述超晶格周期的个数为10-100个。
上述的高阻GaN基缓冲层外延结构的制备方法,其特征在于包括以下步骤:
(1)利用金属有机化学气相沉积设备在Si衬底上生长AlN成核层。在1050℃高温脱附15min去掉Si表面的氧化物和杂质,露出台阶状的表面形貌。然后高温下生长成核层:生长温度为1100℃,TMAl流量为250sccm,NH3流量3000sccm,反应室气压为70mbar,生长速度0.3um/h左右,生长时间40min。AlN成核层厚度为200nm左右;
(2)利用金属有机化学气相沉积设备继续在AlN成核层上继续生长平均Al组分为72.5%左右的极化掺杂超晶格结构作为第一层超晶格应力传递层。第一层极化掺杂超晶格生长包括:
①极化掺杂p-型AlxGa1-xN层,生长条件为:MO流量其中TMGa从25sccm线形增加到35sccm,TMAl从500sccm线形减小到400sccm,同时NH3的流量为1500sccm增加到2000(Al组分从80%渐变到65%);表面温度1050℃,生长时间45s厚度为10nm左右;
②然后再在p-型AlxGa1-xN上生长极化掺杂n-型AlxGa1-xN层,生长条件为:MO流量其中TMGa从35sccm线形减小到25sccm,TMAl从400sccm线形增加到500sccm,同时NH3的流量为2000sccm减小到1500sccm(Al组分从65%渐变到80%);表面温度1050℃,生长时间45s厚度为10nm左右;重复生长10-100个周期的①-②得到厚度为200nm左右平均Al组分72.5%的包含极化掺杂超晶格的缓冲层;
(3)利用金属有机化学气相沉积设备继续在平均Al组分72.5%的包含极化掺杂超晶格的缓冲层上继续生长平均Al组分为47.5%左右的极化掺杂超晶格作为第二层包含极化掺杂超晶格的缓冲层。第二层包含极化掺杂超晶格的缓冲层的生长过程为:
①极化掺杂p-型AlxGa1-xN层,生长条件为:MO流量其中TMGa从58sccm线形增加到75sccm,TMAl从450sccm线形减小到320sccm,同时NH3的流量为1500sccm增加到1800(Al组分从55%渐变到40%);表面温度1050℃,生长时间40s厚度为10nm左右;
②然后再在p-型AlxGa1-xN上生长极化掺杂n-型AlxGa1-xN层,生长条件为:MO流量其中TMGa从75sccm线形减小到58sccm,TMAl从320sccm线形增加到450sccm,同时NH3的流量为1800sccm减小到1500sccm(Al组分从40%渐变到55%);表面温度1050℃,生长时间40s厚度为10nm左右;重复生长40个周期的①-②得到厚度为800nm左右平均Al组分47.5%的包含极化掺杂超晶格的缓冲层;
(4)利用金属有机化学气相沉积设备继续在(3)的47.5%的包含极化掺杂超晶格的缓冲层上继续生长平均Al组分为22.5%左右的包含极化掺杂超晶格的缓冲层作为第三层。第三层包含极化掺杂超晶格的缓冲层的生长过程为:
①极化掺杂p-型AlxGa1-xN层,生长条件为:MO流量其中TMGa从120sccm线形增加到170sccm,TMAl从400sccm线形减小到200sccm,同时NH3的流量为1500sccm增加到2000sccm(Al组分从30%渐变到15%);表面温度1050℃,生长时间35s厚度为10nm左右;
②然后再在p-型AlxGa1-xN上生长极化掺杂n-型AlxGa1-xN层,生长条件为:MO流量其中TMGa从170线形减小到120sccm,TMAl从200sccm线形增加到400sccm,同时NH3的流量为2000sccm减小到1500sccm(Al组分从15%渐变到30%);表面温度1050℃,生长时间35s厚度为10nm左右;重复生长80个周期的①-②得到厚度为1.6um左右平均Al组分22.5%的极化掺杂超晶格结构应力传递层;
(5)在包含极化掺杂超晶格的缓冲层上生长高阻GaN层,高阻GaN层为低温低压生长的GaN层,TMGa流量为200sccm,同时NH3的流量为12000sccm,生长表面温度为980℃,反应室气压为50mbar,生长速率为2.5um/h左右,生长时间为50min,厚度为2000nm左右;
(6)在高阻GaN层上生长沟道层和势垒层。沟道层为高温GaN层,TMGa流量为200sccm,同时NH3的流量为30000sccm,生长表面温度为1060℃,反应室气压为200mbar,生长速率为2um/h,厚度为200nm;势垒层为高温生长的固定Al组分(25%)厚度为25nm的AlxGa1-xN层。具体生长条件为:生长过程中TMAl流量为200sccm,TMGa流量为90sccm,NH3的流量为9000sccm,外延生长的表面温度1060℃,反应室气压为75mbar,在上述MO流量,V/III比和表面温度的生长条件下势垒生长速度为0.6um/h,生长时间为2.5min。
按照上面结构在低阻Si衬底上生长的GaN基外延层的经过垂直漏电实验后,极化掺杂超晶格可以有效耗尽应力传递层的背景载流子浓度,从而得到具有低漏电值(0.027uA/mm2@650V)的高阻GaN基缓冲层。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (7)

1.一种高阻GaN基缓冲层外延结构,其特征在于包括由下至上层叠设置的:衬底、AlN成核层、包含高阻AlxGa1-xN异质结的多量子阱层和高阻GaN缓冲层;
所述包含高阻AlxGa1-xN异质结的多量子阱层中,每个多量子阱周期中包含高Al组分AlaGa1-aN层,Al组分递减AluGa1-uN层,所述多量子阱周期n的个数为10-100个。
2.根据权利要求1所述的一种高阻GaN基缓冲层外延结构,其特征在于:所述每个多量子阱周期中包含由下至上层叠设置的:低Al组分AlbGa1-bN层、Al组分递增AlvGa1-vN层、高Al组分AlaGa1-aN层、Al组分递减AluGa1-uN层、低Al组分AlbGa1-bN层;、;其中高Al组分AlaGa1-aN层的Al含量范围为10%-100%;低Al组分AlbGa1-bN层中Al含量范围为0%-90%,并且高Al组分AlaGa1-aN层的Al含量大于低Al组分AlbGa1-bN层中Al含量。
3.根据权利要求1所述的一种高阻GaN基缓冲层外延结构,其特征在于:所述每个多量子阱周期中包含由下至上层叠设置的:Al组分递减AluGa1-uN层、Al组分递增AlvGa1-vN层、高Al组分AlaGa1-aN层、Al组分递减AluGa1-uN层。
4.根据权利要求1所述的一种高阻GaN基缓冲层外延结构,其特征在于:所述每个多量子阱周期中包含由下至上层叠设置的:Al组分递减AluGa1-uN层、Al组分递增AlvGa1-vN层、Al组分递减AluGa1-uN层。
5.一种权利要求1所述的高阻GaN基缓冲层外延结构的制备方法,其特征在于包括以下步骤:
1)利用金属有机化学气相沉积设备在所选用的衬底上生长出成核层;
2)在衬底上继续外延生长包含高阻AlxGa1-xN异质结的多量子阱层,所述包含高阻AlxGa1-xN异质结的多量子阱层中,每个多量子阱周期中包含高Al组分AlaGa1-aN层,Al组分递减AluGa1-uN层;具体的制备方法为;
3)在包含高阻AlxGa1-xN异质结的多量子阱层上生长高阻的GaN缓冲层。
6.一种高阻GaN基缓冲层外延结构,其特征在于包括由下至上层叠设置的:衬底、AlN成核层、至少一层包含极化掺杂超晶格的缓冲层、高阻GaN缓冲层、GaN沟道层、AlxGa1-xN势垒层;
所述包含极化掺杂超晶格的缓冲层中,每个超晶格周期中包含层叠设置的低Al组分逐渐降低的极化p-型掺杂AlxGa1-xN层,Al组分逐渐增加的极化n-型掺杂AlxGa1-xN层;所述超晶格周期的个数为10-100个。
7.一种权利要求6所述的高阻GaN基缓冲层外延结构的制备方法,其特征在于包括以下步骤:
1)利用金属有机化学气相沉积设备在衬底上高温外延生长AlN成核层;
2)在AlN成核层上生长Al组分逐渐降低的极化p-型掺杂AlxGa1-xN层,接着生长Al组分逐渐增加的极化n-型掺杂AlxGa1-xN层;重复生长10-100个周期的上述极化p-型掺杂AlxGa1-xN层和极化n-型掺杂AlxGa1-xN层,从而形成一层包含极化掺杂超晶格的缓冲层;
3)根据包含极化掺杂超晶格的缓冲层的层数重复步骤2;
4)在包含极化掺杂超晶格的缓冲层上生长高阻GaN缓冲层;
5)在高阻GaN缓冲层上生长高质量GaN沟道层;
6)在GaN沟道层上生长AlxGa1-xN势垒层。
CN201810541107.5A 2018-05-30 2018-05-30 高阻GaN基缓冲层外延结构及其制备方法 Active CN108899365B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810541107.5A CN108899365B (zh) 2018-05-30 2018-05-30 高阻GaN基缓冲层外延结构及其制备方法
PCT/CN2019/089116 WO2019228424A1 (zh) 2018-05-30 2019-05-29 GaN基外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810541107.5A CN108899365B (zh) 2018-05-30 2018-05-30 高阻GaN基缓冲层外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN108899365A true CN108899365A (zh) 2018-11-27
CN108899365B CN108899365B (zh) 2020-09-04

Family

ID=64343573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810541107.5A Active CN108899365B (zh) 2018-05-30 2018-05-30 高阻GaN基缓冲层外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN108899365B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830536A (zh) * 2018-12-20 2019-05-31 厦门市三安集成电路有限公司 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法
CN110047924A (zh) * 2018-12-20 2019-07-23 泉州三安半导体科技有限公司 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
CN110429128A (zh) * 2019-07-30 2019-11-08 厦门市三安集成电路有限公司 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
WO2019228424A1 (zh) * 2018-05-30 2019-12-05 厦门市三安集成电路有限公司 GaN基外延结构及其制备方法
CN113659006A (zh) * 2021-08-05 2021-11-16 王晓波 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225931A (zh) * 2015-09-30 2016-01-06 中国电子科技集团公司第四十八研究所 AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法
JP2016031997A (ja) * 2014-07-28 2016-03-07 エア・ウォーター株式会社 半導体装置
CN107123590A (zh) * 2017-06-26 2017-09-01 镓特半导体科技(上海)有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN107845565A (zh) * 2017-09-22 2018-03-27 叶顺闵 一种提高氮化镓器件电子迁移率及外延层质量方法
CN108400159A (zh) * 2018-01-25 2018-08-14 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016031997A (ja) * 2014-07-28 2016-03-07 エア・ウォーター株式会社 半導体装置
CN105225931A (zh) * 2015-09-30 2016-01-06 中国电子科技集团公司第四十八研究所 AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法
CN107123590A (zh) * 2017-06-26 2017-09-01 镓特半导体科技(上海)有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN107845565A (zh) * 2017-09-22 2018-03-27 叶顺闵 一种提高氮化镓器件电子迁移率及外延层质量方法
CN108400159A (zh) * 2018-01-25 2018-08-14 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019228424A1 (zh) * 2018-05-30 2019-12-05 厦门市三安集成电路有限公司 GaN基外延结构及其制备方法
CN109830536A (zh) * 2018-12-20 2019-05-31 厦门市三安集成电路有限公司 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法
CN110047924A (zh) * 2018-12-20 2019-07-23 泉州三安半导体科技有限公司 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
CN110429128A (zh) * 2019-07-30 2019-11-08 厦门市三安集成电路有限公司 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN110429128B (zh) * 2019-07-30 2022-09-13 厦门市三安集成电路有限公司 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN113659006A (zh) * 2021-08-05 2021-11-16 王晓波 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法
CN113659006B (zh) * 2021-08-05 2024-05-24 王晓波 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法

Also Published As

Publication number Publication date
CN108899365B (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
CN108899365A (zh) 高阻GaN基缓冲层外延结构及其制备方法
CN108400159B (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
JP5671127B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
US8541816B2 (en) III nitride electronic device and III nitride semiconductor epitaxial substrate
US8860038B2 (en) Nitride semiconductor device and manufacturing method for the same
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
US20130328106A1 (en) Semiconductor device and method for manufacturing semiconductor device
US9331192B2 (en) Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
CN109742140B (zh) 具有单边渐变多量子阱的高阻氮化镓基缓冲层及制备方法
CN108767008B (zh) 一种具有高阻GaN缓冲层的HEMT及其制备方法
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN102544086B (zh) 氮化镓基高电子迁移率晶体管及其制作方法
CN109830535B (zh) 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法
CN110047924B (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN109830536A (zh) 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法
CN109638066A (zh) 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
CN212010976U (zh) 一种GaN基外延结构
CN112342524B (zh) 一种氮化镓高铝组分的外延生长方法
CN210073765U (zh) 一种AlGaN双异质结高阻缓冲层外延结构
KR102111458B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN213459745U (zh) 高电子迁移率晶体管外延结构及高电子迁移率晶体管
WO2019228424A1 (zh) GaN基外延结构及其制备方法
CN114420753A (zh) HEMT器件、基于GaN衬底的HEMT外延结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230404

Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province

Patentee after: Hunan San'an Semiconductor Co.,Ltd.

Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000

Patentee before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd.

TR01 Transfer of patent right