CN109830536A - 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法 - Google Patents
包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法 Download PDFInfo
- Publication number
- CN109830536A CN109830536A CN201811563596.0A CN201811563596A CN109830536A CN 109830536 A CN109830536 A CN 109830536A CN 201811563596 A CN201811563596 A CN 201811563596A CN 109830536 A CN109830536 A CN 109830536A
- Authority
- CN
- China
- Prior art keywords
- layer
- buffer layer
- pit structure
- structure compound
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明提供了一种包含多量子阱结构复合缓冲层的高阻缓冲层,包括：由下至上依次设置的衬底、成核层、多量子阱结构复合缓冲层、高阻缓冲层；所述多量子阱结构复合缓冲层进一步包括：n组AlxGa1‑xN多量子阱层、K组AlyGa1‑yN超晶格层和/或m个AlzGa1‑zN单层；所述n组AlxGa1‑xN多量子阱层、K组AlyGa1‑yN超晶格层和/或m个AlzGa1‑zN单层中的平均Al组分递减。本发明还提供了包含多量子阱结构复合缓冲层的高阻缓冲层的制备方法，制作方法简单，无需二次外延，对反应室无污染，可控性强，可以有效减小缓冲层漏电流，从而改善器件高压特性和减小器件的无用功耗，适合实际生产应用。
Description
技术领域
本发明涉及一种电子元件，尤其涉及场效应晶体管。
背景技术
III-V族氮化物(氮化镓、氮化铝及其合金化合物)是一种重要的第三代半导体材料具有禁带宽度大、热导率高、高饱和电子漂移速度等优点利用AlGaN 和GaN间的禁带宽度、极化强度差异，AlGaN/GaN异质结界面可以形成的高浓度和高电子迁移率的二维电子气从而形成高电子迁移率场效应晶体管(High Electron Mobility Transistor，HEMT)。氮化镓基HEMT具有导通电阻小，开关频率高，工作电压高等优点已经被广泛用于电力电子器件和射频微波器件。
在HEMT器件工作时GaN基缓冲层的漏电不仅会恶化器件的夹断性能，减弱栅极电压对沟道电流的控制能力从而恶化器件的整体性能；与此同时缓冲层中的漏电还会使器件发热工作温度升高，使器件输出特性变差以至于影响到器件的可靠性和使用寿命。因此GaN基缓冲层的漏电问题一直是困扰HEMT器件性能提高的一个难题，为了获得良好的器件特性和提高器件的可靠性必须生长高阻值GaN基缓冲层减少器件工作时的寄生漏电流。另外缓冲层的缺陷密度(位错密度，掺杂等)也会直接影响HEMT器件的二维电子气迁移率从而影响器件的导通电阻，因此高质量的缓冲层也是提高器件性能的重要指标。
在利用金属有机化学气相沉积(MOCVD)生长的GaN基外延材料中由于背景氧掺杂、氮空位等缺陷的存在，非故意掺杂生长的本征GaN往往具有较高的背景电子浓度(1016-1017/cm3左右)而显弱n型，因此要获得半绝缘的氮化镓基缓冲层就必须想办法减少GaN基外延材料的背景电子浓度。通常获得高阻值半绝缘GaN基外延材料的方法有两大类：一类是通过控制在MOCVD中外延GaN过程的生长参数(包括反应室气压，生长温度，生长速率，V/III比等)增加外延材料中的p-型杂质数量或缺陷态密度来俘获和补偿背景电子进而获得高阻值GaN基缓冲层；另一种方法是通过在GaN基材料的外延生长中通入含有Fe、 Cr、Mg等金属元素的外源掺杂剂在禁带中形成深能级缺陷或提供空穴补偿剩余载流子从而获得高阻值的GaN基缓冲层。第一种方法是通过引入缺陷杂质获得高阻值GaN外延层，以牺牲外延薄膜晶体质量为代价的，同时通过控制生长条件获得高阻值GaN方法的设备依赖性较强，重复性也较差；第二种方法引入金属杂质一般都具有较强的记忆效应会污染反应室使得后续外延材料都有被金属杂质污染风险，因此通常需要有一台专用的MOCVD生长高阻GaN基外延材料而且引入杂质会增加沟道2DEG散射减小电子的迁移率。
相比于氮化镓，氮化铝具有更大的禁带宽度因此增加缓冲层中的Al组分的含量也可以增加缓冲层有效禁带宽度从而增加缓冲层阻值。高铝组分铝镓氮缓冲层可以是由单层AlGaN、AlGaN基超晶格和AlGaN基多量子阱组成。通常由于单层AlGaN的晶格常数固定且可以随Al组分线形变化因此具有较好的应力调节和控制作用；AlGaN基超晶格由于其较强的周期性组分和应力变化可以有效过滤穿透位错提高外延薄膜晶体质量；AlGaN基多量子阱由于其存在较强的极化内建电场可以耗尽背景电子和阻挡电子纵向导通；本专利结合AlGaN基多量子阱缓冲层与AlGaN基超晶格或单层AlGaN缓冲层的优点通过设计复合缓冲层外延结构获得高质量半绝缘的氮化镓基缓冲层生长方法。与传统的控制 MOCVD生长参数和引入金属杂质能级获得高阻值GaN方法相比，通过设计外延结构的包含多量子阱结构复合缓冲层获得高阻缓冲层不仅不用担心污染反应室，而且可以获得高质量的高阻GaN基缓冲层。
发明内容
本发明所要解决的主要技术问题是提供一种缓冲层及制备方法，能够实现高阻值。
为了解决上述的技术问题，本发明提供了一种包含多量子阱结构复合缓冲层的高阻缓冲层，包括：由下至上依次设置的衬底、成核层、多量子阱结构复合缓冲层、高阻缓冲层；
所述多量子阱结构复合缓冲层进一步包括：n组AlxGa1-xN多量子阱层、K 组AlyGa1- yN超晶格层和/或m个AlzGa1-zN单层；所述n组AlxGa1-xN多量子阱层、 K组AlyGa1-yN超晶格层和/或m个AlzGa1-zN单层中的平均Al组分递减。
在一较佳实施例中：每一组所述AlxGa1-xN多量子阱层的有效势垒厚度为： 10nm-100nm；所述n组AlxGa1-xN多量子阱层的总厚度为40-3000nm；每一组所述AlxGa1-xN多量子阱层的平均Al组分为：5％-90％。
在一较佳实施例中：所述AlyGa1-yN超晶格结构的有效势垒厚度为：1nm-10nm， K组AlyGa1-yN超晶格层的总厚度为：20nm-3000nm；每一组所述超晶格层的平均 Al组分为：5％-90％。
在一较佳实施例中：所述m个AlzGa1-zN单层的总厚度范围为：100nm-3000nm，每一个所述AlzGa1-zN单层的平均Al组分为：5％-90％。
本发明还提供了一种包含多量子阱结构复合缓冲层的高阻缓冲层的制备方法，包括如下步骤：
1)在衬底上生长成核层；
2)在成核层上生长多量子阱结构复合缓冲层，所述多量子阱结构复合缓冲层包括：n组AlxGa1-xN多量子阱层、K组AlyGa1-yN超晶格层和/或m个AlzGa1-zN 单层；所述复合缓冲层中各层中Al的组分沿着外延生长的方向递减；。
3)在多量子阱结构复合缓冲层生长高阻缓冲层。
在一较佳实施例中：所述成核层为高温AlN成核层，生长高温AlN成核层时，生长表面温度为1000-1200℃；或者所述成核层为GaN，生长GaN成核层时，生长表面温度为450-550℃；所述成核层为低温AlN成核层，生长表面温度为600-800℃。
在一较佳实施例中：步骤2中，生长所述AlxGa1-xN多量子阱层的具体参数为：M0源中TMGa的流量为10sccm-300sccm，TMAl流量为0-800sccm，NH3的流量为1000sccm-10000sccm，外延生长表面温度950℃-1100℃。
在一较佳实施例中：步骤2中生长所述AlyGa1-yN超晶格层的具体参数为： M0源中TMGa流量为10sccm-300sccm，TMAl流量为0-800sccm，NH3的流量为 1000sccm-10000sccm，外延生长表面温度950℃-1100℃。
在一较佳实施例中：步骤2中生长所述AlzGa1-zN单层的具体参数为：M0源中TMGa流量为10sccm-300sccm，TMAl流量为20sccm-800sccm，NH3的流量为 1000sccm-10000sccm，外延生长表面温度950℃-1100℃。
在一较佳实施例中：步骤3中生长所述高阻缓冲层的具体参数为：M0源中 TMGa流量为100sccm-600sccm，NH3流量为10000～30000sccm，生长表面温度为900℃～1050℃，反应室气压为50mbar～200mbar，生长速率为1.5um/h～ 4um/h。
相较于现有技术，本发明的技术方案具备以下有益效果：
本发明提供了一种包含多量子阱结构复合缓冲层的高阻缓冲层,在缓冲层生长过程中利用AlxGa1-xN多量子阱结构和AlyGa1-yN超晶格结构中的极化电场耗尽背景载流子获得高阻值氮化镓基缓冲层；利用多量子阱结构和超晶格结构中的周期性应力使外延生长中的穿透位错发生倾斜起到过滤位错作用从而提高外延材料的晶体质量；利用AlzGa1-zN单层结构固定外延生长相对简单对外延生长中的压应力传递起到较好过渡作用从而可以更好控制过渡层外延生长中的应力传递获得低翘曲外延片；通过有机的结合多量子阱、超晶格和单层结构得到的复合缓冲层可以减小高电压下缓冲层的漏电实现高阻值和高质量的氮化镓基缓冲层生长。
附图说明
图1为本发明优选实施例1中包含多量子阱结构复合缓冲层的高阻缓冲层的分层结构图；
图2为本发明优选实施例1中包含多量子阱结构复合缓冲层的高阻缓冲层的垂直漏电曲线图；
图3位本发明优选实施例2中多量子阱结构复合缓冲层的分层示意图；
图4位本发明优选实施例3中多量子阱结构复合缓冲层的分层示意图。
具体实施方式
下面结合具体附图和实施方式对本发明作详细说明。
实施例1
参考图1，一种包含多量子阱结构复合缓冲层的高阻缓冲层,包括：由下至上依次设置的衬底1、成核层2、多量子阱结构复合缓冲层、高阻缓冲层4；
所述多量子阱结构复合缓冲层进一步包括：n组AlxGa1-xN多量子阱层3-1、 K组AlyGa1-yN超晶格层3-2和m个AlzGa1-zN单层3-3；所述n组AlxGa1-xN多量子阱层3-1、K组AlyGa1-yN超晶格层3-2和m个AlzGa1-zN单层3-3中的平均Al 组分递减。
每一组所述AlxGa1-xN多量子阱层3-1的有效势垒厚度为：10nm-100nm；所述n组AlxGa1-xN多量子阱层3-1的总厚度为40-3000nm；每一组所述 AlxGa1-xN多量子阱层3-1的平均Al组分为：5％-90％。
所述AlyGa1-yN超晶格结构的有效势垒厚度为：1nm-10nm，K组AlyGa1-yN 超晶格层3-2的总厚度为：20nm-3000nm；每一组所述超晶格层的平均Al组分为：5％-90％。
所述m个AlzGa1-zN单层3-3的总厚度范围为：100nm-3000nm，每一个所述AlzGa1-zN单层3-3的平均Al组分为：5％-90％。
上述的包含多量子阱结构复合缓冲层的高阻缓冲层的制备方法，包括如下步骤：
(1)利用MOCVD在1mm的6寸Si衬底上生长AlN成核层。在1080℃高温脱附10min去掉Si表面的氧化物和杂质，露出台阶状的表面形貌。然后高温下生长成核层：生长温度为1100℃，MO源中TMAl流量为250sccm，NH3流量 3000sccm，反应室气压为70mbar，生长速度0.3um/h左右，生长时间50min。 AlN成核层厚度为250nm左右；
(2)利用MOCVD继续在AlN成核层上继续生长2组AlxGa1-xN多量子阱层作为应力传递层。两组AlxGa1-xN多量子阱层中平均Al组分为别75％和50％；
其中第一组多量子阱结构的生长过程包括：
①生长高Al组分的AlaGa1-aN层(Al组分为85％)：MO源其中TMGa为20sccm， TMAl为500sccm，同时NH3的流量为2000sccm；表面温度1050℃，生长时间 24s厚度为6nm左右；
②在高Al组分的AlaGa1-aN层上生长Al组分递减的AluGa1-uN层(Al组分从85％渐变到65％)，生长条件为：MO源其中TMGa从20sccm线形增加到30sccm， TMAl从500sccm线形减小到350sccm，同时NH3的流量为2000sccm；表面温度 1050℃，生长时间80s厚度为19nm左右；
③在Al组分递减的AluGa1-uN层生长低Al组分的AlbGa1-bN层(Al组分为 65％)，生长条件为：MO源中TMGa为30sccm，TMAl为350sccm，同时NH3的流量为2000sccm；表面温度1050℃，生长时间24s厚度为6nm左右；
④在低Al组分AlbGa1-bN层上生长组分逐渐增加的AlvGa1-vN层(Al组分从 65％渐变到85％)，生长条件为：MO源中TMGa从30sccm线形减小到20sccm，TMAl 从350sccm线形增加到500sccm，同时NH3的流量为2000sccm；表面温度1050℃，生长时间80s厚度为19nm左右；
重复生长10个周期的①-④得到厚度为500nm左右平均Al组分75％的多量子阱结构。
然后在平均Al组分为75％的多量子阱结构上继续生长第二组平均Al组分为50％左右的多量子阱结构：
①生长高Al组分的AlaGa1-aN层(Al组分为60％)生长条件为：MO源中TMGa 为40sccm，TMAl为450sccm，同时NH3的流量为2000sccm；表面温度1050℃，生长时间20s厚度为6nm左右；
②在高Al组分的AlaGa1-aN层上生长Al组分递减的AluGa1-uN层(Al组分从 60％渐变到40％)，生长条件为：MO源中TMGa从40sccm线形增加到70sccm，TMAl 从450sccm线形减小到300sccm，同时NH3的流量为2000sccm；表面温度1050℃，生长时间60s厚度为19nm左右；
③在Al组分递减的AluGa1-uN层上生长低Al组分的AlbGa1-bN层(Al组分为40％)，生长条件为：MO源中TMGa为70sccm，TMAl为300sccm，同时NH3的流量为2000sccm；表面温度1050℃，生长时间20s厚度为6nm左右；
④在低Al组分AlbGa1-bN层上生长组分逐渐增加的AlvGa1-vN层(Al组分从40％渐变到60％)，生长条件为：MO源中TMGa从70sccm线形减小到40sccm，TMAl 从300sccm线形增加到450sccm，同时NH3的流量为2000sccm；表面温度1050℃，生长时间60s厚度为19nm左右；
重复生长20个周期的①-④得到厚度为1000nm左右平均Al组分为50％的多量子阱结构；
(3)利用MOCVD继续在(2)的平均Al组分为50％的的多量子阱结构上继续生长平均Al组分为25％左右的AlyGa1-yN超晶格结构。
AlyGa1-yN超晶格结构生长包括：
①生长高Al组分的AlyGa1-yN超晶格结构(Al组分为55％)，生长条件为： MO源中TMGa为40sccm，TMAl为355sccm，同时NH3的流量为2000sccm；表面温度1050℃，生长时间15s厚度为4nm左右；
②生长低Al组分的AlyGa1-yN超晶格结构(Al组分为15％)，生长条件为： MO源中TMGa为105sccm，TMAl为150sccm，同时NH3的流量为2000sccm；表面温度1050℃，生长时间30s厚度为12nm左右；重复生长60个周期的①-②得到厚度为960nm左右平均Al组分25％的AlyGa1-yN超晶格结构；
(4)利用MOCVD继续在平均Al组分为25％的AlyGa1-yN超晶格结构上生长平均Al组分为20％左右的AlzGa1-zN单层，生长条件为：MO源中TMGa为100sccm， TMAl为180sccm，同时NH3的流量为2000sccm；表面温度1050℃，生长时间 10min厚度为200nm左右；
(5)利用MOCVD继续在(4)的20％左右平均Al组分单层上生长高阻GaN 层。高阻GaN层为低温低压生长的GaN层，TMGa流量为200sccm，同时NH3的流量为12000sccm，生长表面温度为1000℃左右，反应室气压为50mbar，生长速率为2.5um/h左右，生长时间为50min，厚度为2000nm左右；
按照上面结构在低阻Si衬底上生长的GaN基外延层的垂直漏电结果如图2 所示，包含多量子阱结构的复合高阻层可以有效耗尽应力传递层的背景载流子浓度得到具有低漏电值(3nA/mm2@650V)的高阻GaN基缓冲层。
本实施例使用包含氮化镓基多量子阱复合高阻氮化镓缓冲层可以有效减小缓冲层的垂直漏电(室温下垂直漏电可低到3nA/mm2@650V)，制作方法简单，无需二次外延，对反应室无污染，可控性强，可以有效减小缓冲层漏电流，从而改善器件高压特性和减小器件的无用功耗，适合实际生产应用。包含多量子阱的复合缓冲层可以结合多量子阱，超晶格和单层的优点获得高阻高质量和低翘曲外延片，另外通过结合各种类型缓冲层可以为外延生长提供更多的调试方法和生长窗口。
作为本实施例的简单替换，多量子阱结构的复合缓冲层中的AlxGa1-xN多量子阱体系可以用InxGa1-xN体系和InxAlyGa1-x-yN体系替代，属于本发明的简单替换，依旧属于本发明的保护范围内。
实施例2
参考图3，本实施例与实施例1的区别在于：所述多量子阱结构复合缓冲层包括：n组AlxGa1-xN多量子阱层、K组AlyGa1-yN超晶格层。只是取消了AlzGa1-zN 单层，生长过程和实施例1的区别也只是将AlzGa1-zN单层替换成平均Al组分相近的AlzGa1-zN多量子阱层或AlzGa1-zN超晶格层。
实施例3
参考图3，本实施例与实施例1的区别在于：所述多量子阱结构复合缓冲层包括：n组AlxGa1-xN多量子阱层3-1、m个AlzGa1-zN单层3-3。只是取消了 AlyGa1-yN超晶格层，生长过程和实施例1的区别也只是将AlyGa1-yN超晶格层替换成平均Al组分相近的AlzGa1-zN多量子阱层或相近Al组分的AlzGa1-zN单层。
以上仅为本发明的优选实施例，但本发明的范围不限于此，本领域的技术人员可以容易地想到本发明所公开的变化，例如简单的对多量子阱层、超晶格层和AlGaN单层的生长顺序的调整。替代方案旨在涵盖在本发明的范围内。因此，本发明的保护范围应由权利要求的范围确定。
Claims (10)
1.一种包含多量子阱结构复合缓冲层的高阻缓冲层,其特征在于包括：由下至上依次设置的衬底、成核层、多量子阱结构复合缓冲层、高阻缓冲层；
所述多量子阱结构复合缓冲层进一步包括：n组AlxGa1-xN多量子阱层、K组AlyGa1-yN超晶格层和/或m个AlzGa1-zN单层；所述n组AlxGa1-xN多量子阱层、K组AlyGa1-yN超晶格层和/或m个AlzGa1-zN单层中的平均Al组分递减。
2.根据权利要求1所述的一种包含多量子阱结构复合缓冲层的高阻缓冲层，其特征在于：每一组所述AlxGa1-xN多量子阱层的有效势垒厚度为：10nm-100nm；所述n组AlxGa1-xN多量子阱层的总厚度为40-3000nm；每一组所述AlxGa1-xN多量子阱层的平均Al组分为：5％-90％。
3.根据权利要求1所述的一种包含多量子阱结构复合缓冲层的高阻缓冲层,其特征在于：所述AlyGa1-yN超晶格结构的有效势垒厚度为：1nm-10nm，K组AlyGa1-yN超晶格层的总厚度为：20nm-3000nm；每一组所述超晶格层的平均Al组分为：5％-90％。
4.根据权利要求1所述的一种包含多量子阱结构复合缓冲层的高阻缓冲层，其特征在于：所述m个AlzGa1-zN单层的总厚度范围为：100nm-3000nm，每一个所述AlzGa1-zN单层的平均Al组分为：5％-90％。
5.一种包含多量子阱结构复合缓冲层的高阻缓冲层的制备方法，其特征在于包括如下步骤：
1)在衬底上生长成核层；
2)在成核层上生长多量子阱结构复合缓冲层，所述多量子阱结构复合缓冲层包括：n组AlxGa1-xN多量子阱层、K组AlyGa1-yN超晶格层和/或m个AlzGa1-zN单层；所述复合缓冲层中各层中Al的组分沿着外延生长的方向递减；。
3)在多量子阱结构复合缓冲层生长高阻缓冲层。
6.根据权利要求5所述的一种包含多量子阱结构复合缓冲层的高阻缓冲层的制备方法，其特征在于：所述成核层为高温AlN成核层，生长高温AlN成核层时，生长表面温度为1000-1200℃；或者所述成核层为GaN，生长GaN成核层时，生长表面温度为450-550℃；所述成核层为低温AlN成核层，生长表面温度为600-800℃。
7.根据权利要求5所述的一种包含多量子阱结构复合缓冲层的高阻缓冲层的制备方法，其特征在于：步骤2中，生长所述AlxGa1-xN多量子阱层的具体参数为：M0源中TMGa的流量为10sccm-300sccm，TMAl流量为0-800sccm，NH3的流量为1000sccm-10000sccm，外延生长表面温度950℃-1100℃。
8.根据权利要求5所述的一种包含多量子阱结构复合缓冲层的高阻缓冲层的制备方法，其特征在于：步骤2中生长所述AlyGa1-yN超晶格层的具体参数为：M0源中TMGa流量为10sccm-300sccm，TMAl流量为0-800sccm，NH3的流量为1000sccm-10000sccm，外延生长表面温度950℃-1100℃。
9.根据权利要求5所述的一种包含多量子阱结构复合缓冲层的高阻缓冲层的制备方法，其特征在于：步骤2中生长所述AlzGa1-zN单层的具体参数为：M0源中TMGa流量为10sccm-300sccm，TMAl流量为20sccm-800sccm，NH3的流量为1000sccm-10000sccm，外延生长表面温度950℃-1100℃。
10.根据权利要求5所述的一种包含多量子阱结构复合缓冲层的高阻缓冲层的制备方法，其特征在于：步骤3中生长所述高阻缓冲层的具体参数为：M0源中TMGa流量为100sccm-600sccm，NH3流量为10000～30000sccm，生长表面温度为900℃～1050℃，反应室气压为50mbar～200mbar，生长速率为1.5um/h～4um/h。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811563596.0A CN109830536A (zh) | 2018-12-20 | 2018-12-20 | 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811563596.0A CN109830536A (zh) | 2018-12-20 | 2018-12-20 | 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109830536A true CN109830536A (zh) | 2019-05-31 |
Family
ID=66859964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811563596.0A Pending CN109830536A (zh) | 2018-12-20 | 2018-12-20 | 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109830536A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112670164A (zh) * | 2020-12-24 | 2021-04-16 | 南京百识电子科技有限公司 | 一种氮化镓外延底层超晶格的生长方法 |
| CN113659006A (zh) * | 2021-08-05 | 2021-11-16 | 王晓波 | 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100243989A1 (en) * | 2009-03-26 | 2010-09-30 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device |
| CN103633214A (zh) * | 2013-12-09 | 2014-03-12 | 湘能华磊光电股份有限公司 | InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片 |
| CN103715245A (zh) * | 2012-09-28 | 2014-04-09 | 富士通株式会社 | 半导体装置 |
| CN104465743A (zh) * | 2013-09-19 | 2015-03-25 | 富士通株式会社 | 半导体器件及其制造方法 |
| US20170069716A1 (en) * | 2015-09-08 | 2017-03-09 | M/A-Com Technology Solutions Holdings, Inc. | Parasitic channel mitigation using aluminum nitride diffusion barrier regions |
| CN108899365A (zh) * | 2018-05-30 | 2018-11-27 | 厦门市三安集成电路有限公司 | 高阻GaN基缓冲层外延结构及其制备方法 |
-
2018
- 2018-12-20 CN CN201811563596.0A patent/CN109830536A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100243989A1 (en) * | 2009-03-26 | 2010-09-30 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device |
| CN103715245A (zh) * | 2012-09-28 | 2014-04-09 | 富士通株式会社 | 半导体装置 |
| CN104465743A (zh) * | 2013-09-19 | 2015-03-25 | 富士通株式会社 | 半导体器件及其制造方法 |
| CN103633214A (zh) * | 2013-12-09 | 2014-03-12 | 湘能华磊光电股份有限公司 | InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片 |
| US20170069716A1 (en) * | 2015-09-08 | 2017-03-09 | M/A-Com Technology Solutions Holdings, Inc. | Parasitic channel mitigation using aluminum nitride diffusion barrier regions |
| CN108899365A (zh) * | 2018-05-30 | 2018-11-27 | 厦门市三安集成电路有限公司 | 高阻GaN基缓冲层外延结构及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112670164A (zh) * | 2020-12-24 | 2021-04-16 | 南京百识电子科技有限公司 | 一种氮化镓外延底层超晶格的生长方法 |
| CN112670164B (zh) * | 2020-12-24 | 2023-01-24 | 南京百识电子科技有限公司 | 一种氮化镓外延底层超晶格的生长方法 |
| CN113659006A (zh) * | 2021-08-05 | 2021-11-16 | 王晓波 | 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10340375B2 (en) | Epitaxial substrate for field effect transistor | |
| US9245992B2 (en) | Carbon doping semiconductor devices | |
| JP3836697B2 (ja) | 半導体素子 | |
| CN108400159B (zh) | 具有多量子阱高阻缓冲层的hemt外延结构及制备方法 | |
| US20130149828A1 (en) | GaN-based Semiconductor Element and Method of Manufacturing the Same | |
| KR20030023742A (ko) | 질화 인듐 갈륨 채널의 고전자 이동도 트랜지스터 및 그제조 방법 | |
| JP2005167275A (ja) | 半導体素子 | |
| CN108899365B (zh) | 高阻GaN基缓冲层外延结构及其制备方法 | |
| JP2003151996A (ja) | ２次元電子ガスを用いた電子デバイス | |
| CN109742140B (zh) | 具有单边渐变多量子阱的高阻氮化镓基缓冲层及制备方法 | |
| CN108987256A (zh) | p型AlGaN半导体材料生长方法 | |
| CN109830536A (zh) | 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法 | |
| CN101388337A (zh) | 一种生长高质量具有双缓冲层的单晶氮化铟薄膜的方法 | |
| CN108767008B (zh) | 一种具有高阻GaN缓冲层的HEMT及其制备方法 | |
| JP5817283B2 (ja) | 半導体装置の製造方法 | |
| CN110429128B (zh) | 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法 | |
| KR102111459B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN104541359B (zh) | 氮化物半导体装置的制造方法 | |
| CN109830535B (zh) | 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法 | |
| Zhu et al. | The effect of delta‐doping on Si‐doped Al rich n‐AlGaN on AlN template grown by MOCVD | |
| CN110047924B (zh) | 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法 | |
| CN109638066A (zh) | 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法 | |
| CN111009579A (zh) | 半导体异质结构及半导体器件 | |
| CN113140620B (zh) | 宽禁带半导体BPN/GaN异质结材料及外延生长方法 | |
| CN110957354B (zh) | 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190531 |