KR20080104363A - 반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 램프 - Google Patents

반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 램프 Download PDF

Info

Publication number
KR20080104363A
KR20080104363A KR1020087024670A KR20087024670A KR20080104363A KR 20080104363 A KR20080104363 A KR 20080104363A KR 1020087024670 A KR1020087024670 A KR 1020087024670A KR 20087024670 A KR20087024670 A KR 20087024670A KR 20080104363 A KR20080104363 A KR 20080104363A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
izo film
emitting element
layer
Prior art date
Application number
KR1020087024670A
Other languages
English (en)
Other versions
KR100988143B1 (ko
Inventor
나오끼 후꾸나가
히로시 오사와
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080104363A publication Critical patent/KR20080104363A/ko
Application granted granted Critical
Publication of KR100988143B1 publication Critical patent/KR100988143B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

자외광을 효율적으로 출력할 수 있는 반도체 발광 소자 및 그 제조 방법을 제공한다.
p형 반도체층(14)을 포함하고, 적어도 자외 영역에 발광 파장을 갖는 반도체층과, 상기 p형 반도체층(14) 상에 설치된 투광성 전극(15)을 구비하고, 상기 투광성 전극(15)이 결정화된 IZO막을 포함하는 것인 반도체 발광 소자(1)로 한다.
자외광, 투광성 전극, 결정화, 발광 파장, P형 반도체층

Description

반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 램프{SEMICONDUCTOR LIGHT EMITTING ELEMENT, METHOD FOR FABRICATING SEMICONDUCTOR LIGHT EMITTING ELEMENT AND LAMP}
본 발명은 반도체 발광 소자, 반도체 발광 소자 및 그것을 사용한 램프에 관한 것으로, 특히 자외광의 발광 출력(Po)이 우수한 반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 그것을 사용한 램프에 관한 것이다.
본원은 2006년 4월 14일에 일본에 출원된 일본 특허 출원 2006-112012호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 단파장 광 발광 소자로서 질화갈륨계 화합물 반도체 발광 소자가 주목을 받고 있다. 질화갈륨계 화합물 반도체 발광 소자는 사파이어 단결정을 비롯하여 다양한 산화물이나 Ⅲ-V족 화합물로 이루어지는 기판 상에 유기 금속 기상 화학 반응법(MOCVD법)이나 분자선 에피택시법(MBE법) 등에 의해 질화갈륨계 화합물 반도체를 형성함으로써 얻어진다.
이러한 질화갈륨계 화합물 반도체 발광 소자에서는 횡방향으로의 전류 확산이 작기 때문에, 전극 바로 아래의 반도체에만 전류가 주입되어 발광층에서 발광한 광이 전극에 가로막혀 외부로 취출되지 않는다는 문제점이 있다. 이 문제점을 해 결하기 위해, 통상 질화갈륨계 화합물 반도체 발광 소자의 정극으로서 투명 전극이 사용되고 있으며, 정극을 통하여 광이 취출되도록 되어 있다.
투명 전극으로서는 Ni/Au나 ITO 등의 주지의 투명 도전 재료가 사용되고 있다. 최근에는 투명 전극으로서 투광성이 우수한 In2O3이나 ZnO 등을 주성분으로 하는 산화물계의 재료가 일반적으로 이용되고 있다. 투명 전극의 재료로서 가장 많이 사용되고 있는 ITO(인듐 주석 산화물)에서는 In2O3에 5 내지 20 질량％의 SnO2를 도핑함으로써 2×10-4Ω㎝ 정도의 저비저항의 투명 도전막을 얻을 수 있다.
ITO막은 밴드 갭이 3eV 이상이기 때문에 가시광 영역에 파장 영역을 갖는 광에 대하여 높은 투과율을 나타낸다(>90％). 그러나, ITO막에서는 400㎚ 부근 이하의 파장 영역으로부터 막 내로 흡수되는 광이 많아지기 때문에 400㎚ 이하의 파장 영역에서는 투과율이 급격하게 감소되어 버린다. 그 때문에, 자외 영역의 파장의 광을 발광하는 발광 소자의 전극으로서 ITO막을 사용한 경우 발광 출력이 낮아지는 것이 문제가 되고 있었다.
이 문제를 해결하기 위해 자외선이 투명 전극에 흡수되는 것을 방지하고 자외선을 투명 전극에 도달하기 전에 가시광으로 변환시키는 구조를 갖는 발광 소자(예를 들어, 특허 문헌1 참조)가 제안되어 있다.
또한, 투광성 전극의 흡광도를 저감시키기 위해 광 출사용의 관통 구멍과, 광반사율이 높은 접착성 금속층을 구비한 플립 칩형의 발광 소자(예를 들어, 특허 문헌2 참조)가 제안되어 있다.
특허 문헌1 : 일본 특허 공개 평5-299175호 공보
특허 문헌2 : 일본 특허 공개 2005-123501호 공보
그러나, 특허 문헌1에서는 광이 투명 전극에 도달하기 전에 자외선을 가시광으로 변환시키고 있으므로, 자외광의 발광 출력을 충분히 얻을 수 없다.
또한, 특허 문헌2에 기재한 기술을 사용한 경우에도 투광성 전극이 ITO막으로 이루어지는 것이므로, ITO막에 의해 자외 영역의 파장의 광이 흡수되어 버리기 때문에 자외광의 발광 출력을 충분히 얻을 수 없었다.
본 발명은 상기 사정을 고려하여 이루어진 것으로, 상술한 문제점을 해결하여 자외광을 효율적으로 출력할 수 있는 반도체 발광 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 자외광을 효율적으로 출력할 수 있는 반도체 발광 소자를 사용한 우수한 특성을 갖는 램프를 제공하는 것을 목적으로 한다.
본 발명자는 상기 문제를 해결하기 위하여 예의 검토한 결과, 본 발명을 완성했다. 즉, 본 발명은 이하에 관한 것이다.
(1) p형 반도체층을 포함하고, 적어도 자외 영역에 발광 파장을 갖는 반도체층과, 상기 p형 반도체층 상에 설치된 투광성 전극을 구비하고, 상기 투광성 전극이 결정화된 IZO막을 포함하는 것을 특징으로 하는 반도체 발광 소자.
(2) 적어도 350㎚ 내지 420㎚에 발광 파장을 갖는 것을 특징으로 하는 (1)에 기재된 반도체 발광 소자.
(3) 상기 IZO막의 두께가 35㎚ 내지 10㎛인 것을 특징으로 하는 (1) 또는 (2)에 기재된 반도체 발광 소자.
(4) 상기 IZO막의 두께가 100㎚ 내지 1㎛인 것을 특징으로 하는 (3)에 기재된 반도체 발광 소자.
(5) 상기 IZO막 상에 보호층이 형성되어 있는 것을 특징으로 하는 (1) 내지 (4) 중 어느 한 항에 기재된 반도체 발광 소자.
(6) 상기 반도체층이 질화갈륨계 화합물 반도체층인 것을 특징으로 하는 (1) 내지 (5) 중 어느 한 항에 기재된 반도체 발광 소자.
(7) p형 반도체층을 포함하고, 적어도 자외 영역에 발광 파장을 갖는 반도체층과, 상기 p형 반도체층 상에 설치되고, 결정화된 IZO막을 포함하는 투광성 전극을 구비하는 반도체 발광 소자의 제조 방법으로서, 상기 p형 반도체층 상에 아몰퍼스 상태의 IZO막을 형성하는 공정과, 500℃ 내지 900℃의 어닐링 처리를 행함으로써 상기 아몰퍼스 상태의 IZO막을 결정화된 IZO막으로 하는 어닐링 공정을 구비하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
(8) 상기 어닐링 공정을 행하기 전에 상기 아몰퍼스 상태의 IZO막을 패터닝하는 공정을 구비하는 것을 특징으로 하는 (7)에 기재된 반도체 발광 소자의 제조 방법.
(9) 상기 어닐링 처리는 O2를 포함하지 않는 분위기 중에서 행하는 것을 특징으로 하는 (7) 또는 (8)에 기재된 반도체 발광 소자의 제조 방법.
(10) 상기 어닐링 처리는 N2 분위기 중 또는 N2와 H2의 혼합 가스 분위기 중에서 행하는 것을 특징으로 하는 (9)에 기재된 반도체 발광 소자의 제조 방법.
(11) 상기 IZO막의 두께가 35㎚ 내지 10㎛인 것을 특징으로 하는 (7) 내지 (10) 중 어느 한 항에 기재된 반도체 발광 소자의 제조 방법.
(12) 상기 IZO막의 두께가 100㎚ 내지 1㎛인 것을 특징으로 하는 (11)에 기재된 반도체 발광 소자의 제조 방법.
(13) 상기 어닐링 공정 후, 상기 IZO막 상에 보호층을 적층하는 공정을 구비하는 것을 특징으로 하는 (7) 내지 (12) 중 어느 한 항에 기재된 반도체 발광 소자의 제조 방법.
(14) (1) 내지 (6) 중 어느 한 항에 기재된 반도체 발광 소자가 사용되고 있는 것을 특징으로 하는 램프.
<발명의 효과>
본 발명의 반도체 발광 소자는 투광성 전극이 결정화된 IZO(인듐 아연 산화물)막을 포함하는 것이므로 자외 영역의 파장의 광의 투과율이 높은 투광성 전극을 구비한 것으로 된다. 보다 상세하게는 결정화한 IZO막은 ITO막과 비교하여 자외 영역인 400㎚ 부근에 파장 영역을 갖는 광의 투과성이 우수하다. 따라서, 본 발명의 반도체 발광 소자는 투광성 전극에 의해 흡수되는 자외 영역의 파장의 광이 적어 자외광을 효율적으로 출력할 수 있게 되어, 자외광의 발광 출력이 높은 것으로 된다.
또한, 본 발명의 반도체 발광 소자의 제조 방법에 따르면, p형 반도체층 상에 아몰퍼스 상태의 IZO막을 형성한 후, 500℃ 내지 900℃의 어닐링 처리를 행함으로써 결정화된 IZO막을 포함하는 투광성 전극을 구비하고, 자외광을 효율적으로 출력할 수 있는 반도체 발광 소자를 실현할 수 있다.
또한, 본 발명의 반도체 발광 소자를 사용하여 램프를 구성함으로써 자외광을 효율적으로 출력할 수 있는 발광 특성이 우수한 램프를 얻을 수 있다.
도1은 본 발명의 반도체 발광 소자의 일례를 모식적으로 도시한 단면도이다.
도2는 도1에 도시하는 반도체 발광 소자를 모식적으로 도시한 평면도이다.
도3은 질화갈륨계 화합물 반도체층의 일례를 모식적으로 도시한 단면도이다.
도4는 본 발명의 반도체 발광 소자를 사용하여 구성한 램프를 모식적으로 설명하는 단면도이다.
도5는 IZO막의 X선 회절(XRD) 결과를 도시한 그래프이다.
도6은 IZO막의 투과율을 도시한 그래프이다.
<부호의 설명>
1 : 반도체 발광 소자
11, 21 : 기판
12 : n형 GaN층(n형 반도체층)
13 : 발광층
14 : p형 GaN층(p형 반도체층)
15 : 정극(투광성 전극)
16 : 정극 본딩 패드
17 : 부극
20 : 질화갈륨계 화합물 반도체층
22 : GaN 하지층(n형 반도체층)
23 : n형 GaN 콘택트층(n형 반도체층)
24 : n형 AlGaN 클래드층(n형 반도체층)
25 : 발광층
26 : p형 AlGaN 클래드층(p형 반도체층)
27 : p형 GaN 콘택트층(p형 반도체층)
30 : 램프
이하, 본 발명의 반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 반도체 발광 소자를 사용한 램프의 일 실시 형태에 대해 도면을 적절하게 참조하면서 설명한다.
도1은 본 발명의 반도체 발광 소자의 일례를 모식적으로 도시한 단면도이며, 도2는 도1에 도시하는 반도체 발광 소자를 모식적으로 도시한 평면도이다.
도1에 도시하는 반도체 발광 소자(1)는 페이스 업형의 것이며, 기판(11) 상에 적어도 자외 영역에 발광 파장을 갖는 질화갈륨계 화합물 반도체층을 구성하는 n형 GaN층(n형 반도체층)(12)과, 발광층(13)과, p형 GaN층(p형 반도체층)(14)이 적 층되고, 질화갈륨계 화합물 반도체층의 p형 GaN층(14) 상에 결정화된 IZO막으로 이루어지는 정극(15)(투광성 전극)이 적층되어, 개략 구성되어 있다. 정극(15) 상의 일부에는 정극 본딩 패드(16)가 형성되어 있다. 또한, n형 GaN층(12) 상의 부극 형성 영역에는 본딩 패드의 부극(17)이 형성되어 있다.
이하에, 본 발명의 반도체 발광 소자의 각 구성에 대해 상세히 설명한다.
「기판」
기판(11)으로서는 사파이어 단결정(Al2O3 ; A면, C면, M면, R면), 첨정석 단 결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, MgO 단결정 등의 산화물 단결정, Si 단결정, SiC 단결정, GaAs 단결정, AlN 단결정, GaN 단결정 및 ZrB2 등의 붕화물 단결정 등의 공지의 기판 재료를 아무런 제한없이 사용할 수 있다.
또한, 기판의 면방위는 특별히 한정되지 않는다. 또한, 기판(11)으로서는 저스트 기판이어도 되고 오프각을 부여한 기판이어도 된다.
「질화갈륨계 화합물 반도체층」
n형 GaN층(12), 발광층(13) 및 p형 GaN층(p형 반도체층)(14)으로서는 각종 구조의 것이 주지이며, 이들 주지의 것을 아무런 제한없이 사용할 수 있다. 특히, p형 반도체층은 캐리어 농도가 일반적인 농도의 것을 사용하면 되고, 비교적 캐리어 농도가 낮은, 예를 들어 1×1017㎝-3 정도의 p형 GaN층으로 한 경우에도 본 발명을 구성하는 결정화된 IZO막의 정극(15)을 적용할 수 있다.
질화갈륨계 화합물 반도체로서는, 예를 들어 일반식 AlxInyGa1-x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)로 표현되는 각종 조성의 반도체가 주지이며, 본 발명에 있어서의 n형 GaN층, 발광층 및 p형 GaN층을 구성하는 질화갈륨계 화합물 반도체로서도 일반식 AlxInyGa1-x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)로 표현되는 각종 조성의 반도체를 아무런 제한없이 사용할 수 있다.
이들 질화갈륨계 화합물 반도체의 성장 방법은 특별히 한정되지 않고, MOCVD(유기 금속 화학 기상 성장법), HVPE(하이드라이드 기상 성장법), MBE(분자선 에피택시법) 등 Ⅲ족 질화물 반도체를 성장시키는 것이 알려져 있는 모든 방법을 적용할 수 있다. 바람직한 성장 방법으로서는 막 두께 제어성, 양산성의 관점에서 MOCVD법이다.
MOCVD법에서는 캐리어 가스로서 수소(H2) 또는 질소(N2), Ⅲ족 원료인 Ga원으로서 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG), Al원으로서 트리메틸알미늄(TMA) 또는 트리에틸알루미늄(TEA), In원으로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI), V족 원료인 N원으로서 암모니아(NH3), 히드라존(N2H4) 등이 사용된다. 또한, 불순물로서는 n형에는 Si 원료로서 모노실란(SiH4), 또는 디실란(Si2H6)을, Ge 원료로서 게르마늄 가스(GeH4)를 사용하고, p형에는 Mg 원료로서 예를 들어 비스시클로펜타디에닐마그네슘(Cp2Mg), 또는 비스에틸시클로펜타디에닐마그네슘[(EtCp)2Mg]을 사용한다.
이러한 질화갈륨계 화합물 반도체로 이루어지는 질화갈륨계 화합물 반도체층의 일례로서, 도3에 도시한 바와 같은 적층체 구조를 가진 질화갈륨계 화합물 반도체층(20)을 들 수 있다. 도3에 도시하는 질화갈륨계 화합물 반도체층(20)은 사파이어로 이루어지는 기판(21) 상에 AlN으로 이루어지는 도시 생략의 버퍼층을 적층하고, 순차적으로 GaN 하지층(n형 반도체층)(22), n형 GaN 콘택트층(n형 반도체층)(23), n형 AlGaN 클래드층(n형 반도체층)(24), InGaN으로 이루어지는 발광층(25), p형 AIGaN 클래드층(26)(p형 반도체층), p형 GaN 콘택트층(p형 반도체층)(27)을 적층한 것이다.
「정극(IZO막)」
도1에 도시한 바와 같이 p형 GaN층(14) 상에는 정극(15)으로서 결정화된 IZO막이 형성되어 있다. IZO막은 p형 GaN층(14)의 바로 위, 혹은 p형 GaN층(14) 상에 금속층 등을 개재하여 형성된다. 정극(15)과 p형 GaN층(14) 사이에 금속층을 사이에 둔 경우에는 반도체 발광 소자(1)의 구동 전압(Vf)을 저감시킬 수 있으나, 투과율이 감소되어 출력을 저하시켜 버린다. 따라서, 반도체 발광 소자(1)의 용도 등에 따라 구동 전압(Vf)과 출력의 균형을 취하여 정극(15)과 p형 GaN층(14) 사이에 금속층 등을 개재할지의 여부가 적절하게 판단된다. 여기에서의 금속층으로서는 Ni나 Ni 산화물, Pt, Pd, Ru, Rh, Re, Os 등으로 이루어지는 것을 사용하는 것이 바람직하다.
또한, IZO막으로서는 비저항이 가장 낮아지는 조성을 사용하는 것이 바람직하다. 예를 들어, IZO막 중의 ZnO 농도는 5 내지 15 질량％의 범위이면 되고, 10 질량％이면 더욱 좋다.
또한, IZO막의 막 두께는 저비저항이며, 고투과율의 것으로 하기 위해 35㎚ 내지 10000㎚(10㎛)의 범위로 하는 것이 바람직하고, 100㎚ 내지 1㎛의 범위로 하는 것이 보다 바람직하다. 또한, 생산 비용 관점에서 IZO막의 막 두께는 1000㎚(1㎛) 이하인 것이 바람직하다.
다음에, IZO막의 형성 방법에 대하여 예를 들어 설명한다.
우선，p형 GaN층(14) 상의 전역에 아몰퍼스 상태의 IZO막을 형성한다. IZO막의 성막 방법으로서는 아몰퍼스 상태의 IZO막을 형성하는 것이 가능한 방법이면 박막의 성막에 사용되는 주지의 어떤 방법을 사용해도 된다. 예를 들어, 스퍼터법이나 진공 증착법 등의 방법을 사용하여 성막할 수 있으나, 진공 증착법에 비하여 성막 시에 발생하는 파티클이나 더스트 등이 적은 스퍼터법을 사용하는 것이 보다 바람직하다. 또한, 스퍼터법을 사용할 경우 In2O3 타깃과 ZnO 타깃을 RF 마그네트론 스퍼터법에 의해 공전 성막함으로써 성막하는 것이 가능하나, 보다 성막 레이트를 높게 하기 위해서는 IZO 타깃을 DC 마그네트론 스퍼터법으로 성막하면 된다. 또한，p형 GaN층(14)으로의 플라즈마에 의한 데미지를 경감시키기 위해 스퍼터의 방전 출력은 1000W 이하인 것이 바람직하다.
이와 같이 하여 성막된 아몰퍼스 상태의 IZO막은 p형 GaN층(14) 상의 정극(15)을 형성하는 영역인 정극 형성 영역을 제외한 영역이 주지의 포트리소그래피법 및 에칭을 사용함으로써 패터닝되어, 도2에 도시한 바와 같이 정극 형성 영역에 만 형성된 상태로 된다.
IZO막의 패터닝은, 후술하는 어닐링 공정을 행하기 전에 행하는 것이 바람직하다. 어닐링 공정에 의해 아몰퍼스 상태의 IZO막은 결정화된 IZO막으로 되기 때문에 아몰퍼스 상태의 IZO막과 비교하여 에칭이 어렵게 된다. 이에 대해, 어닐링 공정 전의 IZO막은 아몰퍼스(비정질) 상태이기 때문에 주지의 에칭액을 사용하여 용이하게 정밀도 좋게 에칭하는 것이 가능하다. 또한, IZO막의 에칭은 드라이 에칭 장치를 사용하여 행해도 된다.
본 실시 형태에 있어서는 IZO막을 패터닝한 후, 500℃ 내지 900℃의 어닐링 처리를 행함으로써 아몰퍼스 상태의 IZO막을 결정화된 IZO막으로 한다(어닐링 공정). 결정화된 IZO막으로 함으로써 자외 영역(350㎚ 내지 420㎚)의 파장의 광의 투과율을 향상시킬 수 있다. 결정화된 IZO막으로 함으로써 자외 영역에 있어서의 투과율이 높아지는 메커니즘은 분명해지지는 않으나, 결정화됨으로써 IZO막의 밴드 갭이 커져 있다고 생각된다.
또한, IZO막의 어닐링 처리는 O2를 포함하지 않는 분위기 중에서 행하는 것이 바람직하고, O2를 포함하지 않는 분위기로서는 N2 분위기 등의 불활성 가스 분위기나, 또는 N2 등의 불활성 가스와 H2의 혼합 가스 분위기를 예로 들 수 있고, N2 분위기, 또는 N2와 H2의 혼합 가스 분위기로 하는 것이 바람직하다. IZO막의 어닐링 처리를 N2 분위기 중, 또는 N2와 H2의 혼합 가스 분위기 중에서 행하면 IZO막을 결정화시키는 동시에 IZO막의 시트 저항을 효과적으로 감소시키는 것이 가능하다. 특히, IZO막의 시트 저항을 낮게 하려는 경우에는 IZO막의 어닐링 처리를 N2와 H2의 혼합 가스 분위기 중에서 행하면 좋다. 혼합 가스 분위기 중에 있어서의 N2와 H2의 비율은 100:1 내지 1:100이 바람직하다.
이에 대해, 예를 들어 O2를 포함하는 분위기 중에서 어닐링 처리를 행하면 IZO막의 시트 저항이 증가되어 버린다. O2를 포함하는 분위기 중에서 어닐링 처리를 행하면 IZO막의 시트 저항이 상승하는 것은 IZO막 내의 산소 중공이 감소되기 때문이라고 생각된다. IZO막이 도전성을 나타내는 것은 산소 중공이 IZO막 중에 존재함으로써 캐리어가 되는 전자를 발생시키고 있기 때문이다. 따라서, O2를 포함하는 분위기 중에서의 어닐링 처리에 의해 캐리어 전자의 발생원인 산소 중공이 감소되어 IZO막의 캐리어 농도가 감소되고, 시트 저항이 높아지고 있다고 생각된다.
또한, IZO막의 어닐링 처리 온도는 500℃ 내지 900℃로 된다. 500℃ 미만의 온도에서 어닐링 처리를 행한 경우, IZO막을 충분히 결정화할 수 없게 될 우려가 발생하여 IZO막의 자외 영역에서의 투과율이 충분히 높은 것이 되지 않는 경우가 있다. 또한, 900℃를 초과하는 온도에서 어닐링 처리를 행한 경우 IZO막 하에 있는 반도체층을 열화시킬 우려가 있다.
또한, 본 실시 형태에 있어서는 IZO막을 결정화시키기 위하여 어닐링을 사용하고 있으나, 본 발명의 반도체 발광 소자에 있어서는 IZO막을 결정화시킬 수 있으 면 어떠한 방법을 사용해도 되고, 예를 들어 RTA 어닐링로를 사용하는 방법, 레이저 어닐링을 행하는 방법, 전자선 조사를 행하는 방법 등의 방법을 사용해도 상관없다.
또한, 결정화된 IZO막으로 이루어지는 정극(15)은 자외 영역(350㎚ 내지 420㎚)에 중심 파장을 갖는 반도체 발광 소자의 광 취출 효율을 향상시키는데 유효할 뿐만 아니라, 예를 들어 중심 파장이 450㎚ 정도인 청색 영역의 반도체 발광 소자이어도 350㎚ 내지 420㎚에 발광 영역을 갖고 있으면 광 취출 효율을 향상시킬 수 있다.
또한, 어닐링 처리에 의해 결정화된 IZO막은 아몰퍼스의 IZO막에 비하여, p형 GaN층(14)이나 정극 본딩 패드(16)와의 밀착성이 좋기 때문에, 반도체 발광 소자의 제조 과정 등에 있어서의 박리에 의한 수율 저하를 방지할 수 있다. 또한, 결정화된 IZO막은 공기 중의 수분과의 반응이 적기 때문에, 장시간의 내구 시험에서의 특성 열화도 작아 바람직하다.
「부극」
부극(17)은 IZO막의 어닐링 처리 후, 도1에 도시한 바와 같이 p형 GaN층(14), 발광층(13) 및 n형 GaN층(12)의 일부를 에칭 제거함으로써 노출된 n형 GaN층(12) 상에 설치된다. 부극(17)으로서는, 예를 들어 Ti/Au로 이루어지는 것 등 각종 조성 및 구조가 주지이며, 이들 주지의 부극을 아무 제한없이 사용할 수 있다.
「정극 본딩 패드」
정극(15)인 IZO막층 상의 일부에는 회로 기판 또는 리드 프레임 등의 전기 접속을 위한 정극 본딩 패드(16)가 설치되어 있다. 정극 본딩 패드(16)는 Au, Al, Ni 및 Cu 등의 재료를 사용한 각종 구조가 주지이며, 이들 주지의 재료, 구조의 것을 아무 제한없이 사용할 수 있다. 또한, 정극 본딩 패드(16)의 두께는 100 내지 1000㎚의 범위 내인 것이 바람직하다. 또한, 본딩 패드의 특성상, 두께가 큰 쪽이 본딩성이 높아지기 때문에 정극 본딩 패드(16)의 두께는 300㎚ 이상으로 하는 것이 보다 바람직하다. 또한, 제조 비용의 관점에서 500㎚ 이하로 하는 것이 바람직하다.
「보호층」
또한, IZO막의 산화를 방지하기 위해 정극 본딩 패드(16)가 형성되는 영역을 제외한 IZO막 상의 전체 영역을 덮도록 보호층(도시 생략)을 성막하면 더 좋다. 이 보호층은 투광성이 우수한 재료를 사용하는 것이 바람직하고, p형 반도체층과 n형 반도체층의 리크를 방지하기 위해 절연성을 갖는 재료로 형성되는 것이 바람직하다. 보호층을 구성하는 재료로서는, 예를 들어 SiO2나 Al2O3 등을 사용하는 것이 바람직하다. 또한, 보호층의 막 두께는 IZO막의 산화를 방지할 수 있고, 또한 투광성이 우수한 막 두께이면 되므로 구체적으로는, 예를 들어 20㎚ 내지 500㎚의 막 두께가 좋다.
[램프]
이상, 설명한 본 발명의 반도체 발광 소자는, 예를 들어 당업자 주지의 수단 에 의해 투명 커버를 설치하여 램프를 구성할 수 있다. 또한, 본 발명의 반도체 발광 소자와, 형광체를 갖는 커버를 조합함으로써 백색의 램프를 구성할 수도 있다.
또한, 본 발명의 반도체 발광 소자는 종래 공지의 방법을 사용하여 아무런 제한없이 LED 램프로서 구성할 수 있다. 램프로서는 일반 용도의 포탄형, 휴대폰의 백 라이트 용도의 사이드 뷰형, 표시기에 사용되는 탑 뷰형 등 어떤 용도에도 사용할 수 있다.
도4는 본 발명의 램프의 일례를 설명하기 위한 개략 구성도이다. 도4에 도시하는 램프(30)는 페이스 업형의 본 발명의 반도체 발광 소자를 포탄형으로 실장한 것이다. 도4에 도시하는 램프(30)에서는 2개의 프레임(31, 32) 중 한 쪽에 도1에 도시하는 반도체 발광 소자(1)가 수지 등에 의해 접착되고, 정극 본딩 패드(16) 및 부극(17)이 금 등의 재질로 이루어지는 와이어(33, 34)로 각각 프레임(31, 32)에 접합되어 있다. 또한, 도4에 도시한 바와 같이 반도체 발광 소자(1)의 주변에는 투명 수지로 이루어지는 몰드(35)가 형성되어 있다.
또한, 본 발명은 상술한 실시 형태에 한정되는 것은 아니다. 예를 들어, 본 발명의 반도체 발광 소자에 구비되는 반도체층은 상술한 질화갈륨계 화합물 반도체층에 한정되는 것은 아니며, 적어도 자외 영역에 발광 파장을 갖는 것이면 어떠한 발광 소자를 사용해도 된다.
(실험예1) 「IZO막의 어닐링 처리에 있어서의 분위기」
IZO막의 어닐링 처리에 있어서의 분위기와 어닐링 처리 후의 IZO막의 시트 저항의 관계를 이하와 같이 하여 조사했다.
즉, 글래스 기판 상에 아몰퍼스 상태의 IZO막(250㎚)을 형성하고, 얻어진 IZO막을 300℃ 내지 600℃의 각 온도에서 N2 분위기 중에서 어닐링 처리한 경우와, N2 중에 O2가 25％ 포함되는 혼합 가스 분위기 중에서 어닐링 처리한 경우의 시트 저항을 측정했다. 그 결과를 표1에 나타낸다.
온도 시트 저항[Ω/sq]
O2 함유 N2 분위기 N2 분위기
300℃ 15 13
400℃ 150 13
500℃ 200 12
600℃ 7×105 9
표1로부터 N2 중에 O2를 포함하는 혼합 가스 분위기 중에서 어닐링 처리한 경우에는 어닐링 온도가 높아질수록 시트 저항이 높아지는 것을 알 수 있다. 이에 대해 O2를 포함하지 않는 N2 분위기 중에서 어닐링 처리한 경우, 어닐링 온도가 높아질수록 시트 저항이 감소되는 것을 알 수 있다. 또한, 어닐링 처리 전의 아몰퍼스 상태의 두께 250㎚의 IZO막의 시트 저항은 15Ω/sq이었다.
(실험예2) 「IZO막의 어닐링 처리 온도」
IZO막의 어닐링 처리 온도와, IZO막의 결정화의 관계를 이하와 같이 하여 조사하였다.
즉, 글래스 기판 상에 아몰퍼스 상태의 IZO막(250㎚)을 형성하고, 얻어진 어닐링 처리를 하지 않은 IZO막을 X선 회절(XRD)법으로 측정했다. 또한, 글래스 기판 상에 형성한 아몰퍼스 상태의 IZO막을 300℃ 내지 800℃의 각 온도에서 N2 분위기 중에서 1분간 어닐링 처리하고, 어닐링 처리 후의 IZO막을 X선 회절(XRD)법으로 측정했다. 그 결과를 도5에 도시한다.
도5는 IZO막의 X선 회절(XRD) 결과를 도시한 그래프로서, 횡축은 회절각[2θ(°)]을 나타내고, 종축은 해석 강도(s)를 나타내고 있다.
도5에 도시한 바와 같이 600℃ 이상의 어닐링 처리 온도에서 IZO막을 어닐링 처리한 경우에는 In2O3으로 이루어지는 X선의 피크가 주로 검출되고 있으며, 결정화되어 있는 것을 알 수 있다. 또한, 400℃ 이하의 어닐링 처리 온도에서 IZO막을 어닐링 처리한 경우에는 결정화되어 있지 않은 것을 알 수 있다.
(실험예3) 「IZO막의 투과율」
IZO막의 어닐링 처리 온도와, 어닐링 처리 후의 IZO막의 투과율의 관계를 이하와 같이 하여 조사했다.
즉, 실험예2에서 얻어진 어닐링 처리를 하지 않은 IZO막 및 300℃, 600℃로 어닐링 처리한 후의 IZO막의 투과율을 측정했다. 그 결과를 도6에 도시한다.
또한，IZO막의 투과율 측정에는 시마즈 제작소사 제품의 자외 가시 분광 광도계 UV-2450을 사용했다. 또한, 투과율의 값은 글래스 기판만의 투과율을 측정하여 얻어진 광투과 블랭크값을 빼고 산출했다.
도6은 IZO막의 투과율을 나타낸 그래프로서, 횡축은 파장(㎚)을 나타내고, 종축은 투과율(％)을 나타내고 있다.
도6으로부터 600℃의 어닐링 처리 온도에서 IZO막을 어닐링 처리한 경우에는 어닐링 처리를 하지 않은 IZO막에 비하여 자외 영역(350㎚ 내지 420㎚)에 있어서의 투과율이 20 내지 30％ 높아져 있는 것을 알 수 있다.
[제1 실시예](질화갈륨계 화합물 반도체층의 제조)
도3에 도시하는 질화갈륨계 화합물 반도체층(20)을 이하에 기재한 바와 같이 하여 제조했다. 즉, 사파이어의 c면[(0001) 결정면]으로 이루어지는 기판(21) 상에 AlN으로 이루어지는 버퍼층(도시하지 않음)을 개재하여 언도프 GaN 하지층(층 두께=2㎛)(22), Si 도프 n형 GaN 콘택트층(층 두께=2㎛, 캐리어 농도=1×1019㎝-3)(23), Si 도프 n형 Al0.07Ga0.93 N 클래드층(층 두께=12.5㎚, 캐리어 농도=1×1018㎝-3)(24), 6층의 Si 도프 GaN 장벽층(층 두께=14.0㎚, 캐리어 농도=1×1018㎝-3)과 5층의 언도프 In0 .20Ga0 .80N의 웰층(층 두께=2.5㎚)으로 이루어지는 다중 양자 구조의 발광층(25), Mg 도프 p형 Al0 .07Ga0 .93 N 클래드층(층 두께=10㎚)(26) 및 Mg 도프 p형 GaN 콘택트층(층 두께=100㎚)(27)을 순차적으로 적층했다. 또한, 상기 질화갈륨계 화합물 반도체층(20)의 적층 구조체의 각 구성층(22 내지 27)은 감압 MOCVD 수단으로 성장시켰다.
(반도체 발광 소자의 제조)
다음에, 얻어진 도3에 도시하는 질화갈륨계 화합물 반도체층(20)을 사용하여 질화갈륨계 화합물 반도체 발광 소자를 제작했다. 우선，HF 및 HCl을 사용하여 질화갈륨계 화합물 반도체층(20)의 p형 GaN 콘택트층(27)의 표면을 세정하고, 상기 p형 GaN 콘택트층(27) 상에 DC 마그네트론 스퍼터에 의해 막 두께 220㎚의 IZO막을 성막했다.
IZO막의 스퍼터에는 ZnO 농도가 10 질량％인 IZO 타깃을 사용했다. 또한, IZO 성막은 70sccm의 Ar 가스를 도입하여 압력 약 0.3Pa로 행했다.
상술한 방법으로 형성된 IZO막은 400㎚ 부근의 파장 영역에서 약 60％의 투과율을 갖고 있으며, 시트 저항은 17Ω/sq이었다. 또한, 상술한 방법으로 형성된 성막 직후의 IZO막은 X선 회절(XRD)법으로 측정함으로써 아몰퍼스인 것이 확인되었다.
그 후, 아몰퍼스 상태의 IZO막을 포트리소그래피법 및 습식 에칭을 사용함으로써 패터닝하고, p형 GaN 콘택트층(27) 상의 정극 형성 영역에만 IZO막이 성막된 상태로 했다. 아몰퍼스의 IZO막의 에칭은 약 40㎚/min의 에칭 레이트로 행하였다.
IZO막을 패터닝한 후, RTA 어닐링로를 사용하여 N2 가스 분위기 중 600℃, 1min의 어닐링 처리를 행하였다.
어닐링 처리 후의 IZO막은 400㎚ 부근의 파장 영역에 있어서 높은 투광성을 갖고 있으며, 400㎚의 파장 영역에 있어서의 투과율은 90％ 이상이었다. 또한, IZO막의 시트 저항은 14Ω/sq이었다. 또한, 어닐링 처리 후의 XRD의 측정에서는 In2O3으로 이루어지는 X선의 피크가 주로 검출되고 있어, IZO막이 결정화되어 있는 것이 확인되었다.
다음에, n형 전극을 형성하는 영역에 드라이 에칭을 실시하고, 그 영역에 한하여 Si 도프 n형 GaN 콘택트층(23)의 표면을 노출시켰다. 그 후, 진공 증착법에 의해 IZO막층(정극) 상의 일부 및 Si 도프 n형 GaN 콘택트층(23) 상에 Cr로 이루어지는 제1 층(층 두께=40㎚), Ti로 이루어지는 제2 층(층 두께=100㎚), Au로 이루어지는 제3 층(층 두께=400㎚)을 순서대로 적층하고, 각각 정극 본딩 패드 및 부극을 형성했다. 정극 본딩 패드 및 부극을 형성한 후, 사파이어로 이루어지는 기판(11)의 이면을 다이아몬드 미립 등의 연마용 입자를 사용하여 연마하고, 최종적으로 경면으로 마무리했다.
그 후, 적층 구조체를 재단하여 한변이 350㎛인 정방형의 개별의 칩으로 분리하여 반도체 발광 소자를 얻었다.
[구동 전압(Vf) 및 발광 출력(Po)의 측정]
이와 같이 하여 얻어진 반도체 발광 소자(칩)를 리드 프레임 상에 재치하고, 금(Au)선으로 리드 프레임과 결선했다. 그리고, 프로브 바늘에 의한 통전에 의해 반도체 발광 소자의 전류 인가값 20㎃에 있어서의 순방향 전압(구동 전압:Vf)을 측정했다. 또한, 일반적인 적분구로 발광 출력(Po) 및 발광 파장을 측정했다.
발광면의 발광 분포는 정극의 전체면에서 발광하고 있는 것을 확인할 수 있었다. 또한, 반도체 발광 소자는 400㎚ 부근의 파장 영역에 발광 파장을 갖고 있으며, Vf는 3.3V, Po는 15㎽이었다.
[제2 실시예]
어닐링 처리의 가스에 N2와 H2의 혼합 가스를 사용한 것을 제외하고, 제1 실시예와 마찬가지로 반도체 발광 소자를 제작했다. 또한, 어닐링 직후의 IZO막은 400㎚ 부근의 파장 영역에 있어서의 투과율이 90％ 이상, 시트 저항이 11Ω/sq이었다. 또한, 얻어진 반도체 발광 소자는 400㎚ 부근의 파장 영역에 발광 파장을 갖고 있으며, Vf는 3.25V, Po는 15㎽이었다.
[제1 비교예]
어닐링 처리의 온도를 300℃에서 행한 것을 제외하고, 제1 실시예와 마찬가지로 반도체 발광 소자를 제작했다. 또한, 어닐링 처리 후의 IZO막은 400㎚ 부근의 파장 영역에 있어서의 투과율이 약 70％, 시트 저항이 16Ω/sq이었다. 또한, 얻어진 반도체 발광 소자는 400㎚ 부근의 파장 영역에 발광 파장을 갖고 있으며, Vf는 3.3V, Po는 12㎽이었다.
[제2 비교예]
제1 실시예와 마찬가지로 질화갈륨계 화합물 반도체층(20)의 p형 GaN 콘택트층(27) 상에 250㎚의 ITO막을 스퍼터링법으로 형성했다. 그 후, 아몰퍼스 상태의 IZO막을 FeCl3과 HCl의 혼합액을 사용하여 습식 에칭하고, p형 GaN 콘택트층(27) 상의 정극 형성 영역에만 IZO막이 성막된 상태로 했다. IZO막을 패터닝한 후, O2를 25％ 포함하는 N2 가스 분위기에서 600℃, 1min의 어닐링 처리를 행하고, 계속하여 N2 분위기에서 500℃, 1min의 어닐링 처리의 2 단계의 어닐링 처리를 행하였다. 또한，2개의 어닐링 처리 후의 ITO막은 400㎚ 부근의 파장 영역에 있어서의 투과율이 약 80％, 시트 저항이 15Ω/sq이었다.
또한, 2개의 어닐링 처리 후, 제1 실시예와 마찬가지로 반도체 발광 소자를 제작했다. 얻어진 반도체 발광 소자는 400㎚ 부근의 파장 영역에 발광 파장을 갖고 있으며, Vf는 3.3V, Po는 13㎽이었다.
제1 실시예 및 제2 실시예, 제1 비교예 및 제2 비교예의 결과로부터, 제1 실시예 및 제2 실시예의 반도체 발광 소자에서는 제1 비교예 및 제2 비교예의 반도체 발광 소자와 비교하여 정극을 구성하는 어닐링 처리 후의 IZO막의 투과율이 높고, 시트 저항이 낮은 것이 분명해졌다.
또한, 제1 실시예 및 제2 실시예의 반도체 발광 소자에서는 제1 비교예 및 제2 비교예의 반도체 발광 소자와 비교하여 자외 영역의 광의 발광 출력(Po)이 우수한 것이 분명해졌다.
본 발명은 반도체 발광 소자, 반도체 발광 소자 및 그것을 사용한 램프에 적용할 수 있고, 특히 자외광의 발광 출력(Po)이 우수한 반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 그것을 사용한 램프에 적용할 수 있다.

Claims (14)

  1. p형 반도체층을 포함하고, 적어도 자외 영역에 발광 파장을 갖는 반도체층과, 상기 p형 반도체층 상에 설치된 투광성 전극을 구비하고,
    상기 투광성 전극이 결정화된 IZO막을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  2. 제1항에 있어서, 적어도 350㎚ 내지 420㎚에 발광 파장을 갖는 것을 특징으로 하는 반도체 발광 소자.
  3. 제1항 또는 제2항에 있어서, 상기 IZO막의 두께가 35㎚ 내지 10㎛인 것을 특징으로 하는 반도체 발광 소자.
  4. 제3항에 있어서, 상기 IZO막의 두께가 100㎚ 내지 1㎛인 것을 특징으로 하는 반도체 발광 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 IZO막 상에 보호층이 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 반도체층이 질화갈륨계 화 합물 반도체층인 것을 특징으로 하는 반도체 발광 소자.
  7. p형 반도체층을 포함하고, 적어도 자외 영역에 발광 파장을 갖는 반도체층과, 상기 p형 반도체층 상에 설치되고, 결정화된 IZO막을 포함하는 투광성 전극을 구비하는 반도체 발광 소자의 제조 방법이며,
    상기 p형 반도체층 상에 아몰퍼스 상태의 IZO막을 형성하는 공정과,
    500℃ 내지 900℃의 어닐링 처리를 행함으로써 상기 아몰퍼스 상태의 IZO막을 결정화된 IZO막으로 하는 어닐링 공정을 구비하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  8. 제7항에 있어서, 상기 어닐링 공정을 행하기 전에 상기 아몰퍼스 상태의 IZO막을 패터닝하는 공정을 구비하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  9. 제7항 또는 제8항에 있어서, 상기 어닐링 처리는 O2를 포함하지 않는 분위기 중에서 행하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  10. 제9항에 있어서, 상기 어닐링 처리는 N2 분위기 중 또는 N2와 H2의 혼합 가스 분위기 중에서 행하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 IZO막의 두께가 35㎚ 내지 10㎛인 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  12. 제11항에 있어서, 상기 IZO막의 두께가 100㎚ 내지 1㎛인 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  13. 제7항 내지 제12항 중 어느 한 항에 있어서, 상기 어닐링 공정의 후 상기 IZO막 상에 보호층을 적층하는 공정을 구비하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  14. 제1항 내지 제6항 중 어느 한 항에 기재된 반도체 발광 소자가 사용되고 있는 것을 특징으로 하는 램프.
KR1020087024670A 2006-04-14 2007-04-13 반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 램프 KR100988143B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00112012 2006-04-14
JP2006112012A JP5265090B2 (ja) 2006-04-14 2006-04-14 半導体発光素子およびランプ

Publications (2)

Publication Number Publication Date
KR20080104363A true KR20080104363A (ko) 2008-12-02
KR100988143B1 KR100988143B1 (ko) 2010-10-18

Family

ID=38609590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024670A KR100988143B1 (ko) 2006-04-14 2007-04-13 반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 램프

Country Status (7)

Country Link
US (1) US8334200B2 (ko)
EP (1) EP2012371B1 (ko)
JP (1) JP5265090B2 (ko)
KR (1) KR100988143B1 (ko)
CN (1) CN101421856A (ko)
TW (1) TWI359509B (ko)
WO (1) WO2007119830A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5201566B2 (ja) * 2006-12-11 2013-06-05 豊田合成株式会社 化合物半導体発光素子及びその製造方法
JPWO2008081566A1 (ja) * 2006-12-28 2010-04-30 日本電気株式会社 電極構造、半導体素子、およびそれらの製造方法
JP2008235877A (ja) * 2007-02-19 2008-10-02 Showa Denko Kk 太陽電池及びその製造方法
JP2009260237A (ja) * 2008-01-24 2009-11-05 Showa Denko Kk 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
US20090205707A1 (en) * 2008-02-19 2009-08-20 Showa Denko K.K. Solar cell and method for producing the same
CN101960625B (zh) * 2008-03-06 2013-01-23 住友金属矿山株式会社 半导体发光元件、该半导体发光元件的制造方法以及使用该半导体发光元件的灯
JP5522032B2 (ja) * 2008-03-13 2014-06-18 豊田合成株式会社 半導体発光素子及びその製造方法
JP5083973B2 (ja) * 2008-03-28 2012-11-28 スタンレー電気株式会社 光半導体素子の製造方法
JP2009246275A (ja) * 2008-03-31 2009-10-22 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びランプ
JP2009253056A (ja) * 2008-04-07 2009-10-29 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びランプ
JP2009283551A (ja) * 2008-05-20 2009-12-03 Showa Denko Kk 半導体発光素子及びその製造方法、ランプ
JP2011086855A (ja) * 2009-10-19 2011-04-28 Showa Denko Kk 半導体発光素子の製造方法
JP5379703B2 (ja) * 2010-01-26 2013-12-25 パナソニック株式会社 紫外半導体発光素子
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
CN101847677B (zh) * 2010-04-07 2012-11-14 中国科学院半导体研究所 采用mvpe两步法制备氧化锌透明电极的方法
JP5829014B2 (ja) * 2010-09-30 2015-12-09 シャープ株式会社 化合物半導体発光素子の製造方法
CN110459658A (zh) * 2018-05-08 2019-11-15 山东浪潮华光光电子股份有限公司 一种P型GaN层的UV LED芯片及其制备方法
CN112420888B (zh) * 2021-01-21 2021-04-23 华灿光电（浙江）有限公司 紫外发光二极管外延片及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222312A (ja) * 1985-07-23 1987-01-30 アルプス電気株式会社 透明導電性被膜の形成方法
JPH05299175A (ja) 1992-04-24 1993-11-12 Fuji Xerox Co Ltd Ｅｌ発光素子
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000067657A (ja) * 1998-08-26 2000-03-03 Internatl Business Mach Corp <Ibm> 赤外線透過に優れた透明導電膜及びその製造方法
EP1233082B1 (en) * 1999-11-25 2009-01-07 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive oxide, and method for preparing sputtering target
JP2002164570A (ja) * 2000-11-24 2002-06-07 Shiro Sakai 窒化ガリウム系化合物半導体装置
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP3720341B2 (ja) * 2003-02-12 2005-11-24 ローム株式会社 半導体発光素子
JP4259268B2 (ja) 2003-10-20 2009-04-30 豊田合成株式会社 半導体発光素子
JP2005217331A (ja) * 2004-01-30 2005-08-11 Nichia Chem Ind Ltd 半導体発光素子
JP2005259891A (ja) * 2004-03-10 2005-09-22 Toyoda Gosei Co Ltd 発光装置
KR100634503B1 (ko) * 2004-03-12 2006-10-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
JP4888119B2 (ja) * 2004-09-13 2012-02-29 住友金属鉱山株式会社 透明導電膜及びその製造方法、並びに透明導電性基材、発光デバイス
JP4578929B2 (ja) 2004-10-15 2010-11-10 日本エステル株式会社 ポリ乳酸系複合バインダー繊維

Also Published As

Publication number Publication date
JP5265090B2 (ja) 2013-08-14
EP2012371A4 (en) 2014-01-22
WO2007119830A1 (ja) 2007-10-25
US8334200B2 (en) 2012-12-18
EP2012371B1 (en) 2015-02-25
JP2007287845A (ja) 2007-11-01
CN101421856A (zh) 2009-04-29
EP2012371A1 (en) 2009-01-07
KR100988143B1 (ko) 2010-10-18
US20090179220A1 (en) 2009-07-16
TW200805714A (en) 2008-01-16
TWI359509B (en) 2012-03-01

Similar Documents

Publication Publication Date Title
KR100988143B1 (ko) 반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 램프
JP5201566B2 (ja) 化合物半導体発光素子及びその製造方法
EP2012372B1 (en) Method for manufacturing gallium nitride compound semiconductor light emitting element
KR101151158B1 (ko) 화합물 반도체 발광 소자 및 그 제조 방법, 화합물 반도체 발광 소자용 도전형 투광성 전극, 램프, 전자 기기 및 기계 장치
TWI416759B (zh) 半導體發光元件、該半導體發光元件之製造方法及使用該半導體發光元件之燈具
KR101014953B1 (ko) 질화갈륨계 화합물 반도체 발광 소자, 그것의 제조 방법, 및 그것을 포함하는 램프
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP4252622B1 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 9