CN101421856A - 半导体发光元件、半导体发光元件的制造方法以及灯 - Google Patents

半导体发光元件、半导体发光元件的制造方法以及灯 Download PDF

Info

Publication number
CN101421856A
CN101421856A CNA2007800128677A CN200780012867A CN101421856A CN 101421856 A CN101421856 A CN 101421856A CN A2007800128677 A CNA2007800128677 A CN A2007800128677A CN 200780012867 A CN200780012867 A CN 200780012867A CN 101421856 A CN101421856 A CN 101421856A
Authority
CN
China
Prior art keywords
emitting elements
semiconductor light
izo film
annealing
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800128677A
Other languages
English (en)
Inventor
福永修大
大泽弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN101421856A publication Critical patent/CN101421856A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供可高效地输出紫外光的半导体发光元件及其制造方法。本发明的半导体发光元件(1)，其具备含有p型半导体层(14)并至少在紫外区具有发光波长的半导体层和设置于所述p型半导体层(14)上的透光性电极(15)，所述透光性电极(15)是含有结晶化了的IZO膜的电极。

Description

半导体发光元件、半导体发光元件的制造方法以及灯
技术领域
本发明涉及半导体发光元件、半导体发光元件的制造方法以及使用该元件的灯，特别是涉及紫外光的发光输出功率(Po)优异的半导体发光元件、半导体发光元件的制造方法及使用该元件的灯。
本申请基于在2006年4月14日在日本提出申请的日本特愿2006-112012号要求优先权，将其内容援引于其中。
背景技术
近年来，作为短波长光发光元件，氮化镓系化合物半导体发光元件受到关注。氮化镓系化合物半导体发光元件，是在以蓝宝石单晶为首的各种氧化物、III族～V族化合物所形成为基板上通过金属有机物化学气相淀积法(MOCVD法)和分子束外延法(MBE法)等形成氮化镓系化合物半导体而获得。
这样的氮化镓系化合物半导体发光元件，在横向上的电流扩散较小，因此仅向电极正下方的半导体注入电流，存在由发光层发出的光被电极遮挡而不能取出到外部的不良情况。为了解决这些问题，通常使用透明电极作为氮化镓系化合物半导体发光元件的正极，通过正极光被取出。
作为透明电极，可使用Ni/Au、ITO等公知的透明导电材料。近年来，作为透明电极，通常利用透光性优异的In2O3、ZnO等为主成分的氧化物系材料。作为透明电极的材料而最多利用的ITO(铟锡氧化物)中，通过在In2O3中掺杂5～20质量％的SnO2，可获得2×10-4Ωcm左右的低电阻率的透明导电膜。
由于ITO膜的带隙为3eV以上，因此对于在可见光区具有波段的光显示高的透射率(>90％)。但是，对于ITO膜而言，从400nm附近以下的波段被吸收到膜中的光较多，因此在400nm以下的波段时透射率急剧减少。因此，使用ITO膜作为发出紫外区波长的光的发光元件的电极时，存在发光输出功率变低的问题。
为了解决该问题，曾提出了具有防止紫外线被透明电极吸收、且在达到透明电极前将紫外线转换为可见光的结构的发光元件(例如，参照专利文献1)。
另外，为了降低透光性电极的吸光度，曾提出了具有光射出用的贯通孔和光反射率高的粘接性金属层的倒装片型发光元件(例如，参照专利文献2)。
专利文献1：日本特开平5-299175号公报
专利文献2：日本特开2005-123501号公报
发明内容
但是，专利文献1中在光到达透明电极前使紫外线转换成可见光，因此不能充分获得紫外光的发光输出功率。
另外，即使在使用专利文献2所记载的技术的情况下，由于透光性电极由ITO膜制成，由于紫外区波长的光被ITO膜吸收，因而不能充分获得紫外光的发光输出功率。
本发明是鉴于上述情况而完成的，其目的是提供解决上述问题，可高效输出紫外光的半导体发光元件及其制造方法。
另外，本发明的目的是提供使用可高效输出紫外光的半导体发光元件的具有优异特性的灯。
本发明人为了解决上述问题而进行深入研究的结果完成了本发明。
即，本发明涉及下述方案：
(1)一种半导体发光元件，其特征在于，具有含有p型半导体层并至少在紫外区具有发光波长的半导体层和设置于所述p型半导体层上的透光性电极，所述透光性电极是含有结晶化了的IZO膜的电极。
(2)如(1)所述的半导体发光元件，其特征在于，至少在350nm～420nm具有发光波长。
(3)如(1)或(2)所述的半导体发光元件，其特征在于，所述IZO膜的厚度为35nm～10μm。
(4)如(3)所述的半导体发光元件，其特征在于，所述IZO膜的厚度为100nm～1μm。
(5)如(1)～(4)的任一项所述的半导体发光元件，其特征在于，在所述IZO膜上形成有保护层。
(6)如(1)～(5)的任一项所述的半导体发光元件，其特征在于，所述半导体层为氮化镓系化合物半导体层。
(7)一种半导体发光元件的制造方法，是制造具有含有p型半导体层并至少在紫外区具有发光波长的半导体层和设置于所述p型半导体层上的含有结晶化了的IZO膜的透光性电极的半导体发光元件的方法，其特征在于，具备：在所述p型半导体层上形成非晶状态的IZO膜的工序；以及，通过进行500℃～900℃的退火处理使所述非晶状态的IZO膜成为结晶化了的IZO膜的工序。
(8)如(7)所述的半导体发光元件的制造方法，其特征在于，具备在进行所述退火工序之前对所述非晶状态的IZO膜进行图案化的工序。
(9)如(7)或(8)所述的半导体发光元件的制造方法，其特征在于，所述退火处理是在不含O2的气氛中进行。
(10)如(9)所述的半导体发光元件的制造方法，其特征在于，所述退火处理是在N2气氛中或N2与H2的混合气体气氛中进行。
(11)如(7)～(10)的任一项所述的半导体发光元件的制造方法，其特征在于，所述IZO膜的厚度为35nm～10μm。
(12)如(11)所述的半导体发光元件的制造方法，其特征在于，所述IZO膜的厚度为100nm～1μm。
(13)如(7)～(12)的任一项所述的半导体发光元件的制造方法，其特征在于，具备在所述退火工序之后在所述IZO膜上层叠保护层的工序。
(14)一种灯，其特征在于，使用了(1)～(6)的任一项所述的半导体发光元件。
发明效果
本发明的半导体发光元件，由于透光性电极含有结晶化了的IZO(铟锌氧化物)膜，因而成为具有紫外区波长的光的透射率高的透光性电极的半导体发光元件。更详细地说，结晶化了的IZO膜，与ITO膜比较，在紫外区即400nm附近具有波段的光的透射性优异。因此，本发明的半导体发光元件，被透光性电极吸收的紫外区波长的光较少，可高效地输出紫外光，成为紫外光的发光输出功率较高的半导体发光元件。
另外，根据本发明的半导体发光元件的制造方法，通过在p型半导体层上形成非晶状态的IZO膜后进行500℃～900℃的退火处理，可实现具备含有结晶化了的IZO膜的透光性电极并可高效输出紫外光的半导体发光元件。
另外，通过使用本发明的半导体发光元件来构成灯，可以获得可高效输出紫外光的发光特性优异的灯。
附图说明
图1是模式地表示本发明的半导体发光元件的一例的剖面图。
图2是模式地表示图1所示半导体发光元件的平面图。
图3是模式地表示氮化镓系化合物半导体层的一例的剖面图。
图4是模式地说明使用本发明的半导体发光元件构成的灯的剖面图。
图5是表示IZO膜的X射线衍射(XRD)结果的图。
图6是表示IZO膜的透射率的曲线图。
附图标记说明
1...半导体发光元件、
11、21...基板、
12...n型GaN层(n型半导体层)、
13...发光层、
14...p型GaN层(p型半导体层)、
15...正极(透光性电极)、
16...正极焊盘、
17...负极、
20...氮化镓系化合物半导体层、
22...GaN基底层(n型半导体层)、
23...n型GaN接触层(n型半导体层)、
24...n型AlGaN覆层(n型半导体层)、
25...发光层、
26...p型AlGaN覆层(p型半导体层)、
27...p型GaN接触层(p型半导体层)、
30...灯。
具体实施方式
以下适当地参照附图说明本发明的半导体发光元件、半导体发光元件的制造方法以及使用了半导体发光元件的灯的一实施方式。
图1是模式地表示本发明的半导体发光元件的一例的剖面图，图2是模式地表示图1所示的半导体发光元件的平面图。
图1所示的半导体发光元件1为面朝上型，其是在基板11上层叠有构成至少在紫外区具有发光波长的氮化镓系化合物半导体层的n型GaN层(n型半导体层)12、发光层13、p型GaN层(p型半导体层)14，在氮化镓系化合物半导体层的p型GaN层14上层叠有含有结晶化了的IZO膜的正极15(透光性电极)从而概略地构成。在正极15的一部分上形成有正极焊盘16。另外，在n型GaN层12上的负极形成区域形成有焊盘的负极17。
以下，详述本发明的半导体发光元件的各构成。
[基板]
作为基板11，可以没有任何限制地使用蓝宝石单晶(Al2O3；A面、C面、M面、R面)、尖晶石单晶(MgAl2O4)、ZnO单晶、LiAlO2单晶、LiGaO2单晶、MgO单晶等的氧化物单晶、Si单晶、SiC单晶、GaAs单晶、AlN单晶、GaN单晶及ZrB2等的硼化物单晶等公知的基板材料。
另外，对基板的面取向没有特别限定。另外，作为基板11，既可以是Just基板(相对于结晶取向面没有倾斜角的基板)，又可以是带有倾斜角的基板。
[氮化镓系化合物半导体]
作为n型GaN层12、发光层13和p型GaN层(p型半导体层)14，众所周知有各种结构的，可以没有限制地使用这些众所周知的结构的层。特别是p型半导体层，使用载流子浓度为一般的浓度的即可，即使是制成载流子浓度比较低的例如为1×1017cm-3左右的p型GaN层的场合，也可使用构成本发明的结晶化了的IZO膜的正极15。
作为氮化镓系化合物半导体，众所周知有例如由通式AlxInyGa1-x-yN(0≤x<1，0≤y<1，0≤x+y<1)表示的各种组成的半导体，作为构成本发明中的n型GaN层、发光层和p型GaN层的氮化镓系化合物半导体，也可没有任何限制地使用由通式AlxInyGa1-x-yN(0≤x<1，0≤y<1，0≤x+y<1)表示的各种组成的半导体。
这些氮化镓系化合物半导体的生长方法没有特别的限定，可以使用MOCVD(金属有机物化学气相淀积法)、HVPE(氢化物气相生长法)、MBE(分子束外延法)等使III族氮化物半导体生长的已知的所有办法。从膜厚控制性和生产率的观点考虑，作为优选的生长方法为MOCVD法。
在MOCVD法中，作为载气，可以使用氢(H2)或氮(N2)，作为III族原料即Ga源，可以使用三甲基镓(TMG)或三乙基镓(TEG)，作为Al源可以使用三甲基铝(TMA)或三乙基铝(TEA)，作为In源可以使用三甲基铟(TMI)或三乙基铟(TEI)，作为V族原料即N源，可以使用氨(NH3)、联氨(N2H4)。另外，作为掺杂物，在n型中作为Si原料可以使用甲硅烷(SiH4)或乙硅烷(Si2H6)，作为Ge原料可以使用锗烷气(GeH4)，在p型中，作为Mg原料可以使用例如双环戊二烯基镁(Cp2Mg)或双乙基环戊二烯基镁(EtCp2Mg)。
作为由这样的氮化镓系化合物半导体构成的氮化镓系化合物半导体层的一例，可举出图3所示的具有叠层体结构的氮化镓系化合物半导体层20。图3所示的氮化镓系化合物半导体层20，是在由蓝宝石制成的基板21上层叠由AlN形成的未图示出的缓冲层，并顺次层叠有GaN基底层(n型半导体层)22、n型GaN接触层(n型半导体层)23、n型AlGaN覆层(n型半导体层)24、由InGaN形成的发光层25、p型AlGaN覆层(p型半导体层)26、p型GaN覆层(p型半导体层)27的半导体层。
[正极(IZO膜)]
如图1所示，在p型GaN层14上形成有作为正极15的结晶化了的IZO膜。IZO膜是在p型GaN层14的正上方形成或在p型GaN层14上介有金属层等而形成。在正极15和p型GaN层14之间夹持有金属层时，可降低半导体发光元件1的驱动电压(Vf)，但透射率减少，并使输出功率降低。因而，根据半导体发光元件1的用途等来取得驱动电压(Vf)与输出功率的平衡，并适当判断是否在正极15和p型GaN层14之间夹持金属层等。作为这里的金属层，优选使用包含镍、镍氧化物、Pt、Pd、Ru、Rh、Re、Os等的金属层。
另外，作为IZO膜优选使用电阻率最低的组成。例如，IZO膜中的ZnO浓度为5～15质量％的范围较好，更优选为10质量％。
另外，为了变成低电阻率、高透射率，IZO膜的膜厚优选为35nm～10000nm(10μm)的范围，更优选为100nm～1μm的范围。进而，从生产成本的观点出发，IZO膜的膜厚优选为1000nm(1μm)以下。
接着举例说明IZO膜的形成方法。
首先，在p型GaN层14上的全区域形成非晶状态的IZO膜。作为IZO膜的成膜方法，只要是可形成非晶状态的IZO膜的方法，就可使用在薄膜的成膜中所使用的公知的任何方法。例如，可使用溅射法、真空蒸镀法等方法进行成膜，但与真空蒸镀法相比，更优选使用在成膜时产生的颗粒和灰尘等少的溅射法。另外，在使用溅射法的情况下，可通过RF磁控溅射法将In2O3靶和ZnO靶进行公转成膜来成膜，但为了使成膜速率更高，采用DC磁控溅射法由IZO靶进行成膜为好。再者，为了减轻等离子体引起的对于p型GaN层14的损伤，溅射的放电输出功率优选为1000W以下。
这样成膜的非晶状态的IZO膜，除了p型GaN层14上的形成正极15的区域即正极形成区域以外的区域，通过使用公知的光刻法和蚀刻法来图案化，如图2所示成为只形成于正极形成区域的状态。
优选IZO膜的图案化是在进行后述的退火工序之前进行。由于通过退火工序，非晶状态的IZO膜成为结晶化了的IZO膜，因此与非晶状态的IZO膜比较难以蚀刻。与此相对，退火工序前的IZO膜由于为非晶(非晶质)状态，因此可使用公知的蚀刻液容易地进行精度良好的蚀刻。另外，IZO膜的蚀刻可以使用干蚀刻装置进行。
在本实施方式中，通过对IZO膜进行图案化后进行500℃～900℃的退火处理，而使非晶状态的IZO膜成为结晶化了的IZO膜(退火工序)。通过制成为结晶化了的IZO膜，可提高紫外区(350nm～420nm)波长的光的透射率。通过制成为结晶化了的IZO膜而使紫外区的透射率变高的机理尚不清楚，但可以认为通过被结晶化，IZO膜的带隙变大。
另外，优选IZO膜的退火处理是在不含O2的气氛中进行，作为不含O2的气氛，可举出N2气氛等惰性气体气氛、或N2等惰性气体与H2的混合气体气氛，优选为N2气氛、或N2与H2的混合气体气氛。当在N2气氛、或N2与H2的混合气体气氛中进行IZO膜的退火处理时，可使IZO膜结晶化，同时有效减少IZO膜的薄膜电阻(片电阻；sheet resistor)。特别是在使IZO膜的薄膜电阻降低的情况下，在N2与H2的混合气体气氛中进行IZO膜的退火处理较好。混合气体气氛中的N2与H2的比率优选为100:1～1:100。
对此，例如在含有O2的气氛中进行退火处理时，IZO膜的薄膜电阻增加。可以认为在含有氧气的气氛中进行退火处理时IZO膜的薄膜电阻上升是因为IZO膜中的氧空穴减少的缘故。IZO膜显示导电性是因为通过氧空穴存在于IZO膜中而产生成为载流子的电子的缘故。因此可以认为，通过在含有O2的气氛中的退火处理，作为载流子电子的发生源的氧空穴减少，IZO膜的载流子浓度减少，薄膜电阻变高。
另外，IZO膜的退火处理温度规定为500℃～900℃。在小于500℃的温度下进行退火处理时，恐怕不能将IZO膜充分地进行结晶化，有时IZO膜在紫外区的透射率不能达到充分高。另外，在超过900℃的温度下进行退火处理时，恐怕会使处于IZO膜下的半导体层劣化。
另外，在本实施方式中，为了使IZO膜结晶化而使用了退火，但在本发明的半导体发光元件中，只要可使IZO膜结晶化，就可以使用任何的方法，例如还可以使用采用RTA退火炉的方法、进行激光退火的方法、进行电子束照射的方法等方法。
另外，含有结晶化了的IZO膜的正极15，不仅对提高在紫外区(350nm～420nm)具有中心波长的半导体发光元件的光取出效率有效，而且例如即使是中心波长为450nm左右的蓝色区的半导体元件，只要在350nm～420nm具有发光区域就可提高光取出效率。
另外，通过退火处理而结晶化了的IZO膜，与非晶的IZO膜相比，与p型GaN层14或正极焊盘16的密着性好，因此可防止由于在半导体发光元件的制造过程等中的剥离而引起的收率降低。另外，结晶化了的IZO膜与空气中水分的反应少，因此在长时间的耐久试验中的特性劣化也小，因而优选。
“负极”
负极17设置于通过在IZO膜退火处理后，如图1所示蚀刻除去p型GaN层14、发光层13及n型GaN层12的一部分而露出的n型GaN层12上。作为负极17，例如公知的有包含Ti/Au的负极等各种组成和结构的负极，可以没有任何限制地使用这些公知的负极。
“正极焊盘”
在作为正极15的IZO膜上的一部分上，设有用于与电路板或引线框架等电连接的正极焊盘16。正极焊盘16众所周知的有使用Au、Al、Ni和Cu等材料的各种结构的正极焊盘，可没有任何限制地使用这些公知的材料、结构的正极焊盘。另外，正极焊盘16的厚度优选在100～1000nm的范围内。另外，在焊盘的特性上厚度大一些时接合性增高，因此正极焊盘16的厚度更优选为300nm以上。进而，从制造成本的观点出发优选为500nm以下。
“保护层”
另外，为了防止IZO膜的氧化，进一步优选形成保护层(未图示)以使得其覆盖除了正极焊盘16的形成区域以外的IZO膜上的全部区域。该保护层优选使用透光性优异的材料，为了防止p型半导体层与n半导体层的漏电，优选用具有绝缘性的材料形成。作为构成保护层的材料，例如优选使用SiO2、Al2O3等。另外，保护层的膜厚只要是可防止IZO膜氧化、并且透光性优异的膜厚即可，具体地说，例如优选为20nm～500nm的膜厚。
“灯”
以上说明的本发明的半导体发光元件，例如可利用本领域技术人员公知的手段设置透明罩构成灯。另外，还可以通过将本发明的半导体发光元件和具有荧光体的罩组合来构成白炽灯。
另外，本发明的半导体发光元件可使用以往公知的方法没有任何限制地构成LED灯。作为灯，可用于一般用途的炮弹型、便携的背光用途的侧面发光(side view)型、在显示器中使用的顶部发光(top view)型灯等的任何用途。
图4是用于说明本发明的灯的一例的概略构成图，图4所示的灯30，是将面朝上型的本发明半导体发光元件安装成炮弹型而成的。在图4所示的灯30中，利用树脂等将图1所示半导体发光元件1与两个框31、32中的一个粘接，用由金属等材质制成的接合线33、34将正极焊盘16和负极17分别与框31、32接合。另外，如图4所示在半导体发光元件1的周边形成有由透明树脂形成的塑模35。
另外，本发明并不限于上述实施方式。例如，本发明的半导体发光元件所具备的半导体层，并不限于上述氮化镓系化合物半导体层，只要是至少在紫外区具有发光波长的，就可以使用任何的发光元件。(实验例1)“IZO膜退火处理中的气氛”
按以下方法调查了IZO膜退火处理中的气氛与退火处理后的IZO膜的薄膜电阻的关系。
即，在玻璃基板上形成非晶状态的IZO膜(250nm)，测定将得到的IZO膜在300℃～600℃的各温度下、在N2气氛中进行退火处理的情况的薄膜电阻和在N2中含有25％O2的混合气体气氛中进行退火处理的情况的薄膜电阻。将其结果示于表1。
表1
Figure A200780012867D00141
由表1可知，在N2中含有O2的混合气体气氛中进行退火处理时，退火温度越高薄膜电阻越高。与此相对，可知在不含O2的N2气氛中进行退火处理时，退火温度越高薄膜电阻越减少。另外，退火处理前的非晶状态的厚度250nm的IZO膜的薄膜电阻为15Ω/sq。
(实验例2)“IZO膜的退火处理温度”
按以下方法调查了IZO膜的退火处理温度与IZO膜的结晶化的关系。
即，在玻璃基板上形成非晶状态的IZO膜(250nm)，用X射线衍射(XRD)法测定所得到的没有进行退火处理的IZO膜。另外，将形成于玻璃基板上的非晶状态的IZO膜在300℃～800℃到各温度下、在N2气氛中进行1分钟的退火处理，用X射线衍射(XRD)法测定退火处理后的IZO膜。将其结果示于图5。
图5为表示IZO膜的X射线衍射(XRD)结果的图，横坐标表示衍射角(2θ(°))，纵坐标表示解析强度(s)。
如图5所示，在600℃以上的退火处理温度下将IZO膜进行退火处理时，主要检测出来自In2O3的X射线峰，可知已结晶化。另外可知，在400℃以下的退火处理温度下将IZO膜进行退火处理时没有发生结晶化。
(实验例3)“IZO膜的透射率”
按以下方法调查了IZO膜的退火处理温度与退火处理后的IZO膜的透射率的关系。
即，测定在实验例2中得到的没有进行退火处理的IZO膜和在300℃、600℃进行退火处理后的IZO膜的透射率。将其结果示于图6。
另外，在IZO膜的透射率测定中，使用了岛津制作所制造的紫外可见分光光度计UV-2450。另外，透射率的值是通过减去测定仅仅玻璃基板的透射率而得到的光透射空白(blank)值而算出的。
图6为表示IZO膜的透射率的曲线图，横坐标表示波长(nm)，纵坐标表示透射率(％)。
由图6可知，在600℃的退火处理温度下对IZO膜退火处理时，与没有进行退火处理的IZO膜相比，紫外区(350nm～420nm)的透射率提高20～30％。
[实施例1](氮化镓系化合物半导体层的制造)
如以下那样制造了图3所示的氮化镓系化合物半导体层20。即，在由蓝宝石的c面((0001)晶面)形成的基板21上，介有由AlN形成的缓冲层(未图示)，顺序层叠了未掺杂的GaN基底层(层厚＝2μm)22、掺杂Si的n型GaN接触层(层厚2＝μm、载流子浓度＝1×1019cm-3)23、掺杂Si的n型Al0.07Ga0.93N覆层(层厚＝12.5nm、载流子浓度＝1×1018cm-3)24、含有6层的掺杂Si的GaN势垒层(层厚＝14.0nm、载流子浓度＝1×1018cm-3)和5层的未掺杂的In0.20Ga0.80N阱层(层厚＝2.5nm)的多量子阱结构的发光层25、掺杂Mg的p型Al0.07Ga0.93N覆层(层厚＝10nm)26以及掺杂Mg的p型GaN接触层(层厚＝100nm)27。另外，上述氮化镓系化合物半导体层20的叠层结构体的各构成层22～27是通过减压MOCVD手段来生长的。
(半导体发光元件的制造)
接着，使用所得到的图3所示的氮化镓系化合物半导体层20，制作了氮化镓系化合物半导体发光元件。首先，使用HF和HCl洗涤氮化镓系化合物半导体层20的p型GaN接触层27的表面，在该p型GaN接触层27上通过DC磁控溅射法形成膜厚220nm的IZO膜。
IZO膜的溅射使用了ZnO浓度为10质量％的IZO靶。另外，IZO成膜是导入70sccm的氩气，在压力约0.3Pa下进行的。
由上述方法形成的IZO膜在400nm附近的波段具有约60％的透射率，薄膜电阻为17Ω/sq。另外，由上述方法形成的刚成膜后的IZO膜，通过采用X射线衍射(XRD)法测定，已确认为非晶。
其后，将非晶状态的IZO膜，通过使用光刻法和湿蚀刻法图案化，成为只在p型GaN接触层27上的正极形成区域形成有IZO膜的状态。非晶状态的IZO膜的蚀刻是以约40nm/分钟的蚀刻速率进行的。
对IZO膜进行图案化后，使用RTA退火炉，在N2气氛中进行600℃、1分钟的退火处理。
退火处理后的IZO膜在400nm附近的波段具有高的透光性，400nm的波段的透射率为90％以上。另外，IZO膜的薄膜电阻为14Ω/sq。另外，在退火处理后的XRD测定中，主要检测出来自In2O3的X射线峰，确认IZO膜已结晶化。
接着，在形成n型电极的区域实施蚀刻，限于该区域使掺杂Si的n型GaN接触层23的表面露出。其后，通过真空蒸镀法在IZO膜层(正极)上的一部分、以及掺杂Si的n型GaN接触层23上，顺序层叠由Cr形成的第1层(层厚＝40nm)、由Ti形成的第2层(层厚＝100nm)、由Au形成的第3层(层厚＝400nm)，分别形成了正极焊盘和负极。形成正极焊盘和负极后，使用金刚石微粒等磨粒来研磨由蓝宝石制成的基本11的背面，最终加工成镜面。
其后，裁断叠层结构体，分离成350μm见方的正方形的一个个的芯片。获得了半导体发光元件。
(驱动电压(Vf)和发光输出功率(Po)的测定)
将这样得到的半导体发光元件(芯片)载置于引线框上，用金(Au)线与引线框连接。然后，通过探针通电，测定半导体发光元件在电流施加值20mA下的正向电压(驱动电压：Vf)。另外，利用一般的积分球测定了发光输出功率(Po)和发光波长。
发光面的发光分布可证实在正极上的整个面都发光。另外，半导体发光元件在400nm附近的波段具有发光波长，Vf为3.3V，Po为15mW。
[实施例2]
除了退火处理的气体使用N2与H2的混合气体以外，与实施例1同样地制作了半导体发光元件。另外，刚退火后的IZO膜，在400nm附近的波段的透射率为90％以上，薄膜电阻为11Ω/sq。另外，所得到的半导体发光元件在400nm附近的波段具有发光波长，Vf为3.2V，Po为15mW。
[比较例1]
除了在300℃下的温度进行退火处理以外，与实施例1同样地制作了半导体发光元件。另外，退火处理后的IZO膜，在400nm附近的波段的透射率约为70％，薄膜电阻为16Ω/sq。另外，所得到的半导体发光元件在400nm附近的波段具有发光波长，Vf为3.3V，Po为12mW。
[比较例2]
与实施例1同样在氮化镓系化合物半导体层20的p型GaN接触层27上，通过溅射法形成了250nm的ITO膜。其后，使用FeCl3与HCl的混合液将非晶状态的IZO膜进行湿蚀刻，成为只在p型GaN接触层27上的正极形成区域形成有IZO膜的状态。使IZO膜图案化后，进行在含有25％O2的N2气体气氛下进行600℃、1分钟的退火处理，接着在N2气氛下进行500℃、1分钟的退火处理这两个阶段的退火处理。另外，两个退火处理后的ITO膜在400nm附近的波段的透射率约为80％，薄膜电阻为15Ω/sq。
另外，两个退火处理之后，与实施例1同样地制作了半导体发光元件。得到的半导体发光元件在400nm附近的波段具有发光波长，Vf为3.3V，Po为13mW。
由实施例1和实施例2、比较例1和比较例2的结果明确可知，实施例1和实施例2的半导体发光元件，与比较例1和比较例2的半导体发光元件相比较，构成正极的退火处理后的IZO膜的透射率较高，薄膜电阻低。
另外还明确可知，实施例1和实施例2的半导体发光元件，与比较例1和比较例2的半导体发光元件相比较，紫外区的光的发光输出功率(Po)优异。
产业上的可利用性
本发明可用于半导体发光元件、半导体发光元件的制造方法以及使用该发光元件的灯，特别是可用于紫外光的发光输出功率(Po)优异的半导体发光元件、半导体发光元件的制造方法以及使用该发光元件的灯。
本发明中表示数值范围的“以上”和“以下”均包括本数。

Claims (14)

1.一种半导体发光元件，其特征在于，具有含有p型半导体层并至少在紫外区具有发光波长的半导体层和设置于所述p型半导体层上的透光性电极，所述透光性电极是含有结晶化了的IZO膜的电极。
2.根据权利要求1所述的半导体发光元件，其特征在于，至少在350nm～420nm具有发光波长。
3.根据权利要求1或2所述的半导体发光元件，其特征在于，所述IZO膜的厚度为35nm～10μm。
4.根据权利要求3所述的半导体发光元件，其特征在于，所述IZO膜的厚度为100nm～1μm。
5.根据权利要求1～4的任一项所述的半导体发光元件，其特征在于，在所述IZO膜上形成有保护层。
6.根据权利要求1～5的任一项所述的半导体发光元件，其特征在于，所述半导体层为氮化镓系化合物半导体层。
7.一种半导体发光元件的制造方法，是制造具备含有p型半导体层并至少在紫外区具有发光波长的半导体层和设置于所述p型半导体层上的含有结晶化了的IZO膜的透光性电极的半导体发光元件的方法，其特征在于，具备：在所述p型半导体层上形成非晶状态的IZO膜的工序；以及，通过进行500℃～900℃的退火处理使所述非晶状态的IZO膜成为结晶化了的IZO膜的工序。
8.根据权利要求7所述的半导体发光元件的制造方法，其特征在于，具备在进行所述退火工序之前对所述非晶状态的IZO膜进行图案化的工序。
9.根据权利要求7或8所述的半导体发光元件的制造方法，其特征在于，所述退火处理是在不含氧气的气氛中进行。
10.根据权利要求9所述的半导体发光元件的制造方法，其特征在于，所述退火处理是在N2气氛中或N2与H2的混合气体气氛中进行。
11.根据权利要求7～10的任一项所述的半导体发光元件的制造方法，其特征在于，所述IZO膜的厚度为35nm～10μm。
12.根据权利要求11所述的半导体发光元件的制造方法，其特征在于，所述IZO膜的厚度为100nm～1μm。
13.根据权利要求7～12的任一项所述的半导体发光元件的制造方法，其特征在于，具备在所述退火工序之后在所述IZO膜上层叠保护层的工序。
14.一种灯，其特征在于，使用了权利要求1～6的任一项所述的半导体发光元件。
CNA2007800128677A 2006-04-14 2007-04-13 半导体发光元件、半导体发光元件的制造方法以及灯 Pending CN101421856A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006112012A JP5265090B2 (ja) 2006-04-14 2006-04-14 半導体発光素子およびランプ
JP112012/2006 2006-04-14

Publications (1)

Publication Number Publication Date
CN101421856A true CN101421856A (zh) 2009-04-29

Family

ID=38609590

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800128677A Pending CN101421856A (zh) 2006-04-14 2007-04-13 半导体发光元件、半导体发光元件的制造方法以及灯

Country Status (7)

Country Link
US (1) US8334200B2 (zh)
EP (1) EP2012371B1 (zh)
JP (1) JP5265090B2 (zh)
KR (1) KR100988143B1 (zh)
CN (1) CN101421856A (zh)
TW (1) TWI359509B (zh)
WO (1) WO2007119830A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847677A (zh) * 2010-04-07 2010-09-29 中国科学院半导体研究所 采用mvpe两步法制备氧化锌透明电极的方法
CN110459658A (zh) * 2018-05-08 2019-11-15 山东浪潮华光光电子股份有限公司 一种P型GaN层的UV LED芯片及其制备方法
CN112420888A (zh) * 2021-01-21 2021-02-26 华灿光电（浙江）有限公司 紫外发光二极管外延片及其制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5201566B2 (ja) * 2006-12-11 2013-06-05 豊田合成株式会社 化合物半導体発光素子及びその製造方法
US8169078B2 (en) * 2006-12-28 2012-05-01 Renesas Electronics Corporation Electrode structure, semiconductor element, and methods of manufacturing the same
JP2008235877A (ja) * 2007-02-19 2008-10-02 Showa Denko Kk 太陽電池及びその製造方法
JP2009260237A (ja) 2008-01-24 2009-11-05 Showa Denko Kk 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
US20090205707A1 (en) * 2008-02-19 2009-08-20 Showa Denko K.K. Solar cell and method for producing the same
KR101481855B1 (ko) * 2008-03-06 2015-01-12 스미토모 긴조쿠 고잔 가부시키가이샤 반도체 발광소자, 반도체 발광소자의 제조방법 및 이 반도체 발광소자를 사용한 램프
WO2009113659A1 (ja) * 2008-03-13 2009-09-17 昭和電工株式会社 半導体発光素子及びその製造方法
JP5083973B2 (ja) * 2008-03-28 2012-11-28 スタンレー電気株式会社 光半導体素子の製造方法
JP2009246275A (ja) * 2008-03-31 2009-10-22 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びランプ
JP2009253056A (ja) * 2008-04-07 2009-10-29 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びランプ
JP2009283551A (ja) * 2008-05-20 2009-12-03 Showa Denko Kk 半導体発光素子及びその製造方法、ランプ
JP2011086855A (ja) * 2009-10-19 2011-04-28 Showa Denko Kk 半導体発光素子の製造方法
JP5379703B2 (ja) * 2010-01-26 2013-12-25 パナソニック株式会社 紫外半導体発光素子
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
JP5829014B2 (ja) * 2010-09-30 2015-12-09 シャープ株式会社 化合物半導体発光素子の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222312A (ja) * 1985-07-23 1987-01-30 アルプス電気株式会社 透明導電性被膜の形成方法
JPH05299175A (ja) 1992-04-24 1993-11-12 Fuji Xerox Co Ltd Ｅｌ発光素子
JP2000026119A (ja) * 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000067657A (ja) * 1998-08-26 2000-03-03 Internatl Business Mach Corp <Ibm> 赤外線透過に優れた透明導電膜及びその製造方法
US6669830B1 (en) * 1999-11-25 2003-12-30 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive oxide, and process for producing the sputtering target
JP2002164570A (ja) * 2000-11-24 2002-06-07 Shiro Sakai 窒化ガリウム系化合物半導体装置
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP3720341B2 (ja) * 2003-02-12 2005-11-24 ローム株式会社 半導体発光素子
JP4259268B2 (ja) 2003-10-20 2009-04-30 豊田合成株式会社 半導体発光素子
JP2005217331A (ja) 2004-01-30 2005-08-11 Nichia Chem Ind Ltd 半導体発光素子
JP2005259891A (ja) * 2004-03-10 2005-09-22 Toyoda Gosei Co Ltd 発光装置
KR100634503B1 (ko) * 2004-03-12 2006-10-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
KR101511231B1 (ko) * 2004-09-13 2015-04-17 스미토모 긴조쿠 고잔 가부시키가이샤 투명도전막과 그 제조방법 및 투명도전성 기재, 발광디바이스
JP4578929B2 (ja) 2004-10-15 2010-11-10 日本エステル株式会社 ポリ乳酸系複合バインダー繊維

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JAE-HONG LIM ET.AL: "Low-resistivity and transparent indium-oxide-doped ZnO ohmic contact to p-type GaN", 《APPLIED PHYSICS LETTERS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847677A (zh) * 2010-04-07 2010-09-29 中国科学院半导体研究所 采用mvpe两步法制备氧化锌透明电极的方法
CN101847677B (zh) * 2010-04-07 2012-11-14 中国科学院半导体研究所 采用mvpe两步法制备氧化锌透明电极的方法
CN110459658A (zh) * 2018-05-08 2019-11-15 山东浪潮华光光电子股份有限公司 一种P型GaN层的UV LED芯片及其制备方法
CN112420888A (zh) * 2021-01-21 2021-02-26 华灿光电（浙江）有限公司 紫外发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
KR20080104363A (ko) 2008-12-02
US8334200B2 (en) 2012-12-18
JP5265090B2 (ja) 2013-08-14
EP2012371A1 (en) 2009-01-07
TWI359509B (en) 2012-03-01
WO2007119830A1 (ja) 2007-10-25
TW200805714A (en) 2008-01-16
EP2012371A4 (en) 2014-01-22
US20090179220A1 (en) 2009-07-16
EP2012371B1 (en) 2015-02-25
JP2007287845A (ja) 2007-11-01
KR100988143B1 (ko) 2010-10-18

Similar Documents

Publication Publication Date Title
CN101421856A (zh) 半导体发光元件、半导体发光元件的制造方法以及灯
CN101421854B (zh) 半导体发光元件的制造方法、半导体发光元件和具备该元件的灯
EP2096684B1 (en) Compound semiconductor light emitting element and method for producing the compound semiconductor light emitting element
CN101960625B (zh) 半导体发光元件、该半导体发光元件的制造方法以及使用该半导体发光元件的灯
KR101221281B1 (ko) 반도체 발광 소자 및 그 제조 방법
CN101405879B (zh) 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件以及使用该发光元件的灯
CN101978514B (zh) 化合物半导体发光元件及其制造方法、化合物半导体发光元件用导电型透光性电极、灯、电子设备以及机械装置
CN101427390A (zh) 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件和灯
CN101410992A (zh) GaN系半导体发光元件和灯
CN101449397A (zh) 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件和使用它的灯
US7585690B2 (en) Process for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device and lamp
TWI315106B (en) Gallium nitride-based compound semiconductor light-emitting device
JP4252622B1 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130226

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130226

Address after: Aichi

Applicant after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Showa Denko K. K.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090429