JP2009283551A - 半導体発光素子及びその製造方法、ランプ - Google Patents

半導体発光素子及びその製造方法、ランプ Download PDF

Info

Publication number
JP2009283551A
JP2009283551A JP2008131882A JP2008131882A JP2009283551A JP 2009283551 A JP2009283551 A JP 2009283551A JP 2008131882 A JP2008131882 A JP 2008131882A JP 2008131882 A JP2008131882 A JP 2008131882A JP 2009283551 A JP2009283551 A JP 2009283551A
Authority
JP
Japan
Prior art keywords
layer
translucent electrode
type semiconductor
semiconductor layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008131882A
Other languages
English (en)
Inventor
Hironao Shinohara
裕直 篠原
Nagahiro Fukunaga
修大 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008131882A priority Critical patent/JP2009283551A/ja
Priority to US12/993,733 priority patent/US8436396B2/en
Priority to CN2009801180070A priority patent/CN102037576B/zh
Priority to KR1020107027536A priority patent/KR101201035B1/ko
Priority to PCT/JP2009/059286 priority patent/WO2009142246A1/ja
Publication of JP2009283551A publication Critical patent/JP2009283551A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ｐ型半導体層の上面に形成された透光性電極層の接触抵抗が十分に低く、駆動電圧（Ｖｆ）の低い半導体発光素子及びその製造方法を提供する。
【解決手段】基板１０１と、基板１０１上にｎ型半導体層１０４と発光層１０５とｐ型半導体層１０６とが順次形成されてなる積層半導体層２０と、ｐ型半導体層１０６の上面１０６ａに形成された透光性電極層１０９とを具備する半導体発光素子１であって、透光性電極層１０９が、ドーパント元素を含み、透光性電極層１０９中のドーパント元素の含有量が、ｐ型半導体層１０６と透光性電極層１０９との界面１０９ａに近づくに従って徐々に減少しており、透光性電極層１０９に、界面１０９ａから透光性電極層１０９内に向かってｐ型半導体層１０６を構成する元素が拡散してなる拡散領域が形成されている半導体発光素子１とする。
【選択図】図１

Description

本発明は、半導体発光素子及びその製造方法、ランプに関するものであり、特に、駆動電圧（Ｖｆ）の低い半導体発光素子及びその製造方法、ランプに関するものである。
近年、短波長光発光素子用の半導体材料として、ＧａＮ系化合物半導体が注目を集めている。ＧａＮ系化合物半導体は、サファイア単結晶を始めとして、種々の酸化物やＩＩＩ−Ｖ族化合物を基板として、その上に有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等の薄膜形成手段によって形成される。
ＧａＮ系化合物半導体薄膜は、薄膜の面内方向への電流拡散が小さいという特性がある。さらに、ｐ型のＧａＮ系化合物半導体は、ｎ型のＧａＮ系化合物半導体に比べて抵抗率が高いという特性がある。従って、ｐ型の半導体層の表面に、金属からなるｐ型電極を積層しただけではｐ型半導体層の面内方向への電流の広がりがほとんど無い。このため、ｎ型半導体層、発光層、ｐ型半導体層からなるＬＥＤ構造を有する積層半導体層を形成し、最上部のｐ型半導体層にｐ型電極を形成した場合、発光層のうち、ｐ型電極の直下に位置する部分しか発光しないという特性がある。
このため、ｐ型電極の直下で発生した発光を、発光素子の外部に取り出すためには、ｐ型電極に透光性を持たせる必要がある。透光性を持たせたｐ型電極として、ＩＴＯ等の導電性透光性材料を用いる方法がある（例えば、特許文献１参照）。
また、透明導電膜からなる正極がｐ型半導体層と接している発光素子において、該透明導電膜のｐ型半導体側表面にＩＩＩ族金属成分のＧａを含む半導体金属混在層が存在し、ｐ型半導体側では透明導電膜由来のＩｎおよびＳｎが検出される領域の正極金属混在層が存在することが開示されている（例えば、特許文献２参照）。即ち、特許文献２には透明導電膜をｐ型半導体層上に形成するにあたり、ＲＦ放電によるスパッタリング成膜法で形成することが好ましいと開示され、ＲＦ放電によるスパッタリング成膜ではイオンアシスト効果により、ｐ型半導体層に付着したスパッタ原子にエネルギーを与え、ｐ型半導体との間で表面拡散を促す作用があることが記載されている。そして、金属酸化物のスパッタリングでは、ＧａＮ層表面がスパッタリング時のプラズマに曝されるとプラズマ粒子がＧａＮ表面の結晶性を崩してしまい、結果として半導体金属混在層における半導体金属の割合が高く、混在層の膜厚が大きくなること、またＧａＮ表面がまずプラズマ粒子により結晶性を崩された後に透明導電膜の成膜が行われるため、結晶構造を崩された半導体金属がより透明導電膜中に拡散するためだと考えられること等が記載されている。しかしながら、特許文献２の（００５８）欄には、結晶性が崩れている証拠は観測されていないと記載され、拡散に係る現象は明確でないことが知られている。
このように、化合物半導体のエピ界面に関し、エピ界面を構成する材料元素の拡散・偏析については、エピ界面を構成する材料元素の種類や化合物半導体の成長条件、熱処理方法等によって依存し定かでない。
また、前記特許文献２には、Ｇａが含まれる半導体金属元素混在層(透光性電極層側)が存在することや、ＩｎやＳｎが含まれる透光性電極金属混在層（ｐ型半導体層側）が存在することが開示されているが、半導体金属元素混在層(透光性電極層側)におけるＳｎドーパントの拡散状態や濃度分布については一切記載されていない。
一方、ｐ型半導体層の上面にｐ型電極として機能するＩＴＯ膜を形成した場合、ＩＴＯに含まれるＳｎがｐ型半導体層に対してｎ型のドーパントとして機能し、ＩＴＯとｐ型の半導体層との間に高い接触抵抗を発生させるので、ｐ型電極の接触抵抗を十分に低くすることは困難となり、駆動電圧（Ｖｆ）を低下させる上で１つの障壁となる場合がある。
特開２００７−７３６９０号公報 特開２００７−１４２０２８号公報
本発明は上記事情に鑑みてなされたものであって、ｐ型半導体層と透光性電極層の接触抵抗が十分に低く、駆動電圧（Ｖｆ）の低い半導体発光素子及びその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の発明を提供する。
[１] 基板と、前記基板上にｎ型半導体層と発光層とｐ型半導体層とが順次形成されてなる積層半導体層と、前記ｐ型半導体層の上面に形成された透光性電極層とを具備する半導体発光素子であって、
前記透光性電極層がドーパント元素としてＺｎを含むものであり、
前記透光性電極層中の前記Ｚｎ含有量が、前記ｐ型半導体層と前記透光性電極層との界面に近づくに従って徐々に減少しており、
前記透光性電極層に、前記界面から前記透光性電極層内に向かって前記ｐ型半導体層を構成する元素が拡散してなる拡散領域が形成されていることを特徴とする半導体発光素子。
[２] 前記拡散領域の前記界面から５ｎｍの位置における前記ｐ型半導体層を構成する元素の濃度（atom％）が２％以上であることを特徴とする前項１に記載の半導体発光素子。
[３] 前記拡散領域の厚みが、前記界面から３ｎｍ以上であることを特徴とする前項１または前項２に記載の半導体発光素子。
[４] 前記拡散領域の厚みが、前記界面から５ｎｍ以上であることを特徴とする前項１〜前項３のいずれか一項に記載の半導体発光素子。
[５] 前記拡散領域における前記ドーパント元素の含有量が、前記透光性電極層全体の平均濃度よりも低いことを特徴とする前項１〜前項４のいずれか一項に記載の半導体発光素子。
[６]前記ｐ型半導体層がＧａＮを含むことを特徴とする前項１〜前項５のいずれか一項に記載の半導体発光素子。
[７] 前記透光性電極層がＩｎ、Ｓｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｃｅからなる群から選ばれる少なくとも一つの金属の酸化物を含むことを特徴とする前項１〜前項６のいずれか一項に記載の半導体発光素子。
[８] 前記透光性電極層がＩＺＯからなることを特徴とする前項１〜前項７のいずれか一項に記載の半導体発光素子。
[９] 基板上にｎ型半導体層と発光層とｐ型半導体層とを順次積層して積層半導体層を形成する工程と、前記ｐ型半導体層の上面にＺｎを含む透光性電極層を形成する工程とを含み、 前記透光性電極層を形成する工程が、スパッタ法により透光性電極膜を成膜する成膜工程と、前記成膜工程後に３００℃〜８００℃で加熱処理する熱処理工程とを含むことを特徴とする前項１〜前項８のいずれか一項に記載の半導体発光素子の製造方法。
[１０] 基板上にｎ型半導体層と発光層とｐ型半導体層とを順次積層して積層半導体層を形成する工程と、前記ｐ型半導体層の上面にＺｎを含む透光性電極層を形成する工程とを含み、 前記透光性電極層を形成する工程が、スパッタ法により透光性電極膜を成膜する成膜工程と、前記成膜工程後に３００℃〜８００℃で加熱処理する熱処理工程とを含み、スパッタ法により透光性電極膜を成膜する成膜工程が、ＲＦスパッタリング及びＤＣスパッタリングによって前記透光性電極層を形成し、前記ＲＦスパッタリング及び前記ＤＣスパッタリングの少なくとも1種が２つのターゲットを有する工程を含むことを特徴とする 半導体発光素子の製造方法。
[１１] 前項１０に記載の製造方法によって半導体発光素子を製造する前項１〜前項８のいずれか一項に記載の半導体発光素子の製造方法。
[１２] 前項１〜前項８のいずれか一項に記載の半導体発光素子が備えられてなることを特徴とするランプ。
[１３] 前項１２に記載のランプが組み込まれている電子機器。
[１４] 前項１３に記載の電子機器が組み込まれている機械装置。
本発明の半導体発光素子は、透光性電極層が、ドーパント元素としてＺｎを含むものであり、前記透光性電極層中の前記Ｚｎ含有量が、前記ｐ型半導体層と前記透光性電極層との界面に近づくに従って徐々に減少しており、前記透光性電極層に、前記界面から前記透光性電極層内に向かって前記ｐ型半導体層を構成する元素が拡散してなる拡散領域が形成されているので、ｐ型半導体層の上面に形成された透光性電極層の接触抵抗が十分に低くなり、その結果、駆動電圧（Ｖｆ）の低くすることができるという効果を有する。
また、本発明の半導体発光素子の製造方法では、スパッタ法においてターゲットを２つ使用することで成膜時間の短縮が可能となり生産性が向上し、特に界面の接触抵抗が十分に低い透光性電極層を有する駆動電圧（Ｖｆ）の低い半導体発光素子を製造することができる。
以下に、本発明の実施形態である半導体発光素子及び半導体発光素子を備えたランプについて、図面を適宜参照しながら説明する。尚、以下の説明において参照する図面は、半導体発光素子及びランプを説明するための例示図面であり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子等の寸法関係とは異なっている。図１は、本実施形態の半導体発光素子の断面模式図の一例であり、図２は、半導体発光素子の平面模式図の一例であり、図３は、半導体発光素子を構成する積層半導体層の断面模式図の一例である。
『半導体発光素子』
図１に示すように、本実施形態の半導体発光素子１は、基板１０１と、基板１０１上に積層された積層半導体層２０と、積層半導体層２０の上面に積層された透光性電極１０９と、透光性電極１０９上に積層されたボンディングパッド電極１０７とを具備して構成されている。本実施形態の半導体発光素子１は、積層半導体層２０の発光層１０５からの光をボンディングパッド電極１０７が形成された側から取り出すフェイスアップマウント型の発光素子である。
図１に示すように、積層半導体層２０は、複数の半導体層が積層されて構成されている。より具体的には、積層半導体層２０は、基板側から、ｎ型半導体層１０４、発光層１０５、ｐ型半導体層１０６が順次形成されて構成されている。ｐ型半導体層１０６及び発光層１０５は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１０４の一部が露出されている。そして、このｎ型半導体層１０４の露出面１０４ｃにｎ型電極１０８が積層されている。
また、ｐ型半導体層１０６の上面１０６ａには、透光性電極層１０９及びボンディングパッド電極１０７が積層されている。これら、透光性電極層１０９及びボンディングパッド電極１０７によって、ｐ型電極１１１が構成されている。
本実施形態の半導体発光素子１においては、ｐ型電極１１１とｎ型電極１０８との間に電流を通じることで、発光層１０５から発光を発せられるようになっている。
ｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６は、化合物半導体を主体としてなることが好ましく、ＩＩＩ族窒化物半導体を主体としてなることが好ましく、窒化ガリウム系を主体としてなることがより好ましい。
本実施形態において、ｐ型半導体層１０６の上面１０６ａに積層される透光性電極層１０９には、ｐ型半導体層１０６と透光性電極層１０９との界面１０９ａから透光性電極層１０９内に向かって、ｐ型半導体層１０６を構成する金属元素が拡散してなる「半導体金属元素混在層」が存在する。換言すれば、（１）ｐ型半導体層／界面／半導体金属元素混在層が存在する。ｐ型半導体層／界面／半導体金属元素混在層の界面周辺領域に関し、本明細書においては、界面１０９ａはｐ型半導体層１０６を構成するＧａ濃度が５０atom％検出される深さ位置を界面（擬似的に界面１０９ａと呼んでもよい。）として定義してもよい。
また、本実施形態において、ｐ型半導体層１０６には、ｐ型半導体層１０６と透光性電極層１０９との界面１０９ａからｐ型半導体層１０６内に向かって、透光性電極層１０９を構成するＩｎやＺｎ元素が拡散してなる「透光性電極金属混在層」が存在する。換言すれば、（２）透光性電極金属混在層／界面／透光性電極層が存在する。
実質的には本実施形態において、（１）ｐ型半導体層／界面／半導体金属元素混在層の界面周辺領域や（２）透光性電極金属混在層／界面／透光性電極層の界面周辺領域を含めた記述として、（３）透光性電極金属混在層（ｐ型半導体層側）／界面／半導体金属元素混在層（透光性電極層側）と表現する界面周辺領域が存在する。
本発明において、半導体金属元素混在層（透光性電極層側）を「拡散領域」として定義し、界面周辺領域において、後述する二次イオン質量分析（ＳＩＭＳ）法で求められたＧａ、Ｉｎ、Ｚｎの原子濃度百分率（ａｔｏｍ％）に基づき拡散領域の特徴を規定するのが良い。
特に、好ましくは、拡散領域を界面からの深さ範囲を基準に明示するのがよく、例えば図７に記載のようなｐ−ＧａＮ／ＩＺＯ界面からの距離（ｎｍ）を示した原子濃度分布曲線に基づき、当該元素毎の原子濃度分布曲線の、９８％を超える漸近領域や２％未満の漸近領域を除いた深さ範囲とするのが良い。
本発明においては、拡散領域の厚みは、界面１０９ａから２ｎｍ以上であることが好ましく、より好ましくは界面１０９ａから５ｎｍ以上であり、さらに好ましくは界面１０９ａから１０ｎｍ以上である。
拡散領域において、ｐ型半導体層１０６を構成する元素の濃度は、界面１０９ａから離れるに従って徐々に減少していることが好ましく、ｐ型半導体層１０６を構成する元素の濃度は、例えば、界面１０９ａから２ｎｍの位置では２０％以上であることが好ましく、界面１０９ａから３ｎｍの位置では１０％以上、界面１０９ａから１０ｎｍの位置では２％以上であることが好ましい。
より具体的には、例えば、ｐ型半導体層１０６がＧａＮを含むものである場合、拡散領域におけるＧａ濃度は、界面１０９ａから２ｎｍの位置では２０％以上であることが好ましく、界面１０９ａから３ｎｍの位置では１０％以上、界面１０９ａから１０ｎｍの位置では２％以上であることが好ましい。
また、透光性電極層１０９は、ドーパント元素を含むものであり、ｐ型半導体層１０６と透光性電極層１０９との界面１０９ａに近づくに従って徐々に、透光性電極層１０９中のドーパント元素の含有量が減少しているものである。例えば、透光性電極層１０９がＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））からなるものである場合、ＩＺＯのドーパント元素であるＺｎの含有量が、界面１０９ａに近づくに従って徐々に減少しているものとなる。
したがって、本実施形態の透光性電極層１０９においては、ｐ型半導体層１０６と透光性電極層１０９との界面１０９ａ近傍の透光性電極層１０９中に、周辺よりもドーパント元素の含有量の多い領域（濃度のピーク）がない。ここで、例えば、透光性電極層１０９中におけるｐ型半導体層１０６と透光性電極層１０９との界面１０９ａ近傍に、透光性電極層１０９中のドーパント元素の濃度のピークがある場合には、透光性電極層１０９の接触抵抗が十分に低いものとならず、十分に駆動電圧（Ｖｆ）の低い半導体発光素子１が得られない。
さらに、本実施形態においては、ｐ型半導体層１０６と透光性電極層１０９との界面１０９ａからｐ型半導体層１０６内に向かって、透光性電極層１０９のドーパント元素が拡散していることが好ましい。また、ｐ型半導体層１０６内に拡散している透光性電極層１０９のドーパント元素の濃度は、透光性電極層１０９中の最低のドーパント元素の濃度よりも低いことが好ましい。
また、ｐ型半導体層１０６を構成する元素の拡散領域において、透光性電極層１０９中のドーパント元素の含有量が、透光性電極層１０９全体の平均濃度よりも低いことが好ましい。このような透光性電極層１０９とすることで、より一層接触抵抗の低い透光性電極層１０９となる。
ｐ型半導体層１０６の上に積層される透光性電極層１０９は、ｐ型半導体層１０６との接触抵抗が小さいものであることが好ましい。また、発光層１０５からの光をボンディングパッド電極１０７が形成された側から取り出すために、透光性電極層１０９は光透過性に優れていることが好ましい。また、ｐ型半導体層１０６の全面に渡って均一に電流を拡散させるために、透光性電極層１０９は優れた導電性を有していることが好ましい。
以上のことから、透光性電極層１０９の構成材料としては、Ｉｎ、Ｓｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｃｅからなる群から選ばれる少なくとも一つの金属の酸化物を含むものであることが好ましい。特に、ｐ型半導体層１０６がＧａＮを含むものである場合、より一層接触抵抗の低い透光性電極層１０９とするために、透光性電極層１０９の構成材料として、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））、ＩＧＯ（酸化インジウムガリウム）、ＩＧＺＯ（ＩｎＧａＯ３（Ｚｎ０）５）、ＡＺＯ（アルミニウムドープ酸化亜鉛）等を用いることが好ましい。
また、透光性電極層１０９は、ｐ型半導体層１０６の上面１０６ａのほぼ全面を覆うように形成してもよく、隙間を開けて格子状や樹形状に形成してもよい。
さらに、透光性電極層１０９としては、結晶化された構造のものを使用してもよく、特に六方晶構造又はビックスバイト構造を有するＩｎ２Ｏ３結晶を含む透光性電極（例えば、ＩＺＯ等）を好ましく使用することができる。
例えば、透光性電極層１０９として、六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯを使用する場合、アモルファス状態のＩＺＯ膜を形成した後、熱処理等によりアモルファス状態のＩＺＯ膜を当該結晶を含む構造に転移させることで、アモルファス状態のＩＺＯ膜からなる透光性電極層１０９よりも透光性の優れたとものすることができる。
また、透光性電極層１０９として、ＩＺＯ膜を用いる場合、比抵抗が最も低くなる組成を使用することが好ましい。すなわち、比抵抗の低いＩＺＯ膜とするために、ＩＺＯ中のＺｎＯ濃度（透光性電極層１０９全体の平均濃度）は１〜２０質量％であることが好ましく、５〜１５質量％の範囲であることがより好ましく、１０質量％であることが特に好ましい。
また、ＩＺＯ膜の膜厚は、低比抵抗、高光透過率を得ることができる３５ｎｍ〜１００００ｎｍ（１０μｍ）の範囲であることが好ましい。さらに、生産コストの観点から、ＩＺＯ膜の膜厚は１０００ｎｍ（１μｍ）以下であることが好ましい。
例えば、六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯからなる透光性電極層１０９をｐ型半導体層１０６の上面１０６ａに形成するには、例えばスパッタリング法を用いて室温でアモルファスのＩＺＯ膜を成膜する成膜工程と、成膜工程後に３００℃〜８００℃で加熱処理することにより、アモルファスのＩＺＯ膜を結晶化する熱処理工程とを行う方法が挙げられる。なお、透光性電極層１０９の成膜方法は、スパッタリング法を用いることが好ましいが、スパッタリング法でなくてもよい。また、熱処理工程は、アモルファスのＩＺＯ膜を結晶化させて、透光性電極層１０９の透光性を向上させるとともに、ｐ型半導体層１０６との接着性を向上させるために行うことが好ましい。
アモルファス状態のＩＺＯ膜は、例えば３００℃〜８００℃の熱処理を行なうことで六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜や、ビックスバイト構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜となる。アモルファス状態のＩＺＯ膜を結晶化させる場合、ＩＺＯ膜の成膜条件や熱処理条件などが異なるとＩＺＯ膜中の結晶構造が異なる。
ＩＺＯ膜を熱処理する温度が３００℃未満である場合、ＩＺＯ膜を十分に結晶化できない恐れが生じ、ＩＺＯ膜の光透過率が十分に高いものとならない場合がある。また、ＩＺＯ膜を８００℃を超える温度で熱処理した場合には、ＩＺＯ膜は結晶化されているが、ＩＺＯ膜の光透過率が十分に高いものとならない場合がある。また、８００℃を超える温度で熱処理を行なった場合、ＩＺＯ膜の下にある半導体層を劣化させる恐れもある。
また、ＩＺＯ膜の熱処理は、Ｏ2を含まない雰囲気で行なうことが望ましく、Ｏ2を含まない雰囲気としては、Ｎ2雰囲気などの不活性ガス雰囲気や、またはＮ2などの不活性ガスとＨ2の混合ガス雰囲気などを挙げることができ、Ｎ2雰囲気、またはＮ2とＨ2の混合ガス雰囲気とすることが望ましい。
ＩＺＯ膜の熱処理をＮ2雰囲気、またはＮ2とＨ2の混合ガス雰囲気中で行なうと、例えば、ＩＺＯ膜を六方晶構造のＩｎ２Ｏ３結晶を含む膜に結晶化させるとともに、ＩＺＯ膜の接触抵抗を効果的に減少させることが可能である。
なお、ＩＺＯ膜のパターニングは、熱処理工程を行なう前に行なうことが望ましい。熱処理により、アモルファス状態のＩＺＯ膜は結晶化されたＩＺＯ膜となるため、アモルファス状態のＩＺＯ膜と比較してエッチングが難しくなる。これに対し、熱処理前のＩＺＯ膜は、アモルファス状態であるため、周知のエッチング液（例えば、ＩＴＯ−０７Ｎエッチング液（関東化学社製））を用いて容易に精度良くエッチングすることが可能である。
また、アモルファス状態のＩＺＯ膜のエッチングは、ドライエッチング装置を用いて行なっても良い。このときのエッチングガスとしてはＣｌ2、ＳｉＣｌ4、ＢＣｌ3等を用いることができる。
次に、ボンディングパッド電極１０７は、発光層からの光を反射すると同時に、ボンディングワイヤとの密着性に優れたものがよい。ボンディングパッド電極１０７は、公知なものが使用でき、積層構造からなるものでもよく、例えば、Ａｇ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ属元素のうちの何れかまたはこれら金属の何れかを含む合金からなる金属反射層１０７ａと、ボンディング層１０７ｃとが少なくとも含まれるものであることが好ましい。より具体的には、図１に示すように、ポンディングパッド電極１０７は、透光性電極１０９側から順に、金属反射層１０７ａ、バリア層１０７ｂ、ボンディング層１０７ｃが順次積層された積層体からなることが好ましい。また、ボンディングパッド電極１０７は、金属反射層１０７ａのみからなる単層構造であってもよく、金属反射層１０７ａとボンディング層１０７ｃとの二層構造であってもよい。
また、透光性電極層１０９と金属反射層１０７ａとの間により密着性を高めるために、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｚｎ、Ｇｅ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｒｈ、Ｉｒ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなる接合層を用いてもよい。中でも、Ｃｒ、Ｔｉ、Ｗ、Ｍｏ、Ｚｒ、Ｈｆ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉからなる群より選ばれた少なくとも一種の元素からなる接合層が好適である。
図１に示す金属反射層１０７ａは、反射率の高い金属で構成することが好ましく、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ等の白金族金属、Ａｌ、Ａｇ、およびこれらの金属の少なくも一種を含む合金で構成することがより好ましい。
また、金属反射層１０７ａは、高い反射率を有する金属で形成した場合、厚さが２０〜３０００ｎｍであることが望ましい。金属反射層１０７ａが薄すぎると充分な反射の効果が得られない。厚すぎると特に利点は生じず、工程時間の長時間化と材料の無駄を生じるのみである。
ボンディングパッド電極１０７の反射層の上に形成されるバリア層１０７ｂには、ボンディングパッド電極１０７全体の強度を強化する役割や元素の拡散防止障壁の役割がある。材料として望ましいのは、Ｔｉ、ＣｒまたはＡｌである。中でも、Ｔｉは材料の強度の点で望ましいが、ボンディングパッド電極１０７の構成元素により、バリア層を用いなくてもよい。なお、バリア層１０７ｂの厚さは２０〜３０００ｎｍであることが望ましい。バリア層１０７ｂが薄すぎると充分な強度強化の効果が得られず、厚すぎても特に利点は生ぜず、コスト増大を招くのみである。
ボンディングパッド電極１０７の最上層（反射層と反対側）となるボンディング層１０７ｃは、ボンディングボールとの密着性の良い材料とすることが望ましい。ボンディングボールには金を使用することが多く、金ボールとの密着性の良い金属としてはＡｕとＡｌが知られている。中でも、特に望ましいのは金である。この最上層の厚さは５０〜２００００ｎｍが望ましく、更に望ましくは１００〜１５００ｎｍである。薄すぎるとボンディングボールとの密着性が悪くなり、厚すぎても特に利点は生ぜず、コスト増大を招くのみである。
ボンディングパッド電極１０７に向かった光は、ボンディングパッド電極１０７の最下面（透光性電極側の面）の金属反射層１０７ａで反射され、一部は散乱されて横方向あるいは斜め方向に進み、一部はボンディングパッド電極１０７の直下に進む。散乱されて横方向や斜め方向に進んだ光は、半導体発光素子１の側面から外部に取り出される。一方、ボンディングパッド電極１０７の直下の方向に進んだ光は、半導体発光素子１の下面でさらに散乱や反射されて、側面や透光性電極１０９（上にボンディングパッド電極が存在しない部分）を通じて外部へ取り出される。
次に、本実施形態の半導体発光素子１を構成する基板及び積層半導体層２０について説明する。
（基板）
本実施形態の半導体発光素子の基板１０１としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。
また、上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。サファイア基板を用いる場合は、サファイアのｃ面上に中間層１０２（バッファ層）を形成するとよい。
（積層半導体層）
積層半導体層は、ＩＩＩ族窒化物半導体からなる積層半導体であって、例えば、図１及び図３に示すように、基板上にｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６の各層がこの順で積層されてなるものである。積層半導体層２０は、さらに下地層１０３、中間層１０２を含めて呼んでもよい。積層半導体層２０は、ＭＯＣＶＤ法で形成すると結晶性の良いものが得られるが、スパッタリング法によっても条件を最適化することで、ＭＯＣＶＤ法よりも優れた結晶性を有する半導体層を形成できる。以下、順次説明する。
（バッファ層）
バッファ層１０２は、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のものがより好ましい。
バッファ層１０２は、上述のように、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。バッファ層１０２の厚みが０．０１μｍ未満であると、バッファ層１０２により基板１０１と下地層１０３との格子定数の違いを緩和する効果が十分に得られない場合がある。また、バッファ層１０２の厚みが０．５μｍを超えると、バッファ層１０２としての機能には変化が無いのにも関わらず、バッファ層１０２の成膜処理時間が長くなり、生産性が低下する虞がある。
バッファ層１０２は、基板１０１と下地層１０３との格子定数の違いを緩和し、基板１０１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にする働きがある。したがって、バッファ層１０２を形成することで、より一層結晶性の良い下地層１０３が積層できる。
バッファ層１０２は、ＩＩＩ族窒化物半導体からなる六方晶系の結晶構造を持つものであってもよい。また、バッファ層１０２をなすＩＩＩ族窒化物半導体の結晶は、単結晶構造を有するものであってもよく、単結晶構造を有するものが好ましく用いられる。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、バッファ層１０２の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなるバッファ層１０２とすることができる。このような単結晶構造を有するバッファ層１０２を基板１０１上に成膜した場合、バッファ層１０２のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
また、バッファ層１０２をなすＩＩＩ族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
（下地層）
下地層１０３としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）が挙げられるが、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層１０３を形成できるため好ましい。
下地層１０３の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。
下地層１０３の結晶性を良くするためには、下地層１０３は不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することが出来る。
（ｎ型半導体層）
ｎ型半導体層１０４は、通常ｎコンタクト層１０４ａとｎクラッド層１０４ｂとから構成されるのが好ましい。ｎコンタクト層１０４ａはｎクラッド層１０４ｂを兼ねることも可能である。また、前述の下地層をｎ型半導体層１０４に含めてもよい。
ｎコンタクト層１０４ａは、ｎ型電極を設けるための層である。ｎコンタクト層１０４ａとしては、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎコンタクト層１０４ａにはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、ｎ型電極との良好なオーミック接触の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎコンタクト層１０４ａの膜厚は、０．５〜５μｍとされることが好ましく、１〜３μｍの範囲に設定することがより好ましい。ｎコンタクト層１０４ａの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎコンタクト層１０４ａと発光層１０５との間には、ｎクラッド層１０４ｂを設けることが好ましい。ｎクラッド層１０４ｂは、発光層１０５へのキャリアの注入とキャリアの閉じ込めを行なう層である。ｎクラッド層１０４ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層１０４ｂをＧａＩｎＮで形成する場合には、発光層１０５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層１０４ｂの膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層１０４ｂのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
なお、ｎクラッド層１０４ｂを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであっても良い。また、ｎクラッド層１０４ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記ｎ側第１層又はｎ側第２層の何れかが、活性層（発光層１５）に接する構成とすれば良い。
上述のようなｎ側第１層及びｎ側第２層は、例えばＡｌを含むＡｌＧａＮ系（単にＡｌＧａＮと記載することがある）、Ｉｎを含むＧａＩｎＮ系（単にＧａＩｎＮと記載することがある）、ＧａＮの組成とすることができる。また、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造であってもよい。本発明においては、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮであることが好ましい。
上記ｎ側第１層及びｎ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オンストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第１層とｎ側第２層の膜厚が１００オングストローム超だと、結晶欠陥が入りやすく好ましくない。
上記ｎ側第１層及びｎ側第２層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎクラッド層として、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造のものを用いた場合には、不純物としてＳｉが好適である。また、上述のようなｎ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
（発光層）
ｎ型半導体層１０４の上に積層される発光層１０５としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層１０５がある。図３に示すような、量子井戸構造の井戸層１０５ｂとしては、Ｇａ１−ｙＩｎｙＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。井戸層１０５ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、好ましくは２〜６ｎｍとすると発光出力の点で好ましい。
また、障壁層１０５ａとしては、井戸層１０５ｂよりバンドギャップエネルギーが大きいＡｌｚＧａ１−ｚＮ（０≦ｚ＜０．３）からなるＩＩＩ族窒化物半導体層が用いられる。井戸層１０５ｂおよび障壁層１０５ａには、設計により不純物をドープしてもしなくてもよい。
（ｐ型半導体層）
ｐ型半導体層１０６は、通常、ｐクラッド層１０６ａおよびｐコンタクト層１０６ｂから構成される。また、ｐコンタクト層１０６ｂがｐクラッド層１０６ａを兼ねることも可能である。
ｐクラッド層１０６ａは、発光層１０５へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１０６ａとしては、発光層１０５のバンドギャップエネルギーより大きくなる組成であり、発光層１０５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）のものが挙げられる。ｐクラッド層１０６ａが、このようなＡｌＧａＮからなると、発光層へのキャリアの閉じ込めの点で好ましい。ｐクラッド層１０６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層１０６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐクラッド層１０６ａは、複数回積層した超格子構造としてもよい。
なお、ｐクラッド層１０６ａを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第１層と、該ｐ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第２層とが積層された構造を含むものであっても良い。また、ｐ側第１層とｐ側第２層とが交互に繰返し積層された構造を含んだものであっても良い。
上述のようなｐ側第１層及びｐ側第２層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮの内の何れの組成であっても良い、また、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第１層及びｐ側第２層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
上記ｐ側第１層及びｐ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第１層とｐ側第２層の膜厚が１００オングストローム超だと、結晶欠陥等を多く含む層となり、好ましくない。
上記ｐ側第１層及びｐ側第２層は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐクラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造のものを用いた場合には、不純物としてＭｇが好適である。また、上述のようなｐ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
ｐコンタクト層１０６ｂは、正極を設けるための層である。ｐコンタクト層１０６ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）が好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。ｐコンタクト層１０６ｂの膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。ｐコンタクト層１０６ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
（ｎ型電極）
ｎ型電極１０８はボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１０４に接するように形成されている。このため、ｎ型電極１０８を形成する際には、発光層１０５およびｐ半導体層１０６の一部を除去してｎ型半導体層１０４のｎコンタクト層を露出させ、この露出面１０４ｃ上にボンディングパッドを兼ねるｎ型電極１０８を形成する。
ｎ型電極１０８としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。特に、ｎ型電極１０８は、前述のボンディングパッド電極１０７の構造と同じ構成範囲から任意に選択して電極構成としてもよく、また前述のボンディングパッド電極１０７の電極構造と同じ構成としてもよい。
（半導体発光素子の製造方法）
本実施形態の半導体発光素子１を製造するには、先ず、サファイア基板等の基板１０１を用意する。
次に、基板１０１の上面上にバッファ層１０２を積層する。
バッファ層１０２を基板１０１上に形成する場合、基板１０１に前処理を施してからバッファ層１０２を形成することが望ましい。
前処理としては、例えば、スパッタ装置のチャンバ内に基板１０１を配置し、バッファ層１０２を形成する前にスパッタするなどの方法によって行うことができる。具体的には、チャンバ内において、基板１０１をＡｒやＮ２のプラズマ中に曝す事によって上面を洗浄する前処理を行なってもよい。ＡｒガスやＮ２ガスなどのプラズマを基板１０１に作用させることで、基板１０１の上面に付着した有機物や酸化物を除去することができる。
基板１０１上に、スパッタ法によってバッファ層１０２を成膜する。スパッタ法によって、単結晶構造を有するバッファ層１０２を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０％〜１００％、望ましくは７５％となるようにすることが望ましい。
また、スパッタ法によって、柱状結晶（多結晶）を有するバッファ層１０２を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が１％〜５０％、望ましくは２５％となるようにすることが望ましい。なお、バッファ層１０２は、上述したスパッタ法だけでなく、ＭＯＣＶＤ法で形成することもできる。
次に、バッファ層を形成した後、バッファ層１０２の形成された基板１０１の上面上に、単結晶の下地層１０３を形成する。下地層１０３は、スパッタ法を用いて成膜することが望ましい。スパッタ法を用いる場合には、ＭＯＣＶＤ法やＭＢＥ法等と比較して、装置を簡便な構成とすることが可能となる。下地層１０３をスパッタ法で成膜する際、窒素等のＶ族原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが好ましい。
一般に、スパッタ法においては、ターゲット材料の純度が高い程、成膜後の薄膜の結晶性等の膜質が良好となる。下地層１０３をスパッタ法によって成膜する場合、原料となるターゲット材料としてＩＩＩ族窒化物半導体を用い、Ａｒガス等の不活性ガスのプラズマによるスパッタを行なうことも可能であるが、リアクティブスパッタ法においてターゲット材料に用いるＩＩＩ族金属単体並びにその混合物は、ＩＩＩ族窒化物半導体と比較して高純度化が可能である。このため、リアクティブスパッタ法では、成膜される下地層１０３の結晶性をより向上させることが可能となる。
下地層１０３を成膜する際の基板１０１の温度、つまり、下地層１０３の成長温度は、８００℃以上とすることが好ましく、より好ましくは９００℃以上の温度であり、１０００℃以上の温度とすることが最も好ましい。これは、下地層１０３を成膜する際の基板１０１の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからである。また、下地層１０３を成膜する際の基板１０１の温度は、結晶の分解する温度よりも低温である必要があるため、１２００℃未満とすることが好ましい。下地層１０３を成膜する際の基板１０１の温度が上記温度範囲内であれば、結晶性の良い下地層１０３が得られる。
下地層１０３の形成後、ｎコンタクト層１０４ａ及びｎクラッド層１０４ｂを積層してｎ型半導体層１０４を形成する。ｎコンタクト層１０４ａ及びｎクラッド層１０４ｂは、スパッタ法で形成してもよく、ＭＯＣＶＤ法で形成してもよい。
発光層１０５の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよいが、特にＭＯＣＶＤ法が好ましい。具体的には、障壁層１０５ａと井戸層１０５ｂとを交互に繰り返して積層し、且つ、ｎ型半導体層１０４側及びｐ型半導体層１０６側に障壁層１０５ａが配される様に積層すればよい。
また、ｐ型半導体層１０６の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよい。具体的には、ｐクラッド層１０６ａと、ｐコンタクト層１０６ｂとを順次積層すればよい。
その後、ｐ型半導体層１０６上に、例えば、スパッタリング法を用いて室温で透光性電極層１０９となる透光性電極膜を成膜した。スパッタリング装置から取り出した後、透光性電極膜を３００℃〜８００℃で加熱処理して透光性電極層１０９とする（熱処理工程）。
続いて、例えばフォトリソグラフィーによりパターニングして、所定の領域の積層半導体層の一部をエッチングしてｎコンタクト層１０４ａの一部を露出させ、ｎコンタクト層１０４ａの露出面１０４ｃにｎ型電極１０８を形成する。
次いで、透光性電極１０９の上に、金属反射層１０７ａ、バリア層１０７ｂ及びボンディング層１０７ｃを順次積層してボンディングパッド電極１０７を形成する。
このようにして、図１〜図３に示す半導体発光素子１が製造される。
本実施形態の半導体発光素子１によれば、透光性電極層１０９が、ドーパント元素を含み、透光性電極層１０９中のドーパント元素の含有量が、ｐ型半導体層１０６と透光性電極層１０９との界面１０９ａに近づくに従って徐々に減少しており、透光性電極層１０９に、界面１０９ａから透光性電極層１０９内に向かってｐ型半導体層１０６を構成する元素が拡散してなる拡散領域が形成されているので、ｐ型半導体層１０６の上面１０６ａに形成された透光性電極層１０９の接触抵抗が十分に低く、駆動電圧（Ｖｆ）の低いものとなる。
また、ｐ型半導体層１０６と透光性電極層１０９との界面１０９ａから前記透光性電極層内に向かう領域において、拡散領域の厚みが、前記界面１０９ａから３ｎｍ以上、好ましくは５ｎｍ以上、より好ましくは前記界面〜１０ｎｍ付近の領域にある場合には、透光性電極層１０９中に拡散領域が形成されていることによって接触抵抗を低下させる効果がより効果的に得られ、より一層駆動電圧（Ｖｆ）の低いものとすることができる。
さらに、前記拡散領域において、界面１０９ａから５ｎｍ付近における、ｐ型半導体層１０６を構成する元素（Ｇａ）の濃度が２％以上である場合には、透光性電極層１０９中に拡散領域が形成されていることによって前記接触抵抗を低下させる効果がより効果的に得られ、より一層駆動電圧（Ｖｆ）の低いものとすることができる。
さらに、拡散領域におけるドーパントのＺｎ元素含有量が、透光性電極層１０９全体の平均濃度よりも低い場合には、接触抵抗を低下させるという格別な効果が得られる。
また、ｐ型半導体層１０６がＧａＮを含むものであり、Ｚｎ元素を含む透光性電極層１０９がＩＺＯからなるものである場合、ＩＺＯに含まれるＺｎ（ドーパント元素）がｐ型半導体層１０６に対してｐ型のドーパントとして機能し、透光性電極層１０９とｐ型半導体層１０６との間における接触抵抗を効果的に低下させることができる。そのため、透光性電極層１０９の接触抵抗を十分に低くすることができ、駆動電圧（Ｖｆ）を低下させることができる。
また、本発明において、チャンバー（図示略）内の２つのターゲット２を同時に放電させてｐ型半導体層上に透光性電極層１０９を形成する工程が、室温で透光性電極膜を成膜する成膜工程と、成膜工程後に３００℃〜８００℃で加熱処理する熱処理工程とを含む場合、透光性電極層１０９の透光性を向上させるとともに、ｐ型半導体層１０６との接着性を向上させることができる。前記熱処理温度は、好ましくは５００℃〜８００℃、より好ましくは６００℃〜８００℃で行うのがよい。
（ランプ）
本実施形態のランプは、本実施形態の半導体発光素子１が用いられてなるものである。本実施形態のランプとしては、例えば、上記の半導体発光素子１と蛍光体とを組み合わせてなるものを挙げることができる。半導体発光素子１と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、半導体発光素子１と蛍光体とを組み合わせることによって発光色を変える技術が知られており、本実施形態のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
図４は、本発明のランプの一例を模式的に示した断面模式図であり、上記の半導体発光素子１を用いて構成したランプを示した概略図である。図４に示すランプ３は、砲弾型のものであり、図１に示す半導体発光素子１が用いられている。図４に示すように、半導体発光素子１のボンディングパッド電極１０７がワイヤー３３で２本のフレーム３１、３２の内の一方（図４ではフレーム３１）に接着され、発光素子１のｎ型電極１０８（ボンディングパッド）がワイヤー３４で他方のフレーム３２に接合されることにより、半導体発光素子１が実装されている。また、半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本実施形態のランプは、上記の半導体発光素子１が用いられてなるものであるので、駆動電圧（Ｖｆ）の低い優れたものとなる。
なお、本実施形態のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
また、本発明の半導体発光素子から作製したランプは、前述のように駆動電圧（Ｖｆ）の低くすることができるので、この技術によって作製したランプを組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、その電子機器を組み込んだ自動車などの機械装置類は、低電力での駆動が可能となり、高い特性を実現することが可能である。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などの、バッテリ駆動させる機器類において省電力の効果を発揮し、好ましい。
次に、本発明を実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
図１〜図３に示す窒化ガリウム系化合物半導体からなる半導体発光素子を製造した。実施例１の半導体発光素子では、サファイアからなる基板１０１上に、ＡｌＮからなるバッファ層１０２を介して、厚さ８μｍのアンドープＧａＮからなる下地層１０３、厚さ２μｍのＳｉドープｎ型ＧａＮコンタクト層１０４ａ、厚さ２５０ｎｍのｎ型Ｉｎ0.1Ｇａ0.9Ｎクラッド層１０４ｂ、厚さ１６ｎｍのＳｉドープＧａＮ障壁層および厚さ２．５ｎｍのＩｎ0.2Ｇａ0.8Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１０５、厚さ１０ｎｍのＭｇドープｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層１０６ａ、厚さ１５０ｎｍのＭｇドープｐ型ＧａＮコンタクト層１０６ｂを順に積層した。
バッファ層をスパッタリング法により形成し、それ以外の窒化ガリウム系化合物半導体層の積層は、ＭＯＣＶＤ法により、当該技術分野においてよく知られた通常の条件で行なった。
更に、ｐ型ＧａＮコンタクト層１０６ｂ上に、図５に示すスパッタ装置を用いるスパッタリング法により透光性電極層１０９となるＩＺＯ膜を２５０ｎｍ成膜（成膜工程）した。前記成膜工程では、先ず、ｐ型ＧａＮコンタクト層１０６ｂ上に、２つのターゲット２を有するＲＦスパッタリング装置により透光性電極層１０９をおよそ２ｎｍを成膜し、次に２つのターゲット２を有するＤＣスパッタリング装置により透光性電極層１０９をおよそ２５０ｎｍ積層した。ＲＦ成膜時の圧力はおよそ１Ｐａ、供給電力は０．５ｋＷとした。ＤＣ成膜時の圧力はＡｒガスを導入し、およそ０．３Ｐａとした。スパッタ成膜においては、ＺｎＯ濃度が１０質量％のＩＺＯターゲットを使用した。
図５（ａ）は実施例１で用いたスパッタ装置の概略断面図であり、図５（ｂ）は図５（ａ）に示すスパッタ装置の平面図である。図５に示すスパッタ装置は、図５（ｂ）に示すように、チャンバー（図示略）内にターゲット２が２つ設置されたものであり、ＲＦスパッタリング及びＤＣスパッタリング共に２つのターゲット２を有し、２つのターゲット２を同時に放電させて、基板４上に成膜した。
次いで、フォトリソグラフィーの手法によって所定の領域以外のＩＺＯ膜を除去した。その後、透光性電極膜をＮ２雰囲気中で７００℃で加熱処理（熱処理工程）して透光性電極層１０９とした。
その後、透光性電極層１０９の上に、２００ｎｍのＡｌからなる金属反射層１０７ａ、８０ｎｍのＴｉからなるバリア層１０７ｂ、２００ｎｍのＡｕからなるボンディング層１０７ｃからなる３層構造のボンディングパッド構造１０７を、フォトリソグラフィーの手法を用いて、図２の１０７に示す領域に形成した。
次に、フォトリソグラフィーの手法を用いてエッチングを施し、所望の領域にｎ型コンタクト層を露出させ、このｎ型ＧａＮコンタクト層上にＴｉ／Ａｕの二層構造のｎ型電極１０８を形成し、光取り出し面を半導体側とした。
このようにして得られた実施例１の半導体発光素子について、駆動電圧（Ｖｆ）を測定したところ、３．０９Ｖであった。
また、二次イオン質量分析計（ＳＩＭＳ）を用いて、ｐ型半導体層１０６と透光性電極層１０９との界面１０９ａ近傍におけるＧａ、Ｉｎ、Ｚｎの濃度を３元素によるａｔｏｍ％濃度表示で調べた。その結果を図７に示す。図７は、実施例１の半導体発光素子のｐ型半導体層と透光性電極層との界面からの距離と、Ｇａ、Ｉｎ、Ｚｎの濃度（ａｔｏｍ％）との関係を示したグラフである。
図７に示すように、実施例１の半導体発光素子では、透光性電極層中のドーパント元素であるＺｎの含有量が界面に近づくに従って徐々に減少している。また、透光性電極層において、ｐ型半導体層を構成する元素であるＧａが、界面から透光性電極層内に向かって拡散されて拡散領域が形成されていることが分かる。また、界面から１０ｎｍ離れた位置においてもＧａが２％以上含まれており、拡散領域の厚みが、界面から５ｎｍ以上になっていることが分かる。また、拡散領域におけるＺｎの含有量が、透光性電極層全体の平均濃度である２０ａｔｏｍ％よりも低くなっていることが分かる。
さらに、実施例１の半導体発光素子では、ｐ型半導体層と透光性電極層との界面からｐ型半導体層内に向かってＺｎが拡散している。また、ｐ型半導体層内に拡散しているＺｎ濃度は、透光性電極層中の最低のＺｎ濃度よりも低くなっている。
（比較例）
図６に示すスパッタ装置を用いＲＦスパッタリング及びＤＣスパッタリング時のそれぞれのターゲットを１つに変更し、透光性電極層１０９となるＩＺＯ膜を成膜したこと以外は、実施例１と同様にして比較例の半導体発光素子を得た。なお、ＩＺＯ膜全体の平均ＺｎＯ濃度は２０質量％であった。
図６（ａ）は比較例で用いたスパッタ装置の概略断面図であり、図６（ｂ）は図６（ａ）に示すスパッタ装置の平面図である。図６に示すスパッタ装置は、図６（ｂ）に示すように、チャンバー（図示略）内にターゲット２が１つ設置されており、１つのターゲット２を放電させて、基板４上に成膜するものである。スパッタ条件は、実施例１と同様とした。
このようにして得られた比較例の半導体発光素子について、駆動電圧（Ｖｆ）を測定したところ、３．３９Ｖであった。
また、二次イオン質量分析計（ＳＩＭＳ）を用いて、ｐ型半導体層１０６と透光性電極層１０９との界面１０９ａ近傍におけるＧａ、Ｉｎ、Ｚｎの濃度を３元素によるａｔｏｍ％濃度表示で調べた。その結果を図８に示す。図８は、比較例の半導体発光素子のｐ型半導体層と透光性電極層との界面からの距離と、Ｇａ、Ｉｎ、Ｚｎの濃度（ａｔｏｍ％）との関係を示したグラフである。
図８に示すように、比較例の半導体発光素子では、透光性電極層中のドーパント元素であるＺｎの含有量が、界面から１ｎｍの位置では、界面における濃度よりも高くなっているが、界面から３ｎｍの位置での濃度が透光性電極層中で最も低い濃度となっている。また、比較例の半導体発光素子においても、ｐ型半導体層を構成する元素であるＧａが、界面から透光性電極層中に拡散されて拡散領域が形成されていることが分かる。しかし、比較例の半導体発光素子では、実施例１とは異なり、界面から５ｎｍ離れた位置ではＧａはほとんど含まれておらず、界面から１０ｎｍ離れた位置でのＧａの濃度が２％未満となっている。また、比較例の半導体発光素子では、拡散領域である界面近傍の透光性電極層中（界面から１ｎｍの位置）に周辺よりもＺｎの含有量の多い領域（濃度のピーク）があるとともに、この領域のＺｎの含有量が透光性電極層全体の平均濃度である２０ａｔｏｍ％よりも高い部分がある。
さらに、比較例の半導体発光素子では、ｐ型半導体層と透光性電極層との界面からｐ型半導体層内に向かってＺｎが拡散している。また、ｐ型半導体層内には、透光性電極層中の最低のＺｎ濃度である界面から３ｎｍの位置での濃度よりも、Ｚｎ濃度が高い部分（界面からｐ型半導体層内に向かって０.５ｎｍまでの領域）がある。
（実施例２）
実施例１で製造した半導体発光素子を特開２００７−１９４４０１号公報の記載と同じ方法に準じて、前記半導体発光素子を搭載したランプ（パッケージ）を作製することができた。また、電子機器や機械装置の一例として、そのランプを組み込んだバックライトを作製することができた。
図１は、本発明の実施形態である半導体発光素子を示す断面模式図の一例である。 図２は、本発明の実施形態である半導体発光素子を示す平面模式図の一例である。 図３は、本発明の実施形態である半導体発光素子を構成する積層半導体層を示す断面模式図の一例である。 図４は、本発明の実施形態である半導体発光素子を備えたランプを示す断面模式図の一例である。 図５（ａ）は実施例で用いたスパッタ装置の概略断面図であり、図５（ｂ）は図５（ａ）に示すスパッタ装置の平面図である。 図６（ａ）は比較例で用いたスパッタ装置の概略断面図であり、図６（ｂ）は図６（ａ）に示すスパッタ装置の平面図である。 図７は、実施例の半導体発光素子のｐ型半導体層と透光性電極層との界面からの距離と、Ｇａ、Ｉｎ、Ｚｎの濃度（質量％）との関係を示したグラフである。 図８は、比較例の半導体発光素子のｐ型半導体層と透光性電極層との界面からの距離と、Ｇａ、Ｉｎ、Ｚｎの濃度（質量％）との関係を示したグラフである。
符号の説明
１…半導体発光素子、２０…積層半導体層、１０１…基板、１０４…ｎ型半導体層、１０５…発光層、１０６…ｐ型半導体層、１０６ａ…上面、１０７…ボンディングパッド電極、１０７ａ…金属反射層、１０７ｂ…バリヤー層、１０７ｃ…ボンディング層、１０８…ｎ型電極、１０９…透光性電極層、１０９ａ…界面。

Claims (14)

  1. 基板と、前記基板上にｎ型半導体層と発光層とｐ型半導体層とが順次形成されてなる積層半導体層と、前記ｐ型半導体層の上面に形成された透光性電極層とを具備する半導体発光素子であって、
    前記透光性電極層がドーパント元素としてＺｎを含むものであり、
    前記透光性電極層中の前記Ｚｎ含有量が、前記ｐ型半導体層と前記透光性電極層との界面に近づくに従って徐々に減少しており、
    前記透光性電極層に、前記界面から前記透光性電極層内に向かって前記ｐ型半導体層を構成する元素が拡散してなる拡散領域が形成されていることを特徴とする半導体発光素子。
  2. 前記拡散領域の前記界面から５ｎｍの位置における前記ｐ型半導体層を構成する元素の濃度（atom％）が２％以上であることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記拡散領域の厚みが、前記界面から３ｎｍ以上であることを特徴とする請求項１または請求項２に記載の半導体発光素子。
  4. 前記拡散領域の厚みが、前記界面から５ｎｍ以上であることを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体発光素子。
  5. 前記拡散領域における前記ドーパント元素の含有量が、前記透光性電極層全体の平均濃度よりも低いことを特徴とする請求項１〜請求項４のいずれか一項に記載の半導体発光素子。
  6. 前記ｐ型半導体層がＧａＮを含むことを特徴とする請求項１〜請求項５のいずれか一項に記載の半導体発光素子。
  7. 前記透光性電極層がＩｎ、Ｓｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｃｅからなる群から選ばれる少なくとも一つの金属の酸化物を含むことを特徴とする請求項１〜請求項６のいずれか一項に記載の半導体発光素子。
  8. 前記透光性電極層がＩＺＯからなることを特徴とする請求項１〜請求項７のいずれか一項に記載の半導体発光素子。
  9. 基板上にｎ型半導体層と発光層とｐ型半導体層とを順次積層して積層半導体層を形成する工程と、前記ｐ型半導体層の上面にＺｎを含む透光性電極層を形成する工程とを含み、 前記透光性電極層を形成する工程が、スパッタ法により透光性電極膜を成膜する成膜工程と、前記成膜工程後に３００℃〜８００℃で加熱処理する熱処理工程とを含むことを特徴とする請求項１〜請求項８のいずれか一項に記載の半導体発光素子の製造方法。
  10. 基板上にｎ型半導体層と発光層とｐ型半導体層とを順次積層して積層半導体層を形成する工程と、前記ｐ型半導体層の上面にＺｎを含む透光性電極層を形成する工程とを含み、
    前記透光性電極層を形成する工程が、スパッタ法により透光性電極膜を成膜する成膜工程と、前記成膜工程後に３００℃〜８００℃で加熱処理する熱処理工程とを含み、
    スパッタ法により透光性電極膜を成膜する成膜工程が、ＲＦスパッタリング及びＤＣスパッタリングによって前記透光性電極層を形成し、前記ＲＦスパッタリング及び前記ＤＣスパッタリングの少なくとも1種が２つのターゲットを有する工程を含むことを特徴とする半導体発光素子の製造方法。
  11. 請求項１０に記載の製造方法によって半導体発光素子を製造する請求項１〜請求項８のいずれか一項に記載の半導体発光素子の製造方法。
  12. 請求項１〜請求項８のいずれか一項に記載の半導体発光素子が備えられてなることを特徴とするランプ。
  13. 請求項１２に記載のランプが組み込まれている電子機器。
  14. 請求項１３に記載の電子機器が組み込まれている機械装置。
JP2008131882A 2008-05-20 2008-05-20 半導体発光素子及びその製造方法、ランプ Pending JP2009283551A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008131882A JP2009283551A (ja) 2008-05-20 2008-05-20 半導体発光素子及びその製造方法、ランプ
US12/993,733 US8436396B2 (en) 2008-05-20 2009-05-20 Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, and lamp
CN2009801180070A CN102037576B (zh) 2008-05-20 2009-05-20 半导体发光元件及其制造方法、灯
KR1020107027536A KR101201035B1 (ko) 2008-05-20 2009-05-20 반도체 발광 소자 및 그 제조 방법, 램프
PCT/JP2009/059286 WO2009142246A1 (ja) 2008-05-20 2009-05-20 半導体発光素子及びその製造方法、ランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008131882A JP2009283551A (ja) 2008-05-20 2008-05-20 半導体発光素子及びその製造方法、ランプ

Publications (1)

Publication Number Publication Date
JP2009283551A true JP2009283551A (ja) 2009-12-03

Family

ID=41340172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008131882A Pending JP2009283551A (ja) 2008-05-20 2008-05-20 半導体発光素子及びその製造方法、ランプ

Country Status (5)

Country Link
US (1) US8436396B2 (ja)
JP (1) JP2009283551A (ja)
KR (1) KR101201035B1 (ja)
CN (1) CN102037576B (ja)
WO (1) WO2009142246A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022610A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
JP2016131221A (ja) * 2015-01-15 2016-07-21 豊田合成株式会社 半導体素子の製造方法
WO2021124006A1 (ja) * 2019-12-20 2021-06-24 株式会社半導体エネルギー研究所 無機発光素子、半導体装置、無機発光素子の作製方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US9293656B2 (en) 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
KR101813935B1 (ko) 2011-06-09 2018-01-02 엘지이노텍 주식회사 발광소자
CN103078018A (zh) * 2013-01-30 2013-05-01 武汉迪源光电科技有限公司 一种led外延结构
CN103730346B (zh) 2013-12-24 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
KR101628244B1 (ko) * 2014-02-11 2016-06-21 주식회사 세미콘라이트 반도체 발광소자
CN104617202A (zh) * 2015-01-13 2015-05-13 中国科学院半导体研究所 氮化镓基发光器件的电极体系及其制作方法
USD793972S1 (en) 2015-03-27 2017-08-08 Veeco Instruments Inc. Wafer carrier with a 31-pocket configuration
USD793971S1 (en) 2015-03-27 2017-08-08 Veeco Instruments Inc. Wafer carrier with a 14-pocket configuration
USD778247S1 (en) 2015-04-16 2017-02-07 Veeco Instruments Inc. Wafer carrier with a multi-pocket configuration
KR102419593B1 (ko) * 2017-10-23 2022-07-12 삼성전자주식회사 발광 다이오드 및 그의 제조 방법
DE102019125447A1 (de) * 2019-09-20 2021-03-25 Infineon Technologies Ag Halbleitersubstrat mit einem Bondpat-Material auf Aluminiumbasis
WO2021070021A1 (en) * 2019-10-10 2021-04-15 King Abdullah University Of Science And Technology InGaZnO (IGZO) BASED SYSTEM FOR GAS DETECTION AT ROOM TEMPERATURE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142028A (ja) * 2005-11-16 2007-06-07 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
WO2007119830A1 (ja) * 2006-04-14 2007-10-25 Showa Denko K.K. 半導体発光素子、半導体発光素子の製造方法およびランプ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153894A (en) * 1998-11-12 2000-11-28 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device
KR100603128B1 (ko) * 1999-05-10 2006-07-20 닛코킨조쿠 가부시키가이샤 스퍼터링 타겟트
TW515116B (en) * 2001-12-27 2002-12-21 South Epitaxy Corp Light emitting diode structure
JP2005133110A (ja) 2003-10-28 2005-05-26 Konica Minolta Opto Inc スパッタリング装置
JP4543700B2 (ja) 2004-02-27 2010-09-15 日亜化学工業株式会社 半導体発光素子
US20050236630A1 (en) * 2004-04-23 2005-10-27 Wang-Nang Wang Transparent contact for light emitting diode
CN1705143A (zh) * 2004-06-03 2005-12-07 日立电线株式会社 半导体发光器件用外延片和半导体发光器件
DE602006020138D1 (de) 2005-06-29 2011-03-31 Compumedics Ltd Sensoranordnung mit leitfähiger brücke
JP4841206B2 (ja) 2005-09-06 2011-12-21 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP4310708B2 (ja) * 2005-09-30 2009-08-12 日立電線株式会社 半導体発光素子
JP2007194401A (ja) 2006-01-19 2007-08-02 Showa Denko Kk 化合物半導体発光素子を用いたｌｅｄパッケージ
JP2008141118A (ja) * 2006-12-05 2008-06-19 Rohm Co Ltd 半導体白色発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142028A (ja) * 2005-11-16 2007-06-07 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
WO2007119830A1 (ja) * 2006-04-14 2007-10-25 Showa Denko K.K. 半導体発光素子、半導体発光素子の製造方法およびランプ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022610A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
JP2016131221A (ja) * 2015-01-15 2016-07-21 豊田合成株式会社 半導体素子の製造方法
WO2021124006A1 (ja) * 2019-12-20 2021-06-24 株式会社半導体エネルギー研究所 無機発光素子、半導体装置、無機発光素子の作製方法

Also Published As

Publication number Publication date
CN102037576B (zh) 2013-06-05
US20110068349A1 (en) 2011-03-24
US8436396B2 (en) 2013-05-07
KR101201035B1 (ko) 2012-11-14
KR20110006714A (ko) 2011-01-20
CN102037576A (zh) 2011-04-27
WO2009142246A1 (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
WO2009142246A1 (ja) 半導体発光素子及びその製造方法、ランプ
JP5522032B2 (ja) 半導体発光素子及びその製造方法
US8502254B2 (en) Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp
TWI425664B (zh) 半導體發光元件及半導體發光元件之製造方法
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP2011100824A (ja) 半導体発光素子および半導体発光素子の製造方法
JP5434288B2 (ja) 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を備えたランプ、照明装置および電子機器
JP5569430B2 (ja) 半導体発光素子
WO2010100900A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP2010010444A (ja) 半導体発光素子、ランプ及び半導体発光素子の製造方法
JP5246079B2 (ja) 半導体素子の製造方法
JP5246081B2 (ja) 半導体発光素子の製造方法
JP2010147097A (ja) 半導体素子および半導体素子の製造方法
JP2009246275A (ja) Ｉｉｉ族窒化物半導体発光素子及びランプ
TWI455355B (zh) Light emitting diode structure
JP5636693B2 (ja) 半導体素子の製造方法
JP5304605B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5433507B2 (ja) 半導体発光素子
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2009253056A (ja) Ｉｉｉ族窒化物半導体発光素子及びランプ
JP2011138893A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011060900A (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011086855A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423