CN102037576B - 半导体发光元件及其制造方法、灯 - Google Patents

半导体发光元件及其制造方法、灯 Download PDF

Info

Publication number
CN102037576B
CN102037576B CN2009801180070A CN200980118007A CN102037576B CN 102037576 B CN102037576 B CN 102037576B CN 2009801180070 A CN2009801180070 A CN 2009801180070A CN 200980118007 A CN200980118007 A CN 200980118007A CN 102037576 B CN102037576 B CN 102037576B
Authority
CN
China
Prior art keywords
layer
transparent electrode
optically transparent
emitting elements
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801180070A
Other languages
English (en)
Other versions
CN102037576A (zh
Inventor
篠原裕直
福永修大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN102037576A publication Critical patent/CN102037576A/zh
Application granted granted Critical
Publication of CN102037576B publication Critical patent/CN102037576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的半导体发光元件(1)，是具备基板(101)、在基板101上依次形成n型半导体层(104)、发光层(105)和p型半导体层(106)而构成的叠层半导体层(20)和在p型半导体层(106)的上面(106a)形成的透光性电极层(109)的半导体发光元件(1)，透光性电极层(109)含有掺杂元素，透光性电极层(109)中的掺杂元素的含有量，随着接近p型半导体层(106)与透光性电极层(109)的界面(109a)而逐渐减少。在透光性电极层(109)中形成有构成p型半导体层(106)的元素从界面(109a)向透光性电极层(109)内扩散而成的扩散区域。

Description

半导体发光元件及其制造方法、灯
技术领域
本发明涉及半导体发光元件及其制造方法、灯，尤其是涉及驱动电压(Vf)低的半导体发光元件及其制造方法、灯。
本申请基于在2008年5月20日在日本申请的专利申请2008-131882号要求优先权，将上述申请的内容援引到本申请中。
背景技术
近年，作为短波长光发光元件用的半导体材料，GaN系化合物半导体受到注目。GaN系化合物半导体采用有机金属化学气相沉积法(MOCVD法)或分子束外延法(MBE法)等的薄膜形成方法在蓝宝石单晶、种种的氧化物或III-V族化合物等的基板上形成。
GaN系化合物半导体薄膜具有电流向薄膜面内方向的扩散小的特性。此外，p型的GaN系化合物半导体与n型的GaN系化合物半导体相比，具有电阻率高的特性。因此，在p型的半导体层的表面只层叠由金属形成的p型电极时，基本上没有电流向p型半导体层的面内方向的扩散。因此，形成具有由n型半导体层、发光层、p型半导体层构成的LED结构的叠层半导体层、在最上部的p型半导体层上形成p型电极的场合，具有发光层之中只有位于p型电极正下方的部分发光的特性。
因此，为了向发光元件的外部取出在p型电极的正下方发生的发光，必须使p型电极具有透光性。作为具有透光性的p型电极，有使用ITO等的导电性透光性材料的方法(例如，参照专利文献1)。
另外，还公开了在由透明导电膜构成的正极与p型半导体层接触的发光元件中，在该透明导电膜的p型半导体侧的表面附近存在含有III族金属成分Ge的半导体金属混在层，p型半导体层中存在检测到来自透明导电膜的In和Sn的区域的正极金属混在层(例如，参照专利文献2)。即，专利文献2公开了在p型半导体层上形成透明导电膜时，优选采用利用RF放电的溅射成膜法来形成。并且，记载了：利用RF放电的溅射成膜时，由于离子加速效果对附着在p型半导体层上的溅射原子给予能量，并且在其与p型半导体之间得到促进表面扩散的作用。另外，公开了金属氧化物的溅射中，GaN层表面暴露在溅射时的等离子体中时，等离子体粒子破坏GaN表面的结晶性，结果半导体金属混在层中的半导体金属的比例高，混在层的膜厚增大。并且，记载了：GaN表面首先被等离子体粒子破坏结晶性后进行透明导电膜的成膜，因此可认为破坏了结晶结构的半导体金属进一步扩散到透明导电膜中，其结果产生上述现象。然而，专利文献2的(0058)段落中记载了没有观测到结晶性被破坏的证据，可知与扩散相关的现象并不明确。
这样，构成化合物半导体的表界面的材料元素的扩散、偏析依赖于构成表界面的材料元素的种类、化合物半导体的生长条件、热处理方法等，详细情况还不确定。
另外，上述专利文献2还公开了：存在含有Ga的半导体金属元素混在层(透光性电极层侧)；存在含有In和/或Sn的透光性电极金属混在层(p型半导体层侧)，但对于半导体金属元素混在层(透光性电极层侧)中的Sn掺杂物的扩散状态、浓度分布都没有记载。
另一方面，在p型半导体层的上面形成作为p型电极发挥作用的ITO膜的场合，含于ITO中的Sn对p型半导体层作为n型的掺杂物发挥作用，使ITO与p型的半导体层之间发生高的接触电阻，因此难以使p型电极的接触电阻充分低，有时在使驱动电压(Vf)降低方面成为一个障碍。
现有技术文献
专利文献1：日本特开2007-73690号公报
专利文献2：日本特开2007-142028号公报
发明内容
本发明是鉴于上述状况而完成的，其目的在于提供p型半导体层与透光性电极层的接触电阻充分低、驱动电压(Vf)低的半导体发光元件及其制造方法。
为了达到上述的目的，本发明提供以下的发明。
[1]一种半导体发光元件，是具备基板、在上述基板上依次形成n型半导体层、发光层和p型半导体层而构成的叠层半导体层和在上述p型半导体层的上面形成的透光性电极层的半导体发光元件，
上述透光性电极层是含有Zn作为掺杂元素的层，
上述透光性电极层中的上述Zn含有量，随着接近上述p型半导体层与上述透光性电极层的界面而逐渐地减少，
在上述透光性电极层中形成有构成上述p型半导体层的元素从上述界面向上述透光性电极层内扩散而成的扩散区域。
[2]根据前项1所述的半导体发光元件，其中，上述扩散区域的距离上述界面5nm的位置的构成上述p型半导体层的元素的浓度为2原子％以上。
[3]根据前项1或2所述的半导体发光元件，其中，上述扩散区域的厚度，从上述界面起为3nm以上。
[4]根据前项1～3的任一项所述的半导体发光元件，其中，上述扩散区域的厚度，从上述界面起为5nm以上。
[5]根据前项1～4的任一项所述的半导体发光元件，其中，上述扩散区域中的上述掺杂元素的含有量比上述透光性电极层整体的平均浓度低。
[6]根据前项1～5的任一项所述的半导体发光元件，其中，上述p型半导体层含有GaN。
[7]根据前项1～6的任一项所述的半导体发光元件，其中，上述透光性电极层含有选自In、Sn、Zn、Al、Ga、Ti、Ce中的至少一种金属的氧化物。
[8]根据前项1所述的半导体发光元件，其中，上述透光性电极层由IZO形成。
[9]一种半导体发光元件的制造方法，包括：
在基板上依次层叠n型半导体层、发光层和p型半导体层，从而形成叠层半导体层的工序；和
在上述p型半导体层的上面形成含有Zn的透光性电极层的工序，
形成上述透光性电极层的工序包括：采用溅射法形成透光性电极膜的成膜工序、和在上述成膜工序后在300℃～800℃下进行加热处理的热处理工序，
制造前项1～8的任一项所述的半导体发光元件。
[10]一种半导体发光元件的制造方法，包括：
在基板上依次层叠n型半导体、发光层和p型半导体层，从而形成叠层半导体层的工序；和
在上述p型半导体层的上面形成含有Zn的透光性电极层的工序，
形成上述透光性电极层的工序包括：采用溅射法形成透光性电极膜的成膜工序、和在上述成膜工序后在300℃～800℃下进行加热处理的热处理工序，
采用溅射法形成透光性电极膜的成膜工序包括下述工序：通过RF溅射以及DC溅射形成上述透光性电极层，上述RF溅射和上述DC溅射的至少1种具有2个靶。
[11]根据前项10所述的半导体发光元件的制造方法，制造前项1～8的任一项所述的半导体发光元件。
[12]一种灯，具有前项1～8的任一项所述的半导体发光元件。
[13]一种电子设备，装有前项12所述的灯。
[14]一种机械装置，装有前项13所述的电子设备。
本发明的半导体发光元件，其透光性电极层是含有Zn作为掺杂元素的层，上述透光性电极层中的上述Zn含有量，随着接近上述p型半导体层与上述透光性电极层的界面而逐渐地减少，在上述透光性电极层中形成有构成上述p型半导体层的元素从上述界面向上述透光性电极层内扩散而成的扩散区域。因此，形成于p型半导体层的上面的透光性电极层的接触电阻变得充分低，其结果，可得到能够降低驱动电压(Vf)的效果。
另外，本发明的半导体发光元件的制造方法，通过在溅射法中使用2个靶，能够缩短成膜时间提高生产率，尤其是能够制造具有界面的接触电阻充分低的透光性电极层的驱动电压(Vf)低的半导体发光元件。
附图说明
图1是表示作为本发明实施方式的半导体发光元件的剖面模式图的一例。
图2是表示作为本发明实施方式的半导体发光元件的平面模式图的一例。
图3是表示构成作为本发明实施方式的半导体发光元件的叠层半导体层的剖面模式图的一例。
图4是表示具有作为本发明实施方式的半导体发光元件的灯的剖面模式图的一例。
图5A是实施例使用的溅射装置的概略剖面图。
图5B是图5A中表示的溅射装置的俯视图。
图6A是比较例使用的溅射装置的概略剖面图。
图6B是图6A中表示的溅射装置的俯视图。
图7是表示实施例的半导体发光元件的距离p型半导体层与透光性电极层的界面的距离与Ga、In、Zn的浓度(质量％)的关系的曲线图。
图8是表示比较例的半导体发光元件的距离p型半导体层与透光性电极层的界面的距离与Ga、In、Zn的浓度(质量％)的关系的曲线图。
具体实施方式
以下，一边适当参照附图一边对作为本发明实施方式的半导体发光元件和具有半导体发光元件的灯进行说明。再者，以下的说明中参照的附图是用于说明半导体发光元件和灯的例举图。所图示的各部分的大小、厚度、尺寸等与实际的半导体发光元件等的尺寸关系不同。图1是本实施方式的半导体发光元件的剖面模式图的一例，图2是半导体发光元件的平面模式图的一例，图3是构成半导体发光元件的叠层半导体层的剖面模式图的一例。
『半导体发光元件』
如图1所示，本实施方式的半导体发光元件1，具有：基板101、层叠在基板101上的叠层半导体层20、层叠在叠层半导体20的上面的透光性电极109、层叠在透光性电极109上的焊盘电极107从而构成。本实施方式的半导体发光元件1，是从形成了焊盘电极107的一侧取出来自叠层半导体层20的发光层105的光的面朝上装配(face-up mount)型的发光元件。
如图1所示，叠层半导体层20，层叠多个半导体层而构成。更具体地，叠层半导体层20，是从基板侧依次形成n型半导体层104、发光层105、p型半导体层106而构成。p型半导体层106和发光层105采用蚀刻等的方法除去其一部分，n型半导体层104的一部分从被除去的部分露出。然后，在该n型半导体层104的露出面104c上层叠n型电极108。
另外，在p型半导体层106的上面106a上，层叠有透光性电极层109和焊盘电极107。由该透光性电极层109和焊盘电极107构成p型电极111。
本实施方式的半导体发光元件1中，通过在p型电极111与n型电极108之间流通电流，从发光层105发出光。
n型半导体层104、发光层105和p型半导体层106，优选以化合物半导体为主体，更优选以III族氮化物半导体为主体而构成，最优选以氮化镓系为主体而构成。
在本实施方式中，在层叠于p型半导体层106上面106a上的透光性电极109中，存在：构成p型半导体层106的金属元素从p型半导体层106与透光性电极层109的界面109a向透光性电极层109内扩散而成的「半导体金属元素混在层」。换言之，存在(1)p型半导体层/界面/半导体金属元素混在层。本说明书中，也可以将界面109a定义为p型半导体层/界面/半导体金属元素混在层的界面周边区域中的、构成p型半导体层106的Ga浓度可检测出50原子％的深度位置(也可以将该位置的面疑似地称为界面109a)。
另外，在本实施方式中，在p型半导体层106中，存在：构成透光性电极层109的In和/或Zn元素从p型半导体层106与透光性电极层109的界面109a向p型半导体层106内扩散而成的「透光性电极金属混在层」。换言之，存在(2)透光性电极金属混在层/界面/透光性电极层。
实质上，在本实施方式中，作为包含(1)p型半导体层/界面/半导体金属元素混在层的界面周边区域、(2)透光性电极金属混在层/界面/透光性电极层的界面周边区域的记述，存在表达为(3)透光性电极金属混在层(p型半导体层侧)/界面/半导体金属元素混在层(透光性电极层侧)的界面周边区域。
在本发明中，优选：将半导体金属元素混在层(透光性电极层侧)定义为「扩散区域」，基于界面周边区域中的采用后述的二次离子质量分析(SIMS)法求得的Ga、In、Zn的原子浓度百分率(原子％)来规定该扩散区域的特征。
特别是优选将距离界面的深度范围作为基准来明示扩散区域，例如优选：基于如图7所记载的表示距离p-GaN/IZO界面的距离(nm)的原子浓度分布曲线，规定为：在该每个元素的原子浓度分布曲线中的、除了超过98％的渐近区域和小于2％的渐近区域以外的深度范围。
在本发明中，扩散区域的厚度，优选从界面109a起为2nm以上，更优选从界面109a起为5nm以上，最优选从界面109a起为10nm以上。
在扩散区域内，优选：构成p型半导体层106的元素的浓度，随着离开界面109a而逐渐地减少。构成p型半导体层106的元素的浓度，例如优选在距离界面109a为2nm的位置是20％以上，优选在距离界面109a为3nm的位置是10％以上，优选在距离界面109a为10nm的位置是2％以上。
更具体地，例如，p型半导体层106含有GaN的场合，扩散区域内的Ga浓度，优选在距离界面109a为2nm的位置是20％以上，优选在距离界面109a为3nm的位置是10％以上，优选在距离界面109a为10nm的位置是2％以上。
另外，透光性电极层109是含有掺杂元素的层，透光性电极层109中的掺杂元素的含有量随着接近p型半导体层106与透光性电极层109的界面而逐渐减少。例如，在透光性电极层109是由IZO(氧化铟锌(In2O3-ZnO))构成的层的场合，作为IZO的掺杂元素的Zn的含有量随着接近界面109a而逐渐减少。
因此，在本实施方式的透光性电极层109中，在p型半导体层106与透光性电极层109的界面109a附近，没有：相比于周边，掺杂元素的含有量多的区域(浓度的峰)。在此，例如，在透光性电极层109中的p型半导体层106与透光性电极层109的界面109a附近，有透光性电极层109中的掺杂元素的浓度峰的场合，透光性电极层109的接触电阻没有充分低，不能够得到驱动电压(Vf)充分低的半导体发光元件1。
此外，在本实施方式中，优选：透光性电极层109的掺杂元素从p型半导体层106与透光性电极层109的界面109a向p型半导体层106内扩散。另外，优选：扩散到p型半导体层106内的透光性电极层109的掺杂元素的浓度，比透光性电极层109中的最低的掺杂元素的浓度低。
另外，在构成p型半导体层106的元素的扩散区域中，优选透光性电极层109中的掺杂元素的含有量，比透光性电极层109整体的平均浓度低。这样的透光性电极层109，成为接触电阻更进一步低的透光性电极层109。
层叠在p型半导体层106的上面的透光性电极层109，优选是与p型半导体层106的接触电阻小的层。另外，为了从形成有焊盘电极107的一侧取出来自发光层105的光，优选透光性电极层109的透光性优异。另外，为了使电流遍及p型半导体层106的整个面均匀地扩散，优选透光性电极层109具有优异的导电性。
由以上所述，作为透光性电极层109的构成材料，优选是含有选自In、Sn、Zn、Al、Ga、Ti、Ce中的至少一种金属的氧化物的材料。尤其是在p型半导体层106含有GaN的场合，为了成为接触电阻更进一步低的透光性电极层109，作为透光性电极层109的构成材料，优选使用IZO(氧化铟锌(In2O3-ZnO))、GZO(氧化镓锌(ZnO-Ga2O3))、IGO(氧化铟镓)、IGZO(InGaO3(ZnO)5)、AZO(掺杂铝的氧化锌)等。
另外，透光性电极层109，可以以被覆p型半导体层106的上面106a的大致整个面的方式形成，也可以隔开间隙而形成为格子状或树形状。
此外，透光性电极层109也可以含有已结晶化的结构，特别是可优选使用包含具有六方晶结构或方铁锰矿(ビツクスバイト)结构的In2O3结晶的透光性电极(例如IZO等)。
例如，在透光性电极层109使用含有六方晶结构的In2O3结晶的IZO的场合，形成非晶状态的IZO膜后，利用热处理等使非晶状态的IZO膜转化成含有该结晶的结构，由此能够形成为透光性比由非晶状态的IZO膜形成的透光性电极层109优异的透光性电极层。
另外，在透光性电极层109使用IZO膜的场合，优选使用电阻率最低的组成。即，为了得到电阻率低的IZO膜，IZO中的ZnO浓度(透光性电极层109整体的平均浓度)优选为1～20质量％，更优选为5～15质量％的范围，特别优选为10质量％。
另外，IZO膜的膜厚，优选是能够得到低电阻率、高光透过率的35nm～10000nm(10μm)的范围。此外，从生产成本的观点考虑，IZO膜的膜厚优选为1000nm(1μm)以下。
例如，作为在p型半导体层106的上面106a形成由含有六方晶结构的In2O3结晶的IZO形成的透光性电极层109的方法，例如可举出进行下述工序的方法：采用溅射法在室温下成膜出非晶的IZO膜的成膜工序、和在成膜工序后通过在300℃～800℃进行加热处理将非晶的IZO膜结晶化的热处理工序。
再者，在透光性电极层109的成膜方法中，优选采用溅射法，但也可以不采用溅射法。另外，为了使非晶的IZO膜结晶化，使透光性电极层109的透光性提高，并且提高其与p型半导体层106的粘合性，优选进行热处理工序。
非晶状态的IZO膜，例如通过进行300℃～800℃的热处理而成为含有六方晶结构的In2O3结晶的IZO膜或含有方铁锰矿结构的In2O3结晶的IZO膜。使非晶状态的IZO膜结晶化的场合，IZO膜的成膜条件、热处理条件等不同时，IZO膜中的结晶结构不同。
热处理IZO膜的温度低于300℃的场合，产生不能够将IZO膜充分地结晶化的可能性，有时不会成为IZO膜的光透过率充分地高的膜。另外，在超过800℃的温度下热处理IZO膜的场合，虽然IZO膜被结晶化，但有时不会成为IZO膜的光透过率充分地高的膜。另外，在超过800℃的温度下进行热处理的场合，存在使位于IZO膜的下面的半导体层劣化的可能性。
另外，IZO膜的热处理，优选在不含有O2的气氛中进行。作为不含有O2的气氛，可举出N2气氛等的惰性气体气氛、或N2等的惰性气体与H2的混合气体气氛等，优选为N2气氛或N2与H2的混合气体气氛。
在N2气氛或N2与H2的混合气体气氛中进行IZO膜的热处理时，例如，能够使IZO膜结晶化成为含有六方晶结构的In2O3结晶的膜，并且使IZO膜的接触电阻有效地减少。
再者，IZO膜的图案化，优选在进行热处理工序前进行。通过热处理，非晶状态的IZO膜成为被结晶化了的IZO膜，因此与非晶状态的IZO膜相比变得难以蚀刻。与此相反，热处理前的IZO膜是非晶状态，因此使用众所周知的蚀刻液(例如，ITO-07N蚀刻液(关东化学公司制))能够容易且高精度地进行蚀刻。
另外，非晶状态的IZO膜的蚀刻，也可以使用干蚀刻装置进行。作为此时的蚀刻气体，可以使用Cl2、SiCl4、BCl3等。
接着，焊盘电极107优选是在反射来自发光层的光的同时，与接合线的粘附性优异的焊盘电极。作为焊盘电极107可以使用公知的。另外，可以具有叠层结构，例如，优选：至少包含金属反射层107a和接合层107c的焊盘电极，所述金属反射层107a由Ag、Al、Ru、Rh、Pd、Os、Ir、Pt属元素中的任一种或含有这些金属的任一种的合金形成。更具体地，如图1所示，焊盘电极107优选是从透光性电极109侧依次地层叠了金属反射层107a、阻挡层107b、接合层107c的叠层体。另外，焊盘电极107也可以是只由金属反射层107a构成的单层结构，还可以是金属反射层107a与接合层107c的二层结构。
另外，为了进一步提高透光性电极层109与金属反射层107a之间的粘附性，也可以使用由选自Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni中的至少一种元素形成的接合层。其中，优选由选自Cr、Ti、W、Mo、Zr、Hf、Co、Rh、Ir、Ni中的至少一种元素形成的接合层。
图1表示的金属反射层107a，优选由反射率高的金属构成，更优选由Ru、Rh、Pd、Os、Ir、Pt等的铂族金属、Al、Ag以及含有这些金属的至少一种的合金构成。
另外，在由具有高的反射率的金属形成金属反射层107a的场合，优选厚度为20～3000nm。金属反射层107a过薄时不能够得到充分的反射的效果。过厚时不产生特别的优点，只产生工序时间的长时间化和材料的浪费。
焊盘电极107的形成在反射层上的阻挡层107b，具有强化焊盘电极107整体的强度的作用和防止元素扩散的阻挡作用。作为材料优选的是Ti、Cr或Al。其中，从材料的强度的观点考虑优选Ti，但根据焊盘电极107的构成元素，也可以不使用阻挡层。
再者，阻挡层107b的厚度优选是20～3000nm。阻挡层107b过薄时不能够得到充分的强度强化的效果，过厚不产生特别的优点，只招致成本增大。
作为焊盘电极107的最上层(与反射层相反侧)的接合层107c，优选为与接合球(焊球)的粘附性好的材料。接合球使用金的情况较多，作为与金球的粘附性好的金属，已知Au和A1。其中，最优选的是金。该最上层的厚度优选50～2000nm，更优选为100～1500nm。过薄时与接合球的粘附性变差，过厚也不产生特别的优点，只招致成本增大。
朝向焊盘电极107的光，由焊盘电极107的最下面(透光性电极侧的面)的金属反射层107a反射，一部分被散射沿横向或斜向前进，一部分向焊盘107的正下方前进。被散射而沿着横向或斜向前进的光，从半导体发光元件1的侧面被取出到外部。另一方面，向焊盘电极107的正下方的方向前进的光，在半导体发光元件1的下面再被散射或反射，通过侧面或透光性电极109(上面不存在焊盘电极的部分)被取出到外部。
以下，对构成本实施方式的半导体发光元件1的基板和叠层半导体层20进行说明。
(基板)
作为本实施方式的半导体发光元件的基板101，只要是III族氮化物半导体结晶在表面外延生长的基板则没有特别的限制，可以选择各种的基板使用。例如，可以使用由蓝宝石、SiC、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨、钼等形成的基板。
另外，在上述基板之中，特别优选使用以c面为主面的蓝宝石基板。在使用蓝宝石基板的场合，优选在蓝宝石的c面上形成中间层102(缓冲层)。
(叠层半导体层)
叠层半导体层是由III族氮化物半导体构成的叠层半导体，例如，如图1和图3所示，是在基板上依次层叠n型半导体层104、发光层105和p型半导体层106的各层而构成的。叠层半导体层20还可以包含基底层103、中间层102。叠层半导体层20采用MOCVD法形成时能够得到结晶性好的层，但即使采用溅射法，通过将条件最佳化也能够形成具有比MOCVD法优异的结晶性的半导体层。以下依次进行说明。
(缓冲层)
缓冲层102优选是由多晶的AlxGa1-xN(0≤x≤1)构成的层，更优选是单晶的AlxGa1-xN(0≤x≤1)的层。
缓冲层102，如上述，例如可以是由多晶的AlxGa1-xN(0≤x≤1)构成的厚度为0.01～0.5μm的层。缓冲层102的厚度低于0.01μm时，有时不能够充分地得到利用缓冲层102缓和基板101与基底层103的晶格常数的差异的效果。另外，缓冲层102的厚度超过0.5μm时，尽管作为缓冲层102的功能没有变化，但存在缓冲层102的成膜处理时间变长、生产率降低的可能性。
缓冲层102具有缓和基板101与基底层103的晶格常数的差异，容易在基板101的(0001)C面上形成c轴取向的单晶层的作用。因此，通过形成缓冲层102，能够层叠结晶性更进一步良好的基底层103。
缓冲层102也可以是由III族氮化物半导体构成的具有六方晶系的结晶结构的层。另外，形成缓冲层102的III族氮化物半导体的结晶，也可以是具有单晶结构的结晶，优选使用具有单晶结构的缓冲层。III族氮化物半导体的结晶，通过控制生长条件，不仅在上方向而且在面内方向也生长，形成单晶结构。因此，通过控制缓冲层102的成膜条件，能够形成为由单晶结构的III族氮化物半导体的结晶构成的缓冲层102。在基板101上成膜出了具有这样的单晶结构的缓冲层102的场合，由于缓冲层12的缓冲功能有效地发挥作用，因此在其上面成膜出的III-V族氮化物半导体成为具有良好的取向性和结晶性的结晶膜。
另外，形成缓冲层102的III族氮化物半导体的结晶，通过控制成膜条件，也能够形成为由以六棱柱为基本的织构构成的柱状结晶(多晶)。再者，在此的所谓由织构构成的柱状结晶，是指在其与相邻的晶粒之间形成晶界而隔开，其本身作为纵剖面形状为柱状的结晶。
(基底层)
作为基底层103，可举出AlxGayInzN(0≤x≤1、0≤y≤1、0≤z≤1、x+y+z＝1)，但若使用AlxGa1-xN(0≤x＜1)则能够形成结晶性好的基底层103因而优选。
基底层103的膜厚优选0.1μm以上，更优选是0.5μm以上，最优选1μm以上。形成为该膜厚以上时容易得到结晶性良好的AlxGa1-xN层。
为了使基底层103的结晶性良好，优选在基底层103中不掺杂杂质。但是，在需要p型或n型的导电性的场合，可以添加受主(acceptor)杂质或施主(donor)杂质。
(n型半导体层)
n型半导体层104，通常优选由n接触层104a和n覆盖层104b构成。n接触层104a也可以兼作n覆盖层104b。另外，也可以将前述的基底层包含于n型半导体层中。
n接触层104a是用于设置n型电极的层。作为n接触层104a，优选由AlxGa1-xN层(0≤x＜1，优选0≤x≤0.5，更优选0≤x≤0.1)构成。另外，优选在n接触层104a中掺杂有n型杂质，当以1×1017～1×1020/cm3、优选以1×1018～1×1019/cm3的浓度含有n型杂质时，从维持与n型电极的良好欧姆接触的观点考虑是优选的。作为n型杂质没有特别的限定，例如，可举出Si、Ge和Sn等，优选Si和Ge。
n型接触层104a膜厚，优选为0.5～5μm，更优选设定在1～3μm的范围。n接触层104a的膜厚在上述范围时，可良好地维持半导体的结晶性。
优选在n接触层104a与发光层105之间设置n覆盖层104b。n覆盖层104b是进行载流子注入和载流子封入发光层105的层。n覆盖104b可以由AlGaN、GaN、GaInN等形成。另外，也可以为这些结构的异质结或已多次层叠的超晶格结构。在由GaInN形成n覆盖层104b的场合，不用说优选比发光层105的GaInN的带隙大。
n覆盖层104b的膜厚，没有特别的限定，优选是0.005～0.5μm，更优选是0.005～0.1μm。n覆盖层104b的n型掺杂物浓度优选1×1017～1×1020/cm3，更优选是1×1018～1×1019/cm3。掺杂物浓度在该范围时，从维持良好的结晶性和降低元件工作电压的观点考虑是优选的。
再者，在将n覆盖层104b设为含有超晶格结构的层的场合，省略详细的图示，但可以是包含下述结构的层，所述结构为：具有100埃以下膜厚的III族氮化物半导体构成的n侧第1层、和与该n侧第1层组成不同并且具有100埃以下膜厚的III族氮化物半导体构成的n侧第2层层叠而成的结构。另外，n覆盖层104b，也可以是包含n侧第1层与n侧第2层交替地反复层叠而成的结构的层。另外，优选是上述n侧第1层或n侧第2层的任一层与活性层(发光层105)接触的构成。
如上述那样的n侧第1层和n侧第2层，可以设为例如含有Al的AlGaN系(有时只记载为AlGaN)、含有In的GaInN系(有时只记载为GaInN)、GaN的组成。另外，n侧第1层和n侧第2层，可以设为GaInN/GaN的交替结构、AlGaN/GaN的交替结构、GaInN/AlGaN的交替结构、组成不同的GaInN/GaInN的交替结构(本发明中的“组成不同”的说明，是指各元素组成比不同，以下同样)、组成不同的AlGaN/AlGaN的交替结构。本发明中，n侧第1层和n侧第2层优选是GaInN/GaN的交替结构或组成不同的GaInN/GaInN。
上述n侧第1层和n侧第2层的超晶格层，优选分别是60埃以下，更优选分别是40埃以下，最优选分别是10埃～40埃的范围。形成超晶格层的n侧第1层和n侧第2层的膜厚超过100埃时，容易产生结晶缺陷而不优选。
上述n侧第1层和n侧第2层，可以分别是掺杂了的结构，还可以是掺杂结构/未掺杂结构的组合。作为被掺杂的杂质，对于上述材料组成可以没有任何限制地使用现有公知的杂质。例如，作为n覆盖层，采用GaInN/GaN的交替结构或组成不同的GaInN/GaInN的交替结构的层的场合，作为杂质优选Si。另外，如上述的n侧超晶格多层膜，即使由GaInN或AlGaN、GaN代表的组成相同，也可以一边适当地进行(ON)、停止(OFF)掺杂一边进行制作。
(发光层)
作为层叠在n型半导体层104上的发光层105，有单量子阱结构或多量子阱结构等的发光层105。如图3所示，作为量子阱结构的阱层105b，通常采用由Ga1-yInyN(0＜y＜0.4)形成的III族氮化物半导体层。作为阱层105b的膜厚，可以设为能够获得量子效应的程度的膜厚，例如，可以设为1～10nm，从发光输出的观点考虑，优选为2～6nm。
另外，作为势垒层105a，可以使用由带隙能量比阱层105b大的AlzGa1-zN(0≤z＜0.3)形成的III族氮化物半导体层。阱层105b和势垒层105a中根据设计也可以不掺杂杂质。
(p型半导体层)
p型半导体层106，通常由p覆盖层106a和p接触层106b构成。另外，p接触层106b也可以兼作p覆盖层106a。
p覆盖层106a是进行载流子封入和载流子注入发光层105的层。作为p覆盖层106a，是比发光层105的带隙能量大的组成，只要是载流子能够封入发光层105的层则没有特别的限制，可优选举出AlxGa1-xN(0＜x≤0.4)的p覆盖层。p覆盖层106a由这样的AlGaN构成时，从载流子封入发光层的观点考虑是优选的。p覆盖层106a的膜厚没有特别的限定，优选是1～400nm，更优选是5～100nm。p覆盖层106a的p型掺杂物浓度，优选是1×1018～1×1021/cm3，更优选是1×1019～1×1020/cm3。p型掺杂物浓度在上述范围时，可以不降低结晶性而获得良好的p型结晶。
另外，p覆盖层106a也可以设为已多次层叠的超晶格结构。
再者，在使p覆盖层106a为含有超晶格结构的层的场合，虽然省略详细的图示，但可以是包含由具有100埃以下膜厚的III族氮化物半导体构成的p侧第1层、和由与该n侧第1层组成不同并且具有100埃以下膜厚的III族氮化物半导体构成的p侧第2层层叠而成的结构的层。另外，也可以是含有p侧第1层与p侧第2层交替地反复层叠而成的结构的层。
如上述那样的p侧第1层和p侧第2层，可以是分别不同的组成，例如AlGaN、GaInN或GaN中的某个组成，另外，可以是GaInN/GaN的交替结构、AlGaN/GaN的交替结构、或GaInN/AlGaN的交替结构。在本发明中，p侧第1层和p侧第2层优选是AlGaN/AlGaN或AlGaN/GaN的交替结构。
上述p侧第1层和p侧第2层的超晶格层，优选分别是60埃以下，更优选分别是40埃以下，最优选分别是10埃～40埃的范围。形成超晶格层的p侧第1层和p侧第2层的膜厚超过100埃时，成为含有大量结晶缺陷等的层而不优选。
上述p侧第1层和p侧第2层，可以是分别掺杂了的结构，另外，也可以是掺杂结构/未掺杂结构的组合。作为被掺杂的杂质，对于上述材料组成可以没有任何限制地使用现有公知的杂质。例如，作为p覆盖层，使用AlGaN/GaN的交替结构或组成不同的AlGaN/AlGaN的交替结构的层的场合，作为杂质优选Mg。另外，如上述那样的p侧超晶格多层膜，即使由GaInN或AlGaN、GaN代表的组成相同，也可以一边适当地进行(ON)、停止(OFF)掺杂一边进行制作。
p型接触层106是用于设置正极的层。p接触层106b优选为AlxGa1-xN(0≤x≤0.4)。Al组成在上述范围时，从维持良好的结晶性和与p欧姆电极的良好的欧姆接触的观点考虑是优选的。当以1×1018～1×1021/cm3的浓度、优选以5×1019～5×1020/cm3的浓度含有p型杂质(掺杂物)时，从维持良好的欧姆接触、防止发生裂纹、维持良好的结晶性的观点考虑是优选的。作为p型杂质，没有特别的限定，例如可优选举出Mg。p接触层106b的膜厚没有特别的限定，但优选0.01～0.5μm，更优选是0.05～0.2μm。p接触层106b的膜厚在该范围时，从发光输出方面考虑而优选。
(n型电极)
n型电极108兼作焊盘，以与叠层半导体层20的n型半导体层104接触的方式形成。因此，在形成n型电极108时，除去发光层105和p半导体层106的一部分，使n型半导体层104的n接触层露出，在该露出面104c上形成兼作焊盘的n型电极108。
作为n型电极108，众所周知各种组成和结构，可以没有任何限制地采用这些众所周知的组成和结构，可以采用在该技术领域中熟知的惯用的手段来设置。尤其是，n型电极108可以具有从与上述焊盘电极107的结构相同的构成范围任意地选择的电极构成，另外，也可以具有与上述的焊盘电极107的电板结构相同的构成。
(半导体发光元件的制造方法)
为了制造本实施方式的半导体发光元件1，首先准备蓝宝石基板等的基板101。
接着，在基板101的上面上层叠缓冲层102。
在基板101上形成缓冲层的场合，优选在对基板101实施预处理后再形成缓冲层102。
作为预处理，例如，可举出在溅射装置的室内配置基板101，在形成缓冲层102前进行溅射等的方法。具体地，可以通过在室内将基板101暴露在Ar、N2的等离子体中来进行对上面进行洗净的预处理。通过使Ar气或N2气等的等离子体作用于基板101，可以除去附着在基板101的上面的有机物和氧化物。
采用溅射法在基板101上成膜出缓冲层102。在采用溅射法形成具有单晶结构的缓冲层102的场合，优选使室内的氮流量相对于氮原料和惰性气体的流量的比为：氮原料为50％～100％，优选为75％。
另外，在采用溅射法形成具有柱状结晶(多晶)的缓冲层102的场合，优选使室内的氮流量相对于氮原料和惰性气体的流量的比为：氮原料为1％～50％，优选为25％。再者，缓冲层102，不仅可以采用上述的溅射法形成，也可以采用MOCVD法形成。
接着，在形成缓冲层后，在形成有缓冲层102的基板101的上面上，形成单晶的基底层103。基底层103优选采用溅射法进行成膜。在采用溅射法的场合，与MOCVD法和MBE法等比较，能够使装置成为简单的结构。在采用溅射法形成基底层103时，优选采用：利用使氮等的V族原料在反应器内流通的反应溅射法进行成膜的方法。
一般地，在溅射法中，靶材料的纯度越高，则成膜后的薄膜的结晶性等的膜质越好。在采用溅射法形成基底层103的场合，也可使用III族氮化物半导体作为成为原料的靶材料，进行利用Ar气等的惰性气体的等离子体的溅射，但在反应溅射法中，用于靶材料的III族金属单质及其混合物，与III族氮化物半导体相比，能够高纯度化。因此，在采用反应溅射法时，能够更加提高被成膜的基底层103的结晶性。
形成基底层103时的基板101的温度，即，基底层103的生长温度，优选为800℃以上，更优选为900℃以上的温度，最优选为1000℃以上的温度。这是因为通过提高形成基底层103时的基板101的温度，容易产生原子的迁移，容易进行位错环化的缘故。另外，形成基底层103时的基板101的温度，必须是比晶体进行分解的温度低的温度，因此优选为小于1200℃。形成基底层103时的基板101的温度，只要是在上述温度范围内则能够得到结晶性好的基底层103。
在基底层103形成后，层叠n接触层104a和n覆盖层104b而形成n型半导体层104。n接触层104a和n覆盖层104b可以采用溅射法形成，也可以采用MOCVD法形成。
发光层105的形成，可以采用溅射法、MOCVD法中的任一种方法，但特别优选MOCVD法。具体地，只要以交替地反复层叠势垒层105a和阱层105b，并且在n型半导体层104侧和p型半导体层106侧配置势垒层105a的方式层叠即可。
另外，p型半导体层106的形成，也可以采用溅射法、MOCVD法的任一种方法。具体地，只要依次层叠p覆盖层106a和p接触层106b即可。
然后，在p型半导体层106上，采用例如溅射法在室温下成膜出成为透光性电极层109的透光性电极膜。从溅射装置取出后，将透光性电极膜在300℃～800℃进行加热处理而制成为透光性电极层109(热处理工序)。
接着，采用例如光刻法来图案化，对规定的区域的叠层半导体层的一部分进行蚀刻使n接触层104a的一部分露出，在n接触层104a的露出面104c上形成n型电极108。
接着，在透光性电极109上依次层叠金属反射层107a、阻挡层107b和接合层107c而形成焊盘电极107。
这样地制造出图1～图3表示的半导体发光元件1。
根据本实施方式的半导体发光元件1，透光性电极层109含有掺杂元素，透光性电极层109中的掺杂元素的含有量，随着接近p型半导体层106与透光性电极层109的界面109a而逐渐减少，在透光性电极层109中形成了构成p型半导体层106的元素从界面109a向透光性电极层109内扩散而成的扩散区域。因此，成为形成于p型半导体层106的上面106a上的透光性电极层109的接触电阻充分低、驱动电压(Vf)低的半导体发光元件。
另外，在从p型半导体层106与透光性电极层109的界面109a向上述透光性电极层内的扩散区域，其厚度，从上述界面109a起为3nm以上，优选为5nm以上，更优选为10nm的场合，通过在透光性电极层109中形成扩散区域，可更有效地得到降低接触电阻的效果，能够成为驱动电压(Vf)更低的半导体发光元件。
此外，在上述扩散区域中，距界面109a为5nm附近的构成p型半导体层106的元素(Ga)的浓度为2％以上的场合，通过在透光性电极层109中形成扩散区域，可更有效地得到降低上述接触电阻的效果，能够更进一步降低驱动电压(Vf)。
此外，在扩散区域中的掺杂的Zn元素含有量比透光性电极层109整体的平均浓度低的场合，能够得到降低接触电阻的特别效果。
另外，p型半导体层106是含有GaN的层，由IZO形成含有Zn元素的透光性电极层109的场合，含于IZO中的Zn(掺杂元素)对于p型半导体层106作为p型的掺杂物发挥作用，能够有效地降低透光性电极层109与p型半导体层106之间的接触电阻。因此，能够充分降低透光性电极层109的接触电阻，能够降低驱动电压(Vf)。
另外，在本发明中，使室(省略图示)内的2个靶同时地放电而在p型半导体层上形成透光性电极层109的工序包括在室温下形成透光性电极膜的成膜工序、和在成膜工序后在300℃～800℃进行加热处理的热处理工序的场合，能够提高透光性电极层109的透光性，并且提高与p型半导体层106的粘合性。上述热处理温度，优选为500℃～800℃，更优选为600℃～800℃。
(灯)
本实施方式的灯，是使用本实施方式的半导体发光元件1来构成的。
作为本实施方式的灯，例如，可举出将上述的半导体发光元件1与荧光体组合而成的灯。将半导体发光元件1与荧光体组合而成的灯，可以采用本领域技术人员周知的手段形成为本领域技术人员周知的构成。另外，以往就已知通过半导体发光元件1与荧光体组合而改变发光色的技术，在本实施方式的灯中可以没有任何限制地使用这样的技术。
图4是模式表示本发明的灯的一例的剖面模式图，是表示使用上述的半导体发光元件1构成的灯的概略图。图4所示的灯是炮弹型的灯，使用了图1表示的半导体发光元件1。如图4所示，半导体发光元件1的焊盘电极107，采用线33与2个框31、32之中的一个(图4中为框31)接合，发光元件1的n型电极108(焊盘)采用线34与另一个框32接合，由此组装出半导体发光元件1。另外，由透明的树脂形成的塑模35封装了半导体发光元件1的周边。
本实施方式的灯，是使用上述的半导体发光元件1而构成的灯，因此成为驱动电压(Vf)低的优异的灯。
再者，本实施方式的灯，可以用于一般用途的炮弹型、便携式的背光用途的侧面发光型、显示器中使用的顶面发光型等的任何用途中。
另外，由本发明的半导体发光元件制作的灯，如上述那样能够降低驱动电压(Vf)，因此组装了由该技术制作的灯的背光灯、便携式电话、显示器、各种面板类、计算机、游戏机、照射等的电子设备、组装有该电子设备的汽车等的机械装置类，能够以低电力进行驱动，能够实现高的特性。尤其是，在背光灯、便携式电话、显示器、游戏机、照明等的电池驱动的设备类中，发挥省电的效果，因而优选。
实施例
以下，通过实施例更详细地说明本发明，但本发明不只限于这些实施例。
(实施例1)
制造了图1～图3表示的由氮化镓系化合物半导体构成的半导体发光元件。实施例1的半导体发光元件中，在由蓝宝石形成的基板101上，隔着由AlN形成的缓冲层102而经5次层叠厚度8μm的非掺杂GaN形成的基底层103、厚度2μm的掺杂Si的n型GaN接触层104a、厚度250nm的n型In0.1Ga0.9N覆盖层104b、厚度16nm的掺杂Si的GaN势垒层和厚度2.5nm的In0.2Ga0.8N阱层，依次地层叠了在最后设置了势垒层的多量子阱结构的发光层105、厚度10nm的掺杂Mg的p型Al0.07Ga0.93N覆盖层106a、厚度150nm的掺杂Mg的p型GaN接触层106b。
采用溅射法形成缓冲层，除此之外的氮化镓系化合物半导体层的层叠采用MOCVD法，在该技术领域熟知的通常的条件下进行。
进而，在p型GaN接触层106b上，采用使用图5A和图5B表示的溅射装置的溅射法成膜出250nm的成为透光性电极层109的IZO膜(成膜工序)。在上述成膜工序中，首先，使用具有2个靶2的RF溅射装置在p型GaN接触层106b上成膜出2nm的透光性电极层109，接着使用具有2个靶2的DC溅射装置层叠了约250nm的透光性电极层109。RF成膜时的压力约为1Pa，供给电力为0.5kW。在DC成膜时导入Ar气，Ar气压力约为0.3Pa。在溅射成膜中使用了ZnO浓度为10质量％的IZO靶。
图5A是实施例1中使用的溅射装置的概略剖面图，图5B是图5A所示的溅射装置的俯视图。该溅射装置，如图5B所示，是在室(省略图示)内设置了2个靶2的溅射装置，RF溅射和DC溅射均具有2个靶2，使2个靶2同时放电而在基板4上成膜。
接着，采用光刻的方法除去规定的区域以外的IZO膜。然后，在N2气氛中在700℃下将透光性电极膜进行加热处理(热处理工序)，形成为透光性电极层109。
然后，在透光性电极层109上，采用光刻的方法在图2的107所示的区域形成了：由200nm的Al形成的金属反射层107a、80nm的Ti形成的阻挡层107b、200nm的Au形成的接合层107c构成的3层结构的焊盘结构107。
接着，采用光刻的方法实施蚀刻，在所希望的区域使n型接触层露出，在该n型GaN接触层上形成Ti/Au的二层结构的n型电极108，将光取出面作为半导体侧。
对于这样得到的实施例1的半导体发光元件，测定了驱动电压(Vf)，为3.09V。
另外，使用二次离子质量分析计(SIMS)，测定p型半导体层106与透光性电极层109的界面109a附近的Ga、In、Zn的浓度以3元素的原子％浓度表示。将其结果示于图7。图7是表示实施例1的半导体发光元件的距离p型半导体层与透光性电极层的界面的距离与Ga、In、Zn的浓度(原子％)的关系的曲线图。
如图7所示，在实施例1的半导体发光元件中，透光性电极层中的作为掺杂元素的Zn的含有量，随着接近界面而逐渐减少。另外可知，在透光性电极层中，作为构成p型半导体层的元素的Ga从界面向透光性电极层内扩散，形成扩散区域。另外还可知，在距离界面为10nm的位置也含有2％以上的Ga，扩散区域的厚度从界面起为5nm以上。另外可知，扩散区域中的Zn的含有量比作为透光性电极层整体的平均浓度的20原子％低。
此外，实施例1的半导体发光元件中，Zn从p型半导体层与透光性电极层的界面向p型半导体层内扩散了。并且，扩散到p型半导体层内的Zn浓度比透光性电极层中的最低的Zn浓度低。
(比较例)
除了使用图6A和图6B表示的溅射装置并将RF溅射和DC溅射时的各自的靶变更成1个，成膜出成为透光性电极层109的IZO膜以外，与实施例1同样地进行，得到比较例的半导体发光元件。再者，IZO膜整体的平均ZnO浓度为20质量％。
图6A是比较例中使用的溅射装置的概略剖面图，图6B是图6A表示的溅射装置的俯视图。该溅射装置，如图6B所示，是在室(省略图示)内设置1个靶2，使1个靶2放电而在基板4上成膜的溅射装置。溅射条件与实施例1同样。
对这样得到的比较例的半导体发光元件，测定了驱动电压(Vf)，为3.39V。
另外，使用二次离子质量分析计(SIMS)，以3元素的原子％浓度表示来调查了p型半导体层106与透光性电极层109的界面109a附近的Ga、In、Zn的浓度。将其结果示于图8。图8是表示比较例的半导体发光元件的距离p型半导体层与透光性电极层的界面的距离与Ga、In、Zn的浓度(原子％)的关系的曲线图。
如图8所示，比较例的半导体发光元件中，透光性电极层中的作为掺杂元素的Zn的含有量，在距界面为1nm的位置比界面处的浓度高，但在距界面为3nm的位置的浓度成为在透光性电极层中最低的浓度。另外可知，即使是在比较例的半导体发光元件中，作为构成p型半导体层的元素的Ga也从界面扩散到透光性电极层中而形成了扩散区域。但是，在比较例的半导体发光元件中，与实施例1不同，在距界面为5nm的位置基本上不含有Ga，在距界面为10nm的位置的Ga浓度低于2％。另外，在比较例的半导体发光元件中，在作为扩散区域的界面附近的透光性电极层中(距界面为1nm的位置)存在ZnO的含有量比周边多的区域(浓度的峰)，并且，存在该区域的Zn的含有量比作为透光性电极层整体的平均浓度的20原子％高的部分。
此外，在比较例的半导体发光元件中，Zn从p型半导体层与透光性电极层的界面向p型半导体层内扩散了。另外，在p型半导体层内，存在：相比于作为透光性电极层中的最低的Zn浓度的距界面为3nm的位置的浓度，Zn浓度高的部分(从界面向p型半导体层内直到0.5nm的区域)。
(实施例2)
使用实施例1中制造的半导体发光元件，按照与日本特开2007-194401号公报的记载相同的方法，能够制造装载了上述半导体发光元件的灯(组件；Package)。另外，作为电子设备或机械装置的一例，能够制造装有该灯的背光源(back light)。
附图标记说明
1-半导体发光元件、20-叠层半导体层、101-基板、104-n型半导体层、105-发光层、106-p型半导体层、106a-上面、107-焊盘电极、107a-金属反射层、107b-阻挡层、107c-接合层、180-n型电极、109-透光性电极、109a-界面。

Claims (13)

1.一种半导体发光元件，是具备基板、在所述基板上依次形成n型半导体层、发光层和p型半导体层而构成的叠层半导体层和在所述p型半导体层的上面形成的透光性电极层的半导体发光元件，
所述透光性电极层是含有Zn作为掺杂元素的层，
所述透光性电极层中的所述Zn含有量，随着接近所述p型半导体层与所述透光性电极层的界面而逐渐地减少，
在所述透光性电极层中形成有构成所述p型半导体层的元素从所述界面向所述透光性电极层内扩散而成的扩散区域。
2.根据权利要求1所述的半导体发光元件，其中，所述扩散区域的距离所述界面5nm的位置的构成所述p型半导体层的元素的浓度为2原子％以上。
3.根据权利要求1所述的半导体发光元件，其中，所述扩散区域的厚度，从所述界面起为3nm以上。
4.根据权利要求1所述的半导体发光元件，其中，所述扩散区域的厚度，从所述界面起为5nm以上。
5.根据权利要求1所述的半导体发光元件，其中，所述扩散区域中的所述掺杂元素的含有量比所述透光性电极层整体的平均浓度低。
6.根据权利要求1所述的半导体发光元件，其中，所述p型半导体层含有GaN。
7.根据权利要求1所述的半导体发光元件，其中，所述透光性电极层含有选自In、Sn、Zn、Al、Ga、Ti、Ce中的至少一种金属的氧化物。
8.根据权利要求1所述的半导体发光元件，其中，所述透光性电极层由IZO形成。
9.一种半导体发光元件的制造方法，包括：
在基板上依次层叠n型半导体层、发光层和p型半导体层，从而形成叠层半导体层的工序；和
在所述p型半导体层的上面形成含有Zn的透光性电极层的工序，
形成所述透光性电极层的工序包括：采用溅射法形成透光性电极膜的成膜工序、和在所述成膜工序后在300℃～800℃下进行加热处理的热处理工序，
制造权利要求1所述的半导体发光元件。
10.一种半导体发光元件的制造方法，包括：
在基板上依次层叠n型半导体、发光层和p型半导体层，从而形成叠层半导体层的工序；和
在所述p型半导体层的上面形成含有Zn的透光性电极层的工序，
形成所述透光性电极层的工序包括：采用溅射法形成透光性电极膜的成膜工序、和在所述成膜工序后在300℃～800℃下进行加热处理的热处理工序，
采用溅射法形成透光性电极膜的成膜工序包括下述工序：通过RF溅射以及DC溅射形成所述透光性电极层，所述RF溅射和所述DC溅射的至少1种具有至少2个IZO靶，
制造权利要求1所述的半导体发光元件。
11.一种灯，具有权利要求1所述的半导体发光元件。
12.一种电子设备，装有权利要求11所述的灯。
13.一种机械装置，装有权利要求12所述的电子设备。
CN2009801180070A 2008-05-20 2009-05-20 半导体发光元件及其制造方法、灯 Active CN102037576B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008131882A JP2009283551A (ja) 2008-05-20 2008-05-20 半導体発光素子及びその製造方法、ランプ
JP131882/2008 2008-05-20
PCT/JP2009/059286 WO2009142246A1 (ja) 2008-05-20 2009-05-20 半導体発光素子及びその製造方法、ランプ

Publications (2)

Publication Number Publication Date
CN102037576A CN102037576A (zh) 2011-04-27
CN102037576B true CN102037576B (zh) 2013-06-05

Family

ID=41340172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801180070A Active CN102037576B (zh) 2008-05-20 2009-05-20 半导体发光元件及其制造方法、灯

Country Status (5)

Country Link
US (1) US8436396B2 (zh)
JP (1) JP2009283551A (zh)
KR (1) KR101201035B1 (zh)
CN (1) CN102037576B (zh)
WO (1) WO2009142246A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
KR101813935B1 (ko) * 2011-06-09 2018-01-02 엘지이노텍 주식회사 발광소자
JP6016014B2 (ja) * 2012-07-19 2016-10-26 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
CN103078018A (zh) * 2013-01-30 2013-05-01 武汉迪源光电科技有限公司 一种led外延结构
CN103730346B (zh) * 2013-12-24 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
KR101628244B1 (ko) * 2014-02-11 2016-06-21 주식회사 세미콘라이트 반도체 발광소자
CN104617202A (zh) * 2015-01-13 2015-05-13 中国科学院半导体研究所 氮化镓基发光器件的电极体系及其制作方法
JP6319111B2 (ja) * 2015-01-15 2018-05-09 豊田合成株式会社 半導体素子の製造方法
USD793971S1 (en) 2015-03-27 2017-08-08 Veeco Instruments Inc. Wafer carrier with a 14-pocket configuration
USD793972S1 (en) 2015-03-27 2017-08-08 Veeco Instruments Inc. Wafer carrier with a 31-pocket configuration
USD778247S1 (en) 2015-04-16 2017-02-07 Veeco Instruments Inc. Wafer carrier with a multi-pocket configuration
KR102419593B1 (ko) * 2017-10-23 2022-07-12 삼성전자주식회사 발광 다이오드 및 그의 제조 방법
DE102019125447A1 (de) * 2019-09-20 2021-03-25 Infineon Technologies Ag Halbleitersubstrat mit einem Bondpat-Material auf Aluminiumbasis
US11867657B2 (en) * 2019-10-10 2024-01-09 King Abdullah University Of Science And Technology InGaZnO (IGZO) based system for gas detection at room temperature
JPWO2021124006A1 (zh) * 2019-12-20 2021-06-24

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705143A (zh) * 2004-06-03 2005-12-07 日立电线株式会社 半导体发光器件用外延片和半导体发光器件
CN1941445A (zh) * 2005-09-30 2007-04-04 日立电线株式会社 半导体发光元件
JP2007142028A (ja) * 2005-11-16 2007-06-07 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
WO2007119830A1 (ja) * 2006-04-14 2007-10-25 Showa Denko K.K. 半導体発光素子、半導体発光素子の製造方法およびランプ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153894A (en) * 1998-11-12 2000-11-28 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device
CN1316057C (zh) * 1999-05-10 2007-05-16 日矿金属株式会社 溅射靶
TW515116B (en) * 2001-12-27 2002-12-21 South Epitaxy Corp Light emitting diode structure
JP2005133110A (ja) 2003-10-28 2005-05-26 Konica Minolta Opto Inc スパッタリング装置
JP4543700B2 (ja) 2004-02-27 2010-09-15 日亜化学工業株式会社 半導体発光素子
US20050236630A1 (en) * 2004-04-23 2005-10-27 Wang-Nang Wang Transparent contact for light emitting diode
CN101227857B (zh) 2005-06-29 2011-10-19 电脑医师有限公司 具有导电桥的传感器组件
JP4841206B2 (ja) 2005-09-06 2011-12-21 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP2007194401A (ja) 2006-01-19 2007-08-02 Showa Denko Kk 化合物半導体発光素子を用いたｌｅｄパッケージ
JP2008141118A (ja) * 2006-12-05 2008-06-19 Rohm Co Ltd 半導体白色発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705143A (zh) * 2004-06-03 2005-12-07 日立电线株式会社 半导体发光器件用外延片和半导体发光器件
CN1941445A (zh) * 2005-09-30 2007-04-04 日立电线株式会社 半导体发光元件
JP2007142028A (ja) * 2005-11-16 2007-06-07 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
WO2007119830A1 (ja) * 2006-04-14 2007-10-25 Showa Denko K.K. 半導体発光素子、半導体発光素子の製造方法およびランプ

Also Published As

Publication number Publication date
US8436396B2 (en) 2013-05-07
WO2009142246A1 (ja) 2009-11-26
KR20110006714A (ko) 2011-01-20
CN102037576A (zh) 2011-04-27
KR101201035B1 (ko) 2012-11-14
US20110068349A1 (en) 2011-03-24
JP2009283551A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
CN102037576B (zh) 半导体发光元件及其制造方法、灯
US8487344B2 (en) Optical device and method of fabricating the same
JP5522032B2 (ja) 半導体発光素子及びその製造方法
CN102017082B (zh) Ⅲ族氮化物半导体元件及其制造方法、ⅲ族氮化物半导体发光元件及其制造方法和灯
US8502254B2 (en) Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp
CN102484177B (zh) 半导体发光元件的制造方法、灯、电子设备和机械装置
CN102246326B (zh) 半导体发光元件
CN101506946B (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯
CN101874306A (zh) Ⅲ族氮化物半导体发光元件及其制造方法以及灯
WO2011055664A1 (ja) 半導体発光素子および半導体発光素子の製造方法
CN101331617A (zh) 氮化镓系化合物半导体发光元件
JPWO2008136504A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN102113140A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
US20080142810A1 (en) Self assembled controlled luminescent transparent conductive photonic crystals for light emitting devices
JP2008153603A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4912843B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法
WO2010100900A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010238802A (ja) 半導体発光素子、電極構造、半導体発光素子の製造方法、電極構造の製造方法
JP5246079B2 (ja) 半導体素子の製造方法
JP2010147097A (ja) 半導体素子および半導体素子の製造方法
CN101517759A (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法以及ⅲ族氮化物化合物半导体发光元件和灯
JP5636693B2 (ja) 半導体素子の製造方法
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
CN101542756A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
JP2011086855A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130226

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130226

Address after: Aichi

Applicant after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Showa Denko K. K.

C14 Grant of patent or utility model
GR01 Patent grant