WO2021124006A1 - 無機発光素子、半導体装置、無機発光素子の作製方法 - Google Patents

無機発光素子、半導体装置、無機発光素子の作製方法 Download PDF

Info

Publication number
WO2021124006A1
WO2021124006A1 PCT/IB2020/061571 IB2020061571W WO2021124006A1 WO 2021124006 A1 WO2021124006 A1 WO 2021124006A1 IB 2020061571 W IB2020061571 W IB 2020061571W WO 2021124006 A1 WO2021124006 A1 WO 2021124006A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
insulator
oxide
conductor
light emitting
Prior art date
Application number
PCT/IB2020/061571
Other languages
English (en)
French (fr)
Inventor
種村和幸
馬場晴之
福留貴浩
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to KR1020227023234A priority Critical patent/KR20220117889A/ko
Priority to JP2021565149A priority patent/JPWO2021124006A1/ja
Priority to US17/779,697 priority patent/US20220416124A1/en
Priority to CN202080082911.7A priority patent/CN114762132A/zh
Publication of WO2021124006A1 publication Critical patent/WO2021124006A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Definitions

  • One aspect of the present invention relates to a metal nitride film and a semiconductor device using a metal nitride film formed on the metal oxynitride film. Further, one aspect of the present invention relates to an inorganic light emitting device, a lighting device, a display device, an electronic device, and a semiconductor device using the metal nitride film.
  • the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics.
  • a semiconductor device such as a transistor, a semiconductor circuit, an arithmetic unit, and a storage device are one aspect of the semiconductor device.
  • display devices liquid crystal display devices, light emission display devices, etc.
  • projection devices lighting devices
  • electro-optical devices power storage devices
  • storage devices semiconductor circuits
  • imaging devices communication devices
  • electronic devices etc.
  • One aspect of the present invention is not limited to the above technical fields.
  • One aspect of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method. Also, one aspect of the invention relates to a process, machine, manufacture, or composition of matter.
  • Nitride semiconductors containing Group 13 elements are known as constituent materials for inorganic light emitting devices, power semiconductor devices, and communication devices.
  • Patent Document 1 discloses a method for producing a nitride semiconductor.
  • Patent Document 2 discloses a semiconductor material having a metal oxynitride containing indium, gallium, and zinc.
  • an epitaxial growth method is known as one of the methods for forming an in-plane oriented thin film (also referred to as a single crystal thin film).
  • the in-plane orientation refers to the regularity of the crystal orientation in the horizontal direction with respect to the substrate.
  • Patent Document 3 discloses a method of forming a single crystal InGaO 3 (ZnO) 5 thin film by a reactive solid phase epitaxial method.
  • Patent Document 1 In the method for producing a nitride semiconductor disclosed in Patent Document 1, it is produced by using a pulsed laser deposition (PLD) method.
  • the PLD method is a film forming method using laser ablation and requires a laser and an optical system. Further, there is a problem that a large difference in the deposition rate of the thin film occurs between the front surface of the plasma (plume) induced by the laser irradiation and the other portion. Therefore, it is difficult to produce a large number of thin films by using the PLD method.
  • the state of the metal oxynitride disclosed in Patent Document 2 is an amorphous state in which the bonds between atoms are disordered. Since the metal oxynitride in the amorphous state has a void or a low density region, there is a problem that the stability of the metal oxynitride becomes low.
  • the metal oxynitride used in a semiconductor device or the like preferably has high crystallinity. In particular, the metal oxynitride is preferably in-plane oriented.
  • the substrate is heated to 1000 ° C. or higher before the InGaO 3 (ZnO) 5 thin film is formed, and after the thin film is formed, the substrate is heated to 1000 ° C. or higher.
  • a high temperature treatment such as performing a heat diffusion treatment at a temperature of 1300 ° C. or higher is required.
  • it is necessary to provide an epitaxially grown ZnO thin film on the substrate.
  • the high temperature means, for example, a temperature of 700 ° C. or higher
  • the low temperature means, for example, a temperature of 600 ° C. or lower.
  • one aspect of the present invention is to provide an inorganic light emitting element or the like using a metal nitride film formed by epitaxially growing on a metal nitride film. Another object of one aspect of the present invention is to increase the productivity of an inorganic light emitting device or the like using a metal nitride film. Another object of the present invention is to provide a method for forming a metal oxynitride film by epitaxially growing it at a low temperature. Another object of the present invention is to provide a method for forming a metal oxynitride film by epitaxially growing the metal oxynitride film before and after forming the metal oxynitride film without performing high temperature treatment. To do. Another object of the present invention is to provide a method for forming a metal nitride film on a metal oxynitride film by epitaxially growing the metal nitride film without performing high temperature treatment.
  • the inorganic light emitting element has a first film (metal nitride film) and a second film (metal nitride film).
  • the first film has indium and oxygen, and the second film has gallium and nitrogen.
  • the second membrane has a wurtzite type structure.
  • the first film can function as a cathode electrode of the inorganic light emitting device.
  • the first film preferably further contains gallium, zinc, and nitrogen.
  • the semiconductor device has an inorganic light emitting element, a transistor, and a capacitance.
  • the inorganic light emitting element has a first film (metal oxynitride film) and a second film (metal nitride film).
  • the first film has indium and oxygen
  • the second film has gallium and nitrogen.
  • the second membrane has a wurtzite type structure.
  • One of the capacitance electrodes is formed above the second film of the inorganic light emitting device, and a transistor is formed above the other of the capacitance electrodes.
  • One of the capacitance electrodes has a function of reflecting the light emitted by the inorganic light emitting element, and the inorganic light emitting element can emit light through the first film. Further, it is preferable that the transistor has a metal oxide in the semiconductor layer, and the semiconductor layer of the transistor has indium, gallium, zinc, and oxygen.
  • the first film can be epitaxially grown by introducing a gas containing nitrogen gas onto the substrate and using an oxide target by a sputtering method.
  • the first film is preferably an in-plane oriented film.
  • the oxide target contains zinc and is conductive.
  • the substrate during film formation of the first film is 80 ° C. or higher and 500 ° C. or lower, and the flow rate of nitrogen gas is 50% or higher and 100% or lower of the total flow rate of the gas.
  • the oxide target preferably further contains indium and gallium.
  • the substrate is preferably a single crystal yttria-stabilized zirconia (YSZ) substrate, and the plane orientation of the substrate is preferably (111).
  • the substrate is preferably a single crystal a-plane sapphire substrate, and the plane orientation of the substrate is preferably (110).
  • the second film can be epitaxially grown by introducing a gas containing nitrogen gas onto the first film and using a nitride target by a sputtering method.
  • the second film is preferably an in-plane oriented film.
  • the nitride target contains gallium and nitrogen and is conductive.
  • the substrate during the film formation of the metal nitride film is 80 ° C. or higher and 500 ° C. or lower, and the flow rate of nitrogen gas is 80% or higher and 100% or lower of the total flow rate of the gas.
  • the first film and the second film have diffraction peaks showing 6-fold symmetry. It is preferable to be observed. Further, regarding the in-plane orientation, it is assumed that the smaller the full width at half maximum (sometimes referred to as ⁇ ) of the ⁇ scan in X-ray diffraction, the better the in-plane orientation.
  • an inorganic light emitting element or the like using a metal nitride film formed by epitaxially growing on a metal nitride film. Further, according to one aspect of the present invention, it is possible to increase the productivity of an inorganic light emitting device or the like using a metal nitride film. Further, according to one aspect of the present invention, it is possible to provide a method for forming a metal oxynitride film by epitaxially growing it at a low temperature.
  • one aspect of the present invention it is possible to provide a method for forming a metal oxynitride film by epitaxially growing the metal oxynitride film before and after the film formation without performing high temperature treatment. Further, one aspect of the present invention can provide a method of forming a metal nitride film on a metal oxynitride film by epitaxially growing the metal nitride film without performing high temperature treatment.
  • FIG. 1A is a diagram illustrating a metal oxynitride film epitaxially grown on a substrate.
  • FIG. 1B is a diagram illustrating a crystal plane of a crystal contained in the metal oxynitride film.
  • FIG. 1C is a diagram illustrating the atomic arrangement of the crystal.
  • FIG. 2 is a diagram illustrating a metal oxynitride film epitaxially grown on a substrate.
  • FIG. 3 is a diagram illustrating a range of atomic number ratios of metals constituting the oxide target.
  • FIG. 4 is a schematic diagram illustrating a sputtering apparatus.
  • FIG. 5 is an experimental layout diagram in X-ray measurement. 6A to 6C are diagrams for explaining the polar figure and the intensity distribution obtained by the pole measurement.
  • FIG. 7 is a diagram showing a configuration example of the inorganic light emitting device.
  • FIG. 8 is a diagram showing a configuration example of the display device.
  • 9A and 9B are diagrams showing a configuration example of a transistor.
  • 10A to 10C are diagrams showing a configuration example of a transistor.
  • 11A to 11C are diagrams showing a configuration example of a transistor.
  • FIG. 12 is a diagram showing a configuration example of the display device.
  • 13A to 13C are diagrams showing a configuration example of a display device.
  • FIG. 14 is a diagram showing a configuration example of the display device.
  • 15A and 15B are diagrams showing a configuration example of an electronic device.
  • 16A to 16E are diagrams showing a configuration example of an electronic device.
  • FIG. 17 is a diagram showing the results of X-ray analysis on the sample of the example.
  • the size, layer thickness, or area may be exaggerated for clarity. Therefore, it is not necessarily limited to that scale.
  • the drawings schematically show ideal examples, and are not limited to the shapes or values shown in the drawings. For example, in an actual manufacturing process, layers, resist masks, and the like may be unintentionally reduced due to processing such as etching, but they may not be reflected in the figure for ease of understanding. Further, in the drawings, the same reference numerals may be used in common between different drawings for the same parts or parts having similar functions, and the repeated description thereof may be omitted. Further, when referring to the same function, the hatch pattern may be the same and no particular sign may be added.
  • a top view also referred to as a "plan view”
  • a perspective view the description of some components may be omitted.
  • some hidden lines may be omitted.
  • X and Y are connected, the case where X and Y are electrically connected and the case where X and Y function. It is assumed that the case where X and Y are directly connected and the case where X and Y are directly connected are disclosed in the present specification and the like. Therefore, it is not limited to a predetermined connection relationship, for example, a connection relationship shown in a figure or a sentence, and a connection relationship other than the connection relationship shown in the figure or the sentence is also disclosed in the figure or the sentence.
  • X and Y are assumed to be objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • a transistor is an element having at least three terminals including a gate, a drain, and a source. It also has a region (hereinafter, also referred to as a channel forming region) in which a channel is formed between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode). A current can flow between the source and the drain through the channel formation region.
  • the channel forming region means a region in which a current mainly flows.
  • source and drain functions may be interchanged when transistors with different polarities are used or when the direction of current changes during circuit operation. Therefore, in the present specification and the like, the terms source and drain may be used interchangeably.
  • the term “insulator” can be paraphrased as an insulating film.
  • the term “conductor” can be paraphrased as a conductive film.
  • the term “semiconductor” can be paraphrased as a semiconductor film or a semiconductor layer.
  • parallel means a state in which two straight lines are arranged at an angle of -10 ° or more and 10 ° or less. Therefore, the case of ⁇ 5 ° or more and 5 ° or less is also included.
  • substantially parallel means a state in which two straight lines are arranged at an angle of ⁇ 30 ° or more and 30 ° or less.
  • vertical means a state in which two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 ° or more and 95 ° or less is also included.
  • substantially vertical means a state in which two straight lines are arranged at an angle of 60 ° or more and 120 ° or less.
  • the crystal plane is represented by using the Miller index.
  • the Miller index is indicated by three integers in parentheses.
  • the direction in which the crystal planes are arranged is called the crystal orientation.
  • the crystal orientation is indicated by three integers in square brackets.
  • (111) is used to represent the crystal plane
  • [111] is used to represent the crystal orientation.
  • a notation called the Miller-Bravais index may be used.
  • the plane index of the hexagonal lattice is represented by (hkill) using four integers (h, k, i, l).
  • i ⁇ (h + k).
  • the hexagonal crystal plane is also expressed by the Miller index (hkl) using three integers.
  • the notation of the crystal plane, direction, and space group is crystallographically indicated by adding a bar to the number, but in the present specification and the like, due to the limitation of the application notation, instead of adding a bar above the number, the number is added. It may be expressed by adding- (minus sign) in front of it.
  • the crystal plane appearing on the surface of the single crystal substrate may be referred to as the plane orientation of the single crystal substrate.
  • the lattice points (also referred to as reciprocal lattice points) in the reciprocal lattice corresponding to the crystal plane are expressed by an exponent without parentheses.
  • Metal nitrides containing metals and nitrogen are attracting attention as semiconductor materials and insulating materials used in semiconductor devices.
  • the metal nitride used in a semiconductor device preferably has few impurities and defects and high stability.
  • the crystallinity of the metal nitride is high when there are few impurities and defects of the metal nitride.
  • the high stability of the metal nitride means that it is difficult to react with the material in contact with the metal nitride due to heat generated by the operation of the semiconductor device, the crystallinity of the metal nitride does not change, or the metal nitride is said to be stable. It means that defects are unlikely to occur in metal nitride.
  • the reliability of the semiconductor device can be improved.
  • a metal oxynitride film can be provided as a buffer layer between the substrate and the metal nitride in order to produce a highly crystalline metal nitride film with few impurities and defects.
  • Impurities in metal oxynitride refer to, for example, other than the main components constituting the metal oxynitride.
  • elements having a concentration of less than 0.1 atomic% can be said to be impurities.
  • the element include hydrogen, silicon, boron, phosphorus, carbon, and transition metals other than the main components constituting the metal oxynitride.
  • the defects in the metal oxynitride are lattice defects, and the lattice defects include, for example, point defects such as oxygen deficiency and nitrogen deficiency, line defects such as dislocations, and surface defects such as grain boundaries. ..
  • defects in metal oxynitride include void defects such as voids.
  • the thin film includes an in-plane oriented thin film, an oriented thin film, a non-oriented thin film (polycrystalline thin film), an amorphous thin film (amorphous thin film), and the like from the viewpoint of crystallinity.
  • the oriented thin film is a thin film in which at least one crystal axis is aligned in a specific direction in the crystals contained in the thin film.
  • the in-plane oriented thin film is a thin film in which the three crystal axes are aligned in specific directions in the crystals contained in the thin film.
  • the metal oxynitride thin film used for semiconductor devices and the like preferably has orientation, and more preferably an in-plane oriented metal oxynitride thin film.
  • the in-plane oriented metal oxynitride thin film has a dense structure with few impurities and defects. Therefore, by using an in-plane oriented metal oxynitride thin film for a semiconductor device or the like, the reliability of the semiconductor device or the like can be improved.
  • Epitaxial growth is known as a method for forming an in-plane oriented thin film.
  • Epitaxial growth means that crystals constituting a thin film grow on a single crystal substrate with a constant crystal orientation relationship.
  • the growth of a crystal having the same lattice constant as the crystal of the substrate on a single crystal substrate using the same material as the substrate is called homoepitaxial growth.
  • the growth of a crystal on a single crystal substrate using a material different from the substrate or a material having a lattice constant different from the lattice constant of the crystal possessed by the substrate is called heteroepitaxial growth.
  • Heteroepitaxial growth is possible by selecting a material having a small lattice mismatch with respect to the crystals of the substrate, or providing a layer (also referred to as a buffer layer) for relaxing the lattice strain between the substrate and the thin film.
  • the epitaxial growth method includes a solid phase epitaxial growth (SPE: Solid Phase Epitaxy) method, a liquid phase epitaxial growth (LPE: Liquid Phase Epitaxy) method, and a vapor phase epitaxial growth (VPE: Vapor Phase Epitaxy) method.
  • SPE Solid Phase Epitaxy
  • LPE Liquid Phase Epitaxy
  • VPE Vapor Phase Epitaxy
  • the SPE method is a method in which a material deposited on the surface of a substrate is heated by irradiation with an electron beam or the like to change the material into the same crystal structure as the crystal of the substrate.
  • the LPE method is a method of precipitating a crystal portion on the surface of a substrate from a supersaturated solution.
  • the VPE method is a method of depositing components in the gas phase on the surface of the substrate. Examples of the VPE method include a pulsed laser deposition (PLD) method, an atomic layer deposition (ALD) method, and a molecular beam epitaxy (MBE) method.
  • PLD pulsed laser deposition
  • ALD atomic layer deposition
  • MBE molecular beam epitaxy
  • the MBE method is a method in which an element or a material containing an element constituting a target crystal is heated and evaporated in an ultra-high vacuum, and the crystal is deposited on a heated substrate.
  • the thin film is formed at a high temperature
  • the thin film is formed and then heat-treated at a high temperature (for example, 1000 ° C. or higher), and the substrate surface is subjected to the film formation before the thin film is formed.
  • Flattening treatment may be performed, one or more buffer layers may be provided on the substrate, or a substrate having a similar lattice constant or coefficient of thermal expansion may be selected. Examples of the flattening treatment of the substrate surface include heat treatment of the substrate at a high temperature.
  • the metal oxynitride film is epitaxially grown at a low temperature.
  • a gas is introduced into a reaction chamber on a single crystal substrate, and a metal oxynitride film is epitaxially grown by a sputtering method.
  • an in-plane oriented film can be formed by epitaxial growth.
  • the crystal structure of the metal oxynitride film to be epitaxially grown is preferably a hexagonal crystal structure.
  • the wurtzite type structure is particularly preferable.
  • the wurtzite type structure has a crystal orientation relationship capable of epitaxial growth with respect to a cubic system (for example, a diamond structure, a fluorite type structure, a sphalerite type structure, etc.).
  • a cubic system for example, a diamond structure, a fluorite type structure, a sphalerite type structure, etc.
  • the [111] direction of the cubic crystal and the [001] direction of the wurtzite type structure have a crystal orientation relationship capable of epitaxial growth.
  • the crystal structure of the metal oxide thin film to be epitaxially grown is a cubic crystal structure.
  • a bixbyite (C-type rare earth type) structure is particularly preferable.
  • the cubic system has a crystal orientation relationship capable of epitaxial growth with respect to the hexagonal system.
  • a metal nitride film having a hexagonal crystal structure can be formed. It can be easily epitaxially grown on the metal oxide thin film having a cubic crystal structure.
  • an insulator substrate such as a sapphire substrate or a stabilized zirconia substrate (yttria-stabilized zirconia (YSZ) substrate, etc.) can be used.
  • YSZ substrate having a plane orientation of (111) or an a-plane sapphire substrate having a plane orientation of (110) can be used as the substrate.
  • a YSZ substrate or an a-plane sapphire substrate for the substrate, it becomes easy to form an in-plane oriented metal oxynitride thin film having crystals having a wurtzite structure.
  • a substrate such as silicon, germanium, silicon carbide, gallium nitride, gallium arsenide, indium phosphide, or zinc oxide may be used.
  • the difference also referred to as lattice mismatch
  • lattice mismatch the difference between the lattice constant of the epitaxially grown thin film crystal and the lattice constant of the substrate crystal
  • Lattice mismatch ⁇ a is the lattice constant a e of the crystal thin film epitaxially grown, the lattice constant a s of the substrate crystal, using, is calculated from the following equation (1).
  • the lattice mismatch between the metal oxynitride film to be epitaxially grown and the single crystal substrate is preferably 15% or less, more preferably 10% or less. This makes it possible to facilitate epitaxial growth of the metal oxynitride film on the single crystal substrate.
  • a metal oxynitride film having a crystal having a wurtzite structure is epitaxially grown on a cubic single crystal substrate, for example, the substrate is in the [111] direction, and the metal oxynitride film is It is the [001] direction, and the crystal orientation is different. Therefore, a s a by root 2 times the value of 2 minutes lattice constant of the crystal of the substrate, it is possible to calculate the degree of lattice mismatch. Specifically, when a YSZ substrate having a lattice constant in the a-axis direction of about 0.51 nm is used as the single crystal substrate, the distance between the closest adjacent atoms as seen from the [111] direction is about the minimum.
  • the lattice constant of the crystal of the metal oxynitride film in the a-axis direction is preferably 0.31 nm or more and 0.41 nm or less, and 0.32 nm or more and 0.40 nm. The following is more preferable.
  • the metal nitride film is epitaxially grown on the metal oxynitride film or the metal oxide film at a low temperature.
  • a gas is introduced into the reaction chamber on the metal nitride film described above, and the metal nitride film is epitaxially grown by a sputtering method. Let me.
  • an in-plane oriented film can be formed by epitaxial growth.
  • the crystal structure of the metal nitride film to be epitaxially grown is preferably a hexagonal crystal structure.
  • the wurtzite type structure is particularly preferable. Since the epitaxially grown metal oxynitride film has a wurtzite structure, it is easy to grow a metal nitride film having a wurtzite structure on the metal oxynitride film.
  • a metal nitride film epitaxially grown on a YSZ substrate having a plane orientation of (111) or an a-plane sapphire substrate having a plane orientation of (110) has a plane orientation of (111).
  • the crystallinity is higher than that of the metal nitride film epitaxially grown on the YSZ substrate or the a-plane sapphire substrate having a plane orientation of (110).
  • high temperature conditions are generally required for epitaxial growth, this method does not require high temperature conditions for epitaxial growth.
  • the metal oxynitride film can be easily formed by using a sputtering method.
  • the metal oxynitride film functions as a good buffer layer for alleviating the lattice mismatch between the substrate and the metal nitride film.
  • the metal nitride film and the metal nitride film are used as a semiconductor device, it is preferable that the metal nitride film has high crystallinity.
  • the metal nitride film has at least an n-type clad layer, an active layer, and a p-type clad layer. Therefore, since the metal nitride film is laminated, it is preferable that the metal nitride film on the buffer layer has higher crystallinity than the buffer layer. By increasing the crystallinity, the uniformity such as the carrier concentration in the metal nitride film is improved, and the electrical characteristics are improved. Further, by increasing the crystallinity, the withstand voltage of the inorganic light emitting device and the reliability with respect to the current can be improved.
  • the metal nitride film and the metal nitride film will be described in detail.
  • the metal nitride film and the semiconductor device using the metal nitride film are not limited to the display element and the display device.
  • the semiconductor device it can be applied to a projection device, a lighting device, an electro-optical device, a power storage device, a storage device, a semiconductor circuit, an image pickup device, a communication device, an electronic device, or the like.
  • FIG. 1A shows a schematic diagram of a structure containing a metal oxynitride film epitaxially grown on a single crystal substrate.
  • FIG. 1A is a schematic view of a structure in which a metal oxynitride film 20 is formed on a single crystal substrate 10.
  • FIG. 1A illustrates the case where the metal oxynitride film 20 has crystals 20a having a wurtzite type structure.
  • the metal oxynitride film 20 so that the c-axis ([001] direction) of the crystal 20a of the wurtzite type structure coincides with the normal direction of the surface of the single crystal substrate 10. Grows epitaxially.
  • the c-axis ([001] direction) of the crystal contained in the film coincides with the normal direction of the substrate surface of the single crystal.
  • a film epitaxially grown by the production method of one aspect may be referred to as a c-axis epitaxial film.
  • the normal direction may be rephrased as the vertical direction.
  • FIG. 1B shows typical crystal planes ((001) plane and (101) plane) of the wurtzite type structure.
  • the (001) plane of the wurtzite type structure shown in FIG. 1B is a plane parallel to the surface of the single crystal substrate 10.
  • FIG. 1C shows the atomic arrangement in the wurtzite type structure.
  • Arrangement X1 in FIG. 1C is an arrangement of metal atoms
  • arrangement X2 is an arrangement of oxygen atoms or nitrogen atoms.
  • the arrangement X1 may be the arrangement of oxygen atoms or nitrogen atoms
  • the arrangement X2 may be the arrangement of metallic acid atoms.
  • the sputtering target used in the sputtering method is preferably an oxide target containing zinc, and more preferably an oxide target containing at least one of indium and gallium and zinc.
  • the oxide target include zinc oxide target, indium zinc oxide (In-Zn oxide) target, gallium zinc oxide (Ga-Zn oxide) target, and indium gallium zinc oxide (In-Ga-Zn oxide) oxidation.
  • Object A target or the like can be used.
  • an indium gallium zinc oxide target may be used as the oxide target.
  • the crystal structures of indium nitride, gallium nitride, and zinc oxide are all wurtzite type structures.
  • the oxide target by forming a film using the oxide target, it becomes easy to form a thin film of metal oxynitride having a crystal having a wurtzite type structure and oriented in-plane. Even when the oxide target that is not of the wurtzite type is used, the formed thin film may have a wurtzite type structure.
  • the sputtering target used in the sputtering method is preferably an oxide target containing indium, and more preferably an oxide target containing indium and tin.
  • the oxide target for example, an indium oxide target or an indium tin oxide (ITO: Indium Tin Oxide) target can be used.
  • ITO Indium Tin Oxide
  • the crystal structures of indium oxide and indium tin oxide are both bixbyite (C-type rare earth type) structures. Therefore, by forming a film using the oxide target, it becomes easy to form a thin film of a metal oxide having a big bite-type structure and in-plane orientation.
  • FIG. 2 shows a schematic view of a structure including a metal nitride film 30 epitaxially grown on a metal nitride film 20 having a wurtzite structure.
  • the metal nitride film 30 has crystals 30a having a wurtzite type structure. Since the (001) plane of the wurtzite type structure of the metal nitride film 20 is parallel to the crystal plane on which the metal nitride film 30 grows epitaxially, the crystaltability of the metal nitride film 30 is improved. ..
  • the metal nitride film 30 preferably contains at least Group 13 elements and Group 15 elements.
  • FIG. 3 is a diagram showing the atomic number ratios of indium, gallium, and zinc contained in the oxide target. Note that FIG. 3 does not show the atomic number ratio of oxygen. Further, the respective terms of the atomic number ratios of indium, gallium, and zinc possessed by the oxide target are [In], [Ga], and [Zn].
  • [Ga]: [Zn] (1 + ⁇ ): (1- ⁇ ): A line having an atomic number ratio of 2
  • [In]: [Ga]: [Zn] (1 + ⁇ ): (1- ⁇ ) ):
  • a line having an atomic number ratio of 3 and a line having an atomic number ratio of [In]: [Ga]: [Zn] (1 + ⁇ ): (1- ⁇ ): 4.
  • Region A shown in FIG. 3 shows an example of a preferable range of atomic number ratios of indium, gallium, and zinc contained in the oxide target.
  • the sputtering target used in the above sputtering method is not limited to the oxide target, but may be an oxynitride target.
  • an oxynitride target for example, an indium gallium zinc oxynitride (In-Ga-Zn oxynitride) target, an indium gallium oxynitride (In-Ga oxynitride) target, or the like can be used.
  • the substrate temperature during film formation of the metal oxynitride film is preferably room temperature (25 ° C.) or higher and 500 ° C. or lower, more preferably 80 ° C. or higher and 400 ° C. or lower, and 150 ° C. or higher and 350 ° C. or lower. It is more preferable to have. Since the film can be formed at a substrate temperature of 500 ° C. or lower, the productivity of a semiconductor device or the like using the metal oxynitride film can be increased.
  • a gas containing nitrogen gas as the gas to be introduced into the reaction chamber during the film formation of the metal oxynitride film.
  • a nitrogen gas, a mixed gas of nitrogen gas and oxygen gas, a mixed gas of nitrogen gas and a rare gas (argon, helium, etc.) as the gas.
  • the flow rate of the nitrogen gas is preferably 50% or more and 100% or less, more preferably 70% or more and 100% or less, and further preferably 85% or more and 100% or less of the total flow rate of the gas.
  • FIG. 4 is a cross-sectional view illustrating the film forming chamber 201 included in the sputtering apparatus 200.
  • the film forming chamber 201 shown in FIG. 4 has a substrate holder 202, a sputtering target 204, a backing plate 205, and a magnet unit 206.
  • the magnet unit 206 may be provided with one or more (for example, magnet unit 206a, magnet unit 206b). Further, the magnet unit 206 may be fixed or have a swing mechanism.
  • the sputtering target 204 is arranged and fixed on the backing plate 205. Further, the magnet unit 206 is arranged under the sputtering target 204 via the backing plate 205.
  • the film forming chamber 201 has an intake port 210a and an exhaust port 210b for supplying a gas (also referred to as a film forming gas).
  • a gas also referred to as a film forming gas.
  • the film forming gas is given to the film forming chamber 201 through the intake port 210a, and the film forming gas is exhausted through the exhaust port 210b.
  • FIG. 4 shows an example in which the magnet unit 206a and the magnet unit 206b are provided.
  • the magnet unit 206a and the magnet unit 206b have a swing mechanism, the magnet unit 206a has a swing range 207a, and the magnet unit 206b has a swing range 207b.
  • the magnet unit 206a and the magnet unit 206b can form a uniform film by swinging the range in which the sputtering target 204 is arranged.
  • the magnet unit 206a or the magnet unit 206b may be oscillated with a beat of 0.1 Hz or more and 1 kHz or less (which may be paraphrased as a rhythm, a beat, a pulse, a frequency, a period, a cycle, or the like).
  • the magnetic field received by the sputtering target 204 is determined by the voltage V2 applied to the substrate holder 202 and the voltage V1 applied to the backing plate 205. Further, the magnetic field received by the sputtering target 204 changes with the swing of the magnet unit 206. Since the region where the magnetic field is strong is the high-density plasma region, the sputtering phenomenon of the sputtering target 204 is likely to occur in the vicinity thereof. When the sputtering target 204 contains multiple elements, the magnetic field strength given from the magnet unit 206a to the sputtering target 204 can be different from the magnetic field strength given from the magnet unit 206b to the sputtering target 204. Elements corresponding to the magnetic field strength are formed on the substrate 203.
  • FIG. 4 shows an example in which a parallel plate type sputtering apparatus is used
  • the method for forming a metal oxynitride film according to the present embodiment is not limited to this.
  • a metal oxynitride film may be formed by using a facing target type sputtering apparatus.
  • the sputtering method enables film formation at a low temperature, it is possible to increase the productivity of semiconductor devices and the like using the metal oxynitride film.
  • a method for forming a metal oxynitride film by epitaxially growing it at a low temperature it is possible to provide a method for forming a metal oxynitride film by epitaxially growing the metal oxynitride film before and after the film formation without performing high temperature treatment.
  • one aspect of the present invention can provide a method of forming a metal nitride film on a metal oxynitride film by epitaxially growing the metal nitride film without performing high temperature treatment.
  • the present invention it is possible to provide a semiconductor device or the like using a metal nitride film formed by epitaxially growing on a metal nitride film. Further, according to one aspect of the present invention, the productivity of a semiconductor device or the like using a metal nitride film can be increased.
  • the evaluation of epitaxial growth can be performed during the film formation of the thin film or after the film formation of the thin film, depending on the evaluation method.
  • Examples of the method for evaluating epitaxial growth performed during the formation of a thin film include reflection high-energy diffraction (RHEED) and surface light absorption method (SPA: Surface Photoabsorption).
  • RHEED reflection high-energy diffraction
  • SPA Surface Photoabsorption
  • the epitaxial growth (crystallism and orientation) of the formed thin film is determined by the reciprocal space mapping (Reciprocal Space) in the transmission electron microscope (TEM: Transmission Electron Microscope) and the X-ray diffraction (XRD) method. Mapping), pole point measurement ( ⁇ scan), Out-of-Plane measurement, In-Plane measurement, and the like can be combined and evaluated.
  • reciprocal space mapping Reciprocal Space
  • TEM Transmission Electron Microscope
  • XRD X-ray diffraction
  • the reciprocal lattice space is a space composed of the basic vectors of the reciprocal lattice space (also called the reciprocal lattice vector), and reflects the periodicity of the real space.
  • the reciprocal lattice vector b j has a relationship with the basic vector ai of the real space lattice by the following mathematical formula (1). That is, the plane defined in the crystal in real space is treated as a lattice point in the reciprocal lattice.
  • the epitaxially grown thin film has small variation in crystal orientation of the crystals constituting the thin film, that is, has high orientation. Therefore, when the reciprocal lattice space map is acquired for the epitaxially grown thin film, the intensity of the observed spot is high and the full width at half maximum (FWHM) of the spot is small. On the other hand, when a reciprocal lattice space map is acquired for a thin film having a large variation in crystal orientation of crystals, that is, a thin film having low orientation, the intensity of the observed spot is low and the full width at half maximum of the spot is large. From the above, the crystallinity and orientation of the thin film can be evaluated by acquiring the reciprocal lattice space map.
  • FIG. 5 when the X-ray analyzer is viewed from above, the direction in which the X-ray source source, the sample sample, and the detector detector are arranged in a row is defined as the ⁇ axis. Further, when the X-ray analyzer is viewed from above, the direction perpendicular to the ⁇ axis is defined as the ⁇ axis. Further, the direction perpendicular to the ⁇ axis and the ⁇ axis is defined as the ⁇ axis. That is, the ⁇ -axis is parallel to the direction in which the X-ray analyzer is viewed from above.
  • the axis defined as the ⁇ axis in the present specification may be the ⁇ axis depending on the device. Therefore, the ⁇ axis can be rephrased as the ⁇ axis.
  • the axis defined as the ⁇ axis in the present specification may be the ⁇ axis depending on the device. Therefore, the ⁇ axis can be rephrased as the ⁇ axis.
  • a two-dimensional detector may be used as the detector.
  • the two-dimensional detector has position information on the detection surface in the 2 ⁇ and ⁇ directions.
  • the detector detector shown in FIG. 5 imitates a two-dimensional detector. Unless otherwise specified, in the present specification, a value using CuK ⁇ ray (wavelength: 0.15418 nm) as an X-ray source is used.
  • Pole measurement is a method of measuring the distribution of diffraction intensity by rotating a sample in all directions while keeping the positions (angles) of the X-ray source and the detector constant.
  • an analysis of scanning a predetermined crystal plane with respect to a sample in the ⁇ direction is called a ⁇ scan
  • an analysis in which the full width at half maximum (sometimes called ⁇ ) in the ⁇ scan is small is considered to have good in-plane orientation.
  • this in-plane orientation may be paraphrased as crystalline in the specification.
  • FIG. 6A shows a polar figure.
  • the center P0 of the polar figure has an angle ⁇ of 0 °
  • the outer circumference P1 of the polar figure has an angle ⁇ of 90 °.
  • the straight line extending straight upward from the center P0 of the polar figure toward the outer circumference P1 of the polar figure has an angle ⁇ of 0 ° and is the same as the straight line.
  • the angle formed by the straight line extending from the center P0 of the polar figure toward the outer circumference P1 of the polar figure is an angle ⁇ .
  • FIG. 6A shows that the angle ⁇ becomes larger when rotated counterclockwise, but the present invention is not limited to this, and depending on the device or the like, the angle ⁇ becomes larger when rotated clockwise. It may be large.
  • the angle of the pole figure obtained by the pole measurement may not be obtained in the range of 0 ° or more and 90 ° or less.
  • the axis set to ⁇ in this specification may be set to ⁇ depending on the device. Therefore, ⁇ can be paraphrased as ⁇ .
  • the axis set to ⁇ in this specification may be set to ⁇ depending on the device. Therefore, ⁇ can be rephrased as ⁇ .
  • FIG. 6B and 6C show a schematic diagram of the diffraction intensity obtained by pole measurement.
  • FIG. 6B is a schematic diagram of the diffraction intensity when a spot-like intensity distribution is observed on concentric circles at an angle ⁇ (the circle indicated by the alternate long and short dash line in the figure), and
  • FIG. 6C shows a ring-shaped intensity. It is a schematic diagram of the diffraction intensity when the distribution is observed.
  • the (101) plane of the wurtzite type structure has 6-fold symmetry. That is, when a crystal having a wurtzite structure is formed and the pole point is measured on a c-axis epitaxial thin film, as shown in FIG. 6B, six spot-like intensity distributions (diffraction) are performed on concentric circles at a certain angle ⁇ . Peak) is observed. Therefore, when a thin film having a crystal having a wurtzite structure is epitaxially grown on the c-axis, a diffraction peak showing 6-fold symmetry is observed by pole measurement or ⁇ scan with respect to the (101) plane of the crystal of the thin film. Specifically, diffraction peaks are observed at intervals of about 60 ° on concentric circles with an angle of about 62 °.
  • a diffraction peak showing three-fold symmetry is observed in pole measurement or ⁇ scan on the (220) plane of a single crystal YSZ substrate. Specifically, diffraction peaks are observed at intervals of about 120 ° on concentric circles with an angle of about 35 °. Further, in the pole measurement or ⁇ scan on the (300) plane of the single crystal a-plane sapphire substrate, a diffraction peak showing double symmetry is observed. Specifically, diffraction peaks are observed at intervals of about 180 ° on concentric circles with an angle of about 30 °.
  • Out-of-plane measurement and In-plane measurement Measurements using the XRD method include Out-of-plane measurement and In-plane measurement.
  • Out-of-plane measurement is a method for evaluating a crystal plane parallel to the surface of a thin film
  • In-plane measurement is a method for evaluating a crystal plane perpendicular to the surface of a thin film.
  • a 0-dimensional detector may be used as the detector.
  • the metal oxynitride film includes, for example, an inorganic light emitting element, a light receiving element, a power semiconductor element, a semiconductor device, and the like. In particular, it is preferably used for an inorganic light emitting device.
  • the inorganic light emitting element includes an LED (Light Emitting Diode) and a micro LED.
  • FIG. 7 An example of the configuration of the inorganic light emitting device using the metal oxynitride film will be described with reference to FIG. 7.
  • an inorganic light emitting device having a double heterojunction will be described.
  • one aspect of the present invention is not limited to this, and an inorganic light emitting device having a quantum well junction may be used.
  • FIG. 7 is an inorganic light emitting element 100 using a metal nitride film formed on the metal nitride film according to one aspect of the present invention.
  • the inorganic light emitting device 100 includes a buffer layer formed of a substrate 10, a metal oxynitride film 20, an n-type clad layer 31, an active layer 32, and a p-type clad layer 33. It has an electrode 35 and an electrode 36.
  • the n-type clad layer 31, the active layer 32, and the p-type clad layer 33 can be formed of a metal nitride film.
  • a conductor 34 may be provided between the p-type clad layer 33 and the electrode 36.
  • the metal oxynitride film 20 has conductivity and functions as an electrode of the inorganic light emitting element 100.
  • the metal oxynitride film 20 is used as a cathode electrode, and the conductor 34 is used as an anode electrode.
  • the n-type clad layer 31, which is a metal nitride film, can obtain ohmic contact with the electrode 35 via the metal nitride film 20.
  • the p-type clad layer 33, which is a metal nitride film, can obtain ohmic contact with the electrode 36 via the conductor 34.
  • the active layer 32 is sandwiched between the n-type clad layer 31 and the p-type clad layer 33.
  • the active layer 32 electrons and holes combine to emit light. That is, the active layer 32 can be called a light emitting layer.
  • the n-type clad layer 31 preferably contains silicon, germanium, tin, or the like as the n-type dopant.
  • the p-type clad layer 33 preferably contains magnesium or the like as the p-type dopant.
  • the active layer 32 preferably contains indium, zinc, silicon, or the like.
  • the dopant added to the metal nitride film, the flow rate of the nitrogen gas introduced into the reaction chamber at the time of film formation, and the like can be adjusted.
  • the metal nitride film 20 can function as a buffer layer for epitaxially growing a thin film of metal nitride on the film. Therefore, the crystallinity of the n-type clad layer 31, the active layer 32, and the p-type clad layer 33 formed on the metal oxynitride film 20 can be enhanced.
  • the crystal structure of the metal nitride film is hexagonal like the metal oxynitride film 20, and is particularly a wurtzite type crystal structure.
  • a material such as gallium nitride or an indium / gallium nitride compound that forms a wurtzite crystal structure. ..
  • the metal oxynitride film 20 has a function as a buffer layer for hexagonal crystal growth and a function as an electrode.
  • the metal oxynitride film 20 as the buffer layer, it is easy to grow the n-type clad layer 31 or the active layer 32 epitaxially, and the crystallinity of the n-type clad layer 31 or the active layer 32 is increased. Therefore, the characteristics of the inorganic light emitting element such as luminous efficiency and durable life can be improved.
  • FIG. 8 is a diagram showing a configuration example of a semiconductor device.
  • the semiconductor device has an inorganic light emitting element, a transistor, and a capacitance. Therefore, in one aspect of the present invention, a configuration example in which the semiconductor device is applied to the pixels of the display device will be described.
  • the display device described in FIG. 8 can be applied to a lighting device. By using the inorganic light emitting device which is one aspect of the present invention, it is possible to manufacture a highly reliable display device having good luminous efficiency.
  • the pixel has an inorganic light emitting element 100, a transistor 92, and a capacity 95.
  • the inorganic light emitting element 100 is formed on the substrate 10 via the metal oxynitride film 20.
  • the inorganic light emitting device 100 is configured by forming an n-type clad layer 31, an active layer 32, a p-type clad layer 33, and a conductor 34 in this order on the metal oxynitride film 20.
  • a capacitance 95 is formed on the conductor 34, and a transistor 92 is formed on the capacitance 95.
  • the substrate 11 is provided on the back surface side of the substrate 10 on which the inorganic light emitting element 100 is formed via the functional layer 12.
  • the functional layer 12 preferably has one or both of a coloring layer and a color conversion layer that are different for each pixel.
  • the functional layer 12 is preferably arranged at a position where it overlaps with the pixels.
  • the functional layer 12 has a functional layer 12a to a functional layer 12c, and a region of the functional layer 12a to the functional layer 12c that overlaps with a pixel is determined by a light-shielding layer 13.
  • FIG. 8 shows an example in which a pixel has one transistor for the sake of brief explanation of the figure, but the number of transistors is not limited to one.
  • a plurality of transistors can be arranged at positions that overlap with the capacitance.
  • the transistor can also be arranged at a position where it overlaps with the inorganic light emitting element and the capacitance.
  • the pixel may have a configuration having a plurality of transistors.
  • the insulator 41 is formed so as to cover the inorganic light emitting element 100. Therefore, it is preferable that the insulator 41 is in contact with the conductor 34 and the metal oxynitride film 20.
  • the conductor 52 is formed on the insulator 41.
  • the conductor 52 functions as one of the electrodes having a capacity of 95.
  • the conductor 52 is electrically connected to the conductor 34 via the opening of the insulator 41 formed on the inorganic light emitting element 100. Further, the conductor 52 functions as a reflective film that reflects the light emitted by the inorganic light emitting element 100.
  • the insulator 43 is formed on the conductor 52.
  • the insulator 43 is preferably in contact with the insulator 41 and the metal oxynitride film 20.
  • the conductor 54 is formed on the insulator 43.
  • the conductor 54 functions as the other side of the electrode having a capacity of 95. Therefore, the capacity 95 is formed in a region where the conductor 54 overlaps with the conductor 52 via the insulator 43.
  • the insulator 47 is formed on the conductor 54.
  • the insulator 47 is preferably in contact with the insulator 43. Further, the insulator 47 is preferably a colored layer. The colored layer preferably reduces the transmission of light emitted by the inorganic light emitting element 100.
  • the conductor 52 and the conductor 54 include a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, silver, copper, chromium, neodymium, and scandium, or a metal nitride containing the above-mentioned elements as components.
  • a film (tantallum nitride film, titanium nitride film, molybdenum nitride film, tungsten nitride film) or the like can be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon oxide are added. It is also possible to apply a conductive material such as indium tin oxide. It is preferable to use a metal film having high reflectance (aluminum, an alloy containing aluminum, silver, etc.) for the conductor 52.
  • the inorganic light emitting element 100 emits light L1 to light L5 as an example.
  • the light L1 emitted by the inorganic light emitting element 100 can contribute to the display.
  • the light L2 to the light L5 are light emitted in the direction of the capacity 95.
  • One of the electrodes having a capacity of 95 serves as a reflective film and the light L2 is emitted from the display surface.
  • the light L3 reflected by the reflective film reduces the light emitted to the display surface by the light-shielding layer 13. By having the light-shielding layer 13, it is possible to prevent the light L3 reflected by the reflective film from being emitted through the functional layer 12b of the adjacent pixel.
  • the insulator 47 can maintain the purity and brightness of the light emitted by the pixel and reduce the influence of the light emitted by the other pixels.
  • the upper surface of the insulator 47 is preferably flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve the flatness.
  • CMP chemical mechanical polishing
  • the insulator 49 and the insulator 61 are laminated on the insulator 47 in this order. Further, a transistor 92 is provided above the insulator 49. An insulator 81 is provided above the transistor 92. A BEOL (Back end of line) region is provided above the transistor 92 to form the wiring of the semiconductor device. For example, it has a conductor 59 (conductor 59a to conductor 59d) that connects the transistor 92 and the capacitance. Further, the terminal 58 can be connected to the conductor 59. An insulator 83 is provided above the insulator 81. A conductor 58 that functions as wiring is provided above the insulator 83.
  • An insulator 85 is provided above the conductor 58, and a conductor 59 that functions as wiring is provided above the insulator 85.
  • An insulator 87 is provided above the conductor 59, and a conductor 72 (conductor 72a, conductor 72b) that functions as a terminal is provided above the insulator 87.
  • a part of the transistor 92 may be arranged so as to be embedded in a part of the insulator 49 and the insulator 61.
  • the conductor 58 and the conductor 59 are shown in a single-layer configuration, but the configuration is not limited to this, and a laminated configuration of two or more layers may be used.
  • a conductor having a barrier property and a conductor having a high adhesion to a conductor having a high conductivity may be formed between a conductor having a barrier property and a conductor having a high conductivity.
  • a conductive material such as a metal material, an alloy material, or a metal oxide material can be used. It is preferable to use a refractory material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is particularly preferable to use tungsten. Further, when forming in the same process as other configurations such as a conductor, Cu (copper), Al (aluminum) or the like, which are low resistance metal materials, may be used.
  • the insulator 47, the insulator 49, the insulator 61, the insulator 81, the insulator 83, the insulator 85, or the insulator 87 includes a conductor 56 (conductor 56a to a conductor 56d) and a conductor 71 (conductor 71).
  • the conductor 71a, the conductor 71b), or the conductor (for example, the conductor 503) constituting the transistor 92 is arranged so as to be embedded.
  • the conductor 56 has a function as a plug or wiring for connecting the capacitance 95 and the transistor 92.
  • the conductor 71 has a function as a plug or a wiring for connecting to the metal oxynitride film 20 which functions as a cathode electrode of the inorganic light emitting element 100.
  • the metal oxynitride film 20 functions as a common electrode. Therefore, it is preferable that the display device having a plurality of pixels is provided with one or more conductors 71.
  • FIG. 8 shows an example in which the conductor 71a and the conductor 71b are provided for one pixel, but the present invention is not limited.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material can be used as a single layer or laminated. It is preferable to use a refractory material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is preferable to use tungsten. Alternatively, it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low resistance conductive material.
  • the insulator 63, the insulator 65, the insulator 67, and the insulator 69 will be described in detail with reference to FIG.
  • the semiconductor layer of the transistor 92 preferably contains oxygen and preferably one or more of In, Ga, Sn, or Zn. Therefore, it can be said that the semiconductor layer of the transistor 92 has an oxide semiconductor.
  • a transistor containing an oxide semiconductor (OS), which is a kind of metal oxide, in the semiconductor layer on which the channel of the transistor is formed is referred to as an "OS transistor” or an "OS-FET". It is known that the OS transistor has a small fluctuation in electrical characteristics due to a temperature change. Further, since the OS transistor has a large energy gap in the semiconductor layer, it can exhibit an extremely low off-current characteristic of several yA / ⁇ m (current value per 1 ⁇ m of channel width). Therefore, the OS transistor is preferably applied to a storage device. The structure of the OS transistor will be described in detail with reference to FIG.
  • a pixel using an OS transistor can suppress deterioration of data held in the pixel even if the power supply is stopped. Therefore, since the pixel can reduce the capacity for holding data, it is possible to provide a display device suitable for high density. Further, by utilizing the extremely low off-current characteristic of the pixel, it is possible to reduce the number of times the image is rewritten in a still image, and intermittent drive (IDS drive) leading to low power consumption becomes possible.
  • IDS drive intermittent drive
  • the IDS drive is an idling stop drive that operates at a frame frequency lower than usual.
  • the frame frequency of the IDS drive can be, for example, 1/100 or more and 1/10 or less of the normal operation (typically 60 Hz or more and 240 Hz or less).
  • a still image has the same video signal between consecutive frames. Therefore, the IDS drive mode is particularly effective when displaying a still image.
  • the off-current of the OS transistor hardly increases even in a high temperature environment. Specifically, the off-current hardly increases even at an environmental temperature of room temperature or higher and 200 ° C. or lower. In addition, the on-current does not easily decrease even in a high temperature environment. Further, the OS transistor has a high dielectric strength between the source and the drain. Even when the temperature of the inorganic light emitting element becomes high, by using an OS transistor for the transistors that make up the display device and lighting device, the operation is stable even in a high temperature environment, and the display device and lighting device with good reliability can be obtained. realizable.
  • the OS transistor can be formed by using a sputtering method during the BEOL process of forming the wiring of the semiconductor device. Therefore, one semiconductor device can be formed by using transistors having different transistor characteristics. In other words, by using an OS transistor, an SOC (System on chip) can be easily formed.
  • the OS transistor can have a back gate.
  • the back gate is arranged so as to sandwich the channel forming region of the semiconductor layer between the gate and the back gate.
  • the back gate can function like a gate. Further, the threshold voltage of the transistor can be changed by changing the voltage of the back gate.
  • the voltage of the back gate may be the same voltage as that of the gate, and may be GND or an arbitrary voltage.
  • the gate and the back gate are generally formed of a conductive layer, they have a function of preventing an electric field generated outside the transistor from acting on the semiconductor layer in which a channel is formed (particularly, an electrostatic shielding function against static electricity). .. That is, it is possible to prevent fluctuations in the electrical characteristics of the transistor due to the influence of an external electric field such as static electricity.
  • the insulator 41, the insulator 43, the insulator 47, the insulator 49, the insulator 61, the insulator 85, and the insulator 87 will be described.
  • the insulator 49 and the insulator 61 it is preferable to use a film having a barrier property so that hydrogen and impurities do not diffuse from the region where the inorganic light emitting element 100 is provided to the region where the transistor 92 is provided.
  • the insulator 83 it is preferable to use a film having a barrier property so that hydrogen and impurities do not diffuse in the region where the transistor 92 is provided from the outside.
  • a film having a barrier property against hydrogen for example, silicon nitride formed by the CVD method can be used.
  • hydrogen may diffuse into a semiconductor element having an oxide semiconductor such as a transistor 92, which may deteriorate the characteristics of the semiconductor element. Therefore, it is preferable to use a film that suppresses the diffusion of hydrogen between the transistor 92 and the inorganic light emitting device.
  • the membrane that suppresses the diffusion of hydrogen is a membrane that desorbs a small amount of hydrogen.
  • the amount of hydrogen desorbed can be analyzed using, for example, a heated desorption gas analysis method (TDS).
  • TDS heated desorption gas analysis method
  • the amount of hydrogen desorbed from the insulator 49 is calculated by converting the amount of desorption into hydrogen atoms in the range of 50 ° C. to 500 ° C. per area of the insulator 49. It may be 10 ⁇ 10 15 atoms / cm 2 or less, preferably 5 ⁇ 10 15 atoms / cm 2 or less.
  • Silicon nitride formed by the CVD method can be used as an example of a film having a barrier property against hydrogen.
  • hydrogen may diffuse into a semiconductor element having an oxide semiconductor such as a transistor 92, which may deteriorate the characteristics of the semiconductor element. Therefore, it is preferable to use a film that suppresses the diffusion of hydrogen between the transistor 92 and the inorganic light emitting element 100.
  • the membrane that suppresses the diffusion of hydrogen is a membrane that desorbs a small amount of hydrogen.
  • silicon nitride has a high blocking effect that does not allow the membrane to permeate both oxygen and impurities such as hydrogen and moisture that cause fluctuations in the electrical characteristics of the transistor. Therefore, silicon nitride can prevent impurities such as hydrogen and moisture from being mixed into the transistor 92 during and after the transistor is manufactured. In addition, the release of oxygen from the oxides constituting the transistor 92 can be suppressed. Therefore, it is suitable for use as a protective film for the transistor 92.
  • the insulator 61 preferably has a lower dielectric constant than the insulator 49.
  • the relative permittivity of the insulator 61 is preferably less than 4, more preferably less than 3.
  • the relative permittivity of the insulator 61 is preferably 0.7 times or less, more preferably 0.6 times or less, the relative permittivity of the insulator 49.
  • a material having a low dielectric constant as an interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon nitride film, or the like can be used as the insulator 61.
  • the conductor 56 and the conductor 71 in the region in contact with the insulator 49 are preferably conductors having a barrier property against oxygen, hydrogen, and water.
  • the inorganic light emitting device 100 can be separated from the transistor 92 by a layer having a barrier property against oxygen, hydrogen, and water, and the diffusion of hydrogen from the inorganic light emitting device 100 to the transistor 92 can be suppressed. Can be done.
  • the substrate 10 Since the substrate 10 is located on the side where light from the light emitting diode is taken out, it is preferable to use a material having high transparency to visible light.
  • the materials that can be used for the substrate 10 and the substrate 11 include sapphire, yttria-stabilized zirconia, glass, quartz, and resin.
  • a film such as a resin film may be used for the substrate 10 and the substrate 11. This makes it possible to reduce the weight and thickness of the display device.
  • quantum dots have a narrow peak width in the emission spectrum, and can obtain emission with good color purity. Thereby, the display quality of the display device can be improved.
  • the color conversion layer can be formed by using a droplet ejection method (for example, an inkjet method), a coating method, an imprint method, various printing methods (screen printing, offset printing), or the like. Further, a color conversion film such as a quantum dot film may be used.
  • a droplet ejection method for example, an inkjet method
  • a coating method for example, an imprint method
  • various printing methods screen printing, offset printing
  • a color conversion film such as a quantum dot film may be used.
  • Photolithography methods include a method of forming a resist mask on a thin film to be processed and processing the thin film by etching or the like to remove the resist mask, and a method of forming a photosensitive thin film and then exposing and developing the film.
  • an island-shaped color conversion layer can be formed by forming a thin film using a material in which quantum dots are mixed with a photoresist and processing the thin film using a photolithography method.
  • the material constituting the quantum dot is not particularly limited, and for example, it belongs to a group 14 element, a group 15 element, a group 16 element, a compound composed of a plurality of group 14 elements, and groups 4 to 14.
  • quantum dots examples include a core type, a core-shell type, and a core-multishell type.
  • a protective agent is attached or a protecting group is provided on the surface of the quantum dots. By attaching the protective agent or providing a protecting group, aggregation can be prevented and the solubility in a solvent can be enhanced. It is also possible to reduce reactivity and improve electrical stability.
  • the size of the quantum dots is adjusted appropriately so that light of a desired wavelength can be obtained.
  • the emission of the quantum dots shifts to the blue side, that is, to the high energy side. Therefore, by changing the size of the quantum dots, the wavelengths of the spectra in the ultraviolet region, visible region, and infrared region are used. The emission wavelength can be adjusted over the region.
  • the size (diameter) of the quantum dots is, for example, 0.5 nm or more and 20 nm or less, preferably 1 nm or more and 10 nm or less.
  • the narrower the size distribution of the quantum dots the narrower the emission spectrum becomes, and the better the color purity of the quantum dots can be obtained.
  • the shape of the quantum dot is not particularly limited, and may be spherical, rod-shaped, disk-shaped, or other shape.
  • a quantum rod, which is a rod-shaped quantum dot has a function of exhibiting directional light.
  • the colored layer is a colored layer that transmits light in a specific wavelength range.
  • a color filter that transmits light in the red, green, blue, or yellow wavelength range can be used.
  • the material that can be used for the colored layer include a metal material, a resin material, a resin material containing a pigment or a dye, and the like.
  • the transistor 92 has a conductor 503 arranged so as to be embedded in the insulator 49 and the insulator 61, and an insulator 63 arranged on the insulator 61 and the insulator 503.
  • the insulator 65 arranged on the insulator 63, the insulator 67 arranged on the insulator 65, the oxide 530a arranged on the insulator 67, and the oxide 530a.
  • the arranged oxide 530b, the conductors 542a and 542b arranged apart from each other on the oxide 530b, and the conductors 542a and 542b are arranged between the conductors 542a and 542b.
  • It has an insulator 81 on which an opening is formed by superimposing, an insulator 545 arranged on the bottom surface and side surfaces of the opening, and a conductor 560 arranged on the forming surface of the insulator 545.
  • the insulator 69 is arranged between the oxide 530a, the oxide 530b, the conductor 542a, and the conductor 542b, and the insulator 81.
  • the conductor 560 includes a conductor 560a provided inside the insulator 545 and a conductor 560b provided so as to be embedded inside the conductor 560a. It is preferable to have.
  • the insulator 83 is arranged on the insulator 81, the conductor 560, and the insulator 545.
  • the oxide 530a and the oxide 530b may be collectively referred to as the oxide 530.
  • the transistor 92 shows a configuration in which two layers of oxide 530a and oxide 530b are laminated in a region where a channel is formed and in the vicinity thereof, but the present invention is not limited to this.
  • a single layer of the oxide 530b or a laminated structure of three or more layers may be provided.
  • the conductor 560 is shown as a two-layer laminated structure, but the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a laminated structure of three or more layers.
  • the transistor 92 shown in FIGS. 8 and 12 is an example, and the transistor 92 is not limited to the configuration, and an appropriate transistor may be used depending on the circuit configuration, the driving method, and the like.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductor 542a and the conductor 542b function as a source electrode or a drain electrode, respectively.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 81 and the region sandwiched between the conductor 542a and the conductor 542b.
  • the arrangement of the conductor 560, the conductor 542a and the conductor 542b is self-aligned with respect to the opening of the insulator 81. That is, in the transistor 92, the gate electrode can be arranged in a self-aligned manner between the source electrode and the drain electrode. Therefore, since the conductor 560 can be formed without providing the alignment margin, the occupied area of the transistor 92 can be reduced. As a result, the semiconductor device can be miniaturized and highly integrated.
  • the conductor 560 is formed in a region between the conductor 542a and the conductor 542b in a self-aligned manner, the conductor 560 does not have a region that overlaps with the conductor 542a or the conductor 542b. Thereby, the parasitic capacitance formed between the conductor 560 and the conductors 542a and 542b can be reduced. Therefore, the switching speed of the transistor 92 can be improved and a high frequency characteristic can be provided.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode. Further, the conductor 503 may function as a second gate (also referred to as a bottom gate) electrode.
  • the threshold voltage of the transistor 92 can be controlled by changing the voltage applied to the conductor 503 independently of the voltage applied to the conductor 560 without interlocking with the voltage applied to the conductor 560. In particular, by applying a negative voltage to the conductor 503, the threshold voltage of the transistor 92 can be made larger than 0 V, and the off-current can be reduced. Therefore, when a negative voltage is applied to the conductor 503, the drain current when the voltage applied to the conductor 560 is 0 V can be made smaller than when it is not applied.
  • the conductor 503 is arranged so as to overlap the oxide 530 and the conductor 560. As a result, when a voltage is applied to the conductor 560 and the conductor 503, the electric field generated from the conductor 560 and the electric field generated from the conductor 503 are connected to cover the channel forming region formed in the oxide 530. Can be done.
  • the configuration of the transistor that electrically surrounds the channel formation region by the electric field of the pair of gate electrodes is referred to as a surroundd channel (S-channel) configuration.
  • S-channel the configuration of the transistor that electrically surrounds the channel formation region by the electric field of the pair of gate electrodes
  • the side surface and the periphery of the oxide 530 in contact with the conductor 542a and the conductor 542b functioning as the source electrode and the drain electrode are the same as the channel forming region. It has the characteristic of being a mold.
  • the side surface and the periphery of the oxide 530 in contact with the conductor 542a and the conductor 542b are in contact with the insulator 69, they can be type I as in the channel forming region.
  • type I can be treated as the same as high-purity authenticity described later.
  • the S-channel configuration disclosed in the present specification and the like is different from the Fin type configuration and the planar type configuration. By adopting the S-channel configuration, it is possible to increase the resistance to the short-channel effect, in other words, to make a transistor in which the short-channel effect is unlikely to occur.
  • the conductor 503 has the same structure as the conductor 56, and the conductor 503a is formed in contact with the inner wall of the opening of the insulator 49 and the insulator 61, and the conductor 503b is further formed inside.
  • the transistor 92 shows a configuration in which the conductor 503a and the conductor 503b are laminated, but the present invention is not limited to this.
  • the conductor 503 may be provided as a single layer or a laminated structure having three or more layers. Note that FIG. 8 shows an example in which the conductor 56 has a single layer, and FIG. 9 shows an example in which the conductor 503 has two layers.
  • a conductive material for the conductor 503a which has a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the above impurities are difficult to permeate).
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one oxygen atom, oxygen molecule, etc.
  • the function of suppressing the diffusion of impurities or oxygen is a function of suppressing the diffusion of any one or all of the above impurities or the above oxygen.
  • the conductor 503a since the conductor 503a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 503b from being oxidized and the conductivity from being lowered.
  • the conductor 503 When the conductor 503 also functions as a wiring, it is preferable to use a highly conductive conductive material containing tungsten, copper, or aluminum as a main component for the conductor 503b.
  • the conductor 503 is shown by laminating the conductor 503a and the conductor 503b, but the conductor 503 may have a single-layer structure.
  • the insulator 63, the insulator 65, and the insulator 67 have a function as a second gate insulating film.
  • the insulator 67 in contact with the oxide 530 it is preferable to use an insulator containing more oxygen than oxygen satisfying the stoichiometric composition.
  • the oxygen is easily released from the membrane by heating.
  • oxygen released by heating may be referred to as "excess oxygen”. That is, it is preferable that the insulator 67 is formed with a region containing excess oxygen (also referred to as “excess oxygen region”).
  • the deficiency (hereinafter, may be referred to as VoH) functions as a donor, and electrons as carriers may be generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing a large amount of hydrogen tends to have a normally-on characteristic. Further, since hydrogen in the oxide semiconductor easily moves due to stress such as heat and electric field, if the oxide semiconductor contains a large amount of hydrogen, the reliability of the transistor may deteriorate. In one aspect of the invention, it is preferred to reduce VOH in the oxide 530 as much as possible to achieve high purity intrinsics or substantially high purity authenticity.
  • the insulator having an excess oxygen region it is preferable to use an oxide material in which a part of oxygen is desorbed by heating.
  • Oxides that desorb oxygen by heating are those in which the amount of oxygen desorbed in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 in TDS (Thermal Desolation Spectroscopy) analysis.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • the insulator having the excess oxygen region and the oxide 530 may be brought into contact with each other to perform one or more of heat treatment, microwave treatment, or RF treatment. By performing this treatment, water or hydrogen in the oxide 530 can be removed.
  • a reaction in which the bond of VoH is cleaved occurs, in other words, a reaction of “VoH ⁇ Vo + H” occurs, and dehydrogenation can be performed.
  • a part of the hydrogen generated at this time may be combined with oxygen to form H2O and may be removed from the oxide 530 or the insulator in the vicinity of the oxide 530.
  • a part of hydrogen may be gettered on the conductor 542.
  • the microwave processing for example, it is preferable to use an apparatus having a power source for generating high-density plasma or an apparatus having a power source for applying RF to the substrate side.
  • an apparatus having a power source for generating high-density plasma for example, by using a gas containing oxygen and using a high-density plasma, high-density oxygen radicals can be generated, and by applying RF to the substrate side, the oxygen radicals generated by the high-density plasma can be generated.
  • the pressure may be 133 Pa or more, preferably 200 Pa or more, and more preferably 400 Pa or more.
  • oxygen and argon are used as the gas to be introduced into the apparatus for performing microwave treatment, and the oxygen flow rate ratio (O 2 / (O 2 + Ar)) is 50% or less, preferably 10% or more and 30. It is better to do it at% or less.
  • the heat treatment may be performed, for example, at 100 ° C. or higher and 450 ° C. or lower, more preferably 350 ° C. or higher and 400 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas.
  • the heat treatment is preferably performed in an oxygen atmosphere.
  • oxygen can be supplied to the oxide 530 to reduce oxygen deficiency (Vo).
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of oxidizing gas in order to supplement the desorbed oxygen after heat treatment in an atmosphere of nitrogen gas or an inert gas.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of the oxidizing gas, and then the heat treatment may be continuously performed in an atmosphere of nitrogen gas or an inert gas.
  • the oxygen deficiency in the oxide 530 can be repaired by the supplied oxygen, in other words, the reaction "Vo + O ⁇ null" can be promoted. Further, since the oxygen supplied to the hydrogen remaining in the oxide 530 is reacted to remove the hydrogen as H 2 O (to dehydration) can. Thus, the hydrogen remained in the oxide 530 can be prevented from recombine V O H is formed by oxygen vacancies.
  • the insulator 65 has a function of suppressing the diffusion of oxygen (for example, oxygen atoms, oxygen molecules, etc.) (the above oxygen is difficult to permeate).
  • oxygen for example, oxygen atoms, oxygen molecules, etc.
  • the insulator 65 has a function of suppressing the diffusion of oxygen and impurities, the oxygen contained in the oxide 530 does not diffuse to the insulator 63 side, which is preferable. Further, it is possible to suppress the conductor 503 from reacting with the oxygen contained in the insulator 67 and the oxide 530.
  • the insulator 65 may be, for example, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), tantalum oxide, zirconate oxide, lead zirconate titanate (PZT), strontium titanate (SrTIO 3 ), or It is preferable to use an insulator containing a so-called high-k material such as (Ba, Sr) TiO 3 (BST) in a single layer or in a laminated state. As transistors become finer and more integrated, problems such as leakage current may occur due to the thinning of the gate insulating film. By using a high-k material for the insulator that functions as a gate insulating film, it is possible to reduce the gate voltage during transistor operation while maintaining the physical film thickness.
  • a so-called high-k material such as (Ba, Sr) TiO 3 (BST)
  • an insulator containing oxides of one or both of aluminum and hafnium which are insulating materials having a function of suppressing diffusion of impurities and oxygen (the above oxygen is difficult to permeate).
  • an insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • the insulator 65 is formed using such a material, the insulator 65 suppresses the release of oxygen from the oxide 530 and the mixing of impurities such as hydrogen from the peripheral portion of the transistor 92 into the oxide 530. Functions as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, and zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxide nitride, or silicon nitride may be laminated on the above insulator.
  • the insulator 63 is thermally stable.
  • silicon oxide and silicon oxynitride are suitable because they are thermally stable.
  • the insulator 63, the insulator 65, and the insulator 67 are shown as the second gate insulating film having a three-layer laminated structure, but the second gate.
  • the insulating film may have a single layer, two layers, or a laminated structure of four or more layers. In that case, the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the transistor 92 uses a metal oxide that functions as an oxide semiconductor for the oxide 530 containing the channel forming region.
  • the oxide semiconductor preferably contains at least one of In and Zn.
  • In-M-Zn oxide element M is aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lantern, cerium, neodymium).
  • Hafnium, tantalum, tungsten, gallium, etc. (one or more) and the like may be used.
  • the metal oxide that functions as an oxide semiconductor may be formed by a sputtering method or an ALD (Atomic Layer Deposition) method.
  • ALD Atomic Layer Deposition
  • the metal oxide that functions as a channel forming region in the oxide 530 it is preferable to use a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more. As described above, by using a metal oxide having a large bandgap, the off-current of the transistor can be reduced.
  • the oxide 530 can suppress the diffusion of impurities into the oxide 530b from the composition formed below the oxide 530a.
  • the oxide 530 has a laminated structure of a plurality of oxide layers having different atomic number ratios of each metal atom.
  • the atomic number ratio of the element M in the constituent elements is larger than the atomic number ratio of the element M in the constituent elements in the metal oxide used in the oxide 530b.
  • the atomic number ratio of the element M to In is preferably larger than the atomic number ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic number ratio of In to the element M is preferably larger than the atomic number ratio of In to the element M in the metal oxide used for the oxide 530a.
  • the energy at the lower end of the conduction band of the oxide 530a is higher than the energy at the lower end of the conduction band of the oxide 530b.
  • the electron affinity of the oxide 530a is smaller than the electron affinity of the oxide 530b.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band at the junction of the oxide 530a and the oxide 530b is continuously changed or continuously bonded. In order to do so, it is preferable to reduce the defect level density of the mixed layer formed at the interface between the oxide 530a and the oxide 530b.
  • the oxide 530a and the oxide 530b have a common element (main component) other than oxygen, a mixed layer having a low defect level density can be formed.
  • the oxide 530b is an In-Ga-Zn oxide
  • the main path of the carrier is oxide 530b.
  • the defect level density at the interface between the oxide 530a and the oxide 530b can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is reduced, and the transistor 92 can obtain a high on-current.
  • a conductor 542a and a conductor 542b that function as a source electrode and a drain electrode are provided on the oxide 530b.
  • the conductors 542a and 542b include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, and ruthenium.
  • Iridium, strontium, lanthanum, or an alloy containing the above-mentioned metal element as a component, or an alloy in which the above-mentioned metal element is combined is preferably used.
  • tantalum nitride, titanium nitride, tungsten, a nitride containing titanium and aluminum, a nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a metal nitride film such as tantalum nitride is preferable because it has a barrier property against hydrogen or oxygen.
  • the conductor 542a and the conductor 542b are shown as a single-layer structure, but a laminated structure of two or more layers may be used.
  • a tantalum nitride film and a tungsten film may be laminated.
  • the titanium film and the aluminum film may be laminated.
  • a two-layer structure in which an aluminum film is laminated on a tungsten film a two-layer structure in which a copper film is laminated on a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is laminated on a titanium film, and a two-layer structure in which a copper film is laminated on a titanium film. It may have a two-layer structure in which copper films are laminated.
  • a molybdenum nitride film and an aluminum film or a copper film are laminated on the molybdenum film or the molybdenum nitride film, and a molybdenum film or a molybdenum nitride film is further formed therein.
  • a transparent conductive material containing indium oxide, tin oxide or zinc oxide may be used.
  • a region 543a and a region 543b may be formed as low resistance regions at the interface of the oxide 530 with the conductor 542a (conductor 542b) and its vicinity.
  • the region 543a functions as one of the source region or the drain region
  • the region 543b functions as the other of the source region or the drain region.
  • a channel forming region is formed in a region sandwiched between the region 543a and the region 543b.
  • the oxygen concentration in the region 543a (region 543b) may be reduced. Further, in the region 543a (region 543b), a metal compound layer containing the metal contained in the conductor 542a (conductor 542b) and the component of the oxide 530 may be formed. In such a case, the carrier density of the region 543a (region 543b) increases, and the region 543a (region 543b) becomes a low resistance region.
  • the insulator 69 is provided so as to cover the conductor 542a and the conductor 542b, and suppresses the oxidation of the conductor 542a and the conductor 542b. At this time, the insulator 69 may be provided so as to cover the side surface of the oxide 530 and come into contact with the insulator 67.
  • insulator 69 a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, neodymium, lanthanum, magnesium, etc. Can be used. Further, as the insulator 69, silicon nitride oxide, silicon nitride or the like can also be used.
  • the insulator 69 it is preferable to use aluminum oxide or an oxide containing one or both oxides of aluminum or hafnium, such as aluminum oxide, hafnium oxide, aluminum, and an oxide containing hafnium (hafnium aluminate). ..
  • hafnium aluminate has higher heat resistance than the hafnium oxide film. Therefore, it is preferable because it is difficult to crystallize in the heat treatment in the subsequent step.
  • the conductors 542a and 542b are made of a material having oxidation resistance, or if the conductivity does not significantly decrease even if oxygen is absorbed, the insulator 69 is not an essential configuration. It may be appropriately designed according to the desired transistor characteristics.
  • the insulator 69 By having the insulator 69, it is possible to prevent impurities such as water and hydrogen contained in the insulator 81 from diffusing into the oxide 530b via the insulator 545. Further, it is possible to suppress the oxidation of the conductor 560 due to the excess oxygen contained in the insulator 81.
  • the insulator 545 functions as a first gate insulating film. Like the insulator 67 described above, the insulator 545 is preferably formed by using an insulator that contains excess oxygen and releases oxygen by heating.
  • silicon oxide with excess oxygen silicon oxide, silicon nitride, silicon nitride, silicon oxide with fluorine added, silicon oxide with carbon added, carbon, and silicon oxide with nitrogen added, vacancies Silicon oxide having can be used.
  • silicon oxide and silicon nitride nitride are preferable because they are stable against heat.
  • the film thickness of the insulator 545 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 545 and the conductor 560.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 545 to the conductor 560.
  • the diffusion of excess oxygen from the insulator 545 to the conductor 560 is suppressed. That is, it is possible to suppress a decrease in the amount of excess oxygen supplied to the oxide 530.
  • oxidation of the conductor 560 due to excess oxygen can be suppressed.
  • a material that can be used for the insulator 69 may be used.
  • the insulator 545 may have a laminated structure as in the case of the second gate insulating film.
  • an insulator that functions as a gate insulating film is made of a high-k material and heat.
  • the conductor 560 that functions as the first gate electrode is shown as a two-layer structure in FIGS. 9A and 9B, but may have a single-layer structure or a laminated structure of three or more layers.
  • Conductor 560a is a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, nitric oxide molecule (N 2 O, NO, etc. NO 2), conductive having a function of suppressing the diffusion of impurities such as copper atoms It is preferable to use a material. Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.). Since the conductor 560a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 560b from being oxidized by the oxygen contained in the insulator 545 to reduce the conductivity.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • an oxide semiconductor applicable to the oxide 530 can be used as the conductor 560a. In that case, by forming the conductor 560b into a film by sputtering, the electric resistance value of the conductor 560a can be lowered to form a conductor. This can be called an OC (Oxide Conductor) electrode.
  • the conductor 560b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component. Further, since the conductor 560b also functions as wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as a main component can be used. Further, the conductor 560b may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the conductive material.
  • the insulator 81 is provided on the conductor 542a and the conductor 542b via the insulator 69.
  • the insulator 81 preferably has an excess oxygen region.
  • silicon, resin, or the like silicon oxide and silicon oxide nitride are preferable because they are thermally stable.
  • silicon oxide and silicon oxide having pores are preferable because an excess oxygen region can be easily formed in a later step.
  • the insulator 81 preferably has an excess oxygen region. By providing the insulator 81 in which oxygen is released by heating, oxygen in the insulator 81 can be efficiently supplied to the oxide 530. It is preferable that the concentration of impurities such as water and hydrogen in the insulator 81 is reduced.
  • the opening of the insulator 81 is formed so as to overlap the region between the conductor 542a and the conductor 542b.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 81 and the region sandwiched between the conductor 542a and the conductor 542b.
  • the conductor 560 When miniaturizing a semiconductor device, it is required to shorten the gate length, but it is necessary to prevent the conductivity of the conductor 560 from decreasing. Therefore, if the film thickness of the conductor 560 is increased, the conductor 560 may have a shape having a high aspect ratio. In the present embodiment, since the conductor 560 is provided so as to be embedded in the opening of the insulator 81, even if the conductor 560 has a shape having a high aspect ratio, the conductor 560 is formed without collapsing during the process. Can be done.
  • the insulator 83 is preferably provided in contact with the upper surface of the insulator 81, the upper surface of the conductor 560, and the upper surface of the insulator 545.
  • an excess oxygen region can be provided in the insulator 545 and the insulator 81. Thereby, oxygen can be supplied into the oxide 530 from the excess oxygen region.
  • the insulator 83 use one or more metal oxides selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium and the like. Can be done.
  • aluminum oxide has a high barrier property and can suppress the diffusion of hydrogen and nitrogen even in a thin film of 0.5 nm or more and 3.0 nm or less. Therefore, the aluminum oxide film formed by the sputtering method can have a function as a barrier film for impurities such as hydrogen as well as an oxygen supply source.
  • the insulator 85 that functions as an interlayer film on the insulator 83.
  • the insulator 85 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductor 540a and the conductor 540b are arranged in the openings formed in the insulator 85, the insulator 83, the insulator 81, and the insulator 69.
  • the conductor 540a and the conductor 540b are provided so as to face each other with the conductor 560 interposed therebetween.
  • An insulator 87 is provided on the insulator 85.
  • the insulator 87 it is preferable to use a substance having a barrier property against oxygen and hydrogen. Therefore, the same material as the insulator 49 can be used for the insulator 87.
  • silicon nitride has a high blocking effect that does not allow the membrane to permeate both oxygen and impurities such as hydrogen and moisture that cause fluctuations in the electrical characteristics of the transistor. Therefore, silicon nitride can prevent impurities such as hydrogen and moisture from being mixed into the transistor 92 during and after the transistor is manufactured. In addition, the release of oxygen from the oxides constituting the transistor 92 can be suppressed. Therefore, it is suitable for use as a protective film for the transistor 92.
  • an opening may be formed so as to surround the transistor 92, and an insulator having a high barrier property against hydrogen or water may be formed so as to cover the opening.
  • an insulator having a high barrier property against hydrogen or water By wrapping the transistor 92 with the above-mentioned insulator having a high barrier property, it is possible to prevent moisture and hydrogen from entering from the outside.
  • the plurality of transistors 92 may be bundled together and wrapped with an insulator having a high barrier property against hydrogen or water.
  • the above-mentioned insulator having a high barrier property is provided so as to be in contact with the insulator 65 or the insulator 49.
  • it is suitable because it can also serve as a part of the manufacturing process of the transistor 92. Therefore, although not shown in FIG. 8, it is preferable to form the above-mentioned insulator having a high barrier property so as to wrap the side wall of the conductor 56 or the conductor 71.
  • the insulator having a high barrier property to hydrogen or water for example, the same material as the insulator 65 or the insulator 49 may be used.
  • Examples of the substrate that can be used in the semiconductor device of one aspect of the present invention include a glass substrate, a quartz substrate, a sapphire substrate, a ceramic substrate, and a metal substrate (for example, a stainless steel substrate, a substrate having a stainless still foil, and a tungsten substrate). , Substrates having tungsten foil, etc.), semiconductor substrates (for example, single crystal semiconductor substrates, polycrystalline semiconductor substrates, compound semiconductor substrates, etc.) SOI (Silicon on Insulator) substrates, and the like can be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of the present embodiment may be used. Examples of glass substrates include barium borosilicate glass, aluminosilicate glass, aluminosilicate glass, and soda lime glass. In addition, crystallized glass or the like can be used.
  • a flexible substrate a laminated film, paper containing a fibrous material, a base film, or the like
  • the flexible substrate, the laminated film, the base film and the like are as follows.
  • plastics typified by polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), and polytetrafluoroethylene (PTFE).
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyether sulfone
  • PTFE polytetrafluoroethylene
  • a synthetic resin such as acrylic.
  • examples include polypropylene, polyester, polyvinyl fluoride, or polyvinyl chloride.
  • polyamide, polyimide, aramid resin, epoxy resin, inorganic vapor-deposited film, papers and the like are polyamide, polyimide, aramid resin, epoxy resin, inorganic vapor-deposited film, papers and the like.
  • a transistor using a semiconductor substrate, a single crystal substrate, an SOI substrate, or the like, it is possible to manufacture a transistor having a high current capacity and a small size with little variation in characteristics, size, or shape. ..
  • the circuit is composed of such transistors, the power consumption of the circuit can be reduced or the circuit can be highly integrated.
  • a flexible substrate may be used as the substrate, and a transistor, a resistor, and / or a capacitance may be formed directly on the flexible substrate.
  • a release layer may be provided between the substrate and the transistor, resistor, and / or capacitance. The release layer can be used for separating the semiconductor device from the substrate and reprinting it on another substrate after the semiconductor device is partially or completely completed on the release layer. At that time, the transistor, the resistor, and / or the capacitance can be reprinted on a substrate having poor heat resistance or a flexible substrate.
  • the above-mentioned release layer may include, for example, a structure in which an inorganic film of a tungsten film and a silicon oxide film is laminated, a structure in which an organic resin film such as polyimide is formed on a substrate, a silicon film containing hydrogen, or the like. Can be used.
  • the semiconductor device may be formed on one substrate, and then the semiconductor device may be transposed on another substrate.
  • a substrate on which a semiconductor device is transferred in addition to the above-mentioned substrate on which a transistor can be formed, a paper substrate, a cellophane substrate, an aramid film substrate, a polyimide film substrate, a stone substrate, a wood substrate, and a cloth substrate (natural).
  • fibers including silk, cotton, linen
  • synthetic fibers nylon, polyurethane, polyester
  • recycled fibers including acetate, cupra, rayon, recycled polyester
  • leather substrates or rubber substrates.
  • FIGS. 10A to 10C are a modification of the transistor 92 having the configuration shown in FIGS. 9A and 9B.
  • FIG. 10B is a cross-sectional view of the transistor 92A in the channel length direction
  • FIG. 10C is a cross-sectional view of the transistor 92A in the channel width direction.
  • the transistor 92A having the configuration shown in FIGS. 10A to 10C is different from the transistor 92 having the configuration shown in FIGS. 9A and 9B in that it has an insulator 552, an insulator 48, and an insulator 51. Further, it is different from the transistor 92 having the configuration shown in FIGS. 9A and 9B in that the insulator 552 is provided in contact with the side surface of the conductor 540a and the insulator 552 is provided in contact with the side surface of the conductor 540b. Further, it is different from the transistor 92 having the configuration shown in FIGS. 9A and 9B in that it does not have the insulator 63.
  • the insulator 48 is provided on the insulator 47. Further, the insulator 51 is provided on the insulator 83 and the insulator 48.
  • the insulator 49, the insulator 61, the insulator 65, the insulator 67, the insulator 69, the insulator 81, and the insulator 83 are patterned, and the insulator 51 Is configured to cover these. That is, the insulator 51 includes the upper surface of the insulator 83, the side surface of the insulator 83, the side surface of the insulator 81, the side surface of the insulator 69, the side surface of the insulator 67, the side surface of the insulator 65, the side surface of the insulator 61, and the insulator. It is in contact with the side surface of the body 49 and the upper surface of the insulator 48, respectively. As a result, the oxide 530 and the like are isolated from the outside by the insulator 51 and the insulator 48.
  • the insulator 48 and the insulator 51 have a high function of suppressing the diffusion of hydrogen (for example, at least one hydrogen atom, hydrogen molecule, etc.) or water molecule.
  • hydrogen for example, at least one hydrogen atom, hydrogen molecule, etc.
  • the insulator 48 and the insulator 51 it is preferable to use silicon nitride or silicon nitride oxide, which is a material having a high hydrogen barrier property. As a result, it is possible to suppress the diffusion of hydrogen or the like into the oxide 530, so that the deterioration of the characteristics of the transistor 92A can be suppressed. Therefore, the reliability of the semiconductor device according to one aspect of the present invention can be improved.
  • the insulator 552 is provided in contact with the insulator 85, the insulator 51, the insulator 83, the insulator 81, and the insulator 69.
  • the insulator 552 preferably has a function of suppressing the diffusion of hydrogen or water molecules.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride oxide, which is a material having a high hydrogen barrier property.
  • silicon nitride is a material having a high hydrogen barrier property, it is suitable to be used as an insulator 552.
  • the insulator 552 By using a material having a high hydrogen barrier property as the insulator 552, it is possible to prevent impurities such as water and hydrogen from diffusing from the insulator 81 and the like to the oxide 530 through the conductor 540a and the conductor 540b. Further, it is possible to prevent the oxygen contained in the insulator 81 from being absorbed by the conductor 540a and the conductor 540b. As described above, the reliability of the semiconductor device according to one aspect of the present invention can be enhanced.
  • FIG. 11A is a top view of the transistor 92B.
  • FIG. 11B is a cross-sectional view of the L1-L2 portion shown by the alternate long and short dash line in FIG. 11A.
  • FIG. 11C is a cross-sectional view of the W1-W2 portion shown by the alternate long and short dash line in FIG. 11A.
  • some elements are omitted for the sake of clarity.
  • Transistor 92B is a modification of transistor 92 and is a transistor that can be replaced with transistor 92. Therefore, in order to prevent the description from being repeated, the points different from the transistor 92 of the transistor 92B will be mainly described.
  • the conductor 560 that functions as the first gate electrode has a conductor 560a and a conductor 560b on the conductor 560a.
  • the conductor 560a it is preferable to use a conductive material having a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms.
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one oxygen atom, oxygen molecule, etc.).
  • the conductor 560a has a function of suppressing the diffusion of oxygen, the material selectivity of the conductor 560b can be improved. That is, by having the conductor 560a, it is possible to suppress the oxidation of the conductor 560b and prevent the conductivity from being lowered.
  • the insulator 69 so as to cover the upper surface and the side surface of the conductor 560 and the side surface of the insulator 545.
  • the insulator 69 it is preferable to use an insulating material having a function of suppressing the diffusion of impurities such as water and hydrogen and oxygen.
  • impurities such as water and hydrogen and oxygen.
  • silicon nitride or the like it is preferable to use silicon nitride or the like.
  • metal oxides such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide or tantalum oxide, silicon nitride and the like can be used.
  • the insulator 69 By providing the insulator 69, the oxidation of the conductor 560 can be suppressed. Further, by having the insulator 69, it is possible to suppress the diffusion of impurities such as water and hydrogen contained in the insulator 81 to the transistor 92B.
  • the conductor 560 overlaps a part of the conductor 542a and a part of the conductor 542b in the transistor 92B, the parasitic capacitance tends to be larger than that of the transistor 92. Therefore, the operating frequency tends to be lower than that of the transistor 92. However, since it is not necessary to provide an opening in the insulator 81 or the like to embed the conductor 560 or the insulator 545, the productivity is higher than that of the transistor 92.
  • FIG. 12 is a diagram illustrating a configuration example of a display device different from that of FIG.
  • the same reference numerals are commonly used in different drawings for the same parts or parts having similar functions, and the repeated description thereof will be omitted. Further, when referring to the same function, the hatch pattern may be the same and no particular sign may be added.
  • FIG. 12 is different in that the conductor 54 that functions as the other electrode of the capacity 95 is further covered with a part of the side surface of the inorganic light emitting element 100 via the insulator 41. Therefore, one and the other of the electrodes having a capacity of 95 function as reflective electrodes.
  • the insulator 47a has translucency
  • the light L4 emitted from the inorganic light emitting element 100 functions as a reflecting electrode on the other side of the electrode having a capacity of 95 covering a part of the side surface of the inorganic light emitting element 100. It can contribute to the display via the substrate 11.
  • the light L5 emitted from the inorganic light emitting element 100 is displayed via the substrate 11 because the other electrode having a capacity of 95 covering a part of the side surface of the inorganic light emitting element 100 of the adjacent pixel functions as a reflecting electrode. Can contribute.
  • the surface on which one and the other side of the capacity 95 electrode do not face can be the outside.
  • the light L2 emitted from the inorganic light emitting element 100 can be reflected by one of the electrodes having a capacity of 95 and contribute to the display.
  • the light L4 emitted from the inorganic light emitting element 100 can be reflected by the inside of the other side of the electrode having a capacity of 95 and contribute to the display.
  • the light L5 emitted from the inorganic light emitting element 100 can be reflected by the outside of the other side of the electrode having the capacity 95 of the adjacent pixels and contribute to the display. Therefore, the light emitted by the inorganic light emitting element 100 can be effectively used. Further, since the light L4 and the light L5 are reflected by the capacitance 95 functioning as the reflecting electrode and emitted from the display surface of the display device, they have an effect of widening the viewing angle.
  • the conductor 54 may cover all but the display surface on which the light of the inorganic light emitting element 100 is emitted. By covering everything except the display surface on which the light of the inorganic light emitting element 100 is emitted, the light emitted by the inorganic light emitting element 100 is emitted from the display surface. Therefore, the light extraction efficiency of the inorganic light emitting element 100 is improved, and the light reflected by the side surface is effective in improving the viewing angle. Further, it is possible to reduce the fluctuation of the electrical characteristics of the transistor caused by the irradiation of the transistor with light.
  • the insulator 47a may have translucency or may be a colored layer. Further, it is preferable that a part of the conductor 54 has a region overlapping with the insulator 41 and the metal oxynitride film 20.
  • the display device of the present embodiment has a function of displaying an image using an inorganic light emitting element.
  • an inorganic light emitting element hereinafter, also referred to as a micro LED
  • a micro light emitting diode hereinafter, also referred to as a micro LED
  • the power consumption of the display device can be reduced.
  • the display device can be made thinner and lighter. Further, since the display device using the micro LED as the display element has high contrast and a wide viewing angle, the display quality can be improved.
  • Area of the region for emitting micro LED light is preferably 1 mm 2 or less, more preferably 10000 2 or less, more preferably 3000 .mu.m 2 or less, more preferably 700 .mu.m 2 or less.
  • FIG. 13A shows a configuration example of the display device 400 using the inorganic light emitting element.
  • the display device 400 has a pixel unit 401, a drive circuit 402, and a drive circuit 403.
  • the pixel unit 401 is composed of a plurality of pixel pix.
  • the pixel pix is connected to the wiring SL and the wiring GL, respectively.
  • the wiring GL is connected to the drive circuit 402, and the wiring SL is connected to the drive circuit 403, respectively.
  • a selection signal is supplied to the wiring GL, and a video signal is supplied to the wiring SL.
  • the drive circuit 402 has a function of supplying a selection signal to the pixel pix. Specifically, the drive circuit 402 has a function of supplying a selection signal to the wiring GL, and the wiring GL has a function of transmitting the selection signal output from the drive circuit 402 to the pixel pix.
  • the drive circuit 402 can be called a gate-side drive circuit or a gate driver, and the wiring GL can also be called a selection signal line, a gate line, or the like.
  • the drive circuit 403 has a function of supplying a video signal to the pixel pix. Specifically, the drive circuit 403 has a function of supplying a video signal to the wiring SL, and the wiring SL has a function of transmitting the video signal output from the drive circuit 403 to the pixel pix.
  • the drive circuit 403 can be called a source-side drive circuit or a source driver, and the wiring SL can also be called a video signal line, a source line, or the like.
  • FIG. 13B shows a configuration example of a pixel pix using an inorganic light emitting element as a display element.
  • the pixel pix shown in FIG. 13B includes a transistor 91, a transistor 92, a capacitance 95, and an inorganic light emitting element 100.
  • the transistor 91 and the transistor 92 are of the n-channel type here, the polarity of the transistor can be changed as appropriate.
  • the inorganic light emitting device described in the above embodiment can be used for the inorganic light emitting device 100.
  • the gate of the transistor 91 is connected to the wiring GL, one of the source or drain is connected to the gate of the transistor 92 and one electrode of the capacitance 95, and the other of the source or drain is connected to the wiring SL.
  • One of the source or drain of the transistor 92 is connected to the other electrode of capacitance 95 and one electrode of the inorganic light emitting device 100, and the other of the source or drain is connected to the wiring to which the potential Va is supplied.
  • the other electrode of the inorganic light emitting element 100 is connected to a wiring to which the potential Vc is supplied.
  • a node connected to one of the source and drain of the transistor 91, the gate of the transistor 92, and one electrode of the capacitance 95 is referred to as a node N96.
  • a node connected to one of the source and drain of the transistor 92, the other electrode having a capacitance of 95, and one electrode of the inorganic light emitting element 100 is referred to as a node N97.
  • the potentials Va and Vc can each have a common potential in a plurality of pixel pixes.
  • the capacity 95 has a function as a holding capacity for holding the potential of the node N96.
  • the transistor 91 has a function of controlling the supply of the potential of the wiring SL to the node N97. Specifically, by controlling the potential of the wiring GL to turn on the transistor 91, the potential of the wiring SL corresponding to the video signal is supplied to the node N96, and the pixel pix is written. After that, the potential of the node N96 is maintained by controlling the potential of the wiring GL to turn off the transistor 91.
  • the amount of current flowing between the source and drain of the transistor 92 is controlled according to the voltage between the nodes N96 and N97, and the inorganic light emitting element 100 emits light with brightness corresponding to the current amount. Thereby, the gradation of the pixel pix can be controlled.
  • the transistor 92 is preferably operated in the saturation region.
  • the transistor 91 and the transistor 92 may be provided in the same layer or may be provided in a laminated manner.
  • the transistor 91 and the transistor 92 can be manufactured at the same time, and the manufacturing process of the display device can be shortened.
  • the degree of integration of the display device can be increased by providing the transistor 91 and the transistor 92 in a laminated manner.
  • a configuration having two transistors (91 and 92) in the pixel pix is preferable.
  • one aspect of the present invention is not limited to this, and a configuration having three or more transistors in the pixel pix may be used.
  • FIG. 13C is a configuration example of a pixel pix using an inorganic light emitting element as a display element, which is different from FIG. 13B.
  • the pixel pix shown in FIG. 13C includes a transistor 91, a transistor 92, a transistor 93, a capacitance 95, and an inorganic light emitting element 100. That is, the pixel pix shown in FIG. 13C is a pixel in which a transistor 93 for monitoring the amount of current flowing through the transistor 92 is added to the pixel pix shown in FIG. 13B.
  • the gate of the transistor 91 is connected to the wiring GL, one of the source or drain is connected to the gate of the transistor 92 and one electrode of the capacitance 95, and the other of the source or drain is connected to the wiring SL.
  • One of the source or drain of the transistor 92 is connected to the other electrode of capacitance 95, one electrode of the inorganic light emitting device 100, and one of the source or drain of the transistor 93, and the other of the source or drain is supplied with potential Va. It is connected to the wiring.
  • the other electrode of the inorganic light emitting element 100 is connected to a wiring to which the potential Vc is supplied.
  • the gate of the transistor 93 is connected to the wiring GL, and the other of the source or drain is connected to the monitor line ML.
  • a node connected to one of the source and drain of the transistor 91, the gate of the transistor 92, and one electrode of the capacitance 95 is referred to as a node N96. Further, a node connected to one of the source and drain of the transistor 92, the other electrode of the capacitance 95, one electrode of the inorganic light emitting element LE, and one of the source and drain of the transistor 93 is referred to as a node N97.
  • the image for the first frame can be displayed.
  • the progressive method may be used or the interlaced method may be used for selecting the wiring GL.
  • the video signal to the wiring SL may be supplied by using the point sequential drive for sequentially supplying the video signal to the wiring SL, or the line sequential drive for supplying the video signal to all the wiring SLs at once. You may go there. Further, the video signal may be supplied in order for each of the plurality of wiring SLs.
  • the image is displayed by the same operation as in the first frame period.
  • the image displayed on the pixel unit 401 is rewritten.
  • the semiconductor used for the transistor of the pixel pix a Group 14 element such as silicon and germanium, a compound semiconductor such as gallium arsenide, an organic semiconductor, and a metal oxide can be used. Further, the semiconductor may be a non-single crystal semiconductor (amorphous semiconductor, microcrystal semiconductor, polycrystalline semiconductor, etc.) or a single crystal semiconductor.
  • the transistor included in the pixel pix preferably contains an amorphous semiconductor, particularly hydrogenated amorphous silicon (a-Si: H), in the channel forming region.
  • a-Si: H hydrogenated amorphous silicon
  • Transistors using amorphous semiconductors can easily cope with a large area of a substrate. Therefore, for example, when manufacturing a large-screen display device capable of supporting 4K2K broadcasting, 8K4K broadcasting, etc., the manufacturing process is performed. It can be simplified.
  • a transistor (OS transistor) containing a metal oxide in the channel forming region can also be used.
  • the OS transistor has a higher field effect mobility than a transistor using hydride amorphous silicon.
  • the crystallization step required for transistors using polycrystalline silicon is not required.
  • the OS transistor has an extremely small off current
  • the video signal can be held in the pixel pix for an extremely long period of time.
  • the frequency of updating the video signal can be set extremely low during the period in which the image displayed on the pixel unit 401 does not change or the change is equal to or less than a certain level.
  • the frequency of updating the video signal can be set to, for example, once every 0.1 seconds or less, once per second or less, and once every 10 seconds or less.
  • FIG. 14 is a diagram illustrating a display device.
  • the display device includes a substrate 10, a substrate 11, a functional layer 12, a metal nitride film 20, a pixel portion 401, a plurality of terminals Vp, and a plurality of terminals Vc.
  • the pixel unit 401 has a plurality of pixels Pix.
  • the metal oxynitride film 20 functions as a common electrode, and a plurality of pixel Pix is formed on the common electrode. It is preferable that the common electrode is provided with a cathode potential.
  • the plurality of terminals Vp are terminals for giving a signal to each pixel Pix. A part of the terminal Vp is connected to the wiring SL, and the remaining terminal VP is connected to the wiring GL. Further, the plurality of terminals Vc are connected to the metal oxynitride film 20 which functions as a common electrode. The cathode potential of the inorganic light emitting element 100 possessed by each pixel Pix can be suppressed from floating due to the influence of the resistance component possessed by the metal oxynitride film 20 by having a plurality of terminals Vc.
  • the display device has an inorganic light emitting element forming layer 100L on which the inorganic light emitting element 100 is formed, a capacitance forming layer 95L on which the capacitance 95 is formed, and a transistor forming layer 92L on which the transistor 92 is formed.
  • the pixel Pix has an inorganic light emitting element 100 formed on the inorganic light emitting element forming layer 100L, a capacitance 95 formed on the capacitance forming layer 95L, and a transistor 92 formed on the transistor forming layer 92L.
  • the terminal Vp is electrically connected to the wiring of the transistor forming layer.
  • Bumps can be provided on the terminals Vp and Vc. Although not shown in FIG. 14, it is preferable to bond the drive circuit 402 and the drive circuit 403. Therefore, a small and high-definition display device can be created. Further, the number of parts can be reduced by bonding the drive circuit 402 and the drive circuit 403 via bumps.
  • the above-mentioned display device can be used for a head-mounted display (HMD: Head Mounted Display). As an example, it is preferable to use it for a goggle type display device or a glasses type display device.
  • FIG. 15A shows a perspective view of the glasses-type information terminal 900.
  • the information terminal 900 has a pair of display panels 901, a pair of housings (housing 902a, housing 902b), a pair of optical members 903, a pair of mounting portions 904, and the like.
  • the information terminal 900 can project the image displayed on the display panel 901 onto the display area 906 of the optical member 903. Further, since the optical member 903 has translucency, the user can see the image displayed in the display area 906 by superimposing it on the transmitted image visually recognized through the optical member 903. Therefore, the information terminal 900 is an information terminal capable of AR display or VR display.
  • the display unit 14 described in the previous embodiment includes not only the display panel 901 but also an optical member 903 including a display area 906, and an optical system having a lens 911, a reflector 912, and a reflection surface 913 described later. Can also be included. It is preferable to use a micro LED display as the display panel 901.
  • an organic EL display As the display panel 901, an organic EL display, an inorganic EL display, a liquid crystal display, or the like can be used.
  • the inorganic light emitting element 100 can be used as a light source that functions as a backlight.
  • the information terminal 900 is provided with a pair of cameras 905 capable of photographing the front and a pair of cameras 909 capable of photographing the user side.
  • the camera 905 is a part of the components of the camera module, and the camera 909 is a part of the components of the camera module.
  • the camera 905 of the present embodiment is not limited to this.
  • the number of cameras 905 provided in the information terminal 900 may be one.
  • the camera 905 may be provided at the center of the front surface of the information terminal 900, or may be provided at the front surface of one of the housing 902a and the housing 902b. Further, two cameras 905 can be provided on the front surfaces of the housing 902a and the housing 902b, respectively.
  • the camera 909 can detect the line of sight of the user. Therefore, it is preferable that two cameras 909 are provided, one for the right eye and the other for the left eye. However, if one camera can detect the line of sight of both eyes, one camera 909 may be used. Further, the camera 909 may be an infrared camera capable of detecting infrared rays.
  • the housing 902a has a wireless communication device 907, and a video signal or the like can be supplied to the housing 902. Further, it is preferable that the wireless communication device 907 has a communication module and communicates with the database. In addition to the wireless communication device 907 or in addition to the wireless communication device 907, a connector to which a cable 910 to which a video signal or a power supply potential is supplied may be connected may be provided. Further, the housing 902 may be provided with an acceleration sensor, a gyro sensor, or the like, so that the orientation of the user's head can be detected and an image corresponding to the orientation can be displayed in the display area 906. Further, the housing 902 is preferably provided with a battery, and can be charged wirelessly or by wire. The battery is preferably incorporated in a pair of mounting portions 904.
  • An integrated circuit 908 is provided in the housing 902b.
  • the integrated circuit 908 includes a controller, a processor, a memory, an audio controller, and the like, and includes a camera 905, a wireless communication device 907, a pair of display panels 901, a microphone, a speaker, and the like. ..
  • the information terminal 900 preferably has a function of controlling various components, a function of generating an image, and the like.
  • the integrated circuit 908 preferably has a function of generating a composite image for AR display or VR display.
  • Data can be communicated with an external device by the wireless communication device 907.
  • data transmitted from the outside can be output to the integrated circuit 908, and the integrated circuit 908 can generate image data for AR display or VR display based on the data.
  • An example of data transmitted from the outside is data obtained by transmitting an image acquired by the camera 905 to a database and analyzing the data in the database.
  • a display panel 901, a lens 911, and a reflector 912 are provided inside the housing 902. Further, a portion of the optical member 903 corresponding to the display area 906 has a reflecting surface 913 that functions as a half mirror.
  • the light 915 emitted from the display panel 901 passes through the lens 911 and is reflected by the reflector 912 toward the optical member 903. Inside the optical member 903, the light 915 repeats total internal reflection at the end surface of the optical member 903 and reaches the reflecting surface 913 to project an image on the reflecting surface 913. As a result, the user can visually recognize both the light 915 reflected on the reflecting surface 913 and the transmitted light 916 transmitted through the optical member 903 (including the reflecting surface 913).
  • FIG. 15B shows an example in which the reflector 912 and the reflector 913 each have a curved surface.
  • the degree of freedom in optical design can be increased and the thickness of the optical member 903 can be reduced as compared with the case where these are flat surfaces.
  • the reflector 912 and the reflection surface 913 may be flat.
  • the reflector 912 it is preferable that a member having a mirror surface can be used and the reflectance is high. Further, as the reflecting surface 913, a half mirror utilizing the reflection of the metal film may be used, but if a prism or the like utilizing the total reflection is used, the transmittance of the transmitted light 916 can be increased.
  • the housing 902 has a mechanism for adjusting the distance between the lens 911 and the display panel 901 and the angles thereof. This makes it possible to perform pin adjustments, enlargement and reduction of the image, and the like.
  • the lens 911 and the display panel 901 may be configured to be movable in the optical axis direction.
  • the housing 902 has a mechanism capable of adjusting the angle of the reflector 912. By changing the angle of the reflector 912, it is possible to change the position of the display area 906 in which the image is displayed. This makes it possible to arrange the display area 906 at an optimum position according to the position of the user's eyes.
  • a display device can be applied to the display panel 901. Therefore, the information terminal 900 can be displayed with extremely high definition.
  • Electronic devices include, for example, electronic devices with relatively large screens such as television devices, desktop or notebook personal computers, monitors for computers, digital signage, and large game machines such as pachinko machines, as well as digital devices. Examples include cameras, digital video cameras, digital photo frames, mobile phones, portable game machines, mobile information terminals, sound reproduction devices, and the like.
  • the electronic device of one aspect of the present invention may have an antenna.
  • the display unit By receiving the signal with the antenna, the display unit can display images, information, and the like. Since the display unit can be configured by a display device, the display unit can also be called a display device. Further, when the electronic device has an antenna and a secondary battery, the antenna may be used for non-contact power transmission.
  • the electronic device of one aspect of the present invention includes sensors (force, displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, It may have the ability to measure voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays).
  • the electronic device of one aspect of the present invention can have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date or time, a function to execute various software (programs), wireless communication. It can have a function, a function of reading a program or data recorded on a recording medium, and the like.
  • FIG. 16A shows an example of a television device.
  • the display unit 7000 is incorporated in the housing 7101.
  • a configuration in which the housing 7101 is supported by the stand 7103 is shown.
  • a display device can be applied to the display unit 7000.
  • the operation of the television device 7100 shown in FIG. 16A can be performed by an operation switch provided in the housing 7101 or a separate remote control operation machine 7111.
  • the display unit 7000 may be provided with a touch sensor, and may be operated by touching the display unit 7000 with a finger, a slitus, or the like.
  • the remote controller 7111 may have a display unit that displays information output from the remote controller 7111.
  • the channel and volume can be operated by the operation keys or the touch panel provided on the remote controller 7111, and the image displayed on the display unit 7000 can be operated.
  • the television device 7100 is configured to include a receiver, a modem, and the like.
  • the receiver can receive general television broadcasts. Also, by connecting to a wired or wireless communication network via a modem, information communication can be performed in one direction (sender to receiver) or in both directions (sender and receiver, receivers, etc.). Is also possible.
  • FIG. 16B shows a notebook personal computer 7200.
  • the notebook personal computer 7200 has a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • a display unit 7000 is incorporated in the housing 7211.
  • a display device can be applied to the display unit 7000.
  • 16C and 16D show an example of digital signage.
  • the digital signage 7300 shown in FIG. 16C has a housing 7301, a display unit 7000, a speaker 7303, and the like. Further, it may have an LED lamp, an operation key (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like.
  • FIG. 16D is a digital signage 7400 attached to a columnar pillar 7401.
  • the digital signage 7400 has a display unit 7000 provided along the curved surface of the pillar 7401.
  • the display device of one aspect of the present invention can be applied to the display unit 7000.
  • the wider the display unit 7000 the more information can be provided at one time. Further, the wider the display unit 7000 is, the more easily it is noticed by people, and for example, the advertising effect of the advertisement can be enhanced.
  • the touch panel By applying the touch panel to the display unit 7000, not only the image or moving image can be displayed on the display unit 7000, but also the user can intuitively operate it, which is preferable. Further, when it is used for providing information such as route information and traffic information, usability can be improved by intuitive operation.
  • the digital signage 7300 or the digital signage 7400 can be linked with the information terminal 7311 or the information terminal 7411 such as a smartphone owned by the user by wireless communication.
  • the information of the advertisement displayed on the display unit 7000 can be displayed on the screen of the information terminal 7311 or the information terminal 7411. Further, by operating the information terminal 7311 or the information terminal 7411, the display of the display unit 7000 can be switched.
  • the digital signage 7300 or the digital signage 7400 can be made to execute a game using the screen of the information terminal 7311 or the information terminal 7411 as an operation means (controller). As a result, an unspecified number of users can participate in and enjoy the game at the same time.
  • the display device according to one aspect of the present invention can be incorporated along the inner wall or outer wall of a house or building, or the curved surface of the interior or exterior of a vehicle.
  • FIG. 16E shows an example of mounting the display device according to one aspect of the present invention on a vehicle.
  • FIG. 16E shows a configuration example of a vehicle provided with a display unit 5001.
  • a display device As the display unit 5001, a display device according to one aspect of the present invention can be used.
  • FIG. 16E shows an example in which the display unit 5001 is mounted on a vehicle having a right-hand drive
  • the display unit 5001 is not particularly limited and may be mounted on a vehicle having a left-hand drive. In this case, the left and right arrangements of the configuration shown in FIG. 16E are switched.
  • FIG. 16E shows a dashboard 5002, a steering wheel 5003, a windshield 5004, etc. arranged around the driver's seat and the passenger seat.
  • the display unit 5001 is arranged at a predetermined position on the dashboard 5002, specifically around the driver, and has a substantially T-shape.
  • FIG. 16E shows an example in which one display unit 5001 formed by using a plurality of display panels 5007 (display panels 5007a, 5007b, 5007c, 5007d) is provided along the dashboard 5002.
  • the unit 5001 may be divided into a plurality of locations.
  • the plurality of display panels 5007 may have flexibility.
  • the display unit 5001 can be processed into a complicated shape, and the display unit 5001 is provided along a curved surface such as a dashboard 5002, or is displayed on a handle connection portion, an instrument display unit, an air outlet 5006, or the like. It is possible to easily realize a configuration in which the display area of the unit 5001 is not provided.
  • FIG. 16E shows an example in which the camera 5005 is installed instead of the side mirror, both the side mirror and the camera may be installed.
  • a CCD camera, a CMOS camera, or the like can be used.
  • an infrared camera may be used in combination. Since the output level of the infrared camera increases as the temperature of the subject increases, it is possible to detect or extract living organisms such as humans and animals.
  • the image captured by the camera 5005 can be output to any one or more of the display panels 5007.
  • the display unit 5001 is mainly used to support the driving of the vehicle. By capturing the rear side situation with a wide angle of view with the camera 5005 and displaying the image on the display panel 5007, the driver's blind spot area can be visually recognized and the occurrence of an accident can be prevented.
  • a distance image sensor may be provided on the roof of the car or the like, and the image obtained by the distance image sensor may be displayed on the display unit 5001.
  • an image sensor, a lidar (LIDAR: Light Detection and Ringing), or the like can be used as the distance image sensor.
  • LIDAR Light Detection and Ringing
  • the display unit 5001 may have a function of displaying map information, traffic information, television images, DVD images, and the like.
  • the map information can be displayed in a large size by using the display panels 5007a, 5007b, 5007c, and 5007d as one display screen.
  • the number of display panels 5007 can be increased according to the displayed image.
  • the images displayed on the display panels 5007a, 5007b, 5007c, and 5007d can be freely set according to the driver's preference. For example, TV images and DVD images are displayed on the left display panel 5007d, map information is displayed on the central display panel 5007b, instruments are displayed on the right display panel 5007c, and audios are displayed near the transmission gear (operation). It can be displayed on the display panel 5007a (between the seat and the passenger seat). Further, by combining a plurality of display panels 5007, a fail-safe function can be added to the display unit 5001. For example, even if one display panel 5007 fails for some reason, the display area can be changed and display can be performed using another display panel 5007.
  • samples 1 to 5 a plurality of samples (samples 1 to 5) in which a metal oxynitride film is formed on the substrate by the method shown in the above embodiment are prepared, and X-rays are applied to each sample. Out-of-plane measurement and ⁇ scan were performed.
  • Samples 1 and 2 a metal nitride film was prepared on the substrate, and a metal nitride film was prepared on the metal nitride film.
  • Sample 3 a metal oxide film was formed on the substrate, and a metal nitride film was formed on the metal oxide film.
  • Sample 4 and Sample 5 a metal nitride film was prepared on the substrate as a comparison target of Samples 1 to 3.
  • Sample preparation method First, a method for producing Samples 1 to 3 will be described. Samples 4 and 5 were prepared as comparison targets for Samples 1 to 3.
  • Samples 1 to 3 were prepared by using the method for producing a metal oxynitride film exemplified in the first embodiment. Specifically, a single crystal substrate was prepared, a gas was introduced into the reaction chamber on the substrate, and a metal oxynitride film was formed by a sputtering method using an oxide target. Before forming the metal oxynitride film on the substrate, the substrate is not subjected to pretreatment such as atmospheric annealing or vacuum annealing at a high temperature. Further, the formed metal oxynitride film is not heat-treated.
  • the film forming pressure was 0.4 Pa
  • the film forming power was 200 W
  • the distance between the oxide target and the substrate was 130 mm.
  • the single crystal substrate used to prepare each sample will be described.
  • an a-side sapphire substrate was prepared for Sample 1.
  • YSZ yttria-stabilized zirconia
  • the plane orientation of the a-plane sapphire substrate is (110), and the plane orientation of the YSZ substrate is (111).
  • the metal nitride film and indium tin oxide function as a buffer layer even when substrates having different plane orientations are used.
  • the oxide target used to prepare each sample will be described.
  • the gas introduced into the reaction chamber also referred to as film-forming gas
  • nitrogen gas (N 2 ) 45 sccm was used in Sample 1 and Sample 2.
  • a mixed gas of oxygen gas (O 2 ) 5 sccm and argon gas (Ar) 40 sccm was used as the film forming gas.
  • the film forming pressure was set to 0.4 Pa
  • the film forming power was set to 200 W
  • the distance between the nitride target and the substrate was set to 130 mm.
  • a metal oxynitride film is formed on the substrates of Sample 1 and Sample 2, and the metal oxynitride film is an In-Ga-Zn oxynitride film.
  • a metal oxide film is formed on the substrate of the sample 3, and the metal oxide film is an indium tin oxide film.
  • nitride target used to prepare each sample will be described.
  • a GaN sintered body target was used in Samples 1 to 3.
  • nitrogen gas (N2) of 45 sccm was used in Samples 1 to 3.
  • the substrate temperature of Sample 1 to Sample 3 was set to 200 ° C.
  • the substrate temperature of Sample 1 to Sample 3 was set to 300 ° C.
  • Samples 1 to 3 were prepared. Tables 1 and 2 show a summary of the processing conditions for each sample. Table 1 shows the processing conditions for producing the metal nitride film, and Table 2 shows the processing conditions for producing the metal nitride film.
  • a metal nitride film was prepared on an a-plane sapphire substrate, and in Sample 5, a metal nitride film was prepared on an yttria-stabilized zirconia (YSZ) substrate.
  • YSZ yttria-stabilized zirconia
  • the horizontal axis is the angle ⁇ [°] (expressed as phi (deg.)), And the vertical axis is the peak intensity (expressed as Integrity (au)). .. Moreover, in order to evaluate the in-plane orientation, the full width at half maximum of the measured peak was evaluated.
  • the result of Out-of-plane measurement, the result of ⁇ scan (denoted as phi scan (GaN)), and the result of ⁇ scan of the substrate used to prepare the sample (phi scan (substrate)). ) And) are shown in FIG. Table 3 shows the results of measuring the full width at half maximum (FWHM) from the results of the ⁇ scan of Samples 1 to 5. The description of the result of the Out-of-plane measurement and the result of the ⁇ scan of the substrate used for preparing the sample will be omitted.
  • Sample 1 The measurement result of Sample 1 is shown in FIG.
  • an In-Ga-Zn oxynitride film was formed on an a-plane sapphire (denoted as a-plane sapphire) substrate, and a metal nitride film (GaN) was further formed on the In-Ga-Zn oxynitride film.
  • GaN metal nitride film
  • sample 4 was prepared as a comparison target.
  • a metal nitride film (GaN) was prepared on the a-side sapphire substrate.
  • Six diffraction peaks were confirmed in each of Sample 1 and Sample 4, and it can be seen that each of them has six-fold symmetry.
  • the (101) plane of the metal nitride film (GaN) of the sample 1 has 6-fold symmetry, and the metal nitride film (GaN) of the sample 1 is in-plane oriented. Further, since the angle formed by the (002) plane and the (101) plane of the wurtzite type structure is about 62 °, a peak showing 6-fold symmetry obtained by performing a ⁇ scan at that angle. From this, it can be seen that the crystal contained in the metal nitride film (GaN) of Sample 1 has a Wurtz type structure. Therefore, it can be seen that the metal nitride film (GaN) of Sample 1 is a c-axis epitaxial film.
  • the metal nitride film of Sample 1 has a wurtzite type structure and is epitaxially grown.
  • the full width at half maximum (FWHM) of the diffraction peak of Sample 1 measured by ⁇ scan was 5.25. Therefore, the In-Ga-Zn oxynitride film is preferable as a buffer layer for growing the metal nitride film (GaN).
  • Sample 2 The measurement result of Sample 2 is shown in FIG.
  • an In-Ga-Zn oxynitride film was formed on an yttria-stabilized zirconia (YSZ) substrate, and a metal nitride film (GaN) was further formed on the In-Ga-Zn oxynitride film.
  • YSZ yttria-stabilized zirconia
  • GaN metal nitride film
  • a sample 5 was prepared as a comparison target.
  • a metal nitride film (GaN) was prepared on an yttria-stabilized zirconia (YSZ) substrate.
  • YSZ yttria-stabilized zirconia
  • the (101) plane of the metal nitride film (GaN) of the sample 2 has 6-fold symmetry, and the metal nitride film (GaN) of the sample 2 is in-plane oriented. Further, since the angle formed by the (002) plane and the (101) plane of the wurtzite type structure is about 62 °, a peak showing 6-fold symmetry obtained by performing a ⁇ scan at that angle. From this, it can be seen that the crystal contained in the metal nitride film (GaN) of Sample 2 has a Wurtz type structure. Therefore, it can be seen that the metal nitride film (GaN) of Sample 2 is a c-axis epitaxial film.
  • the metal nitride film of Sample 2 has a wurtzite type structure and is epitaxially grown.
  • the full width at half maximum of the diffraction peak of Sample 2 measured by ⁇ scan was 2.96. Therefore, the In-Ga-Zn oxynitride film is preferable as a buffer layer for growing the metal nitride film (GaN).
  • Sample 3 The measurement result of Sample 3 is shown in FIG.
  • an indium tin oxide (ITO) film was formed on an yttria-stabilized zirconia (YSZ) substrate, and a metal nitride film (GaN) was further formed on the indium tin oxide (ITO) film.
  • ITO indium tin oxide
  • YSZ yttria-stabilized zirconia
  • GaN metal nitride film
  • the (101) plane of the metal nitride film (GaN) of the sample 3 has 6-fold symmetry, and the metal nitride film (GaN) of the sample 3 is in-plane oriented. Further, since the angle formed by the (002) plane and the (101) plane of the wurtzite type structure is about 62 °, a peak showing 6-fold symmetry obtained by performing a ⁇ scan at that angle. From this, it can be seen that the crystal contained in the metal nitride film (GaN) of sample 3 has a Wurtz type structure. Therefore, it can be seen that the metal nitride film (GaN) of Sample 3 is a c-axis epitaxial film.
  • the metal nitride film (GaN) of Sample 3 has a wurtzite type structure and is epitaxially grown.
  • the full width at half maximum of the diffraction peak of Sample 3 measured by ⁇ scan was 3.36. Therefore, the In-Ga-Zn oxynitride film is preferable as a buffer layer for growing the metal nitride film (GaN).
  • the Hall effect was measured for the carrier concentrations of the metal oxynitride film and the metal oxide film used in Samples 1 to 3.
  • Table 4 shows the evaluation results of the Hall effect measurement.
  • the resistivity / Hall measuring system ResiTest8310 manufactured by Toyo Corporation
  • the resistivity / Hall measurement system ResiTest8310 is capable of AC (AC) Hall measurement that changes the direction and magnitude of the magnetic field at regular intervals and detects only the Hall electromotive voltage that appears in the sample in synchronization with it, and has mobility.
  • the Hall electromotive force can be detected even for a material having a small value and a high resistivity.
  • a metal oxynitride film was prepared on an yttria-stabilized zirconia (YSZ) substrate using the conditions shown in Table 1.
  • Table 3 shows the results of measuring the Hall effect of the evaluation sample.
  • indium tin oxide (ITO) film and In-Ga-Zn oxynitride film prepared on an yttria-stabilized zirconia (YSZ) substrate were measured.
  • the indium tin oxide (ITO) film is often used as a transparent conductive film in display devices and lighting devices.
  • the In-Ga-Zn oxynitride film functions as a conductive film equivalent to the indium tin oxide (ITO) film.
  • sample 2 by forming a metal nitride film (GaN) on the In-Ga-Zn oxynitride film, it is possible to prepare a metal nitride film (GaN) having higher crystallinity than sample 5. confirmed. That is, it is shown that the In-Ga-Zn oxynitride film functions as a buffer layer for producing the metal nitride film (GaN). Further, since the In-Ga-Zn oxynitride film has the same conductivity as indium tin oxide (ITO), it can have a function as an electrode of an inorganic light emitting element.
  • ITO indium tin oxide
  • the In-Ga-Zn oxynitride film can be formed by sputtering, and a metal nitride film (GaN) can be produced on the In-Ga-Zn oxynitride film by a sputtering method. .. If the sputtering apparatus has a plurality of sputtering targets, the In-Ga-Zn oxynitride film and the metal nitride film (GaN) can be continuously produced. In addition, an In-Ga-Zn oxynitride film and a metal nitride film (GaN) can be produced at a low temperature.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

無機発光素子を有する半導体装置を提供する。 半導体装置は、無機発光素子、トランジスタ、および容量を有する。無機発光素子は、第１の膜と、第２の膜とを有し、第１の膜は、インジウムと、酸素と、窒素とを有し、第２の膜は、ガリウムと、窒素とを有する。第１の膜は、ウルツ鉱型構造または立方晶構造を有し、第２の膜は、第１の膜上にウルツ鉱型構造を有して成長する。なお、第１の膜は、無機発光素子のカソード電極として機能する。また、無機発光素子が有する第２の膜の上方に容量の電極の一方が形成され、容量の電極の他方の上方には、半導体層に金属酸化物を有するトランジスタが形成される。容量の電極の一方は、無機発光素子が射出する光を反射する機能を有する。無機発光素子は、第１の膜を介して光を射出する。

Description

無機発光素子、無機発光素子を有する半導体装置
　本発明の一態様は、金属窒化物膜、および金属酸窒化物膜上に形成した金属窒化物膜を用いた半導体装置に関する。また、本発明の一態様は、当該金属窒化物膜を用いた無機発光素子、照明装置、表示装置、電子機器、および半導体装置に関する。
　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、通信装置、電子機器などは、半導体装置を有すると言える場合がある。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。また、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
　第１３族元素（ガリウムなど）を含む窒化物半導体は、無機発光素子、パワー半導体素子または通信デバイスの構成材料として知られている。特許文献１では、窒化物半導体の作製方法が開示されている。
　顔料や光触媒材料として、金属、酸素、および窒素を有する金属酸窒化物が知られている。また、金属酸窒化物は、半導体装置などに用いる半導体材料や絶縁性材料としても注目されている。特許文献２では、インジウム、ガリウム、および亜鉛を含む金属酸窒化物を有する半導体材料が開示されている。
　また、面内配向した薄膜（単結晶の薄膜ともいう。）を形成する方法の一つとして、エピタキシャル成長方法が知られている。ここで、面内配向とは、基板に対して水平方向の結晶方位の規則性をさす。特許文献３では、単結晶ＩｎＧａＯ３（ＺｎＯ）５薄膜を、反応性固相エピタキシャル法によって形成する方法が開示されている。
国際公開第２００５／６４２０号 特開２０１５−１８９２９号公報 特開２００４−１０３９５７号公報
　特許文献１に開示されている窒化物半導体の作製方法では、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて生成される。ＰＬＤ法では、レーザアブレーションを利用した成膜方法であり、レーザおよび光学系を必要とする。また、レーザの照射によってターゲットに誘起されたプラズマ（プルーム）の正面とそれ以外の部分とで、薄膜の堆積速度に大きな差が生じる課題がある。したがって、ＰＬＤ法を用いて薄膜を大量に生成することは難しい。
　また、特許文献２に開示されている金属酸窒化物の状態は、原子間の結合が無秩序なアモルファス状態である。アモルファス状態の金属酸窒化物は、鬆または低密度領域を有するため、当該金属酸窒化物の安定性が低くなる課題がある。半導体装置などに用いる金属酸窒化物は、高い結晶性を有することが好ましい。特に、金属酸窒化物は、面内配向していることが好ましい。
　また、特許文献３に開示されている反応性固相エピタキシャル法では、ＩｎＧａＯ３（ＺｎＯ）５薄膜の成膜前に、基板を１０００℃以上に加熱する処理を行う、当該薄膜の成膜後に、１３００℃以上の温度で加熱拡散処理を行う、などの高温処理を必要とする課題がある。また、単結晶ＩｎＧａＯ３（ＺｎＯ）５薄膜を形成するために、基板上に、エピタキシャル成長させたＺｎＯ薄膜を設ける必要がある。このように、従来技術を用いてエピタキシャル成長させた薄膜を形成するには、様々な制約がある。なお、本明細書では、高温とは、例えば、７００℃以上の温度をさし、低温とは、例えば、６００℃以下の温度をさす。
　そこで、本発明の一態様は、金属酸窒化物膜上にエピタキシャル成長させて成膜した金属窒化物膜を用いた無機発光素子などを提供することを課題の一とする。また、本発明の一態様は、金属窒化物膜を用いた無機発光素子などの生産性を高めることを課題の一とする。また、本発明の一態様は、金属酸窒化物膜を低温でエピタキシャル成長させて成膜する方法を提供することを課題の一とする。また、本発明の一態様は、金属酸窒化物膜の成膜前後で、高温処理を行わずに、当該金属酸窒化物膜をエピタキシャル成長させて成膜する方法を提供することを課題の一とする。また、本発明の一態様は、金属酸窒化物膜上に金属窒化物膜を、高温処理を行わずに、エピタキシャル成長させて成膜する方法を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様である無機発光素子は、第１の膜（金属酸窒化物膜）と、第２の膜（金属窒化物膜）と、を有する。第１の膜は、インジウムと、酸素と、を有し、第２の膜は、ガリウムと、窒素と、を有する。第２の膜は、ウルツ鉱型構造を有する。第１の膜は、無機発光素子のカソード電極として機能することができる。なお、第１の膜は、さらに、ガリウムと、亜鉛と、窒素と、を有することが好ましい。
　また、本発明の他の一態様である半導体装置は、無機発光素子と、トランジスタと、容量と、を有する。無機発光素子は、第１の膜（金属酸窒化物膜）と、第２の膜（金属窒化物膜）と、を有する。第１の膜は、インジウムと、酸素と、を有し、第２の膜は、ガリウムと、窒素と、を有する。第２の膜は、ウルツ鉱型構造を有する。無機発光素子が有する第２の膜の上方に容量の電極の一方が形成され、容量の電極の他方の上方にはトランジスタが形成される。容量の電極の一方は、無機発光素子が射出する光を反射する機能を有し、無機発光素子は、第１の膜を介して光を射出することができる。また、トランジスタは、半導体層に金属酸化物を有し、トランジスタの半導体層は、インジウム、ガリウム、亜鉛、および酸素を有することが好ましい。
　また、本発明の他の一態様は、第１の膜の作製方法である。第１の膜は、基板上に、窒素ガスを含む気体を導入して、酸化物ターゲットを用いて、スパッタリング法によって、エピタキシャル成長させることができる。なお、第１の膜は、面内配向した膜であることが好ましい。酸化物ターゲットは、亜鉛を含み、導電性を有する。第１の膜の成膜中の基板は、８０℃以上５００℃以下であり、窒素ガスの流量は、当該気体の全流量中の５０％以上１００％以下である。なお、酸化物ターゲットは、さらに、インジウム、およびガリウムを含むことが好ましい。
　上記において、基板は、単結晶のイットリア安定化ジルコニア（ＹＳＺ）基板であり、基板の面方位は（１１１）であることが好ましい。または、基板は、単結晶のａ面サファイア基板であり、基板の面方位は（１１０）であることが好ましい。
　また、本発明の他の一態様は、第２の膜の作製方法である。第２の膜は、第１の膜上に、窒素ガスを含む気体を導入して、窒化物ターゲットを用いて、スパッタリング法によって、エピタキシャル成長させることができる。なお、第２の膜は、面内配向した膜であることが好ましい。窒化物ターゲットは、ガリウムと、窒素と、を含み、導電性を有する。金属窒化物膜の成膜中の基板は、８０℃以上５００℃以下であり、窒素ガスの流量は、当該気体の全流量中の８０％以上１００％以下である。
　上記において、第１の膜および第２の膜の結晶の（１０１）面に対するＸ線解析におけるφスキャンを行った場合、第１の膜および第２の膜は、６回対称を示す回折ピークが観測されることが好ましい。また、面内の配向性は、Ｘ線回折におけるφスキャンの半値全幅（Δφと呼ぶ場合ある）が小さいほど面内の配向性がよいとする。
　本発明の一態様によれば、金属酸窒化物膜上にエピタキシャル成長させて成膜した金属窒化物膜を用いた無機発光素子などを提供できる。また、本発明の一態様により、金属窒化物膜を用いた無機発光素子などの生産性を高めることができる。また、本発明の一態様により、金属酸窒化物膜を低温でエピタキシャル成長させて成膜する方法を提供できる。また、本発明の一態様により、金属酸窒化物膜の成膜前後で、高温処理を行わずに、当該金属酸窒化物膜をエピタキシャル成長させて成膜する方法を提供できる。また、本発明の一態様は、金属酸窒化物膜上に金属窒化物膜を、高温処理を行わずに、エピタキシャル成長させて成膜する方法を提供できる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１Ａは、基板上にエピタキシャル成長させた金属酸窒化物膜を説明する図である。図１Ｂは、当該金属酸窒化物膜が有する結晶の結晶面を説明する図である。図１Ｃは、当該結晶の原子配置を説明する図である。
図２は、基板上にエピタキシャル成長させた金属酸窒化物膜を説明する図である。
図３は、酸化物ターゲットを構成する金属の原子数比の範囲を説明する図である。
図４は、スパッタリング装置を説明する模式図である。
図５は、Ｘ線測定における実験配置図である。
図６Ａ乃至図６Ｃは、極図形、および極点測定で得られる強度分布を説明する図である。
図７は、無機発光素子の構成例を示す図である。
図８は、表示装置の構成例を示す図である。
図９Ａ、図９Ｂは、トランジスタの構成例を示す図である。
図１０Ａ乃至図１０Ｃは、トランジスタの構成例を示す図である。
図１１Ａ乃至図１１Ｃは、トランジスタの構成例を示す図である。
図１２は、表示装置の構成例を示す図である。
図１３Ａ乃至図１３Ｃは、表示装置の構成例を示す図である。
図１４は、表示装置の構成例を示す図である。
図１５Ａおよび図１５Ｂは、電子機器の構成例を示す図である。
図１６Ａ乃至図１６Ｅは、電子機器の構成例を示す図である。
図１７は、実施例の試料に対するＸ線解析の結果を示す図である。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
　また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域（以下、チャネル形成領域ともいう。）を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
　また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
　また、本明細書等において、「絶縁体」という用語を、絶縁膜と言い換えることができる。また、「導電体」という用語を、導電膜と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
　また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
　また、本明細書では、結晶面を、ミラー指数を用いて表す。ミラー指数は、丸括弧の中の３つの整数で示される。また、結晶面の並びの方向（結晶面に対して垂直方向）を、結晶方位という。結晶方位は、角括弧の３つの整数で示される。例えば、結晶面を表す際は（１１１）と示し、結晶方位を表す際は［１１１］で示す。なお、六方晶系では、ミラー−ブラベー（Ｍｉｌｌｅｒ−Ｂｒａｖａｉｓ）指数と呼ばれる表記が利用される場合がある。具体的には、六方晶格子の面指数を、４つの整数（ｈ、ｋ、ｉ、ｌ）を用いて、（ｈｋｉｌ）で表す。ここでｉ＝−（ｈ＋ｋ）である。指数ｉは指数ｈと指数ｋの値から計算できるため、本明細書では、六方晶系の結晶面に対しても、３つの整数を用いたミラー指数（ｈｋｌ）で表記する。また、結晶面、方向および空間群の表記は、結晶学上、数字に上付きのバーを付すが、本明細書等では出願表記の制約上、数字の上にバーを付す代わりに、数字の前に−（マイナス符号）を付して表現する場合がある。
　また、本明細書では、単結晶基板の表面に現れる結晶面を、単結晶基板の面方位と呼ぶ場合がある。
　また、本明細書では、結晶面に対応する、逆格子における格子点（逆格子点ともいう）を、括弧なしの指数で表記する。
（実施の形態１）
　本実施の形態では、本発明の一態様である無機発光素子に用いられる金属窒化物膜の作製方法について説明する。
　金属および窒素を有する金属窒化物は、半導体装置に用いる半導体材料や絶縁性材料として注目されている。半導体装置に用いる金属窒化物は、不純物や欠陥が少なく、安定性が高いことが好ましい。なお、金属窒化物の不純物や欠陥が少ないことを金属窒化物の結晶性が高いと言い換えることができる。また、金属窒化物の安定性が高いとは、半導体装置の動作に伴う発熱などによって、当該金属窒化物に接する材料と反応しにくいこと、当該金属窒化物の結晶性が変化しないこと、または当該金属窒化物に欠陥が生じにくいこと、などをさす。不純物や欠陥が少なく、安定性が高い金属窒化物を半導体装置に用いることで、当該半導体装置の信頼性を向上させることができる。
　本発明の一態様では、不純物及び欠陥が少ない結晶性の高い金属窒化物膜を作製するために、基板と金属窒化物の間にバッファ層として金属酸窒化物膜を設けることができる。結晶性の高い金属窒化物膜を作製するためには、不純物及び欠陥が少ない金属酸窒化物膜を設けることが好ましい。
　金属酸窒化物における不純物とは、例えば、金属酸窒化物を構成する主成分以外をいう。例えば、金属酸窒化物において、濃度が０．１原子％未満の元素は不純物といえる。当該元素として、例えば、水素、シリコン、ホウ素、リン、炭素、及び金属酸窒化物を構成する主成分以外の遷移金属などがある。また、金属酸窒化物における欠陥とは格子欠陥のことであり、格子欠陥としては、例えば、酸素欠損、窒素欠損などの点欠陥、転位などの線欠陥、結晶粒界などの面欠陥等がある。また、金属酸窒化物における欠陥には、鬆などのボイド欠陥等がある。
　また、薄膜には、結晶性の観点から、面内配向した薄膜、配向性薄膜、無配向薄膜（多結晶薄膜）、非晶質薄膜（アモルファス薄膜）などがある。配向性薄膜は、薄膜に含まれる結晶において、少なくとも一つの結晶軸が特定の方向に揃っている状態の薄膜である。また、面内配向した薄膜は、薄膜に含まれる結晶において、３つの結晶軸がそれぞれ特定の方向に揃っている状態の薄膜である。
　半導体装置などに用いる金属酸窒化物の薄膜は、配向性を有することが好ましく、面内配向した金属酸窒化物の薄膜であることがさらに好ましい。面内配向した金属酸窒化物の薄膜は、不純物や欠陥が少なく、緻密な構造を有している。よって、面内配向した金属酸窒化物の薄膜を半導体装置などに用いることで、当該半導体装置などの信頼性を向上させることができる。
　面内配向した薄膜の形成方法として、エピタキシャル成長が知られている。エピタキシャル成長とは、単結晶の基板上に、薄膜を構成する結晶が一定の結晶方位関係をもって成長することをいう。なお、単結晶の基板上に、当該基板と同じ材料を用いて、当該基板の有する結晶の格子定数と同じである結晶が成長することを、ホモエピタキシャル成長と呼ぶ。また、単結晶の基板上に、当該基板と異なる材料を用いて、または、当該基板の有する結晶の格子定数と異なる格子定数の材料を用いて、結晶が成長することを、ヘテロエピタキシャル成長と呼ぶ。ヘテロエピタキシャル成長は、基板の有する結晶に対して格子不整合が小さい材料を選択する、または、基板と薄膜の間に格子歪みを緩和する層（バッファ層ともいう）を設ける、などにより可能となる。
　エピタキシャル成長の方法には、固相エピタキシャル成長（ＳＰＥ：Ｓｏｌｉｄ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）法、液相エピタキシャル成長（ＬＰＥ：Ｌｉｑｕｉｄ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）法、気相エピタキシャル成長（ＶＰＥ：Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）法がある。
　ＳＰＥ法は、基板表面に堆積する材料を電子ビーム照射などにより加熱して、当該材料を基板の有する結晶と同じ結晶構造に変える方法である。また、ＬＰＥ法は、過飽和溶液から基板表面に結晶部分を析出させる方法である。また、ＶＰＥ法は、気相中の成分を基板表面に堆積させる方法である。ＶＰＥ法には、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシャル成長（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法などがある。ＭＢＥ法は、超高真空中で目的の結晶を構成する元素あるいは元素を含む材料を加熱蒸発させ、加熱された基板上に結晶を堆積させる方法である。
　従来技術では、薄膜をエピタキシャル成長させるのに、様々な制約がある。当該制約として、例えば、当該薄膜を高温で成膜すること、当該薄膜を成膜した後に高温（例えば、１０００℃以上）で熱処理を行うこと、当該薄膜を成膜する前に基板表面に対して平坦化処理を施すこと、基板上に１以上のバッファ層を設けること、または、格子定数や熱膨張係数の近い基板を選択すること、などがある。基板表面の平坦化処理として、例えば、当該基板に対して高温で熱処理を行うこと、などがある。
　そこで、本発明の一態様の金属酸窒化物膜の作製方法では、金属酸窒化物膜を低温でエピタキシャル成長させる。本作製方法では、単結晶の基板上に、反応室へ気体を導入して、スパッタリング法によって、金属酸窒化物膜をエピタキシャル成長させる。本発明の一態様では、エピタキシャル成長させることで面内配向した膜を形成することができる。
　エピタキシャル成長させる金属酸窒化物膜の結晶構造は、六方晶系の結晶構造であることが好ましい。六方晶系の結晶構造のうち、特に、ウルツ鉱型構造であることが好ましい。ウルツ鉱型構造は、立方晶系（例えば、ダイヤモンド構造、蛍石型構造、閃亜鉛型構造など）に対してエピタキシャル成長が可能な結晶方位関係を有する。例えば、立方晶の［１１１］方向とウルツ鉱型構造の［００１］方向とは、エピタキシャル成長が可能な結晶方位関係である。よって、六方晶系の結晶構造を有する金属酸窒化物膜を、立方晶系、六方晶系などの結晶構造を有する単結晶の基板上にエピタキシャル成長させやすくすることができる。また、当該金属酸窒化物膜上に、立方晶系、六方晶系などの結晶構造を有する材料をエピタキシャル成長させやすくすることができる。
　なお、上述した六方晶系の結晶構造以外では、エピタキシャル成長させる金属酸化物薄膜の結晶構造が立方晶系の結晶構造であることが好ましい。立方晶系の結晶構造のうち、特にビックスバイト（ｂｉｘｂｙｉｔｅ）（Ｃ型希土類型）構造であることが好ましい。立方晶系は、六方晶系に対してエピタキシャル成長が可能な結晶方位関係を有する。上述のように、立方晶の［１１１］方向とウルツ鉱型構造の［００１］方向とは、エピタキシャル成長が可能な結晶方位関係であるため、六方晶系の結晶構造を有する金属窒化物膜を、立方晶系の結晶構造を有する当該金属酸化物薄膜上にエピタキシャル成長させやすくすることができる。
　上記単結晶の基板として、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア（ＹＳＺ）基板など）などの絶縁体基板を用いることができる。金属酸窒化物の結晶構造がウルツ鉱型構造である場合、上記基板として、例えば、面方位が（１１１）であるＹＳＺ基板、または面方位が（１１０）であるａ面サファイア基板を用いることが好ましい。上記基板にＹＳＺ基板またはａ面サファイア基板を用いることで、ウルツ鉱型構造の結晶を有し、面内配向した金属酸窒化物の薄膜を形成しやすくなる。なお、シリコン、ゲルマニウム、炭化シリコン、窒化ガリウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛などの基板を用いてもよい。
　エピタキシャル成長した薄膜の結晶の格子定数と、基板の結晶の格子定数との差（格子不整合ともいう）は小さい方が好ましい。格子不整合を小さくすることで、単結晶の基板上に、薄膜をエピタキシャル成長させやすくすることができる。
　格子不整合の度合いを評価する方法の一つとして、格子不整合度がある。格子不整合度Δａは、エピタキシャル成長した薄膜の結晶の格子定数ａｅと、基板の結晶の格子定数ａｓと、を用いて、以下の数式（１）より算出される。
Figure JPOXMLDOC01-appb-M000001
　エピタキシャル成長させる金属酸窒化物膜と、単結晶の基板との格子不整合度は、１５％以下が好ましく、１０％以下がより好ましい。これにより、単結晶の基板上に、金属酸窒化物膜をエピタキシャル成長させやすくすることができる。
　なお、立方晶系の単結晶の基板上に、ウルツ鉱型構造の結晶を有する金属酸窒化物膜をエピタキシャル成長させる場合、例えば、当該基板は［１１１］方向であり、当該金属酸窒化物膜は［００１］方向であり、結晶方位が異なる。そこで、ａｓを当該基板の結晶の格子定数を２分のルート２倍した値とすることで、格子不整合度を算出することができる。具体的には、当該単結晶の基板として、ａ軸方向の格子定数が約０．５１ｎｍであるＹＳＺ基板を用いる場合、［１１１］方向から見た最隣接原子間距離は、最小のもので約０．３６ｎｍとなる。よって、上記した格子不整合度の好ましい範囲を鑑みて、金属酸窒化物膜の結晶の、ａ軸方向の格子定数は、０．３１ｎｍ以上０．４１ｎｍ以下が好ましく、０．３２ｎｍ以上０．４０ｎｍ以下がより好ましい。
　さらに、本発明の一態様の金属窒化物膜の作製方法では、金属酸窒化物膜上または金属酸化物膜上に金属窒化物膜を低温でエピタキシャル成長させる。一例として、金属酸窒化物膜上に金属窒化物膜を低温でエピタキシャル成長させる場合、上述した金属酸窒化物膜上に、反応室へ気体を導入して、スパッタリング法によって、金属窒化物膜をエピタキシャル成長させる。本発明の一態様では、エピタキシャル成長させることで面内配向した膜を形成することができる。
　エピタキシャル成長させる金属窒化物膜の結晶構造は、六方晶系の結晶構造であることが好ましい。六方晶系の結晶構造のうち、特に、ウルツ鉱型構造であることが好ましい。エピタキシャル成長した金属酸窒化物膜がウルツ鉱構造を有するため、金属酸窒化物膜上には、ウルツ鉱構造を有する金属窒化物膜を成長させることが容易である。
　例えば、面方位が（１１１）であるＹＳＺ基板または面方位が（１１０）であるａ面サファイア基板上にエピタキシャル成長した金属酸窒化物膜上にエピタキシャル成長させた金属窒化膜は、面方位が（１１１）であるＹＳＺ基板または面方位が（１１０）であるａ面サファイア基板上にエピタキシャル成長した金属窒化物膜よりも結晶性が高くなる。エピタキシャル成長させるのに一般的に高温条件が必要であるのに対して、本方法ではエピタキシャル成長させるには、高温条件を必要としない。また、金属酸窒化物膜は、スパッタリング法を用いて容易に形成することができる。
　エピタキシャル成長した金属酸窒化物膜がウルツ鉱構造を有することから、金属酸窒化物膜は、基板と金属窒化物膜との格子不整合を緩和する良好なバッファ層として機能する。金属酸窒化物膜および金属窒化物膜を半導体装置として用いる場合、金属窒化物膜の結晶性は高いことが好ましい。
　一例として、金属窒化物を用いて無機発光素子を形成する場合、金属窒化物膜は、少なくともｎ型のクラッド層、活性層、およびｐ型のクラッド層を有する。したがって、金属窒化物膜を積層するため、バッファ層上の金属窒化物膜はバッファ層よりも結晶性が高いことが好ましい。結晶性を高くすることで、金属窒化物膜中のキャリア濃度などの均一性が向上し、電気的特性が向上する。さらに、結晶性を高くすることで無機発光素子の耐圧および電流に対する信頼性を向上させることができる。実施の形態２では、金属酸窒化物膜および金属窒化物膜を用いて無機発光素子または表示装置を作製する例について詳細に説明する。
　なお、金属酸窒化物膜および金属窒化物膜を用いた半導体装置は、表示素子および表示装置に限定されない。当該半導体装置として、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、通信装置、または電子機器などに適用することができる。
　単結晶の基板上にエピタキシャル成長させた、金属酸窒化物膜を含む構造体の模式図を図１Ａに示す。図１Ａは、単結晶の基板１０上に、金属酸窒化物膜２０が成膜された構造体の模式図である。図１Ａには、金属酸窒化物膜２０が、ウルツ鉱型構造の結晶２０ａを有する場合を図示している。本発明の一態様の作製方法によって、ウルツ鉱型構造の結晶２０ａのｃ軸（［００１］方向）が、単結晶の基板１０表面の法線方向と一致するように、金属酸窒化物膜２０はエピタキシャル成長する。ここで、本発明の一態様の作製方法でエピタキシャル成長した膜は、当該膜に含まれる結晶のｃ軸（［００１］方向）が、単結晶の基板表面の法線方向と一致するため、本発明の一態様の作製方法でエピタキシャル成長した膜を、ｃ軸エピタキシャル膜と呼ぶ場合がある。なお、法線方向は、垂直方向と言い換えてもよい。
　図１Ｂを用いて、ウルツ鉱型構造の結晶面について説明する。図１Ｂには、ウルツ鉱型構造の代表的な結晶面（（００１）面、（１０１）面）を示している。図１Ｂに示すウルツ鉱型構造の（００１）面は、単結晶の基板１０表面と平行な面となる。
　図１Ｃに、ウルツ鉱型構造における原子配置を示す。図１Ｃ中の配置Ｘ１は、金属原子の配置であり、配置Ｘ２は酸素原子または窒素原子の配置である。なお、配置Ｘ１が酸素原子または窒素原子の配置であり、配置Ｘ２が金属酸原子の配置であってもよい。
　上記スパッタリング法に用いるスパッタリングターゲットは、亜鉛を含む酸化物ターゲットであることが好ましく、インジウムおよびガリウムの少なくとも一方と、亜鉛と、を含む酸化物ターゲットであることがより好ましい。当該酸化物ターゲットとして、例えば、酸化亜鉛ターゲット、インジウム亜鉛酸化物（Ｉｎ−Ｚｎ酸化物）ターゲット、ガリウム亜鉛酸化物（Ｇａ−Ｚｎ酸化物）ターゲット、インジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物）ターゲットなどを用いることができる。特に、当該酸化物ターゲットとして、インジウムガリウム亜鉛酸化物ターゲットを用いるとよい。窒化インジウム、窒化ガリウム、酸化亜鉛の結晶構造はいずれも、ウルツ鉱型構造である。よって、当該酸化物ターゲットを用いて成膜することで、ウルツ鉱型構造の結晶を有し、面内配向した金属酸窒化物の薄膜を形成し易くなる。なお、ウルツ鉱型ではない当該酸化物ターゲットを用いた場合でも、形成された薄膜はウルツ鉱型構造を有することがある。
　また、異なる例としてスパッタリング法に用いるスパッタリングターゲットは、インジウムを含む酸化物ターゲットであることが好ましく、インジウムと、錫と、を含む酸化物ターゲットであることがより好ましい。当該酸化物ターゲットとして、例えば、酸化インジウムターゲット、酸化インジウム錫（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）ターゲットを用いることが出来る。通常、酸化インジウム、酸化インジウム錫の結晶構造はいずれも、ビックスバイト（ｂｉｘｂｙｉｔｅ）（Ｃ型希土類型）構造である。よって、当該酸化物ターゲットを用いて成膜することで、ビックスバイト型構造の結晶を有し、面内配向した金属酸化物の薄膜を形成し易くなる。
　図２は、ウルツ鉱構造を有する金属酸窒化物膜２０上にエピタキシャル成長させた、金属窒化物膜３０を含む構造体の模式図を示す。金属窒化物膜３０は、ウルツ鉱型構造の結晶３０ａを有する。なお、金属酸窒化物膜２０のウルツ鉱型構造の（００１）面は、金属窒化物膜３０がエピタキシャル成長する結晶面と平行な面になるため、金属窒化物膜３０の結晶性が良好になる。なお、金属窒化物膜３０は、少なくとも第１３族元素および第１５族元素の元素を含むことが好ましい。
　図３を用いて、上記亜鉛を含む酸化物ターゲットを構成する金属の原子数比の好ましい範囲について説明する。図３は、上記酸化物ターゲットが有するインジウム、ガリウム、および亜鉛の原子数比を表す図である。なお、図３には、酸素の原子数比については記載しない。また、上記酸化物ターゲットが有するインジウム、ガリウム、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｇａ］、および［Ｚｎ］とする。
　図３において、破線は、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（αは−１以上１以下の実数）となるライン、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、および［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるラインを表す。
　また、一点鎖線は、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：１：βの原子数比（βはゼロ以上の実数）となるライン、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝１：２：βの原子数比となるライン、および［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
　図３に示す領域Ａは、上記酸化物ターゲットが有するインジウム、ガリウム、および亜鉛の原子数比の好ましい範囲の一例について示している。領域Ａには、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４．１、および［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝１：１：１のＩｎ−Ｇａ−Ｚｎ酸化物ターゲット、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝２：０：１（［Ｉｎ］：［Ｚｎ］＝２：１）のＩｎ−Ｚｎ酸化物ターゲット、ならびに［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝０：０：１の酸化亜鉛ターゲットが含まれる。
　なお、上記スパッタリング法に用いるスパッタリングターゲットは、酸化物ターゲットに限られず、酸窒化物ターゲットでもよい。酸窒化物ターゲットとして、例えば、インジウムガリウム亜鉛酸窒化物（Ｉｎ−Ｇａ−Ｚｎ酸窒化物）ターゲット、インジウムガリウム酸窒化物（Ｉｎ−Ｇａ酸窒化物）ターゲットなどを用いることができる。
　上記金属酸窒化物膜の成膜中の基板温度は、室温（２５℃）以上５００℃以下であることが好ましく、８０℃以上４００℃以下であることがより好ましく、１５０℃以上３５０℃以下であることがさらに好ましい。基板温度を５００℃以下にして成膜できるため、当該金属酸窒化物膜を用いた半導体装置などの生産性を高めることができる。
　金属酸窒化物膜の成膜中に反応室へ導入する気体として、窒素ガスを含む気体を用いることが好ましい。例えば、当該気体として、窒素ガス、窒素ガスと酸素ガスとの混合ガス、窒素ガスと希ガス（アルゴン、ヘリウムなど）との混合ガスなどを用いることが好ましい。ここで、窒素ガスの流量は、当該気体の全流量中の５０％以上１００％以下が好ましく、７０％以上１００％以下がより好ましく、８５％以上１００％以下がさらに好ましい。なお、当該気体の流量に対する窒素ガスの流量比を調整することで、得られる金属酸窒化物膜の組成を調整することができる。
＜スパッタリング装置＞
　次に、図４を用いて、本発明の一態様である金属酸窒化物膜の作製方法に係るスパッタリング装置について説明する。図４は、スパッタリング装置２００が有する成膜室２０１を説明する断面図である。
　図４に示す成膜室２０１は、基板ホルダ２０２と、スパッタリングターゲット２０４と、バッキングプレート２０５と、マグネットユニット２０６と、を有する。マグネットユニット２０６は、１つまたは複数（例えば、マグネットユニット２０６ａ、マグネットユニット２０６ｂ）を設けることができる。また、マグネットユニット２０６は、固定されているか、もしくは揺動機構を有することができる。なお、スパッタリングターゲット２０４は、バッキングプレート２０５上に配置され、固定される。また、マグネットユニット２０６は、バッキングプレート２０５を介してスパッタリングターゲット２０４下に配置される。なお、成膜室２０１に基板２０３を搬入する場合、基板２０３は基板ホルダ２０２に接して配置される。また、成膜室２０１には、気体（成膜ガスともいう）を供給するための吸気口２１０ａと排気口２１０ｂとを有する。成膜室２０１には、吸気口２１０ａを介して成膜ガスが与えられ、排気口２１０ｂを介して成膜ガスが排気される。
　図４では、マグネットユニット２０６ａおよびマグネットユニット２０６ｂを設けた例を示す。マグネットユニット２０６ａおよびマグネットユニット２０６ｂは揺動機構を有し、マグネットユニット２０６ａは、揺動範囲２０７ａを有し、マグネットユニット２０６ｂは、揺動範囲２０７ｂを有する。マグネットユニット２０６ａおよびマグネットユニット２０６ｂが、スパッタリングターゲット２０４が配置されている範囲を揺動することで均一な膜を形成することができる。例えば、マグネットユニット２０６ａまたはマグネットユニット２０６ｂを、０．１Ｈｚ以上１ｋＨｚ以下のビート（リズム、拍子、パルス、周波、周期、サイクルなどと言い換えてもよい。）で揺動させればよい。
　スパッタリングターゲット２０４が受ける磁場は、基板ホルダ２０２に与えられる電圧Ｖ２と、バッキングプレート２０５に与えられる電圧Ｖ１とによって決定される。また、スパッタリングターゲット２０４が受ける磁場は、マグネットユニット２０６の揺動とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてスパッタリングターゲット２０４のスパッタリング現象が起こりやすい。なお、スパッタリングターゲット２０４が多元素を含む場合、マグネットユニット２０６ａからスパッタリングターゲット２０４に与える磁場強度は、マグネットユニット２０６ｂからスパッタリングターゲット２０４に与える磁場強度と異なる強度を与えることができる。磁場強度に応じた元素が基板２０３に成膜される。
　なお、図４では、平行平板型のスパッタリング装置を用いる例について示したが、本実施の形態に係る金属酸窒化物膜の成膜方法はこれに限られるものではない。例えば、対向ターゲット型のスパッタリング装置を用いて金属酸窒化物膜を成膜してもよい。
　スパッタリング法は、低温での成膜が可能であるため、当該金属酸窒化物膜を用いた半導体装置などの生産性を高めることができる。
　本発明の一態様により、金属酸窒化物膜を低温でエピタキシャル成長させて成膜する方法を提供できる。また、本発明の一態様により、金属酸窒化物膜の成膜前後で、高温処理を行わずに、当該金属酸窒化物膜をエピタキシャル成長させて成膜する方法を提供できる。また、本発明の一態様は、金属酸窒化物膜上に金属窒化物膜を、高温処理を行わずに、エピタキシャル成長させて成膜する方法を提供できる。また、本発明の一態様により、金属酸窒化物膜上にエピタキシャル成長させて成膜した金属窒化物膜を用いた半導体装置などを提供できる。また、本発明の一態様により、金属窒化物膜を用いた半導体装置などの生産性を高めることができる。
＜薄膜の結晶性および配向性の評価方法＞
　エピタキシャル成長の評価は、評価方法によって、薄膜の成膜中または薄膜の成膜後に行うことができる。
　薄膜の成膜中に行う、エピタキシャル成長の評価方法として、例えば、反射高速電子線回折（ＲＨＥＥＤ：Ｒｅｆｌｅｃｔｏｎ　Ｈｉｇｈ　Ｅｎｅｒｇｙ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）、表面光吸収法（ＳＰＡ：Ｓｕｒｆａｃｅ　Ｐｈｏｔｏａｂｓｏｒｐｔｉｏｎ）などが挙げられる。
　また、成膜した薄膜のエピタキシャル成長（結晶性および配向性）は、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）法における、逆格子空間マッピング（Ｒｅｃｉｐｒｏｃａｌ　Ｓｐａｃｅ　Ｍａｐｐｉｎｇ）、極点測定（φスキャン）、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ測定、Ｉｎ−Ｐｌａｎｅ測定などを組み合わせて評価することができる。
　以下では、薄膜の結晶性および配向性の評価に用いることができる測定方法について説明する。
＜逆格子空間マッピング＞
　逆格子空間マッピングについて説明する。
　逆格子空間とは、逆格子空間の基本ベクトル（逆格子ベクトルともいう）によって構成される空間であり、実空間の周期性が反映される。ここで、逆格子ベクトルｂｊは、実空間格子の基本ベクトルａｉと以下の数式（１）の関係にある。つまり、実空間の結晶において定義される面を、逆格子における格子点として扱う。
Figure JPOXMLDOC01-appb-M000002
　エピタキシャル成長した薄膜は、当該薄膜を構成する結晶の結晶方位のばらつきが小さい、つまり、配向性が高い。よって、エピタキシャル成長した薄膜に対して逆格子空間マップを取得した場合、観測されるスポットの強度は高く、スポットの半値全幅（ＦＷＨＭ）は小さくなる。一方、結晶の結晶方位のばらつきが大きい、つまり、配向性が低い薄膜に対して逆格子空間マップを取得した場合、観察されるスポットの強度は低く、スポットの半値全幅は大きくなる。以上より、逆格子空間マップを取得することで、薄膜の結晶性および配向性を評価することができる。
　図５を用いて、Ｘ線分析に用いることのできる装置について説明する。ここで、図５に示すように、Ｘ線分析装置を上面から見て、Ｘ線源ｓｏｕｒｃｅ、試料ｓａｍｐｌｅ、および検出器ｄｅｔｅｃｔｏｒが、一列に並ぶ方向をψ軸とする。また、Ｘ線分析装置を上面から見て、ψ軸に対して垂直な方向をθ軸とする。また、ψ軸およびθ軸に対して垂直な方向をφ軸とする。つまり、φ軸は、Ｘ線分析装置を上面から見た方向と平行である。なお、本明細でψ軸としている軸は、装置によってはχ軸としている場合がある。そのためψ軸はχ軸と言い換えることもできる。同様に、本明細でθ軸としている軸は、装置によってはω軸としている場合がある。そのためθ軸はω軸と言い換えることもできる。
　なお、検出器として、２次元検出器を用いてもよい。２次元検出器は、検出面に２θとχ方向に対する位置情報を有する。なお、図５に示す検出器ｄｅｔｅｃｔｏｒは、２次元検出器を模して示している。なお、特に断りがない場合、本明細書では、ＣｕＫα線（波長：０．１５４１８ｎｍ）をＸ線源とした値を用いる。
＜極点測定＞
　極点測定は、Ｘ線源と検出器の位置（角度）を一定に保ったまま、試料をあらゆる方向に回転させることで、回折強度の分布を測定する方法である。
　また、試料に対する所定の結晶面に対して、φ方向に走査する分析をφスキャンとよび、φスキャンにおける半値全幅（Δφと呼ぶ場合がある）が小さいものを面内配向性がよいとする。また、この面内配向性は明細中で結晶性と言い換える場合がある。
　極点測定により得られる回折強度について、図６を用いて説明する。極点測定により得られる回折強度は、極図形で表される。図６Ａに、極図形を示す。図６Ａに示すように、極図形の中心Ｐ０は、角度ψが０°であり、極図形の外周Ｐ１は、角度ψが９０°である。また、極図形の中心Ｐ０から極図形の外周Ｐ１に向かって、真上に伸びる直線（図６Ａで、Ｐ０−Ｐ２の一点鎖線で示す直線）は、角度φが０°であり、当該直線と、極図形の中心Ｐ０から極図形の外周Ｐ１に向かって伸びる直線（図６Ａで、Ｐ０−Ｐ３の一点鎖線で示す直線）とのなす角は、角度φとなる。なお、図６Ａでは、反時計回りに回転させた場合に、角度φが大きくなるよう図示しているが、これに限られず、装置などによっては、時計回りに回転させた場合に、角度φが大きくなる場合がある。また、φスキャンの範囲によっては、極点測定で得られる極図形の角度が、０°以上９０°以下の範囲で取得されない場合がある。なお、極点測定において、本明細書でψとしている軸は、装置によっては、αとしている場合がある。そのためψはαと言い換えることもできる。同様に、本明細書でφとしている軸は、装置によってはβとしている場合がある。そのためθはβと言い換えることもできる。
　図６Ｂおよび図６Ｃに、極点測定で得られる回折強度の模式図を示す。図６Ｂでは、角度ψの同心円（図中の、一点鎖線で示す円）上に、スポット状の強度分布が観察される場合の、回折強度の模式図であり、図６Ｃでは、リング状の強度分布が観測される場合の、回折強度の模式図である。
　例えば、ウルツ鉱型構造の（１０１）面は、６回対称性を有する。つまり、ウルツ鉱型構造の結晶を有し、ｃ軸エピタキシャル薄膜に対して極点測定を行った場合、図６Ｂに示すように、ある角度ψの同心円上に、６つのスポット状の強度分布（回折ピーク）が観測される。よって、ウルツ鉱型構造の結晶を有する薄膜が、ｃ軸にエピタキシャル成長した場合、薄膜の結晶の（１０１）面に対する極点測定もしくはφスキャンにて、６回対称を示す回折ピークが観測される。具体的には、角度ψが約６２°の同心円上に、約６０°おきに回折ピークが観測される。
　他方、エピタキシャル成長していない薄膜に対して極点測定を行った場合、図６Ｃに示すようなリング状の強度分布が観察される、または、回折ピークが観察されない。したがって、極点測定で観察される強度分布を解析することで、薄膜がエピタキシャル成長しているかについて評価することができる。
　なお、単結晶のＹＳＺ基板の（２２０）面に対する極点測定もしくはφスキャンでは、３回対称を示す回折ピークが観測される。具体的には、角度ψが約３５°の同心円上に、約１２０°おきに回折ピークが観測される。また、単結晶のａ面サファイア基板の（３００）面に対する極点測定もしくはφスキャンでは、２回対称を示す回折ピークが観測される。具体的には、角度ψが約３０°の同心円上に、約１８０°おきに回折ピークが観測される。
＜Ｏｕｔ−ｏｆ−ｐｌａｎｅ測定およびＩｎ−ｐｌａｎｅ測定＞
　ＸＲＤ法を用いた測定には、Ｏｕｔ−ｏｆ−ｐｌａｎｅ測定およびＩｎ−ｐｌａｎｅ測定がある。Ｏｕｔ−ｏｆ−ｐｌａｎｅ測定は、薄膜の表面に対して平行な結晶面を評価する手法であり、Ｉｎ−ｐｌａｎｅ測定は、薄膜の表面に対して垂直な結晶面を評価する手法である。Ｏｕｔ−ｏｆ−ｐｌａｎｅ測定およびＩｎ−ｐｌａｎｅ測定では、検出器として、０次元検出器を用いても良い。
　以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
　本実施の形態では、先の実施の形態で示した、エピタキシャル成長した金属酸窒化物膜の用途について説明する。
　上記金属酸窒化物膜の用途として、例えば、無機発光素子、受光素子、パワー半導体素子、半導体装置などがある。特に、無機発光素子に用いることが好ましい。なお、無機発光素子には、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、マイクロＬＥＤが含まれる。
　図７を用いて、上記金属酸窒化物膜を用いた無機発光素子の構成例について説明する。なお、本実施の形態では、ダブルヘテロ接合を有する無機発光素子について説明する。ただし、本発明の一態様はこれに限定されず、量子井戸接合を有する無機発光素子でもよい。
　図７は、本発明の一態様に係る金属酸窒化物膜上に形成する金属窒化物膜を用いた無機発光素子１００である。図７に示すように、無機発光素子１００は、基板１０、金属酸窒化物膜２０で形成するバッファ層と、ｎ型のクラッド層３１と、活性層３２と、ｐ型のクラッド層３３と、電極３５と、電極３６と、を有する。ｎ型のクラッド層３１、活性層３２、およびｐ型のクラッド層３３は、金属窒化物膜で形成することができる。なお、ｐ型のクラッド層３３と、電極３６との間に、導電体３４を設けてもよい。金属酸窒化物膜２０は、導電性を有し、無機発光素子１００の電極として機能する。一例として、無機発光素子１００では、金属酸窒化物膜２０をカソード電極、および導電体３４をアノード電極として用いている。
　なお、金属窒化物膜であるｎ型のクラッド層３１は、金属酸窒化物膜２０を介することで電極３５とオーミック接触を得ることができる。また、金属窒化物膜であるｐ型のクラッド層３３は、導電体３４を介することで電極３６とオーミック接触を得ることができる。
　活性層３２は、ｎ型のクラッド層３１とｐ型のクラッド層３３とに挟持されている。活性層３２では、電子と正孔が結合して光を発する。つまり、活性層３２は、発光層と呼ぶことができる。例えば、ｎ型のクラッド層３１には、ｎ型ドーパントとして珪素、ゲルマニウム、または錫などを含むことが好ましい。またｐ型のクラッド層３３には、ｐ型ドーパントとして、マグネシウムなどを含むことが好ましい。活性層３２には、インジウム、亜鉛、または珪素などを含むことが好ましい。
　本発明の一態様に係る金属酸窒化物膜２０を構成する金属の原子数比、金属窒化物膜に加えるドーパント、成膜時に反応室へ導入する窒素ガスの流量などを適宜選択することで、金属酸窒化物膜２０および当該金属窒化物膜の導電性（または絶縁性）、バンドギャップ、光の透過性などを調整することができる。例えば、当該窒素ガスの流量が多いほど、当該膜の結晶性および導電性が高くなる傾向がある。
　さらに、金属酸窒化物膜２０は、当該膜上に金属窒化物の薄膜をエピタキシャル成長させるためのバッファ層として機能することができる。よって、金属酸窒化物膜２０上に形成するｎ型のクラッド層３１、活性層３２、およびｐ型のクラッド層３３の結晶性を高めることができる。なお、当該金属窒化物膜の結晶構造は、金属酸窒化物膜２０と同じく六方晶系であり、特に、ウルツ鉱型結晶構造である。よって、金属酸窒化物膜２０上に形成するｎ型のクラッド層３１または活性層３２には、ガリウム窒化物、インジウム・窒化ガリウム化合物などのウルツ鉱型結晶構造を形成する材料を用いることが好ましい。
　以上より、金属酸窒化物膜２０は、六方晶系結晶成長用のバッファ層としての機能を有し、且つ、電極としての機能を有する。金属酸窒化物膜２０をバッファ層に用いることで、ｎ型のクラッド層３１または活性層３２をエピタキシャル成長させやすく、ｎ型のクラッド層３１または活性層３２の結晶性を高くする。よって、発光効率や耐久寿命などの無機発光素子の特性を向上させることができる。
　図８は、半導体装置の構成例を示す図である。半導体装置は、無機発光素子と、トランジスタ、容量とを有する。よって、本発明の一態様では、半導体装置が表示装置の画素に適用された構成例について説明する。なお、図８で説明する表示装置は、照明装置に適用することができる。本発明の一態様である無機発光素子を用いることで、発光効率が良好な、信頼性の高い表示装置を作製できる。
　画素は、無機発光素子１００、トランジスタ９２、および容量９５を有する。無機発光素子１００は、基板１０上に金属酸窒化物膜２０を介して形成される。無機発光素子１００は、金属酸窒化物膜２０上に順にｎ型のクラッド層３１、活性層３２、ｐ型のクラッド層３３、および導電体３４を形成することで構成される。
　導電体３４上には、容量９５が形成され、容量９５上にはトランジスタ９２が形成される。基板１０の無機発光素子１００が形成される面の裏面側には、機能層１２を介して基板１１が設けられる。なお、機能層１２は、画素ごとに異なる着色層及び色変換層の一方又は双方を有することが好ましい。なお、機能層１２は、画素と重なる位置に配置されることが好ましい。機能層１２は、機能層１２ａ乃至機能層１２ｃを有し、機能層１２ａ乃至機能層１２ｃは、遮光層１３によって画素と重なる領域が決定される。
　図８では、図を簡便に説明するために画素がトランジスタを一つ有する例を示しているが、トランジスタの数は１つに限定されない。容量と重なる位置に複数のトランジスタが配置することができる。なお、トランジスタは、無機発光素子および容量と重なる位置にも配置することができる。例えば、画素は、複数のトランジスタを有する構成でもよい。
　絶縁体４１は、無機発光素子１００を覆うように形成される。よって、絶縁体４１は、導電体３４および金属酸窒化物膜２０と接することが好ましい。導電体５２は、絶縁体４１上に形成される。導電体５２は、容量９５の電極の一方として機能する。なお、導電体５２は、無機発光素子１００上に形成された絶縁体４１の開口部を介して導電体３４と電気的に接続される。また、導電体５２は、無機発光素子１００が射出した光を反射する反射膜として機能する。
　絶縁体４３は、導電体５２上に形成される。絶縁体４３は、絶縁体４１および金属酸窒化物膜２０と接することが好ましい。導電体５４は、絶縁体４３上に形成される。なお、導電体５４は、容量９５の電極の他方として機能する。よって、容量９５は、導電体５４が絶縁体４３を介して導電体５２と重なる領域に形成される。
　絶縁体４７は、導電体５４上に形成される。なお、絶縁体４７は、絶縁体４３と接することが好ましい。また、絶縁体４７は、着色層であることが好ましい。当該着色層は、無機発光素子１００が射出する光が透過するのを低減することが好ましい。
　導電体５２および導電体５４には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銀、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの導電性材料を適用することもできる。なお、導電体５２には、反射率の高い金属膜（アルミニウム、アルミニウムを含む合金、または銀など）を用いることが好ましい。
　無機発光素子１００は、一例として、光Ｌ１乃至光Ｌ５を射出する。基板１１が表示装置の表示面とした場合、無機発光素子１００の射出する光Ｌ１は、表示に寄与することができる。光Ｌ２乃至光Ｌ５は、容量９５の方向に射出される光である。光Ｌ２は、容量９５の電極の一方が反射膜となり表示面より射出される。ただし、当該反射膜に反射された光Ｌ３は、遮光層１３によって表示面に射出する光を低減する。遮光層１３を有することで、当該反射膜に反射された光Ｌ３が隣接する画素の機能層１２ｂを介して射出されるのを防ぐことができる。また、当該反射膜に反射された光Ｌ４および光Ｌ５は、隣接する画素に当該射出される光が混入するのを防ぐことができる。よって、絶縁体４７は、画素の射出する光の純度および輝度を保ち、他の画素の射出する光の影響を低減することができる。
　なお、絶縁体４７の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されることが好ましい。絶縁体４７の上方にはトランジスタ９２が形成される。
　絶縁体４７上には絶縁体４９、および絶縁体６１が、順に積層して設けられる。さらに、絶縁体４９の上方には、トランジスタ９２が設けられている。トランジスタ９２の上方には、絶縁体８１が設けられる。トランジスタ９２の上方には、半導体装置の配線を形成するＢＥＯＬ（Ｂａｃｋ　ｅｎｄ　ｏｆ　ｌｉｎｅ）領域が設けられる。例えば、トランジスタ９２と、容量とを接続する導電体５９（導電体５９ａ乃至導電体５９ｄ）を有する。また、端子５８は、導電体５９と接続することができる。なお、絶縁体８１の上方には、絶縁体８３が設けられる。絶縁体８３の上方には、配線として機能する導電体５８が設けられる。導電体５８の上方には、絶縁体８５が設けられ、絶縁体８５の上方には、配線として機能する導電体５９が設けられる。導電体５９の上方には、絶縁体８７が設けられ、絶縁体８７の上方には、端子として機能する導電体７２（導電体７２ａ、導電体７２ｂ）が設けられる。なお、絶縁体４９および絶縁体６１の一部には、トランジスタ９２の一部が埋め込まれるように配置される場合がある。
　本実施の形態では、導電体５８および導電体５９を単層構成で示したが、当該構成に限定されず、２層以上の積層構成でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
　なお、導電体５８および導電体５９は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構成と同じ工程で形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
　また、絶縁体４７、絶縁体４９、絶縁体６１、絶縁体８１、絶縁体８３、絶縁体８５、または絶縁体８７には、導電体５６（導電体５６ａ乃至導電体５６ｄ）、導電体７１（導電体７１ａ、導電体７１ｂ）、またはトランジスタ９２を構成する導電体（例えば、導電体５０３）等が埋め込まれるように配置されている。なお、導電体５６は、容量９５およびトランジスタ９２と接続するプラグ、または配線としての機能を有する。また、導電体７１は、無機発光素子１００のカソード電極として機能する金属酸窒化物膜２０と接続するプラグ、または配線としての機能を有する。なお、金属酸窒化物膜２０は、共通電極として機能する。したがって、複数の画素を有する表示装置は、導電体７１を一つ以上設けることが好ましい。一例として、図８では、画素一つに対して導電体７１ａおよび導電体７１ｂが設けられる例を示しているが限定はされない。
　導電体５６、導電体７１の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　なお、絶縁体６３、絶縁体６５、絶縁体６７、および絶縁体６９については、図９で詳細に説明する。
　続いて、トランジスタ９２について説明する。トランジスタ９２の半導体層は、酸素を含み、さらにＩｎ、Ｇａ、Ｓｎ、またはＺｎのいずれか一もしくは複数を含むことが好ましい。よって、トランジスタ９２の半導体層は、酸化物半導体を有すると言い換えることができる。なお、トランジスタのチャネルが形成される半導体層に金属酸化物の一種である酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＯＳ）を含むトランジスタを「ＯＳトランジスタ」または「ＯＳ−ＦＥＴ」と呼ぶ。なお、ＯＳトランジスタは、温度変化による電気的特性の変動が小さいことが知られている。また、ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示すことができる。したがって、ＯＳトランジスタは、記憶装置に適用することが好ましい。なお、ＯＳトランジスタの構造については、図９で詳細に説明する。
　ここでは、ＯＳトランジスタを用いた画素について説明する。ＯＳトランジスタを用いた画素は、電力の供給を停止しても、当該画素に保持されるデータの劣化を抑制することができる。したがって、当該画素は、データを保持する容量を小さくすることができるため高密度化に適した表示装置を提供することができる。また、当該画素は、極めて低いオフ電流特性を利用することで、静止画において、画像の書き換え回数を削減でき、低消費電力に繋がる間欠駆動（ＩＤＳ駆動）が可能になる。
　なお、ＩＤＳ駆動とは、通常よりも低速のフレーム周波数で動作するアイドリング・ストップ駆動である。ＩＤＳ駆動では、画像データの書き込み処理を実行した後、画像データの書き換えを停止する。一旦画像データの書き込みをして、その後、次の画像データの書き込みまでの間隔を延ばすことで、その間の画像データの書き込みに要する分の消費電力を削減することができる。ＩＤＳ駆動のフレーム周波数は、例えば、通常動作（代表的には６０Ｈｚ以上２４０Ｈｚ以下）の１／１００以上１／１０以下とすることができる。静止画は、連続するフレーム間でビデオ信号が同じである。よって、ＩＤＳ駆動モードは、静止画を表示する場合に特に有効である。
　また、ＯＳトランジスタは高温環境下でもオフ電流がほとんど増加しない。具体的には室温以上２００℃以下の環境温度下でもオフ電流がほとんど増加しない。また、高温環境下でもオン電流が低下しにくい。また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。無機発光素子が高温になる場合でも、表示装置および照明装置などを構成するトランジスタにＯＳトランジスタを用いることで、高温環境下においても動作が安定し、信頼性の良好な表示装置および照明装置などが実現できる。
　また、ＯＳトランジスタは、半導体装置の配線を形成するＢＥＯＬ工程中にスパッタリング法を用いて形成できる。したがって、異なるトランジスタ特性のトランジスタを用いて一つの半導体装置を形成することができる。言い換えれば、ＯＳトランジスタを用いることで、ＳＯＣ（Ｓｙｓｔｅｍ　ｏｎ　ｃｈｉｐ）を容易に形成することができる。
　なお、ＯＳトランジスタは、バックゲートを有することができる。バックゲートは、ゲートとバックゲートで半導体層のチャネル形成領域を挟むように配置される。バックゲートはゲートと同様に機能させることができる。また、バックゲートの電圧を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲートの電圧は、ゲートと同電圧としてもよく、ＧＮＤもしくは任意の電圧としてもよい。
　また、一般に、ゲートとバックゲートは導電層で形成されるため、トランジスタの外部で生じる電場が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気に対する静電遮蔽機能）を有する。すなわち、静電気などの外部の電場の影響による、トランジスタの電気特性の変動を防ぐことができる。
　続いて、絶縁体４１、絶縁体４３、絶縁体４７、絶縁体４９、絶縁体６１、絶縁体８５、および絶縁体８７について説明する。上述した絶縁体のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
　特に、絶縁体４９および絶縁体６１は、無機発光素子１００を設ける領域などからトランジスタ９２を設ける領域に水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。また、絶縁体８３は、外部からトランジスタ９２を設ける領域に水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
　水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ９２等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ９２と、無機発光素子との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体４９の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体４９の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
　水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ９２等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ９２と、無機発光素子１００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　特に、窒化シリコンは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、窒化シリコンは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ９２への混入を防止することができる。また、トランジスタ９２を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ９２に対する保護膜として用いることに適している。
　また、例えば、絶縁体６１は、絶縁体４９よりも誘電率が低いことが好ましい。例えば、絶縁体６１の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体６１の比誘電率は、絶縁体４９の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体６１として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体４９と接する領域の導電体５６および導電体７１は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、無機発光素子１００は、トランジスタ９２と、酸素、水素、および水に対するバリア性を有する層で、分離することができ、無機発光素子１００からトランジスタ９２への水素の拡散を抑制することができる。
　続いて、基板について説明する。基板１０は、発光ダイオードからの光を取り出す側に位置するため、可視光に対する透過性の高い材料を用いることが好ましい。基板１０および基板１１に用いることができる材料としては、例えば、サファイア、イットリア安定化ジルコニア、ガラス、石英、樹脂などが挙げられる。なお、基板１０および基板１１には、樹脂フィルムなどのフィルムなどを用いてもよい。これにより表示装置の軽量化、薄型化が可能となる。
　色変換層としては、蛍光体や量子ドット（ＱＤ：Ｑｕａｎｔｕｍ　Ｄｏｔ）を用いることが好ましい。特に、量子ドットは、発光スペクトルのピーク幅が狭く、色純度のよい発光を得ることができる。これにより、表示装置の表示品位を高めることができる。
　色変換層は、液滴吐出法（例えば、インクジェット法）、塗布法、インプリント法、各種印刷法（スクリーン印刷、オフセット印刷）等を用いて形成することができる。また、量子ドットフィルムなどの色変換フィルムを用いてもよい。
　色変換層となる膜を加工する際には、フォトリソグラフィ法を用いることが好ましい。フォトリソグラフィ法としては、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法と、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法と、がある。例えば、フォトレジストに量子ドットを混合した材料を用いて薄膜を成膜し、フォトリソグラフィ法を用いて当該薄膜を加工することで、島状の色変換層を形成することができる。
　量子ドットを構成する材料としては、特に限定は無く、例えば、第１４族元素、第１５族元素、第１６族元素、複数の第１４族元素からなる化合物、第４族から第１４族に属する元素と第１６族元素との化合物、第２族元素と第１６族元素との化合物、第１３族元素と第１５族元素との化合物、第１３族元素と第１７族元素との化合物、第１４族元素と第１５族元素との化合物、第１１族元素と第１７族元素との化合物、酸化鉄類、酸化チタン類、カルコゲナイドスピネル類、各種半導体クラスターなどが挙げられる。
　具体的には、セレン化カドミウム、硫化カドミウム、テルル化カドミウム、セレン化亜鉛、酸化亜鉛、硫化亜鉛、テルル化亜鉛、硫化水銀、セレン化水銀、テルル化水銀、砒化インジウム、リン化インジウム、砒化ガリウム、リン化ガリウム、窒化インジウム、窒化ガリウム、アンチモン化インジウム、アンチモン化ガリウム、リン化アルミニウム、砒化アルミニウム、アンチモン化アルミニウム、セレン化鉛、テルル化鉛、硫化鉛、セレン化インジウム、テルル化インジウム、硫化インジウム、セレン化ガリウム、硫化ヒ素、セレン化ヒ素、テルル化ヒ素、硫化アンチモン、セレン化アンチモン、テルル化アンチモン、硫化ビスマス、セレン化ビスマス、テルル化ビスマス、ケイ素、炭化ケイ素、ゲルマニウム、錫、セレン、テルル、ホウ素、炭素、リン、窒化ホウ素、リン化ホウ素、砒化ホウ素、窒化アルミニウム、硫化アルミニウム、硫化バリウム、セレン化バリウム、テルル化バリウム、硫化カルシウム、セレン化カルシウム、テルル化カルシウム、硫化ベリリウム、セレン化ベリリウム、テルル化ベリリウム、硫化マグネシウム、セレン化マグネシウム、硫化ゲルマニウム、セレン化ゲルマニウム、テルル化ゲルマニウム、硫化錫、セレン化錫、テルル化錫、酸化鉛、フッ化銅、塩化銅、臭化銅、ヨウ化銅、酸化銅、セレン化銅、酸化ニッケル、酸化コバルト、硫化コバルト、酸化鉄、硫化鉄、酸化マンガン、硫化モリブデン、酸化バナジウム、酸化タングステン、酸化タンタル、酸化チタン、酸化ジルコニウム、窒化ケイ素、窒化ゲルマニウム、酸化アルミニウム、チタン酸バリウム、セレンと亜鉛とカドミウムの化合物、インジウムとヒ素とリンの化合物、カドミウムとセレンと硫黄の化合物、カドミウムとセレンとテルルの化合物、インジウムとガリウムとヒ素の化合物、インジウムとガリウムとセレンの化合物、インジウムとセレンと硫黄の化合物、銅とインジウムと硫黄の化合物、及びこれらの組み合わせなどが挙げられる。また、組成が任意の比率で表される、いわゆる合金型量子ドットを用いてもよい。
　量子ドットの構造としては、コア型、コア−シェル型、コア−マルチシェル型などが挙げられる。また、量子ドットは、表面原子の割合が高いことから、反応性が高く、凝集が起こりやすい。そのため、量子ドットの表面には保護剤が付着している又は保護基が設けられていることが好ましい。当該保護剤が付着している又は保護基が設けられていることによって、凝集を防ぎ、溶媒への溶解性を高めることができる。また、反応性を低減させ、電気的安定性を向上させることも可能である。
　量子ドットは、サイズが小さくなるに従いバンドギャップが大きくなるため、所望の波長の光が得られるように、そのサイズを適宜調整する。結晶のサイズが小さくなるにつれて、量子ドットの発光は青色側へ、つまり、高エネルギー側へシフトするため、量子ドットのサイズを変更させることにより、紫外領域、可視領域、赤外領域のスペクトルの波長領域にわたって、その発光波長を調整することができる。量子ドットのサイズ（直径）は、例えば、０．５ｎｍ以上２０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下である。量子ドットはそのサイズ分布が狭いほど、発光スペクトルがより狭線化し、色純度の良好な発光を得ることができる。また、量子ドットの形状は特に限定されず、球状、棒状、円盤状、その他の形状であってもよい。棒状の量子ドットである量子ロッドは、指向性を有する光を呈する機能を有する。
　着色層は特定の波長域の光を透過する有色層である。例えば、赤色、緑色、青色、又は黄色の波長域の光を透過するカラーフィルタなどを用いることができる。着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料又は染料が含まれた樹脂材料などが挙げられる。
　図９Ａおよび図９Ｂに示すように、トランジスタ９２は、絶縁体４９および絶縁体６１に埋め込まれるように配置された導電体５０３と、絶縁体６１および導電体５０３の上に配置された絶縁体６３と、絶縁体６３の上に配置された絶縁体６５と、絶縁体６５の上に配置された絶縁体６７と、絶縁体６７の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａおよび導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体８１と、開口の底面および側面に配置された絶縁体５４５と、絶縁体５４５の形成面に配置された導電体５６０と、を有する。
　また、図９Ａおよび図９Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体８１の間に絶縁体６９が配置されることが好ましい。また、図９Ａおよび図９Ｂに示すように、導電体５６０は、絶縁体５４５の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図９Ａおよび図９Ｂに示すように、絶縁体８１、導電体５６０、および絶縁体５４５の上に絶縁体８３が配置されることが好ましい。
　なお、本明細書などにおいて、酸化物５３０ａ、および酸化物５３０ｂをまとめて酸化物５３０という場合がある。
　なお、トランジスタ９２では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、および酸化物５３０ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、または３層以上の積層構成を設ける構成にしてもよい。
　また、トランジスタ９２では、導電体５６０を２層の積層構成として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構成であってもよいし、３層以上の積層構成であってもよい。また、図８および図１２に示すトランジスタ９２は一例であり、その構成に限定されず、回路構成や駆動方法などに応じて適切なトランジスタを用いればよい。
　ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体８１の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体８１の開口に対して、自己整合的に選択される。つまり、トランジスタ９２において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ９２の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
　さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ９２のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
　導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電圧を、導電体５６０に印加する電圧と、連動させず、独立して変化させることで、トランジスタ９２のしきい値電圧を制御することができる。特に、導電体５０３に負の電圧を印加することにより、トランジスタ９２のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電圧を印加したほうが、印加しない場合よりも、導電体５６０に印加する電圧が０Ｖのときのドレイン電流を小さくすることができる。
　導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電圧を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
　本明細書等において、一対のゲート電極（第１のゲート電極、および第２のゲート電極）の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構成を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構成とよぶ。また、本明細書等において、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構成は、ソース電極およびドレイン電極として機能する導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面および周辺が、チャネル形成領域と同じくＩ型であるといった特徴を有する。また、導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面および周辺は、絶縁体６９と接しているため、チャネル形成領域と同様にＩ型となりうる。なお、本明細書等において、Ｉ型とは後述する、高純度真性と同様として扱うことができる。また、本明細書等で開示するＳ−ｃｈａｎｎｅｌ構成は、Ｆｉｎ型構成およびプレーナ型構成とは異なる。Ｓ−ｃｈａｎｎｅｌ構成を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
　また、導電体５０３は、導電体５６と同様の構成であり、絶縁体４９および絶縁体６１の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ９２では、導電体５０３ａおよび導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、または３層以上の積層構成として設ける構成にしてもよい。なお、図８では、導電体５６が単層の例を示し、図９では、導電体５０３が２層を有する例を示している。
　ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
　例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
　また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、本実施の形態では導電体５０３を導電体５０３ａと導電体５０３ｂの積層で図示したが、導電体５０３は単層構成であってもよい。
　絶縁体６３、絶縁体６５、および絶縁体６７は、第２のゲート絶縁膜としての機能を有する。
　ここで、酸化物５３０と接する絶縁体６７は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。当該酸素は、加熱により膜中から放出されやすい。本明細書などでは、加熱により放出される酸素を「過剰酸素」と呼ぶ場合がある。つまり、絶縁体６７には、過剰酸素を含む領域（「過剰酸素領域」ともいう。）が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損（Ｖｏ：ｏｘｙｇｅｎ　ｖａｃａｎｃｙともいう）を低減し、トランジスタ９２の信頼性を向上させることができる。なお、酸化物５３０中の酸素欠損に水素が入った場合、当該欠陥（以下、ＶｏＨと呼ぶ場合がある。）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること（「脱水」または「脱水素化処理」ともいう。）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（「加酸素化処理」ともいう。）が重要である。ＶＯＨなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
　また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「ＶｏＨ→Ｖｏ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２にゲッタリングされる場合がある。
　また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
　また、トランジスタ９２の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（Ｖｏ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
　なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「Ｖｏ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
　また、絶縁体６７が、過剰酸素領域を有する場合、絶縁体６５は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
　絶縁体６５が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体６３側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体６７や、酸化物５３０が有する酸素と反応することを抑制することができる。
　絶縁体６５は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電圧の低減が可能となる。
　特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体６５を形成した場合、絶縁体６５は、酸化物５３０からの酸素の放出や、トランジスタ９２の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
　または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　また、絶縁体６３は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構成の絶縁体６３を得ることができる。
　なお、図９Ａおよび図９Ｂのトランジスタ９２では、３層の積層構成からなる第２のゲート絶縁膜として、絶縁体６３、絶縁体６５、および絶縁体６７が図示されているが、第２のゲート絶縁膜は、単層、２層、または４層以上の積層構成を有していてもよい。その場合、同じ材料からなる積層構成に限定されず、異なる材料からなる積層構成でもよい。
　トランジスタ９２は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いる。なお、酸化物半導体は、ＩｎまたはＺｎの少なくとも一方が含まれることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。
　酸化物半導体として機能する金属酸化物の形成は、スパッタリング法で行なってもよいし、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法で行なってもよい。なお、酸化物半導体として機能する金属酸化物については、他の実施の形態で詳細に説明する。
　また、酸化物５３０においてチャネル形成領域にとして機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構成物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
　なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構成を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
　また、酸化物５３０ａの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
　ここで、酸化物５３０ａおよび酸化物５３０ｂの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａおよび酸化物５３０ｂの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物５３０ａと酸化物５３０ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
　このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ９２は高いオン電流を得られる。
　酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２ａ、および導電体５４２ｂが設けられる。導電体５４２ａ、および導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があるため好ましい。
　また、図９Ａ及び図９Ｂでは、導電体５４２ａ、および導電体５４２ｂを単層構成として示したが、２層以上の積層構成としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構成、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構成、チタン膜上に銅膜を積層する二層構成、タングステン膜上に銅膜を積層する二層構成としてもよい。
　また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構成、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構成等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
　また、図９Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、および領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
　酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア密度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
　絶縁体６９は、導電体５４２ａ、および導電体５４２ｂを覆うように設けられ、導電体５４２ａ、および導電体５４２ｂの酸化を抑制する。このとき、絶縁体６９は、酸化物５３０の側面を覆い、絶縁体６７と接するように設けられてもよい。
　絶縁体６９として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタンまたは、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、絶縁体６９として、窒化酸化シリコンまたは窒化シリコンなども用いることができる。
　特に、絶縁体６９として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、およびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、および導電体５４２ｂが耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体６９は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
　絶縁体６９を有することで、絶縁体８１に含まれる水、および水素などの不純物が絶縁体５４５を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体８１が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
　絶縁体５４５は、第１のゲート絶縁膜として機能する。絶縁体５４５は、上述した絶縁体６７と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
　具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
　過剰酸素を含む絶縁体を絶縁体５４５として設けることにより、絶縁体５４５から、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体６７と同様に、絶縁体５４５中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５４５の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
　また、絶縁体５４５が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５４５と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５４５から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５４５から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体６９に用いることができる材料を用いればよい。
　なお、絶縁体５４５は、第２のゲート絶縁膜と同様に、積層構成としてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構成とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電圧の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構成とすることができる。
　第１のゲート電極として機能する導電体５６０は、図９Ａおよび図９Ｂでは２層構成として示しているが、単層構成でもよいし、３層以上の積層構成であってもよい。
　導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５４５に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリングで成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
　また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構成としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構成としてもよい。
　絶縁体８１は、絶縁体６９を介して、導電体５４２ａ、および導電体５４２ｂ上に設けられる。絶縁体８１は、過剰酸素領域を有することが好ましい。例えば、絶縁体８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコン、および酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
　絶縁体８１は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体８１を設けることで、絶縁体８１中の酸素を酸化物５３０へと効率良く供給することができる。なお、絶縁体８１中の水または水素などの不純物濃度が低減されていることが好ましい。
　絶縁体８１の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体８１の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
　半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体８１の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
　絶縁体８３は、絶縁体８１の上面、導電体５６０の上面、および絶縁体５４５の上面に接して設けられることが好ましい。絶縁体８３をスパッタリング法で成膜することで、絶縁体５４５、および絶縁体８１へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
　例えば、絶縁体８３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
　特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
　また、絶縁体８３の上に、層間膜として機能する絶縁体８５を設けることが好ましい。絶縁体８５は、絶縁体６７などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
　また、絶縁体８５、絶縁体８３、絶縁体８１、および絶縁体６９に形成された開口に、導電体５４０ａ、および導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。
　絶縁体８５上には、絶縁体８７が設けられている。絶縁体８７は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体８７には、絶縁体４９と同様の材料を用いることができる。
　特に、窒化シリコンは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、窒化シリコンは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ９２への混入を防止することができる。また、トランジスタ９２を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ９２に対する保護膜として用いることに適している。
　また、トランジスタ９２の形成後、トランジスタ９２を囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ９２を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ９２をまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ９２を囲むように開口を形成する場合、例えば、絶縁体６５または絶縁体４９に達する開口を形成し、絶縁体６５または絶縁体４９に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ９２の作製工程の一部を兼ねられるため、好適である。したがって、図８では示していないが導電体５６または導電体７１の側壁を包み込むように上述のバリア性の高い絶縁体を形成することが好ましい。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体６５または絶縁体４９と同様の材料を用いればよい。
　本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
　本発明の一態様の半導体装置に用いることができる基板としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板（例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板など）、半導体基板（例えば、単結晶半導体基板、多結晶半導体基板、または化合物半導体基板など）ＳＯＩ（ＳＯＩ：Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板、などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノシリケートガラス、またはアルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。他にも、結晶化ガラスなどを用いることができる。
　または、基板として、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどを用いることができる。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド樹脂、エポキシ樹脂、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
　また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタ、抵抗、および／または容量などを形成してもよい。または、基板と、トランジスタ、抵抗、および／または容量などの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタ、抵抗、および／または容量などは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構成の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成、水素を含むシリコン膜等を用いることができる。
　つまり、ある基板上に半導体装置を形成し、その後、別の基板に半導体装置を転置してもよい。半導体装置が転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、可撓性を有する半導体装置の製造、壊れにくい半導体装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
　可撓性を有する基板上に半導体装置を設けることで、重量の増加を抑え、且つ破損しにくい半導体装置を提供することができる。
＜トランジスタの変形例１＞
　図１０Ａ乃至図１０Ｃに示すトランジスタ９２Ａは、図９Ａ、図９Ｂに示す構成のトランジスタ９２の変形例である。図１０Ｂはトランジスタ９２Ａのチャネル長方向の断面図であり、図１０Ｃはトランジスタ９２Ａのチャネル幅方向の断面図である。
　図１０Ａ乃至図１０Ｃに示す構成のトランジスタ９２Ａは、絶縁体５５２、絶縁体４８および絶縁体５１を有する点が、図９Ａ、図９Ｂに示す構成のトランジスタ９２と異なる。また、導電体５４０ａの側面に接して絶縁体５５２が設けられ、導電体５４０ｂの側面に接して絶縁体５５２が設けられる点が、図９Ａ、図９Ｂに示す構成のトランジスタ９２と異なる。さらに、絶縁体６３を有さない点が、図９Ａ、図９Ｂに示す構成のトランジスタ９２と異なる。
　図１０Ａ乃至図１０Ｃに示す構成のトランジスタ９２Ａは、絶縁体４７上に絶縁体４８が設けられる。また、絶縁体８３上、および絶縁体４８上に絶縁体５１が設けられる。
　図１０Ａ乃至図１０Ｃに示す構成のトランジスタ９２Ａでは、絶縁体４９、絶縁体６１、絶縁体６５、絶縁体６７、絶縁体６９、絶縁体８１、および絶縁体８３がパターニングされており、絶縁体５１がこれらを覆う構成になっている。つまり、絶縁体５１は、絶縁体８３の上面、絶縁体８３の側面、絶縁体８１の側面、絶縁体６９の側面、絶縁体６７の側面、絶縁体６５の側面、絶縁体６１の側面、絶縁体４９の側面、絶縁体４８の上面とそれぞれ接する。これにより、酸化物５３０等は、絶縁体５１と絶縁体４８によって外部から隔離される。
　絶縁体４８および絶縁体５１は、水素（例えば、水素原子、水素分子などの少なくとも一）または水分子の拡散を抑制する機能が高いことが好ましい。例えば、絶縁体４８および絶縁体５１として、水素バリア性が高い材料である、窒化シリコンまたは窒化酸化シリコンを用いることが好ましい。これにより、酸化物５３０に水素等が拡散することを抑制することができるので、トランジスタ９２Ａの特性低下を抑制できる。よって、本発明の一態様の半導体装置の信頼性を高めることができる。
　絶縁体５５２は、絶縁体８５、絶縁体５１、絶縁体８３、絶縁体８１、および絶縁体６９に接して設けられる。絶縁体５５２は、水素または水分子の拡散を抑制する機能を有することが好ましい。たとえば、絶縁体５５２として、水素バリア性が高い材料である、窒化シリコン、酸化アルミニウム、または窒化酸化シリコン等の絶縁体を用いることが好ましい。特に、窒化シリコンは水素バリア性が高い材料であるので、絶縁体５５２として用いると好適である。絶縁体５５２として水素バリア性が高い材料を用いることにより、水または水素等の不純物が、絶縁体８１等から導電体５４０ａおよび導電体５４０ｂを通じて酸化物５３０に拡散することを抑制することができる。また、絶縁体８１に含まれる酸素が導電体５４０ａおよび導電体５４０ｂに吸収されることを抑制することができる。以上により、本発明の一態様の半導体装置の信頼性を高めることができる。
＜トランジスタの変形例２＞
　図１１Ａ、図１１Ｂおよび図１１Ｃを用いて、トランジスタ９２Ｂの構成例を説明する。図１１Ａはトランジスタ９２Ｂの上面図である。図１１Ｂは、図１１Ａに一点鎖線で示すＬ１−Ｌ２部位の断面図である。図１１Ｃは、図１１Ａに一点鎖線で示すＷ１−Ｗ２部位の断面図である。なお、図１１Ａの上面図では、図の明瞭化のために一部の要素の記載を省略している。
　トランジスタ９２Ｂはトランジスタ９２の変形例であり、トランジスタ９２に置き換え可能なトランジスタである。よって、説明の繰り返しを防ぐため、主にトランジスタ９２Ｂのトランジスタ９２と異なる点について説明する。
　第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
　また、導電体５６０の上面および側面と絶縁体５４５の側面を覆うように、絶縁体６９を設けることが好ましい。なお、絶縁体６９は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、窒化シリコンなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、または窒化酸化シリコンなどを用いることができる。
　絶縁体６９を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体６９を有することで、絶縁体８１が有する水、および水素などの不純物がトランジスタ９２Ｂへ拡散することを抑制することができる。
　トランジスタ９２Ｂは、導電体５４２ａの一部と導電体５４２ｂの一部に導電体５６０が重なるため、トランジスタ９２よりも寄生容量が大きくなりやすい。よって、トランジスタ９２に比べて動作周波数が低くなる傾向がある。しかしながら、絶縁体８１などに開口を設けて導電体５６０や絶縁体５４５などを埋めこむ工程が不要であるため、トランジスタ９２と比較して生産性が高い。
　図１２は、図８と異なる表示装置の構成例を説明する図である。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　図１２は容量９５の他方の電極として機能する導電体５４が、さらに、無機発光素子１００の側面の一部が絶縁体４１を介して覆われている点が異なる。よって、容量９５の電極の一方および他方は、共に反射電極として機能する。一例として、絶縁体４７ａが透光性を有する場合、無機発光素子１００から射出される光Ｌ４は、無機発光素子１００の側面の一部を覆う容量９５の電極の他方が反射電極として機能するため基板１１を介して表示に寄与することができる。また、無機発光素子１００から射出される光Ｌ５は、隣の画素が有する無機発光素子１００の側面の一部を覆う容量９５の電極の他方が反射電極として機能するため基板１１を介して表示に寄与することができる。
　容量９５の電極の一方および他方が向かい合う側を容量９５の電極の一方および他方の内側とする場合、容量９５の電極の一方および他方が向かい合わない面を外側とすることができる。
　無機発光素子１００から射出される光Ｌ２は、容量９５の電極の一方によって反射され表示に寄与することができる。無機発光素子１００から射出される光Ｌ４は、容量９５の電極の他方の内側によって反射され表示に寄与することができる。無機発光素子１００から射出される光Ｌ５は、隣接する画素が有する容量９５の電極の他方の外側によって反射され表示に寄与することができる。よって、無機発光素子１００が射出する光を有効に利用することができる。また、光Ｌ４および光Ｌ５は、反射電極として機能する容量９５によって反射されて表示装置の表示面より射出されるため、視野角が広くなる効果を有する。
　また、異なる例として、導電体５４は、無機発光素子１００の光が射出される表示面以外の全てが覆われていてもよい。無機発光素子１００の光が射出される表示面以外の全てが覆われることで、無機発光素子１００が射出する光は表示面より射出される。したがって、無機発光素子１００の光の取り出し効率が改善し、当該側面によって反射される光は視野角の改善に効果を有する。さらに、光がトランジスタに照射されることで発生する、トランジスタの電気的特性の変動を低減することができる。
　なお、図８では、絶縁体４７ａが透光性を有してもよいし着色層でもよい。また導電体５４の一部は、絶縁体４１および金属酸窒化物膜２０と重畳する領域を有することが好ましい。
　本実施の形態は、他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、上記実施の形態で説明した無機発光素子を用いた表示装置の構成例について説明する。
　本実施の形態の表示装置は、無機発光素子を用いて映像を表示する機能を有する。本実施の形態では、特に、無機発光素子として、マイクロ発光ダイオード（以下、マイクロＬＥＤとも記す）を用いる場合の例について説明する。
　表示素子としてマイクロＬＥＤを用いることで、表示装置の消費電力を低減することができる。また、表示装置の薄型・軽量化が可能である。また、表示素子としてマイクロＬＥＤを用いた表示装置は、コントラストが高く視野角が広いため、表示品位を高めることができる。
　マイクロＬＥＤの光を射出する領域の面積は、１ｍｍ２以下が好ましく、１００００μｍ２以下がより好ましく、３０００μｍ２以下がより好ましく、７００μｍ２以下がさらに好ましい。
　図１３Ａに、無機発光素子を用いた表示装置４００の構成例を示す。表示装置４００は、画素部４０１、駆動回路４０２、および駆動回路４０３を有する。
　画素部４０１は、複数の画素ｐｉｘによって構成される。画素ｐｉｘはそれぞれ、配線ＳＬおよび配線ＧＬと接続されている。また、配線ＧＬはそれぞれ駆動回路４０２と接続され、配線ＳＬはそれぞれ駆動回路４０３と接続されている。配線ＧＬには選択信号が供給され、配線ＳＬには映像信号が供給される。
　駆動回路４０２は、選択信号を画素ｐｉｘに供給する機能を有する。具体的には、駆動回路４０２は、配線ＧＬに選択信号を供給する機能を有し、配線ＧＬは、駆動回路４０２から出力された選択信号を画素ｐｉｘに伝える機能を有する。なお、駆動回路４０２は、ゲート側駆動回路、ゲートドライバと呼ぶことができ、配線ＧＬは、選択信号線、ゲート線などと呼ぶこともできる。
　駆動回路４０３は、映像信号を画素ｐｉｘに供給する機能を有する。具体的には、駆動回路４０３は、配線ＳＬに映像信号を供給する機能を有し、配線ＳＬは、駆動回路４０３から出力された映像信号を画素ｐｉｘに伝える機能を有する。なお、駆動回路４０３は、ソース側駆動回路、ソースドライバと呼ぶことができ、配線ＳＬは、映像信号線、ソース線などと呼ぶこともできる。
　図１３Ｂに、表示素子として無機発光素子を用いた画素ｐｉｘの構成例を示す。図１３Ｂに示す画素ｐｉｘは、トランジスタ９１、トランジスタ９２、容量９５、および無機発光素子１００を有する。なお、ここではトランジスタ９１、トランジスタ９２をｎチャネル型としているが、トランジスタの極性は適宜変更することができる。上記実施の形態で説明した無機発光素子は、無機発光素子１００に用いることができる。
　トランジスタ９１のゲートは配線ＧＬと接続され、ソースまたはドレインの一方はトランジスタ９２のゲート、および容量９５の一方の電極と接続され、ソースまたはドレインの他方は配線ＳＬと接続されている。トランジスタ９２のソースまたはドレインの一方は容量９５の他方の電極、および無機発光素子１００の一方の電極と接続され、ソースまたはドレインの他方は電位Ｖａが供給される配線と接続されている。無機発光素子１００の他方の電極は、電位Ｖｃが供給される配線と接続されている。トランジスタ９１のソースまたはドレインの一方、トランジスタ９２のゲート、および容量９５の一方の電極と接続されたノードを、ノードＮ９６とする。また、トランジスタ９２のソースまたはドレインの一方、容量９５の他方の電極、および無機発光素子１００の一方の電極と接続されたノードを、ノードＮ９７とする。
　ここでは、電位Ｖａを高電源電位とし、電位Ｖｃを低電源電位とした場合について説明する。電位Ｖａおよび電位Ｖｃはそれぞれ、複数の画素ｐｉｘで共通の電位とすることができる。また、容量９５は、ノードＮ９６の電位を保持するための保持容量としての機能を有する。
　トランジスタ９１は、配線ＳＬの電位のノードＮ９７への供給を制御する機能を有する。具体的には、配線ＧＬの電位を制御してトランジスタ９１をオン状態とすることにより、映像信号に対応する配線ＳＬの電位がノードＮ９６に供給され、画素ｐｉｘの書き込みが行われる。その後、配線ＧＬの電位を制御してトランジスタ９１をオフ状態とすることにより、ノードＮ９６の電位が保持される。
　そして、ノードＮ９６、ノードＮ９７の間の電圧に応じてトランジスタ９２のソースとドレインとの間に流れる電流量が制御され、無機発光素子１００が当該電流量に応じた輝度で発光する。これにより、画素ｐｉｘの階調を制御することができる。なお、トランジスタ９２は飽和領域で動作させることが好ましい。
　ここで、トランジスタ９１とトランジスタ９２とは、同じ層に設けられてもよいし、積層して設けてもよい。トランジスタ９１とトランジスタ９２とを同じ層に設けることで、トランジスタ９１とトランジスタ９２を同時に作製することができ、表示装置の作製工程を短縮することができる。または、トランジスタ９１とトランジスタ９２とを積層して設けることで、表示装置の集積度を高めることができる。
　また、図１３Ｂに示すように、画素ｐｉｘ内に２つのトランジスタ（９１および９２）を有する構成が好適である。ただし、本発明の一態様についてはこれに限定されず、画素ｐｉｘ内に３つ以上のトランジスタを有する構成としてもよい。
　図１３Ｃは、図１３Ｂとは異なる、表示素子として無機発光素子を用いた画素ｐｉｘの構成例である。図１３Ｃに示す画素ｐｉｘは、トランジスタ９１、トランジスタ９２、トランジスタ９３、容量９５、および無機発光素子１００を有する。つまり、図１３Ｃに示す画素ｐｉｘは、図１３Ｂに示す画素ｐｉｘに、トランジスタ９２を流れる電流量をモニターするためのトランジスタ９３が追加された画素である。
　トランジスタ９１のゲートは配線ＧＬと接続され、ソースまたはドレインの一方はトランジスタ９２のゲート、および容量９５の一方の電極と接続され、ソースまたはドレインの他方は配線ＳＬと接続されている。トランジスタ９２のソースまたはドレインの一方は容量９５の他方の電極、無機発光素子１００の一方の電極、およびトランジスタ９３のソースまたはドレインの一方と接続され、ソースまたはドレインの他方は電位Ｖａが供給される配線と接続されている。無機発光素子１００の他方の電極は、電位Ｖｃが供給される配線と接続されている。トランジスタ９３のゲートは配線ＧＬと接続され、ソースまたはドレインの他方は、モニター線ＭＬと接続されている。トランジスタ９１のソースまたはドレインの一方、トランジスタ９２のゲート、および容量９５の一方の電極と接続されたノードを、ノードＮ９６とする。また、トランジスタ９２のソースまたはドレインの一方、容量９５の他方の電極、無機発光素子ＬＥの一方の電極、およびトランジスタ９３のソースまたはドレインの一方と接続されたノードを、ノードＮ９７とする。
　上記の動作を配線ＧＬごとに順次行うことにより、第１フレーム分の映像を表示することができる。
　なお、配線ＧＬの選択には、プログレッシブ方式を用いてもよいし、インターレース方式を用いてもよい。また、配線ＳＬへの映像信号の供給は、配線ＳＬに順次映像信号を供給する点順次駆動を用いて行ってもよいし、全ての配線ＳＬに一斉に映像信号を供給する線順次駆動を用いて行ってもよい。また、複数の配線ＳＬごとに順に、映像信号を供給してもよい。
　その後、第２のフレーム期間において、第１のフレーム期間と同様の動作により、映像の表示が行われる。これにより、画素部４０１に表示される映像が書き換えられる。
　画素ｐｉｘが有するトランジスタに用いられる半導体としては、シリコン、ゲルマニウムなどの第１４族の元素、ガリウムヒ素などの化合物半導体、有機半導体、金属酸化物などを用いることができる。また、半導体は、非単結晶半導体（非晶質半導体、微結晶半導体、多結晶半導体など）、であってもよいし、単結晶半導体であってもよい。
　画素ｐｉｘが有するトランジスタは、チャネル形成領域に非晶質半導体、特に、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）を含むことが好ましい。非晶質半導体を用いたトランジスタは、基板の大面積化に対応することが容易であるため、例えば４Ｋ２Ｋ放送、８Ｋ４Ｋ放送などに対応可能な大画面の表示装置を作製する場合に、製造工程を簡略化することができる。
　また、画素ｐｉｘが有するトランジスタには、チャネル形成領域に金属酸化物を含むトランジスタ（ＯＳトランジスタ）を用いることもできる。ＯＳトランジスタは、水素化アモルファスシリコンを用いたトランジスタと比較して電界効果移動度が高い。また、多結晶シリコンを用いたトランジスタなどで必要であった結晶化の工程が不要である。
　また、ＯＳトランジスタはオフ電流が極めて小さいため、トランジスタ９１としてＯＳトランジスタを用いる場合、画素ｐｉｘに映像信号を極めて長期間にわたって保持することができる。これにより、画素部４０１に表示される映像に変化がない期間、または変化が一定以下である期間において、映像信号の更新の頻度を極めて低く設定することができる。映像信号の更新の頻度は、例えば、０．１秒間に１回以下、１秒間に１回以下、１０秒間に１回以下などに設定することができる。特に、４Ｋ２Ｋ放送、８Ｋ４Ｋ放送などに対応して画素ｐｉｘが多数設けられる場合は、映像信号の更新を省略することによって消費電力を低減することは効果的である。
　図１４は、表示装置を説明する図である。当該表示装置は、基板１０、基板１１、機能層１２、金属酸窒化物膜２０、画素部４０１、複数の端子Ｖｐ、および複数の端子Ｖｃを有する。画素部４０１は、複数の画素Ｐｉｘを有する。金属酸窒化物膜２０は共通電極として機能し、当該共通電極上に複数の画素Ｐｉｘが形成される。なお、当該共通電極には、カソード電位が与えられることが好ましい。
　複数の端子Ｖｐは、それぞれの画素Ｐｉｘに信号を与えるための端子である。なお、一部の端子Ｖｐは、配線ＳＬと接続され、残りの端子ＶＰは、配線ＧＬと接続される。また、複数の端子Ｖｃは、共通電極として機能する金属酸窒化物膜２０と接続される。なお、それぞれの画素Ｐｉｘが有する無機発光素子１００のカソード電位は、端子Ｖｃを複数有することで金属酸窒化物膜２０が有する抵抗成分の影響で電位が浮くことを抑えることができる。
　また、表示装置は、無機発光素子１００が形成される無機発光素子形成層１００Ｌ、容量９５が形成される容量形成層９５Ｌ、およびトランジスタ９２が形成されるトランジスタ形成層９２Ｌを有する。画素Ｐｉｘは、無機発光素子形成層１００Ｌに形成される無機発光素子１００、容量形成層９５Ｌに形成される容量９５、およびトランジスタ形成層９２Ｌに形成されるトランジスタ９２を有する。端子Ｖｐは、トランジスタ形成層の配線と電気的に接続される。
　なお、端子Ｖｐおよび端子Ｖｃ上には、バンプを設けることができる。図１４では図示していないが、駆動回路４０２、駆動回路４０３を貼り合わせることが好ましい。したがって、小型且つ高精細な表示装置を作成することができる。また、駆動回路４０２、駆動回路４０３がバンプを介して貼り合わされることで、部品数を少なくすることができる。上述した表示装置は、頭部装着ディスプレイ（ＨＭＤ：Ｈｅａｄ　Ｍｏｕｎｔｅｄ　Ｄｉｓｐｌａｙ）に用いることができる。一例として、ゴーグル型表示装置または眼鏡型表示装置などに用いることが好ましい。
　図１５Ａは、メガネ型の情報端末９００の斜視図を示す。情報端末９００は、一対の表示パネル９０１、一対の筐体（筐体９０２ａ、筐体９０２ｂ）、一対の光学部材９０３、一対の装着部９０４等を有する。
　情報端末９００は、光学部材９０３の表示領域９０６に、表示パネル９０１で表示した画像を投影することができる。また、光学部材９０３は透光性を有するため、ユーザーは光学部材９０３を通して視認される透過像に重ねて、表示領域９０６に表示された画像を見ることができる。したがって情報端末９００は、ＡＲ表示またはＶＲ表示が可能な情報端末である。なお、先の実施の形態で説明した表示部１４には、表示パネル９０１だけでなく、表示領域９０６を含む光学部材９０３、および後述するレンズ９１１、反射板９１２、および反射面９１３を有する光学系も含めることができる。表示パネル９０１として、マイクロＬＥＤディスプレイを用いることが好ましい。なお、表示パネル９０１は、有機ＥＬディスプレイ、無機ＥＬディスプレイ、液晶ディスプレイなどを用いることができる。なお、表示パネル９０１が液晶ディスプレイを用いる場合、バックライトとして機能する光源に無機発光素子１００を用いることができる。
　また、情報端末９００には、前方を撮像することのできる一対のカメラ９０５、およびユーザー側を撮像することのできる一対のカメラ９０９が設けられている。カメラ９０５は、カメラモジュールの構成要素の一部であり、カメラ９０９は、カメラモジュールの構成要素の一部である。情報端末９００にカメラ９０５を複数設けることで、材料や調理器具を立体的に撮像することができるため好ましい。ただし、本実施の形態のカメラ９０５はこれに限らない。情報端末９００に設けられるカメラ９０５は、１つでもよい。この場合、カメラ９０５は、情報端末９００の前面の中央部に設けられてもよいし、筐体９０２ａ、および筐体９０２ｂの一方の前面に設けられてもよい。また、２つのカメラ９０５を、それぞれ筐体９０２ａ、および筐体９０２ｂの前面に設けることができる。
　カメラ９０９は、ユーザーの視線を検知することができる。よって、カメラ９０９は、右目用、および左目用として２つ設けられることが好ましい。ただし、１つのカメラで両目の視線を検知できる場合、カメラ９０９は１つでもよい。また、カメラ９０９は、赤外線を検出できる赤外カメラでもよい。
　また、筐体９０２ａには無線通信機９０７を有し、筐体９０２に映像信号等を供給することができる。また、無線通信機９０７は、通信モジュールを有し、データベースと通信を行うことが好ましい。なお、無線通信機９０７に代えて、または無線通信機９０７に加えて、映像信号や電源電位が供給されるケーブル９１０を接続可能なコネクタを備えていてもよい。また、筐体９０２は、加速度センサやジャイロセンサなどを備えることで、ユーザーの頭部の向きを検知して、その向きに応じた画像を表示領域９０６に表示することもできる。また、筐体９０２にはバッテリが設けられていることが好ましく、無線、または有線によって充電することができる。なお当該バッテリは、一対の装着部９０４に組み込まれていることが好ましい。
　また筐体９０２ｂには、集積回路９０８が設けられている。集積回路９０８は、図１５では示していないがコントローラ、プロセッサ、メモリ、オーディオコントローラなどを有しており、カメラ９０５、無線通信機９０７、一対の表示パネル９０１、マイクロフォン、スピーカ等を有している。なお、情報端末９００は、各種コンポーネントを制御する機能や、画像を生成する機能等を有することが好ましい。集積回路９０８は、ＡＲ表示またはＶＲ表示のための合成画像を生成する機能を有することが好ましい。
　無線通信機９０７によって、外部の機器とデータの通信を行うことができる。例えば外部から送信されるデータを集積回路９０８に出力し、集積回路９０８は、当該データに基づいて、ＡＲ表示またはＶＲ表示のための画像データを生成することもできる。外部から送信されるデータの例としては、カメラ９０５によって取得された画像をデータベースに送信し、データベースで解析されたデータなどである。
　続いて、図１５Ｂを用いて、情報端末９００の表示領域９０６への画像の投影方法について説明する。筐体９０２の内部には、表示パネル９０１、レンズ９１１、反射板９１２が設けられている。また、光学部材９０３の表示領域９０６に相当する部分には、ハーフミラーとして機能する反射面９１３を有する。
　表示パネル９０１から発せられた光９１５は、レンズ９１１を通過し、反射板９１２により光学部材９０３側へ反射される。光学部材９０３の内部において、光９１５は光学部材９０３の端面で全反射を繰り返し、反射面９１３に到達することで、反射面９１３に画像が投影される。これにより、ユーザーは、反射面９１３に反射された光９１５と、光学部材９０３（反射面９１３を含む）を透過した透過光９１６の両方を視認することができる。
　図１５Ｂでは、反射板９１２及び反射面９１３がそれぞれ曲面を有する例を示している。これにより、これらが平面である場合に比べて、光学設計の自由度を高めることができ、光学部材９０３の厚さを薄くすることができる。なお、反射板９１２及び反射面９１３を平面としてもよい。
　反射板９１２には、鏡面を有する部材を用いることができ、且つ反射率が高いことが好ましい。また、反射面９１３としては、金属膜の反射を利用したハーフミラーを用いてもよいが、全反射を利用したプリズムなどを用いると、透過光９１６の透過率を高めることができる。
　ここで、筐体９０２は、レンズ９１１と表示パネル９０１との距離や、これらの角度を調整する機構を有していることが好ましい。これにより、ピンと調整や、画像の拡大、縮小などを行うことが可能となる。例えば、レンズ９１１または表示パネル９０１の一方または両方が、光軸方向に移動可能な構成とすればよい。
　また筐体９０２は、反射板９１２の角度を調整可能な機構を有していることが好ましい。反射板９１２の角度を変えることで、画像が表示される表示領域９０６の位置を変えることが可能となる。これにより、ユーザーの目の位置に応じて最適な位置に表示領域９０６を配置することが可能となる。
　表示パネル９０１には、本発明の一態様の表示装置を適用することができる。したがって極めて精細度の高い表示が可能な情報端末９００とすることができる。
　本実施の形態は、他の実施の形態および実施例の記載と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態では、先の実施の形態に示す表示装置を用いた本発明の一態様の電子機器について、図面を参照して説明する。
　電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニター、デジタルサイネージ、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。なお、表示部は表示装置によって構成することができるので、表示部は表示装置と呼ぶこともできる。また、電子機器がアンテナおよび二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
　本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
　図１６Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図１６Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指、スライタスなどで表示部７０００に触れることで操作してもよい。リモコン操作機７１１１は、リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネルおよび音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
　なお、テレビジョン装置７１００は、受信機およびモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、受信者間同士など）の情報通信を行うことも可能である。
　図１６Ｂに、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図１６Ｃ、図１６Ｄに、デジタルサイネージの一例を示す。
　図１６Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、スピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
　また、図１６Ｄは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
　図１６Ｃ、図１６Ｄにおいて、表示部７０００に、本発明の一態様の表示装置を適用することができる。
　表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
　表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報、交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
　また、図１６Ｃ、図１６Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザーが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
　また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。
　また、本発明の一態様に係る表示装置は、家屋もしくはビルの内壁もしくは外壁、または、車両の内装もしくは外装の曲面に沿って組み込むことができる。図１６Ｅに、本発明の一態様に係る表示装置の車両への搭載例を示す。
　図１６Ｅに、表示部５００１を備えた車両の構成例を示す。表示部５００１として、本発明の一態様に係る表示装置を用いることができる。なお、図１６Ｅには表示部５００１が右ハンドルの車両に搭載された例を示すが、特に限定されず、左ハンドルの車両に搭載することもできる。この場合、図１６Ｅに示す構成の左右の配置が替わる。
　図１６Ｅには、運転席と助手席の周辺に配置されるダッシュボード５００２、ハンドル５００３、フロントガラス５００４などを示している。表示部５００１は、ダッシュボード５００２の所定の位置、具体的には運転者の回りに配置され、概略Ｔ字形状を有する。図１６Ｅには、複数の表示パネル５００７（表示パネル５００７ａ、５００７ｂ、５００７ｃ、５００７ｄ）を用いて形成される１つの表示部５００１を、ダッシュボード５００２に沿って設けた例を示しているが、表示部５００１は複数箇所に分けて配置してもよい。
　なお、複数の表示パネル５００７は可撓性を有していてもよい。この場合、表示部５００１を複雑な形状に加工することができ、表示部５００１をダッシュボード５００２などの曲面に沿って設ける構成や、ハンドルの接続部分、計器の表示部、送風口５００６などに表示部５００１の表示領域を設けない構成などを容易に実現することができる。
　また、後側方の状況を撮影するカメラ５００５を車外に複数設けてもよい。図１６Ｅにおいてはサイドミラーの代わりにカメラ５００５を設置する例を示しているが、サイドミラーとカメラの両方を設置してもよい。
　カメラ５００５としては、ＣＣＤカメラやＣＭＯＳカメラなどを用いることができる。また、これらのカメラに加えて、赤外線カメラを組み合わせて用いてもよい。赤外線カメラは、被写体の温度が高いほど出力レベルが高くなるため、人や動物等の生体を検知又は抽出することができる。
　カメラ５００５で撮像された画像は、表示パネル５００７のいずれか一または複数に出力することができる。この表示部５００１を用いて主に車両の運転を支援する。カメラ５００５によって後側方の状況を幅広い画角で撮影し、その画像を表示パネル５００７に表示することで、運転者の死角領域の視認が可能となり、事故の発生を防止することができる。
　また、車のルーフ上などに距離画像センサを設け、距離画像センサによって得られた画像を表示部５００１に表示してもよい。距離画像センサとしては、イメージセンサやライダー（ＬＩＤＡＲ：Ｌｉｇｈｔ　Ｄｅｔｅｃｔｉｏｎ　ａｎｄ　Ｒａｎｇｉｎｇ）などを用いることができる。イメージセンサによって得られた画像と、距離画像センサによって得られた画像とを表示部５００１に表示することにより、より多くの情報を運転手に提供し、運転を支援することができる。
　また、表示部５００１は、地図情報、交通情報、テレビ映像、ＤＶＤ映像などを表示する機能を有していてもよい。例えば、表示パネル５００７ａ、５００７ｂ、５００７ｃ、５００７ｄを１つの表示画面として、地図情報を大きく表示することができる。なお、表示パネル５００７の数は、表示される映像に応じて増やすことができる。
　また、表示パネル５００７ａ、５００７ｂ、５００７ｃ、５００７ｄに表示される映像は、運転手の好みによって自由に設定することができる。例えば、テレビ映像、ＤＶＤ映像を左側の表示パネル５００７ｄに表示し、地図情報を中央部の表示パネル５００７ｂに表示し、計器類を右側の表示パネル５００７ｃに表示し、オーディオ類を変速ギア近傍（運転席と助手席の間）の表示パネル５００７ａに表示することができる。また、複数の表示パネル５００７を組み合わせることにより、表示部５００１にフェールセーフの機能を付加することができる。例えば、ある表示パネル５００７が何らかの原因で故障したとしても、表示領域を変更し、他の表示パネル５００７を用いて表示を行うことができる。
　本実施の形態は、他の実施の形態および実施例の記載と適宜組み合わせることができる。
　本実施例では、上記実施の形態に示す方法を用いて、金属酸窒化物膜上に形成した金属窒化物膜の結晶性および配向性を評価した結果について説明する。具体的には、基板上に、金属酸窒化物膜を上記実施の形態に示す方法にて成膜した複数の試料（試料１乃至試料５）を用意し、各試料に対してＸ線を用いた、Ｏｕｔ−ｏｆ−ｐｌａｎｅ測定、φスキャンを行った。試料１および試料２は、基板上に金属酸窒化物膜を作製し、当該金属酸窒化物膜上に金属窒化物膜を作製した。試料３は、基板上に金属酸化物膜を作製し、当該金属酸化物膜上に金属窒化物膜を作製した。試料４および試料５は、試料１乃至試料３の比較対象として基板上に金属窒化物膜を作製した。
＜試料の作製方法＞
　まず、試料１乃至試料３の作製方法について説明する。なお、試料４および試料５は、試料１乃至試料３の比較対象として作製した。
　試料１乃至試料３は、実施の形態１で例示した金属酸窒化物膜の作製方法を用いて作製した。具体的には、単結晶の基板を用意し、当該基板上に、反応室へ気体を導入して、酸化物ターゲットを用いて、スパッタリング法によって、金属酸窒化物膜を成膜した。なお、当該基板上に金属酸窒化物膜を成膜する前に、当該基板に対して、高温での大気アニール、真空アニールなどの前処理は行っていない。また、成膜した金属酸窒化物膜に対して熱処理は行っていない。
　試料１乃至試料３に共通する金属酸窒化物膜の成膜条件として、成膜圧力を０．４Ｐａとし、成膜電力を２００Ｗとし、酸化物ターゲットと基板との間隔を１３０ｍｍとした。
　各試料の作製に用いた、単結晶の基板について説明する。単結晶の基板として、試料１では、ａ面サファイア基板を用意した。試料２および試料３では、イットリア安定化ジルコニア（ＹＳＺ）基板を用意した。当該ａ面サファイア基板の面方位は（１１０）であり、当該ＹＳＺ基板の面方位は（１１１）である。なお、本実施例では、面方位の異なる基板を用いた場合でも金属酸窒化物膜および酸化インジウム錫がバッファ層として機能することを確認する。
　次に、各試料の作製に用いた酸化物ターゲットについて説明する。酸化物ターゲットとして、試料１および試料２では、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いた。よって、試料１および試料２の金属酸窒化物膜は、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜（ＩＧＺＯＮと表記）である。また、酸化物ターゲットとして、試料３では、酸化インジウム錫を用いた。
　次に、反応室へ導入した気体（成膜ガスともいう）について説明する。成膜ガスとして、試料１および試料２では、窒素ガス（Ｎ２）４５ｓｃｃｍを用いた。また、成膜ガスとして、試料３では、酸素ガス（Ｏ２）５ｓｃｃｍとアルゴンガス（Ａｒ）４０ｓｃｃｍとの混合ガスを用いた。
　続いて、試料１乃至試料３に共通する金属窒化物膜の成膜条件として、成膜圧力を０．４Ｐａとし、成膜電力を２００Ｗとし、窒化物ターゲットと基板との間隔を１３０ｍｍとした。なお、試料１および試料２の基板上には金属酸窒化物膜が成膜され、金属酸窒化物膜はＩｎ−Ｇａ−Ｚｎ酸窒化物膜である。また、試料３の基板上には金属酸化物膜が成膜され、金属酸化物膜は酸化インジウム錫膜である。
　次に、各試料の作製に用いた窒化物ターゲットについて説明する。窒化物ターゲットとして、試料１乃至試料３では、ＧａＮの焼結体ターゲットを用いた。
　次に、反応室へ導入した気体（成膜ガスともいう）について説明する。成膜ガスとして、試料１乃至試料３では、窒素ガス（Ｎ２）４５ｓｃｃｍを用いた。
　なお、試料１乃至試料３に対する前処理および成膜後の熱処理は実施していない。
　次に、金属酸窒化物膜を成膜中の基板温度について説明する。試料１乃至試料３基板温度を２００℃とした。
　次に、金属窒化物膜を成膜中の基板温度について説明する。試料１乃至試料３基板温度を３００℃とした。
　以上により、試料１乃至試料３を作製した。各試料の処理条件についてまとめたものを表１および表２に示す。表１は、金属酸窒化物膜を作製する処理条件を示し、表２は、金属窒化物膜を作製する処理条件を示す。なお、試料４は、ａ面サファイア基板に金属窒化物膜を作成し、試料５は、イットリア安定化ジルコニア（ＹＳＺ）基板に金属窒化物膜を作製した。
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
　作製した試料１乃至試料５のそれぞれに対して、Ｘ線を用いたＯｕｆ−ｏｆ−ｐｌａｎｅ測定およびφスキャンなどを行った。Ｘ線測定用の装置は、ブルカージャパン社製Ｘ線回折装置Ｄ８　ＤＯＳＣＯＶＥＲを用い、検出器は、０次元検出器を用いた。本実施例では、Ｏｕｔ−ｏｆ−ｐｌａｎｅ測定およびφスキャンの結果を図示する。
　なお、φスキャンの結果を示す各図において、横軸は角度φ［°］（ｐｈｉ（ｄｅｇ．）と表記）であり、縦軸はピーク強度（Ｉｎｔｅｎｓｉｔｙ（ａ．ｕ．）と表記）である。また、面内配向性を評価するために、測定されたピークの半値全幅を評価した。
　各試料のφスキャンを実施した結果、本実施例では、各試料において６つの回析ピークが測定された。よって、試料１乃至試料３において、金属酸窒化物上に作製された金属窒化物の結晶構造は、ウルツ鉱型構造であることが確認された。
　また、本実施例では、Ｏｕｔ−ｏｆ−ｐｌａｎｅ測定の結果、φスキャン（ｐｈｉ　ｓｃａｎ（ＧａＮ）と表記）の結果、および試料を作製するために使用した基板のφスキャンの結果（ｐｈｉ　ｓｃａｎ（ｓｕｂｓｔｒａｔｅ）と表記）を図１７に示す。また、試料１乃至試料５のφスキャンの結果から半値全幅（ＦＷＨＭ）を測定した結果を表３に示す。なお、Ｏｕｔ−ｏｆ−ｐｌａｎｅ測定の結果、および試料を作製するために使用した基板のφスキャンの結果についての説明は省略する。
Figure JPOXMLDOC01-appb-T000005
　続いて、試料１乃至試料３の評価結果について詳細に説明する。
＜試料１の評価＞
　試料１の測定結果を図１７に示す。試料１は、ａ面サファイア（ａ−ｐｌａｎｅ　ｓａｐｐｈｉｒｅと表記）基板上にＩｎ−Ｇａ−Ｚｎ酸窒化物膜を作製し、さらにＩｎ−Ｇａ−Ｚｎ酸窒化物膜上に金属窒化物膜（ＧａＮ）を作製した。
　試料１のφスキャンの結果、６つの回折ピークが観測された。なお、比較対象として、試料４を作製した。試料４は、ａ面サファイア基板上に金属窒化物膜（ＧａＮ）を作製した。試料１および試料４は、それぞれ６つの回折ピークが確認され、いずれも六回対称性を有することがわかる。
　つまり、試料１の金属窒化物膜（ＧａＮ）の（１０１）面が６回対称を有しており、試料１の金属窒化物膜（ＧａＮ）は面内配向していることが分かる。また、ウルツ鉱型構造の、（００２）面と（１０１）面とのなす角度は、約６２°であることから、当該角度でφスキャンを行うことで得られた６回対称性を示すピークから、試料１の金属窒化物膜（ＧａＮ）が有する結晶は、ウルツ型構造であることが分かる。よって、試料１の金属窒化物膜（ＧａＮ）は、ｃ軸エピタキシャル膜であることが分かる。
　以上より、試料１の金属窒化物膜は、ウルツ鉱型構造を有し、エピタキシャル成長していることが分かる。なお、φスキャンで測定された試料１の回折ピークの半値全幅（ＦＷＨＭ）は、５．２５だった。したがって、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜は、金属窒化物膜（ＧａＮ）を成長させるためのバッファ層として好ましい。
＜試料２の評価＞
　試料２の測定結果を図１７に示す。試料２は、イットリア安定化ジルコニア（ＹＳＺ）基板上にＩｎ−Ｇａ−Ｚｎ酸窒化物膜を作製し、さらにＩｎ−Ｇａ−Ｚｎ酸窒化物膜上に金属窒化物膜（ＧａＮ）を作製した。
　試料２のφスキャンの結果、６つの回折ピークが観測された。なお、比較対象として、試料５を作製した。試料５は、イットリア安定化ジルコニア（ＹＳＺ）基板上に金属窒化物膜（ＧａＮ）を作製した。試料２および試料５は、それぞれ６つの回折ピークが確認され、いずれもウルツ鉱型構造であることがわかる。
　つまり、試料２の金属窒化物膜（ＧａＮ）の（１０１）面が６回対称を有しており、試料２の金属窒化物膜（ＧａＮ）は面内配向していることが分かる。また、ウルツ鉱型構造の、（００２）面と（１０１）面とのなす角度は、約６２°であることから、当該角度でφスキャンを行うことで得られた６回対称性を示すピークから、試料２の金属窒化物膜（ＧａＮ）が有する結晶は、ウルツ型構造であることが分かる。よって、試料２の金属窒化物膜（ＧａＮ）は、ｃ軸エピタキシャル膜であることが分かる。
　以上より、試料２の金属窒化物膜は、ウルツ鉱型構造を有し、エピタキシャル成長していることが分かる。なお、φスキャンで測定された試料２の回折ピークの半値全幅は、２．９６だった。したがって、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜は、金属窒化物膜（ＧａＮ）を成長させるためのバッファ層として好ましい。
＜試料３の評価＞
　試料３の測定結果を図１７に示す。試料３は、イットリア安定化ジルコニア（ＹＳＺ）基板上に酸化インジウム錫（ＩＴＯ）膜を作製し、さらに酸化インジウム錫（ＩＴＯ）膜上に金属窒化物膜（ＧａＮ）を作製した。
　試料３のφスキャンの結果、６つの回折ピークが観測され、ウルツ鉱型構造であることがわかる。
　つまり、試料３の金属窒化物膜（ＧａＮ）の（１０１）面が６回対称を有しており、試料３の金属窒化物膜（ＧａＮ）は面内配向していることが分かる。また、ウルツ鉱型構造の、（００２）面と（１０１）面とのなす角度は、約６２°であることから、当該角度でφスキャンを行うことで得られた６回対称性を示すピークより、試料３の金属窒化物膜（ＧａＮ）が有する結晶は、ウルツ型構造であることが分かる。よって、試料３の金属窒化物膜（ＧａＮ）は、ｃ軸エピタキシャル膜であることが分かる。
　以上より、試料３の金属窒化物膜（ＧａＮ）は、ウルツ鉱型構造を有し、エピタキシャル成長していることが分かる。なお、φスキャンで測定された試料３の回折ピークの半値全幅は、３．３６だった。したがって、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜は、金属窒化物膜（ＧａＮ）を成長させるためのバッファ層として好ましい。
　試料１乃至試料３で用いた金属酸窒化物膜および金属酸化膜のキャリア濃度についてホール効果測定を行った。ホール効果測定の評価結果を表４に示す。ホール効果測定器の例として、比抵抗／ホール測定システムＲｅｓｉＴｅｓｔ８３１０（東陽テクニカ製）を挙げることができる。比抵抗／ホール測定システムＲｅｓｉＴｅｓｔ８３１０は、磁場の向きと大きさを一定の周期で変化させ、それと同期してサンプルに現れるホール起電圧のみを検出するＡＣ（交流）ホール測定が可能であり、移動度が小さくて抵抗率の高い材料についても、ホール起電圧を検出できる。
　評価試料は、イットリア安定化ジルコニア（ＹＳＺ）基板に表１で示した条件を用いて金属酸窒化物膜を作製した。表３は、評価試料のホール効果測定した結果を示す。比較対象として、イットリア安定化ジルコニア（ＹＳＺ）基板上に作製した酸化インジウム錫（ＩＴＯ）膜およびＩｎ−Ｇａ−Ｚｎ酸窒化物膜を測定した。なお、酸化インジウム錫（ＩＴＯ）膜は、表示装置および照明装置において、透明導電膜として用いられることが多い。
Figure JPOXMLDOC01-appb-T000006
　ホール効果測定の結果から、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜は、酸化インジウム錫（ＩＴＯ）膜と同等の導電膜として機能することが確認された。また試料２では、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜上に金属窒化物膜（ＧａＮ）を作製することで試料５よりも結晶性が高い金属窒化物膜（ＧａＮ）を作成することができることが確認された。つまり、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜は、金属窒化物膜（ＧａＮ）を作製するためのバッファ層として機能することを示している。また、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜は、酸化インジウム錫（ＩＴＯ）と同等の導電性を有するため、無機発光素子の電極としての機能を備えることができる。
　なお、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜は、スパッタリングによって形成することができ、さらに当該Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜上に金属窒化物膜（ＧａＮ）をスパッタリング法によって作製することができる。複数のスパッタリングターゲットを有するスパッタリング装置であれば、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜および金属窒化物膜（ＧａＮ）を連続で作製することができる。また、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜および金属窒化物膜（ＧａＮ）を低温で作製することができる。
　本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
：１０：基板、１１：基板、１２：機能層、１２ａ：機能層、１２ｂ：機能層、１２ｃ：機能層、１３：遮光層、１４：表示部、２０：金属酸窒化物膜、２０ａ：結晶、３０：金属窒化物膜、３０ａ：結晶、３１：クラッド層、３２：活性層、３３：クラッド層、３４：導電体、３５：電極、３６：電極、４１：絶縁体、４３：絶縁体、４７：絶縁体、４７ａ：絶縁体、４８：絶縁体、４９：絶縁体、５１：絶縁体、５２：導電体、５４：導電体、５４ａ：マグネットユニット、５６：導電体、５６ａ：導電体、５６ｄ：導電体、５８：端子、５９：導電体、５９ａ：導電体、５９ｄ：導電体、６１：絶縁体、６３：絶縁体、６５：絶縁体、６７：絶縁体、６９：絶縁体、７１：導電体、７１ａ：導電体、７１ｂ：導電体、７２：導電体、７２ａ：導電体、７２ｂ：導電体、８１：絶縁体、８３：絶縁体、８５：絶縁体、８７：絶縁体、９１：トランジスタ、９２：トランジスタ、９２Ａ：トランジスタ、９２Ｂ：トランジスタ、９２Ｌ：トランジスタ形成層、９３：トランジスタ、９５：容量、９５Ｌ：容量形成層、１００：無機発光素子、１００Ｌ：無機発光素子形成層、１０１：逆格子点、１１１：逆格子点、２００：スパッタリング装置、２０１：成膜室、２０２：基板ホルダ、２０３：基板、２０４：スパッタリングターゲット、２０５：バッキングプレート、２０６：マグネットユニット、２０６ａ：マグネットユニット、２０６ｂ：マグネットユニット、２０７ａ：揺動範囲、２０７ｂ：揺動範囲、４００：表示装置、４０１：画素部、４０２：駆動回路、４０３：駆動回路、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５１８：導電体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４５：絶縁体、５５２：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、９００：情報端末、９０１：表示パネル、９０２：筐体、９０２ａ：筐体、９０２ｂ：筐体、９０３：光学部材、９０４：装着部、９０５：カメラ、９０６：表示領域、９０７：無線通信機、９０８：集積回路、９０９：カメラ、９１０：ケーブル、９１１：レンズ、９１２：反射板、９１３：反射面、９１５：光、９１６：透過光、５００１：表示部、５００２：ダッシュボード、５００３：ハンドル、５００４：フロントガラス、５００５：カメラ、５００６：送風口、５００７：表示パネル、５００７ａ：表示パネル、５００７ｂ：表示パネル、５００７ｃ：表示パネル、５００７ｄ：表示パネル、７０００：表示部、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７４１１：情報端末機

Claims (9)

  1. 　無機発光素子であって、
    　前記無機発光素子は、第１の膜と、第２の膜と、を有し、
    　前記第１の膜は、インジウムと、酸素と、を有し、
    　前記第２の膜は、ガリウムと、窒素と、を有し、
    　前記第２の膜は、ウルツ鉱型構造を有し、
    　前記第１の膜は、前記無機発光素子の電極の一つとして機能する無機発光素子。
  2. 　請求項１において、
    　前記第１の膜は、インジウムと、酸素と、ガリウムと、亜鉛と、窒素と、を有する無機発光素子。
  3. 　無機発光素子と、トランジスタと、容量と、を有し、
    　前記無機発光素子は、第１の膜と、第２の膜と、を有し、
    　前記第１の膜は、インジウムと、酸素と、を有し、
    　前記第２の膜は、ガリウムと、窒素と、を有し、
    　前記第２の膜は、ウルツ鉱型構造を有し、
    　前記無機発光素子が有する前記第２の膜の上方に前記容量の電極の一方が形成され、
    　前記容量の電極の他方の上方には前記トランジスタが形成され、
    　前記容量の電極の一方は、前記無機発光素子が射出する光を反射する機能を有し、
    　前記無機発光素子は、前記第１の膜を介して光を射出する半導体装置。
  4. 　請求項３において、
    　前記トランジスタは、半導体層に金属酸化物を有する半導体装置。
  5. 　請求項３または請求項４において、
    　前記トランジスタの半導体層は、インジウム、ガリウム、亜鉛、および酸素を有する半導体装置。
  6. 　基板上に第１の膜と、第２の膜と、を有する無機発光素子の作製方法であって、
    　亜鉛を含み、導電性を有する酸化物ターゲットを用いたスパッタリング法により、前記第１の膜を形成する第１の工程と、
    　ガリウムと、窒素とを含み、導電性を有する窒化物ターゲットを用いたスパッタリング法により、前記第１の膜上に前記第２の膜を成膜する第２の工程と、を有し、
    　前記第１の工程において、前記第１の膜は、前記基板の温度を８０℃以上５００℃以下とし、且つ、窒素ガスの流量を全流量中の５０％以上１００％以下とした第１の気体を導入して成膜し、
    　前記第２の工程において、前記第２の膜は、前記基板の温度を８０℃以上５００℃以下とし、且つ、窒素ガスの流量を全流量中の８０％以上１００％以下とした第２の気体を導入して成膜する、
    　無機発光素子の作製方法。
  7. 　請求項６において、
    　前記酸化物ターゲットは、インジウム及びガリウムを含む、
    　無機発光素子の作製方法。
  8. 　請求項６または請求項７において、
    　前記基板は、単結晶のイットリア安定化ジルコニア基板であり、
    　前記基板の面方位は（１１１）である、
    　無機発光素子の作製方法。
  9. 　請求項６または請求項７において、
    　前記基板は、単結晶のサファイア基板であり、
    　前記基板の面方位は（１１０）である、
    　無機発光素子の作製方法。
PCT/IB2020/061571 2019-12-20 2020-12-07 無機発光素子、半導体装置、無機発光素子の作製方法 WO2021124006A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020227023234A KR20220117889A (ko) 2019-12-20 2020-12-07 무기 발광 소자, 반도체 장치, 무기 발광 소자의 제작 방법
JP2021565149A JPWO2021124006A1 (ja) 2019-12-20 2020-12-07
US17/779,697 US20220416124A1 (en) 2019-12-20 2020-12-07 Inorganic light-emitting element and semiconductor device including inorganic light-emitting element
CN202080082911.7A CN114762132A (zh) 2019-12-20 2020-12-07 无机发光元件、半导体装置、无机发光元件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-230371 2019-12-20
JP2019230371 2019-12-20

Publications (1)

Publication Number Publication Date
WO2021124006A1 true WO2021124006A1 (ja) 2021-06-24

Family

ID=76477192

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/061571 WO2021124006A1 (ja) 2019-12-20 2020-12-07 無機発光素子、半導体装置、無機発光素子の作製方法

Country Status (5)

Country Link
US (1) US20220416124A1 (ja)
JP (1) JPWO2021124006A1 (ja)
KR (1) KR20220117889A (ja)
CN (1) CN114762132A (ja)
WO (1) WO2021124006A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179618A (ja) * 2004-12-21 2006-07-06 Fujikura Ltd 半導体発光素子およびその製造方法
JP2007049159A (ja) * 2005-08-09 2007-02-22 Samsung Electronics Co Ltd 窒化物系発光素子及びその製造方法
JP2009283551A (ja) * 2008-05-20 2009-12-03 Showa Denko Kk 半導体発光素子及びその製造方法、ランプ
JP2015109429A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置
JP2018046296A (ja) * 2009-07-10 2018-03-22 株式会社半導体エネルギー研究所 液晶表示パネル
WO2019230050A1 (ja) * 2018-05-31 2019-12-05 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR20060084428A (ko) 2003-07-15 2006-07-24 카나가와 아카데미 오브 사이언스 앤드 테크놀로지 질화물 반도체소자 및 그 제작방법
JP6217196B2 (ja) 2013-07-11 2017-10-25 三菱電機株式会社 半導体材料、薄膜トランジスタ、および薄膜トランジスタの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179618A (ja) * 2004-12-21 2006-07-06 Fujikura Ltd 半導体発光素子およびその製造方法
JP2007049159A (ja) * 2005-08-09 2007-02-22 Samsung Electronics Co Ltd 窒化物系発光素子及びその製造方法
JP2009283551A (ja) * 2008-05-20 2009-12-03 Showa Denko Kk 半導体発光素子及びその製造方法、ランプ
JP2018046296A (ja) * 2009-07-10 2018-03-22 株式会社半導体エネルギー研究所 液晶表示パネル
JP2015109429A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置
WO2019230050A1 (ja) * 2018-05-31 2019-12-05 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JPWO2021124006A1 (ja) 2021-06-24
KR20220117889A (ko) 2022-08-24
US20220416124A1 (en) 2022-12-29
CN114762132A (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
JP7030919B2 (ja) 表示装置
KR102493175B1 (ko) 표시 장치
JP6827585B1 (ja) 表示装置
JP6868059B2 (ja) 半導体装置
JP6880116B2 (ja) 表示装置
TWI574401B (zh) 氧化物半導體膜及半導體裝置
CN112117285A (zh) 显示装置、显示模块、电子设备及显示装置的制造方法
WO2021124006A1 (ja) 無機発光素子、半導体装置、無機発光素子の作製方法
WO2022118151A1 (ja) 表示システム、及び電子機器
US20230402280A1 (en) Method for manufacturing metal oxynitride film
WO2022153146A1 (ja) 表示装置および電子機器
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
WO2023037203A1 (ja) 半導体装置
WO2020261029A1 (ja) 表示装置
US20240196653A1 (en) Display device
WO2022200937A1 (ja) 表示装置、及び電子機器
WO2020254914A1 (ja) 酸化物半導体を用いる記憶回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20900870

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021565149

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20227023234

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20900870

Country of ref document: EP

Kind code of ref document: A1