TWI574401B - 氧化物半導體膜及半導體裝置 - Google Patents

氧化物半導體膜及半導體裝置 Download PDF

Info

Publication number
TWI574401B
TWI574401B TW104134021A TW104134021A TWI574401B TW I574401 B TWI574401 B TW I574401B TW 104134021 A TW104134021 A TW 104134021A TW 104134021 A TW104134021 A TW 104134021A TW I574401 B TWI574401 B TW I574401B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
indium zinc
zinc oxide
crystal structure
Prior art date
Application number
TW104134021A
Other languages
English (en)
Other versions
TW201616648A (zh
Inventor
本田達也
金村大志
秋元健吾
平石鈴之介
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201616648A publication Critical patent/TW201616648A/zh
Application granted granted Critical
Publication of TWI574401B publication Critical patent/TWI574401B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

氧化物半導體膜及半導體裝置
本發明係關於一種氧化物半導體膜及使用該氧化物半導體膜的半導體裝置。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置，因此，電光裝置、半導體電路及電子裝置都是半導體裝置。
如以液晶顯示裝置為典型那樣，形成於玻璃基板等之上的電晶體使用非晶矽、多晶矽等製造。使用非晶矽的電晶體能夠容易應對玻璃基板的大面積化。但是，使用非晶矽的電晶體具有場效應遷移率低的缺點。另外，雖然使用多晶矽的電晶體的場效應遷移率高，但是具有不適合於玻璃基板的大面積化的缺點。
與具有這些缺點的使用矽的電晶體相比，使用氧化物半導體製造電晶體，並將其應用於電子裝置或光學裝置的技術受到注目。例如，專利文獻1公開了作為氧化物半導體使用包含In、Zn、Ga、Sn等的非晶(非晶態)的氧化物 來製造電晶體的技術。另外，專利文獻2公開了製造與此同樣的電晶體，並將其用於顯示裝置的像素的切換元件等的技術。
另外，關於用於這種電晶體的氧化物半導體，公開了如下內容，即“氧化物半導體對雜質不敏感，即使在膜中包含大量金屬雜質也沒有問題，因此，也可以使用包含大量的如鈉等鹼金屬的廉價的鹼石灰玻璃”(參照非專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165529號公報
[專利文獻2]日本專利申請公開第2006-165528號公報
[非專利文獻1]神谷、野村、細野“非晶氧化物半導體的物性及裝置開發的現狀”、日本固體物理、2009年9月號、第44卷、第621-633頁
但是，當氧化物半導體膜一直處於非晶狀態時，在氧化物半導體膜中容易產生氧缺陷和懸空鍵，而單獨的氧缺陷、懸空鍵或氧缺陷及懸空鍵與氫等的接合會導致在膜中產生載子。因此，有使氧化物半導體膜的導電率等電特性變化的憂慮。另外，對使用氧化物半導體膜的電晶體而言也會成為電特性變化的主要原因，由此降低了半導體裝置的可靠性。
在氧化物半導體膜中，包含銦及鋅的氧化物半導體膜的氧化銦鋅(Indium Zinc Oxide)膜具有優越的如遷移率等 的電特性，因此作為形成電晶體的通道區的有前途的候選材料受到期待。但是，當包含銦及鋅的氧化物半導體膜為非晶時，如上所述，還存在起因於氧缺陷和懸空鍵的作為氧化物半導體膜的共同課題的由於電特性的變動造成的可靠性降低的問題。
另一方面，如下事實越來越清楚，即在氧化物半導體膜的成膜過程中，藉由提高該氧化物半導體膜的結晶性可以改善電特性。另外，如下事實也越來越清楚，即在氧化物半導體膜的成膜過程中，使用該氧化物半導體膜的電晶體的可靠性得到提高。
鑒於上述問題，本發明的目的之一是提供一種電特性穩定的由氧化銦鋅構成的氧化物半導體膜。另外，本發明的目的之一是藉由使用該氧化物半導體膜，對半導體裝置賦予穩定的電特性，而提供一種可靠性高的半導體裝置。
所公開的發明的一個方式是一種由氧化銦鋅構成的氧化物半導體膜，該氧化物半導體膜具有a-b面大致平行於氧化物半導體膜表面的六方晶的結晶結構和a-b面大致平行於該氧化物半導體膜表面的菱方晶(rhombohedral crystal)的結晶結構。
所公開的發明的一個方式是一種由氧化銦鋅構成的氧化物半導體膜，該氧化物半導體膜具有a-b面大致平行於氧化物半導體膜表面的六方晶的結晶結構和a-b面大致平 行於該氧化物半導體膜表面的菱方晶的結晶結構，並且，六方晶的結晶結構是具有In：Zn=1：1的組成比的氧化物半導體的結晶結構，菱方晶的結晶結構是具有In：Zn=2：1的組成比的氧化物半導體的結晶結構。
所公開的發明的一個方式是一種半導體裝置，包括：閘極電極；設置在閘極電極上的第一絕緣膜；設置在第一絕緣膜上的由氧化銦鋅構成的氧化物半導體膜；以與氧化物半導體膜接觸的方式設置的源極電極及汲極電極；以及設置在氧化物半導體膜上的第二絕緣膜，其中，氧化物半導體膜具有a-b面大致平行於氧化物半導體膜表面的六方晶的結晶結構和a-b面大致平行於該氧化物半導體膜表面的菱方晶的結晶結構。
所公開的發明的一個方式是一種半導體裝置，包括：閘極電極；設置在閘極電極上的第一絕緣膜；設置在第一絕緣膜上的由氧化銦鋅構成的氧化物半導體膜；以與氧化物半導體膜接觸的方式設置的源極電極及汲極電極；以及設置在氧化物半導體膜上的第二絕緣膜，其中，氧化物半導體膜具有a-b面大致平行於氧化物半導體膜表面的六方晶的結晶結構和a-b面大致平行於該氧化物半導體膜表面的菱方晶的結晶結構，並且，六方晶的結晶結構是具有In：Zn=1：1的組成比的氧化物半導體的結晶結構，菱方晶的結晶結構是具有In：Zn=2：1的組成比的氧化物半導體的結晶結構。
本發明的一個方式所公開的由氧化銦鋅構成的氧化物 半導體膜可以具有穩定的電特性。藉由將這種由氧化銦鋅構成的氧化物半導體膜用於電晶體，可以實現具有穩定的電特性的可靠性高的半導體裝置。
31‧‧‧處理室
33‧‧‧排氣單元
35‧‧‧氣體供應單元
37‧‧‧電源裝置
40‧‧‧基板支撐體
41‧‧‧靶材
43‧‧‧離子
45‧‧‧原子
47‧‧‧原子
50‧‧‧放大部
51‧‧‧基板
53‧‧‧基底絕緣膜
55‧‧‧氧化銦鋅膜
55a‧‧‧晶種
55b‧‧‧氧化銦鋅膜
56a‧‧‧晶種
56b‧‧‧氧化銦鋅膜
56‧‧‧氧化銦鋅膜
59‧‧‧氧化銦鋅膜
61a‧‧‧源極電極
61b‧‧‧汲極電極
63‧‧‧閘極絕緣膜
65‧‧‧閘極電極
69‧‧‧絕緣膜
120‧‧‧電晶體
130‧‧‧電晶體
140‧‧‧電晶體
150‧‧‧電晶體
500‧‧‧基板
501‧‧‧像素部
502‧‧‧掃描線驅動電路
503‧‧‧掃描線驅動電路
504‧‧‧信號線驅動電路
510‧‧‧電容佈線
512‧‧‧閘極佈線
513‧‧‧閘極佈線
514‧‧‧汲極電極層
516‧‧‧電晶體
517‧‧‧電晶體
518‧‧‧液晶元件
519‧‧‧液晶元件
520‧‧‧像素
521‧‧‧開關電晶體
522‧‧‧驅動電晶體
523‧‧‧電容元件
524‧‧‧發光元件
525‧‧‧信號線
526‧‧‧掃描線
527‧‧‧電源線
528‧‧‧共同電極
1001‧‧‧主體
1002‧‧‧外殼
1003a‧‧‧顯示部
1003b‧‧‧顯示部
1004‧‧‧鍵盤按鈕
1021‧‧‧主體
1022‧‧‧固定部
1023‧‧‧顯示部
1024‧‧‧操作按鈕
1025‧‧‧外部儲存槽
1030‧‧‧外殼
1031‧‧‧外殼
1032‧‧‧顯示面板
1033‧‧‧揚聲器
1034‧‧‧麥克風
1035‧‧‧操作鍵
1036‧‧‧指向裝置
1037‧‧‧影像拍攝用透鏡
1038‧‧‧外部連接端子
1040‧‧‧太陽能電池單元
1041‧‧‧外部儲存槽
1050‧‧‧電視機
1051‧‧‧外殼
1052‧‧‧記錄媒體再現錄影部
1053‧‧‧顯示部
1054‧‧‧外部連接端子
1055‧‧‧支架
1056‧‧‧外部記憶體
在圖式中：圖1是根據本發明的一個方式的剖面TEM影像；圖2A和圖2B是根據本發明的一個方式的電子線繞射圖；圖3A和圖3B是根據本發明的一個方式的XRD光譜圖；圖4A和圖4B是根據本發明的一個方式的XRD光譜圖；圖5A至圖5E是說明根據本發明的一個方式的半導體裝置的製造製程的剖面圖；圖6A和圖6B是說明濺射裝置的示意圖；圖7A和圖7B是說明晶種的結晶結構的示意圖；圖8A和圖8B是說明根據本發明的一個方式的半導體裝置的製造製程的剖面圖；圖9A至圖9C是說明根據本發明的一個方式的半導體裝置的剖面圖；圖10A至圖10C是示出本發明的一個方式的塊圖及等效電路圖；圖11A至圖11D是示出本發明的一個方式的電子裝 置的外觀圖。
本發明的選擇圖為圖2A和圖2B。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。注意，在以下說明的本發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略反復說明。
注意，在本說明書所說明的各圖式中，各結構的尺寸、層的厚度或者區域有時為了容易理解而放大表示。因此，不一定侷限於其尺度。
另外，在本說明書中使用的“第一”、“第二”、“第三”等的序數是為了避免結構要素的混淆而附記的，而不是用於在數目方面上進行限制。因此，例如可以將“第一”適當地替換為“第二”或“第三”等進行說明。
實施方式1
在本實施方式中，參照圖1至圖4B對由氧化銦鋅構成的氧化物半導體膜(以下，稱為氧化銦鋅膜)的結構進行 說明。
根據本實施方式的氧化銦鋅膜包括具有結晶結構的區域。該具有結晶結構的區域包括a-b面大致平行於氧化銦鋅膜表面的六方晶的結晶結構和a-b面大致平行於該氧化銦鋅膜表面的菱方晶的結晶結構。
在此，圖1示出利用透射電子顯微鏡(TEM：transmission electron microscope)對實際上製造的具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜的剖面進行觀察的結果(剖面TEM影像)。在圖1所示的剖面TEM影像中，在氧化銦鋅膜中觀察到原子配向為層狀的多個區域。
另外，圖1所示的氧化銦鋅膜的剖面TEM影像的樣品是在石英基板上形成厚度為50nm的氧化銦鋅的樣品。氧化銦鋅膜的剖面TEM影像是以具有In：Zn=2：1的組成比的氧化銦鋅為靶材且利用濺射裝置形成膜，並在成膜之後立即對該膜進行觀察的TEM影像。作為利用濺射裝置的成膜條件，採用如下條件：在將石英基板加熱到200℃的狀態下，使用100W的DC電源，並使用氧的流量：氬及氧的混合氣體的流量=3：10的氣體，且將成膜壓力設定為0.4Pa。
接著，圖2A及圖2B示出在垂直於圖1所示的具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜剖面的方向上照射電子線而得到的電子線繞射圖案。在此，圖2A及圖2B所示的電子線繞射圖案為樣品的剖面，因此電 子線繞射圖案的垂直(縱)方向為c軸方向。
另外，剖面TEM影像及電子線繞射圖案使用株式會社日立高新技術公司製造的透射電子顯微鏡H-9000NAR，並在加速電壓為300kV且放大率為800萬倍的條件下進行拍攝。
圖2A及圖2B所示的電子線繞射圖案示出結晶結構的倒格點(Reciprocal lattice point)。當樣品具有結晶結構時，電子線繞射圖案成為點狀(在圖中，A點、B點、C點)，當樣品的晶體配向為沒有規律的多晶結構或非晶結構時，電子線繞射圖案成為環狀(也稱為同心圓狀)。因此，從圖2A及圖2B所示的電子線繞射圖案可知，圖1所示的氧化銦鋅膜具有結晶結構。另外，圖2A及圖2B所示的電子線繞射圖案的差異示出結晶結構的差異。
在圖2A及圖2B所示的電子線繞射圖案中，A點、B點、C點的各繞射光斑(diffraction spot)表示由於電子線的入射的來自晶格表面(lattice surface)的繞射光斑。電子線從垂直於氧化銦鋅膜的剖面的方向入射。
圖2A及圖2B中的A點分別位於大致垂直於圖2A及圖2B的水平軸的軸上。因此，可知，氧化銦鋅膜的結晶結構具有平行於石英基板的平面的a軸及b軸，並在大致垂直於石英基板的平面的c軸方向上配向。換言之，可知，氧化銦鋅膜的結晶結構具有其a軸及b軸大致平行於石英基板的平面的a-b面，並且氧化銦鋅膜的表面是大致平行於石英基板的平面的平面，即a-b面大致平行於氧化 銦鋅膜的表面。在圖2A及圖2B所示的電子線繞射圖案中，當將電子束入射到氧化銦鋅膜時，以不繞射的方式透過氧化銦鋅膜的電子波的繞射光斑為(000)光斑(電子線繞射圖案的中心點：在圖中，O點)。各繞射光斑和該繞射光斑之間的(000)光斑形成的角度表示各晶格表面的法線形成的角度。藉由測量這些角度，可以類推出結晶結構。
明確而言，圖2A中的由A點、O點和B點形成的角度AOB為90.0°。另外，圖2B中的由A點、O點和B點形成的角度AOB為69.0°，由A點、O點和C點形成的角度AOC為38.7°，由B點、O點和C點形成的角度BOC為30.3°。以此類推，可知，圖2A所示的電子線繞射圖案是菱方晶(也稱為三方晶)的圖案，圖2B所示的電子線繞射圖案是六方晶的圖案。
因此，從圖2A及圖2B所示的電子線繞射圖案可知，圖1所示的氧化銦鋅膜具有a-b面大致平行於氧化物半導體膜的表面的菱方晶的結晶結構及a-b面大致平行於氧化物半導體膜的表面的六方晶的結晶結構。
再者，當各繞射光斑與(000)光斑之間的距離[m]為r(hkl)，晶格表面間隔[m]為d(hkl)，電子線的波長[m]為λ，氧化銦鋅膜與能夠得到繞射圖案影像的薄膜之間的距離(相機長度)[m]為L時，滿足下面的算式(1)。
r(hkl)×d(hkl)=λ×L (1)
另外，當測量電子線繞射圖案時，將相機長度L設定為0.8。此外，電子線的波長λ是從算式(2)導出的。
λ=(h2/(2mE))1/2 (2)
從算式(2)可知，電子線的波長λ為2.75×10-12m。另外，在算式(2)中，h為普朗克常數(6.626×10-34J．s)，m表示電子的靜態質量(9.10×10-31kg)，E表示電子的加速能量。在此，因為將電子的加速電壓設定為200kV，所以電子的加速能量E為200×103×1.6×10-19J。
如上所述，因為電子線的波長λ及相機長度L是已知的，所以藉由從電子線繞射圖案測量r(hkl)，可以估算出晶格表面間隔d(hkl)。表1示出所估算出的晶格表面間隔d(hkl)。另外，與晶格表面間隔d(hkl)對應的密勒指數(Miller index)是參照有可能符合的物質的已知的結晶資料，例如JCPDS卡而得到的指數。
根據晶格表面間隔d(hkl)及密勒指數的分析，可以類 推出：圖2A所示的電子線繞射圖案是具有In：Zn=2：1的組成比的In2ZnO4的電子線繞射圖案，圖2B所示的電子線繞射圖案是具有In：Zn=1：1的組成比的In2Zn2O5的電子線繞射圖案。另外，可知，在圖2A所示的電子線繞射圖案中，所得到的繞射光斑的c軸方向的密勒指數的“1”為3的倍數。從該結果也可知，如果考慮對稱性，則圖2A所示的電子線繞射圖案為菱方晶(也稱為三方晶)的電子線繞射圖案。另外，可知，在圖2B所示的電子線繞射圖案中，所得到的繞射光斑的c軸方向的密勒指數的“1”為2的倍數。從該結果也可知，如果考慮對稱性，則圖2B所示的電子線繞射圖案為六方晶的電子線繞射圖案。
接著，表2示出測量連接估算出密勒指數的兩個點的繞射光斑與該繞射光斑之間的(000)光斑而形成的角的角度的結果。另外，從表1及表2可知，圖2A中的菱方晶和圖2B中的六方晶的晶格表面間隔d(hkl)、連接估算出密勒指數的各繞射光斑與該繞射光斑之間的(000)光斑而形成的角度不同。
藉由對照表2所示的結果和上述所推算的已知的結晶資料，認為圖2A所示的電子線繞射圖案是具有In：Zn=2：1的組成比的In2ZnO4的電子線繞射圖案，且圖2B所示的電子線繞射圖案是具有In：Zn=1：1的組成比的In2Zn2O5的電子線繞射圖案。
以上，從圖1及圖2A和圖2B的結果可知，根據本實施方式的氧化銦鋅膜包括具有菱方晶的結晶結構的In2ZnO4及具有六方晶的結晶結構的In2Zn2O5的區域。就是說，具有該結晶結構的區域包括a-b面大致平行於氧化銦鋅膜表面的六方晶的In2Zn2O5的結晶結構和a-b面大致平行於該氧化銦鋅膜表面的菱方晶的In2ZnO4的結晶結構。
從而，包括六方晶及菱方晶的結晶結構的氧化銦鋅膜在整體上與非晶結構的氧化物半導體膜相比具有良好的結晶性，因此氧缺陷、懸空鍵或與懸空鍵等接合的氫等雜質被降低。因為這些氧缺陷、懸空鍵或與懸空鍵等接合的氫 等在氧化物半導體膜中會成為載子的陷阱或載子的供給源，所以有可能成為該氧化物半導體膜的導電率變動的原因。因此，氧缺陷、懸空鍵或與懸空鍵等接合的氫等雜質被降低的包括六方晶及菱方晶的結晶結構的氧化物半導體膜的導電率穩定，而可以具有即使受到可見光或紫外光等的照射也在電性上更穩定的結構。
另外，根據本實施方式的氧化銦鋅膜也可以包括多個具有菱方晶及六方晶的結晶結構的區域，在各區域中，結晶結構的a軸或b軸的方向也可以彼此不同。但是，較佳藉由不使a軸或b軸的方向不同的區域彼此接觸，防止在彼此區域接觸的介面形成晶界。因此，較佳為採用以覆蓋具有六方晶的結晶結構及菱方晶的結晶結構的區域的方式形成具有非晶結構的區域的氧化物半導體膜。
另外，對氧化銦鋅膜進一步進行了X線繞射(XRD：X-ray diffraction)測量，並示出證實了上述圖1及圖2A和圖2B的結果的測量結果。
圖3A示出利用離面(out-of-plane)法測量氧化銦鋅膜的XRD光譜的結果。另外，作為比較例子，圖3B示出利用離面法測量包含鎵的氧化銦鋅(Indium Gallium Zinc Oxide：IGZO)膜的XRD光譜的結果。在圖3A和圖3B中，縱軸表示X線繞射強度(任意單位)，且橫軸表示旋轉角度2θ(deg．)。
另外，圖3A示出：在基板的加熱溫度為室溫(Tsub=R.T.)的條件下形成氧化銦鋅膜時的XRD光譜的結 果；在基板的加熱溫度為100℃(Tsub=100℃)的條件下形成氧化銦鋅膜時的XRD光譜的結果；以及在基板的加熱溫度為200℃(Tsub=200℃)的條件下形成氧化銦鋅膜時的XRD光譜的結果。此外，圖3B示出在基板的加熱溫度為200℃(Tsub=200℃)的條件下形成包含鎵的氧化銦鋅膜時的XRD光譜的結果。另外，除了作為基板的石英基板的溫度之外，在相同的條件下形成氧化銦鋅膜及包含鎵的氧化銦鋅膜。
另外，可知，在圖3A所示的在將基板加熱溫度設定為200℃(Tsub=200℃)的條件下形成的氧化銦鋅膜中，在2θ=30°附近觀察到大的峰值，另一方面，在將基板加熱溫度設定為100℃(Tsub=100℃)及室溫(Tsub=R.T.)的條件下形成的氧化銦鋅膜中幾乎觀察不到峰值。與此同樣，也可知，在圖3B所示的在將基板加熱溫度設定為200℃(Tsub=200℃)的條件下形成的包含鎵的氧化銦鋅膜中，在2θ=30°附近觀察不到峰值。該圖3A中的峰值起因於In2Zn2O5的結晶結構的(008)面中的繞射。由此可知，在將基板加熱溫度設定為200℃(Tsub=200℃)的條件下形成的氧化銦鋅膜與在相同的基板加熱溫度的條件下形成的包含鎵的氧化銦鋅膜相比容易晶化。
另外，圖4A示出利用離面法測量在將基板加熱溫度設定為200℃(Tsub=200℃)的條件下形成的氧化銦鋅膜的XRD光譜的結果，圖4B示出利用離面法測量在將基板加熱溫度設定為200℃(Tsub=200℃)的條件下形成並在形成 之後在包含氮及氧的氛圍中進行350℃的熱處理的氧化銦鋅膜的XRD光譜的結果。可知，在熱處理的前後，在將基板加熱溫度設定為200℃(Tsub=200℃)的條件下形成的氧化銦鋅膜中在2θ=30°附近觀察到大的峰值。如上所述，該峰值起因於In2Zn2O5的結晶結構的(008)面中的繞射。由此可知，形成之後的結晶結構是穩定的結晶結構。
藉由如上所述的X線繞射測量，可以說，根據本實施方式的氧化銦鋅膜與非晶結構的氧化物半導體膜有著明確的區別，而具有結晶結構。另外，與在相同的溫度條件下形成的作為包含稼的氧化物半導體膜的氧化銦鋅膜相比，根據本發明的一個方式的氧化銦鋅膜即使在用於成膜的基板的溫度低的情況下，也可以獲取結晶結構。此外，根據本實施方式的氧化銦鋅膜具有a-b面大致平行於氧化銦鋅膜表面的六方晶的In2Zn2O5的結晶結構及a-b面大致平行於該氧化銦鋅膜表面的菱方晶的In2ZnO4的結晶結構。
另外，在根據本實施方式的氧化銦鋅膜中，較佳為降低氧化物半導體膜中的鹼金屬等雜質。例如，在氧化物半導體膜中，將鋰的濃度設定為5×1015atoms/cm3以下，較佳為1×1015atoms/cm3以下，將鈉的濃度設定為5×1016atoms/cm3以下，較佳為1×1016atoms/cm3以下，更佳地為1×1015atoms/cm3以下，將鉀的濃度設定為5×1015atoms/cm3以下，較佳為1×1015atoms/cm3以下。
因為對於氧化物半導體來說鹼金屬及鹼土金屬是惡性的雜質，所以較佳氧化物半導體所含有的鹼金屬及鹼土金屬的量少。尤其是，當將包含該雜質的氧化物半導體膜用 於電晶體時，有可能鹼金屬中的鈉擴散到與氧化物半導體膜接觸的絕緣膜中而導致電晶體的臨界電壓變動等。另外，在氧化物半導體膜中，鈉斷裂金屬與氧的鍵或者擠進鍵之中。其結果，導致電晶體特性的劣化(例如，常導通化(閾值向負一側偏移)、遷移率的降低等)。並且，還成為特性偏差的原因。
因此，較佳將具有六方晶的結晶結構及菱方晶的結晶結構的氧化物半導體膜中的雜質降低到極低，將鹼金屬的濃度設定為5×1016atoms/cm3以下，將氫的濃度設定為5×1019atoms/cm3以下。
以上所說明的具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜在整體上與非晶結構的氧化物半導體膜相比具有良好的結晶性，因此氧缺陷、懸空鍵或與懸空鍵等接合的氫等雜質被降低。因為這些氧缺陷、懸空鍵或與懸空鍵等接合的氫等在氧化物半導體膜中會成為載子的陷阱或載子的供給源，所以有可能成為該氧化物半導體膜的導電率變動的原因。因此，氧缺陷、懸空鍵或與懸空鍵等接合的氫等雜質被降低的包括六方晶及菱方晶的結晶結構的氧化物半導體膜的導電率穩定，可以具有即使受到可見光或紫外光等的照射也在電性上更穩定的結構。
以上，本實施方式所示的結構等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
在本實施方式中，參照圖5A至圖9C對實施方式1所示的具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜及具有該氧化銦鋅膜的電晶體的製造方法進行說明。圖5A至圖5E是示出作為半導體裝置的結構的一個方式的頂閘極結構的電晶體120的製造製程的剖面圖。
首先，較佳在形成具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜之前，如圖5A所示，在基板51上形成基底絕緣膜53。
基板51至少需要具有能夠承受後面的加熱處理程度的耐熱性。當作為基板51使用玻璃基板時，較佳為使用其應變點為730℃以上的玻璃基板。作為玻璃基板，例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。另外，較佳為使用與B2O3相比包含更多BaO的玻璃基板。當基板51為母玻璃時，作為基板的尺寸，可以採用第1代(320mm×400mm)、第2代(400mm×500mm)、第3代(550mm×650mm)、第4代(680mm×880mm或730mm×920mm)、第5代(1000mm×1200mm或1100mm×1250mm)、第6代(1500mm×1800mm)、第7代(1900mm×2200mm)、第8代(2160mm×2460mm)、第9代(2400mm×2800mm或2450mm×3050mm)、第10代(2950mm×3400mm)等。因為在處理溫度高且處理時間長時母玻璃大幅度收縮，所以較佳的是，當使用母玻璃進行大量生產時，將製造製程的加熱處理溫度設定為600℃以下，較佳為450℃以下。
另外，可以使用陶瓷基板、石英基板、藍寶石基板等的由絕緣體構成的基板代替上述玻璃基板。除此之外，也可以使用晶化玻璃等。再者，也可以使用在矽晶片等半導體基板的表面上或由金屬材料構成的導電基板的表面上形成有絕緣層的基板。
基底絕緣膜53較佳為使用藉由加熱處理釋放一部分的氧的氧化物絕緣膜來形成。作為藉由加熱處理釋放一部分的氧的氧化物絕緣膜，較佳為使用其氧含量多於滿足化學計量比的氧的氧化物絕緣膜。將藉由加熱處理釋放一部分的氧的氧化物絕緣膜用於基底絕緣膜53，由此可以在後面的製程中進行加熱處理時使氧擴散到氧化銦鋅膜中。作為藉由加熱處理釋放一部分的氧的氧化物絕緣膜，典型地可以使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿、氧化釔等的膜。
將基底絕緣膜53的厚度設定為50nm以上，較佳為200nm以上且500nm以下。藉由將基底絕緣膜53形成得厚，可以在增加來自基底絕緣膜53的氧的釋放量的同時，因該氧的釋放量的增加而降低基底絕緣膜53與後面形成的氧化銦鋅膜之間的介面的缺陷。
基底絕緣膜53藉由濺射法、CVD法等形成。另外，藉由加熱處理釋放一部分的氧的氧化物絕緣膜藉由利用濺射法可以容易形成。當利用濺射法形成藉由加熱處理釋放一部分的氧的氧化物絕緣膜時，較佳的是，成膜氣體中的氧量多，可以使用氧或氧及稀有氣體的混合氣體等。典型 地是，較佳將成膜氣體中的氧濃度設定為6%以上且100%以下。
另外，基底絕緣膜53不一定必須要使用藉由加熱處理釋放一部分的氧的氧化物絕緣膜來形成，也可以使用氮化矽、氮氧化矽、氮化鋁等形成氮化物絕緣膜。另外，作為基底絕緣膜53，也可以採用上述氧化物絕緣膜和氮化物絕緣膜的疊層結構，在此情況下，較佳在氮化物絕緣膜上設置氧化物絕緣膜。藉由作為基底絕緣膜53使用氮化物絕緣膜，當使用包含鹼金屬等雜質的玻璃基板時，可以防止鹼金屬等侵入到氧化銦鋅膜中。因為對於氧化銦鋅來說，鋰、鈉、鉀等鹼金屬是惡性的雜質，所以較佳為降低氧化銦鋅膜中的鋰、鈉、鉀等鹼金屬的含量。氮化物絕緣膜可以藉由CVD法、濺射法等形成。
接著，如圖5B所示，藉由使用濺射裝置的濺射法，在基底絕緣膜53上形成厚度為30nm以上且50μm以下的具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜55。
在此，參照圖6A對濺射裝置的處理室進行說明。處理室31與排氣單元33及氣體供應單元35連接。另外，在處理室31中設置有基板支撐體40及靶材41。靶材41連接到電源裝置37。
處理室31連接到GND。另外，藉由將處理室31的洩漏率設定為1×10-10Pa．m3/秒以下，可以抑制雜質混入到藉由濺射法形成的膜中。
為了降低洩漏率，需要不僅降低外部洩漏，而且降低內部洩漏。外部洩漏是指由於微小孔或密封不良等氣體從真空系統的外部流入。內部洩漏起因於真空系統內部的閥等隔板的洩漏或內部構件的釋放氣體。為了將洩漏率設定為1×10-10Pa．m3/秒以下，需要從外部洩漏及內部洩漏的兩個方面採取措施。
為了降低外部洩漏，可以使用金屬墊片密封處理室31的開閉部分。作為金屬墊片，較佳為使用由氟化鐵、氧化鋁或氧化鉻覆蓋的金屬材料。與O形環相比，金屬墊片的密接性高，可以降低外部洩漏。此外，藉由利用由氟化鐵、氧化鋁、氧化鉻等鈍態覆蓋的金屬材料，可以抑制從金屬墊片產生的包含氫的釋放氣體，而也可以降低內部洩漏。
作為構成處理室31的內壁的構件，使用包含氫的釋放氣體少的鋁、鉻、鈦、鋯、鎳或釩。另外，也可以將上述材料覆蓋包含鐵、鉻及鎳等的合金材料而使用。包含鐵、鉻及鎳等的合金材料具有剛性和耐熱性且適合於加工。在此，如果為了減小表面積利用拋光等減小構件的表面凹凸，則可以降低釋放氣體。或者，也可以使用氟化鐵、氧化鋁、氧化鉻等鈍態覆蓋上述成膜裝置的構件。
設置在處理室31的內部的構件較佳儘量只由金屬材料構成，例如當設置由石英等構成的觀察窗(viewing window)等時，也為了抑制釋放氣體，較佳為使用薄的氟化鐵、氧化鋁或氧化鉻等鈍態覆蓋其表面。
而且，較佳在將濺射氣體導入到處理室31中之前設置濺射氣體的精製器。此時，將從精製器到處理室31的管道的長度設定為5m以下，較佳為1m以下。藉由將管道的長度設定為5m以下或1m以下，可以根據管道的長度降低來自管道的釋放氣體的影響。
作為用來將濺射氣體從汽缸輸送到處理室31的管道，較佳為使用其內部由氟化鐵、氧化鋁或氧化鉻等鈍態覆蓋的金屬管道。例如與SUS316L-EP管道相比，上述管道釋放的包含氫的氣體的量少，而可以抑制雜質混入到成膜氣體。另外，作為管道的接頭，較佳為使用高性能超小型金屬墊片接頭(UPG接頭)。此外，藉由使用金屬材料構成所有管道的材料，與使用樹脂等構成所有管道的材料的情況相比，可以降低所產生的釋放氣體及外部洩漏的影響，所以是較佳的。
可以適當地組合乾燥泵等粗真空泵及濺射離子泵、渦輪分子泵及低溫泵等高真空泵而進行處理室31的排氣。渦輪分子泵在大分子的排氣方面優秀，但是對氫或水的排氣能力低。於是，有效的是，將渦輪分子泵與對水的排氣能力高的低溫泵以及對氫的排氣能力高的濺射離子泵組合使用。
存在於處理室31的內側的吸附物雖然因為吸附於內壁不會影響到處理室31的壓力，但是卻會成為對處理室31進行排氣時的氣體釋放的原因。因此，雖然洩漏率和排氣速度之間沒有關聯，但是重要的是，使用排氣能力高 的泵，儘量使存在於處理室31中的吸附物脫離，以預先進行排氣。另外，為了促進吸附物的脫離，也可以焙烤處理室31。藉由進行焙烤可以使吸附物的脫離速度提高10倍左右。可以在100℃以上且450℃以下進行焙烤。此時，一邊導入惰性氣體一邊去除吸附物，這樣可以使僅靠排氣不容易脫離的水等的脫離速度得到進一步的提高。
排氣單元33可以在排出處理室31中的雜質的同時，控制處理室31中的壓力。作為排氣單元33，較佳為使用吸附型真空泵。例如，較佳為使用低溫泵、離子泵或鈦昇華泵。藉由使用上述吸附型真空泵，可以降低包含在氧化銦鋅膜中的氫的含量。
另外，包含在氧化銦鋅膜中的氫不僅包含作為氫原子的氫，而且有時包含作為氫分子、水、羥基或氫化物的氫。
氣體供應單元35是將用來對靶材進行濺射的氣體供給到處理室31中的單元。氣體供給單元35由填充有氣體的汽缸、壓力調節閥、停止閥、質量流量控制器等構成。另外，藉由將精製器設置在氣體供應單元35中，可以降低導入到處理室31中的氣體所包含的雜質。作為對靶材進行濺射的氣體，使用氦、氖、氬、氙、氪等稀有氣體。或者，可以使用上述稀有氣體之一和氧的混合氣體。
作為電源裝置37，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。另外，雖然未圖示，但是當在支撐靶材的靶材支撐體的內部或外側設置磁體時，可 以將高密度電漿限制在靶材周邊，而可以提高沈積速度並降低對基板的電漿損傷。該方法被稱為磁控管濺射法。再者，在磁控管濺射法中，如果使磁體能夠旋轉則可以降低磁場的偏差，由此可以提高靶材的利用效率，並且可以降低基板面內的膜品質的偏差。
基板支撐體40連接到GND。在基板支撐體40中設置有加熱器。作為加熱器，可以使用利用來自電阻發熱體等發熱體的熱傳導或熱輻射對被處理物進行加熱的裝置。
作為靶材41，較佳為使用包含鋅的金屬氧化物靶材。作為靶材41，可以使用二元類金屬氧化物的In-Zn-O類金屬氧化物的靶材。作為In-Zn-O類金屬氧化物的靶材的一個例子，可以使用具有In2O3：ZnO=1：1[莫耳數比]的組成比的靶材，但是In2O3：ZnO的莫耳數比不侷限於此。
另外，較佳將靶材41與基板51之間的間隔(T-S間距離)設定為使原子重量輕的原子能夠優先到達基板51上的基底絕緣膜53上的間隔。
如圖6A所示，在濺射裝置的處理室31中，將形成有基底絕緣膜53的基板51設置在基板支撐體40上。接著，從氣體供應單元35將對靶材41進行濺射的氣體導入到處理室31中。作為靶材41，使用其純度為99.9%以上，較佳為99.99%以上的靶材。接著，對連接到靶材41的電源裝置37供給電力。其結果，由從氣體供應單元35導入到處理室31中的濺射氣體的離子43及電子對靶材 41進行濺射。
在此，藉由將靶材41與基板51之間的間隔設定為使原子重量輕的原子能夠優先到達基板51上的基底絕緣膜53上而沉積的間隔，如作為放大部50的圖6B所示那樣，靶材41所包含的原子中的原子重量輕的原子45與原子重量重的原子47相比能夠優先移動到基板一側。
鋅的原子重量輕於銦的原子重量。由此，鋅優先沉積在基底絕緣膜53上。另外，因為成膜時的氛圍中包含氧，並在基板支撐體40中設置有當成膜時加熱基板及沉積膜的加熱器，所以沉積在基底絕緣膜53上的鋅被氧化，而形成包含鋅且具有六方晶或菱方晶的結晶結構的晶種55a，典型為包含氧化鋅且具有六方晶或菱方晶的結晶結構的晶種。
具有六方晶或菱方晶的結晶結構的晶種55a，例如包含鋅且具有六方晶的結晶結構的晶種包括在a-b面上具有六角形的晶格的接合。在包含鋅且具有六方晶的結晶結構的晶種中，具有包含鋅且具有a-b面大致平行於氧化銦鋅膜表面且c軸垂直於該氧化銦鋅膜表面的六方晶的纖鋅礦結構的結晶。
在此，參照圖7A和圖7B對包含鋅且包括在a-b面上具有六角形的晶格的接合，a-b面大致平行於氧化銦鋅膜表面且c軸垂直於該氧化銦鋅膜表面的六方晶的結晶結構的結晶進行說明。這裏，作為包含鋅且具有六方晶的結晶結構的結晶的典型例子，使用氧化鋅進行說明，黑色圓點 表示鋅，而白色圓點表示氧。圖7A是a-b面上具有六方晶的結晶結構的氧化鋅的示意圖，圖7B是以紙面的縱方向為c軸方向的具有六方晶的結晶結構的氧化鋅的示意圖。如圖7A所示，在a-b面上的上平面上具有鋅及氧呈現六角形的接合。另外，如圖7B所示，沉積包括具有鋅及氧呈現的六角形的晶格的接合的層，c軸方向垂直於a-b面。晶種55a在c軸方向上包括一原子層以上的包括在a-b面上具有六角形的晶格的接合的層。
另外，除了包含鋅且具有六方晶的結晶結構的晶種之外，晶種55a還包括包含鋅且具有菱方晶的結晶結構的晶種，此時，晶種55a包括在a-b面上具有四角形的晶格的接合。在包含鋅且具有菱方晶的結晶結構的晶種中，包括包含鋅並且具有a-b面大致平行於氧化銦鋅膜表面且c軸非垂直於該氧化銦鋅膜表面的菱方晶的結晶結構的結晶。
藉由利用濺射氣體對靶材41連續地進行濺射，在晶種55a上沉積包含在靶材中的原子，但是，此時，因為以晶種55a為晶核而進行結晶生長，所以可以在晶種55a上形成具有六方晶的結晶結構的氧化銦鋅膜55b。另外，因為基板51被設置在基板支撐體40中的加熱器加熱，所以以晶種55a為晶核使沉積在表面上的原子一邊被氧化一邊進行結晶生長。
因為氧化銦鋅膜55b以具有六方晶或菱方晶的結晶結構的晶種55a為晶核，且靶材41的表面上的原子重量重的原子及形成晶種55a之後受到濺射的原子重量輕的原子 一邊被氧化一邊進行結晶生長，所以與晶種55a同樣，包括在a-b面上具有六角形或四角形的晶格的接合，並包括具有a-b面大致平行於氧化銦鋅膜表面的結晶結構的區域。另外，雖然在圖5B中，以虛線表示晶種55a與氧化銦鋅膜55b之間的介面而說明氧化銦鋅膜的疊層結構，但是不是存在明確的介面，而是為了容易理解圖示的。
將此時的藉由加熱器被加熱的基板的加熱溫度設定為高於100℃且400℃以下，較佳為250℃以上且350℃以下。藉由在將基板加熱到高於100℃且400℃以下，較佳為加熱到250℃以上且350℃以下的情況下進行成膜，在進行成膜的同時進行加熱處理，由此可以形成具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜。另外，將進行濺射時的被成膜面的溫度設定為250℃以上且基板的熱處理上限溫度以下。
另外，作為濺射氣體，適當地使用稀有氣體(典型為氬)、氧、稀有氣體及氧的混合氣體。此外，作為濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
另外，藉由將具有基板支撐體40及靶材41的處理室的壓力設定為0.4Pa以下，可以抑制鹼金屬或氫等雜質混入到具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜的表面及膜中。
另外，藉由將濺射裝置的處理室的洩漏率設定為1×10-10Pa．m3/秒以下，可以抑制鹼金屬、氫、水、羥基 或氫化物等雜質混入到利用濺射法的成膜途中的具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜中。另外，藉由作為排氣系統使用吸附型真空泵，可以減少鹼金屬、氫、水、羥基或氫化物等雜質從排氣系統倒流。
另外，藉由將靶材41的純度設定為99.99%以上，可以減少混入到具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜中的鹼金屬、氫、水、羥基或氫化物等。此外，藉由使用該靶材，可以在氧化銦鋅膜55中，將鋰的濃度設定為5×1015cm-3以下，較佳為1×1015cm-3以下，將鈉的濃度設定為5×1016cm-3以下，較佳為1×1016cm-3以下，更佳地為1×1015cm-3以下，將鉀的濃度設定為5×1015cm-3以下，較佳為1×1015cm-3以下。
在上述成膜方法中，在相同的濺射製程中利用包含在靶材中的原子重量的差異，在使原子重量輕的鋅優先沉積在氧化物絕緣膜上而形成晶種的同時，一邊使原子重量重的銦等沉積在晶種上，一邊使其進行結晶生長，因此即使不經過多個製程，也可以形成具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜。
在上述氧化銦鋅膜55的成膜方法中，藉由利用濺射法，一邊同時形成晶種55a和氧化銦鋅膜55b一邊使它們進行晶化，但是根據本實施方式的氧化物半導體膜不一定必須要藉由該方法形成。例如，也可以分別進行晶種和氧化銦鋅膜的形成和晶化。
以下，參照圖8A和圖8B對分別進行晶種和氧化銦 鋅膜的形成和晶化的方法進行說明。另外，在本說明說中，有時將如下所述那樣形成具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜的方法稱為2step法。
首先，在基底絕緣膜53上形成厚度為1nm以上且10nm以下的第一氧化銦鋅膜。當形成第一氧化銦鋅膜時使用濺射法，較佳將該利用濺射法的成膜時的基板溫度設定為200℃以上且400℃以下。其他成膜條件與上述氧化銦鋅膜的成膜方法相同。
接著，使配置基板的處理室的氛圍為氮或乾燥空氣，並進行第一加熱處理。將第一加熱處理的溫度設定為400℃以上且750℃以下。藉由第一加熱處理，對第一氧化銦鋅膜進行晶化而形成晶種56a(參照圖8A)。
雖然根據第一加熱處理的溫度而不同，但是，藉由第一加熱處理，從膜表面產生晶化，並從膜表面向膜內部進行結晶生長，而得到具有六方晶的結晶結構及菱方晶的結晶結構的氧化物半導體膜。藉由第一加熱處理，大量的鋅及氧聚集在膜表面，在其最外表面形成單層或多層的在其頂平面上接合為六角形及四角形的由鋅和氧構成的石墨烯型二維晶體，該結晶在膜厚度方向上生長並重疊而成為疊層。當提高加熱處理的溫度時，先從表面向內部再從內部向底部進行結晶生長。
另外，將藉由加熱處理釋放一部分的氧的氧化銦鋅膜用於基底絕緣膜53，由此可以藉由第一加熱處理將基底絕緣膜53中的氧擴散到與晶種56a之間的介面或其附近 (離介面有±5nm)，以降低晶種56a的氧缺陷。
接著，在晶種56a上形成厚於10nm的第二氧化銦鋅膜。當形成第二氧化銦鋅膜時利用濺射法，將該成膜時的基板溫度設定為200℃以上且400℃以下。其他成膜條件與上述氧化銦鋅膜的成膜方法相同。
接著，使配置基板的處理室的氛圍為氮或乾燥空氣，並進行第二加熱處理。將第二加熱處理的溫度設定為400℃以上且750℃以下。藉由第二加熱處理，使第二氧化銦鋅膜晶化而形成氧化銦鋅膜56b(參照圖8B)。藉由在氮氛圍下、氧氛圍下或氮和氧的混合氛圍下進行第二加熱處理，實現氧化銦鋅膜56b的高密度化及氧缺陷數的減少。藉由第二加熱處理，以晶種56a為晶核，向膜厚度方向，即從底部向內部進行結晶生長，形成具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜56b。藉由上述步驟，形成由晶種56a和氧化銦鋅膜56b構成的氧化銦鋅膜56。在圖8B中，以虛線表示晶種56a與氧化銦鋅膜56b之間的介面而說明氧化銦鋅膜，但是不是存在明確的介面，而是為了容易理解圖示的。
另外，較佳以不接觸於大氣的方式連續地進行從基底絕緣膜53的形成至第二加熱處理的製程。較佳在控制為幾乎不包含氫及水分的氛圍(惰性氛圍、減壓氛圍及乾燥空氣氛圍等)中進行從基底絕緣膜53的形成至第二加熱處理的製程，例如，作為水分，採用露點為-40℃以下，較佳為-50℃以下的乾燥氮氛圍。
上述成膜方法與將原子重量輕的原子優先沉積在氧化絕緣膜上的成膜方法相比，即使成膜時的基板溫度低，也可以形成優質的具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜。另外，藉由利用上述2step法形成的氧化銦鋅膜56也具有與利用將原子重量輕的原子優先沉積在氧化絕緣膜上的成膜方法而形成的氧化銦鋅膜55相同程度的結晶性，導電率也穩定。因此，無論使用利用上述任何一種方法形成的氧化銦鋅膜，都可以提供具有穩定的電特性的可靠性高的半導體裝置。另外，雖然在以下製程中，對使用氧化銦鋅膜55製造電晶體120的製程進行說明，但是當然也可以同樣地使用氧化銦鋅膜56。
藉由上述製程，可以在基底絕緣膜53上形成由晶種55a和氧化銦鋅膜55b的疊層構成的氧化銦鋅膜55。接著，較佳在對基板51進行加熱處理而使氧化銦鋅膜55釋放氫的同時，將包含在基底絕緣膜53中的一部分的氧擴散到氧化銦鋅膜55及基底絕緣膜53與氧化銦鋅膜55之間的介面附近。
作為加熱處理溫度，較佳為採用在使氧化銦鋅膜55釋放氫的同時，釋放包含在基底絕緣膜53中的一部分的氧，並且將其擴散到氧化銦鋅膜55中的溫度，典型為150℃以上且低於基板51的應變點，較佳為250℃以上且450℃以下。另外，藉由將加熱處理溫度設定為高於具有六方晶的結晶結構及菱方晶的結晶結構的氧化物半導體膜的成膜溫度，可以使包含在基底絕緣膜53中的一部分的 氧釋放得更多。
較佳在幾乎不包含氫及水分的惰性氣體氛圍、氧氛圍、氮氛圍以及氧和氮的混合氛圍等下進行加熱處理。作為惰性氣體氛圍，典型地較佳氦、氖、氬、氙或氪等稀有氣體氛圍。另外，將加熱處理的加熱時間設定為1分鐘以上且24小時以下。
藉由該加熱處理，可以在使氧化銦鋅膜55釋放氫的同時，將包含在基底絕緣膜53中的一部分的氧擴散到氧化銦鋅膜55及基底絕緣膜53與氧化銦鋅膜55之間的介面附近。藉由該製程，可以降低包含在氧化銦鋅膜55中的氧缺陷。其結果，可以形成氫濃度及氧缺陷被降低的具有六方晶的結晶結構及菱方晶的結晶結構的氧化物半導體的氧化銦鋅膜。
接著，如圖5C所示，在氧化銦鋅膜55上形成掩模，使用該掩模對氧化銦鋅膜55選擇性地進行蝕刻，形成氧化銦鋅膜59。然後，去除掩模。
用來對氧化銦鋅膜55進行蝕刻的掩模可以適當地利用光刻法、噴墨法、印刷法等來製造。另外，當對氧化銦鋅膜55進行蝕刻時，可以適當地利用濕蝕刻或乾蝕刻。
接著，如圖5D所示，形成與氧化銦鋅膜59接觸的源極電極61a及汲極電極61b。
源極電極61a及汲極電極61b可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢、錳、鋯的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。另 外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹和鈧中的金屬元素的一種或多種而成的合金膜或氮化膜。此外，源極電極61a及汲極電極61b可以具有單層結構或者兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在Cu-Mg-Al合金膜上層疊銅膜的兩層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜上層疊鎢膜的兩層結構、以及在鈦膜上層疊鋁膜並且在其上形成鈦膜的三層結構。
另外，作為源極電極61a及汲極電極61b，也可以應用氧化銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。另外，也可以採用上述具有透光性的導電材料和上述金屬元素的疊層結構。
源極電極61a及汲極電極61b藉由利用濺射法、CVD法、蒸鍍法等形成導電膜之後，在該導電膜上形成掩模而對導電膜進行蝕刻來形成。形成在導電膜上的掩模可以適當地利用印刷法、噴墨法、光刻法等來形成。另外，源極電極61a及汲極電極61b也可以藉由印刷法或噴墨法直接形成。
在此，在氧化銦鋅膜59及基底絕緣膜53上形成導電膜之後，將導電膜蝕刻為規定的形狀來形成源極電極61a及汲極電極61b。
另外，也可以在氧化銦鋅膜55上形成導電膜之後，使用多色調光掩模對氧化銦鋅膜55及導電膜進行蝕刻，形成氧化銦鋅膜59、源極電極61a及汲極電極61b。如此，藉由形成凹凸形狀的掩模，使用該掩模對氧化銦鋅膜55及導電膜進行蝕刻之後，藉由灰化使凹凸形狀的掩模分離，且使用該被分離的掩模對導電膜選擇性地進行蝕刻，從而可以形成氧化銦鋅膜59、源極電極61a及汲極電極61b。藉由該製程，可以減少光掩模數及光刻製程數。
接著，如圖5E所示，在氧化銦鋅膜59、源極電極61a及汲極電極61b上形成閘極絕緣膜63。
閘極絕緣膜63可以使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁或氧化鎵的單層或疊層形成。另外，較佳的是，閘極絕緣膜63中的與氧化銦鋅膜59接觸的部分包含氧，特別較佳的是，與基底絕緣膜53同樣，使用藉由加熱處理釋放氧的氧化物絕緣膜來形成閘極絕緣膜63。藉由作為釋放氧的氧化物絕緣膜使用氧化矽膜，可以在後面的製程中進行加熱處理時將氧擴散到氧化銦鋅膜59中，從而可以使電晶體120具有良好的特性。
此外，藉由作為閘極絕緣膜63使用矽酸哈(HfSiOx)、添加氮的矽酸哈(HfSixOyNz)、添加氮的鋁酸哈(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，可以降低閘極洩漏。並且，可以採用high-k材料與氧化矽、氧氮 化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁及氧化鎵中的任何一種以上的疊層結構。將閘極絕緣膜63的厚度較佳為設定為1nm以上且300nm以下，更佳地設定為5nm以上且50nm以下。藉由將閘極絕緣膜63的厚度設定為5nm以上，可以降低閘極洩漏電流。
另外，在形成閘極絕緣膜63之前，也可以藉由使氧化銦鋅膜59的表面暴露於氧、臭氧、一氧化二氮等氧化氣體的電漿，使氧化銦鋅膜59的表面氧化而降低氧缺陷。
接著，在閘極絕緣膜63上的與氧化銦鋅膜59重疊的區域中形成閘極電極65。
閘極電極65可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢、錳、鋯的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。另外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹和鈧中的金屬元素的一種或多種而成的合金膜或氮化膜。此外，閘極電極65可以具有單層結構或者兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜上層疊鎢膜的兩層結構、以及在鈦膜上層疊鋁膜並且在其上形成鈦膜的三層結構。
另外，作為閘極電極65，也可以應用氧化銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦 的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。此外，也可以使用以In-Ga-Zn-O類氧化物為靶材，藉由在包含氮的氛圍下進行濺射來得到的化合物導電體。另外，也可以採用上述具有透光性的導電材料和上述金屬元素的疊層結構。
並且，也可以在閘極電極65上形成用作保護膜的絕緣膜69(參照圖5E)。另外，也可以在閘極絕緣膜63及絕緣膜69中形成接觸孔之後，形成與源極電極61a及汲極電極61b連接的佈線。
絕緣膜69可以適當地使用與閘極絕緣膜63相同的絕緣膜來形成。另外，當作為絕緣膜69形成藉由濺射法而得到的氮化矽膜時，可以防止水分或鹼金屬從外部侵入，而可以降低氧化銦鋅膜59的雜質的含量。
另外，也可以在形成閘極絕緣膜63之後或者在形成絕緣膜69之後進行加熱處理。藉由該加熱處理，可以在使氧化銦鋅膜59釋放氫的同時，將包含在基底絕緣膜53、閘極絕緣膜63或絕緣膜69中的一部分的氧擴散到氧化銦鋅膜59、基底絕緣膜53與氧化銦鋅膜59之間的介面附近以及閘極絕緣膜63與氧化銦鋅膜59之間的介面附近。藉由該製程，可以在降低包含在氧化銦鋅膜59中的氧缺陷的同時，降低氧化銦鋅膜59與基底絕緣膜53或者氧化銦鋅膜59與閘極絕緣膜63之間的介面中的氧缺陷。其結果，可以形成氫濃度及氧缺陷被降低的氧化銦鋅膜59。
藉由以上製程，可以製造在通道區中包括具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜的電晶體120。如圖5E所示，電晶體120包括：設置在基板51上的基底絕緣膜53；設置在基底絕緣膜53上的氧化銦鋅膜59；以與氧化銦鋅膜59的頂面及側面接觸的方式設置的源極電極61a及汲極電極61b；設置在氧化銦鋅膜59上的閘極絕緣膜63；以與氧化銦鋅膜59重疊的方式設置在閘極絕緣膜63上的閘極電極65；以及設置在閘極電極65上的絕緣膜69。
因為用於電晶體120的具有六方晶的結晶結構及菱方晶的結晶結構的氧化物半導體的氧化銦鋅膜在整體上與非晶結構的氧化物半導體膜相比具有良好的結晶性，因此氧缺陷、懸空鍵或與懸空鍵等接合的氫等雜質被降低。因為如以這些氧缺陷為典型的缺陷、懸空鍵或與懸空鍵等接合的氫等在氧化物半導體膜中會成為載子的陷阱或載子的供給源，所以有可能成為該氧化物半導體膜的導電率變動的原因。因此，氧缺陷、懸空鍵或與懸空鍵等接合的氫等雜質被降低的具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜的導電率穩定，具有即使受到可見光或紫外光等的照射也在電性上更穩定的結構。藉由將這種具有六方晶的結晶結構及菱方晶的結晶結構的氧化銦鋅膜用於電晶體，可以提供具有穩定的電特性的可靠性高的半導體裝置。
另外，根據本發明的一個方式的半導體裝置不侷限於 圖5A至圖5E所示的電晶體120。例如，也可以採用如圖9A所示的電晶體130的結構。電晶體130包括：設置在基板51上的基底絕緣膜53；設置在基底絕緣膜53上的源極電極61a及汲極電極61b；以與源極電極61a及汲極電極61b的頂面及側面接觸的方式設置的氧化銦鋅膜59；設置在氧化銦鋅膜59上的閘極絕緣膜63；以與氧化銦鋅膜59重疊的方式設置在閘極絕緣膜63上的閘極電極65；以及設置在閘極電極65上的絕緣膜69。就是說，電晶體130與電晶體120的不同之處在於：氧化銦鋅膜59以與源極電極61a及汲極電極61b的頂面及側面接觸的方式設置。
另外，也可以採用如圖9B所示的電晶體140的結構。電晶體140包括：設置在基板51上的基底絕緣膜53；設置在基底絕緣膜53上的閘極電極65；設置在閘極電極65上的閘極絕緣膜63；設置在閘極絕緣膜63上的氧化銦鋅膜59；以與氧化銦鋅膜59的頂面及側面接觸的方式設置的源極電極61a及汲極電極61b；以及設置在氧化銦鋅膜59上的絕緣膜69。就是說，電晶體140與電晶體120的不同之處在於：採用閘極電極65和閘極絕緣膜63設置在氧化銦鋅膜59的下方的底閘極結構。
另外，也可以採用如圖9C所示的電晶體150的結構。電晶體150包括：設置在基板51上的基底絕緣膜53；設置在基底絕緣膜53上的閘極電極65；設置在閘極電極65上的閘極絕緣膜63；設置在閘極絕緣膜63上的 源極電極61a及汲極電極61b；以與源極電極61a及汲極電極61b的頂面及側面接觸的方式設置的氧化銦鋅膜59；以及設置在氧化銦鋅膜59上的絕緣膜69。就是說，電晶體150與電晶體130的不同之處在於：採用閘極電極65和閘極絕緣膜63設置在氧化銦鋅膜59的下方的底閘極結構。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式3
在本實施方式中，下面對在同一基板上至少製造驅動電路的一部分和配置在像素部中的電晶體的例子進行說明。
配置在像素部中的電晶體根據實施方式2形成。此外，因為該電晶體容易形成為n通道型電晶體，所以將驅動電路中的可以由n通道型電晶體構成的驅動電路的一部分與像素部的電晶體形成在同一基板上。如上所述，藉由將上述實施方式所示的電晶體用於像素部或驅動電路，可以提供可靠性高的顯示裝置。
圖10A示出有源矩陣型顯示裝置的塊圖的一個例子。在顯示裝置的基板500上包括像素部501、第一掃描線驅動電路502、第二掃描線驅動電路503以及信號線驅動電路504。在像素部501中配置有從信號線驅動電路504延伸的多個信號線以及從第一掃描線驅動電路502及第二掃 描線驅動電路503延伸的多個掃描線。此外，在掃描線與信號線的交叉區中分別設置有矩陣狀的包括顯示元件的像素。另外，顯示裝置的基板500藉由FPC(撓性印刷電路：Flexible Printed Circuit)等的連接部連接到時序控制電路(也稱為控制器、控制IC)。
在圖10A中，第一掃描線驅動電路502、第二掃描線驅動電路503及信號線驅動電路504與像素部501形成在相同的基板500上。因此，設置在外部的驅動電路等的構件的數量減少，所以可以實現成本的降低。另外，當在基板500的外部設置驅動電路時，需要使佈線延伸，且佈線之間的連接數量增加。當在同一基板500上設置驅動電路時，可以減少該佈線之間的連接數，從而可以提高可靠性或良率。
另外，圖10B示出像素部的電路結構的一個例子。在此，示出VA型液晶顯示面板的像素結構。
在該像素結構中，一個像素具有多個像素電極層，並且電晶體連接到各像素電極層。各電晶體藉由不同的閘極信號而驅動。就是說，在以多域設計的像素中，獨立地控制施加到各像素電極層的信號。
電晶體516的閘極佈線512和電晶體517的閘極佈線513彼此分離，以便能夠被提供不同的閘極信號。另一方面，電晶體516和電晶體517共同使用用作資料線的源極電極層或汲極電極層514。作為電晶體516及電晶體517，可以適當地使用上述實施方式所示的電晶體。由 此，可以提供可靠性高的液晶顯示面板。
與電晶體516連接的第一像素電極層及與電晶體517連接的第二像素電極層具有不同的形狀，並且被狹縫分離。第二像素電極層以圍繞擴展為V字型的第一像素電極層的外側的方式形成。藉由利用電晶體516及電晶體517使施加到第一像素電極層和第二像素電極層的電壓的時序不同，來控制液晶的配向。電晶體516與閘極佈線512連接，電晶體517與閘極佈線513連接。藉由對閘極佈線512和閘極佈線513施加不同的閘極信號，可以使電晶體516及電晶體517的工作時序互不相同。
另外，由電容佈線510、用作電介質的閘極絕緣層及與第一像素電極層或第二像素電極層連接的電容電極形成儲存電容器。
藉由使第一像素電極層、液晶層以及反電極層彼此重疊，形成第一液晶元件518。此外，藉由使第二像素電極層、液晶層以及反電極層彼此重疊，形成第二液晶元件519。此外，這是在一個像素中設置有第一液晶元件518和第二液晶元件519的多疇結構。
此外，圖10B所示的像素結構不侷限於此。例如，也可以對圖10B所示的像素追加開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
另外，圖10C示出像素部的電路結構的一個例子。在此，示出使用有機EL元件的顯示面板的像素結構。
在有機EL元件中，藉由對發光元件施加電壓，電子 及電洞分別從一對電極注入到包括發光性的有機化合物的層中，以使電流流過。然後，因這些載子(電子及電洞)重新結合，而使發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機理，上述發光元件被稱為電流激發型發光元件。
對能夠驅動有機EL元件的像素的結構以及像素的工作進行說明。在此示出在一個像素中使用兩個n通道型電晶體的例子，在該n通道型電晶體中將氧化銦鋅膜用於通道區。
像素520包括開關電晶體521、驅動電晶體522、發光元件524以及電容元件523。在開關電晶體521中，閘極電極層與掃描線526連接，第一電極(源極電極層和汲極電極層中的一方)與信號線525連接，並且第二電極(源極電極層和汲極電極層中的另一方)與驅動電晶體522的閘極電極層連接。在驅動電晶體522中，閘極電極層藉由電容元件523與電源線527連接，第一電極與電源線527連接，第二電極與發光元件524的第一電極(像素電極)連接。發光元件524的第二電極相當於共同電極528。共同電極528與形成在同一基板上的共同電位線連接。
作為開關電晶體521及驅動電晶體522，可以適當地使用實施方式2所示的電晶體。由此，可以提供可靠性高的使用EL元件的顯示面板。
另外，將發光元件524的第二電極(共同電極528)設定為低電源電位。這裏，低電源電位是指以電源線527所 設定的高電源電位為基準滿足“低電源電位<高電源電位”的關係的電位。作為低電源電位，例如也可以設定為GND、0V等。將該高電源電位與低電源電位之間的電位差施加到發光元件524，為了在發光元件524中使電流流過以使發光元件524發光，以使高電源電位與低電源電位之間的電位差成為發光元件524的正向臨界電壓以上的方式設定各電位。
另外，還可以使用驅動電晶體522的閘極電容代替電容元件523而省略電容元件523。作為驅動電晶體522的閘極電容，也可以在通道區與閘極電極層之間形成電容。
在此，當進行模擬灰階級驅動時，對驅動電晶體522的閘極電極層施加發光元件524的正向電壓驅動電晶體522的Vth以上的電壓。發光元件524的正向電壓是指實現所希望的亮度時的電壓，至少包括正向臨界電壓。另外，藉由輸入使驅動電晶體522在飽和區中工作的視頻信號，可以在發光元件524中使電流流過。為了使驅動電晶體522在飽和區中工作，將電源線527的電位設定為高於驅動電晶體522的閘極電位。藉由採用模擬方式的視頻信號，可以在發光元件524中使與視頻信號對應的電流流過，而進行模擬灰階級驅動。
此外，圖10C所示的像素結構不侷限於此。例如，也可以還對圖10C所示的像素追加開關、電阻元件、電容元件、感測器、電晶體或邏輯電路等。
以上，本實施方式所示的結構、方法等可以與其他實 施方式所示的結構、方法等適當地組合而使用。
實施方式4
本說明書所公開的半導體裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈子機等大型遊戲機等。以下，對具備上述實施方式所說明的顯示裝置的電子裝置的例子進行說明。
圖11A示出可攜式資訊終端，其包括主體1001、外殼1002、顯示部1003a和1003b等。顯示部1003b是觸摸屏。藉由觸摸在顯示部1003b上顯示的鍵盤按鈕1004，可操作螢幕且可輸入文字。當然，顯示部1003a也可以是觸摸屏。藉由將上述實施方式所示的電晶體用作切換元件，而製造液晶面板或有機發光面板，並將其應用於顯示部1003a和1003b，可以提供可靠性高的可攜式資訊終端。
如圖11A所示的可攜式資訊終端可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；藉由各種各樣的軟體(程式)控制處理等。此外，也可以採用在外殼的背面或側 面具備外部連接用端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。
此外，圖11A所示的可攜式資訊終端也可以以無線的方式發送和接收資訊。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料，然後下載的結構。
圖11B示出可攜式音樂播放機，在主體1021中設置有顯示部1023、用來將可攜式音樂播放機戴在耳朵的固定部1022、揚聲器、操作按鈕1024以及外部儲存槽1025等。藉由將上述實施方式所示的電晶體用作切換元件，而製造液晶面板或有機發光面板，並將其應用於顯示部1023，可以實現可靠性更高的可攜式音樂播放機。
再者，如果對圖11B所示的可攜式音樂播放機提供天線、麥克風功能及無線通信功能，並且與行動電話一起使用，則可以一邊駕駛汽車等一邊藉由無線以免提的方式進行對話。
圖11C示出行動電話，由外殼1030及外殼1031的兩個外殼構成。外殼1031具備顯示面板1032、揚聲器1033、麥克風1034、指向裝置1036、影像拍攝用透鏡1037、外部連接端子1038等。此外，外殼1030具備對行動電話進行充電的太陽能電池單元1040、外部儲存槽1041等。另外，在外殼1031內組裝有天線。藉由將上述實施方式所示的電晶體應用於顯示面板1032，可以提供高可靠性行動電話。
另外，顯示面板1032具備觸摸屏，圖11C以虛線表 示作為影像而被顯示出來的多個操作鍵1035。另外，還安裝有用來將由太陽能電池單元1040輸出的電壓升壓到各電路所需的電壓的升壓電路。
例如，用於升壓電路等電源電路的功率電晶體也可以藉由將上述實施方式所示的電晶體的氧化物半導體膜的厚度設定為2μm以上且50μm以下來形成。
顯示面板1032根據使用方式適當地改變顯示的方向。另外，因為在與顯示面板1032同一面上設置有影像拍攝用透鏡1037，所以可以實現可視電話。揚聲器1033及麥克風1034不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，藉由滑動外殼1030和外殼1031而可以從如圖11C那樣的展開狀態變成重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子1038可以與AC適配器及各種電纜如USB電纜等連接，而可以進行充電及與個人電腦等的資料通信。另外，藉由將記錄媒體插入外部儲存槽1041中，可以對應於更大量資料的保存及移動。
另外，除了上述功能之外，還可以具有紅外線通信功能、電視接收功能等。
圖11D示出電視機的一個例子。在電視機1050中，外殼1051組裝有顯示部1053。利用顯示部1053可以顯示影像。此外，在此示出藉由安裝有CPU的支架1055支撐外殼1051的結構。藉由將上述實施方式所示的電晶體應用於顯示部1053，可以提供可靠性高的電視機1050。
可以藉由利用外殼1051所具備的操作開關或另行提供的遙控器進行電視機1050的操作。另外，也可以採用在遙控器中設置顯示從該遙控器輸出的資訊的顯示部的結構。
另外，作為電視機1050採用具備接收機、資料機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由資料機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
另外，電視機1050具備外部連接端子1054、記錄媒體再現錄影部1052、外部儲存槽。外部連接端子1054可以與USB電纜等各種電纜連接，而可以進行與個人電腦等的資料通信。藉由將盤狀記錄媒體插入記錄媒體再現錄影部1052中，可以進行對儲存在記錄媒體中的資料的讀出以及對記錄媒體的寫入。另外，也可以將插入外部儲存槽中的外部記憶體1056所儲存的影像或影像等顯示在顯示部1053上。
以上本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
A、B‧‧‧點

Claims (17)

  1. 一種包括氧化銦鋅的氧化物半導體膜，該氧化物半導體膜包括：a-b面大致平行於該氧化物半導體膜的表面的六方晶結晶結構；以及a-b面大致平行於該氧化物半導體膜的該表面的菱方晶結晶結構。
  2. 根據申請專利範圍第1項之氧化物半導體膜，其中該氧化物半導體膜包括多個區域，該多個區域的每一個包括該六方晶的結晶結構和該菱方晶的結晶結構。
  3. 根據申請專利範圍第1項之氧化物半導體膜，其中在該氧化物半導體膜中鹼金屬的濃度為5×1016atoms/cm3以下。
  4. 根據申請專利範圍第1項之氧化物半導體膜，其中在該氧化物半導體膜中氫的濃度設定為5×1019atoms/cm3以下。
  5. 根據申請專利範圍第1項之氧化物半導體膜，其中該六方晶的結晶結構是具有In：Zn=1：1的組成比的氧化物半導體的結晶結構，並且該菱方晶的結晶結構是具有In：Zn=2：1的組成比的氧化物半導體的結晶結構。
  6. 根據申請專利範圍第5項之氧化物半導體膜，其中該氧化物半導體膜包括多個區域，該多個區域的每一個包括該六方晶的結晶結構和該菱方晶的結晶結構。
  7. 一種半導體裝置，包括：閘極電極；包括氧化銦鋅的氧化物半導體膜；設置在該閘極電極與該氧化物半導體膜之間的第一絕緣膜；以與該氧化物半導體膜接觸的方式設置的源極電極和汲極電極；以及設置在該氧化物半導體膜上的第二絕緣膜，其中，該氧化物半導體膜包括a-b面大致平行於該氧化物半導體膜的表面的六方晶的結晶結構和a-b面大致平行於該氧化物半導體膜的該表面的菱方晶的結晶結構。
  8. 根據申請專利範圍第7項之半導體裝置，其中該氧化物半導體膜包括多個區域，該多個區域的每一個包括該六方晶的結晶結構和該菱方晶的結晶結構。
  9. 根據申請專利範圍第7項之半導體裝置，其中該閘極電極設置在該氧化物半導體膜上，並且該源極電極及該汲極電極設置在該氧化物半導體膜上。
  10. 根據申請專利範圍第9項之半導體裝置，其中該閘極電極與該源極電極的一部分及該汲極電極的一部分重疊。
  11. 根據申請專利範圍第7項之半導體裝置，其中該閘極電極設置在該氧化物半導體膜上，並且該源極電極及該汲極電極設置在該氧化物半導體 膜下。
  12. 根據申請專利範圍第7項之半導體裝置，其中該閘極電極設置在該氧化物半導體膜下，並且該源極電極及該汲極電極設置在該氧化物半導體膜上。
  13. 根據申請專利範圍第7項之半導體裝置，其中該閘極電極設置在該氧化物半導體膜下，並且該源極電極及該汲極電極設置在該氧化物半導體膜下。
  14. 根據申請專利範圍第7項之半導體裝置，其中在該氧化物半導體膜中鹼金屬的濃度為5×1016atoms/cm3以下。
  15. 根據申請專利範圍第7項之半導體裝置，其中在該氧化物半導體膜中氫的濃度設定為5×1019atoms/cm3以下。
  16. 根據申請專利範圍第7項之半導體裝置，其中該六方晶的結晶結構是具有In：Zn=1：1的組成比的氧化物半導體的結晶結構，並且該菱方晶的結晶結構是具有In：Zn=2：1的組成比的氧化物半導體的結晶結構。
  17. 根據申請專利範圍第16項之半導體裝置，其中該氧化物半導體膜包括多個區域，該多個區域的每一個包括該六方晶的結晶結構和該菱方晶的結晶結構。
TW104134021A 2011-03-25 2012-03-20 氧化物半導體膜及半導體裝置 TWI574401B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011068436 2011-03-25

Publications (2)

Publication Number Publication Date
TW201616648A TW201616648A (zh) 2016-05-01
TWI574401B true TWI574401B (zh) 2017-03-11

Family

ID=46876567

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104134021A TWI574401B (zh) 2011-03-25 2012-03-20 氧化物半導體膜及半導體裝置
TW101109509A TWI515892B (zh) 2011-03-25 2012-03-20 氧化物半導體膜及半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101109509A TWI515892B (zh) 2011-03-25 2012-03-20 氧化物半導體膜及半導體裝置

Country Status (4)

Country Link
US (3) US8686416B2 (zh)
JP (3) JP2012216791A (zh)
KR (2) KR101972758B1 (zh)
TW (2) TWI574401B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8686416B2 (en) 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2014003594A (ja) 2012-05-25 2014-01-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
CN109065553A (zh) 2012-11-08 2018-12-21 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
KR102459007B1 (ko) * 2012-12-25 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9231002B2 (en) * 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6421446B2 (ja) * 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6308435B2 (ja) * 2013-07-25 2018-04-11 三菱マテリアル株式会社 サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
US9496330B2 (en) * 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
CN103529581A (zh) * 2013-10-18 2014-01-22 京东方科技集团股份有限公司 显示面板及显示装置
JP6559444B2 (ja) * 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN106876281B (zh) * 2017-04-27 2020-12-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258143A1 (en) * 2007-04-18 2008-10-23 Samsung Electronics Co., Ltd. Thin film transitor substrate and method of manufacturing the same

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000276943A (ja) * 1999-03-26 2000-10-06 Tohoku Ricoh Co Ltd 透明導電膜
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4298194B2 (ja) * 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466940B2 (ja) * 2007-04-05 2014-04-09 出光興産株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
JP5438011B2 (ja) 2008-08-27 2014-03-12 出光興産株式会社 スパッタリングターゲット及びそれからなる酸化物半導体薄膜
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5456332B2 (ja) * 2009-02-13 2014-03-26 株式会社リコー 縦型論理素子
TWI485851B (zh) * 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5332882B2 (ja) 2009-04-30 2013-11-06 豊田合成株式会社 半導体発光素子
KR101810383B1 (ko) * 2009-09-24 2017-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258143A1 (en) * 2007-04-18 2008-10-23 Samsung Electronics Co., Ltd. Thin film transitor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
US8686416B2 (en) 2014-04-01
US9196690B2 (en) 2015-11-24
TW201244079A (en) 2012-11-01
TWI515892B (zh) 2016-01-01
KR101972758B1 (ko) 2019-04-29
US20140374755A1 (en) 2014-12-25
US8835921B2 (en) 2014-09-16
KR20120109350A (ko) 2012-10-08
KR20190043518A (ko) 2019-04-26
KR102091996B1 (ko) 2020-03-23
TW201616648A (zh) 2016-05-01
US20140175438A1 (en) 2014-06-26
JP6223526B2 (ja) 2017-11-01
JP2012216791A (ja) 2012-11-08
JP2018011084A (ja) 2018-01-18
JP2017059838A (ja) 2017-03-23
US20120241735A1 (en) 2012-09-27
JP6389942B2 (ja) 2018-09-12

Similar Documents

Publication Publication Date Title
TWI574401B (zh) 氧化物半導體膜及半導體裝置
JP7320108B2 (ja) 半導体装置
TWI582856B (zh) 半導體裝置及其製造方法
TWI606591B (zh) 氧化物半導體膜及半導體裝置
JP6392955B2 (ja) 金属酸化物膜
JP2018197399A (ja) 金属酸化物膜及び半導体装置