KR20190043518A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20190043518A
KR20190043518A KR1020190046051A KR20190046051A KR20190043518A KR 20190043518 A KR20190043518 A KR 20190043518A KR 1020190046051 A KR1020190046051 A KR 1020190046051A KR 20190046051 A KR20190046051 A KR 20190046051A KR 20190043518 A KR20190043518 A KR 20190043518A
Authority
KR
South Korea
Prior art keywords
film
oxide semiconductor
zinc oxide
indium zinc
crystal structure
Prior art date
Application number
KR1020190046051A
Other languages
English (en)
Other versions
KR102091996B1 (ko
Inventor
다츠야 혼다
히로시 가네무라
켄고 아키모토
스즈노스케 히라이시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20190043518A publication Critical patent/KR20190043518A/ko
Application granted granted Critical
Publication of KR102091996B1 publication Critical patent/KR102091996B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

보다 안정된 전기적 특성의 산화인듐아연으로 이루어지는 산화물 반도체막을 제공한다. 또한, 상기 산화물 반도체막을 사용함으로써, 반도체 장치에 안정된 전기적 특성을 부여하여 신뢰성이 높은 반도체 장치를 제공한다.
산화인듐아연으로 이루어지는 산화물 반도체막에 있어서, 상기 산화물 반도체막은, a-b면이 산화물 반도체막 표면에 개략 평행한 육방정의 결정 구조와, a-b면이 상기 산화물 반도체막 표면에 개략 평행한 능면체정의 결정 구조를 갖는 산화물 반도체막이다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
산화물 반도체막, 및 상기 산화물 반도체막을 사용하는 반도체 장치에 관한 것이다.
또한, 본 명세서 중에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다.
액정 표시 장치로 대표되는 바와 같이, 유리 기판 등에 형성되는 트랜지스터는 비정질 실리콘, 다결정 실리콘 등에 의해 구성되어 있다. 비정질 실리콘을 사용한 트랜지스터는, 유리 기판의 대면적화에 용이하게 대응할 수 있다. 그러나, 비정질 실리콘을 사용한 트랜지스터는, 전계 효과 이동도가 낮다고 하는 결점을 가지고 있다. 또한, 다결정 실리콘을 사용한 트랜지스터는 전계 효과 이동도가 높지만, 유리 기판의 대면적화에는 적합하지 않는다고 하는 결점을 가지고 있다.
이러한 결점을 갖는 실리콘을 사용한 트랜지스터에 대해, 산화물 반도체를 사용하여 트랜지스터를 제작하고, 전자 디바이스나 광 디바이스에 응용하는 기술이 주목받고 있다. 예를 들면 산화물 반도체로서, In, Zn, Ga, Sn 등을 함유하는 비정질의 산화물을 사용하여 트랜지스터를 제작하는 기술이 특허문헌 1에 개시되어 있다. 또한, 같은 트랜지스터를 제작하여 표시 장치의 화소의 스위칭 소자 등에 사용하는 기술이 특허문헌 2에서 개시되어 있다.
또한, 이러한 트랜지스터에 사용하는 산화물 반도체에 관해서, 「산화물 반도체는 불순물에 대해 둔감하여, 막 중에는 상당한 금속 불순물이 함유되어 있어도 문제가 없고, 나트륨과 같은 알칼리 금속이 다량으로 함유되는 염가의 소다석회유리도 사용할 수 있다」와 같은 것도 서술되어 있다(비특허문헌 1 참조).
일본 공개특허공보 제2006-165529호 일본 공개특허공보 제2006-165528호
카미야, 노무라, 호소노, 「비정질 산화물 반도체의 물성과 디바이스 개발의 현상」, 고체 물리, 2009년 9월호, Vol.44 , pp.621-633
그러나, 산화물 반도체막이 비정질 그대로이면, 산화물 반도체막에 산소 결손이나 댕글링 본드가 발생하기 쉽고, 이들 단독 또는 산소 결손이나 댕글링 본드가 수소 등과 결합함으로써 막중에 캐리어를 발생시켜 버린다. 이로 인해, 산화물 반도체막의 전기 전도도 등의 전기적 특성이 변화될 우려가 있다. 또한, 산화물 반도체막을 사용한 트랜지스터에 있어서도 전기적 특성이 변화되는 요인이 되고, 반도체 장치의 신뢰성을 저하시키게 된다.
산화물 반도체막 중에서도, 특히 인듐 및 아연을 갖는 산화물 반도체막인 산화인듐아연(Indium Zinc Oxide)막은, 이동도 등의 전기적 특성이 우수하며, 트랜지스터의 채널 영역을 형성하는 유망한 재료로서 기대되고 있다. 그러나 인듐 및 아연을 갖는 산화물 반도체막이 비정질인 경우에는, 상기한 바와 같이, 산소 결손이나 댕글링 본드에 기인한 산화물 반도체막에 공통의 과제인 전기적 특성의 변동에 의한 신뢰성 저하의 문제가 남는다.
한편, 산화물 반도체막의 성막 과정에 있어서, 상기 산화물 반도체막의 결정성을 향상시켜 전기적 특성이 개선하는 것이 밝혀지고 있다. 또한 산화물 반도체막의 성막 과정에 있어서, 상기 산화물 반도체막을 사용한 트랜지스터의 신뢰성을 향상시키는 것이 밝혀지고 있다.
이러한 문제를 감안하여, 전기적 특성이 안정된 산화인듐아연으로 이루어지는 산화물 반도체막을 제공하는 것을 과제의 하나로 한다. 또한, 상기 산화물 반도체막을 사용함으로써, 반도체 장치에 안정된 전기적 특성을 부여하여 신뢰성이 높은 반도체 장치를 제공하는 것을 과제의 하나로 한다.
개시하는 발명의 일 형태는, 산화인듐아연으로 이루어지는 산화물 반도체막에 있어서, 산화물 반도체막은, a-b면이 산화물 반도체막 표면에 개략 평행한 육방정의 결정 구조와, a-b면이 상기 산화물 반도체막 표면에 개략 평행한 능면체정의 결정 구조를 갖는 산화물 반도체막이다.
개시하는 발명의 일 형태는, 산화인듐아연으로 이루어지는 산화물 반도체막에 있어서, 산화물 반도체막은, a-b면이 산화물 반도체막 표면에 개략 평행한 육방정의 결정 구조와, a-b면이 상기 산화물 반도체막 표면에 개략 평행한 능면체정의 결정 구조를 가지며, 육방정의 결정 구조는, In:Zn=1:1의 조성비를 갖는 산화물 반도체의 결정 구조이며, 능면체정의 결정 구조는, In:Zn=2:1의 조성비를 갖는 산화물 반도체의 결정 구조인 산화물 반도체막이다.
개시하는 발명의 일 형태는, 게이트 전극과, 게이트 전극 위에 형성된 제 1 절연막과, 제 1 절연막 위에 형성된 산화인듐아연으로 이루어지는 산화물 반도체막과, 산화물 반도체막과 접하도록 형성된 소스 전극 및 드레인 전극과, 산화물 반도체막 위에 형성된 제 2 절연막을 가지며, 산화물 반도체막은, a-b면이 산화물 반도체막 표면에 개략 평행한 육방정의 결정 구조와, a-b면이 상기 산화물 반도체막 표면에 개략 평행한 능면체정의 결정 구조를 갖는 반도체 장치이다.
개시하는 발명의 일 형태는, 게이트 전극과, 게이트 전극 위에 형성된 제 1 절연막과, 제 1 절연막 위에 형성된 산화인듐아연으로 이루어지는 산화물 반도체막과, 산화물 반도체막과 접하도록 형성된 소스 전극 및 드레인 전극과, 산화물 반도체막 위에 형성된 제 2 절연막을 가지며, 산화물 반도체막은, a-b면이 산화물 반도체막 표면에 개략 평행한 육방정의 결정 구조와, a-b면이 상기 산화물 반도체막 표면에 개략 평행한 능면체정의 결정 구조를 가지며, 육방정의 결정 구조는, In:Zn=1:1의 조성비를 갖는 산화물 반도체의 결정 구조이며, 능면체정의 결정 구조는, In:Zn=2:1의 조성비를 갖는 산화물 반도체의 결정 구조인 반도체 장치이다.
본 발명의 일 형태에서 개시하는 산화인듐아연으로 이루어지는 산화물 반도체막은, 안정된 전기적 특성을 가질 수 있다. 이러한 산화인듐아연으로 이루어지는 산화물 반도체막을 트랜지스터에 사용함으로써, 안정된 전기적 특성을 갖는, 신뢰성이 높은 반도체 장치로 할 수 있다.
도 1은 본 발명의 일 형태에 따른 단면 TEM상.
도 2는 본 발명의 일 형태에 따른 전자선 회절도.
도 3은 본 발명의 일 형태에 따른 XRD 스펙트럼도.
도 4는 본 발명의 일 형태에 따른 XRD 스펙트럼도.
도 5는 본 발명의 일 형태에 따른 반도체 장치의 제작 공정을 설명하는 단면도.
도 6은 스퍼터링 장치를 설명하는 모식도.
도 7은 종결정의 결정 구조를 설명하는 모식도.
도 8은 본 발명의 일 형태에 따른 반도체 장치의 제작 공정을 설명하는 단면도.
도 9는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 단면도.
도 10은 본 발명의 일 형태를 도시하는 블록도 및 등가 회로도.
도 11은 본 발명의 일 형태를 도시하는 전자 기기의 외관도.
본 발명의 실시형태에 관해서, 도면을 사용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 일탈하지 않고 그 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용으로 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면간에 공통적으로 사용하고, 그 반복 설명은 생략한다.
또한, 본 명세서에서 설명하는 각 도면에 있어서, 각 구성의 크기, 층의 두께, 또는 영역은, 명료화를 위해 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일로 한정되지는 않는다.
또한, 본 명세서에서 사용하는 제 1, 제 2, 제 3 등의 용어는, 구성 요소의 혼동을 피하기 위해서 붙인 것이며, 수적으로 한정하는 것이 아니다. 이로 인해, 예를 들면, 「제 1」을 「제 2」 또는 「제 3」 등과 적절히 치환하여 설명할 수 있다.
(실시형태 1)
본 실시형태에서는, 산화인듐아연으로 이루어지는 산화물 반도체막(이하, 산화인듐아연막이라고 한다)의 구성에 관해서, 도 1 내지 도 4를 사용하여 설명한다.
본 실시형태에 따른 산화인듐아연막은, 결정 구조를 갖는 영역을 포함한다. 상기 결정 구조를 갖는 영역은, a-b면이 산화인듐아연막 표면에 개략 평행한 육방정의 결정 구조와, a-b면이 상기 산화인듐아연막 표면에 개략 평행한 능면체정의 결정 구조를 가진다.
여기에서, 실제로 제작한 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막의 단면을 투과형 전자 현미경(TEM: transmission electronmicroscope)으로 관찰한 결과(단면 TEM상)를 도 1에 도시한다. 도 1에 도시하는 단면 TEM상에서는, 층상으로 원자가 배향된 영역이, 산화인듐아연막 중에 복수 관찰된다.
또한 도 1에 도시하는 산화인듐아연막의 단면 TEM상의 샘플은, 석영 기판 위에 산화인듐아연을 50nm의 막 두께로 성막한 것이다. 산화인듐아연막의 단면 TEM상은, In:Zn=2:1의 조성비의 산화인듐아연을 타깃으로 하여, 스퍼터링 장치로 성막한 것을 성막 직후에 관찰한 것이다. 스퍼터링 장치에서의 성막 조건은, 석영 기판을 200℃로 가열한 상태에서, 100W의 DC 전원, 산소의 유량:아르곤 및 산소의 혼합 기체의 유량=3:10으로 한 가스를 사용하고, 성막 압력을 0.4Pa로 하여 실시한 것이다.
이어서, 도 1의 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막 단면에 대해 수직으로 전자선을 조사하여 얻어진 전자선 회절 패턴을 도 2a 및 도 2b에 도시한다. 여기에서, 도 2a 및 도 2b에 도시하는 전자선 회절 패턴이 샘플의 단면이 되기 때문에, 패턴의 수직(세로) 방향이 c축 방향이 된다.
또한 단면 TEM상 및 전자선 회절 패턴은, 가부시키가이샤 히타치하이테크놀로지즈 제조의 투과 전자 현미경 H-9000NAR를 사용하고, 가속 전압을 300kV로 하고 800만배의 배율로 촬영한 것이다.
도 2a 및 도 2b에 도시하는 전자선 회절 패턴은, 결정 구조의 역격자점을 나타내고 있다. 시료가 결정 구조를 갖는 경우에는 스폿상(도면 중, A점, B점, C점)으로 되고, 결정 방위가 랜덤한 다결정 구조 또는 비정질 구조인 경우에는 링상(동심원상이라고도 한다)이 된다. 따라서, 도 2a 및 도 2b에 도시하는 전자선 회절 패턴으로부터, 도 1에 도시하는 산화인듐아연막은 결정 구조를 갖는 것을 알 수 있다. 또한 도 2a 및 도 2b에 도시하는 전자선 회절 패턴의 차이는, 결정 구조의 차이를 나타내고 있다.
도 2a 및 도 2b에 도시하는 전자선 회절 패턴에 있어서, A점, B점, C점의 각 회절 스폿은, 전자선의 입사에 의한 격자면으로부터의 회절 스폿을 나타낸 것이다. 전자선은, 산화인듐아연막의 단면에 대해, 수직이 되는 방향으로부터 입사되고 있다.
도 2a 및 도 2b의 A점은, 거의 지면 수평축에 대해 개략 수직한 축 위에 위치한다. 이로 인해, 산화인듐아연막의 상기 결정 구조는, a축 및 b축에 평행한 석영 기판 위의 평면에 대해, 개략 수직이 되는 c축 방향으로 배향하고 있는 것을 알 수 있다. 즉, 산화인듐아연막은, 석영 기판에 개략 평행한 평면인 산화인듐아연막의 표면에 대해, 개략 평행한 a축 및 b축으로 이루어지는 a-b면을 갖는 결정 구조를 갖는 것을 알 수 있다.
도 2a 및 도 2b에 도시하는 전자선 회절 패턴에 있어서, 전자빔을 입사하여 회절되지 않고 산화인듐아연막을 투과한 전자파의 회절 스폿을 (000)스폿(전자선 회절 패턴의 중심점: 도면 중, O점)으로 한다. 각 회절 스폿과 상기 회절 스폿 사이의 (000)스폿과 이루는 각은, 각 격자면의 법선이 이루는 각을 나타낸다. 이러한 각도를 조사함으로써 결정 구조를 유추할 수 있다.
구체적으로는, 도 2a 중의 A점, O점, B점으로 이루는 각도 AOB는, 90.0°이다. 또한, 도 2b 중의 A점, O점, B점으로 이루는 각도 AOB는, 69.0°이며, A점, O점, C점으로 이루는 각도 AOC는, 38.7°이며, B점, O점, C점으로 이루는 각도 BOC는, 30.3°이다. 이들로부터 유추하면, 도 2a에 도시하는 전자선 회절 패턴은 능면체정(삼방정라고도 한다)이며, 도 2b에 도시하는 전자선 회절 패턴은 육방정인 것을 알 수 있다.
따라서, 도 2a 및 도 2b에 도시하는 전자선 회절 패턴으로부터 도 1에 도시하는 산화인듐아연막은, a-b면이 산화물 반도체막의 표면에 개략 평행한 능면체정의 결정 구조, 및 a-b면이 산화물 반도체막의 표면에 개략 평행한 육방정의 결정 구조를 갖는 것을 알 수 있다.
또한, 각 회절 스폿과 (000)스폿의 거리[m]를 r( hkl ), 격자면 간격[m]을 d( hkl ), 전자선의 파장[m]을 λ, 산화인듐아연막과 회절 패턴상이 얻어지는 필름의 거리(카메라 길이)[m]를 L로 두면 이하의 수학식 1이 성립된다.
Figure pat00001
또한 전자선 회절 패턴의 측정시, 카메라 길이(L)는 0.8로 설정하고 있다. 또한 전자선의 파장(λ)은, 수학식 2로부터 도출하는 것이다.
Figure pat00002
수학식 2로부터 전자선의 파장(λ)은, 2.75×10-12m인 것을 알 수 있다. 또한 수학식 2에 있어서 h는 프랭크 상수(6.626×10-34J·s)이며, m은 전자의 정지 질량(9.10×10-31kg), E는 전자의 가속 에너지를 나타낸다. 여기에서, 전자의 가속 전압을 200kV로 설정했기 때문에 전자의 가속 에너지(E)는 200×103×1.6×10-19J가 된다.
상기한 바와 같이, 전자선의 파장(λ) 및 카메라 길이(L)는 이미 알고 있기 때문에, 전자선 회절 패턴으로부터 r( hkl )을 측정하면 격자면 간격(d( hkl ))을 추산할 있다. 추산된 격자면 간격(d( hkl ))을 표 1에 기재한다. 또한 격자면 간격(d( hkl ))에 대응하는 밀러 지수는, 해당할 가능성이 있는 물질의 이미 알고 있는 결정 데이터, 예를 들면 JCPDS 카드를 참조하여 얻어지는 지수이다.
Figure pat00003
격자면 간격 d( hkl ) 및 밀러 지수에 의한 해석에 의해, 도 2a에 도시하는 전자선 회절 패턴은, In:Zn=2:1의 조성비를 갖는 In2ZnO4에 의한 패턴이며, 도 2b에 도시하는 전자선 회절 패턴은 In:Zn=1:1의 조성비를 갖는 In2Zn2O5에 의한 패턴인 것으로 추정된다. 또한 도 2a에 도시하는 전자선 회절 패턴에 있어서, 얻어지는 회절 스폿의 c축 방향의 밀러 지수인 「l」이 3의 배수인 것을 알 수 있다. 상기 결과로부터도, 대칭성을 고려하면, 도 2a에 도시하는 전자선 회절 패턴은 능면체정(삼방정라고도 한다)의 패턴인 것을 알 수 있다. 또한 도 2b에 도시하는 전자선 회절 패턴에 있어서, 얻어지는 회절 스폿의 c축 방향의 밀러 지수인 「l」이 2의 배수인 것을 알 수 있다. 상기 결과로부터도, 대칭성을 고려하면, 도 2b에 도시하는 전자선 회절 패턴은 육방정의 패턴인 것을 알 수 있다.
이어서 표 2에는, 밀러 지수가 추산된 2개소의 회절 스폿과, 상기 회절 스폿 사이의 (000)스폿을 연결하여 이루는 각의 각도를 측정한 결과를 기재한다. 또한 표 1 및 표 2를 보면, 도 2a에 있어서의 능면체정과 도 2b에 있어서의 육방정은, 격자면 간격 d( hkl ), 밀러 지수가 추산된 각 회절 스폿과, 상기 회절 스폿 사이의 (000)스폿을 연결하여 이루는 각이 상이한 것을 알 수 있다.
Figure pat00004
표 2에 기재하는 결과와, 상기의 추정된 기지의 결정 데이터의 대조에 의해, 도 2a에 도시하는 전자선 회절 패턴은, In:Zn=2:1의 조성비를 갖는 In2ZnO4에 의한 패턴이며, 도 2에 도시하는 전자선 회절 패턴은 In:Zn=1:1의 조성비를 갖는 In2Zn2O5에 의한 패턴인 것으로 확인된다.
이상의 도 1 및 도 2a, 도 2b의 결과로부터, 본 실시형태에 따른 산화인듐아연막은, 능면체정의 결정 구조인 In2ZnO4, 및 육방정인 In2Zn2O5을 갖는 영역을 포함하는 것을 알 수 있다. 즉, 상기 결정 구조를 갖는 영역은, a-b면이 산화인듐아연막 표면에 개략 평행한 육방정의 In2Zn2O5에 의한 결정 구조와, a-b면이 상기 산화인듐아연막 표면에 개략 평행한 능면체정의 In2ZnO4에 의한 결정 구조를 갖는 것이다.
따라서 육방정 및 능면체정의 결정 구조를 포함하는 산화인듐아연막은, 전체가 비정질 구조인 산화물 반도체막과 비교하여 양호한 결정성을 갖기 때문에, 산소 결손이나 댕글링 본드, 또는 댕글링 본드 등에 결합하는 수소 등의 불순물이 저감되어 있다. 이러한 산소 결손이나 댕글링 본드, 또는 댕글링 본드 등에 결합하는 수소 등은, 산화물 반도체막 중에서 캐리어의 트랩 또는 캐리어의 공급원과 같이 기능하기 때문에, 상기 산화물 반도체막의 전기 전도도가 변동되는 원인이 될 수 있다. 따라서, 이들이 저감되어 있는, 육방정 및 능면체정의 결정 구조를 함유하는 산화물 반도체막은, 전기 전도도가 안정되어 있으며, 가시광이나 자외광 등의 조사에 대해서도 보다 전기적으로 안정된 구조를 가질 수 있다.
또한 본 실시형태에 따른 산화인듐아연막은, 능면체정 및 육방정의 결정 구조를 갖는 영역을 복수 포함하고 있어도 좋고, 각각의 영역에 있어서, 결정 구조의 a축 또는 b축의 방향은 서로 상이해도 좋다. 다만, a축 또는 b축의 방향이 상이한 영역끼리가 접하지 않도록 함으로써, 서로의 영역이 접하는 계면에 입계를 형성하지 않도록 하는 것이 바람직하다. 따라서, 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 영역을 덮도록 비정질 구조의 영역을 갖는 산화물 반도체막으로 하는 것이 바람직하다.
또한, 산화인듐아연막에 관해서 또한 X선 회절(XRD: X-ray diffraction) 측정을 행하여 상기의 도 1 및 도 2a, 도 2b의 결과를 보강하는 측정 결과를 나타낸다.
도 3a에 산화인듐아연막에 관해서, out-of-plane법을 사용하여 XRD 스펙트럼을 측정한 결과를 도시한다. 또한 도 3b에 비교예로서, 갈륨을 함유하는 산화인듐아연(Indium Gallium Zinc Oxide: IGZO)막에 관해서, out-of-plane법을 사용하여 XRD 스펙트럼을 측정한 결과를 도시한다. 도 3a, 도 3b는, 세로축에 X선 회절 강도(임의 단위)를 취하고, 가로축에 회전각 2θ(deg.)를 취하여 측정한 것이다.
또한 도 3a에 도시하는 XRD 스펙트럼을 측정한 결과는, 산화인듐아연의 성막시에 기판의 가열 온도를 실온(Tsub=R.T.), 산화인듐아연의 성막시에 기판의 가열 온도를 100℃(Tsub=100℃), 또는 산화인듐아연의 성막시에 기판의 가열 온도를 200℃(Tsub=200℃)로 하고, 산화인듐아연을 성막했을 때의 막에 관해서, 나란히 나타낸 것이다. 또한 도 3b에 도시하는 XRD 스펙트럼을 측정한 결과는, 갈륨을 함유하는 산화인듐아연의 성막시에 기판의 가열 온도를 200℃(Tsub=200℃)로 하고, 갈륨을 함유하는 산화인듐아연을 성막했을 때의 막에 관해서 나타낸 것이다. 또한 기판인 석영 기판의 온도 이외에 관해서, 산화인듐아연, 및 갈륨을 함유하는 산화인듐아연은, 동일한 조건이다.
도 3a의 기판의 가열 온도를 200℃(Tsub=200℃)로 하여 성막한 산화인듐아연막에서는, 2θ=30°근방에 강한 피크가 나타나는데 대해, 기판의 가열 온도를 100℃(Tsub=100℃) 및 실온(Tsub=R.T.)으로 하여 성막한 산화인듐아연막에서는, 거의 피크가 나타나지 않는 것을 알 수 있다. 마찬가지로, 도 3b의 기판의 가열 온도를 200℃(Tsub=200℃)로 하고 성막한 갈륨을 함유하는 산화인듐아연막에서도, 2θ=30°근방의 피크가 나타나지 않는 것을 알 수 있다. 상기도 3a의 피크는, In2Zn2O5의 결정 구조의 (008)면에 있어서의 회절에 기인하는 것이다. 이것에 의해, 기판의 가열 온도를 200℃(Tsub=200℃)로 하고 성막한 산화인듐아연막은, 동일한 기판 가열 온도의 조건으로 성막한 갈륨을 함유하는 산화인듐아연막보다도 결정화하기 쉬운 것을 알 수 있다.
또한 도 4a에는 기판의 가열 온도를 200℃(Tsub=200℃)로 하여 성막한 성막 직후의 산화인듐아연막에 관해서, out-of-plane법을 사용하여 XRD 스펙트럼을 측정한 결과를 도시하고, 도 4b에는 기판의 가열 온도를 200℃(Tsub=200℃)로 하여 성막한 성막후에 질소 및 산소를 함유하는 분위기 중에서 350℃의 열처리를 한 산화인듐아연막에 관해서, out-of-plane법을 사용하여 XRD 스펙트럼을 측정한 결과를 도시한다. 열처리의 전후에 있어서, 기판의 가열 온도를 200℃(Tsub=200℃)로 하고 성막한 산화인듐아연막에서는, 2θ=30°근방에 강한 피크가 나타나는 것을 알 수 있다. 상기 피크는 상기한 바와 같이, In2Zn2O5의 결정 구조의 (008)면에 있어서의 회절에 기인하는 것이다. 이것으로부터, 성막후의 결정 구조가 안정된 결정 구조인 것을 알 수 있다.
이상 설명한 X선 회절 측정에 의해, 본 실시형태에 따른 산화인듐아연막은, 비정질 구조의 산화물 반도체막과 명확하게 상이하며, 결정 구조를 갖는 것이라고 할 수 있다. 또한 본 발명의 일 형태에 따른 산화인듐아연막은, 동일한 온도 조건으로 성막한 갈륨을 갖는 산화물 반도체막인 산화인듐아연막과 비교하여, 성막하는 기판의 온도가 저온이라도 결정 구조를 취할 수 있는 것이 가능하다. 또한 본 실시형태에 따른 산화인듐아연막의 결정 구조는, a-b면이 산화인듐아연막 표면에 개략 평행한 육방정의 In2Zn2O5에 의한 결정 구조와, a-b면이 상기 산화인듐아연막 표면에 개략 평행한 능면체정의 In2ZnO4에 의한 결정 구조를 갖는 것이다.
또한, 본 실시형태에 따른 산화인듐아연막은, 산화물 반도체막 중의 알칼리 금속 등의 불순물은 저감되어 있는 것이 바람직하다. 예를 들면, 산화물 반도체막에 있어서, 리튬의 농도가 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하, 나트륨의 농도가 5×1016cm-3 이하, 바람직하게는 1×1016cm-3 이하, 더욱 바람직하게는 1×1015cm-3 이하, 칼륨의 농도가 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 한다.
알칼리 금속, 및 알칼리 토금속은 산화물 반도체에 있어서는 악성의 불순물이며, 적은 쪽이 양호하다. 특히, 상기 불순물을 함유하는 산화물 반도체막을 트랜지스터에 사용하는 경우, 알칼리 금속 중 나트륨은 산화물 반도체막에 접하는 절연막으로 확산되어 트랜지스터의 임계값 전압의 변동 등을 일으킬 가능성이 있다. 또한 산화물 반도체막 내에 있어서, 금속과 산소의 결합을 분단하고, 또는 결합 중으로 끼어든다. 그 결과, 트랜지스터 특성의 열화(예를 들면, 노멀리온화(임계값의 음으로의 시프트), 이동도의 저하 등)를 초래한다. 또한, 특성의 편차 원인도 된다.
따라서, 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화물 반도체막 중의 불순물을 매우 저감시켜 알칼리 금속의 농도를 5×1016atoms/㎤ 이하, 수소의 농도를 5×1019atoms/㎤ 이하로 하는 것이 바람직하다.
이상 설명한 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막은, 전체가 비정질 구조의 산화물 반도체막과 비교하여 양호한 결정성을 갖기 때문에, 산소 결손이나 댕글링 본드, 또는 댕글링 본드 등에 결합하는 수소 등의 불순물이 저감되어 있다. 이러한 산소 결손이나 댕글링 본드, 또는 댕글링 본드 등에 결합하는 수소 등은, 산화물 반도체막 중에서 캐리어의 트랩, 또는 캐리어의 공급원과 같이 기능하기 때문에, 상기 산화물 반도체막의 전기 전도도가 변동되는 원인이 될 수 있다. 따라서, 이들이 저감되어 있는, 육방정 및 능면체정의 결정 구조를 포함하는 산화물 반도체막은, 전기 전도도가 안정되어 있어 가시광이나 자외광 등의 조사에 대해서도 보다 전기적으로 안정된 구조를 가질 수 있다.
이상, 본 실시형태에 나타내는 구성 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는, 실시형태 1에 나타내는, 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막, 및 상기 산화인듐아연막을 갖는 트랜지스터의 제작 방법에 관해서 도 5 내지 도 9를 사용하여 설명한다. 도 5는, 반도체 장치의 구성의 일형태인, 톱 게이트 구조의 트랜지스터(120)의 제작 공정을 도시하는 단면도이다.
우선, 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막을 성막하기 전에, 도 5a에 도시하는 바와 같이, 기판(51) 위에 하지 절연막(53)을 형성하는 것이 바람직하다.
기판(51)은 적어도 나중의 가열 처리에 견딜 수 있을 정도의 내열성을 가지고 있는 것이 필요해진다. 기판(51)으로서 유리 기판을 사용하는 경우, 변형점이 730℃ 이상인 것을 사용하는 것이 바람직하다. 유리 기판에는, 예를 들면, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료가 사용된다. 또한, B2O3보다 BaO를 많이 함유하는 유리 기판을 사용하는 것이 바람직하다. 기판(51)이 마더 유리인 경우, 기판의 크기는, 제 1 세대(320mm×400mm), 제 2 세대(400mm×500mm), 제 3 세대(550mm×650mm), 제 4 세대(680mm×880mm, 또는 730mm×920mm), 제 5 세대(1000mm×1200mm 또는 1100mm×1250mm), 제 6 세대(1500mm×1800mm), 제 7 세대(1900mm×2200mm), 제 8 세대(2160mm×2460mm), 제 9 세대(2400mm×2800mm, 또는 2450mm×3050mm), 제 10 세대(2950mm×3400mm) 등을 사용할 수 있다. 마더 유리는 처리 온도가 높고, 처리 시간이 길면 대폭 수축되기 때문에, 마더 유리를 사용하여 대량 생산을 행하는 경우, 제작 공정의 가열 처리는, 600℃ 이하, 바람직하게는 450℃ 이하로 하는 것이 바람직하다.
또한, 상기의 유리 기판 대신에, 세라믹 기판, 석영 기판, 사파이어 기판 등의 절연체로 이루어지는 기판을 사용할 수 있다. 그 밖에도, 결정화 유리 등을 사용할 수 있다. 또한, 실리콘 웨이퍼 등의 반도체 기판의 표면이나 금속 재료로 이루어지는 도전성 기판의 표면에 절연층을 형성한 것을 사용할 수도 있다.
하지 절연막(53)은, 가열 처리에 의해 산소의 일부가 방출되는 산화물 절연막을 사용하여 형성하는 것이 바람직하다. 가열 처리에 의해 산소의 일부가 방출되는 산화물 절연막으로서는, 화학량론비를 충족시키는 산소보다도 많은 산소를 함유하는 산화물 절연막을 사용하는 것이 바람직하다. 가열 처리에 의해 산소의 일부가 방출되는 산화물 절연막을 하지 절연막(53)에 사용함으로써, 나중의 공정에서 가열 처리를 행할 때에 산화인듐아연막으로 산소를 확산시킬 수 있다. 가열 처리에 의해 산소의 일부가 방출되는 산화물 절연막으로서는, 대표적으로는, 산화실리콘, 산화질화실리콘, 산화알루미늄, 산화질화알루미늄, 산화갈륨, 산화하프늄, 산화이트륨 등의 막을 사용할 수 있다.
하지 절연막(53)은 50nm 이상, 바람직하게는 200nm 이상 500nm 이하로 한다. 하지 절연막(53)을 두껍게 함으로써, 하지 절연막(53)으로부터의 산소 방출량을 증가시킬 수 있는 동시에, 그 증가에 의해 하지 절연막(53) 및 나중에 형성되는 산화인듐아연막과의 계면에 있어서의 결함을 저감시키는 것이 가능하다.
하지 절연막(53)은 스퍼터링법, CVD법 등에 의해 형성한다. 또한, 가열 처리에 의해 산소의 일부가 방출되는 산화물 절연막은, 스퍼터링법을 사용함으로써 용이하게 형성할 수 있다. 가열 처리에 의해 산소의 일부를 방출하는 산화물 절연막을 스퍼터링법에 의해 형성하는 경우에는, 성막 가스 중의 산소량이 높은 것이 바람직하며, 산소, 또는 산소 및 희가스의 혼합 가스 등을 사용할 수 있다. 대표적으로는, 성막 가스 중의 산소 농도를 6% 이상 100% 이하로 하는 것이 바람직하다.
또한, 하지 절연막(53)은 반드시 가열 처리에 의해 산소의 일부가 방출되는 산화물 절연막을 사용하여 형성할 필요는 없으며, 질화실리콘, 질화산화실리콘, 질화알루미늄 등을 사용하여 질화물 절연막을 형성해도 좋다. 또한, 하지 절연막(53)은 상기의 산화물 절연막과 질화물 절연막의 적층 구조로 해도 좋고, 그 경우에는 질화물 절연막 위에 산화물 절연막을 형성하는 것이 바람직하다. 하지 절연막(53)으로서 질화물 절연막을 사용함으로써, 알칼리 금속 등의 불순물을 함유하는 유리 기판을 사용하는 경우, 알칼리 금속 등의 산화인듐아연막으로의 침입을 방지할 수 있다. 리튬, 나트륨, 칼륨 등의 알칼리 금속은, 산화인듐아연에 대해 악성의 불순물이기 때문에 산화인듐아연막 중의 함유량을 적게 하는 것이 바람직하다. 질화물 절연막은, CVD법, 스퍼터링법 등으로 형성할 수 있다.
다음에, 도 5b에 도시하는 바와 같이, 스퍼터링 장치를 사용한 스퍼터링법에 의해, 하지 절연막(53) 위에 두께 30nm 이상 50㎛ 이하의 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막(55)을 성막한다.
여기에서, 스퍼터링 장치의 처리실에 관해서, 도 6a를 사용하여 설명한다. 처리실(31)에는, 배기 수단(33) 및 가스 공급 수단(35)이 접속된다. 또한, 처리실(31) 안에는, 기판 지지체(40) 및 타깃(41)이 형성된다. 타깃(41)은 전원 장치(37)에 접속된다.
처리실(31)은 GND에 접속되어 있다. 또한, 처리실(31)의 리크 레이트를 1×10-10Pa·㎥/초 이하로 함으로써, 스퍼터링법에 의해 성막하는 막으로의 불순물의 혼입을 저감시킬 수 있다.
리크 레이트를 낮게 하기 위해서는, 외부 리크뿐만아니라 내부 리크를 저감시킬 필요가 있다. 외부 리크란, 미소한 구멍이나 씰 불량 등에 의해 진공계의 밖에서부터 기체가 유입되는 것이다. 내부 리크란, 진공계 내의 밸브 등의 칸막이로부터의 누설이나 내부의 부재로부터의 방출 가스에 기인한다. 리크 레이트를 1×10-10Pa·㎥/초 이하로 하기 위해서는, 외부 리크 및 내부 리크의 양면에서 대책을 취할 필요가 있다.
외부 리크를 감소시키기 위해서는, 처리실(31)의 개폐 부분은 메탈 가스켓으로 씰하면 좋다. 메탈 가스켓은, 불화철, 산화알루미늄, 또는 산화크롬에 의해 피복된 금속 재료를 사용하면 바람직하다. 메탈 가스켓은 O링에 비해 밀착성이 높아 외부 리크를 저감시킬 수 있다. 또한, 불화철, 산화알루미늄, 산화크롬 등의 부동태에 의해 피복된 금속 재료를 사용함으로써, 메탈 가스켓으로부터 발생하는 수소를 함유하는 방출 가스가 억제되어 내부 리크도 저감시킬 수 있다.
처리실(31)의 내벽을 구성하는 부재로서, 수소를 함유하는 방출 가스가 적은 알루미늄, 크롬, 티타늄, 지르코늄, 니켈 또는 바나듐을 사용한다. 또한, 상기의 재료를 철, 크롬 및 니켈 등을 함유하는 합금 재료에 피복하여 사용해도 좋다. 철, 크롬 및 니켈 등을 함유하는 합금 재료는, 강성이 있으며, 열에 강하며, 또한 가공에 적합하다. 여기에서, 표면적을 작게 하기 위해서 부재의 표면 요철을 연마 등에 의해 저감시켜 두면, 방출 가스를 저감시킬 수 있다. 또는, 상기의 성막 장치의 부재를 불화철, 산화알루미늄, 산화크롬 등의 부동태로 피복해도 좋다.
처리실(31)의 내부에 설치하는 부재는, 최대한 금속 재료만으로 구성하는 것이 바람직하며, 예를 들면 석영 등으로 구성되는 관찰창 등을 설치하는 경우도, 방출 가스를 억제하기 위해 표면을 불화철, 산화알루미늄, 산화크롬 등의 부동태로 얇게 피복하면 좋다.
또한, 스퍼터링 가스를 처리실(31)에 도입하기 직전에, 스퍼터링 가스의 정제기를 설치하는 것이 바람직하다. 이 때, 정제기로부터 처리실(31)까지의 배관의 길이를 5m 이하, 바람직하게는 1m 이하로 한다. 배관의 길이를 5m 이하 또는 1m 이하로 함으로써, 배관으로부터의 방출 가스의 영향을 길이에 따라 저감시킬 수 있다.
실린더로부터 처리실(31)까지, 스퍼터링 가스를 흘려보내기 위한 배관에는 불화철, 산화알루미늄, 산화크롬 등의 부동태로 내부가 피복된 금속 배관을 사용하는 것이 바람직하다. 상기의 배관은, 예를 들면 SUS316L-EP 배관과 비교하여, 수소를 함유하는 가스의 방출량이 적어 성막 가스로의 불순물의 혼입을 저감시킬 수 있다. 또한, 배관의 조인트에는, 고성능 초소형 메탈 가스켓 조인트(UPG 조인트)를 사용하면 좋다. 또한, 배관의 재료를 모두 금속 재료로 구성함으로써, 수지 등을 사용한 경우와 비교하여, 발생하는 방출 가스 및 외부 리크의 영향을 저감시킬 수 있기 때문에 바람직하다.
처리실(31)의 배기는, 드라이 펌프 등의 러프 진공 펌프와, 스퍼터링 이온 펌프, 터보 분자 펌프 및 크라이오 펌프 등의 고진공 펌프를 적절히 조합하여 행하면 좋다. 터보 분자 펌프는 큰 사이즈의 분자의 배기가 우수한 한편, 수소나 물의 배기 능력이 낮다. 그래서, 물의 배기 능력이 높은 크라이오 펌프 및 수소의 배기 능력이 높은 스퍼터링 이온 펌프를 조합하는 것이 유효해진다.
처리실(31)의 내측에 존재하는 흡착물은, 내벽에 흡착되어 있기 때문에 처리실(31)의 압력에 영향을 주지 않지만, 처리실(31)을 배기했을 때의 가스 방출의 원인이 된다. 이로 인해, 리크 레이트와 배기 속도에 상관은 없지만, 배기 능력이 높은 펌프를 사용하여 처리실(31)에 존재하는 흡착물을 가능한 한 탈리하고, 미리 배기해 두는 것이 중요하다. 또한, 흡착물의 탈리를 촉진시키기 위해, 처리실(31)을 베이킹해도 좋다. 베이킹함으로써 흡착물의 탈리 속도를 10배 정도 크게 할 수 있다. 베이킹은 100℃ 이상 450℃ 이하에서 행하면 좋다. 이 때, 불활성 가스를 도입하면서 흡착물의 제거를 행하면, 배기하는 것만으로는 탈리하기 어려운 물 등의 탈리 속도를 더욱 크게 할 수 있다.
배기 수단(33)은 처리실(31) 내의 불순물을 배기하는 동시에, 처리실(31) 내의 압력을 제어할 수 있다. 배기 수단(33)은, 흡착형 진공 펌프를 사용하는 것이 바람직하다. 예를 들면, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프를 사용하는 것이 바람직하다. 상기 흡착형 진공 펌프를 사용함으로써, 산화인듐아연막에 함유되는 수소의 양을 저감시킬 수 있다.
또한, 산화인듐아연막에 함유되는 수소는, 수소 원자 외에, 수소 분자, 물, 하이드록실기, 또는 수소화물로서 함유되는 경우도 있다.
가스 공급 수단(35)은, 타깃을 스퍼터링하기 위한 가스를 처리실(31) 내에 공급하는 수단이다. 가스 공급 수단(35)은, 가스가 충전된 실린더, 압력 조정 밸브, 스톱 밸브, 매스 플로우 컨트롤러 등으로 구성되어 있다. 또한, 가스 공급 수단(35)에 정제기를 설치함으로써, 처리실(31) 내에 도입하는 가스에 함유되는 불순물을 저하시킬 수 있다. 타깃을 스퍼터링하는 가스로서는, 헬륨, 네온, 아르곤, 크세논, 크립톤 등의 희가스를 사용한다. 또는, 상기 희가스 중 하나와, 산소의 혼합 가스를 사용할 수 있다.
전원 장치(37)는 RF 전원 장치, AC 전원 장치, DC 전원 장치 등을 적절히 사용할 수 있다. 또한, 도시하지 않지만 타깃을 지지하는 타깃 지지체의 내부 또는 외측에 마그넷을 설치하면, 타깃 주변에 고밀도의 플라즈마를 가둘 수 있어 성막 속도의 향상 및 기판으로의 플라즈마 대미지를 저감시킬 수 있다. 상기 방법은 마그네트론 스퍼터링법이라고 불린다. 또한, 마그네트론 스퍼터링법에 있어서, 마그넷을 회전 가능하게 하면, 자계의 치우침을 저감시킬 수 있기 때문에, 타깃의 사용 효율이 높아지고, 또한 기판의 면내에 있어서의 막질의 편차를 저감시킬 수 있다.
기판 지지체(40)는 GND에 접속되어 있다. 기판 지지체(40)에는 히터가 설치되어 있다. 히터로서는, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치를 사용할 수 있다.
타깃(41)으로서는, 아연을 함유하는 금속 산화물 타깃을 사용하는 것이 바람직하다. 타깃(41)은 2원계 금속 산화물인 In-Zn-O계 금속 산화물의 타깃을 사용할 수 있다. In-Zn-O계 금속 산화물의 타깃은, 일례로서, In2O3:ZnO=1:1[mol수비]의 조성비를 갖는 타깃을 사용할 수 있지만, In2O3:ZnO의 몰수비는 이것에 한정되지 않는다.
또한, 타깃(41)과 기판(51)의 간격(T-S간 거리)은, 원자량이 작은 원자가 우선적으로 기판(51) 위의 하지 절연막(53)에 도착하는 것이 가능한 간격으로 하는 것이 바람직하다.
도 6a에 도시하는 바와 같이, 스퍼터링 장치의 처리실(31)에 있어서, 하지 절연막(53)이 형성된 기판(51)을 기판 지지체(40) 위에 설치한다. 다음에, 가스 공급 수단(35)으로부터 처리실(31)에 타깃(41)을 스퍼터링하는 가스를 도입한다. 타깃(41)의 순도는, 99.9% 이상, 바람직하게는 99.99% 이상인 것을 사용한다. 다음에, 타깃(41)에 접속되는 전원 장치(37)에 전력을 공급한다. 이 결과, 가스 공급 수단(35)으로부터 처리실(31)에 도입된 스퍼터링 가스의 이온(43) 및 전자가, 타깃(41)을 스퍼터링한다.
여기에서, 타깃(41) 및 기판(51)의 간격을, 원자량이 작은 원자가 우선적으로 기판(51) 위의 하지 절연막(53)에 도착하여 퇴적하는 것이 가능한 간격으로 해 둠으로써, 확대부(50)로서 도 6b에 도시하는 바와 같이, 타깃(41)에 함유되는 원자에 있어서, 원자량이 적은 원자(45)가, 원자량이 큰 원자(47)보다 우선적으로 기판측으로 이동할 수 있다.
아연은 인듐보다도 원자량이 작다. 이로 인해, 아연이 우선적으로 하지 절연막(53) 위에 퇴적된다. 또한, 성막시의 분위기에 산소를 함유하고, 기판 지지체(40)에는, 성막시에 기판 및 퇴적막을 가열하는 히터가 형성되기 때문에, 하지 절연막(53) 위에 퇴적된 아연이 산화되어 아연을 함유하는 육방정 또는 능면체정의 결정 구조의 종결정(55a), 대표적으로는 산화아연을 갖는 육방정 또는 능면체정의 결정 구조의 종결정이 형성된다.
육방정 또는 능면체정의 결정 구조의 종결정(55a), 예를 들면 아연을 함유하는 육방정의 결정 구조의 종결정은, a-b면에 있어서 육각형의 격자를 갖는 결합을 가진다. 아연을 함유하는 육방정의 결정 구조의 종결정인 경우, 아연을 함유하고, a-b면이 산화인듐아연막 표면에 개략 평행하며, c축이 상기 산화인듐아연막 표면에 수직인 육방정의 섬유아연석 구조의 결정을 가진다.
여기에서, 아연을 함유하고, a-b면에 있어서 육각형의 격자를 갖는 결합을 가지고, a-b면이 산화인듐아연막 표면에 개략 평행하며, c축이 상기 산화인듐아연막 표면에 수직한 육방정의 결정 구조의 결정에 관해서, 도 7을 사용하여 설명한다. 여기에서는, 아연을 함유하는 육방정의 결정 구조의 결정의 대표예로서, 산화아연을 사용하여 설명하고, 검은 동그라미가 아연, 흰 동그라미가 산소를 나타낸다. 도 7a는, a-b면에 있어서의, 육방정의 결정 구조를 갖는 산화아연의 모식도이며, 도 7b는, 지면(紙面)의 세로 방향을 c축 방향으로 한, 육방정의 결정 구조를 갖는 산화아연의 모식도이다. 도 7a에 도시하는 바와 같이, a-b면에 있어서의 상평면에 있어서, 아연 및 산소가 육각형을 이루는 결합을 하고 있다. 또한, 도 7b에 도시하는 바와 같이, 아연 및 산소가 이루는 육각형의 격자를 갖는 결합을 갖는 층이 적층 되고, c축 방향은 a-b면에 수직하다. 종결정(55a)은 a-b면에 있어서 육각형의 격자를 갖는 결합을 갖는 층을 c축 방향으로 1원자층 이상 가진다.
또한 종결정(55a)은 아연을 함유하는 육방정의 결정 구조의 종결정 이외에도, 아연을 함유하는 능면체정의 결정 구조의 종결정을 가지며, 이 경우 종결정(55a)은 a-b면에 있어서 사각형의 격자를 갖는 결합을 가진다. 아연을 함유하는 능면체정의 결정 구조의 종결정의 경우, 아연을 함유하고, a-b면이 산화인듐아연막 표면에 개략 평행하며, c축이 상기 산화인듐아연막 표면에 비수직인 능면체정의 결정 구조의 결정을 가진다.
연속하여, 타깃(41)을 스퍼터링 가스로 스퍼터링함으로써, 종결정(55a) 위에 타깃에 함유되는 원자가 퇴적되지만, 이 때 종결정(55a)을 핵으로 하여 결정 성장하기 때문에, 종결정(55a) 위에 육방정의 결정 구조를 갖는 산화인듐아연막(55b)을 형성할 수 있다. 또한, 기판(51)은 기판 지지체(40)에 형성되는 히터에 의해 가열되기 때문에, 종결정(55a)을 핵으로 하고, 피표면에 퇴적되는 원자가 산화되면서 결정 성장한다.
산화인듐아연막(55b)은 육방정 또는 능면체정의 결정 구조의 종결정(55a)을 핵으로 하고, 타깃(41)의 표면에 있어서의 원자량이 큰 원자, 및 종결정(55a) 형성후에 스퍼터링된 원자량이 작은 원자가 산화되면서 결정 성장하기 때문에, 종결정(55a)과 같이, a-b면에 있어서 육각형 또는 사각형의 격자를 갖는 결합을 가지며, a-b면이 산화인듐아연막 표면에 개략 평행한 결정 구조를 갖는 영역을 포함한다. 또한, 도 5b에서는, 종결정(55a)과 산화인듐아연막(55b)의 계면을 점선으로 나타내고, 산화인듐아연막의 적층 구조를 설명하고 있지만, 명확한 계면이 존재하고 있는 것이 아니며, 어디까지나 이해하기 쉽게 설명하기 위해서 도시하고 있다.
이 때의 히터에 의한 기판의 가열 온도는 100℃보다 크고 400℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하로 한다. 100℃보다 크고 400℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하로 기판을 가열하면서 성막을 함으로써, 성막과 동시에 가열 처리가 이루어지기 때문에, 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막을 성막할 수 있다. 또한, 스퍼터링시에 있어서의 피성막면의 온도는, 250℃ 이상 기판의 열처리 상한 온도 이하로 한다.
또한, 스퍼터링 가스는, 희가스(대표적으로는 아르곤), 산소, 희가스 및 산소의 혼합 가스를 적절히 사용한다. 또한, 스퍼터링 가스에는, 수소, 물, 하이드록실기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용하는 것이 바람직하다.
또한, 기판 지지체(40) 및 타깃(41)을 갖는 처리실의 압력을 0.4Pa 이하로 함으로써, 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막의 표면 및 막 중으로의, 알칼리 금속, 수소 등의 불순물의 혼입을 저감시킬 수 있다.
또한, 스퍼터링 장치의 처리실의 리크 레이트를 1×10-10Pa·㎥/초 이하로 함으로써, 스퍼터링법에 의한 성막 도중에 있어서의 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막으로의, 알칼리 금속, 수소, 물, 하이드록실기 또는 수소화물 등의 불순물의 혼입을 저감시킬 수 있다. 또한, 배기계로서 흡착형의 진공 펌프를 사용함으로써, 배기계로부터 알칼리 금속, 수소, 물, 하이드록실기 또는 수소화물 등의 불순물의 역류를 저감시킬 수 있다.
또한, 타깃(41)의 순도를, 99.99% 이상으로 함으로써 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막에 혼입되는 알칼리 금속, 수소, 물, 하이드록실기 또는 수소화물 등을 저감시킬 수 있다. 또한, 상기 타깃을 사용함으로써, 산화인듐아연막(55)에 있어서, 리튬의 농도를 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하, 나트륨의 농도를 5×1016cm-3 이하, 바람직하게는 1×1016cm-3 이하, 더욱 바람직하게는 1×1015cm-3 이하, 칼륨의 농도를 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 할 수 있다.
상기의 성막 방법에서는, 동일한 스퍼터링 공정에 있어서, 타깃에 함유되는 원자량의 차이를 이용하여, 원자량이 작은 아연을 우선적으로 산화절연막에 퇴적시켜 종결정을 형성하는 동시에, 종결정 위에 원자량이 큰 인듐 등을 결정 성장시키면서 퇴적시키기 때문에, 복수의 공정을 거치지 않더라도, 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막을 형성할 수 있다.
상기의 산화인듐아연막(55)의 성막 방법에서는, 스퍼터링법에 의해, 종결정(55a)과 산화인듐아연막(55b)을 일괄적으로 성막하면서 결정화하였지만, 본 실시형태에 따른 산화물 반도체막은 반드시 이와 같이 성막할 필요는 없다. 예를 들면, 종결정과 산화인듐아연막의 성막과 결정화를 각각 개별적으로 행해도 좋다.
이하에, 도 8을 사용하여 종결정과 산화인듐아연막의 성막과 결정화를 각각 개별적으로 행하는 방법에 관해서 설명한다. 또한, 이하와 같이 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막을 성막하는 방법을, 본 명세서 중에서 2step법이라고 부르는 경우가 있다.
우선, 하지 절연막(53) 위에 막 두께 1nm 이상 10nm 이하의 제 1 산화인듐아연막을 형성한다. 제 1 산화인듐아연막의 형성은, 스퍼터링법을 사용하고, 그 스퍼터링법에 의한 성막시의 기판 온도는 200℃ 이상 400℃ 이하로 하는 것이 바람직하다. 그 밖의 성막 조건에 관해서는, 상기의 산화인듐아연막의 성막 방법과 같다.
이어서, 기판을 배치하는 챔버 분위기를 질소, 또는 건조 공기로 하고, 제 1 가열 처리를 행한다. 제 1 가열 처리의 온도는, 400℃ 이상 750℃ 이하로 한다. 제 1 가열 처리에 의해, 제 1 산화인듐아연막을 결정화하고, 종결정(56a)을 형성한다(도 8a 참조).
제 1 가열 처리의 온도에 따라, 제 1 가열 처리에 의해, 막 표면으로부터 결정화가 일어나고, 막의 표면으로부터 내부를 향하여 결정 성장하여 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화물 반도체막이 얻어진다. 제 1 가열 처리에 의해, 아연과 산소가 막 표면에 많이 모이고, 상평면에 있어서 육각형 및 사각형을 이루는 결합을 하고 있는 아연과 산소로 이루어지는 그라핀 타입의 2차원 결정이 최표면에 1층 또는 복수층 형성되고, 이것이 막 두께 방향으로 성장하고 중첩되어 적층이 된다. 가열 처리의 온도를 높이면 표면으로부터 내부, 그리고 내부로부터 저부로 결정 성장이 진행된다.
또한, 하지 절연막(53)에 가열 처리에 의해 산소의 일부가 방출되는 산화인듐아연막을 사용함으로써, 제 1 가열 처리에 의해, 하지 절연막(53) 중의 산소를 종결정(56a)과의 계면 또는 그 근방(계면에서 ±5nm)으로 확산시켜 종결정(56a)의 산소 결손을 저감시킬 수 있다.
이어서, 종결정(56a) 위에 10nm보다도 두꺼운 제 2 산화인듐아연막을 형성한다. 제 2 산화인듐아연막의 형성은, 스퍼터링법을 사용하고, 그 성막시에 있어서의 기판 온도는 200℃ 이상 400℃ 이하로 한다. 그 밖의 성막 조건에 관해서는, 상기의 산화인듐아연막의 성막 방법과 같다.
이어서, 기판을 배치하는 챔버 분위기를 질소, 또는 건조 공기로 하고, 제 2 가열 처리를 행한다. 제 2 가열 처리의 온도는, 400℃ 이상 750℃ 이하로 한다. 제 2 가열 처리에 의해, 제 2 산화인듐아연막을 결정화하고, 산화인듐아연막(56b)을 형성한다(도 8b 참조). 제 2 가열 처리는, 질소 분위기하, 산소 분위기하, 또는 질소와 산소의 혼합 분위기하에서 행함으로써, 산화인듐아연막(56b)의 고밀도화 및 산소 결손수의 감소를 도모한다. 제 2 가열 처리에 의해, 종결정(56a)을 핵으로 하여 막 두께 방향, 즉 저부로부터 내부로 결정 성장이 진행되어 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막(56b)이 형성된다. 이와 같이 하여, 종결정(56a)과 산화인듐아연막(56b)으로 이루어지는 산화인듐아연막(56)이 형성된다. 도 8b에서는, 종결정(56a)과 산화인듐아연막(56b)의 계면을 점선으로 나타내고, 산화인듐아연막이라고 설명하고 있지만, 명확한 계면이 존재하고 있는 것이 아니며, 어디까지나 이해하기 쉽게 설명하기 위해서 도시하고 있다.
또한, 하지 절연막(53)의 형성으로부터 제 2 가열 처리까지의 공정을 대기에 접촉시키지 않고 연속적으로 행하는 것이 바람직하다. 하지 절연막(53)의 형성에서부터 제 2 가열 처리까지의 공정은, 수소 및 수분을 거의 함유하지 않는 분위기(불활성 분위기, 감압 분위기, 건조 공기 분위기 등) 하에서 제어하는 것이 바람직하며, 예를 들면, 수분에 관해서는 노점 -40℃ 이하, 바람직하게는 노점 -50℃ 이하의 건조 질소 분위기로 하는 것이 바람직하다.
상기의 성막 방법에서는, 원자량이 작은 원자를 우선적으로 산화절연막에 퇴적시키는 성막 방법과 비교하여, 성막시의 기판 온도가 낮아도, 양호한 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막을 형성할 수 있다. 또한, 상기의 2step법을 사용하여 성막한 산화인듐아연막(56)도, 원자량이 작은 원자를 우선적으로 산화절연막에 퇴적시키는 성막 방법을 사용하여 성막한 산화인듐아연막(55)과 동정도의 결정성을 가지며, 전기 전도도도 안정되어 있다. 따라서, 어느 방법으로 성막한 산화인듐아연막을 사용해도, 안정된 전기적 특성을 갖는, 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한, 이하의 공정에 있어서는, 산화인듐아연막(55)을 사용하여 트랜지스터(120)를 제작하는 공정을 설명하지만, 물론 마찬가지로 산화인듐아연막(56)도 사용할 수 있다.
이상의 공정에 의해, 하지 절연막(53) 위에 종결정(55a)과 산화인듐아연막(55b)의 적층으로 이루어지는 산화인듐아연막(55)을 성막할 수 있다. 다음에, 기판(51)에 가열 처리를 가하여 산화인듐아연막(55)으로부터 수소를 방출시키는 동시에, 하지 절연막(53)에 함유되는 산소의 일부를, 산화인듐아연막(55)과, 하지 절연막(53)과 산화인듐아연막(55)의 계면 근방으로 확산시키는 것이 바람직하다.
가열 처리 온도는, 산화인듐아연막(55)으로부터 수소를 방출시키는 동시에, 하지 절연막(53)에 함유되는 산소의 일부를 방출시키고, 또한 산화인듐아연막(55)으로 확산시키는 온도가 바람직하며, 대표적으로는, 150℃ 이상 기판(51)의 변형점 미만, 바람직하게는 250℃ 이상 450℃ 이하로 한다. 또한, 가열 처리 온도는, 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화물 반도체막의 성막 온도보다 높게 함으로써, 하지 절연막(53)에 함유되는 산소의 일부를 보다 많이 방출시킬 수 있다.
가열 처리는, 수소 및 수분을 거의 함유하지 않는, 불활성 가스 분위기, 산소 분위기, 질소 분위기, 산소와 질소의 혼합 분위기 등에서 행하는 것이 바람직하다. 불활성 가스 분위기로서는, 대표적으로는, 헬륨, 네온, 아르곤, 크세논, 크립톤 등의 희가스 분위기에서 행하는 것이 바람직하다. 또한, 가열 처리의 가열 시간은 1분 이상 24시간 이하로 한다.
상기 가열 처리에 의해, 산화인듐아연막(55)으로부터 수소를 방출시키는 동시에, 하지 절연막(53)에 함유되는 산소의 일부를, 산화인듐아연막(55)과, 하지 절연막(53)과 산화인듐아연막(55)의 계면 근방으로 확산시킬 수 있다. 상기 공정에 의해, 산화인듐아연막(55) 중에 함유되는 산소 결손을 저감시킬 수 있다. 이 결과, 수소 농도 및 산소 결손이 저감된 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화물 반도체인 산화인듐아연막을 형성할 수 있다.
다음에, 도 5c에 도시하는 바와 같이, 산화인듐아연막(55) 위에 마스크를 형성하고, 상기 마스크를 사용하여 산화인듐아연막(55)을 선택적으로 에칭하여 산화인듐아연막(59)을 형성한다. 이 다음에 마스크는 제거한다.
산화인듐아연막(55)을 에칭하기 위한 마스크는, 포토리소그래피법, 잉크젯법, 인쇄법 등을 적절히 사용하여 제작할 수 있다. 또한, 산화인듐아연막(55)의 에칭은 웨트 에칭 또는 드라이 에칭을 적절히 사용할 수 있다.
다음에, 도 5d에 도시하는 바와 같이, 산화인듐아연막(59)에 접하는 소스 전극(61a) 및 드레인 전극(61b)을 형성한다.
소스 전극(61a) 및 드레인 전극(61b)은, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 텅스텐, 망간, 지르코늄으로부터 선택된 금속 원소, 또는 상기한 금속 원소를 성분으로 하는 합금이나, 상기한 금속 원소를 조합한 합금 등을 사용하여 형성할 수 있다. 또한, 알루미늄에, 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐으로부터 선택된 금속 원소를 단수 또는 복수 조합한 합금막, 또는 질화막을 사용해도 좋다. 또한, 소스 전극(61a) 및 드레인 전극(61b)은, 단층 구조라도, 2층 이상의 적층 구조로 해도 좋다. 예를 들면, 실리콘을 함유하는 알루미늄막의 단층 구조, Cu-Mg-Al 합금막 위에 구리막을 적층하는 2층 구조, 알루미늄막 위에 티타늄막을 적층하는 2층 구조, 질화티타늄막 위에 티타늄막을 적층하는 2층 구조, 질화티타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화탄탈막 위에 텅스텐막을 적층하는 2층 구조, 티타늄막과, 그 티타늄막 위에 알루미늄막을 적층하고, 또한 그 위에 티타늄막을 형성하는 3층 구조 등이 있다.
또한, 소스 전극(61a) 및 드레인 전극(61b)은, 인듐주석 산화물, 산화텅스텐을 함유하는 인듐 산화물, 산화텅스텐을 함유하는 인듐아연 산화물, 산화티타늄을 함유하는 인듐 산화물, 산화티타늄을 함유하는 인듐주석 산화물, 인듐아연 산화물, 산화규소를 첨가한 인듐주석 산화물 등의 투광성을 갖는 도전성 재료를 적용할 수도 있다. 또한, 상기 투광성을 갖는 도전성 재료와, 상기 금속 원소의 적층 구조로 할 수도 있다.
소스 전극(61a) 및 드레인 전극(61b)은, 스퍼터링법, CVD법, 증착법 등으로 도전막을 형성한 후, 상기 도전막 위에 마스크를 형성하고 도전막을 에칭하여 형성한다. 도전막 위에 형성하는 마스크는 인쇄법, 잉크젯법, 포토리소그래피법을 적절히 사용할 수 있다. 또한, 소스 전극(61a) 및 드레인 전극(61b)은, 인쇄법 또는 잉크젯법에 의해 직접 형성할 수도 있다.
여기에서는, 산화인듐아연막(59) 및 하지 절연막(53) 위에 도전막을 성막한 후, 도전막을 소정의 형상으로 에칭하여 소스 전극(61a) 및 드레인 전극(61b)을 형성한다.
또한, 산화인듐아연막(55) 위에 도전막을 형성한 후, 다계조 포토마스크를 사용하고, 산화인듐아연막(55) 및 도전막의 에칭을 행하여 산화인듐아연막(59), 소스 전극(61a) 및 드레인 전극(61b)을 형성해도 좋다. 이와 같이, 요철상의 마스크를 형성하고, 상기 마스크를 사용하여 산화인듐아연막(55) 및 도전막을 에칭한 후, 애싱에 의해 요철상의 마스크를 분리하고, 상기 분리된 마스크에 의해 도전막을 선택적으로 에칭함으로써, 산화인듐아연막(59), 소스 전극(61a) 및 드레인 전극(61b)을 형성할 수 있다. 상기 공정에 의해, 포토마스크수 및 포토리소그래피 공정수를 삭감할 수 있다.
다음에, 도 5e에 도시하는 바와 같이, 산화인듐아연막(59), 소스 전극(61a) 및 드레인 전극(61b) 위에 게이트 절연막(63)을 형성한다.
게이트 절연막(63)은, 산화실리콘, 산화질화실리콘, 질화실리콘, 질화산화실리콘, 산화알루미늄, 산화질화알루미늄, 또는 산화갈륨을 단층으로 또는 적층하여 형성할 수 있다. 또한, 게이트 절연막(63)은, 산화인듐아연막(59)과 접하는 부분이 산소를 함유하는 것이 바람직하며, 특히 바람직하게는 하지 절연막(53)과 같이 가열 처리에 의해 산소를 방출하는 산화물 절연막을 사용하여 형성한다. 산소를 방출하는 산화물 절연막으로서 산화실리콘막을 사용함으로써, 나중의 공정에서 가열 처리를 행할 때에 산화인듐아연막(59)으로 산소를 확산시킬 수 있어 트랜지스터(120)의 특성을 양호하게 할 수 있다.
또한, 게이트 절연막(63)으로서, 하프늄실리케이트(HfSiOx), 질소가 첨가된 하프늄실리케이트(HfSixOyNz), 질소가 첨가된 하프늄알루미네이트(HfAlxOyNz), 산화하프늄, 산화이트륨 등의 high-k 재료를 사용함으로써 게이트 리크를 저감시킬 수 있다. 또한, high-k 재료와, 산화실리콘, 산화질화실리콘, 질화실리콘, 질화산화실리콘, 산화알루미늄, 산화질화알루미늄, 및 산화갈륨 중 어느 하나 이상과의 적층 구조로 할 수 있다. 게이트 절연막(63)의 두께는, 1nm 이상 300nm 이하, 보다 바람직하게는 5nm 이상 50nm 이하로 하면 좋다. 게이트 절연막(63)의 두께를 5nm 이상으로 함으로써, 게이트 리크 전류를 저감시킬 수 있다.
또한, 게이트 절연막(63)을 형성하기 전에, 산화인듐아연막(59)의 표면을, 산소, 오존, 일산화이질소 등의 산화성 가스의 플라즈마에 노출시키고, 산화인듐아연막(59)의 표면을 산화하여 산소 결손을 저감시켜도 좋다.
다음에, 게이트 절연막(63) 위에, 산화인듐아연막(59)과 중첩되는 영역에 게이트 전극(65)을 형성한다.
게이트 전극(65)은, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 텅스텐, 망간, 지르코늄으로부터 선택된 금속 원소, 또는 상기한 금속 원소를 성분으로 하는 합금이나, 상기한 금속 원소를 조합한 합금 등을 사용하여 형성할 수 있다. 또한, 알루미늄에, 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐으로부터 선택된 금속 원소를 단수 또는 복수 조합한 합금막, 또는 질화막을 사용해도 좋다. 또한, 게이트 전극(65)은, 단층 구조라도, 2층 이상의 적층 구조로 해도 좋다. 예를 들면, 실리콘을 함유하는 알루미늄막의 단층 구조, 알루미늄막 위에 티타늄막을 적층하는 2층 구조, 질화티타늄막 위에 티타늄막을 적층하는 2층 구조, 질화티타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화탄탈막 위에 텅스텐막을 적층하는 2층 구조, 티타늄막과, 그 티타늄막 위에 알루미늄막을 적층하고, 또한 그 위에 티타늄막을 형성하는 3층 구조 등이 있다.
또한, 게이트 전극(65)은, 인듐주석 산화물, 산화텅스텐을 함유하는 인듐 산화물, 산화텅스텐을 함유하는 인듐아연 산화물, 산화티타늄을 함유하는 인듐 산화물, 산화티타늄을 함유하는 인듐주석 산화물, 인듐아연 산화물, 산화규소를 첨가한 인듐주석 산화물 등의 투광성을 갖는 도전성 재료를 적용할 수도 있다. 또한, In-Ga-Zn-O계 금속 산화물을 타깃으로 하고, 질소를 함유하는 분위기 중에서 스퍼터링함으로써 얻어지는 화합물 도전체를 사용해도 좋다. 또한, 상기 투광성을 갖는 도전성 재료와, 상기 금속 원소의 적층 구조로 할 수도 있다.
또한, 게이트 전극(65) 위에 보호막으로서 절연막(69)을 형성해도 좋다(도 5e 참조). 또한, 게이트 절연막(63) 및 절연막(69)에 컨택트홀을 형성한 후, 소스 전극(61a) 및 드레인 전극(61b)에 접속하는 배선을 형성해도 좋다.
절연막(69)은 게이트 절연막(63)과 같은 절연막을 적절히 사용하여 형성할 수 있다. 또한, 절연막(69)으로서 스퍼터링법으로 얻어지는 질화실리콘막을 형성하면, 외부로부터의 수분이나 알칼리 금속의 침입을 방지하는 것이 가능하여 산화인듐아연막(59)의 불순물의 함유량을 저감시킬 수 있다.
또한, 게이트 절연막(63)의 형성후, 또는 절연막(69)의 형성후, 가열 처리를 행해도 좋다. 상기 가열 처리에 의해, 산화인듐아연막(59)으로부터 수소를 방출시키는 동시에, 하지 절연막(53), 게이트 절연막(63) 또는 절연막(69)에 함유되는 산소의 일부를, 산화인듐아연막(59)과, 하지 절연막(53)과 산화인듐아연막(59)의 계면 근방과, 게이트 절연막(63)과 산화인듐아연막(59)의 계면 근방으로 확산시킬 수 있다. 상기 공정에 의해, 산화인듐아연막(59) 중에 함유되는 산소 결손을 저감시킬 수 있는 동시에, 산화인듐아연막(59)과 하지 절연막(53), 또는 산화인듐아연막(59)과 게이트 절연막(63)의 계면에 있어서의 산소 결손을 저감시킬 수 있다. 이 결과, 수소 농도 및 산소 결손이 저감된 산화인듐아연막(59)을 형성할 수 있다.
이상의 공정에 의해, 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막을 채널 영역에 갖는 트랜지스터(120)를 제작할 수 있다. 도 5e에 도시하는 바와 같이, 트랜지스터(120)는 기판(51) 위에 형성된 하지 절연막(53)과, 하지 절연막(53) 위에 형성된 산화인듐아연막(59)과, 산화인듐아연막(59)의 상면 및 측면과 접하도록 형성된 소스 전극(61a) 및 드레인 전극(61b)과, 산화인듐아연막(59) 위에 형성된 게이트 절연막(63)과, 산화인듐아연막(59)과 중첩되어 게이트 절연막(63) 위에 형성된 게이트 전극(65)과, 게이트 전극(65) 위에 형성된 절연막(69)을 가진다.
트랜지스터(120)에 사용되고 있는 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화물 반도체인 산화인듐아연막은, 전체가 비정질 구조인 산화물 반도체막과 비교하여 양호한 결정성을 갖기 때문에, 산소 결손이나 댕글링 본드, 또는 댕글링 본드 등에 결합하는 수소 등의 불순물이 저감되어 있다. 이들 산소 결손으로 대표되는 결손이나 댕글링 본드, 또는 댕글링 본드 등에 결합하는 수소 등은, 산화물 반도체막 중에서 캐리어의 트랩 또는 캐리어의 공급원과 같이 기능하기 때문에, 상기 산화물 반도체막의 전기 전도도가 변동되는 원인이 될 수 있다. 따라서, 이들이 저감되어 있는, 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는 산화인듐아연막은, 전기 전도도가 안정되어 있으며, 가시광이나 자외광 등의 조사에 대해서도 보다 전기적으로 안정된 구조를 가진다. 이러한 육방정의 결정 구조 및 능면체정의 결정 구조를 갖는, 산화인듐아연막을 트랜지스터에 사용함으로써, 안정된 전기적 특성을 갖는, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 본 발명의 일 형태에 따른 반도체 장치는, 도 5에 도시하는 트랜지스터(120)로 한정되는 것이 아니다. 예를 들면, 도 9a에 도시하는 트랜지스터(130)와 같은 구조로 해도 좋다. 트랜지스터(130)는 기판(51) 위에 형성된 하지 절연막(53)과, 하지 절연막(53) 위에 형성된 소스 전극(61a) 및 드레인 전극(61b)과, 소스 전극(61a) 및 드레인 전극(61b)의 상면 및 측면과 접하도록 형성된 산화인듐아연막(59)과, 산화인듐아연막(59) 위에 형성된 게이트 절연막(63)과, 산화인듐아연막(59)과 중첩되어 게이트 절연막(63) 위에 형성된 게이트 전극(65)과, 게이트 전극(65) 위에 형성된 절연막(69)을 가진다. 즉, 트랜지스터(130)는 산화인듐아연막(59)이 소스 전극(61a) 및 드레인 전극(61b)의 상면 및 측면과 접하도록 형성되어 있는 점에 있어서, 트랜지스터(120)와 상이하다.
또한, 도 9b에 도시하는 트랜지스터(140)와 같은 구조로 해도 좋다. 트랜지스터(140)는 기판(51) 위에 형성된 하지 절연막(53)과, 하지 절연막(53) 위에 형성된 게이트 전극(65)과, 게이트 전극(65) 위에 형성된 게이트 절연막(63)과, 게이트 절연막(63) 위에 형성된 산화인듐아연막(59)과, 산화인듐아연막(59)의 상면 및 측면과 접하도록 형성된 소스 전극(61a) 및 드레인 전극(61b)과, 산화인듐아연막(59) 위에 형성된 절연막(69)을 가진다. 즉, 트랜지스터(140)는 게이트 전극(65)과 게이트 절연막(63)이 산화인듐아연막(59) 아래에 형성된, 보텀 게이트 구조인 점에 있어서, 트랜지스터(120)와 상이하다.
또한, 도 9c에 도시하는 트랜지스터(150)와 같은 구조로 해도 좋다. 트랜지스터(150)는 기판(51) 위에 형성된 하지 절연막(53)과, 하지 절연막(53) 위에 형성된 게이트 전극(65)과, 게이트 전극(65) 위에 형성된 게이트 절연막(63)과, 게이트 절연막(63) 위에 형성된 소스 전극(61a) 및 드레인 전극(61b)과, 소스 전극(61a) 및 드레인 전극(61b)의 상면 및 측면과 접하도록 형성된 산화인듐아연막(59)과, 산화인듐아연막(59) 위에 형성된 절연막(69)을 가진다. 즉, 트랜지스터(150)는 게이트 전극(65)과 게이트 절연막(63)이 산화인듐아연막(59) 아래에 형성된, 보텀 게이트 구조인 점에 있어서, 트랜지스터(130)와 상이하다.
이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 동일 기판 위에 적어도 구동 회로의 일부와, 화소부에 배치하는 트랜지스터를 제작하는 예에 관해서 이하에 설명한다.
화소부에 배치하는 트랜지스터는, 실시형태 2에 따라서 형성한다. 또한, 상기 트랜지스터는 n채널형으로 하는 것이 용이하기 때문에, 구동 회로 중, n채널형의 트랜지스터로 구성할 수 있는 구동 회로의 일부를 화소부의 트랜지스터와 동일 기판 위에 형성한다. 이와 같이, 화소부나 구동 회로에 상기의 실시형태에 나타내는 트랜지스터를 사용함으로써, 신뢰성이 높은 표시 장치를 제공할 수 있다.
액티브 매트릭스형 표시 장치의 블록도의 일례를 도 10a에 도시한다. 표시 장치의 기판(500) 위에는, 화소부(501), 제 1 주사선 구동 회로(502), 제 2 주사선 구동 회로(503), 신호선 구동 회로(504)를 가진다. 화소부(501)에는, 복수의 신호선이 신호선 구동 회로(504)로부터 연신되어 배치되고, 복수의 주사선이 제 1 주사선 구동 회로(502), 및 제 2 주사선 구동 회로(503)로부터 연신되어 배치되어 있다. 또한 주사선과 신호선의 교차 영역에는, 각각, 표시 소자를 갖는 화소가 매트릭스상으로 형성되어 있다. 또한, 표시 장치의 기판(500)은 FPC(Flexible Printed Circuit) 등의 접속부를 통하여, 타이밍 제어 회로(컨트롤러, 제어 IC라고도 한다)에 접속되어 있다.
도 10a에서는, 제 1 주사선 구동 회로(502), 제 2 주사선 구동 회로(503), 신호선 구동 회로(504)는, 화소부(501)와 동일한 기판(500) 위에 형성된다. 이로 인해, 외부에 형성하는 구동 회로 등의 부품의 수가 감소되기 때문에, 비용의 저감을 도모할 수 있다. 또한, 기판(500) 외부에 구동 회로를 형성한 경우, 배선을 연신시킬 필요가 발생하여 배선간의 접속수가 증가한다. 동일한 기판(500) 위에 구동 회로를 형성한 경우, 그 배선간의 접속수를 감소시킬 수 있어 신뢰성의 향상, 또는 수율의 향상을 도모할 수 있다.
또한, 화소부의 회로 구성의 일례를 도 10b에 도시한다. 여기에서는, VA형 액정 표시 패널의 화소 구조를 나타낸다.
이 화소 구조는, 1개의 화소에 복수의 화소 전극층이 있고, 각각의 화소 전극층에 트랜지스터가 접속되어 있다. 각 트랜지스터는 상이한 게이트 신호로 구동되도록 구성되어 있다. 즉, 멀티 도메인 설계된 화소에 있어서, 개개의 화소 전극층에 인가하는 신호를, 독립적으로 제어하는 구성을 가지고 있다.
트랜지스터(516)의 게이트 배선(512)과, 트랜지스터(517)의 게이트 배선(513)은, 상이한 게이트 신호를 줄 수 있도록 분리되어 있다. 한편, 데이터선으로서 기능하는 소스 전극층 또는 드레인 전극층(514)은, 트랜지스터(516)와 트랜지스터(517)에서 공통적으로 사용되고 있다. 트랜지스터(516)와 트랜지스터(517)는 상기의 실시형태에 나타내는 트랜지스터를 적절히 사용할 수 있다. 이것에 의해, 신뢰성이 높은 액정 표시 패널을 제공할 수 있다.
트랜지스터(516)와 접속하는 제 1 화소 전극층과, 트랜지스터(517)와 접속하는 제 2 화소 전극층의 형상은 상이하며, 슬릿에 의해 분리되어 있다. V자형으로 넓어지는 제 1 화소 전극층의 외측을 둘러싸도록 제 2 화소 전극층이 형성되어 있다. 제 1 화소 전극층과 제 2 화소 전극층에 인가하는 전압의 타이밍을, 트랜지스터(516) 및 트랜지스터(517)에 의해 상이하게 함으로써, 액정의 배향을 제어하고 있다. 트랜지스터(516)는 게이트 배선(512)과 접속하고, 트랜지스터(517)는 게이트 배선(513)과 접속하고 있다. 게이트 배선(512)과 게이트 배선(513)에 상이한 게이트 신호를 줌으로써, 트랜지스터(516)와 트랜지스터(517)의 동작 타이밍을 상이하게 할 수 있다.
또한, 용량 배선(510)과, 유전체로서 기능하는 게이트 절연막과, 제 1 화소 전극층 또는 제 2 화소 전극층과 접속하는 용량 전극으로 유지 용량을 형성한다.
제 1 화소 전극층과 액정층과 대향 전극층이 중첩됨으로써, 제 1 액정 소자(518)가 형성되어 있다. 또한, 제 2 화소 전극층과 액정층과 대향 전극층이 중첩됨으로써, 제 2 액정 소자(519)가 형성되어 있다. 또한, 하나의 화소에 제 1 액정 소자(518)와 제 2 액정 소자(519)가 형성된 멀티 도메인 구조이다.
또한, 도 10b에 도시하는 화소 구성은, 이것에 한정되지 않는다. 예를 들면, 도 10b에 도시하는 화소에 새롭게 스위치, 저항 소자, 용량 소자, 트랜지스터, 센서, 또는 논리 회로 등을 추가해도 좋다.
또한, 화소부의 회로 구성의 일례를 도 10c에 도시한다. 여기에서는, 유기 EL 소자를 사용한 표시 패널의 화소 구조를 나타낸다.
유기 EL 소자는, 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 함유하는 층에 주입되고, 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 되돌아올 때에 발광한다. 이러한 메커니즘으로부터, 이러한 발광 소자는 전류 여기형의 발광 소자라고 불린다.
유기 EL 소자를 구동 가능한 화소의 구성 및 화소의 동작에 관해서 설명한다. 여기에서는 산화인듐아연막을 채널 영역에 사용하는 n채널형의 트랜지스터를 1개의 화소에 2개 사용하는 예를 나타낸다.
화소(520)는 스위칭용 트랜지스터(521), 구동용 트랜지스터(522), 발광 소자(524) 및 용량 소자(523)를 가지고 있다. 스위칭용 트랜지스터(521)는 게이트 전극층이 주사선(526)에 접속되고, 제 1 전극(소스 전극층 및 드레인 전극층의 한쪽)이 신호선(525)에 접속되고, 제 2 전극(소스 전극층 및 드레인 전극층의 다른쪽)이 구동용 트랜지스터(522)의 게이트 전극층에 접속되어 있다. 구동용 트랜지스터(522)는, 게이트 전극층이 용량 소자(523)를 통하여 전원선(527)에 접속되고, 제 1 전극이 전원선(527)에 접속되고, 제 2 전극이 발광 소자(524)의 제 1 전극(화소 전극)에 접속되어 있다. 발광 소자(524)의 제 2 전극은 공통 전극(528)에 상당한다. 공통 전극(528)은 동일 기판 위에 형성되는 공통 전위선에 접속된다.
스위칭용 트랜지스터(521) 및 구동용 트랜지스터(522)는 실시형태 2에 나타내는 트랜지스터를 적절히 사용할 수 있다. 이것에 의해, 신뢰성이 높은 유기 EL 소자를 사용한 표시 패널을 제공할 수 있다.
또한, 발광 소자(524)의 제 2 전극(공통 전극(528))에는 저전원 전위가 설정되어 있다. 또한, 저전원 전위란, 전원선(527)에 설정되는 고전원 전위를 기준으로 하여 저전원 전위<고전원 전위를 만족시키는 전위이며, 저전원 전위로서는 예를 들면 GND, 0V 등이 설정되어 있어도 좋다. 이 고전원 전위와 저전원 전위의 전위차를 발광 소자(524)에 인가하고, 발광 소자(524)에 전류를 흘려보내어 발광 소자(524)를 발광시키기 위해서, 고전원 전위와 저전원 전위의 전위차가 발광 소자(524)의 순방향 임계값 전압 이상이 되도록 각각의 전위를 설정한다.
또한, 용량 소자(523)는 구동용 트랜지스터(522)의 게이트 용량을 대용하여 생략하는 것도 가능하다. 구동용 트랜지스터(522)의 게이트 용량에 관해서는, 채널 영역과 게이트 전극층 사이에서 용량이 형성되어 있어도 좋다.
여기에서, 아날로그 계조 구동을 행하는 경우, 구동용 트랜지스터(522)의 게이트 전극층에 발광 소자(524)의 순방향 전압+구동용 트랜지스터(522)의 Vth 이상의 전압을 가한다. 발광 소자(524)의 순방향 전압이란, 원하는 휘도로 하는 경우의 전압을 가리키고 있으며, 적어도 순방향 임계값 전압을 포함한다. 또한, 구동용 트랜지스터(522)가 포화 영역에서 동작하는 비디오 신호를 입력함으로써, 발광 소자(524)에 전류를 흘려보낼 수 있다. 구동용 트랜지스터(522)를 포화 영역에서 동작시키기 위해서, 전원선(527)의 전위는, 구동용 트랜지스터(522)의 게이트 전위보다도 높게 한다. 비디오 신호를 아날로그로 함으로써, 발광 소자(524)에 비디오신호에 따른 전류를 흘려보내고, 아날로그 계조 구동을 행할 수 있다.
또한, 도 10c에 도시하는 화소 구성은, 이것에 한정되지 않는다. 예를 들면, 도 10c에 도시하는 화소에 새롭게 스위치, 저항 소자, 용량 소자, 센서, 트랜지스터 또는 논리 회로 등을 추가해도 좋다.
이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 명세서에 개시하는 반도체 장치는, 다양한 전자 기기(게임기도 포함)에 적용할 수 있다. 전자 기기로서는, 예를 들면, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기 등의 대형 게임기 등을 들 수 있다. 상기 실시형태에서 설명한 표시 장치를 구비하는 전자 기기의 예에 관해서 설명한다.
도 11a는, 휴대형의 정보 단말이며, 본체(1001), 하우징(1002), 표시부(1003a, 1003b) 등에 의해 구성되어 있다. 표시부(1003b)는 터치 패널로 되어 있고, 표시부(1003b)에 표시되는 키보드 버튼(1004)에 터치함으로써 화면 조작이나, 문자 입력을 행할 수 있다. 물론, 표시부(1003a)를 터치 패널로서 구성해도 좋다. 상기의 실시형태에서 나타낸 트랜지스터를 스위칭 소자로 하여 액정 패널이나 유기 발광 패널을 제작하여 표시부(1003a, 1003b)에 적용함으로써, 신뢰성이 높은 휴대형의 정보 단말로 할 수 있다.
도 11a에 도시하는 휴대형의 정보 단말은, 여러가지 정보(정지 화상, 동영상, 텍스트 화상 등)을 표시하는 기능, 달력, 날짜 또는 시간 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 조작 또는 편집하는 기능, 다양한 소프트웨어(프로그램)에 의해 처리를 제어하는 기능 등을 가질 수 있다. 또한, 하우징의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 해도 좋다.
또한, 도 11a에 도시하는 휴대형의 정보 단말은, 무선으로 정보를 송수신할 수 있는 구성으로 해도 좋다. 무선에 의해, 전자 서적 서버로부터, 원하는 서적 데이터 등을 구입하고, 다운로드하는 구성으로 하는 것도 가능하다.
도 11b는 휴대 음악 플레이어이며, 본체(1021)에는 표시부(1023)와, 귀에 장착하기 위한 고정부(1022)와, 스피커, 조작 버튼(1024), 외부 메모리 슬롯(1025) 등이 형성되어 있다. 상기의 실시형태에서 나타낸 트랜지스터를 스위칭 소자로 하여 액정 패널이나 유기 발광 패널을 제작하여 표시부(1023)에 적용함으로써, 보다 신뢰성이 높은 휴대 음악 플레이어로 할 수 있다.
또한, 도 11b에 도시하는 휴대 음악 플레이어에 안테나나 마이크 기능이나 무선 기능을 갖게 하고, 휴대 전화와 연계시키면, 승용차 등을 운전하면서 와이어리스에 의한 핸즈 프리로 회화도 가능하다.
도 11c는 휴대 전화이며, 하우징(1030) 및 하우징(1031)의 두개의 하우징으로 구성되어 있다. 하우징(1031)에는, 표시 패널(1032), 스피커(1033), 마이크로폰(1034), 포인팅 디바이스(1036), 카메라용 렌즈(1037), 외부 접속 단자(1038) 등을 구비하고 있다. 또한, 하우징(1030)에는, 휴대 전화의 충전을 행하는 태양 전지 셀(1040), 외부 메모리 슬롯(1041) 등을 구비하고 있다. 또한, 안테나는 하우징(1031) 내부에 내장되어 있다. 상기의 실시형태에서 나타낸 트랜지스터를 표시 패널(1032)에 적용함으로써, 신뢰성이 높은 휴대 전화로 할 수 있다.
또한, 표시 패널(1032)은 터치 패널을 구비하고 있으며, 도 11c에는 영상 표시되어 있는 복수의 조작 키(1035)를 점선으로 나타내고 있다. 또한, 태양 전지 셀(1040)에서 출력되는 전압을 각 회로에 필요한 전압으로 승압하기 위한 승압 회로도 실장하고 있다.
예를 들면, 승압 회로 등의 전원 회로에 사용되는 파워 트랜지스터도 상기의 실시형태에 나타낸 트랜지스터의 산화물 반도체막의 막 두께를 2㎛ 이상 50㎛ 이하로 함으로써 형성할 수 있다.
표시 패널(1032)은 사용 형태에 따라 표시의 방향이 적절히 변화된다. 또한, 표시 패널(1032)과 동일면 위에 카메라용 렌즈(1037)를 구비하고 있기 때문에, 영상 전화가 가능하다. 스피커(1033) 및 마이크로폰(1034)은 음성 통화에 한정되지 않고, 영상 전화, 녹음, 재생 등이 가능하다. 또한, 하우징(1030)과 하우징(1031)은, 슬라이드하여 도 11c와 같이 전개되어 있는 상태에서 겹친 상태로 할 수 있어 휴대에 적합한 소형화가 가능하다.
외부 접속 단자(1038)는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속 가능하여 충전 및 PC 등과의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(1041)에 기록 매체를 삽입하고, 보다 대량의 데이터 보존 및 이동에 대응할 수 있다.
또한, 상기 기능 외에, 적외선 통신 기능, 텔레비전 수신 기능 등을 구비한 것이라도 좋다.
도 11d는, 텔레비전 장치의 일례를 도시하고 있다. 텔레비전 장치(1050)는 하우징(1051)에 표시부(1053)가 내장되어 있다. 표시부(1053)에 의해, 영상을 표시하는 것이 가능하다. 또한, 여기에서는, CPU를 내장한 스탠드(1055)에 의해 하우징(1051)을 지지한 구성을 나타내고 있다. 상기의 실시형태에서 나타낸 트랜지스터를 표시부(1053)에 적용함으로써, 신뢰성이 높은 텔레비전 장치(1050)로 할 수 있다.
텔레비전 장치(1050)의 조작은, 하우징(1051)이 구비하는 조작 스위치나, 별체의 리모트 컨트롤러에 의해 행할 수 있다. 또한, 리모트 컨트롤러에, 상기 리모트 컨트롤러로부터 출력하는 정보를 표시하는 표시부를 형성하는 구성으로 해도 좋다.
또한, 텔레비전 장치(1050)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반 텔레비전 방송의 수신을 행할 수 있고, 또한 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일방향(송신자에게서 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리 등)의 정보 통신을 행하는 것도 가능하다.
또한, 텔레비전 장치(1050)는 외부 접속 단자(1054)나, 기억 매체 재생 녹화부(1052), 외부 메모리 슬롯을 구비하고 있다. 외부 접속 단자(1054)는 USB 케이블 등의 각종 케이블과 접속 가능하여 PC 등과의 데이터 통신이 가능하다. 기억 매체 재생 녹화부(1052)에서는, 디스크상의 기록 매체를 삽입하고, 기록 매체에 기억되어 있는 데이터의 판독, 기록 매체로의 기록이 가능하다. 또한, 외부 메모리 슬롯에 삽입된 외부 메모리(1056)에 데이터 보존되어 있는 화상이나 영상 등을 표시부(1053)에 표시하는 것도 가능하다.
이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
31; 처리실 33; 배기 수단
35; 가스 공급 수단 37; 전원 장치
40; 기판 지지체 41; 타깃
43; 이온 45; 원자
47; 원자 50; 확대부
51; 기판 53; 하지 절연막
55; 산화인듐아연막 55a; 종결정
55b; 산화인듐아연막 56a; 종결정
56b; 산화인듐아연막 56; 산화인듐아연막
59; 산화인듐아연막 61a; 소스 전극
61b; 드레인 전극 63; 게이트 절연막
65; 게이트 전극 69; 절연막
120; 트랜지스터 130; 트랜지스터
140; 트랜지스터 150; 트랜지스터
500; 기판 501; 화소부
502; 주사선 구동 회로 503; 주사선 구동 회로
504; 신호선 구동 회로 510; 용량 배선
512; 게이트 배선 513; 게이트 배선
514; 드레인 전극층 516; 트랜지스터
517; 트랜지스터 518; 액정 소자
519; 액정 소자 520; 화소
521; 스위칭용 트랜지스터 522; 구동용 트랜지스터
523; 용량 소자 524; 발광 소자
525; 신호선 526; 주사선
527; 전원선 528; 공통 전극
1001; 본체 1002; 하우징
1003a; 표시부 1003b; 표시부
1004; 키보드 버튼 1021; 본체
1022; 고정부 1023; 표시부
1024; 조작 버튼 1025; 외부 메모리 슬롯
1030; 하우징 1031; 하우징
1032; 표시 패널 1033; 스피커
1034; 마이크로폰 1035; 조작 키
1036; 포인팅 디바이스 1037; 카메라용 렌즈
1038; 외부 접속 단자 1040; 태양 전지 셀
1041; 외부 메모리 슬롯 1050; 텔레비전 장치
1051; 하우징 1052; 기억 매체 재생 녹화부
1053; 표시부 1054; 외부 접속 단자
1055; 스탠드 1056; 외부 메모리

Claims (12)

  1. 반도체 장치에 있어서:
    게이트 전극;
    산화인듐아연으로 구성된 산화물 반도체막;
    상기 게이트 전극과 상기 산화물 반도체막 사이에 제공된 제 1 절연막;
    상기 산화물 반도체막과 접하여 제공되는 소스 전극 및 드레인 전극; 및
    상기 산화물 반도체막 위에 제공되는 제 2 절연막을 포함하고,
    상기 산화물 반도체막은 a-b면이 상기 산화물 반도체막의 표면에 개략 평행한 육방정의 결정 구조, 및 a-b면이 상기 산화물 반도체막의 상기 표면에 개략 평행한 능면체정의 결정 구조를 포함하는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 산화물 반도체막은 상기 육방정의 결정 구조 및 상기 능면체정의 결정 구조를 각각 포함하는 복수의 영역들을 포함하는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 게이트 전극은 상기 산화물 반도체막 위에 제공되고,
    상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체막 위에 제공되는, 반도체 장치.
  4. 제 3 항에 있어서,
    상기 게이트 전극은 상기 소스 전극의 일부 및 상기 드레인 전극의 일부와 중첩하는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 게이트 전극은 상기 산화물 반도체막 위에 제공되고,
    상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체막 아래에 제공되는, 반도체 장치.
  6. 제 1 항에 있어서,
    상기 게이트 전극은 상기 산화물 반도체막 아래에 제공되고,
    상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체막 위에 제공되는, 반도체 장치.
  7. 제 1 항에 있어서,
    상기 게이트 전극은 상기 산화물 반도체막 아래에 제공되고,
    상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체막 아래에 제공되는, 반도체 장치.
  8. 제 1 항에 있어서,
    상기 산화물 반도체막 중의 알칼리 금속의 농도는 5×1016atoms/㎤ 이하인, 반도체 장치.
  9. 제 1 항에 있어서,
    상기 산화물 반도체막 중의 수소의 농도는 5×1019atoms/㎤ 이하인, 반도체 장치.
  10. 제 1 항에 있어서,
    상기 육방정의 결정 구조는 In:Zn=1:1의 조성비를 갖는 산화물 반도체의 결정 구조이고,
    상기 능면체정의 결정 구조는 In:Zn=2:1의 조성비를 갖는 산화물 반도체의 결정 구조인, 반도체 장치.
  11. 제 10 항에 있어서,
    상기 산화물 반도체막은 상기 육방정의 결정 구조 및 상기 능면체정의 결정 구조를 각각 포함하는 복수의 영역들을 포함하는, 반도체 장치.
  12. 제 1 항에 있어서,
    상기 반도체 장치는 액정 표시 장치 또는 EL 표시 장치인, 반도체 장치.
KR1020190046051A 2011-03-25 2019-04-19 반도체 장치 KR102091996B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011068436 2011-03-25
JPJP-P-2011-068436 2011-03-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029208A Division KR101972758B1 (ko) 2011-03-25 2012-03-22 산화물 반도체막 및 반도체 장치

Publications (2)

Publication Number Publication Date
KR20190043518A true KR20190043518A (ko) 2019-04-26
KR102091996B1 KR102091996B1 (ko) 2020-03-23

Family

ID=46876567

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020120029208A KR101972758B1 (ko) 2011-03-25 2012-03-22 산화물 반도체막 및 반도체 장치
KR1020190046051A KR102091996B1 (ko) 2011-03-25 2019-04-19 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020120029208A KR101972758B1 (ko) 2011-03-25 2012-03-22 산화물 반도체막 및 반도체 장치

Country Status (4)

Country Link
US (3) US8686416B2 (ko)
JP (3) JP2012216791A (ko)
KR (2) KR101972758B1 (ko)
TW (2) TWI515892B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
KR102108248B1 (ko) 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2014003594A (ja) 2012-05-25 2014-01-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
CN104769150B (zh) * 2012-11-08 2018-09-21 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
KR20220145922A (ko) * 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6421446B2 (ja) * 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6308435B2 (ja) * 2013-07-25 2018-04-11 三菱マテリアル株式会社 サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
US9496330B2 (en) * 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
CN103529581A (zh) * 2013-10-18 2014-01-22 京东方科技集团股份有限公司 显示面板及显示装置
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN106876281B (zh) * 2017-04-27 2020-12-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
KR20080093709A (ko) * 2007-04-18 2008-10-22 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000276943A (ja) * 1999-03-26 2000-10-06 Tohoku Ricoh Co Ltd 透明導電膜
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4298194B2 (ja) * 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8530891B2 (en) * 2007-04-05 2013-09-10 Idemitsu Kosan Co., Ltd Field-effect transistor, and process for producing field-effect transistor
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
JP5438011B2 (ja) 2008-08-27 2014-03-12 出光興産株式会社 スパッタリングターゲット及びそれからなる酸化物半導体薄膜
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5456332B2 (ja) * 2009-02-13 2014-03-26 株式会社リコー 縦型論理素子
US8927981B2 (en) * 2009-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5332882B2 (ja) 2009-04-30 2013-11-06 豊田合成株式会社 半導体発光素子
WO2011036999A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
KR20080093709A (ko) * 2007-04-18 2008-10-22 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
카미야, 노무라, 호소노, 「비정질 산화물 반도체의 물성과 디바이스 개발의 현상」, 고체 물리, 2009년 9월호, Vol.44 , pp.621-633

Also Published As

Publication number Publication date
JP2018011084A (ja) 2018-01-18
JP2012216791A (ja) 2012-11-08
US8686416B2 (en) 2014-04-01
US20120241735A1 (en) 2012-09-27
JP6223526B2 (ja) 2017-11-01
KR102091996B1 (ko) 2020-03-23
US8835921B2 (en) 2014-09-16
JP2017059838A (ja) 2017-03-23
TW201244079A (en) 2012-11-01
US9196690B2 (en) 2015-11-24
JP6389942B2 (ja) 2018-09-12
TWI515892B (zh) 2016-01-01
US20140374755A1 (en) 2014-12-25
US20140175438A1 (en) 2014-06-26
KR20120109350A (ko) 2012-10-08
TW201616648A (zh) 2016-05-01
TWI574401B (zh) 2017-03-11
KR101972758B1 (ko) 2019-04-29

Similar Documents

Publication Publication Date Title
KR102091996B1 (ko) 반도체 장치
US20210159345A1 (en) Oxide semiconductor film and semiconductor device
KR101932576B1 (ko) 반도체 장치 및 그 제작 방법
JP6005347B2 (ja) 半導体装置の作製方法
JP2019161244A (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant