JP6903857B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP6903857B2
JP6903857B2 JP2017110361A JP2017110361A JP6903857B2 JP 6903857 B2 JP6903857 B2 JP 6903857B2 JP 2017110361 A JP2017110361 A JP 2017110361A JP 2017110361 A JP2017110361 A JP 2017110361A JP 6903857 B2 JP6903857 B2 JP 6903857B2
Authority
JP
Japan
Prior art keywords
buffer layer
aln buffer
reflectance
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017110361A
Other languages
English (en)
Other versions
JP2018206928A (ja
Inventor
整 渡邊
整 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2017110361A priority Critical patent/JP6903857B2/ja
Priority to US15/982,125 priority patent/US10658251B2/en
Priority to CN201810547951.9A priority patent/CN108987264B/zh
Publication of JP2018206928A publication Critical patent/JP2018206928A/ja
Application granted granted Critical
Publication of JP6903857B2 publication Critical patent/JP6903857B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H01L21/2056—Epitaxial deposition of AIIIBV compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

本発明は、半導体基板の製造方法に関し、例えばＡｌＮバッファ層を含む半導体基板の製造方法に関する。
ＳｉＣ（炭化シリコン）基板上に、ＡｌＮ（窒化アルミニウム）層、ＧａＮ（窒化ガリウム）チャネル層、窒化物半導体からなる電子供給層を形成し、ＧａＮ系ＨＥＭＴ（High Electron Mobility Transistor）等のトランジスタ用の半導体基板を製造することが知られている（例えば特許文献１から３）。
特開２０１３−１２７６７号公報 特開２０１３−２５１３３０号公報 特開２００９−１９４００２号公報
ＧａＮ系ＨＥＭＴ等のトランジスタでは、ソース電極とドレイン電極との間に電圧を印加するとゲートバイアス電圧が一定であるにも係らずドレイン電流がドリフトする現象（以下ドリフト現象）がある。ドリフト現象のような不安定な現象を抑制することが求められている。
本発明の一実施形態は、不安定な現象を抑制できる半導体基板の製造方法を提供することを目的とする。
本発明の一実施形態は、ＳｉＣ基板の上面における３５０ｎｍ以上かつ７２０ｎｍ以下の波長を有する光に対する第１の反射率を測定する工程と、前記第１の反射率を測定した後、ＭＯＣＶＤ法を用い前記ＳｉＣ基板上にＡｌＮバッファ層の成長を開始する工程と、前記ＡｌＮバッファ層を成長する間に、前記ＡｌＮバッファ層における前記波長を有する光に対する第２の反射率を測定する工程と、前記第１の反射率に対する前記第２の反射率の比が所定範囲内か否か判定する工程と、前記比が前記所定範囲内と判定したとき、前記ＡｌＮバッファ層の成長を終了する工程と、を含む半導体基板の製造方法である。
本発明の一実施形態によれば、不安定な現象を抑制できる半導体基板の製造方法を提供することができる。
図１（ａ）は、ＧａＮ系ＨＥＭＴの断面図、図１（ｂ）は、実験に用いた素子の断面図である。 図２は、バルク電流に対するドリフト量ΔＩを示す図である。 図３（ａ）は、ＡｌＮバッファ層の膜厚に対するバルク電流を示す図、図３（ｂ）は、ＡｌＮバッファ層の成長温度に対するバルク電流を示す図である。 図４は、ＳｉＣ基板上に窒化物半導体層を成長したときの基板温度、ウエハ表面の反射率を示す図である。 図５は、ＡｌＮバッファ層の成長時間に対する反射率比Ｒを示す図である。 図６は、反射率比Ｒに対するＡｌＮバッファ層の膜厚を示す図である。 図７は、成長時間を１９３秒としたときの成長温度に対する反射率比Ｒを示す図である。 図８は、反射率比Ｒに対するバルク電流を示す図である。 図９は、実施例１に係る半導体基板の製造方法を示すフローチャートである。 図１０（ａ）から図１０（ｄ）は、実施例１に係る半導体基板および半導体装置の製造方法を示す断面図である。
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
（１）本願発明の一実施例は、ＳｉＣ基板の上面における３５０ｎｍ以上かつ７２０ｎｍ以下の波長を有する光に対する第１の反射率を測定する工程と、前記第１の反射率を測定した後、ＭＯＣＶＤ法を用い前記ＳｉＣ基板上にＡｌＮバッファ層の成長を開始する工程と、前記ＡｌＮバッファ層を成長する間に、前記ＡｌＮバッファ層における前記波長を有する光に対する第２の反射率を測定する工程と、前記第１の反射率に対する前記第２の反射率の比が所定範囲内か否か判定する工程と、前記比が前記所定範囲内と判定したとき、前記ＡｌＮバッファ層の成長を終了する工程と、を含む半導体基板の製造方法である。
これにより、ドリフト現象が抑制できる条件でＡｌＮバッファ層の膜厚を設定することができる。よって、ドリフト現象等の不安定な現象を抑制できる半導体基板の製造方法を提供することができる。
（２）前記波長は３９０ｎｍ以上かつ４２０ｎｍ以下であり、前記所定範囲は、前記比が０．９２以上かつ０．９３５以下の範囲であることが好ましい。これにより、不安定な現象をより抑制できる。
（３）前記第１の反射率は、前記ＳｉＣ基板の温度を前記ＡｌＮバッファ層の成長温度とした状態で測定することが好ましい。これにより、第１反射率を精度よく測定できる。
（４）前記ＡｌＮバッファ層の成長温度は１０９５℃以上かつ１１０５℃より低いことが好ましい。これにより、不安定な現象をより抑制できる。
（５）前記ＡｌＮバッファ層は、１２ｎｍより大きくかつ１４ｎｍ以下の膜厚で成長されることが好ましい。これにより、不安定な現象をより抑制できる。
［本願発明の実施形態の詳細］
本発明の実施形態にかかる半導体基板の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
［実験］
図１（ａ）は、ＧａＮ系ＨＥＭＴの断面図、図１（ｂ）は、実験に用いた素子の断面図である。図１（ａ）に示すように、ＧａＮ系ＨＥＭＴ１００では、ＳｉＣ基板１０上に窒化物半導体層２０が積層されている。窒化物半導体層２０は、ＳｉＣ基板１０側からＡｌＮバッファ層１２、ＧａＮチャネル層１４、ＡｌＧａＮ電子供給層１６およびＧａＮキャップ層１８である。ＧａＮチャネル層１４のＡｌＧａＮ電子供給層１６との界面付近には２次元電子ガス１５が形成される。窒化物半導体層２０上にソース電極２２、ドレイン電極２４およびゲート電極２６が設けられている。
以下の実験で用いた各層の膜厚等は以下である。ＡｌＮバッファ層１２の膜厚は１０ｎｍから１５ｎｍである。ＧａＮチャネル層１４の膜厚は６００ｎｍである。ＡｌＧａＮ電子供給層１６の膜厚は２４ｎｍである。Ａｌの組成比は０．２２である。ＧａＮキャップ層１８の膜厚は５ｎｍである。ＡｌＮバッファ層１２およびＧａＮチャネル層１４は、意図的に不純物を添加していない。ＡｌＧａＮ電子供給層１６およびＧａＮキャップ層１８はＳｉを添加したｎ型である。ソース電極２２およびドレイン電極２４は、ＧａＮキャップ層１８側から順にタンタル膜、アルミニウム膜およびタンタル膜である。ゲート電極２６は、ＧａＮキャップ層１８側からにニッケル膜、パラジウム膜および金膜である。
図１（ｂ）に示すように、実験素子１１０では、電極２２ａおよび２４ａはＧａＮ系ＨＥＭＴ１００のソース電極２２およびドレイン電極２４と同じ構造である。電極２２ａと２４ａとの間のＧａＮキャップ層１８およびＡｌＧａＮ電子供給層１６を除去している。ＧａＮキャップ層１８およびＡｌＧａＮ電子供給層１６が除去された領域では、ＧａＮチャネル層１４の上部は空乏化しており、２次元電子ガス１５は形成されない。電極２２ａに対し電極２４ａに電圧を印加すると矢印５８のようにＧａＮチャネル層１４内を電子が流れ電流（電流の向きは矢印５８の逆）となる。
ドレイン電流のドリフト現象は、図１（ａ）のＧａＮ系ＨＥＭＴ１００において、ドレイン電極２４にソース電極２２に対し電圧（ドレイン電圧）を印加すると、ドレイン電極２４とソース電極２２との間を流れる電流（ドレイン電流）が時間とともにドリフトする現象である。ドリフト現象の時定数は例えば数μ秒である。
ドリフト現象の大きさは、図１（ａ）のようなゲート電極２６、ドレイン電極２４およびソース電極２２を有するＧａＮ系ＨＥＭＴ１００を用いて評価される。一方、図１（ｂ）のような電極２２ａおよび２４ａのみを有する（ゲート電極を備えていない）実験素子１１０を用いて、電極２２ａと電極２４ａとの間のバルク電流を評価する。ＧａＮ系ＨＥＭＴ１００におけるソース電極２２とドレイン電極２４との間は５μｍ、フィンガの延伸方向（図１（ａ）の奥行き方向）の幅を１００μｍとした。また、実験素子１１０における電極２２ａと２４ａとの間隔Ｌを２μｍ、電極２２ａおよび２４ａのフィンガの延伸方向（図１（ｂ）の奥行方向）の幅を１００μｍとした。
窒化物半導体層２０はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用い成長した。表１は成長条件を表１に示す表である。
Figure 0006903857
表１において、ＴＭＡはトリメチルアルミニウム（Trimethyl Aluminum）、ＴＭＧはトリメチルガリウム（Trimethyl Gallium）、ＮＨ３はアンモニア、ＳｉＨ４はシランである。１Ｔｏｒｒ＝１３３．３Ｐａ、１ｓｃｃｍ＝１．６６７×１０−８ｍ３／ｓ、１ｓｌｍ＝１．６６７×１０−１１ｍ３／ｓである。
ドリフト現象を評価するためのドレイン−ソース間電流は、ドレイン電極２４にソース電極２２に対し５０Ｖを印加し測定した。ＧａＮ系ＨＥＭＴ１００におけるドレイン−ソース間電流は、ドレイン−ソース間がオンしていると考えればドレイン電流であり、オフしていると考えればリーク電流である。ドレイン電圧を印加してから十分な時間後の飽和した電流をＩｄｓ、ドレイン電圧を印加して１μ秒後の電流をＩ１とする。このとき、電流のドリフト量ΔＩ＝Ｉ１／Ｉｄｓ×１００［％］とした。ドリフト量ΔＩが１００％のときドレイン電圧を印加してから１μ秒後の電流が飽和した電流Ｉｄｓと同じことを示しており、このときドリフトは小さい。ドリフト量ΔＩが小さいと、電流のドリフトが大きいことを示している。ここで、ＧａＮ系ＨＥＭＴ１００を用い測定した電流のドリフトは、実験素子１１０の電極２２ａと２４ａとの間のバルク電極と相関があることがわかっている。
ＡｌＮバッファ層１２の膜厚および成長温度が様々なサンプルについて、実験素子１１０のバルク電流とＧａＮ系ＨＥＭＴ１００のドリフト量ΔＩとの相関を測定した。図２は、バルク電流に対するドリフト量ΔＩを示す図である。図２に示すように、バルク電流とドリフト量ΔＩには相関がある。バルク電流が大きくなるとドリフト量ΔＩが大きくなる。このように、実験素子１１０のバルク電流が大きいと電流のドリフトは小さくなる。よって、ＧａＮ系ＨＥＭＴ１００におけるドリフト現象も小さくなる。
ＧａＮ系ＨＥＭＴ１００におけるドレイン電流のドリフト現象のような不安定な現象は、ＧａＮチャネル層１４内のＡｌＮバッファ層１２付近の結晶性が影響していると考えられる。例えばＧａＮチャネル層１４の結晶性が悪いと、欠陥等にキャリアがトラップされドレイン電流のドリフト現象が生じると考えられる。ＧａＮチャネル層１４の結晶性はＡｌＮバッファ層１２の状態を反映していると考えられる。図１（ｂ）の実験素子１１０では、バルク電流はＧａＮチャネル層１４内のＡｌＮバッファ層１２付近を流れる。よって、バルク電流によりＧａＮチャネル層１４内のＡｌＮバッファ層１２付近の結晶性を判断することができると考えられる。図２より、バルク電流が小さいことは、ＧａＮチャネル層１４内のＡｌＮバッファ層１２付近の結晶性が良好でないことを示していると考えられる。
そこで、実験素子１１０におけるバルク電流をＧａＮチャネル層１４内のＡｌＮバッファ層１２付近の結晶性の指標として用いる。
まず、ＡｌＮバッファ層１２の膜厚を１２ｎｍから１４ｎｍまで、および成長温度を１０９５℃から１１０５℃まで変化させて作製した実験素子１１０を用いバルク電流を測定した。図３（ａ）は、ＡｌＮバッファ層の膜厚に対するバルク電流を示す図、図３（ｂ）は、ＡｌＮバッファ層の成長温度に対するバルク電流を示す図である。図３（ａ）では、成長温度ＴＡｌＮをＴＡｌＮ＝１１００℃とし、図３（ｂ）では膜厚ｔＡｌＮをｔＡｌＮ＝１３ｎｍとした。
図３（ａ）に示すように、ＡｌＮバッファ層１２の膜厚が薄くなると、バルク電流は大きくなる。図３（ｂ）に示すように、ＡｌＮバッファ層１２の成長温度が高くなるとバルク電流は大きくなる。この結果から、ＡｌＮバッファ層１２の膜厚が薄い、および成長温度が高いほどＧａＮチャネル層１４の結晶性がよくなると考えられる。この原因は明確ではないが、例えば、ＡｌＮバッファ層１２が厚いとＡｌＮバッファ層１２が島状に成長される。
例えば、ＡｌＮバッファ層１２が臨界膜厚（例えば４ｎｍ程度）を超えて厚くなると島状成長が顕著になる。このため、ＡｌＮバッファ層１２の膜厚が大きいと、島状成長が顕著な状態でＧａＮチャネル層１４を成長する。これにより、ＡｌＮバッファ層１２とＧａＮチャネル層１４との界面の格子不整合差が大きくなる。このため、ＧａＮチャネル層１４の結晶性が悪くなると考えられる。ただし、ＡｌＮバッファ層１２はＧａＮチャネル層１４を形成するためのバッファ層であり、ＡｌＮバッファ層１２が薄すぎるとＧａＮチャネル層１４が正常に成長されない。また、成長温度が高いとＡｌＮバッファ層１２が島状に成長されにくくＧａＮチャネル層１４の結晶性がよくなると考えられる。
ＧａＮチャネル層１４の結晶性のメカニズムは不明であるが、少なくともＡｌＮバッファ層１２の膜厚および成長温度をきわめて精密に調整することが重要である。ＡｌＮバッファ層１２の成長温度は、赤外線反射を利用したパイロメータを用いて容易に測定することができる。一方、ＡｌＮバッファ層１２の膜厚は１０ｎｍから２０ｎｍ程度と薄い。このため、Ｘ線測定または光学的な測定（分光器による測定等）を用いＡｌＮバッファ層１２の膜厚を測定することは困難である。ＴＥＭ（Transmission Electron Microscope）を用いれば薄いＡｌＮバッファ層１２の膜厚を測定できるが破壊検査となってしまう。このため、全てのウエハの成長に用いることはできない。このように、ＡｌＮバッファ層１２の膜厚を正確に制御できないと、バルク電流を制御できない。よって、ドリフト現象の小さいＧａＮ系ＨＥＭＴ１００を提供することができない。
発明者らは上記課題を解決するため、ＡｌＮバッファ層１２の成長中に、ウエハ表面の反射率をモニタすることを検討した。図４は、ＳｉＣ基板１０上に窒化物半導体層２０を成長したときの基板温度、ウエハ表面の反射率を示す図である。反射率は、波長が９５１．４ｎｍおよび４０４．６ｎｍの半導体レーザのレーザ光を用いて測定した。ＡｌＮバッファ層１２を成長する期間を破線で示した。図４内の実線の丸に示すように、ＡｌＮバッファ層１２を成長するときに、波長が９５１．４ｎｍの反射率はほとんど変化していない。一方、波長が４０４．６ｎｍの反射率はＡｌＮバッファ層１２の成長中に低下する。
この現象を粒子による散乱を用いて説明する。ＡｌＮバッファ層１２の島状の表面は粒子状と考えられる。このため、粒子による光散乱をモデルとする。粒子による散乱の散乱係数α（サイズパラメータ）は以下の式１による。
α＝πｄ／λ （式１）
ここで、ｄおよびλはそれぞれ粒子直径および波長である。散乱係数αが１より十分小さいとき、粒子による散乱はレイリー散乱となる。ＡｌＮバッファ層１２の膜厚は１０ｎｍ程度のため、粒子サイズも１０ｎｍ程度と考えられる。このため、波長が４０４．６ｎｍおよび９５１．４ｎｍではレイリー散乱となる。
レイリー散乱の散乱係数（散乱断面積）κｓは式２で表される。
κｓ＝（２π５／３）・ｎ・｛（ｍ２−１）／（ｍ２＋２）｝２・ｄ６／λ４ （式２）
ここで、ｄ、ｎおよびｍはそれぞれ粒子直径、粒子数および反射係数である。
式２のように、レイリー散乱係数は波長λの４乗に反比例する。つまり、波長が９５１．４ｎｍの光のレイリー散乱の散乱係数κｓは、波長が４０４．６ｎｍの光の約１／３０となる。このように、ＡｌＮバッファ層１２表面に島状の表面荒れが生じるとレイリー散乱が生じる。これにより、反射率が低下する。一方、波長が９５１．４ｎｍの光に対してはＡｌＮバッファ層１２表面に島状の表面荒れが生じてもレイリー散乱はほとんど生じない。このため、ＡｌＮバッファ層１２の表面が島状となっても反射率はほとんど変化しない。以上のように、波長が４０４．６ｎｍの光の反射率はＡｌＮバッファ層１２の表面状態を表していると考えられる。
そこで、波長が４０４．６ｎｍにおけるＡｌＮバッファ層１２の成長を開始する前の反射率をＲ０、ＡｌＮバッファ層１２の成長を終了した時点の反射率をＲ１とし、反射率比Ｒ＝Ｒ１／Ｒ０とした。
図５は、ＡｌＮバッファ層１２の成長時間に対する反射率比Ｒを示す図である。成長温度ＴＡｌＮはＴＡｌＮ＝１１００℃である。図５に示すように、成長時間が長くなると反射率比Ｒは小さくなる。これは、ＡｌＮバッファ層１２の成長にともない、ＡｌＮバッファ層１２の表面の島状の成長が強調されているためと考えられる。
図６は、反射率比Ｒに対するＡｌＮバッファ層の膜厚を示す図である。図６に示すように、反射率比ＲはＡｌＮバッファ層１２の膜厚と相関がある。図７は、成長時間を１９３秒としたときの成長温度に対する反射率比Ｒを示す図である。図７に示すように、成長温度が高いと反射率比Ｒは大きくなっている。成長温度が高いとＡｌＮバッファ層１２の表面の凹凸が小さくなるため反射率比Ｒが大きくなると考えられる。
図８は、反射率比Ｒに対するバルク電流を示す図である。ＡｌＮバッファ層１２の成長温度ＴＡｌＮをＴＡｌＮ＝１１００℃とし、膜厚の異なるサンプルについて、反射率比Ｒに対するバルク電流を示している。図８に示すように、ＡｌＮバッファ層１２の反射率比Ｒが大きくなるとバルク電流が大きくなる。
以上をまとめると、ＡｌＮバッファ層１２の膜厚が厚くなると、実験素子１１０におけるバルク電流が減少する。これは、ＧａＮチャネル層１４のＡｌＮバッファ層１２付近の結晶性が劣化しているためと考えられる。バルク電流が小さい半導体基板を用いＧａＮ系ＨＥＭＴ１００を形成すると、ＧａＮ系ＨＥＭＴ１００のドリフト現象が大きくなる。
そこで、ＡｌＮバッファ層１２の成長しているときの反射率に着目した。その結果、ＡｌＮバッファ層１２の成長時間にともない反射率が小さくなる。ＡｌＮバッファ層１２の成長を終了したときの反射率とバルク電流とに相関があることがわかった。
以上の知見に基づく実施例について以下に説明する。
図９は、実施例１に係る半導体基板の製造方法を示すフローチャートである。図１０（ａ）から図１０（ｄ）は、実施例１に係る半導体基板および半導体装置の製造方法を示す断面図である。図９および図１０（ａ）に示すように、ＳｉＣ基板１０を洗浄後、ＭＯＣＶＤ装置内のサセプタにＳｉＣ基板をセットする。キャリアガスとして窒素ガスを導入後ＳｉＣ基板１０の温度を設定温度まで上昇させる。この状態で、ＳｉＣ基板１０の表面の反射率Ｒ０を測定する（ステップＳ１０）。光照射装置５０が照射光５４をＳｉＣ基板１０の表面に照射し、検出器５２がＳｉＣ基板１０の表面に反射された反射光５６を検出する。反射光５６の強度から反射率Ｒ０を算出する。反射率Ｒ０は絶対的なものでなく相対的なものでもよい。
図９および図１０（ｂ）に示すように、ＭＯＣＶＤ法を用い、ＡｌＮバッファ層１２の成長を開始する（ステップＳ１２）。例えば表１の原料ガス（ＴＭＡおよびＮＨ３）を導入する。ＡｌＮバッファ層１２の成長を行っている状態で、ＡｌＮバッファ層１２の表面の反射率Ｒ１を測定する（ステップＳ１４）。例えば、検出器５２がＡｌＮバッファ層１２の表面に反射された反射光５６を検出する。反射光５６の強度から反射率Ｒ１を算出する。反射率比Ｒ＝Ｒ１／Ｒ０を算出し、反射率比Ｒが所定の範囲か否かを判定する（ステップＳ１６）。Ｎｏのとき、ＡｌＮバッファ層１２の成長を続けステップＳ１４に戻る。Ｙｅｓのとき、ＡｌＮバッファ層１２の成長を終了する（ステップＳ１８）。
図９および図１０（ｃ）に示すように、ＭＯＣＶＤ法を用い、ＡｌＮバッファ層１２上にＧａＮチャネル層１４からＧａＮキャップ層１８を形成する（ステップＳ２０）。これにより窒化物半導体層２０が形成される。以上により、半導体基板１０２が製造できる。
図１０（ｄ）に示すように、窒化物半導体層２０上に、ソース電極２２、ドレイン電極２４およびゲート電極２６を形成する。これにより、ＧａＮ系ＨＥＭＴ１００が製造できる。
実験では、波長が４０４．６ｎｍの反射率を用いたが、式２のレイリー散乱の散乱係数κｓがλの４乗に反比例することから、波長が短い光を用いて反射率を測定することが好ましい。例えば散乱係数κｓが４０４．６ｎｍ波長の光の１／１０まで許容できるのであれば、光の波長が７２０ｎｍ以下であればよい。散乱係数κｓが４０４．６ｎｍ波長の光の１／５、１／３および１／２まで許容できるのであれば、反射率を測定する光の波長は、それぞれ６００ｎｍ以下、５３０ｎｍ以下および４８０ｎｍ以下となる。
また、反射率を測定する光の波長が短いとレイリー散乱とはならない。また、６Ｈ結晶構造のＳｉＣのバンドギャップエネルギーは２．９３ｅＶである。これは４２３ｎｍの波長に相当する。反射率を測定する光の波長はＳｉＣ基板に対してレイリー散乱が得られるように、上記ＳｉＣのバンドギャップ波長よりは短く、かつ光の波長は３５０ｎｍ以上が好ましい。
実施例１によれば、図９のステップＳ１０のように、ＳｉＣ基板１０の上面における３５０ｎｍ以上かつ７２０ｎｍ以下の波長を有する光に対する反射率Ｒ０（第１の反射率）を測定する。ステップＳ１２のように、ＭＯＣＶＤ法を用いＳｉＣ基板１０上にＡｌＮバッファ層１２の成長を開始する。ステップＳ１４のように、ＡｌＮバッファ層１２を成長する間に、ＡｌＮバッファ層１２の反射率（第２の反射率）を測定する。ステップＳ１６のように、反射率Ｒ０に対する反射率Ｒ１の反射率比Ｒが所定範囲内か否か判定する。ステップＳ１８のように、反射率比Ｒが所定範囲内と判定したとき、ＡｌＮバッファ層１２の成長を終了する。ステップＳ２０のように、その後、ＡｌＮバッファ層１２上にＧａＮチャネル層１４を成長する。これにより、ドリフト現象が抑制できる条件でＡｌＮバッファ層１２の膜厚を設定することができる。
実施例１では、図８のように、波長が４０４．６ｎｍの光の反射率比Ｒが０．９２以上かつ０．９３５以下とすることによりバルク電流が０．１μＡから１μＡの範囲にすることができる。これにより、ＡｌＮバッファ層１２の膜厚が適切となり、ドリフト現象を抑制できる。
光の波長が変化すると反射率比Ｒが変化する。そこで、波長がどの程度変化すると反射率比Ｒが０．０１変化するか考察した。ＡｌＮバッファ層１２の成長にともない、反射されなくなる光はレイリー散乱により散乱されたと考えられる。このように考えると反射率比Ｒが０．９３程度のとき、レイリー散乱に起因して反射されない光の比率は１−０．９３＝０．０７である。よって、反射率比Ｒが０．０１変化するとき、レイリー散乱の強度は０．０７のうち０．０１変化している。つまりレイリー散乱の強度が約１４．３％変化する。式２からレイリー散乱の強度が波長の４乗に反比例すると、光の波長が４０４．６ｎｍに対し、レイリー散乱の強度が約１４．３％変化する光の波長の範囲は約３９０ｎｍ以上かつ約４２０ｎｍ以下の広い範囲に設定することができる。
一方、波長がどの程度変化すると反射率比Ｒが０．００３変化するか考察する。反射率比Ｒが０．９３程度のとき、レイリー散乱の強度は０．０７に対し０．００３変化している。つまりレイリー散乱の強度が約４．３％変化する。式２から光の波長が４０４．６ｎｍに対し、レイリー散乱の強度変化約４．３％を検知するためには、光の波長の範囲は約４００ｎｍ以上かつ約４１０ｎｍ以下の狭い範囲とすることとなる。
図８から、波長が４０４．６ｎｍの光の反射率比Ｒが０．９２以上かつ０．９３５以下とすることによりバルク電流を好ましい範囲とすることができる。光の反射率比Ｒが実質的に０．０１程度変化してもバルク電流を好ましい範囲とすることができるとすると、上記考察から反射率を測定する光の波長は３９０ｎｍ以上かつ４２０ｎｍ以下の範囲であればよい。反射率比Ｒの変化０．００３程度であってもバルク電流を好ましい範囲とすることができるとすると、すなわち、反射率比０．００３の変化を検知するには、光の波長は４００ｎｍ以上かつ４１０ｎｍ以下としなければならない。さらに、反射率を測定する光の波長を４０２ｎｍ以上かつ４０７ｎｍ以下とさらに狭く設定すれば、さらに微小な反射率比の変化を検知することができる。
以上のように、反射率を測定する光の波長が３９０ｎｍ以上かつ４２０ｎｍ以下のとき、ステップＳ１６の反射率の比Ｒの所定範囲を０．９２以上かつ０．９３５以下とする。これにより、図８のように、バルク電流を０．１μＡから１μＡとすることができる。よって、図２のようにドリフト現象を抑制できる。反射率を測定する光の波長は、４００ｎｍ以上かつ４１０ｎｍ以下がより好ましい。反射率の比は０．９２５以上かつ０．９３３以下がより好ましい。
バルク電流の観点から、反射率比Ｒは下限値のみを設定すればよいとも考えられる。しかしながら、ＡｌＮバッファ層１２の膜厚が薄いと、ＧａＮチャネル層１４のバッファ層として機能せず、ＧａＮチャネル層１４が正常に成長されない。よって、反射率比Ｒの上限値も設定する。
ステップＳ１０における反射率Ｒ０の測定は、ＭＯＣＶＤ装置内において、ＳｉＣ基板１０の温度をＡｌＮバッファ層１２の成長温度とした状態で測定することが好ましい。これにより、反射率Ｒ０をより正確に測定できる。反射率Ｒ０の測定は、キャリアガスを導入した状態で測定することがより好ましい。
図１０（ａ）および図１０（ｂ）における光照射装置５０はレーザ装置であり、照射光５４はレーザ光であることが好ましい。これにより、反射光５６の強度を大きくできる。また、光照射装置５０は半導体レーザ装置であることが好ましい。ＡｌＮバッファ層１２の成長温度は１０９５℃以上かつ１１０５℃より低いことが好ましく、１０９７℃以上かつ１１０３℃以下であることがより好ましい。これにより、ドリフト現象を抑制できる。
ＡｌＮバッファ層１２の膜厚は１２ｎｍより大きくかつ１４ｍ以下が好ましく、１２．５ｎｍ以上かつ１３．５ｎｍ以下がより好ましい。
ＭＯＣＶＤ法を用い、ＧａＮチャネル層１４上に窒化物半導体からなる電子供給層１６を形成する工程を含むことが好ましい。これにより、ＧａＮ系ＨＥＭＴ用の半導体基板１０２を製造できる。電子供給層１６としては、例えばＡｌＧａＮまたはＡｌＩｎＮを用いることができる。ＧａＮキャップ層１８は設けられていてもよいが設けられていなくてもよい。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などである。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ ＳｉＣ基板
１２ ＡｌＮバッファ層
１４ ＧａＮチャネル層
１６ 電子供給層
１８ ＧａＮキャップ層
２０ 窒化物半導体層
２２ ソース電極
２４ ドレイン電極
２６ ゲート電極
５０ 光照射装置
５２ 検出器
５４ 照射光
５６ 反射光

Claims (4)

  1. ＳｉＣ基板の上面における３９０ｎｍ以上かつ４２０ｎｍ以下の波長を有する光に対する第１の反射率を測定する工程と、
    前記第１の反射率を測定した後、ＭＯＣＶＤ法を用い前記ＳｉＣ基板上にＡｌＮバッファ層の成長を開始する工程と、
    前記ＡｌＮバッファ層を成長する間に、前記ＡｌＮバッファ層における前記波長を有する光に対する第２の反射率を測定する工程と、
    前記第１の反射率に対する前記第２の反射率の比が０．９２以上かつ０．９３５以下の所定範囲内か否か判定する工程と、
    前記比が前記所定範囲内と判定したとき、前記ＡｌＮバッファ層の成長を終了する工程と、
    を含む半導体基板の製造方法。
  2. 前記第１の反射率は、前記ＳｉＣ基板の温度を前記ＡｌＮバッファ層の成長温度とした状態で測定する請求項１記載の半導体基板の製造方法。
  3. 前記ＡｌＮバッファ層の成長温度は１０９５℃以上かつ１１０５℃より低い請求項１または２記載の半導体基板の製造方法。
  4. 前記ＡｌＮバッファ層は、１２ｎｍより大きくかつ１４ｎｍ以下の膜厚で成長される、請求項１から３のいずれか一項記載の半導体基板の製造方法。
JP2017110361A 2017-06-02 2017-06-02 半導体基板の製造方法 Active JP6903857B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017110361A JP6903857B2 (ja) 2017-06-02 2017-06-02 半導体基板の製造方法
US15/982,125 US10658251B2 (en) 2017-06-02 2018-05-17 Process of forming semiconductor substrate by use of normalized reflectivity
CN201810547951.9A CN108987264B (zh) 2017-06-02 2018-05-31 半导体衬底的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017110361A JP6903857B2 (ja) 2017-06-02 2017-06-02 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018206928A JP2018206928A (ja) 2018-12-27
JP6903857B2 true JP6903857B2 (ja) 2021-07-14

Family

ID=64459999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017110361A Active JP6903857B2 (ja) 2017-06-02 2017-06-02 半導体基板の製造方法

Country Status (3)

Country Link
US (1) US10658251B2 (ja)
JP (1) JP6903857B2 (ja)
CN (1) CN108987264B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202146678A (zh) * 2020-04-14 2021-12-16 學校法人關西學院 氮化鋁基板的製造方法、氮化鋁基板以及朝氮化鋁成長層的差排導入的抑制方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5979423A (en) * 1998-05-29 1999-11-09 Ford Global Technologies, Inc. Fiber-optic gas composition sensor for exhaust gases
KR100315599B1 (ko) * 1998-11-19 2002-02-19 오길록 실시간레이저반사율측정장치를이용한표면방출형레이저용에피택시성장시스템및그를이용한표면방출형레이저제조방법
EP1259978A2 (de) * 2000-03-02 2002-11-27 Aixtron AG VERFAHREN UND VORRICHTUNG ZUR HERSTELLUNG VON GRUPPE-III-N, GRUP PE-III-V-N UND METALL-STICKSTOFF-BAUELEMENTSTRUKTUREN AUF Si-SUBSTRATEN
US6563578B2 (en) * 2001-04-02 2003-05-13 Advanced Micro Devices, Inc. In-situ thickness measurement for use in semiconductor processing
JP3876787B2 (ja) * 2002-07-31 2007-02-07 住友電気工業株式会社 膜成長方法、膜厚測定方法及びエピタキシャル基板
JP2006016660A (ja) * 2004-07-01 2006-01-19 Showa Shinku:Kk 有機薄膜形成装置および方法
CN101035933A (zh) * 2004-08-06 2007-09-12 三菱化学株式会社 含有Ga的氮化物半导体单晶、其制造方法以及使用该结晶的基片和器件
EP1842940A1 (en) * 2006-04-06 2007-10-10 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a group III nitride material on a silicon substrate
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
US20080124453A1 (en) * 2006-11-28 2008-05-29 Applied Matrials, Inc. In-situ detection of gas-phase particle formation in nitride film deposition
KR20100106608A (ko) * 2008-01-31 2010-10-01 어플라이드 머티어리얼스, 인코포레이티드 폐쇄 회로 ｍｏｃｖｄ 증착 제어
JP2009194002A (ja) 2008-02-12 2009-08-27 Oki Electric Ind Co Ltd Ｉｉｉ族窒化物半導体高電子移動度トランジスタ及びその製造方法
US8080466B2 (en) * 2009-08-10 2011-12-20 Applied Materials, Inc. Method for growth of nitrogen face (N-face) polarity compound nitride semiconductor device with integrated processing system
JP5319810B2 (ja) * 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
JP6003238B2 (ja) 2012-05-30 2016-10-05 住友電気工業株式会社 半導体装置
JP5465295B2 (ja) 2012-08-31 2014-04-09 富士通株式会社 化合物半導体装置、およびその製造方法
SG10201705301QA (en) * 2012-12-26 2017-07-28 Agency Science Tech & Res A semiconductor device for high-power applications
JP6068323B2 (ja) * 2013-12-05 2017-01-25 日本電信電話株式会社 化合物半導体の成長方法
KR20160108555A (ko) * 2014-01-21 2016-09-19 어플라이드 머티어리얼스, 인코포레이티드 임의의 기판 상의 막 두께의 측정
JP2018206786A (ja) * 2015-11-05 2018-12-27 シャープ株式会社 窒化物半導体、窒化物半導体の製造方法、および電子デバイス

Also Published As

Publication number Publication date
US10658251B2 (en) 2020-05-19
JP2018206928A (ja) 2018-12-27
CN108987264A (zh) 2018-12-11
CN108987264B (zh) 2023-11-03
US20180350700A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
KR102140789B1 (ko) 결정 품질 평가장치, 및 그것을 포함한 반도체 발광소자의 제조 장치 및 제조 방법
US7365374B2 (en) Gallium nitride material structures including substrates and methods associated with the same
JP5708556B2 (ja) Ｉｉｉ族窒化物半導体素子及び窒化ガリウムエピタキシャル基板
CN106030834B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
Tamariz et al. AlN grown on Si (1 1 1) by ammonia-molecular beam epitaxy in the 900–1200° C temperature range
TWI570260B (zh) 矽晶圓
US20130161794A1 (en) Internally reformed substrate for epitaxial growth, internally reformed substrate with multilayer film, semiconductor device, bulk semiconductor substrate, and manufacturing methods therefor
US20060160345A1 (en) Innovative growth method to achieve high quality III-nitride layers for wide band gap optoelectronic and electronic devices
TW201732067A (zh) 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法
US10297526B2 (en) Compound semiconductor device structures comprising polycrystalline CVD diamond
Smith et al. Determination of Ga auto-incorporation in nominal InAlN epilayers grown by MOCVD
Naresh-Kumar et al. Determining GaN nanowire polarity and its influence on light emission in the scanning electron microscope
CN110042471B (zh) 氮化镓衬底
JP6903857B2 (ja) 半導体基板の製造方法
US9196480B2 (en) Method for treating group III nitride substrate and method for manufacturing epitaxial substrate
US20200091016A1 (en) Manufacturing method and inspection method of group-iii nitride laminate, and group-iii nitride laminate
Wośko et al. Comparison of electrical, optical and structural properties of epitaxially grown HEMT's type AlGaN/AlN/GaN heterostructures on Al2O3, Si and SiC substrates
JP5837465B2 (ja) 窒化物半導体電界効果トランジスタの評価方法
Wośko Optimisation of LT-GaN nucleation layer growth conditions for the improvement of electrical and optical parameters of GaN layers
JP6030733B2 (ja) トランジスタ用窒化物半導体エピタキシャルウエハ及び窒化物半導体電界効果トランジスタ
Flynn et al. Effects of phosphoric acid on the surface morphology and reflectance of AlN grown by MBE under Al-rich conditions
JP6087414B2 (ja) トランジスタ用窒化物半導体エピタキシャルウエハの製造方法
JP5898347B2 (ja) 発光素子の製造方法
Cho GaN Based Heterostructure Growth and Application to Electronic Devices and Gas Sensors.
JP2018160545A (ja) 半導体基板およびその製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20200221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210602

R150 Certificate of patent or registration of utility model

Ref document number: 6903857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150