JP2018206786A - 窒化物半導体、窒化物半導体の製造方法、および電子デバイス - Google Patents

窒化物半導体、窒化物半導体の製造方法、および電子デバイス Download PDF

Info

Publication number
JP2018206786A
JP2018206786A JP2015217625A JP2015217625A JP2018206786A JP 2018206786 A JP2018206786 A JP 2018206786A JP 2015217625 A JP2015217625 A JP 2015217625A JP 2015217625 A JP2015217625 A JP 2015217625A JP 2018206786 A JP2018206786 A JP 2018206786A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
barrier layer
layer
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015217625A
Other languages
English (en)
Inventor
陽介 藤重
Yosuke Fujishige
陽介 藤重
淳 小河
Atsushi Ogawa
淳 小河
学 遠崎
Manabu Tozaki
学 遠崎
舞 岡崎
Mai Okazaki
舞 岡崎
多賀雄 木下
Takao Kinoshita
多賀雄 木下
大輔 本田
Daisuke Honda
大輔 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015217625A priority Critical patent/JP2018206786A/ja
Priority to PCT/JP2016/068881 priority patent/WO2017077734A1/ja
Publication of JP2018206786A publication Critical patent/JP2018206786A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

【課題】ヘテロ接合を含む窒化物半導体であって、２次元電子ガス（２ＤＥＧ）の濃度および移動度を高めものを提供する。
【解決手段】基板１０１上に、少なくともバッファ層１０５、１０６と、ＧａＮからなるチャネル層１０８と、チャネル層１０８とヘテロ接合をなす障壁層１０９とがこの順に積層された積層構造を備える。障壁層１０９は、Ａｌ（α）Ｉｎ（β）Ｇａ（1−α−β）Ａｓ（γ）Ｐ（δ）Ｎ（１−γ−δ）（ただし、０≦α≦１、０≦β≦１、α＋β≦１、０≦γ＜１、０≦δ＜１、γ＋δ＜１である。）からなる。障壁層１０９のうち基板１０１から遠い部分１０９ｂのＡｌ組成が基板１０１に近い部分１０９ａのＡｌ組成よりも高い。
【選択図】図１

Description

この発明は窒化物半導体に関し、より詳しくは、ヘテロ接合を含む窒化物半導体に関する。
また、この発明は、そのような窒化物半導体を製造する窒化物半導体の製造方法に関する。
また、この発明は、そのような窒化物半導体を備えた電子デバイスに関する。
従来、この種の電子デバイスとしては、例えば特許文献１（ＵＳ ６８４９８８２ Ｂ２）に開示されているように、ＡｌＧａＮ層とＧａＮ層からなるヘテロ接合を含む窒化物半導体を備えた高電子移動度トランジスタ（High Electron Mobility Transistor：以下「ＨＥＭＴ」という。）が知られている。
一般的なＨＥＭＴは、サファイアやＳｉなどの基板の上に形成されたバッファ層と、ＧａＮチャネル層と、このＧａＮチャネル層の上に形成され、このＧａＮチャネル層とヘテロ接合をなすＡｌＧａＮ障壁層と、ＡｌＧａＮ障壁層の上方に形成されたゲート電極と、このゲート電極の両側に形成され、上記ヘテロ接合の界面に形成された２次元電子ガス（２ Dimensional Electron Gas：以下、適宜「２ＤＥＧ」と略称する。）とオーミック接触するソース電極及びドレイン電極とを備えている。
このように、電子デバイス用の窒化物半導体の場合、一般に、チャネル層の材料としてはＧａＮ、障壁層の材料としてはＡｌＧａＮが用いられる。ＡｌＧａＮ層とＧａＮ層からなるヘテロ接合では、ＧａＮ結晶内部にｃ軸方向に沿って自発分極が生じる。さらに、ｃ軸方向にＧａＮよりも格子定数の小さいＡｌＧａＮ層を成長させると、ＡｌＧａＮ層に引っ張り応力が生じ、ＡｌＧａＮ層内にピエゾ分極が発生する。これら２つの分極効果により、ＡｌＧａＮ／ＧａＮヘテロ接合界面には正の固定電荷が生じる。この固定電荷により、ＡｌＧａＮ／ＧａＮ界面のＧａＮ側には高濃度の２ＤＥＧが形成される。ＡｌＧａＮ障壁層とＧａＮチャネル層との間には、２ＤＥＧの移動度を向上させるため、ＡｌＮスペーサ層が挿入されたり、障壁層の表面に障壁層の酸化防止のためのキャップＧａＮが形成されたりする場合もある。
また、窒化物半導体の結晶成長には、分子線エピタキシ（以下「ＭＢＥ」という。）法、有機金属気相成長法（以下「ＭＯＣＶＤ」という。）等があるが、窒化物半導体を備えたデバイスを量産する場合、温度制御、ウエハ面内均一性、メンテナンス性に優れたＭＯＣＶＤを使用することが多い。
米国特許第６８４９８８２号明細書（ＵＳ ６８４９８８２ Ｂ２）
ＨＥＭＴのような電子デバイスでは、性能向上のために、２ＤＥＧの濃度および移動度を高めることが求められている。
ここで、特許文献１には、ＡｌＧａＮ障壁層の下にＡｌＮスペーサ層を挿入したり、ＡｌＧａＮ障壁層のうち基板に近い部分のＡｌ組成が基板から遠い部分のＡｌ組成より高くなるように層を設計して、キャリアの散乱を抑制し、２ＤＥＧの移動度を改善する仕方が提示されている。
しかしながら、ＡｌＧａＮ障壁層の下にＡｌＮスペーサ層を挿入すると、ＡｌＮスペーサ層とその上に成長する障壁層との間の格子定数の差異から、ＡｌＧａＮ障壁層が３次元的に成長する場合がある。その場合、ＡｌＧａＮ障壁層とＧａＮチャネル層との間の歪が緩和されて、充分な２ＤＥＧ濃度が発生しないという問題が生ずる。
そこで、この発明の課題は、ヘテロ接合を含む窒化物半導体であって、２ＤＥＧの濃度および移動度を高め得るものを提供することにある。
また、この発明の課題は、そのような窒化物半導体を製造する窒化物半導体の製造方法であって、２ＤＥＧ濃度を高め、さらに２ＤＥＧ濃度のウエハ面内分布を改善できるものを提供することにある。
また、この発明は、そのような窒化物半導体を備えた電子デバイスを提供することにある。
上記課題を解決するため、この発明の窒化物半導体は、
基板上に、少なくともバッファ層と、ＧａＮからなるチャネル層と、このチャネル層とヘテロ接合をなす障壁層とがこの順に積層された積層構造を備え、
上記障壁層は、Ａｌ（α）Ｉｎ（β）Ｇａ（1−α−β）Ａｓ（γ）Ｐ（δ）Ｎ（１−γ−δ）（ただし、０≦α≦１、０≦β≦１、α＋β≦１、０≦γ＜１、０≦δ＜１、γ＋δ＜１である。）からなり、
上記障壁層のうち上記基板から遠い部分のＡｌ組成が上記基板に近い部分のＡｌ組成よりも高いことを特徴とする。
仮にＧａＮチャネル層の上にＡｌＮやＡｌ組成が高いＡｌＧａＮを直接成長させれば、これらの層（ＡｌＮやＡｌ組成が高いＡｌＧａＮ）とＧａＮチャネル層との間の格子定数差が過度に大きくなる。また、仮に障壁層のうち上記基板から遠い部分のＡｌ組成が上記基板に近い部分のＡｌ組成よりも低ければ、障壁層の結晶成長中、基板に近い部分（下地側の部分）の格子定数が基板から遠い部分の格子定数よりも小さくなる。これにより、初期成長が３次元的な島状になり、逆に歪が緩和されて、２次元ガス濃度が低下したり、散乱により２ＤＥＧ移動度が低下することが推定される。または、障壁層の結晶成長中、障壁層のうち下地側の部分（基板に近い部分）の格子定数がその上に成長される部分（基板から遠い部分）の格子定数よりも小さい場合、不純物、特にＣ（炭素）の取り込みが大きくなる可能性が考えられる。この原因は不明だが、１０００℃付近の成長温度でのＡｌＧａＮ系の結晶成長については、その傾向が見られる。
そこで、この発明の窒化物半導体では、上記障壁層は、Ａｌ（α）Ｉｎ（β）Ｇａ（1−α−β）Ａｓ（γ）Ｐ（δ）Ｎ（１−γ−δ）（ただし、０≦α≦１、０≦β≦１、α＋β≦１、０≦γ＜１、０≦δ＜１、γ＋δ＜１である。）からなり、上記障壁層のうち上記基板から遠い部分のＡｌ組成が上記基板に近い部分のＡｌ組成よりも高い。これにより、障壁層とＧａＮチャネル層との間の格子定数差が適度に大きくなるとともに、障壁層のうち上記基板に近い部分（下地側の部分）の格子定数が上記基板から遠い部分の格子定数よりも大きくなる。これにより、障壁層とチャネル層との間の歪を維持して、障壁層の下部、つまりチャネル層の上部での島状成長を抑制できる。この結果、２ＤＥＧ濃度を高めることができる。また、障壁層とチャネル層との間の界面の平坦化を保って、２ＤＥＧ移動度を高めることができる。これにより、この窒化物半導体を備えた電子デバイスの特性を向上させることができる。
また、この発明の窒化物半導体では、上記障壁層の組成に関して、ＡｌのサイトにＩｎを入れ、ＮのサイトにＡｓもしくはＰ等を入れることにより、格子定数が調整することが可能となる。知られているように、Ａｌ、Ｇａ、Ｉｎの原子半径はそれぞれ１．１８Å、１．３６Å、１．５６Åであり、Ｎ、Ｐ、Ａｓの原子半径はそれぞれ０．５６Å、０．９８Å、１．１４Åである。したがって、Ａｌ、Ｇａ、ＩｎおよびＮ、Ｐ、Ａｓの比率を調整することによって、格子定数を調整することが可能となる。これにより、上述の島状成長を抑制しつつ、さらに障壁層とチャネル層との間の歪を保った状態で、エピタキシャル成長することが可能となる。したがって、この発明の窒化物半導体は、エピタキシャル成長によって、安定して作製され得る。
一実施形態の窒化物半導体では、上記積層構造内で、上記障壁層および上記積層の方向に関して上記障壁層に隣接した２００ｎｍ以内の隣接領域で、Ｃ濃度が１．０×１０１８ｃｍ−３以下であることを特徴とする。
この一実施形態の窒化物半導体では、上記積層構造内で、上記障壁層および上記積層の方向に関して上記障壁層に隣接した２００ｎｍ以内の隣接領域で、Ｃ（炭素）濃度が１．０×１０１８ｃｍ−３以下である。つまり、２ＤＥＧ発生領域において、ドナートラップとして機能する可能性が高いＣ等の不純物が少ない状態が生まれる。この結果、２ＤＥＧ濃度の低下をより確実に避けることができる。これにより、この窒化物半導体を備えた電子デバイスの特性を向上させることができる。
一実施形態の窒化物半導体では、上記積層構造内で、上記障壁層および上記積層の方向に関して上記障壁層に隣接した２００ｎｍ以内の隣接領域を除いた領域に、Ｃ濃度が１．０×１０１９ｃｍ−３以上であるＣ添加層が含まれていることを特徴とする窒化物半導体。
この一実施形態の窒化物半導体では、上記積層構造内に、Ｃ濃度が１．０×１０１９ｃｍ−３以上であるＣ添加層が含まれている。このＣ添加層が存在するのは、上記障壁層および上記積層の方向に関して上記障壁層に隣接した２００ｎｍ以内の隣接領域を除いた領域である。これにより、この窒化物半導体を備えた電子デバイスの特性を向上させることができる。特に、電子デバイスの縦方向（上記積層の方向）の耐圧を向上させることができる。
一実施形態の窒化物半導体では、上記積層構造内で、上記積層の方向に関して上記障壁層よりも上記基板に近い領域に関して、（０００２）面よるＸ線回折の半値全幅が８００ａｒｃｓｅｃ以下であることを特徴とする。
この一実施形態の窒化物半導体では、上記積層構造内で、上記積層の方向に関して上記障壁層よりも上記基板に近い領域に関して、（０００２）面よるＸ線回折の半値全幅が８００ａｒｃｓｅｃ以下である。つまり、ＧａＮからなるチャネル層等の結晶性が良好であり、転位が少ない。この結果、障壁層の転位も抑えられて、転位が起源となる電子のトラップサイト等が少なくなる。これにより、この窒化物半導体を備えた電子デバイスの特性を向上させることができる。
この発明の窒化物半導体の製造方法は、上記窒化物半導体を製造する窒化物半導体の製造方法であって、
上記基板上に、少なくとも上記バッファ層と、上記チャネル層と、上記障壁層とを順次結晶成長させて積層し、
上記チャネル層の結晶成長時に、上記基板の温度を９５０℃以上、１０７０℃以下の第１の温度に設定し、
上記障壁層の結晶成長時に、上記基板の温度を９８０℃以上、１０７０℃以下の第２の温度に設定することを特徴とする。
この発明の窒化物半導体の製造方法では、上記チャネル層の結晶成長時に、上記基板の温度を９５０℃以上、１０７０℃以下の第１の温度に設定し、また、上記障壁層の結晶成長時に、上記基板の温度を９８０℃以上、１０７０℃以下の第２の温度に設定している。つまり、上記チャネル層、上記障壁層の成長温度を比較的高温に設定している。これにより、結晶成長中の結晶表面の原子、前駆体の吸着、離脱、及び成長表面の原子の移動（マイグレーション）のバランスが良好となり、成長表面の凹凸が抑制される。この結果、製造された窒化物半導体において、２ＤＥＧ濃度を高め、さらに２ＤＥＧ濃度のウエハ面内分布を改善することができる。
この発明の電子デバイスは、上記窒化物半導体を備えたことを特徴とする。
上述の窒化物半導体では、障壁層とチャネル層との間の歪を維持して、障壁層の下部、つまりチャネル層の上部での島状成長を抑制できる。したがって、２ＤＥＧ濃度を高めることができる。また、障壁層とチャネル層との間の界面の平坦化を保って、２ＤＥＧ移動度を高めることができる。したがって、この発明の電子デバイスでは、特性を向上させることができる。また、この電子デバイスは、安定して歩留良く製造され得る。
以上より明らかなように、この発明の窒化物半導体によれば、２ＤＥＧの濃度および移動度を高めることができる。
また、この発明の窒化物半導体の製造方法によれば、製造された窒化物半導体の２ＤＥＧ濃度を高め、さらに２ＤＥＧ濃度のウエハ面内分布を改善することができる。
また、この発明の電子デバイスによれば、特性を向上させることができる。また、この電子デバイスは、安定して歩留良く製造され得る。
この発明の一実施形態の窒化物半導体の断面構造を示す図である。 図１の窒化物半導体を備えた電子デバイスとしてのＨＥＭＴの断面構造を示す図である。 第１比較例としての窒化物半導体の断面構造を示す図である。 第２比較例としての窒化物半導体の断面構造を示す図である。
以下、この発明の実施の形態を、図面を参照しながら詳細に説明する。
（第１実施形態）
図１は、この発明の一実施形態の窒化物半導体の断面構造を示している。
この窒化物半導体は、Ｂ（ボロン）ドープされたＳｉ基板１０１上に、ＡｌＮからなる厚さ１００ｎｍのＡｌＮ初期成長層１０２と、ＡｌＧａＮバッファ層１０５と、多層膜バッファ層１０６と、Ｃ（炭素）が添加された厚さ６００ｎｍの耐圧ＧａＮ層１０７と、厚さ１０００ｎｍのＧａＮチャネル層１０８と、厚さ２０ｎｍの障壁層１０９と、厚さ１ｎｍのＧａＮキャップ層１１０とが、この順に積層された積層構造を備えている。ＡｌＧａＮバッファ層１０５では、厚さ２００ｎｍのＡｌ０．７Ｇａ０．３Ｎ層１０３と、厚さ４００ｎｍのＡｌ０．４Ｇａ０．６Ｎ層１０４とが、この順に積層されている。多層膜バッファ層１０６では、ＡｌＮ（厚さ３ｎｍ）／Ａｌ０．８Ｇａ０．２Ｎ（厚さ５ｎｍ）／ＡｌＮ（厚さ３ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（厚さ２５ｎｍ）が、６０回繰り返し積層されている。
耐圧ＧａＮ層１０７のＣ濃度は、１．０×１０１９ｃｍ−３以上、この例では２．０×１０１９ｃｍ−３に設定されている。
障壁層１０９は、この例ではＡｌ（α）Ｇａ（1−α）Ｎ（ただし、０≦α≦１である。）からなる。積層方向に関して、障壁層１０９のうちＳｉ基板１０１から遠い部分１０９ｂのＡｌ組成（この例では、α＝０．２０）がＳｉ基板１０１に近い部分１０９ａのＡｌ組成（この例では、α＝０．１８）よりも高くなっている。この例では、障壁層１０９のＡｌ組成は、積層方向に関して、α＝０．１８からα＝０．２０へリニアに変化している。
Ａｌ（α）Ｇａ（1−α）Ｎからなる障壁層１０９とＧａＮからなるチャネル層１０８とは、ヘテロ接合を構成している。障壁層１０９とチャネル層１０８とが構成するヘテロ接合のチャネル層１０８側の領域（後述の隣接領域１９０ａ）に、図示しない２次元電子ガス（２ＤＥＧ）が形成されている。
なお、上記積層構造をなす各層の膜厚、組成は、上に記載された数値に限定されるわけではなく、ウエハの反り調整等に応じて変化させることが可能である。
図１の窒化物半導体は、例えば次の製造方法によって製造される。
先ず、Ｓｉ基板１０１の表面酸化膜（自然酸化膜）を、フッ酸系のエッチャントで除去する。続いて、そのＳｉ基板１０１を有機金属気相成長（ＭＯＣＶＤ）装置にセットする。Ｓｉ基板１０１の温度（以下「基板温度」という。）を１１００℃に設定し、ＭＯＣＶＤ装置のチャンバ圧力を１３．３ｋＰａに設定して、Ｓｉ基板１０１の表面のクリーニングを行う。次に、基板温度・チャンバ圧力を一定とし、チャンバ内にアンモニアＮＨ３を流すことによって、Ｓｉ基板１０１の表面を窒化する。続いて、ＡｌＮ初期成長層１０２を２００ｎｍを成長させる。続いて、基板温度を１１５０℃に設定して、厚さ２００ｎｍのＡｌ０．７Ｇａ０．３Ｎ層１０３と、厚さ４００ｎｍのＡｌ０．４Ｇａ０．６Ｎ層１０４とを成長させて、ＡｌＧａＮバッファ層１０５を形成する。続いて、ＡｌＮ（厚さ３ｎｍ）／Ａｌ０．８Ｇａ０．２Ｎ（厚さ５ｎｍ）／ＡｌＮ（厚さ３ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（厚さ２５ｎｍ）を６０回繰り返し成長させて、多層膜バッファ層１０６を形成する。
続いて、基板温度を９１２℃に設定して、Ｃ（炭素）が１．０×１０１９ｃｍ−３以上の濃度、この例では２．０×１０１９ｃｍ−３の濃度で添加されたＣ添加層としての厚さ６００ｎｍの耐圧ＧａＮ層１０７を成長させる。
続いて、基板温度を９５０℃以上、１０７０℃以下の第１の温度（この例では、９８８℃）に設定して、厚さ１０００ｎｍのＧａＮチャネル層１０８を成長させる。
続いて、この例では、基板温度を９８０℃以上、１０７０℃以下の第２の温度（この例では、１０１３℃）に設定して、Ａｌ（α）Ｇａ（1−α）Ｎからなる障壁層１０９を成長させる。ここで、ＭＯＣＶＤの原料ガスであるＴＭＡ（トリメチルアルミニウム）とＴＭＧ（トリメチルガリウム）の流量を可変して調整することによって、障壁層１０９のＡｌ組成（α）を、成長方向（積層方向）に関して、α＝０．１８からα＝０．２０へリニアに変化させた。
この後、Ａｌ（α）Ｇａ（1−α）Ｎ障壁層１０９の上に、厚さ１ｎｍのＧａＮキャップ層１１０を成長させる。
（第２実施形態）
図２は、図１の窒化物半導体を備えたこの発明の一実施形態の電子デバイスとしての高電子移動度トランジスタ（ＨＥＭＴ）の断面構造を示している。なお、図２において、図１中の構成要素と同じ構成要素には同じ符号を付している。
この電界効果トランジスタは、図１の窒化物半導体（構成要素１０１〜１１０を含む。）上に、追加の構成要素２３５〜２４１、および、２１２〜２１４を備えている。すなわち、図１の窒化物半導体上に、略全域に堆積された第１窒化膜２３５と、ゲート電極形成のために第１窒化膜２３５に形成された開口部２３６と、第１窒化膜２３５上に堆積されゲート絶縁膜としてパターン加工された第２窒化膜２３７と、この第２窒化膜２３７上に形成されたゲート電極２３８と、ゲート電極２３８の両側に離間した箇所に第１窒化膜２３５を貫通して形成されたオーミックコンタクト部２３９，２３９と、それらのオーミックコンタクト部２３９，２３９にそれぞれ形成されたソースオーミック電極２４０、ドレインオーミック電極２４１とを備えている。さらに、それらの上に、略全域に堆積された第１酸化膜２１２と、第１酸化膜２１２を貫通してソースオーミック電極２４０、ドレインオーミック電極２４１にそれぞれ導通するように形成されたソース配線電極２１３、ドレイン配線電極２１４を備えている。
上記ソースオーミック電極２４０およびドレインオーミック電極２４１は、Ｔｉ／Ａｌ合金からなるオーミック電極であり、障壁層１０９とチャネル層１０８とのヘテロ接合界面に沿って形成される２ＤＥＧ（図示せず）とそれぞれオーミック接触している。また、ゲート電極２３８は、Ｗ／ＷＮ積層構造からなる電極である。
この電界効果トランジスタは、図１の窒化物半導体（構成要素１０１〜１１０を含むウエハ）上に、フォトリソグラフィ工程を含む公知のプロセスを適用して製造され得る。
（比較例１）
図３は、図１の窒化物半導体に対する、比較例１としての窒化物半導体の断面構造を示している。なお、図３において、図１中の構成要素と同じ構成要素には同じ符号を付して、重複する説明を省略する。
この図３の窒化物半導体は、図１の窒化物半導体に対して、ＧａＮチャネル層１０８とＡｌ（α）Ｇａ（1−α）Ｎ障壁層１０９′との間にＡｌ０．８Ｇａ０．２Ｎスペーサ層１３１が介挿されている点と、積層方向に関して障壁層１０９′のＡｌ組成がα＝０．２０で一定になっている点とが、異なっている。それらの点以外の構成は、図１の窒化物半導体におけるのと同じになっている。
この図３の窒化物半導体に対して、図１の窒化物半導体を用いた場合と同様に、図２中に示した構成要素２３５〜２４１、および、２１２〜２１４を追加することによって、高電子移動度トランジスタ（ＨＥＭＴ）を作製した。
図１の窒化物半導体を備えたＨＥＭＴ（これを「実施例１のＨＥＭＴ」と呼ぶ。）と図３の窒化物半導体を備えたＨＥＭＴ（これを「比較例１のＨＥＭＴ」と呼ぶ。）とに関して、負荷試験での歩留を比較した。ここで、負荷試験は、２ＤＥＧ濃度、移動度の低下により影響を受ける項目として、オン抵抗の変動（コラプス特性）と、電界上昇による素子破壊等の信頼性に関する項目を含んでいる。
オン抵抗の変動（コラプス特性）は、次のようにして測定する。
ｉ） ゲート電圧Ｖｇ＝０Ｖの状態で、ソース・ドレイン間に一定電流（例えば、０．６Ａ）を流して、初期のオン抵抗を測定する（このときのオン抵抗をＲ１とする。）。
ii） ゲート電圧Ｖｇ＝−１０Ｖ（オフ状態）で、ソース・ドレイン間電圧Ｖｓｄを４００Ｖに期間１００ｍｓｅｃだけ保つ。
iii） ゲート電圧Ｖｇ、ソース・ドレイン間電圧Ｖｓｄをいずれもオフして、期間１００ｍｓｅｃだけ待機する。
iv） ゲート電圧Ｖｇ＝０Ｖの状態で、ソース・ドレイン間に一定電流（この例では、０．６Ａ）を流して、後のオン抵抗を測定する（このときのオン抵抗をＲ２とする。）。
ｖ） オン抵抗の変動（＝Ｒ２／Ｒ１）が１．２以下であるか否かを測定する。そして、オン抵抗の変動（＝Ｒ２／Ｒ１）が１．２以下であればＯＫ（合格）と判定する一方、１．２超であればＮＧ（不合格）と判定する。
電界上昇による素子破壊は、次のようにして測定する。すなわち、ゲート電圧Ｖｇ＝−１０Ｖ（オフ状態）で、ソース・ドレイン間電圧Ｖｓｄを０Ｖから１０００Ｖまで印加する。そして、素子（ＨＥＭＴ）が破壊されなければＯＫ（合格）と判定する一方、破壊されればＮＧ（不合格）と判定する。
実際に負荷試験を行ったところ、実施例１のＨＥＭＴの負荷試験での歩留は、８５．４％であった。これに対して、比較例１のＨＥＭＴの負荷試験での歩留は、５５．３％であった。このように、実施例１のＨＥＭＴによれば、比較例１のＨＥＭＴに比して、負荷試験での歩留を改善できた。
このように負荷試験での歩留を改善できた理由は、次のように考えられる。すなわち、実施例１のＨＥＭＴでは、Ａｌ（α）Ｇａ（1−α）Ｎからなる障壁層１０９のうちＳｉ基板１０１から遠い部分１０９ｂのＡｌ組成（α＝０．２０）がＳｉ基板１０１に近い部分１０９ａのＡｌ組成（α＝０．１８）よりも高くなっている。したがって、障壁層１０９とチャネル層１０８との間の格子定数差が適度に大きくなるとともに、障壁層１０９のうちＳｉ基板１０１に近い部分（下地側の部分）の格子定数がＳｉ基板１０１から遠い部分の格子定数よりも大きくなる。これにより、障壁層１０９とチャネル層１０８との間の歪を維持して、障壁層１０９の下部、つまりチャネル層１０８の上部での島状成長を抑制できる。この結果、２ＤＥＧ濃度を高めることができる。また、障壁層１０９とチャネル層１０８との間の界面の平坦化を保って、２ＤＥＧ移動度を高めることができる。これにより、この窒化物半導体を備えた電子デバイス（上の例ではＨＥＭＴ）の特性を向上させることができる。
特に、障壁層１０９の結晶成長中、障壁層１０９のうち下地側の部分（Ｓｉ基板１０１に近い部分）の格子定数がその上に成長される部分（Ｓｉ基板１０１から遠い部分）の格子定数よりも大きい場合、不純物、特にＣ（炭素）の取込みが抑制されて、電子をトラップするサイトが少なくなり、２ＤＥＧ濃度が保持されると推定される。この原因は不明だが、１０００℃付近の成長温度でのＡｌＧａＮ系の結晶成長の場合は、その傾向が見られる。
（比較例２）
図４は、図１の窒化物半導体に対する、比較例２としての窒化物半導体の断面構造を示している。なお、図４において、図１中の構成要素と同じ構成要素には同じ符号を付して、重複する説明を省略する。
この図４の窒化物半導体は、図１の窒化物半導体に対して、障壁層１０９に代わる障壁層１４１を備えた点が異なっている。障壁層１４１は、厚さ２０ｎｍのＡｌ（α）Ｇａ（1−α）Ｎ（ただし、０≦α≦１である。）からなっている。この例では、障壁層１４１のＡｌ組成は、ＭＯＣＶＤの原料ガスであるＴＭＡ（トリメチルアルミニウム）とＴＭＧ（トリメチルガリウム）の流量を可変して調整することによって、障壁層１０９のＡｌ組成とは逆に、成長方向（積層方向）に関して、α＝０．２０からα＝０．１８へリニアに変化している。つまり、障壁層１４１のうちＳｉ基板１０１から遠い部分１４１ｂのＡｌ組成（α＝０．１８）がＳｉ基板１０１に近い部分１４１ａのＡｌ組成（α＝０．２０）よりも低くなっている。その点以外の構成は、図１の窒化物半導体におけるのと同じになっている。
この図４の窒化物半導体に対して、図１の窒化物半導体を用いた場合と同様に、図２中に示した構成要素２３５〜２４１、および、２１２〜２１４を追加することによって、高電子移動度トランジスタ（ＨＥＭＴ）を作製した。
図１の窒化物半導体を備えたＨＥＭＴ（実施例１のＨＥＭＴ）と図４の窒化物半導体を備えたＨＥＭＴ（これを「比較例２のＨＥＭＴ」と呼ぶ。）とに関して、負荷試験での歩留を比較した。ここで、負荷試験は、比較例１のＨＥＭＴの場合と同様に、２ＤＥＧ濃度、移動度の低下により影響を受ける項目として、オン抵抗の変動（コラプス特性）と、電界上昇による素子破壊等の信頼性に関する項目を含んでいる。
実際に負荷試験を行ったところ、実施例１のＨＥＭＴの負荷試験での歩留は、既述のように８５．４％であった。これに対して、比較例２のＨＥＭＴの負荷試験での歩留は、６７．５％であった。このように、実施例１のＨＥＭＴによれば、比較例２のＨＥＭＴに比して、負荷試験での歩留を改善できた。このように負荷試験での歩留を改善できた理由は、比較例１に関して述べたのと同様に考えられる。
（第３実施形態）
（障壁層の組成について）
図１の窒化物半導体では、Ａｌ（α）Ｇａ（1−α）Ｎからなる障壁層１０９の組成に関して、Ａｌ組成は、成長方向（積層方向）に関して、α＝０．１８からα＝０．２０へリニアに変化しているものとした。しかしながら、障壁層１０９のＡｌ組成は、成長方向にリニアに変化する場合だけでなく、階段状に変化してもよい。つまり、障壁層１０９のうちＳｉ基板１０１から遠い部分のＡｌ組成がＳｉ基板１０１に近い部分のＡｌ組成よりも高くなっていればよい。
また、図１の窒化物半導体では、障壁層１０９はＡｌ（α）Ｇａ（1−α）Ｎからなるものとしたが、これに限られるものではない。障壁層１０９はＡｌ（α）Ｉｎ（β）Ｇａ（1−α−β）Ａｓ（γ）Ｐ（δ）Ｎ（１−γ−δ）（ただし、０≦α≦１、０≦β≦１、α＋β≦１、０≦γ＜１、０≦δ＜１、γ＋δ＜１である。）からなっていてもよい。すなわち、障壁層１０９の組成に関して、ＡｌのサイトにＩｎを入れ、ＮのサイトにＡｓもしくはＰ等を入れることにより、格子定数が調整することが可能となる。知られているように、Ａｌ、Ｇａ、Ｉｎの原子半径はそれぞれ１．１８Å、１．３６Å、１．５６Åであり、Ｎ、Ｐ、Ａｓの原子半径はそれぞれ０．５６Å、０．９８Å、１．１４Åである。したがって、Ａｌ、Ｇａ、ＩｎおよびＮ、Ｐ、Ａｓの比率を調整することによって、格子定数を調整することが可能となる。これにより、上述の島状成長を抑制しつつ、さらに障壁層１０９とチャネル層１０８との間の歪を保った状態で、エピタキシャル成長することが可能となる。これにより、この発明の窒化物半導体を、エピタキシャル成長によって、安定して作製できる。
（第４実施形態）
（結晶成長の温度について）
図１の窒化物半導体では、チャネル層１０８の結晶成長時に、基板温度を９５０℃以上、１０７０℃以下の第１の温度に設定し、また、障壁層１０９の結晶成長時に、基板温度を９８０℃以上、１０７０℃以下の第２の温度に設定している。つまり、チャネル層１０８、障壁層１０９の成長温度を比較的高温に設定している。これにより、結晶成長中の結晶表面の原子、前駆体の吸着、離脱、及び成長表面の原子の移動（マイグレーション）のバランスが良好となり、成長表面の凹凸が抑制される。この結果、製造された窒化物半導体において、２ＤＥＧ濃度を高め、さらに２ＤＥＧ濃度のウエハ面内分布を改善することができる。
この改善の理由として、具体的には次のことが考えられる。まず、成長温度（基板温度）を高温にすることで、結晶成長中にＣ等の不純物（２ＤＥＧ発生領域においてドナートラップとして機能する）が窒化物半導体に取込まれるのを抑制することができる。このことにより、同一Ａｌ組成における２ＤＥＧ濃度を高め、さらにウエハ面内での２ＤＥＧ濃度分布のばらつきを抑制して、２ＤＥＧ濃度のウエハ面内分布を改善できる。ひいては、デバイス特性の揃ったチップを製造できて、歩留向上に寄与することができる。
なお、成長温度が高すぎると、結晶構成元素の離脱が影響し、成長表面の凹凸が激しくなったり、結晶性が低下することが考えられる。
（第５実施形態）
（Ｃ濃度について）
図１の窒化物半導体のサンプルをＳＩＭＳ（２次イオン質量分析法：Secondary Ion Mass Spectrometry）で解析したところ、上記積層構造内で、障壁層１０９、および、積層方向に関して障壁層１０９に隣接した２００ｎｍ以内の隣接領域１９０ａ，１９０ｂでは、主たる不純物であるＣ濃度が１．０×１０１８ｃｍ−３以下、もしくはＳＩＭＳ装置の検出限界１．０×１０１７ｃｍ−３以下であることを確認した。
このことにより、特に障壁層１０９からＳｉ基板１０１に近い側の隣接領域１９０ａでＣ濃度が１．０×１０１８ｃｍ−３以下であることにより、２ＤＥＧ発生領域において、ドナートラップとして機能する可能性が高いＣ等の不純物が少ない状態が生まれる。この結果、２ＤＥＧ濃度の低下をより確実に避けることができる。これにより、この窒化物半導体を備えた電子デバイスの特性を向上させることができる。
また、図１の窒化物半導体では、障壁層１０９および隣接領域１９０ａ，１９０ｂを除いた領域に、Ｃ濃度が１．０×１０１９ｃｍ−３以上であるＣ添加層としての耐圧ＧａＮ層１０７が含まれている。これにより、この窒化物半導体を備えた電子デバイスの特性を向上させることができる。特に、電子デバイスの縦方向（上記積層の方向）の耐圧を向上させることができる。また、２ＤＥＧの濃度および移動度を高めることができる。ひいては、デバイス特性の揃ったチップを製造できて、歩留向上に寄与することができる。
（第６実施形態）
（Ｘ線回折の半値全幅について）
図１の窒化物半導体の、積層方向に関して障壁層１０９よりもＳｉ基板１０１に近い領域、具体的には、ＧａＮチャネル層１０８からＳｉ基板１０１までの領域について、（０００２）面よるＸ線回折を観測したところ、Ｘ線回折の半値全幅が６２０ａｒｃｓｅｃであった。この観測結果は、ＧａＮチャネル層１０８等の結晶性が良好であり、転位が少ないことを示している。この結果、障壁層１０９の転位も抑えられて、転位が起源となる電子のトラップサイト等が少なくなる。
この観測結果から分かるように、積層方向に関して障壁層１０９よりもＳｉ基板１０１に近い領域について、（０００２）面よるＸ線回折の半値全幅が８００ａｒｃｓｅｃ以下であるのが望ましい。これにより、この窒化物半導体を備えた電子デバイスの特性を向上させることができる。ひいては、デバイス特性の揃ったチップを製造できて、歩留向上に寄与することができる。
上述の実施形態は例示に過ぎず、この発明の範囲から逸脱することなく種々の変形が可能である。例えば、既述のように、図１の窒化物半導体の各層の膜厚、組成は、上に記載された数値に限定されるわけではなく、ウエハの反り調整等に応じて変化させることが可能である。各実施の形態の構成要素は、他の実施の形態と適合できる範囲で適宜組み合わせることが可能である。
１０１ Ｓｉ基板
１０２ ＡｌＮ初期成長層
１０５ ＡｌＧａＮバッファ層
１０６ 多層膜バッファ層１０６
１０７ 耐圧ＧａＮ層
１０８ ＧａＮチャネル層
１０９ Ａｌ（α）Ｇａ（1−α）Ｎ障壁層１０９
１１０ ＧａＮキャップ層

Claims (6)

  1. 基板上に、少なくともバッファ層と、ＧａＮからなるチャネル層と、このチャネル層とヘテロ接合をなす障壁層とがこの順に積層された積層構造を備え、
    上記障壁層は、Ａｌ（α）Ｉｎ（β）Ｇａ（1−α−β）Ａｓ（γ）Ｐ（δ）Ｎ（１−γ−δ）（ただし、０≦α≦１、０≦β≦１、α＋β≦１、０≦γ＜１、０≦δ＜１、γ＋δ＜１である。）からなり、
    上記障壁層のうち上記基板から遠い部分のＡｌ組成が上記基板に近い部分のＡｌ組成よりも高いことを特徴とする窒化物半導体。
  2. 請求項１に記載の窒化物半導体において、
    上記積層構造内で、上記障壁層および上記積層の方向に関して上記障壁層に隣接した２００ｎｍ以内の隣接領域で、Ｃ濃度が１．０×１０１８ｃｍ−３以下であることを特徴とする窒化物半導体。
  3. 請求項１または２に記載の窒化物半導体において、
    上記積層構造内で、上記障壁層および上記積層の方向に関して上記障壁層に隣接した２００ｎｍ以内の隣接領域を除いた領域に、Ｃ濃度が１．０×１０１９ｃｍ−３以上であるＣ添加層が含まれていることを特徴とする窒化物半導体。
  4. 請求項１から３までのいずれか一つに記載の窒化物半導体において、
    上記積層構造内で、上記積層の方向に関して上記障壁層よりも上記基板に近い領域に関して、（０００２）面よるＸ線回折の半値全幅が８００ａｒｃｓｅｃ以下であることを特徴とする窒化物半導体。
  5. 請求項１から４までのいずれか一つに記載の窒化物半導体を製造する窒化物半導体の製造方法であって、
    上記基板上に、少なくとも上記バッファ層と、上記チャネル層と、上記障壁層とを順次結晶成長させて積層し、
    上記チャネル層の結晶成長時に、上記基板の温度を９５０℃以上、１０７０℃以下の第１の温度に設定し、
    上記障壁層の結晶成長時に、上記基板の温度を９８０℃以上、１０７０℃以下の第２の温度に設定することを特徴とする窒化物半導体の製造方法。
  6. 請求項１から５までのいずれか一つに記載の窒化物半導体を備えたことを特徴とする電子デバイス。
JP2015217625A 2015-11-05 2015-11-05 窒化物半導体、窒化物半導体の製造方法、および電子デバイス Pending JP2018206786A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015217625A JP2018206786A (ja) 2015-11-05 2015-11-05 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
PCT/JP2016/068881 WO2017077734A1 (ja) 2015-11-05 2016-06-24 窒化物半導体、窒化物半導体の製造方法、および電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015217625A JP2018206786A (ja) 2015-11-05 2015-11-05 窒化物半導体、窒化物半導体の製造方法、および電子デバイス

Publications (1)

Publication Number Publication Date
JP2018206786A true JP2018206786A (ja) 2018-12-27

Family

ID=58661967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015217625A Pending JP2018206786A (ja) 2015-11-05 2015-11-05 窒化物半導体、窒化物半導体の製造方法、および電子デバイス

Country Status (2)

Country Link
JP (1) JP2018206786A (ja)
WO (1) WO2017077734A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6903857B2 (ja) * 2017-06-02 2021-07-14 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261051A (ja) * 1998-03-09 1999-09-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5608969B2 (ja) * 2008-10-20 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
JP2012064977A (ja) * 2011-12-15 2012-03-29 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス

Also Published As

Publication number Publication date
WO2017077734A1 (ja) 2017-05-11

Similar Documents

Publication Publication Date Title
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP4381380B2 (ja) 半導体装置及びその製造方法
JP4530171B2 (ja) 半導体装置
JP5634681B2 (ja) 半導体素子
JP5718458B2 (ja) 電界効果トランジスタ及び半導体装置
KR101772290B1 (ko) 질화갈륨 트랜지스터에 대한 초격자 버퍼 구조물
JP5495069B2 (ja) 半導体素子及びその製造方法
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
JP5787417B2 (ja) 窒化物半導体基板
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
JP2003059948A (ja) 半導体装置及びその製造方法
WO2011118099A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2017059671A (ja) 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
JP2014053639A (ja) 半導体素子用エピタキシャル基板の作製方法
CN106158946A (zh) 具有周期性碳掺杂的氮化镓的高电子迁移率晶体管
US9293539B2 (en) Nitride semiconductor epitaxial wafer and nitride semiconductor device
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
KR20140045303A (ko) 반도체 기판, 반도체 장치, 및 반도체 기판의 제조 방법
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
WO2017077734A1 (ja) 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
WO2017077733A1 (ja) 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
US9263532B2 (en) Semiconductor device, semiconductor substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor substrate