JP2018160545A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法 Download PDFInfo
- Publication number
- JP2018160545A JP2018160545A JP2017056633A JP2017056633A JP2018160545A JP 2018160545 A JP2018160545 A JP 2018160545A JP 2017056633 A JP2017056633 A JP 2017056633A JP 2017056633 A JP2017056633 A JP 2017056633A JP 2018160545 A JP2018160545 A JP 2018160545A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- substrate
- layer
- semiconductor substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 167
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 150000004767 nitrides Chemical class 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 25
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims abstract 2
- 229910002601 GaN Inorganic materials 0.000 claims description 31
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 27
- 238000004140 cleaning Methods 0.000 claims description 26
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 13
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 11
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 7
- 239000012535 impurity Substances 0.000 abstract description 61
- 230000000630 rising effect Effects 0.000 abstract 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000006911 nucleation Effects 0.000 description 16
- 238000010899 nucleation Methods 0.000 description 16
- 239000007789 gas Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 230000003247 decreasing effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000010893 electron trap Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
Images
Abstract
【課題】不純物を除去し、かつ不純物の再付着を抑制することが可能な半導体基板およびその製造方法を提供すること。【解決手段】水素ガス雰囲気中において、基板の温度を第１の温度まで上昇させる工程と、前記基板の温度を、前記第１の温度より１５℃以上かつ５０℃以下の範囲で高い第２の温度まで上昇させる工程と、前記第２の温度から前記第１の温度まで低下させ、前記第１の温度に所定の時間維持する工程と、前記基板の温度を前記第１の温度から前記第１の温度より低い第３の温度まで低下させる工程と、前記第３の温度まで低下させる工程の後、前記第３の温度において、ＭＯＣＶＤ法により前記基板の上に窒化物半導体層を形成する工程と、を順に実施する半導体基板の製造方法である。【選択図】図１
Description
本件は半導体基板およびその製造方法に関する。
窒化物半導体層をエピタキシャル成長する技術が知られている（例えば特許文献１および２）。例えば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法に用いる炉において基板の温度を上昇させ、原料ガスを供給することで窒化物半導体層を成長する。
窒化物半導体層の成長前に、炉内の温度を上昇させるサーマルクリーニングを行うことで、基板から不純物を除去する。しかし、サーマルクリーニングが不十分な場合、不純物が残留する。また、サーマルクリーニング後、基板の温度を成長温度で安定化させるまでに時間がかかると、不純物が基板に再付着してしまう。これにより窒化物半導体に不純物が混入する恐れがある。
本願発明は、上記課題に鑑み、不純物を除去し、かつ不純物の再付着を抑制することが可能な半導体基板およびその製造方法を提供することを目的とする。
本発明の一形態は、水素ガス雰囲気中において、基板の温度を第１の温度まで上昇させる工程と、前記基板の温度を、前記第１の温度より１５℃以上かつ５０℃以下の範囲で高い第２の温度まで上昇させる工程と、前記第２の温度から前記第１の温度まで低下させ、前記第１の温度に所定の時間維持する工程と、前記基板の温度を前記第１の温度から前記第１の温度より低い第３の温度まで低下させる工程と、前記第３の温度まで低下させる工程の後、前記第３の温度において、ＭＯＣＶＤ法により前記基板の上に窒化物半導体層を形成する工程と、を順に実施する半導体基板の製造方法である。
本発明の一形態は、炭化シリコン上に形成された窒化アルミニウム層と、前記窒化アルミニウム層上に形成された窒化物半導体層とからなる基板と、を有し、前記基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上１．０４０以下である半導体基板である。
上記発明によれば、不純物を除去し、かつ不純物の再付着を抑制することが可能な半導体基板およびその製造方法を提供することが可能となる。
本発明の一形態は、（１）水素ガス雰囲気中において、基板の温度を第１の温度まで上昇させる工程と、前記基板の温度を、前記第１の温度より１５℃以上かつ５０℃以下の範囲で高い第２の温度まで上昇させる工程と、前記第２の温度から前記第１の温度まで低下させ、前記第１の温度に所定の時間維持する工程と、前記基板の温度を前記第１の温度から前記第１の温度より低い第３の温度まで低下させる工程と、前記第３の温度まで低下させる工程の後、前記第３の温度において、ＭＯＣＶＤ法により前記基板の上に窒化物半導体層を形成する工程と、を順に実施する半導体基板の製造方法である。基板の温度を第１の温度よりも１５℃以上、５０℃以下高い第２の温度とすることで、不純物が基板から除去される。したがって窒化物半導体層への不純物の混入が抑制される。第２の温度と第１の温度との温度差を１５〜５０℃とすることで、基板の温度を第３の温度で速やかに安定化させ、不純物の再付着を抑制することができる。また、基板の温度を第１の温度で維持することにより、基板の温度を第３の温度で速やかに安定化させ、不純物の再付着を抑制することができる。
（２）前記基板の温度を前記第１の温度に維持する時間は３分以上、１０分以下であることが好ましい。これにより基板の温度を第３の温度で速やかに安定化させ、不純物の再付着を抑制することができる。
（３）前記第２の温度は１１５５℃以上かつ１１９０℃以下であり、前記第１の温度は１１４０℃以上かつ１１５０℃以下であることが好ましい。これにより工程の時間を短縮し、かつ不純物の付着を効果的に抑制することができる。
（４）前記第３の温度は前記第１の温度より４０℃以上低く、前記窒化物半導体層は、窒化アルミニウム層、窒化ガリウム層および窒化アルミニウムガリウム層の少なくとも１つを含むことが好ましい。これにより窒化物半導体層への不純物の混入を効果的に抑制することができる。
（５）前記基板の温度を、前記第２の温度から前記第１の温度に向けて、８．３℃／分以上、かつ１２．５℃／分以下のレートで変化させることが好ましい。これにより、温度の低温側へのオーバーシュートおよび基板への不純物の再付着を抑制することができる。
（６）前記基板の温度を前記第２の温度まで上昇させる工程において、前記基板の温度を前記第１の温度より低い第４の温度から前記第１の温度まで上昇させるレートは、前記第１の温度から前記第２の温度まで上昇させるレートより大きいことが好ましい。これにより温度の第２の温度以上へのオーバーシュートが抑制され、工程の時間が短くなる。
（７）前記第２の温度まで上昇させる工程と前記第１の温度に所定の時間維持する工程とは、前記基板の表面をクリーニングする工程であることが好ましい。これにより基板から不純物を除去し、窒化物半導体層への不純物の混入を抑制することができる。
（８）前記窒化物半導体層が形成された前記半導体基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上、１．０４０以下であることが好ましい。これにより欠陥密度の低い半導体基板を形成することができる。
（９）本発明は、炭化シリコン上に形成された窒化アルミニウム層と、前記窒化アルミニウム層上に形成された窒化物半導体層とからなる基板と、を有し、前記基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上１．０４０以下である半導体基板である。これにより半導体基板の欠陥密度が低くなる。
（２）前記基板の温度を前記第１の温度に維持する時間は３分以上、１０分以下であることが好ましい。これにより基板の温度を第３の温度で速やかに安定化させ、不純物の再付着を抑制することができる。
（３）前記第２の温度は１１５５℃以上かつ１１９０℃以下であり、前記第１の温度は１１４０℃以上かつ１１５０℃以下であることが好ましい。これにより工程の時間を短縮し、かつ不純物の付着を効果的に抑制することができる。
（４）前記第３の温度は前記第１の温度より４０℃以上低く、前記窒化物半導体層は、窒化アルミニウム層、窒化ガリウム層および窒化アルミニウムガリウム層の少なくとも１つを含むことが好ましい。これにより窒化物半導体層への不純物の混入を効果的に抑制することができる。
（５）前記基板の温度を、前記第２の温度から前記第１の温度に向けて、８．３℃／分以上、かつ１２．５℃／分以下のレートで変化させることが好ましい。これにより、温度の低温側へのオーバーシュートおよび基板への不純物の再付着を抑制することができる。
（６）前記基板の温度を前記第２の温度まで上昇させる工程において、前記基板の温度を前記第１の温度より低い第４の温度から前記第１の温度まで上昇させるレートは、前記第１の温度から前記第２の温度まで上昇させるレートより大きいことが好ましい。これにより温度の第２の温度以上へのオーバーシュートが抑制され、工程の時間が短くなる。
（７）前記第２の温度まで上昇させる工程と前記第１の温度に所定の時間維持する工程とは、前記基板の表面をクリーニングする工程であることが好ましい。これにより基板から不純物を除去し、窒化物半導体層への不純物の混入を抑制することができる。
（８）前記窒化物半導体層が形成された前記半導体基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上、１．０４０以下であることが好ましい。これにより欠陥密度の低い半導体基板を形成することができる。
（９）本発明は、炭化シリコン上に形成された窒化アルミニウム層と、前記窒化アルミニウム層上に形成された窒化物半導体層とからなる基板と、を有し、前記基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上１．０４０以下である半導体基板である。これにより半導体基板の欠陥密度が低くなる。
［本願発明の実施形態の詳細］
本願発明の実施形態に係る半導体基板の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、本願発明の効果がある限りにおいて他の成分が含まれていてもよい。
本願発明の実施形態に係る半導体基板の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、本願発明の効果がある限りにおいて他の成分が含まれていてもよい。
まず本発明の発明者が行った実験について説明する。実験では半導体基板１００をサンプルとし、温度プロファイルを変更した際のシート抵抗の光応答を測定した。
図１（ａ）は半導体基板１００を例示する断面図である。図１（ａ）に示すように、半導体基板１００は基板１０および窒化物半導体層１１を含む。基板１０は炭化シリコン（ＳｉＣ）の絶縁基板である。窒化物半導体層１１は核生成層１２、窒化ガリウム（ＧａＮ）層１４、電子供給層１６およびキャップ層１８を含む。核生成層１２は基板１０の上面に接触し、ＧａＮ層１４は核生成層１２の上面に接触する。電子供給層１６はＧａＮ層１４の上面に接触し、キャップ層１８は電子供給層１６の上面に接触する。
核生成層１２は例えば厚さ１５ｎｍの窒化アルミニウム（ＡｌＮ）により形成されている。ＧａＮ層１４は例えば厚さ０．７５μｍのアンドープのＧａＮなどにより形成されている。電子供給層１６は例えば厚さ２４ｎｍ、アルミニウム（Ａｌ）組成比が０．２２のｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）などにより形成されている。キャップ層１８は例えば厚さ５ｎｍのｎ型ＧａＮなどにより形成されている。
ウェハ状態の基板１０をＭＯＣＶＤ装置の炉内のサセプタに配置し、炉内のサーマルクリーニングを行った後、ＭＯＣＶＤ法により窒化物半導体層１１をエピタキシャル成長する。表１に実験における成長条件を示す。ＴＭＡはトリメチルアルミニウム（Trimethyl Aluminum）、ＴＭＧはトリメチルガリウム（Trimethyl Gallium）、ＮＨ３はアンモニア、ＳｉＨ４はシランである。１Ｔｏｒｒ＝１３３．３Ｐａ、１ｓｃｃｍ＝１．６６７×１０−８ｍ３／ｓ、１ｓｌｍ＝１．６６７×１０−１１ｍ３／ｓである。
炉内の温度制御は、炉に設置した熱電対およびヒータを用いたＰＩＤ制御（Proportional-Integral-Differential Control）により行った。ＰＩＤ制御のパラメータの変更、または熱電対と基板１０との距離の調整により、温度をＴ２までオーバーシュートすることができる。また、基板１０の表面の温度は赤外線温度計により測定した。
図１（ｂ）は温度プロファイルを示す図である。横軸は時間、縦軸は温度である。まず、炉内に配置した基板１０の温度を、水素（Ｈ２）ガス雰囲気中において、室温Ｔ０（例えば約２５〜３０℃）から温度Ｔ１まで上昇させる。Ｈ２ガスを使用する理由は、基板１０の表面の炭素や酸素などを除去するためである。Ｔ０からＴ１までの温度上昇に要する時間はｍ２であり、ｍ２より前の時間ｍ１において温度はＴ１より低いＴ２（約１１４０℃）に到達する。ｍ１〜ｍ２は約５分である。温度をＴ１に保持する時間は０〜５分である。なお、本実験においては、Ｔ１を１１５０〜１１９０℃程度まで変化させた複数のサンプルを作成した。
温度をＴ１からＴ２（１１４０℃）に低下させる。温度がＴ１からＴ２に達するまでの時間は５分間である。さらに、時間ｍ３〜ｍ４の間（約５分間）、１１４０℃の温度を維持する。実験では、ｍ１からｍ４までの時間を１５分以上、２０分以下とした。
その後、５分かけて、温度を核生成層１２の成長温度Ｔ３（１１００℃）まで低下させる。時間ｍ５からｍ６の約４分間において、Ｈ２ガスに加えて、表１に示したように流量１３０ｓｃｃｍのＴＭＡおよび１５ｓｌｍのＮＨ３ガスを供給し、厚さ１５ｎｍのＡｌＮで形成される核生成層１２を成長する。
時間ｍ６においてＴＭＡの供給を停止し、Ｈ２ガスおよびＮＨ３ガスの供給は継続し、温度をＴ４（１０６０℃）に低下させる。温度変化の後、時間ｍ７において流量５４ｓｃｃｍのＴＭＧおよび２０ｓｌｍのＮＨ３ガスを供給し、厚さ０．７５μｍのＧａＮ層１４を成長する。３７ｓｃｃｍのＴＭＧ、１３７ｓｃｃｍのＴＭＡ、２２．５ｓｌｍのＮＨ３ガス、５．８ｓｃｃｍのシラン（ＳｉＨ４）を供給することで、厚さ２４ｎｍのＡｌＧａＮで形成される電子供給層１６を成長する。６３ｓｃｃｍのＴＭＧ、２２．５ｓｌｍのＮＨ３ガス、２２．４ｓｃｃｍのシラン（ＳｉＨ４）を供給することで、厚さ５ｎｍのＧａＮで形成されるキャップ層１８を成長する。ＧａＮ層１４の成長の開始からキャップ層１８の成長の終了までの時間（ｍ７〜ｍ８）は４０〜５０分である。以上の工程で半導体基板１００が形成される。
半導体基板１００のシート抵抗の光応答を測定した。光応答とは、測定器および半導体基板１００を暗幕で覆った状態（ダーク雰囲気）で測定したシート抵抗と、光の中において測定したシート抵抗との比（Ｄ／Ｌ比）である。Ｄ／Ｌ比は電子トラッピング欠陥などの欠陥密度を間接的に評価する尺度である。半導体基板１００に光の照射を行うと、内部の準位のキャリアが励起されるため、シート抵抗は低下する。その一方、半導体基板１００がダーク雰囲気に置かれると、キャリアは欠陥準位にとらえられ、キャリア数が減少する。このためダーク雰囲気中ではシート抵抗は増加する。半導体基板１００のＤ／Ｌ比は１．０１０以上、１．０４０以下が好ましい。
図２はシート抵抗のＤ／Ｌ比の測定結果を示す図である。横軸は温度Ｔ１とＴ２との差（Ｔ１−Ｔ２）、縦軸はシート抵抗の比（Ｄ／Ｌ比）である。シート抵抗はＬＥＨＩＧＴＯＮ社製の非破壊測定器を用いて、室温（２５℃）において測定した。光環境下のシート抵抗とは、光源として蛍光灯を用い、蛍光灯下において飽和したシート抵抗である。
図２に示すように、温度差Ｔ１−Ｔ２が大きいほど、シート抵抗のＤ／Ｌ比は小さい。Ｔ１−Ｔ２が１０℃程度の場合、Ｄ／Ｌ比は１．０４０付近である。Ｔ１−Ｔ２が２０〜４０℃の範囲でＤ／Ｌ比は約１．０２０から約１．０３０に分布している。Ｔ１−Ｔ２が４０℃を越えると、Ｄ／Ｌ比は１．０２０未満となる。図２の結果から、Ｔ１とＴ２との温度差が１５〜５０℃程度の場合、Ｄ／Ｌ比は好ましい範囲である１．０１０以上、１．０４０以下となることがわかる。
図３は表面のピット数を表すグラフである。横軸はクリーニング温度、縦軸は半導体基板１００の表面におけるピット数を表す。ＳｉＣの基板１０、核生成層１２、窒化ガリウム（ＧａＮ）層１４、電子供給層１６およびキャップ層１８を含む半導体基板１００の状態においてピット数の測定を行った。サンプルには絶縁膜および電極は形成されていない。各クリーニング温度において、３分にわたって半導体基板１００のクリーニングを実施した際のピット数であり、具体的には、ピット検査装置により、ウェハの真上から４００ｎｍ程度の光を当て、その反射光からピットを測定した。図３に示すように、クリーニング温度が高いほどピット数は少なくなった。
図１（ｂ）に示したように、温度を高温のＴ１（１１５５〜１１９０℃程度）までオーバーシュートさせた後、Ｔ２に低下させることで、炉内のサーマルクリーニングを行う。これにより炉および基板１０から不純物が除去されると考えられる。また、図３に示すように１１４０℃未満では、ＡｌＮ層の表面にピットが多数発生する。ピット抑制のためＴ２を１１４０℃にする。不純物は基板１０の洗浄で除去されず残留することがあり、また洗浄後に付着、および炉外から炉内に混入することがある。不純物とは例えばシリコン系、アンモニア系、有機系、硫酸系、金属系などの不純物である。こうした不純物をサーマルクリーニングにより除去した後に窒化物半導体層１１の成長を行うため、窒化物半導体層１１に含まれる不純物が減少し、欠陥密度も低下すると推測される。
次に本発明の実施例について説明する。実施例１では、図１（ｂ）に示したような温度プロファイルを用いて、図１（ａ）の半導体基板１００を製造する。
（半導体基板）
図１（ａ）において説明したように、半導体基板１００は、基板１０および窒化物半導体層１１を含む。基板１０は例えば炭化シリコン（ＳｉＣ）の絶縁基板である。窒化物半導体層１１はＡｌＮの核生成層１２、ＧａＮ層１４、ＡｌＧａＮの電子供給層１６およびＧａＮのキャップ層１８を含む。各層の厚さは例えば表１に示したものである。
図１（ａ）において説明したように、半導体基板１００は、基板１０および窒化物半導体層１１を含む。基板１０は例えば炭化シリコン（ＳｉＣ）の絶縁基板である。窒化物半導体層１１はＡｌＮの核生成層１２、ＧａＮ層１４、ＡｌＧａＮの電子供給層１６およびＧａＮのキャップ層１８を含む。各層の厚さは例えば表１に示したものである。
（半導体基板の製造方法）
次に半導体基板１００の製造方法を説明する。ウェハ状態の基板１０をＭＯＣＶＤ装置の炉内のサセプタに配置し、炉内のサーマルクリーニングを行った後、ＭＯＣＶＤ法により窒化物半導体層１１をエピタキシャル成長する。表１に示した成長条件、および図１（ｂ）に示した温度プロファイルを用いる。炉内の温度制御は実験と同様にＰＩＤ制御により行う。
次に半導体基板１００の製造方法を説明する。ウェハ状態の基板１０をＭＯＣＶＤ装置の炉内のサセプタに配置し、炉内のサーマルクリーニングを行った後、ＭＯＣＶＤ法により窒化物半導体層１１をエピタキシャル成長する。表１に示した成長条件、および図１（ｂ）に示した温度プロファイルを用いる。炉内の温度制御は実験と同様にＰＩＤ制御により行う。
図１（ｂ）に示すように、初めに基板１０の温度をＴ０（第４の温度、例えば２５〜３０℃）からＴ１（第２の温度、例えば１１５０〜１１９０℃）まで上昇させる。炉内はＨ２ガス雰囲気であり、圧力は例えば１００Ｔｏｒｒとする。温度がＴ２（第１の温度）に到達してからＴ１になるまでの時間（図１（ｂ）のｍ１〜ｍ２）は例えば５分である。温度Ｔ１の状態を例えば１０秒以上、６分以下の時間維持する。次に、例えば５分かけて、温度をＴ１からＴ２（第１の温度、例えば１１４０℃）に低下させる。Ｔ２の状態をｍ３〜ｍ４の期間（例えば５〜１０分程度）にわたって維持する。維持時間が１０分以上の場合、ＳｉＣの炭素が水素と反応し離脱することで、基板１０の表面が荒れてしまう。また、Ｔ２での維持時間は３分以上とすることが好ましい。それは、本発明者の検討結果から、維持時間が３分未満の場合には、ＡｌＮの核生成層１２上にピットが顕著に発生することが確認されているからである。なお、Ｔ２には１１４０℃±５℃程度のばらつきが生じてもよい。このように１４分以上、２７分以下の時間、炉内の温度をＴ２以上に維持することで、サーマルクリーニングを行う。
温度をＴ２からＴ３（第３の温度、例えば１１００℃）まで低下させる。表１に示したようにＴＭＡおよびＮＨ３を炉内に供給し、例えば厚さ１５ｎｍのＡｌＮの核生成層１２を基板１０の上にエピタキシャル成長する。温度をＴ３からＴ４（第５の温度、例えば１０６０℃）に低下させる。表１に示したように、ＴＭＧおよびＮＨ３を炉内に供給し、例えば厚さ０．７５μｍのＧａＮ層１４を核生成層１２の上にエピタキシャル成長する。さらにＧａＮ層１４の上に、電子供給層１６およびキャップ層１８をエピタキシャル成長する。以上の工程により、半導体基板１００を形成する。
図４はＨＥＭＴ１１０を例示する断面図である。図４に示すように、半導体基板１００の上にソース電極２０、ドレイン電極２２およびゲート電極２４を設け、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）１１０を形成することもできる。
図５（ａ）は比較例１における温度プロファイルを示す図である。図５（ａ）に示すように、比較例１においては、室温Ｔ０から例えば１１５０℃程度のＴ１ａまで温度を上昇させ、Ｔ１ａからＴ２まで温度を低下させる。Ｔ１ａはＴ２より１０℃ほど高いが、実施例１のＴ１より低い。このため比較例１によれば、炉内のサーマルクリーニングが不十分であり、基板１０に多くの不純物が残留する。また、Ｔ１ａの温度では、基板１０の洗浄で除去されない不純物が残留してしまう。したがって窒化物半導体層１１に不純物が混入し、Ｄ／Ｌ比が大きくなる。
実施例１によれば、基板１０の温度を、Ｔ２よりも１５℃以上、５０℃以下高い温度Ｔ１まで上昇させ、その後Ｔ１より低いＴ２まで低下させ、Ｔ２の状態を維持する。これにより炉内のサーマルクリーニングを行う。温度をＴ１までオーバーシュートすることで、炉および基板１０から不純物を除去することができる。Ｔ１とＴ２との温度差を１５℃以上、５０℃以下とすることで、不純物の除去が効果的に行われる。サーマルクリーニング後に窒化物半導体層１１を成長するため、窒化物半導体層１１への不純物の混入が抑制される。これにより不純物に起因する窒化物半導体層１１の欠陥が抑制され、電子トラップが少なくなる。したがって図２に示したように、半導体基板１００のシート抵抗のＤ／Ｌ比を例えば１．０１０以上、１．０４０以下の範囲内とすることができる。
Ｔ２を１１４０℃とする場合、Ｔ１は１１５５℃以上かつ１１９０℃以下とする。ただし、Ｔ１を例えば１１９０℃以上としても、１１９０℃の場合に比べてサーマルクリーニングの効果は大きく変化しない。また、１１９０℃よりも高い温度の場合、ＳｉＣの基板１０が昇華されてしまうため、１１９０℃以下が好ましい。さらに、温度を上げすぎると、基板１０の温度を成長温度（Ｔ３）で安定化させるまでに時間がかかり、不純物が再び基板１０に付着する恐れがある。そこでＴ１とＴ２との温度差を１５〜５０℃とすることで、基板１０の温度がＴ３で速やかに安定化し、不純物の再付着を抑制することができる。また、Ｔ１とＴ２との温度差は例えば１５℃以上、２０℃以上、２５℃以上、４０℃以下、４５℃以下、５０℃以下とすることができる。
図５（ｂ）は比較例２における温度プロファイルを示す図である。図５（ｂ）に示すように、比較例２においては、基板１０の温度をＴ２に維持せず、Ｔ１からＴ３まで継続的に低下させる。これにより工程の時間を短縮することができる。しかし図５（ｂ）に破線で示すように、Ｔ１からＴ３までの温度変化のレートを大きくして急激に温度変化させると、温度がＴ３よりも下向きにオーバーシュートし、温度をＴ３で安定化させるまでに長い時間がかかる。温度の安定化までに基板１０に不純物が再付着してしまう。また、図５（ｂ）に実線で示すように、Ｔ１からＴ３までの温度変化のレートを小さくすると、低温側へのオーバーシュートは抑制される。しかしＴ２からＴ３まで低下するまでの時間（ｍ４〜ｍ５）が長くなり、基板１０に不純物が再付着してしまう。この結果、不純物が窒化物半導体層１１に混入する。
温度の低温側へのオーバーシュート、および不純物の再付着の抑制のため、図１（ｂ）に示したように、温度をＴ１からＴ２に変化させた後、Ｔ２に維持することが好ましい。また、Ｔ１からＴ２への温度変化のレートは、例えば４〜６分で５０℃の温度変化が達成できる程度、すなわち８．３℃／分以上、１２．５℃／分以下とすることが好ましい。これにより温度を成長温度Ｔ３で速やかに安定させ、基板１０への不純物の再付着を抑制することができる。レートが高い場合、つまりＴ１が高すぎると、炉の側壁などから不純物が剥離し、窒化物半導体層１１に入り、欠陥になると考えられる。Ｔ３での安定化のため、基板１０の温度をＴ２に維持する時間は例えば３分以上が好ましく、４分以上、５分以上としてもよい。なお、工程の時間短縮のために維持時間は６分以下とすることが好ましい。６分以上維持する場合、周辺の部材からの不純物が発生する可能性が高まるため、維持時間は６分以下がよい。
核生成層１２の成長の開始前（図１（ａ）の時間ｍ５の前）に、基板１０の温度を例えば１５分以上の時間にわたってＴ２以上とすることが好ましい。これにより炉内のサーマルクリーニングを十分に行い、不純物を効果的に除去することができる。例えばＴ１からＴ２への昇温にかかる時間は５分、温度をＴ２に維持する時間は０〜７分、１１４０℃への降下にかかる時間は５分、１１４０℃での維持時間を５〜１０分とする。これにより基板１０の温度が１５〜２７分程度の時間にわたって１１４０℃以上の温度に維持された後、成長温度である１１００℃となる。なお、ヒータ、熱電対、サセプタの状態により時間はばらつくが、１５〜２７分の時間が確保されればよい。温度をＴ２以上とする時間は例えば２０分以上、３０分以下、３５分以下などでもよい。
基板１０の温度をＴ１に維持する時間は例えば７分以下が好ましい。高温のＴ１に長時間維持すると工程の時間が長くなり、炉の稼働効率が低下し、ヒータの消耗も大きくなる。また温度をＴ１に維持する時間が例えば１分以下などの短時間でも不純物除去の効果が得られる。したがって工程の時間短縮および不純物除去のため、温度をＴ１に維持する時間は７分以下でよく、例えば１０秒以上、３０秒以上、１分以上、３分以下、５分以下、８分以下、１０分以下などでもよい。
図６は比較例３における温度プロファイルを示す図である。Ｔ１からＴ２までの温度変化のレートを大きくすることで、工程の時間を短縮することができる。しかし、図６に破線で示すように温度がＴ２よりも低温側にオーバーシュートし、Ｔ２未満の温度Ｔ２ａに達してしまう。この結果、Ｔ２への安定化に時間がかかり、基板１０に不純物が付着してしまう。また、温度の急激な変化により炉壁から不純物が拡散し、基板１０に再付着する恐れもある。前述のように、温度の低温側へのオーバーシュート、および不純物の再付着の抑制のため、Ｔ１からＴ２への温度変化のレートは、例えば４〜６分で５０℃の温度変化が達成できる程度、すなわち８．３℃／分以上、１２．５℃／分以下とすることが好ましい。
サーマルクリーニングの温度は変更可能である。Ｔ２は例えば１１４０℃以上かつ１１５０℃以下とすることができる。Ｔ１は例えば１１５５℃以上かつ１１９０℃以下とすることができる。Ｔ１を１１５５℃以上、Ｔ２を１１４０℃以上とすることで、不純物の付着を効果的に抑制することができる。前述のように１１９０℃以上の高温にしてもサーマルクリーニングの効果が大きくならず、また温度変化に時間がかかる。工程の時間を短縮するため、Ｔ１は１１９０℃以下が好ましい。
Ｔ１およびＴ２は基板１０に不純物が付着しにくい温度であり、Ｔ２未満〜Ｔ３は基板１０に不純物が付着する恐れのある温度である。実施例１では、Ｔ２を例えば１１４０℃〜１１５０℃以下、Ｔ１を例えば１１５５℃〜１１９０℃以下とし、ＳｉＣの基板１０から不純物を除去し、窒化物半導体層１１を成長する。これにより、不純物の混入を効果的に抑制した半導体基板１００を形成し、さらに図４に示したようにＨＥＭＴ１１０を形成することができる。窒化物半導体層１１は例えばＡｌＮ、ＧａＮおよびＡｌＧａＮの少なくとも１つを含む。例えばＡｌＮの核生成層１２、ＧａＮ層１４およびＡｌＧａＮの電子供給層１６が基板１０上に形成される。また、後述のように窒化物半導体層１１は、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）などを含んでもよい。
Ｔ２は、核生成層１２の成長温度であるＴ３より４０℃以上高い。基板１０の温度をＴ３より高温のＴ２で維持し、かつより高温のＴ１に到達させることで、サーマルクリーニングの効果が大きくなり、不純物の付着を効果的に抑制することができる。また、Ｔ１より低くＴ３より高いＴ２で基板１０の温度を維持した後にＴ３に低下させるため、温度がＴ３で速やかに安定化する。Ｔ２が高ければ不純物を効果的に除去することができるが、Ｔ３における安定化に時間がかかる。またＴ２が低すぎると不純物を十分に除去することが難しい。このためＴ２とＴ３との温度差は、４０℃以上、５０℃以下であることが好ましく、例えば３０℃以上、６０℃以下でもよい。
温度のＰＩＤ制御に用いる熱電対は、例えば炉内のサセプタなどウェハの近くに配置する。また、ＰＩＤ制御以外のフィードバック制御を用いて温度を制御してもよい。
実施例２はＴ０からＴ１までの温度上昇のレートを変更する例である。図７（ａ）は実施例２における温度プロファイルを示す図である。実施例１と同じ部分については説明を省略する。図７（ａ）に示すように、Ｔ０からＴ２までの温度上昇のレートは、Ｔ２からＴ１までの温度上昇のレートよりも大きい。実施例２によれば、Ｔ２からＴ１への昇温レートが小さいため、温度のＴ１以上へのオーバーシュートが抑制され、所望の温度であるＴ１に到達することができる。これにより工程の時間を短縮し、炉の稼働率の向上、ヒータの消耗の抑制などが可能となる。Ｔ０〜Ｔ２のレートは例えば６０℃／分、Ｔ２〜Ｔ１のレートは例えば１０℃／分である。
図１（ｂ）に示したように、実施例１においてはＴ２からＴ１に温度上昇させる時間ｍ１〜ｍ２と、Ｔ１からＴ２に温度降下させる時間ｍ２〜ｍ３とは同じである。実施例３においては、これらの時間を異ならせる。図７（ｂ）は実施例３における温度プロファイルを示す図である。実施例１と同じ部分については説明を省略する。図７（ａ）に示すように、Ｔ２からＴ１に温度上昇させる時間ｍ１〜ｍ２は短く、例えば５分であり、温度変化のレートは例えば１０℃／分である。Ｔ１からＴ２に温度降下させる時間ｍ２〜ｍ３は長く、例えば６分であり、温度変化のレートは例えば８．３℃／分である。Ｔ２に維持する時間ｍ３〜ｍ４は例えば３分以上である。実施例３によれば、実施例１と同様に、不純物を除去し、窒化物半導体層１１への不純物の混入を抑制することができる。またＴ１からＴ２への温度降下の時間をＴ２からＴ１までの温度上昇の時間より長くすることで、Ｔ２およびＴ３での温度の安定化が速やかに行われ、不純物の除去および基板１０への再付着を効果的に抑制することができる。
実施例１から３において、基板１０はＳｉＣで形成されている。基板１０はＳｉＣ以外に、シリコン（Ｓｉ）またはサファイアの基板でもよい。温度Ｔ２〜Ｔ１のサーマルクリーニングにより基板１０から不純物を除去し、窒化物半導体層１１への不純物の混入を抑制することができる。
窒化物半導体層１１はＡｌＮの核生成層１２、ＧａＮ層１４およびＡｌＧａＮの電子供給層１６を含む。実施例１から３によれば、窒化物半導体層１１への不純物の混入を抑制し、電子トラッピング欠陥などが少なく、特性の安定したＨＥＭＴを形成することができる。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。半導体基板１００を用いて図４に示したようにＨＥＭＴ１１０を形成してもよいし、ＨＥＭＴ以外の半導体素子を形成してもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
（付記１）
水素ガス雰囲気中において、基板の温度を第１の温度まで上昇させる工程と、
前記基板の温度を、前記第１の温度より１５℃以上かつ５０℃以下の範囲で高い第２の温度まで上昇させる工程と、
前記第２の温度から前記第１の温度まで低下させ、前記第１の温度に所定の時間維持する工程と、
前記基板の温度を前記第１の温度から前記第１の温度より低い第３の温度まで低下させる工程と、
前記第３の温度まで低下させる工程の後、前記第３の温度において、ＭＯＣＶＤ法により前記基板の上に窒化物半導体層を形成する工程と、を順に実施する半導体基板の製造方法。
（付記２）
前記基板の温度を前記第１の温度に維持する時間は３分以上、１０分以下である付記１に記載の半導体基板の製造方法。
（付記３）
前記第２の温度は１１５５℃以上かつ１１９０℃以下であり、
前記第１の温度は１１４０℃以上かつ１１５０℃以下である付記１に記載の半導体基板の製造方法。
（付記４）
前記第３の温度は前記第１の温度より４０℃以上低く、
前記窒化物半導体層は、窒化アルミニウム層、窒化ガリウム層および窒化アルミニウムガリウム層の少なくとも１つを含む付記１に記載の半導体基板の製造方法。
（付記５）
前記基板の温度を、前記第２の温度から前記第１の温度に向けて、８．３℃／分以上、かつ１２．５℃／分以下のレートで変化させる付記１に記載の半導体基板の製造方法。
（付記６）
前記基板の温度を前記第２の温度まで上昇させる工程において、前記基板の温度を前記第１の温度より低い第４の温度から前記第１の温度まで上昇させるレートは、前記第１の温度から前記第２の温度まで上昇させるレートより大きい付記１に記載の半導体基板の製造方法。
（付記７）
前記第２の温度まで上昇させる工程と前記第１の温度に所定の時間維持する工程とは、前記基板の表面をクリーニングする工程である付記１に記載の半導体基板の製造方法。
（付記８）
前記窒化物半導体層が形成された前記半導体基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上、１．０４０以下である付記１に記載の半導体基板の製造方法。
（付記９）
前記窒化物半導体層を形成する工程の開始前に１５分以上の時間にわたって、前記基板の温度は前記第１の温度以上である付記１に記載の半導体基板の製造方法。
（付記１０）
前記基板の温度を前記第２の温度に維持する時間は７分以下である付記１に記載の半導体基板の製造方法。
（付記１１）
前記窒化物半導体層は、窒化アルミニウム層、窒化ガリウム層および窒化アルミニウムガリウム層を含み、
前記第１の温度より低い第３の温度において、前記基板の上に前記窒化アルミニウム層を成長し、
前記第３の温度より低い第５の温度において、前記窒化ガリウム層および前記窒化アルミニウムガリウム層を成長する付記１に記載の半導体基板の製造方法。
（付記１２）
前記基板の温度を前記第２の温度まで上昇させる工程において前記第１の温度から前記第２の温度に上昇させるまでの時間は、前記第２の温度から前記第１の温度に低下させるまでの時間よりも短い付記１に記載の半導体基板の製造方法。
（付記１３）
炭化シリコン上に形成された窒化アルミニウム層と、
前記窒化アルミニウム層上に形成された窒化物半導体層とからなる基板と、を有し、
前記基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上１．０４０以下である半導体基板。
水素ガス雰囲気中において、基板の温度を第１の温度まで上昇させる工程と、
前記基板の温度を、前記第１の温度より１５℃以上かつ５０℃以下の範囲で高い第２の温度まで上昇させる工程と、
前記第２の温度から前記第１の温度まで低下させ、前記第１の温度に所定の時間維持する工程と、
前記基板の温度を前記第１の温度から前記第１の温度より低い第３の温度まで低下させる工程と、
前記第３の温度まで低下させる工程の後、前記第３の温度において、ＭＯＣＶＤ法により前記基板の上に窒化物半導体層を形成する工程と、を順に実施する半導体基板の製造方法。
（付記２）
前記基板の温度を前記第１の温度に維持する時間は３分以上、１０分以下である付記１に記載の半導体基板の製造方法。
（付記３）
前記第２の温度は１１５５℃以上かつ１１９０℃以下であり、
前記第１の温度は１１４０℃以上かつ１１５０℃以下である付記１に記載の半導体基板の製造方法。
（付記４）
前記第３の温度は前記第１の温度より４０℃以上低く、
前記窒化物半導体層は、窒化アルミニウム層、窒化ガリウム層および窒化アルミニウムガリウム層の少なくとも１つを含む付記１に記載の半導体基板の製造方法。
（付記５）
前記基板の温度を、前記第２の温度から前記第１の温度に向けて、８．３℃／分以上、かつ１２．５℃／分以下のレートで変化させる付記１に記載の半導体基板の製造方法。
（付記６）
前記基板の温度を前記第２の温度まで上昇させる工程において、前記基板の温度を前記第１の温度より低い第４の温度から前記第１の温度まで上昇させるレートは、前記第１の温度から前記第２の温度まで上昇させるレートより大きい付記１に記載の半導体基板の製造方法。
（付記７）
前記第２の温度まで上昇させる工程と前記第１の温度に所定の時間維持する工程とは、前記基板の表面をクリーニングする工程である付記１に記載の半導体基板の製造方法。
（付記８）
前記窒化物半導体層が形成された前記半導体基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上、１．０４０以下である付記１に記載の半導体基板の製造方法。
（付記９）
前記窒化物半導体層を形成する工程の開始前に１５分以上の時間にわたって、前記基板の温度は前記第１の温度以上である付記１に記載の半導体基板の製造方法。
（付記１０）
前記基板の温度を前記第２の温度に維持する時間は７分以下である付記１に記載の半導体基板の製造方法。
（付記１１）
前記窒化物半導体層は、窒化アルミニウム層、窒化ガリウム層および窒化アルミニウムガリウム層を含み、
前記第１の温度より低い第３の温度において、前記基板の上に前記窒化アルミニウム層を成長し、
前記第３の温度より低い第５の温度において、前記窒化ガリウム層および前記窒化アルミニウムガリウム層を成長する付記１に記載の半導体基板の製造方法。
（付記１２）
前記基板の温度を前記第２の温度まで上昇させる工程において前記第１の温度から前記第２の温度に上昇させるまでの時間は、前記第２の温度から前記第１の温度に低下させるまでの時間よりも短い付記１に記載の半導体基板の製造方法。
（付記１３）
炭化シリコン上に形成された窒化アルミニウム層と、
前記窒化アルミニウム層上に形成された窒化物半導体層とからなる基板と、を有し、
前記基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上１．０４０以下である半導体基板。
１０ 基板
１１ 窒化物半導体層
１２ 核生成層
１４ ＧａＮ層
１６ 電子供給層
１８ キャップ層
２０ ソース電極
２２ ドレイン電極
２４ ゲート電極
１００ 半導体基板
１１０ ＨＥＭＴ
１１ 窒化物半導体層
１２ 核生成層
１４ ＧａＮ層
１６ 電子供給層
１８ キャップ層
２０ ソース電極
２２ ドレイン電極
２４ ゲート電極
１００ 半導体基板
１１０ ＨＥＭＴ
Claims (9)
- 水素ガス雰囲気中において、基板の温度を第１の温度まで上昇させる工程と、
前記基板の温度を、前記第１の温度より１５℃以上かつ５０℃以下の範囲で高い第２の温度まで上昇させる工程と、
前記第２の温度から前記第１の温度まで低下させ、前記第１の温度に所定の時間維持する工程と、
前記基板の温度を前記第１の温度から前記第１の温度より低い第３の温度まで低下させる工程と、
前記第３の温度まで低下させる工程の後、前記第３の温度において、ＭＯＣＶＤ法により前記基板の上に窒化物半導体層を形成する工程と、を順に実施する半導体基板の製造方法。 - 前記基板の温度を前記第１の温度に維持する時間は３分以上、１０分以下である請求項１に記載の半導体基板の製造方法。
- 前記第２の温度は１１５５℃以上かつ１１９０℃以下であり、
前記第１の温度は１１４０℃以上かつ１１５０℃以下である請求項１または２に記載の半導体基板の製造方法。 - 前記第３の温度は前記第１の温度より４０℃以上低く、
前記窒化物半導体層は、窒化アルミニウム層、窒化ガリウム層および窒化アルミニウムガリウム層の少なくとも１つを含む請求項１から３のいずれか一項に記載の半導体基板の製造方法。 - 前記基板の温度を、前記第２の温度から前記第１の温度に向けて、８．３℃／分以上、かつ１２．５℃／分以下のレートで変化させる請求項１から４のいずれか一項に記載の半導体基板の製造方法。
- 前記基板の温度を前記第２の温度まで上昇させる工程において、前記基板の温度を前記第１の温度より低い第４の温度から前記第１の温度まで上昇させるレートは、前記第１の温度から前記第２の温度まで上昇させるレートより大きい請求項１から５のいずれか一項に記載の半導体基板の製造方法。
- 前記第２の温度まで上昇させる工程と前記第１の温度に所定の時間維持する工程とは、前記基板の表面をクリーニングする工程である請求項１から６のいずれか一項に記載の半導体基板の製造方法。
- 前記窒化物半導体層が形成された前記半導体基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上、１．０４０以下である請求項１から７のいずれか一項に記載の半導体基板の製造方法。
- 炭化シリコン上に形成された窒化アルミニウム層と、
前記窒化アルミニウム層上に形成された窒化物半導体層とからなる基板と、を有し、
前記基板のシート抵抗の比（Ｄ／Ｌ比）は、１．０１０以上１．０４０以下である半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017056633A JP6888794B2 (ja) | 2017-03-22 | 2017-03-22 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017056633A JP6888794B2 (ja) | 2017-03-22 | 2017-03-22 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018160545A true JP2018160545A (ja) | 2018-10-11 |
| JP6888794B2 JP6888794B2 (ja) | 2021-06-16 |
Family
ID=63796830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017056633A Active JP6888794B2 (ja) | 2017-03-22 | 2017-03-22 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6888794B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113169052A (zh) * | 2018-12-27 | 2021-07-23 | 住友电气工业株式会社 | 氮化物半导体器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864868A (ja) * | 1994-08-24 | 1996-03-08 | Hitachi Cable Ltd | 発光ダイオード、窒化ガリウム結晶および窒化ガリウム結晶の製造方法 |
| JP2001522141A (ja) * | 1997-11-03 | 2001-11-13 | エーエスエム アメリカ インコーポレイテッド | 低質量サポートを用いたウェハの加工方法 |
| JP2006190785A (ja) * | 2005-01-05 | 2006-07-20 | Sumitomo Electric Ind Ltd | 半導体レーザ、および半導体レーザを作製する方法 |
| JP2007300050A (ja) * | 2006-05-05 | 2007-11-15 | Super Nova Optoelectronics Corp | 窒化ガリウム系化合物半導体エピタキシー層構造とその製造方法 |
| JP2015512856A (ja) * | 2012-03-21 | 2015-04-30 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ | Ｉｉｉ−ｎ単結晶製造方法およびｉｉｉ−ｎ単結晶 |
-
2017
- 2017-03-22 JP JP2017056633A patent/JP6888794B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864868A (ja) * | 1994-08-24 | 1996-03-08 | Hitachi Cable Ltd | 発光ダイオード、窒化ガリウム結晶および窒化ガリウム結晶の製造方法 |
| JP2001522141A (ja) * | 1997-11-03 | 2001-11-13 | エーエスエム アメリカ インコーポレイテッド | 低質量サポートを用いたウェハの加工方法 |
| JP2006190785A (ja) * | 2005-01-05 | 2006-07-20 | Sumitomo Electric Ind Ltd | 半導体レーザ、および半導体レーザを作製する方法 |
| JP2007300050A (ja) * | 2006-05-05 | 2007-11-15 | Super Nova Optoelectronics Corp | 窒化ガリウム系化合物半導体エピタキシー層構造とその製造方法 |
| JP2015512856A (ja) * | 2012-03-21 | 2015-04-30 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ | Ｉｉｉ−ｎ単結晶製造方法およびｉｉｉ−ｎ単結晶 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113169052A (zh) * | 2018-12-27 | 2021-07-23 | 住友电气工业株式会社 | 氮化物半导体器件的制造方法 |
| CN113169052B (zh) * | 2018-12-27 | 2023-12-22 | 住友电气工业株式会社 | 氮化物半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6888794B2 (ja) | 2021-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007277077A (ja) | 窒化ガリウム系材料及びその製造方法 | |
| US20100096727A1 (en) | Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy | |
| JP2006203196A (ja) | エピタキシャルウェーハの製造方法 | |
| JP2007149985A (ja) | 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法 | |
| JP4395609B2 (ja) | 窒化ガリウム系材料からなる基板 | |
| TW202044347A (zh) | 氮化物半導體膜之形成方法 | |
| JP5367434B2 (ja) | 半導体装置の製造方法 | |
| JP6019129B2 (ja) | Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法 | |
| JP2004111848A (ja) | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 | |
| JP6888794B2 (ja) | 半導体基板の製造方法 | |
| TW201401557A (zh) | 氣相成長裝置及氮化物半導體發光元件之製造方法 | |
| JP6760556B2 (ja) | 半導体基板の製造方法 | |
| KR102017935B1 (ko) | 성막 방법, 성막 장치 및 기억 매체 | |
| JP6962463B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JP3779831B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の結晶成長方法、その方法で得られた半導体の積層構造 | |
| JP2007311661A (ja) | Ｉｉｉ族窒化物半導体を成長する方法、およびｉｉｉ族窒化物半導体装置を作製する方法 | |
| JP2005183524A (ja) | エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法 | |
| JP2014136658A (ja) | Ｉｉｉ族窒化物半導体エピタキシャルウェハおよびその製造方法 | |
| JP2013187366A (ja) | 窒化物半導体の製造方法 | |
| JP6497886B2 (ja) | 自立基板、及び、自立基板の製造方法 | |
| JP6983570B2 (ja) | 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置 | |
| JP5316623B2 (ja) | Ｉｉｉ族窒化物半導体を成長する方法 | |
| JP2006185962A (ja) | 半導体成長用基板および半導体膜の製造方法 | |
| JP2006222360A (ja) | Ｉｉｉ−ｖ族窒化物半導体及びその製造方法 | |
| JP6442957B2 (ja) | 窒化物半導体テンプレートの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20200121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210512 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6888794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |