CN113169052A - 氮化物半导体器件的制造方法 - Google Patents

氮化物半导体器件的制造方法 Download PDF

Info

Publication number
CN113169052A
CN113169052A CN201980080761.3A CN201980080761A CN113169052A CN 113169052 A CN113169052 A CN 113169052A CN 201980080761 A CN201980080761 A CN 201980080761A CN 113169052 A CN113169052 A CN 113169052A
Authority
CN
China
Prior art keywords
temperature
layer
manufacturing
nitride semiconductor
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980080761.3A
Other languages
English (en)
Other versions
CN113169052B (zh
Inventor
真壁勇夫
中田健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN113169052A publication Critical patent/CN113169052A/zh
Application granted granted Critical
Publication of CN113169052B publication Critical patent/CN113169052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

氮化物半导体器件的制造方法具有：使用将H2作为载气、将TMG和NH3作为原料、设定为第一温度的立式MOCVD炉在SiC基板上生长GaN沟道层的工序；在设定为比第一温度高的第二温度、将H2作为载气、供给有NH3的MOCVD炉内将生长有GaN沟道层的SiC基板保持的工序；和使用将N2作为载气、将TMI和TMA以及NH3作为原料、设定为比第一温度低的第三温度的MOCVD炉在GaN沟道层上生长InAlN层的工序。

Description

氮化物半导体器件的制造方法
技术领域
本公开内容涉及氮化物半导体器件的制造方法。
本申请主张基于在2018年12月27日申请的日本申请第2018-245213号的优先权，引用在所述日本申请中记载的全部记载内容。
背景技术
氮化镓(GaN)等氮化物半导体通过在半导体基板上外延生长来形成。这样的氮化物半导体例如通过有机金属气相生长法(MOCVD法)形成。在下述专利文献1、2中公开了利用所谓的横向流动方式的晶体生长方法。在下述专利文献1中公开了用于抑制比基板更靠上游侧的原料的热分解和中间反应的晶体生长装置的构成。在下述专利文献2中公开了利用HCl除去堆积在反应室的内壁上的堆积物，然后实施晶体生长。
现有技术文献
专利文献
[专利文献1]日本特开第2008-28270号公报
[专利文献2]日本特开第2014-55103号公报
发明内容
本公开内容的一个方面所涉及的氮化物半导体器件的制造方法具有：使用将H2作为载气、将TMG(三甲基镓)和NH3作为原料、设定为第一温度的立式MOCVD炉在SiC基板上生长GaN沟道层的工序；在设定为比第一温度高的第二温度、将H2作为载气、供给有NH3的MOCVD炉内将生长有GaN沟道层的SiC基板保持的工序；和使用将N2作为载气、将TMI(三甲基铟)和TMA(三甲基铝)以及NH3作为原料、设定为比第一温度低的第三温度的MOCVD炉在GaN沟道层上生长InAlN层的工序。
附图说明
[图1]图1是表示在第一实施方式所涉及的氮化物半导体器件中使用的半导体基板的截面图。
[图2]图2是表示设置有半导体基板的半导体生长装置的示意截面图。
[图3]图3是用于说明第一实施方式所涉及的氮化物半导体器件的制造方法的时间图。
[图4A]图4A是说明第一实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图4B]图4B是说明第一实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图4C]图4C是说明第一实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图5A]图5A是说明第一实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图5B]图5B是说明第一实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图5C]图5C是说明第一实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图6A]图6A是表示期间D3后的炉内状态的示意截面图。
[图6B]图6B是表示期间D4后的炉内状态的示意截面图。
[图7]图7是用于说明以往的氮化物半导体器件的制造方法的时间图。
[图8A]图8A是表示通过以往的制造方法生长的阻挡层和分隔层的SIMS测定结果的图。
[图8B]图8B是表示通过第一实施方式所涉及的制造方法生长的阻挡层和分隔层的SIMS测定结果的图。
[图9]图9是用于说明变形例所涉及的氮化物半导体器件的制造方法的时间图。
[图10A]图10A是表示通过变形例所涉及的制造方法生长的阻挡层和分隔层的SIMS测定结果的图。
[图10B]图10B是表示现有技术、第一实施方式和变形例的In组成的图。
[图10C]图10C是表示现有技术、第一实施方式和变形例的Ga组成的图。
[图11A]图11A是说明第二实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图11B]图11B是说明第二实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图11C]图11C是说明第二实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图12A]图12A是说明第三实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图12B]图12B是说明第三实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图12C]图12C是说明第三实施方式所涉及的氮化物半导体器件的制造方法的示意图。
[图13]图13是表示现有技术、第一实施方式、第二实施方式、第三实施方式和第四实施方式的Ga组成的图。
[图14]图14是表示堆积在喷出头的表面上的GaN量的推移的表。
具体实施方式
[本公开内容所要解决的问题]
对于将通过上述MOCVD法生长的GaN层作为沟道层的高电子迁移率晶体管(HEMT)，要求进一步改善高频特性。作为改善HEMT的高频特性的方法，例如可以列举阻挡层的薄化、二维电子气(2DEG)的高浓度化等。在将包含AlGaN晶体的阻挡层薄化的情况下，该阻挡层的载流子面密度的减小倾向于变大。为了确保该阻挡层的载流子面密度，可以列举增大该阻挡层相对于沟道层的应变。作为增大该应变的方法之一，例如可以列举增加AlGaN阻挡层的Al组成。理论上，对于AlGaN晶体，其作为两端组成的从GaN到AlN，都可以不发生相分离地制作混晶。但是，实际上，Al组成大于0.3的AlGaN晶体不能在GaN层上生长。因此，在利用应变来调节AlGaN阻挡层的载流子面密度方面存在局限。
在此，从降低阻挡层的电阻的观点考虑，使阻挡层中包含铟(In)受到关注。例如，In组成为0.17的InAlN(即，In0.17Al0.83N)与GaN晶格匹配。在将该InAlN晶体作为阻挡层时，在二维电子气中，由自发极化产生的电荷与压电电荷相比更占支配地位。因此，即使在将InAlN阻挡层薄化的情况下，也得到高电子密度。需要说明的是，InAlGaN可以分为AlGaN类化合物，也可以分类为InAlN类化合物，以下称为InAlN类化合物。
另外，在In0.17Al0.83N阻挡层与Al0.3Ga0.7N阻挡层的载流子面密度相同的情况下，可以将前者阻挡层的厚度设定为后者阻挡层的厚度的一半以下。例如，在阻挡层所要求的载流子面密度为1.4×1013cm-2的情况下，需要将Al0.3Ga0.7N阻挡层的厚度设定至约18nm。另一方面，在阻挡层为In0.17Al0.83N阻挡层的情况下，以4nm的厚度就得到上述载流子面密度。而且，阻挡层的厚度越薄，则HEMT的增幅特性越倾向于提高。鉴于这些情况，InAlN阻挡层是有用的。
但是，当在GaN层上生长InAlN晶体时，存在大量的Ga混入InAlN晶体内的倾向。在此情况下，阻挡层的晶格常数没有达到预期值，导致膜中固有的应变量变大。鉴于这样的问题，本公开内容的目的在于，提供能够生长包含InAlN类化合物的优质阻挡层的氮化物半导体器件的制造方法。
[本公开内容的效果]
根据本公开内容，能够提供能够生长包含InAlN类化合物的优质阻挡层的氮化物半导体器件的制造方法。
[本公开内容的实施方式的说明]
首先，列举本公开内容的实施方式的内容来进行说明。本公开内容的一个实施方式为氮化物半导体器件的制造方法，具有：使用将H2作为载气、将TMG(三甲基镓)和NH3作为原料、设定为第一温度的立式MOCVD炉在SiC基板上生长GaN沟道层的工序；在设定为比第一温度高的第二温度、将H2作为载气、供给有NH3的MOCVD炉内将生长有GaN沟道层的SiC基板保持的工序；和使用将N2作为载气、将TMI(三甲基铟)和TMA(三甲基铝)以及NH3作为原料、设定为比第一温度低的第三温度的MOCVD炉在GaN沟道层上生长InAlN层的工序。
在该制造方法中，实施如下的工序：在设定为比第一温度高的第二温度、将H2作为载气、供给有NH3的MOCVD炉内将生长有GaN沟道层的SiC基板保持。由此，能够在生长InAlN层之前良好地除去MOCVD炉内的包含Ga的堆积物。因此，与以往相比，能够减少InAlN层内的Ga的组成。换言之，与以往相比，能够增加InAlN层内的In的组成。因此，能够使InAlN层内的各原子的组成比稳定，因此能够生长包含InAlN类化合物的优质阻挡层。
在保持SiC基板的工序中，可以向MOCVD炉内供给H2、NH3和TMI。在此情况下，在保持SiC基板的工序中，能够更良好地除去MOCVD炉内的包含Ga的堆积物。
第二温度可以比第一温度高20℃以上。在此情况下，在保持SiC基板的工序中，能够更良好地除去MOCVD炉内的包含Ga的堆积物。
上述制造方法在保持SiC基板的工序之后且在生长InAlN层的工序之前，还可以具有如下的工序：使用将H2或N2作为载气、将TMA和NH3作为原料、设定为比第一温度低的第四温度的MOCVD炉，在GaN沟道层上生长AlN层。在此情况下，能够抑制InAlN层的载流子密度降低。
在所述第四温度更接近所述第三温度和第二温度当中的第三温度的情况下可以将载气设为N2，在所述第四温度更接近所述第三温度和第二温度当中的第二温度的情况下可以将载气设为H2。
MOCVD炉具有支承SiC基板的支承部和在SiC基板的厚度方向上与支承部相对的原料供给部，在保持SiC基板的工序中，可以将SiC基板与原料供给部的间隔设定为第一间隔，在生长InAlN层的工序中，可以将SiC基板与原料供给部的间隔设定为比第一间隔宽的第二间隔。而且，第一间隔可以是6mm以下，第二间隔可以是15mm以上。在这些情况下，在生长InAlN层的工序中，堆积物中所含的Ga不易到达InAlN层。因此，能够生长包含InAlN类化合物的更优质阻挡层。
MOCVD炉具有原料供给部，在保持SiC基板的工序中，可以将原料供给部的温度设定为第一装置温度，在生长InAlN层的工序中，可以将原料供给部的温度设定为比第一装置温度低的第二装置温度。而且，第一装置温度可以是60℃以上，第二装置温度可以是30℃以下。在这些情况下，在保持SiC基板的工序中包含Ga的堆积物被良好地除去。
本公开内容的另一实施方式为氮化物半导体器件的制造方法，具有：使用将H2作为载气、将TMG(三甲基镓)和NH3作为原料、设定为第一温度的立式MOCVD炉在SiC基板上生长GaN沟道层的工序；在将H2作为载气、供给有NH3和代替TMG的TMI(三甲基铟)的MOCVD炉内，将生长有GaN沟道层的SiC基板保持在1000℃以上且第一温度以下的第二温度下的工序；和使用将N2作为载气、将TMI和TMA(三甲基铝)以及NH3作为原料、设定为比第二温度低的第三温度的MOCVD炉在GaN沟道层上生长InAlN层的工序。
在该制造方法中实施如下的工序：在设定为1000℃以上且第一温度以下的高第二温度、将H2作为载气、供给有NH3和TMI的MOCVD炉内，将生长有GaN沟道层的SiC基板保持。由此，在生长InAlN层之前，MOCVD炉内的堆积物中所含的Ga被置换为In。然后，通过使置换后的In升华，能够良好地除去MOCVD炉内的堆积物。因此，与以往相比，能够减少InAlN层内的Ga的组成。换言之，与以往相比，能够提高InAlN层内的In的组成。因此，能够使InAlN层内的各原子的组成比变得稳定，因而能够生长包含InAlN类化合物的优质阻挡层。
上述制造方法可以在保持SiC基板的工序之后且在生长InAlN层的工序之前，具有如下的工序：将H2或N2作为载气，将TMA、NH3作为原料，将MOCVD炉的温度设定为比第二温度低且比第三温度高的第四温度，在GaN沟道层上生长AlN层。在此情况下，能够抑制InAlN层的载流子密度降低。
在所述第四温度更接近所述第一温度和第三温度当中的第一温度的情况下可以将载气设为N2，在所述第四温度更接近所述第一温度和第三温度当中的第三温度的情况下可以将载气设为H2。
MOCVD炉具有支承SiC基板的支承部和在SiC基板的厚度方向上与支承部相对的原料供给部，在保持SiC基板的工序中，可以将SiC基板与原料供给部的间隔设定为第一间隔，在生长InAlN层的工序中，可以将SiC基板与原料供给部的间隔设定为比第一间隔宽的第二间隔。而且，第一间隔可以是6mm以下，第二间隔可以是15mm以上。在这些情况下，在生长InAlN层的工序中，堆积物中所含的Ga不易到达InAlN层。因此，能够生长包含InAlN类化合物的更优质阻挡层。
MOCVD炉具有原料供给部，在保持SiC基板的工序中，可以将原料供给部的温度设定为第一装置温度，在生长InAlN层的工序中，可以将原料供给部的温度设定为比第一装置温度低的第二装置温度。而且，第一装置温度可以是60℃以上，第二装置温度可以是30℃以下。在这些情况下，在保持SiC基板的工序中包含Ga的堆积物被良好地除去。
[本公开内容的实施方式的说明]
本公开内容的发现可以通过参考作为例示示出的附图并考虑以下的详细记述来容易地理解。以下，参考附图，对本公开内容的优选实施方式详细地说明。需要说明的是，在以下的说明中，对相同的要素或具有相同功能的要素使用相同的符号，并省略重复的说明。
(第一实施方式)
图1是表示在第一实施方式所涉及的氮化物半导体器件中使用的半导体基板的截面图。如图1所示，在作为氮化物半导体器件的一例的高电子迁移率晶体管(以下，称为“HEMT”)中使用的半导体基板1具有基板10、缓冲层12、沟道层14、分隔层16、阻挡层18以及盖帽层20。在半导体基板1中，在基板10上依次层叠有作为氮化物半导体层的缓冲层12、沟道层14、分隔层16、阻挡层18以及盖帽层20。缓冲层12、沟道层14、分隔层16、阻挡层18以及盖帽层20分别例如通过MOCVD法生长。
基板10为半绝缘性的SiC基板(碳化硅基板)。缓冲层12作为对于沟道层14的缓冲层和晶种层起作用，是在基板10上外延生长的AlN层。缓冲层12的厚度例如是10nm以上且30nm以下。
沟道层14作为载流子传输层起作用，是在缓冲层12上外延生长的i型GaN层(GaN沟道层)。GaN由于对SiC的浸润性，因而不能直接生长在基板10上。因此，沟道层14隔着缓冲层12的AlN而生长。沟道层14的厚度例如为300nm以上且1000nm以下。
分隔层16是位于沟道层14与阻挡层18之间的层，是在沟道层14上外延生长的AlN层。分隔层16的厚度例如为0.5nm以上且2nm以下。
阻挡层18作为载流子产生层起作用，是在分隔层16上外延生长的氮化物半导体层。阻挡层18例如是包含In(铟)的氮化物半导体层。阻挡层18例如包含InAlN类化合物。在第一实施方式中，阻挡层18为InAlN层。优选该InAlN层中所含的镓(Ga)少。阻挡层18的厚度例如为3nm以上且10nm以下。在沟道层14与阻挡层18之间发生自发极化。由此，在沟道层14与分隔层16的界面在沟道层14侧产生二维电子气(2DEG)，在沟道层14内形成沟道区域。
盖帽层20是在阻挡层18上外延生长的GaN层。盖帽层20的厚度例如为0nm以上且5nm以下。即，不一定必须设置盖帽层20。盖帽层20可以为n型化的。
可以在半导体基板1上设置保护膜。保护膜例如为SiN膜等绝缘膜。保护膜例如通过低压化学气相沉积法(Low Pressure Chemical Vapor Deposition；LPCVD)、MOCVD法、CVD法等形成。在使用MOCVD法的情况下，也可以利用生长半导体基板1的装置形成保护膜。在此情况下，能够在不将半导体基板1暴露在空气等中的情况下形成保护膜。
接着，一边使用图2、图3、图4A～图4C、图5A～图5C以及图6A、图6B，一边对半导体基板1的制造方法进行说明。图2是表示设置有半导体基板的半导体生长装置的示意截面图。图3是用于说明第一实施方式所涉及的氮化物半导体器件的制造方法的时间图。图4A～图4C和图5A～图5C是说明第一实施方式所涉及的氮化物半导体器件的制造方法的示意图。图6A是表示后述的期间D3后的炉内状态的示意截面图，图6B是表示后述的期间D4后的炉内状态的示意截面图。需要说明的是，在图3中，横轴表示时间，纵轴表示温度。另外，在图6A、图6B中省略了在基板10上生长的半导体。
首先，如图2所示，将基板10容纳在半导体生长装置30的炉31内。在第一实施方式中，半导体生长装置30是所谓的垂直流方式的MOCVD装置。因此，炉31是立式MOCVD炉。因此，通过MOCVD法在容纳在炉31内的基板10上生长半导体层。炉31具有承载(支承)基板10的基座32(支承部)和将原料向炉31内喷出的喷出头33(原料供给部)。在基座32中与喷出头33相对的区域中设置有承载基板10的凹部32a。喷出头33例如是具有多个喷出孔33a的喷淋头。喷出孔33a的出口在基板10的厚度方向上与基座32相对。基座32与喷出头33的间隔S例如为8mm以上且12mm以下。
接着，在图3所示的期间D1中，在基板10承载在基座32上的状态下将炉31内进行加热。由此，实施对基板10的表面和炉31内的清洁。在期间D1的工序中，例如向炉31内供给氢气(H2)而设定为氢气气氛。另外，例如，将炉31内的压力减压，并且在设定为1100℃以上的状态下，将炉31内加热几十分钟。将炉31内的温度设定为比在之后实施的半导体层的生长温度高的温度。在第一实施方式中，期间D1中的炉31内的温度为1100℃，炉31内的压力为100托，H2的流量为20L/分钟。
接着，在图3所示的期间D2，如图4A所示，在基板10上生长缓冲层12。在期间D2的工序中，首先，将炉31内的温度设定为比期间D1低的温度。然后，持续向炉31内供给作为载气的H2，并且向炉31内供给作为原料的三甲基铝(TMA)和氨(NH3)。由此，在基板10上生长作为缓冲层12起作用的AlN层。期间D2中的炉31内的温度例如为1000℃以上且1100℃以下。在第一实施方式中，期间D2中的炉31内的温度为1080℃，炉31内的压力为100托，TMA的流量为25cc/分钟，NH3的流量为10L/分钟。由此，生长厚度为20nm的缓冲层12。
接着，在图3所示的期间D3，如图4B所示，在缓冲层12上生长沟道层14。在期间D3的工序中，首先，将炉31内的温度设定为比期间D2低的温度(第一温度)。然后，将H2作为载气，将TMG(三甲基镓)和NH3作为原料，将它们供给到炉31内。由此，在基板10上生长作为沟道层14起作用的GaN层。期间D3中的炉31内的温度例如为1000℃以上且1100℃以下。在第一实施方式中，期间D3中的炉31内的温度为1010℃，炉31内的压力为100托，TMG的流量为30cc/分钟，NH3的流量为20L/分钟。由此，生长厚度为1μm的沟道层14。
如上所述，由于炉31内的基座32与喷出头33的间隔S窄，因此在期间D3中，存在Ga原子附着在喷出孔33a的出口等处的倾向。由此，如图6A所示，有时在喷出头33的表面上形成Ga原子、Ga簇、GaN多晶等的堆积物41。在形成有堆积物41的情况下，Ga混入在沟道层14上生长的半导体层(例如，分隔层16和阻挡层18)中。在此情况下，导致该半导体层的膜品质降低。为了防止这样的问题，在图3所示的期间D4中，将炉31内保持在比期间D3高的温度(第二温度)下预定期间。由此，如图6B所示，将堆积物41从炉31内除去。在期间D4中，首先，停止TMG的供给，然后使炉31内的温度升高。将期间D4中的炉31的温度设定为比期间D3中的炉31的温度高20℃以上。然后，在向炉31内供给H2和NH3的状态下，在炉31内将生长有沟道层14的基板10保持例如10分钟。在第一实施方式中，期间D4中的炉31内的温度为1030℃，炉31内的压力为200托，NH3的流量为10L/分钟。
在期间D4中，堆积物41被供给到炉31内的H2侵蚀。此时，沟道层14的一部分也被侵蚀(参考图4C)。因此，在期间D3中，优选预先生长比所设定的厚度大的沟道层14。需要说明的是，在期间D4中，为了抑制沟道层14的脱氮，向炉31内供给NH3。
接着，在图3所示的期间D5中，如图5A所示，在沟道层14上生长分隔层16。在期间D5的工序中，首先，将炉31内的温度设定为比期间D4低的温度(第四温度)。然后，将H2作为载气，将TMA和NH3作为原料，将它们供给到炉31内。由此，在沟道层14上生长作为分隔层16起作用的AlN层。期间D5中的炉31内的温度例如为900℃以上且1050℃以下。在第一实施方式中，期间D5中的炉31内的温度为980℃，炉31内的压力为50托，TMA的流量为40cc/分钟，NH3的流量为10L/分钟。由此，生长厚度为1nm的分隔层16。
接着，在图3所示的期间D6中，如图5B所示，在分隔层16上生长阻挡层18。在期间D6的工序中，首先，为了防止堆积在分隔层16上的In被除去，将载气由H2改换为氮气(N2)。另外，将炉31内的温度设定为比期间D5低的温度(第三温度)。然后，将N2作为载气，将TMA、TMI(三甲基铟)和NH3作为原料，将它们供给到炉31内。由此，在分隔层16上生长作为阻挡层18起作用的InAlN层。与不设置期间D4的以往的工序相比，在该InAlN层中仅含有约一半到约15％的归因于堆积物41等的Ga。期间D6中的炉31内的温度例如为600℃以上且800℃以下。在第一实施方式中，期间D6中的炉31内的温度为700℃，炉31内的压力为50托，TMA的流量为5cc/分钟，TMI的流量为50cc/分钟，NH3的流量为4L/分钟。由此，生长厚度为8nm的阻挡层18。
接着，在图3所示的期间D7中，如图5C所示，在阻挡层18上生长盖帽层20。在期间D7的工序中，首先，将炉31内的温度设定为比期间D6高的温度。然后，将N2作为载气，将TMG和NH3作为原料，将它们供给到炉31内。由此，在阻挡层18上生长作为盖帽层20起作用的GaN层。期间D7中的炉31内的温度例如为700℃以上900℃以下。在第一实施方式中，期间D7中的炉31内的温度为800℃，炉31内的压力为50托，TMG的流量为10cc/分钟，NH3的流量为4L/分钟。由此，生长厚度为3nm的盖帽层20。
经过以上的期间D1～D7，在基板10上形成半导体基板1。使用该半导体基板1，能够形成作为氮化物半导体器件的HEMT等。
一边参考图7和图8A、8B，一边对通过以上说明的氮化物半导体器件的制造方法得到的作用效果进行说明。图7是用于说明以往的氮化物半导体器件的制造方法的时间图。图8A是表示通过以往的制造方法生长的阻挡层和分隔层的SIMS测定结果的图，图8B是表示通过第一实施方式所涉及的制造方法生长的阻挡层和分隔层的SIMS测定结果的图。在图8A、8B中，横轴表示从阻挡层表面起算的距离，纵轴表示构成元素的组成。另外，曲线51、61表示Al的测定结果，曲线52、62表示Ga的测定结果，曲线53、63表示In的测定结果。需要说明的是，在图8A、8B中，纵轴利用线性标度表示，将Al、Ga和In的组成的合计设定为1。
如图7所示，以往不实施期间D4的工序。因此，以往是在期间D3中喷出头33上形成有堆积物41的状态下生长分隔层、阻挡层和盖帽层。在此情况下，TMI中所含的In原子倾向于与堆积物41中的Ga原子置换。因此，在期间D3后生长作为阻挡层起作用的InAlN层的情况下，导致包含In的AlGaN层(即，包含大量的Ga的InAlN类晶体)生长。实际上，如图8A所示，阻挡层内的Ga的组成明显高于In的组成。需要说明的是，推测In原子与Ga原子的置换通过在炉31内喷出头33和堆积物41被加热而得到促进。
当在半导体生长装置30内容纳GaN基板并在该GaN基板上直接生长InAlN层的情况下，生长的是基本上不含Ga的InAlN层。由该情况也可知，由于堆积物41的存在而导致在阻挡层等中混入大量的Ga。而且还可知，仅通过供给H2不能完全除去堆积物41。
与此相对，在第一实施方式所涉及的制造方法中，实施期间D4的工序。由此，在分隔层16和阻挡层18的生长前，能够良好地除去堆积物41。实际上，如图8B所示，阻挡层18内的Ga的组成变得比以往低，并且阻挡层18内的In的组成变得比以往明显高。另外，沿半导体基板1的厚度方向的阻挡层18内的各原子的组成比稳定。因此，根据第一实施方式，能够生长包含InAlN类化合物的优质阻挡层18。
通常，在InAlN类晶体中，Ga浓度越是升高，则该晶体的a轴越倾向于从GaN偏离。在此情况下，包含Ga的InAlN类晶体中的应变变大。当该应变变大时，存在在InAlN类晶体中产生裂纹以及表面凹坑增加的倾向。在使用这样的InAlN类晶体制造氮化物半导体器件(HEMT、FET)的情况下，存在该器件的漏电流变大的倾向。因此，在InAlN类晶体中含有Ga越多，则氮化物半导体器件的性能和可靠性越倾向于降低。因此，可以说通过应用第一实施方式所涉及的制造方法生长包含InAlN类化合物的优质阻挡层18是有用的。
在期间D4中，H2侵蚀沟道层14的一部分。然而，侵蚀后的沟道层14的薄层电阻与侵蚀前的沟道层14的薄层电阻基本上相同。而且，在半导体基板1的表面形态中存在看不到大的缺陷的倾向。此外，与如在上述专利文献2中记载的那样供给HCl气体的情况相比，不易对沟道层14造成损伤。
如第一实施方式所示，在期间D4中设定的第二温度可以比在期间D3中设定的第一温度高20℃以上。在此情况下，能够良好地除去堆积物41。
如第一实施方式所示，在期间D4的工序之后且在期间D6的工序之前，可以使用将N2作为载气、将TMA和NH3作为原料、设定为比上述第一温度低的温度的MOCVD炉在沟道层14上生长AlN层。在此情况下，能够防止在沟道层14与阻挡层18的界面处发生合金散射。由此，能够抑制使用半导体基板1的HEMT的迁移率降低。另外，还能够抑制阻挡层18的载流子密度降低。
如第一实施方式那样，炉31具有承载基板10的基座32和喷出原料的喷出头33，基座32与喷出头33的间隔S可以是8mm以上且12mm以下。在此情况下，由于原料能够在原料的热分解等发生之前到达基板10，因此能够在基板10上高效地外延生长半导体层。另一方面，在将间隔S设定在上述范围内的情况下，Ga容易附着在喷出头33等上。即，在将间隔S设定在上述范围内的情况下，容易形成堆积物41。但是，根据第一实施方式，由于在期间D4中堆积物41被良好地除去，因此能够在抑制阻挡层18的膜品质劣化的同时，高效地外延生长半导体层。
以下，一边参考图9和图10A～图10C，一边对第一实施方式的变形例进行说明。需要说明的是，在以下的变形例中，省略与第一实施方式重复的部分的说明。因此，以下主要对与第一实施方式不同的部分进行说明。
图9是用于说明变形例所涉及的氮化物半导体器件的制造方法的时间图。如图9所示，变形例的时间图表示与第一实施方式的期间D4不同的期间D14。期间D14位于期间D3、D5之间，设定为与期间D4相同的温度。另外，在期间D14中，向炉31内供给H2、NH3和TMI。TMI的流量例如为500cc。
在该变形例中，通过向炉31中供给TMI，堆积物41(参考图6A)的Ga被In置换。由此，变得容易除去Ga。而且，炉31内的温度大于1000℃，并且向炉31内供给H2。由此，置换后的In升华，并且In不堆积在沟道层14上。因此，在期间D14中，堆积物41被更良好地除去。因此，根据变形例，能够生长包含InAlN类化合物的更优质阻挡层18。但是，炉31的温度不限于此。通过同时供给TMI和H2，即使将炉31的温度例如设定为1000℃以上且为紧前方的生长GaN层的期间D3中的温度以下，也能够良好地除去堆积物41。
图10A是表示通过上述变形例所涉及的制造方法生长的阻挡层和分隔层的SIMS测定结果的图。在图10A中，曲线71表示Al的测定结果，曲线72表示Ga的测定结果，曲线73表示In的测定结果。如图10A所示，上述变形例中的阻挡层18内的Ga的组成相比第一实施方式进一步减小。具体而言，上述变形例中的阻挡层18内的Ga的组成为0.04以下。
图10B是表示现有技术、第一实施方式和上述变形例的In组成的图。在图10B中，符号81表示现有技术的阻挡层中的In组成，符号82表示第一实施方式的阻挡层中的In组成，符号83表示上述变形例的阻挡层中的In组成。如图10B所示，上述变形例中的阻挡层的In组成最高，现有技术的阻挡层的In组成最低。
图10C是表示现有技术、第一实施方式和上述变形例的Ga组成的图。在图10C中，符号91表示现有技术的阻挡层中的Ga组成，符号92表示第一实施方式的阻挡层中的Ga组成，符号93表示上述变形例的阻挡层中的Ga组成。如图10C所示，现有技术的阻挡层的Ga组成(约27％)最高，上述变形例中的阻挡层的Ga组成最低。由这些结果，在第一实施方式和上述变形例的任一者中均能够比现有技术提高阻挡层的膜品质。
在第一实施方式和上述变形例中，示出了在980℃下、采用H2作为载气形成分隔层16的情况，但是分隔层16的生长条件不限于该例。例如，也可以将N2作为载气。在分隔层16的生长温度接近沟道层14的生长温度的情况下，也可以使用氮气(N2)作为载气，另外，在接近阻挡层18的生长温度的情况下，也可以设为H2。
(第二实施方式)
以下，一边参考图11A～图11C，一边对第二实施方式进行说明。在第二实施方式中省略与第一实施方式重复的部分的说明。因此，以下主要对与第一实施方式不同的部分进行说明。
图11A～图11C是说明第二实施方式所涉及的氮化物半导体器件的制造方法的示意图。图11A是表示第二实施方式中的期间D3后的炉内状态的示意截面图，图11B是表示第二实施方式中的期间D4中的炉内状态的示意截面图，图11C是表示第二实施方式中的期间D6中的炉内状态的示意截面图。如图11A所示，在第二实施方式中，将在基座32中与喷出头33相对的表面32b和在基板10中与喷出头33相对的表面10a视为同一平面。因此，在基板10的厚度方向上，基座32与喷出头33的间隔相当于基板10与喷出头33的间隔。在期间D3之后，基板10与喷出头33的间隔S1例如为8mm以上且12mm以下。在第二实施方式的期间D3中，例如在与第一实施方式相同的条件下，生长厚度为1μm的GaN层。
如图11B所示，期间D4中的基板10与喷出头33的间隔S2(第一间隔)比间隔S1窄。即，在期间D4中，将基板10与喷出头33的间隔设定为比间隔S1窄的间隔S2。例如，通过使用致动器等使喷出头33向基座32侧移动，在期间D4中，基座32与喷出头33接近。喷出头33的移动例如在期间D4中实施。喷出头33可以在将炉31内升温的过程中移动，也可以在升温前移动，也可以在升温后移动。间隔S2例如为2mm以上且6mm以下。在间隔S2为6mm以下的情况下，喷出头33的表面温度容易变高，因此容易除去堆积物41。在第二实施方式的期间D4中，除了间隔S2以外，在与第一实施方式相同的条件下除去堆积物41。
如图11C所示，期间D6中的基板10与喷出头33的间隔S3(第二间隔)比间隔S1宽。即，在期间D6中，将基板10与喷出头33的间隔设定为比间隔S1宽的间隔S3。例如，通过使用致动器等使喷出头33移动从而远离基座32，从而在期间D6中喷出头33离开基座32。喷出头33的移动例如在期间D6中实施。喷出头33可以在将炉31内降温的过程中移动，也可以在降温之前移动，也可以在降温之后移动。另外，喷出头33可以在向炉31内供给TMI之前移动，也可以在向炉31内供给TMI的过程中移动。间隔S3例如为15mm以上且20mm以下。在间隔S3为15mm以上的情况下，由于残留在喷出头33上的Ga不易到达基座32，因此在InAlN层中不易包含Ga。另外，在间隔S3为20mm以下的情况下，能够防止InAlN层的生长速度显著降低。在第二实施方式的期间D6中，除了间隔S3以外，在与第一实施方式相同的条件下生长厚度为8nm的InAlN层。
在以上说明的第二实施方式所涉及的制造方法中也实现与上述第一实施方式相同的作用效果。而且，通过在期间D4中使基板10与喷出头33的间隔变窄，容易除去堆积物41。例如，通过在期间D4中将基板10与喷出头33的间隔设定为6mm以下，容易良好地除去堆积物41。此外，通过在期间D6中扩大基板10与喷出头33的间隔，残留在喷出头33上的堆积物41中所含的Ga不易到达InAlN层。因此，在InAlN层中更不易包含Ga。例如，通过在期间D6中将基板10与喷出头33的间隔设定为15mm以上，在InAlN层中更不易包含Ga。
在第二实施方式中，将期间D5中的基板10与喷出头33的间隔设定为间隔S2，但不限于此。例如，期间D5中的基板10与喷出头33的间隔也可以比间隔S2宽。在此情况下，可以将期间D5中的基板10与喷出头33的间隔重新设定为间隔S1，也可以设定为间隔S3。例如，期间D5中的基板10与喷出头33的间隔可以设定为15mm。
(第三实施方式)
以下，一边参考图12A～12C，一边对第三实施方式进行说明。在第三实施方式中，省略与第一实施方式和第二实施方式重复的部分的说明。因此，以下主要对与第一实施方式和第二实施方式不同的部分进行说明。
图12A～12C是说明第三实施方式所涉及的氮化物半导体器件的制造方法的示意图。图12A是表示第三实施方式中的期间D1中的炉内状态的示意截面图，图12B是表示第三实施方式中的期间D4中的炉内状态的示意截面图，图12C是表示第三实施方式中的期间D6中的炉内状态的示意截面图。如图12A～12C所示，在第三实施方式中，半导体生长装置30A的炉31A具有基座32和设置有多个喷出孔33a和多个冷却通路34的喷出头33A。冷却通路34是冷却介质通过的空腔，设置在比喷出孔33a靠基端的一侧(隔着喷出孔33a与基座32相反的一侧)。冷却介质用于将喷出头33A的温度保持在预定范围内，例如为气体或液体。冷却介质的温度是可变的。在第三实施方式中，使用水作为冷却介质，但不限于此。
在第三实施方式中，喷出头33A的表面温度相当于喷出头33A的装置温度，但不限于此。例如，可以将供给到冷却通路34的冷却介质的温度视为喷出头33A的表面温度(装置温度)。在此情况下，在供给到冷却通路34的冷却介质的温度为50℃的情况下，将喷出头33A的装置温度视为50℃。供给到冷却通路34的冷却介质相当于即将导入冷却通路34之前的冷却介质的温度。
在图12A中，向冷却通路34中供给冷却介质，使得喷出头33A的装置温度成为温度T1。温度T1例如为40℃以上且60℃以下。在第三实施方式中，将温度T1设定为50℃。因此，将能够将温度T1设定为50℃的温度的冷却介质供给到冷却通路34中。该冷却介质例如从期间D1到期间D3被供给。
在图12B中，向冷却通路34中供给冷却介质，使得喷出头33A的装置温度成为温度T2。温度T2比温度T1高，例如为60℃以上且90℃以下。在此情况下，容易除去位于喷出头33A上的堆积物41。即，存在堆积物41中所含的Ga脱离的倾向。在第三实施方式中，将作为期间D4中的喷出头33A的装置温度(第一装置温度)的温度T2设定为70℃。因此，将能够将温度T2设定为70℃的温度的冷却介质供给到冷却通路34中。该冷却介质例如从期间D4到期间D5被供给。
在图12C中，向冷却通路34中供给冷却介质，使得喷出头33A的装置温度成为温度T3。温度T3比温度T2低，例如为20℃以上且40℃以下。在此情况下，难以除去残留在喷出头33A上的堆积物41。即，存在堆积物41中所含的Ga不脱离的倾向。作为期间D6中的喷出头33A的装置温度(第二装置温度)的温度T3可以比温度T1低。在第三实施方式中，将温度T3设定为30℃。因此，将能够将温度T3设定为30℃的温度的冷却介质供给到冷却通路34中。该冷却介质例如从期间D6到期间D7被供给。
在以上说明的第三实施方式所涉及的制造方法中也实现与上述第一实施方式相同的作用效果。而且，堆积物41中的Ga的脱离量与喷出头33A的装置温度成比例关系。因此，通过在期间D4中提高喷出头33A的装置温度，容易除去堆积物41。例如，通过在期间D4中将喷出头33A的装置温度设定为60℃以上，容易良好地除去堆积物41。此外，通过在期间D6中降低喷出头33A的装置温度，残留在喷出头33A上的堆积物41中所含的Ga不易到达InAlN层。因此，在InAlN层中更不易包含Ga。例如，通过在期间D6中将喷出头33A的装置温度设定为30℃以下，在InAlN层中更不易包含Ga。
在第三实施方式中，将期间D5中的喷出头33A的装置温度设定为温度T2，但不限于此。例如，期间D5中的喷出头33A的装置温度可以比温度T2低。在此情况下，可以将期间D5中的喷出头33A的装置温度重新设定为温度T1，也可以设定为温度T3。
(第四实施方式)
以下，对第四实施方式进行说明。在第四实施方式中，省略与第一实施方式～第三实施方式重复的部分的说明。因此，以下主要对与第一实施方式～第三实施方式不同的部分进行说明。
第四实施方式是将上述第二实施方式与上述第三实施方式组合而得到的实施方式。因此，在期间D4中，将喷出头33A与基板10的间隔设定为间隔S2，并且将喷出头33A的装置温度设定为温度T2。另外，在期间D6中，将喷出头33A与基板10的间隔设定为间隔S3，并且将喷出头33A的装置温度设定为温度T3。
在以上说明的第四实施方式所涉及的制造方法中也实现与上述第一实施方式相同的作用效果。而且，在InAlN层中更好地不易包含Ga。
图13是表示现有技术、第一实施方式、第二实施方式、第三实施方式和第四实施方式的Ga组成的图。在图13中，符号101表示现有技术的阻挡层中的Ga组成，符号102表示第一实施方式的阻挡层中的Ga组成，符号103表示第二实施方式的阻挡层中的Ga组成，符号104表示第三实施方式的阻挡层中的Ga组成，符号105表示第四实施方式的阻挡层中的Ga组成。如图13所示，第二实施方式中的阻挡层的Ga组成(约9％)和第三实施方式中的阻挡层的Ga组成(约8％)均比第一实施方式中的阻挡层的Ga组成(约15％)低。而且，第四实施方式中的阻挡层的Ga组成为约3％。因此，通过实施喷出头与基座的间隔调节以及喷出头的温度调节中的至少一者，能够进一步提高阻挡层的膜品质。另外，通过实施上述两种调节，能够更良好地提高阻挡层的膜品质。
图14是表示堆积在喷出头的表面上的GaN量的推移的表。在图14中，横轴表示时间，纵轴表示堆积在喷出头的表面上的GaN量。另外，符号111表示期间D4、D5中的第一实施方式的堆积物的GaN量的推移，符号112表示期间D4、D5中的第二实施方式的堆积物的GaN量的推移，符号113表示期间D4、D5中的第四实施方式的堆积物的GaN量的推移。另外，符号121表示期间D6中的第一实施方式的堆积物的GaN量的推移，符号122表示期间D6中的第二实施方式的堆积物的GaN量的推移，符号123表示期间D6中的第四实施方式的堆积物的GaN量的推移。如图14所示，在期间D4、D5中，第二实施方式和第四实施方式的堆积物的GaN量均存在比第一实施方式减少的倾向。由此也可知，喷出头与基座的间隔调节以及喷出头的温度调节对于除去堆积在喷出头上的GaN是有效的。
根据本公开内容的氮化物半导体器件的制造方法不限于上述实施方式和变形例，其它各种变形是可能的。例如，上述实施方式和变形例中的半导体基板可以包含除缓冲层、沟道层、分隔层、阻挡层和盖帽层以外的层。或者，半导体基板可以不具有分隔层。
图6A所示的堆积物41呈层状，但不限于此。附着在喷出头上的堆积物有时会局部地设置。例如，堆积物有时仅设置在喷出孔的出口及其周边。另外，堆积物有时也设置在炉的内壁上。
符号说明
1…半导体基板，10…基板，10a…表面，12…缓冲层，14…沟道层，16…分隔层，18…阻挡层，20…盖帽层，30、30A…半导体生长装置，31、31A…炉(MOCVD炉)，32…基座(支承部)，32a…凹部，32b…表面，33、33A…喷出头(原料供给部)，33a…喷出孔，34…冷却通路，41…堆积物，S、S1…间隔，S2…间隔(第一间隔)，S3…间隔(第二间隔)。

Claims (16)

1.一种氮化物半导体器件的制造方法，具有：
使用将H2作为载气、将TMG(三甲基镓)和NH3作为原料、设定为第一温度的立式MOCVD炉在SiC基板上生长GaN沟道层的工序；
在设定为比所述第一温度高的第二温度、将H2作为载气、供给有NH3的所述MOCVD炉内将生长有所述GaN沟道层的所述SiC基板保持的工序；和
使用将N2作为载气、将TMI(三甲基铟)和TMA(三甲基铝)以及NH3作为原料、设定为比所述第一温度低的第三温度的所述MOCVD炉在所述GaN沟道层上生长InAlN层的工序。
2.如权利要求1所述的氮化物半导体器件的制造方法，其中，
在保持所述SiC基板的所述工序中，向所述MOCVD炉内供给H2、NH3和TMI。
3.如权利要求1或权利要求2所述的氮化物半导体器件的制造方法，其中，
所述第二温度比所述第一温度高20℃以上。
4.如权利要求1～权利要求3中任一项所述的氮化物半导体器件的制造方法，其中，
所述制造方法在保持所述SiC基板的所述工序之后且在生长所述InAlN层的所述工序之前，还具有如下的工序：使用将H2或N2作为载气、将TMA和NH3作为原料、设定为比所述第一温度低的第四温度的所述MOCVD炉在所述GaN沟道层上生长AlN层。
5.如权利要求4所述的氮化物半导体器件的制造方法，其中，
在所述第四温度更接近所述第三温度和所述第二温度当中的所述第三温度的情况下，将载气设为N2，
在所述第四温度更接近所述第三温度和所述第二温度当中的所述第二温度的情况下，将载气设为H2。
6.如权利要求1～权利要求5中任一项所述的氮化物半导体器件的制造方法，其中，
所述MOCVD炉具有支承所述SiC基板的支承部和在所述SiC基板的厚度方向上与所述支承部相对的原料供给部，
在保持所述SiC基板的所述工序中，将所述SiC基板与所述原料供给部的间隔设定为第一间隔，并且
在生长所述InAlN层的工序中，将所述SiC基板与所述原料供给部的间隔设定为比所述第一间隔宽的第二间隔。
7.如权利要求6所述的氮化物半导体器件的制造方法，其中，
所述第一间隔为6mm以下，并且
所述第二间隔为15mm以上。
8.如权利要求1～权利要求7中任一项所述的氮化物半导体器件的制造方法，其中，
所述MOCVD炉具有原料供给部，
在保持所述SiC基板的所述工序中，将所述原料供给部的温度设定为第一装置温度，并且
在生长所述InAlN层的工序中，将所述原料供给部的温度设定为比所述第一装置温度低的第二装置温度。
9.如权利要求8所述的氮化物半导体器件的制造方法，其中，
所述第一装置温度为60℃以上，并且
所述第二装置温度为30℃以下。
10.一种氮化物半导体器件的制造方法，具有：
使用将H2作为载气、将TMG(三甲基镓)和NH3作为原料、设定为第一温度的立式MOCVD炉在SiC基板上生长GaN沟道层的工序；
在将H2作为载气、供给有NH3和代替TMG的TMI(三甲基铟)的所述MOCVD炉内，将生长有所述GaN沟道层的所述SiC基板保持在1000℃以上且所述第一温度以下的第二温度下的工序；和
使用将N2作为载气、将TMI和TMA(三甲基铝)以及NH3作为原料、设定为比所述第二温度低的第三温度的所述MOCVD炉在所述GaN沟道层上生长InAlN层的工序。
11.如权利要求10所述的氮化物半导体器件的制造方法，其中，
所述制造方法在保持所述SiC基板的所述工序之后且在生长所述InAlN层的所述工序之前，具有如下的工序：将H2或N2作为载气，将TMA、NH3作为原料，将所述MOCVD炉的温度设定为比所述第二温度低且比所述第三温度高的第四温度，在所述GaN沟道层上生长AlN层。
12.如权利要求11所述的氮化物半导体器件的制造方法，其中，
在所述第四温度更接近所述第一温度和所述第三温度当中的所述第一温度的情况下，将载气设为N2，
在所述第四温度更接近所述第一温度和所述第三温度当中的所述第三温度的情况下，将载气设为H2。
13.如权利要求10～权利要求12中任一项所述的氮化物半导体器件的制造方法，其中，
所述MOCVD炉具有支承所述SiC基板的支承部和在所述SiC基板的厚度方向上与所述支承部相对的原料供给部，
在保持所述SiC基板的所述工序中，将所述支承部与所述原料供给部的间隔设定为第一间隔，并且
在生长所述InAlN层的工序中，将所述支承部与所述原料供给部的间隔设定为比所述第一间隔宽的第二间隔。
14.如权利要求13所述的氮化物半导体器件的制造方法，其中，
所述第一间隔为6mm以下，并且
所述第二间隔为15mm以上。
15.如权利要求10～权利要求14中任一项所述的氮化物半导体器件的制造方法，其中，
所述MOCVD炉具有原料供给部，
在保持所述SiC基板的所述工序中，将所述原料供给部的温度设定为第一装置温度，并且
在生长所述InAlN层的工序中，将所述原料供给部的温度设定为比所述第一装置温度低的第二装置温度。
16.如权利要求15所述的氮化物半导体器件的制造方法，其中，
所述第一装置温度为60℃以上，并且
所述第二装置温度为30℃以下。
CN201980080761.3A 2018-12-27 2019-12-16 氮化物半导体器件的制造方法 Active CN113169052B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018245213 2018-12-27
JP2018-245213 2018-12-27
PCT/JP2019/049246 WO2020137667A1 (ja) 2018-12-27 2019-12-16 窒化物半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN113169052A true CN113169052A (zh) 2021-07-23
CN113169052B CN113169052B (zh) 2023-12-22

Family

ID=71129775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980080761.3A Active CN113169052B (zh) 2018-12-27 2019-12-16 氮化物半导体器件的制造方法

Country Status (4)

Country Link
US (1) US11935744B2 (zh)
JP (1) JP7314960B2 (zh)
CN (1) CN113169052B (zh)
WO (1) WO2020137667A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133812A1 (en) * 2003-12-20 2005-06-23 Samsung Electro-Mechanics Co., Ltd. Fabrication method of nitride semiconductors and nitride semiconductor structure fabricated thereby
JP2007227449A (ja) * 2006-02-21 2007-09-06 Oki Electric Ind Co Ltd Ｉｉｉ族窒化物半導体高電子移動度トランジスタの製造方法
CN101866949A (zh) * 2007-03-30 2010-10-20 富士通株式会社 半导体外延衬底及其制造方法
US20160308039A1 (en) * 2015-04-17 2016-10-20 Sumitomo Electric Industries, Ltd. Nitride semiconductor device and a process to form the same
US20180158926A1 (en) * 2016-12-05 2018-06-07 Sumitomo Electric Industries, Ltd. Process of forming semiconductor device
CN108352307A (zh) * 2015-11-12 2018-07-31 胜高股份有限公司 Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板
JP2018160545A (ja) * 2017-03-22 2018-10-11 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134548A (ja) 2005-12-28 2012-07-12 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法
JP2007197302A (ja) 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
JP4945185B2 (ja) 2006-07-24 2012-06-06 株式会社東芝 結晶成長方法
JP5249100B2 (ja) 2008-03-31 2013-07-31 日本碍子株式会社 エピタキシャル基板の製造方法
JP5551730B2 (ja) 2012-03-28 2014-07-16 日本電信電話株式会社 半導体薄膜の製造方法
JP6318474B2 (ja) 2013-06-07 2018-05-09 住友電気工業株式会社 半導体装置の製造方法
JP2015192026A (ja) 2014-03-28 2015-11-02 住友電気工業株式会社 半導体装置の製造方法
JP6652042B2 (ja) 2016-12-13 2020-02-19 三菱電機株式会社 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
JP6988530B2 (ja) * 2018-02-06 2022-01-05 住友電気工業株式会社 窒化物半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133812A1 (en) * 2003-12-20 2005-06-23 Samsung Electro-Mechanics Co., Ltd. Fabrication method of nitride semiconductors and nitride semiconductor structure fabricated thereby
JP2007227449A (ja) * 2006-02-21 2007-09-06 Oki Electric Ind Co Ltd Ｉｉｉ族窒化物半導体高電子移動度トランジスタの製造方法
CN101866949A (zh) * 2007-03-30 2010-10-20 富士通株式会社 半导体外延衬底及其制造方法
US20160308039A1 (en) * 2015-04-17 2016-10-20 Sumitomo Electric Industries, Ltd. Nitride semiconductor device and a process to form the same
CN108352307A (zh) * 2015-11-12 2018-07-31 胜高股份有限公司 Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板
US20180158926A1 (en) * 2016-12-05 2018-06-07 Sumitomo Electric Industries, Ltd. Process of forming semiconductor device
JP2018160545A (ja) * 2017-03-22 2018-10-11 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法

Also Published As

Publication number Publication date
US11935744B2 (en) 2024-03-19
JPWO2020137667A1 (ja) 2021-11-18
US20210398801A1 (en) 2021-12-23
WO2020137667A1 (ja) 2020-07-02
JP7314960B2 (ja) 2023-07-26
CN113169052B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
US8148753B2 (en) Compound semiconductor substrate having multiple buffer layers
US20160308039A1 (en) Nitride semiconductor device and a process to form the same
US7462505B2 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
EP2236646B1 (en) Method for fabricating semiconductor device
EP3381048A1 (en) Stress control on thin silicon substrates
CN107785243B (zh) 形成氮化物半导体层的工艺
US10147605B2 (en) Process of producing epitaxial substrate
KR20200100118A (ko) 실리콘 기판 상에 실리콘 카바이드를 형성하기 위한 방법
CN113169052B (zh) 氮化物半导体器件的制造方法
JP3174257B2 (ja) 窒化物系化合物半導体の製造方法
US20210005717A1 (en) Group-iii nitride laminate
US10392724B2 (en) Process of forming epitaxial wafer
JP5744784B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
US6555167B2 (en) Method for growing high quality group-III nitride thin film by metal organic chemical vapor deposition
JP6753634B2 (ja) 半導体装置の製造方法
WO2023132191A1 (ja) 窒化物半導体基板及びその製造方法
JP7396614B2 (ja) 半導体基板及びその製造方法
US10000845B2 (en) MOCVD system for growth of III-nitride and other semiconductors
JP4768773B2 (ja) 薄膜形成装置および薄膜形成方法
CN115732311A (zh) 半导体装置的制造方法
CN117936576A (zh) 一种GaN高电子迁移率晶体管结构及制作方法
JP2003218128A (ja) 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ
WO2018196948A1 (en) Interlayer barrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant