WO2013084926A1 - 窒化物半導体発光素子およびその製造方法 - Google Patents

窒化物半導体発光素子およびその製造方法 Download PDF

Info

Publication number
WO2013084926A1
WO2013084926A1 PCT/JP2012/081486 JP2012081486W WO2013084926A1 WO 2013084926 A1 WO2013084926 A1 WO 2013084926A1 JP 2012081486 W JP2012081486 W JP 2012081486W WO 2013084926 A1 WO2013084926 A1 WO 2013084926A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
pit
light emitting
trigger
Prior art date
Application number
PCT/JP2012/081486
Other languages
English (en)
French (fr)
Inventor
博之 柏原
成仁 岡田
只友　一行
治久 瀧口
Original Assignee
国立大学法人山口大学
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人山口大学, シャープ株式会社 filed Critical 国立大学法人山口大学
Priority to US14/363,254 priority Critical patent/US9293647B2/en
Priority to CN201280059896.XA priority patent/CN104040737B/zh
Publication of WO2013084926A1 publication Critical patent/WO2013084926A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Definitions

  • the present invention relates to a nitride semiconductor light emitting device and a method for manufacturing the same.
  • a group III-V compound semiconductor containing nitrogen (hereinafter referred to as a “nitride semiconductor”) has a band gap energy corresponding to the energy of light having a wavelength from the infrared region to the ultraviolet region, and therefore, the infrared region. It is useful as a material for a light-emitting element that emits light having a wavelength in the ultraviolet to ultraviolet region, and as a material for a light-receiving element that receives light having a wavelength in that region.
  • Nitride semiconductors also have strong bonds between the atoms constituting the nitride semiconductor, high dielectric breakdown voltage, and high saturation electron velocity. Therefore, nitride semiconductors can be used as materials for electronic devices such as high-temperature resistance, high-power, and high-frequency transistors. Useful.
  • nitride semiconductors are attracting attention as materials that are hardly harmful to the environment and are easy to handle.
  • a quantum well structure is generally adopted as a light emitting layer.
  • a voltage is applied, electrons and holes flow into the light emitting layer by diffusion, and electrons and holes are recombined in the well layer in the light emitting layer, thereby generating light.
  • SLS Strained-Layer Superlattice
  • MQWs Multi Quantum Wells
  • Patent Document 1 Japanese Patent Laid-Open No. 2005-277423 discloses a structure in which a “hexagonal pyramid cavity” is formed on the surface of an LED chip.
  • Non-Patent Document 1 (A. Hangleiter, F. Hitzel, C. Netzel, D. Fuhrmann, U. Rossow, G. Ade, and P. Hinze, “Suppression of Nonradiative Recombination by V-Shaped Pits in GaN InN / GaInN / N. Quantum Wells Produces a Large Increase in the Light Emission Efficiency ”, Physical Review Letters 95, 127402 (2005)) reported the action of V-pits in MQWs.
  • the quantum well width on the slope of the V pit is narrowed, so that the effective band gap is increased due to the effect of increasing the energy of the quantum level, etc. It is supposed that electrons and holes in the well are prevented from reaching the inside of the V pit, and as a result, non-radiative recombination in the MQWs is suppressed.
  • Nitride semiconductor light emitting devices are required to have further improved luminous efficiency.
  • This invention is made
  • the first nitride semiconductor light emitting device includes an n-type nitride semiconductor layer, a trigger layer, a V pit expansion layer, a light emitting layer, and a p-type nitride semiconductor layer. They are arranged in order. V pits are formed in the light emitting layer.
  • the trigger layer is made of a nitride semiconductor material having a lattice constant different from that of the material constituting the upper surface of the n-type nitride semiconductor layer.
  • the V pit expansion layer is made of a nitride semiconductor material having substantially the same lattice constant as the material constituting the upper surface of the n-type nitride semiconductor layer, and has a thickness of 5 nm to 5000 nm.
  • the second nitride semiconductor light emitting device includes an n-type nitride semiconductor layer, a trigger layer, a V pit expansion layer, a light emitting layer, and a p-type nitride semiconductor layer in this order. It is configured. V pits are formed in the light emitting layer.
  • the trigger layer is made of a nitride semiconductor material having a lattice constant different from that of the material constituting the upper surface of the n-type nitride semiconductor layer.
  • the V pit expansion layer is made of a nitride semiconductor material having substantially the same lattice constant as the material constituting the upper surface of the n-type nitride semiconductor layer, and the diameter of the V pit on the upper surface of the light emitting layer is 86 nm or more. It has a thickness.
  • the light emitting layer is preferably formed by laminating a well layer and a barrier layer.
  • the trigger layer preferably has a larger band gap energy than the well layer.
  • the well layer may be made of In x Ga 1-x N (0.01 ⁇ x ⁇ 1), and the trigger layer is made of In y Ga 1-y N (0 .01 ⁇ y ⁇ x).
  • the V pit expansion layer may be made of GaN.
  • the trigger layer preferably has a thickness of 20 nm or less.
  • the growth temperature of the trigger layer is set to be equal to or lower than the growth temperature of the n-type nitride semiconductor layer, and the growth temperature of the V pit expansion layer is set to the trigger layer. It is desirable that the temperature be higher than the growth temperature.
  • the formation of V pits is started by the trigger layer, and the diameter of the V pits is expanded by the V pit expansion layer. Also formed.
  • the band gap is effectively widened by the effect that the composition of the well layer is changed at the side wall portion of the V pit, or the energy of the quantum level is increased due to the thickness of the well layer being thin, and the band gap exists under the V pit. It is considered that the injection of carriers into the threading dislocations is suppressed, and as a result, the light emission efficiency is improved. Therefore, the occurrence of non-radiative recombination in the light emitting layer is suppressed, so that a nitride semiconductor light emitting device having excellent luminous efficiency can be provided.
  • A is a schematic cross section of the sample for evaluation which investigates the effect of an SLS layer. It is a differential image of the AFM (Atomic Force Microscopy) image of the sample for evaluation. It is a model perspective view of V pit. It is a graph which shows the relationship between the number of the repetition periods in a SLS layer, and the diameter (V pit diameter) of V pit.
  • A is a schematic cross-sectional view of a nitride semiconductor light-emitting device that does not include an SLS layer
  • (b) is a schematic cross-sectional view of a nitride semiconductor light-emitting device that includes an SLS layer.
  • FIG. 6 (A) is a schematic cross section of the nitride semiconductor light emitting device according to one embodiment of the present invention
  • (b) is a cross sectional view of the main part of FIG. 6 (a).
  • (A) is a schematic cross section of the nitride semiconductor light emitting device according to another embodiment of the present invention
  • (b) is a cross sectional view of the main part of FIG. 7 (a).
  • FIG. 1 is a schematic cross-sectional view of the produced evaluation sample.
  • the number of repetition periods in the SLS layer (here, the number of repetition periods in the SLS layer is defined by the number of In 0.1 Ga 0.9 N layers constituting the SLS layer) is 0. 5, 10, and 20.
  • the pressure is set to 100 kPa
  • the temperature is set to 460 ° C.
  • the molar ratio of the group V element material to the group III element material (hereinafter referred to as “V / III ratio”) is 40676, and the top surface of the c-plane sapphire substrate 50 is set.
  • a GaN buffer layer 51 was grown to 25 nm.
  • the temperature was set to 1150 ° C.
  • the V / III ratio was set to 2536
  • the undoped GaN layer 52 was grown by 2.4 ⁇ m.
  • Carrier gas was H 2.
  • N 2 was used as a carrier gas. Thereby, the SLS layer 54 was formed.
  • the evaluation sample was produced without forming the n-type nitride semiconductor layer, the p-type nitride semiconductor layer, the n-side electrode, and the p-side electrode.
  • FIG. 2 shows a differential image of the AFM image of the evaluation sample having 20 repetition cycles in the SLS layer.
  • V pits including those in which the shape of the longitudinal cross section deviates from the ideal V shape
  • facets different from the c-plane of the sapphire substrate 50. I can confirm.
  • FIG. 3 shows a schematic perspective view of the V pit.
  • the threading dislocation TD extends in the growth direction (+ c-axis direction) from below the nitride semiconductor crystal, but V pits are formed from the starting point VS (per strained layer on the threading dislocation TD).
  • the V pit is ideally surrounded by six slopes (facets). Since the crystal face having the face index ⁇ 1-101 ⁇ appears in the facet, the V pit is inclined at a certain angle with respect to the (0001) plane which is the crystal surface.
  • the actual V pit is merely an irregularly formed hole or pit as shown in FIG. 2, and does not have an ideal shape as shown in FIG.
  • the number density of V pits on the upper surface of the MQWs layer 56 was calculated from the obtained AFM image, and the diameter of the V pits on the upper surface of the MQWs layer 56 (herein referred to as “V pit diameter”) was obtained.
  • V pit diameter the outer diameter of the V pit on the upper surface of the MQWs layer 56 is approximated to a circle and the diameter thereof is measured. Then, the relationship between the number of repetition periods in the SLS layer 54, the number density of V pits, and the V pit diameter was examined. The results are shown in FIG.
  • V pits are generated in the SLS layer, and the generated V pits are increased by the thickness of the SLS layer while maintaining the oblique facet structure by low temperature growth.
  • an oblique facet having a plane orientation different from that of the c-plane, which is a plane parallel to the surface of the substrate is held. Therefore, the MQWs layer above the SLS layer has a portion that grows on the oblique facet.
  • the composition of the InGaN well layer is changed, or in this portion, the effective band gap is widened by the effect that the thickness of the well layer is thin and the energy of the quantum level is increased.
  • the MQWs layer the lower portion of the V pit It is considered that the injection of carriers into the threading dislocation existing in is suppressed, and as a result, the light emission efficiency is improved.
  • a nitride semiconductor light emitting device having an SLS layer was fabricated and the characteristics thereof were examined.
  • FIG. 5A shows a schematic cross-sectional view of a nitride semiconductor light emitting device that does not include an SLS layer
  • FIG. 5B illustrates a nitride semiconductor that includes an SLS layer (the number of repetition periods is 10).
  • the schematic cross section of a light emitting element is shown.
  • a method for manufacturing the nitride semiconductor light emitting device shown in FIGS. 5A to 5B will be described.
  • the GaN buffer layer 51, the undoped GaN layer 52, the n-type GaN layer 53, the SLS layer 54, the MQWs layer 56, the p-AlGaN layer 57A, and the p- A GaN layer 57B was grown to obtain a wafer.
  • the GaN buffer layer 51 was grown to 25 nm on the c-plane sapphire substrate 50 at a pressure of 100 kPa, a temperature of 460 ° C., and a V / III ratio of 40676. Thereafter, the temperature was set to 1150 ° C., the V / III ratio was set to 2536, and the undoped GaN layer 52 was grown by 2.4 ⁇ m. Carrier gas was H 2. Subsequently, an n-type GaN layer doped with Si was grown by 2.5 ⁇ m. The n-type doping concentration was 4.41 ⁇ 10 18 cm ⁇ 3 .
  • the n-type doping concentration was 6 ⁇ 10 17 cm ⁇ 3 .
  • the carrier gas was N 2.
  • the growth temperature is 780 ° C.
  • the V / III ratio is 6517
  • the well layer (thickness is 3 nm) made of In x Ga 1-x N (x 0.15)
  • Carrier gas was N 2.
  • the obtained wafer was annealed at 1000 ° C. for 30 seconds in a nitrogen atmosphere. Thereafter, an ITO (Indium Tin Oxide) film 58 was formed on the entire upper surface of the wafer. Then, etching was performed so that the n-GaN layer 53 was exposed, and a mesa portion (portion remaining without being etched) was formed.
  • ITO Indium Tin Oxide
  • a p-side electrode 59A configured by laminating an Au layer and a Cr layer was formed.
  • an n-side electrode 59B was formed by sequentially stacking a Cr layer and an Au layer.
  • the electrode diameters of the p-side electrode 59A and the n-side electrode 59B were about 86 ⁇ m, respectively.
  • a prober is applied to each of the p-side electrode 59A and the n-side electrode 59B, a forward current (current value is 20 mA) is passed to measure the forward drive voltage V F (V), and a reverse current (current value is ⁇ 10 ⁇ A).
  • a forward current current value is 20 mA
  • a reverse current current value is ⁇ 10 ⁇ A
  • V R reverse drive voltage
  • V R reverse drive voltage
  • V R reverse voltage
  • the reverse voltage voltage value is ⁇ 5 V
  • the leakage current I R ⁇ A
  • the forward current value current value is 20 mA
  • the emission intensity VL was measured.
  • an emission spectrum was measured by applying a forward current (current value: 20 mA) to obtain an emission peak wavelength ⁇ p (nm).
  • the wafer is divided into a size of 350 ⁇ 350 ⁇ m and mounted on a TO-18 package for characteristic evaluation, and each of the p-side electrode 59A and the n-side electrode 59B and the TO-18 package are mounted. Wire bonding was performed between the terminals. After the p-side electrode 59A and the n-side electrode 59B are energized through the terminals of the TO-18 package, the light emission peak wavelength ⁇ p (nm), the forward drive voltage V F (V), and the outside are integrated by an integrating sphere. The quantum efficiency ⁇ exe was measured. These results are shown in Table 3.
  • the leakage current I R of the reverse bias is increased slightly although it is, variations in the peak wavelength lambda p by insertion of SLS layer hardly observed, the forward drive voltage V F becomes lower, the emission intensity was improved 1.6 times.
  • the peak wavelength ⁇ p is shifted to the lower wavelength side by about 10 nm compared to the nitride semiconductor light emitting device shown in FIG.
  • the present inventors have confirmed that the V pit diameter is 86 nm or more when the number of repetition periods in the SLS layer having a period of 5 nm is 5 or more, for example.
  • FIG. 6A is a schematic cross-sectional view of the nitride semiconductor light-emitting device according to Embodiment 1 of the present invention
  • FIG. 6B is an enlarged cross-sectional view of the main part of the nitride semiconductor light-emitting device according to this embodiment.
  • the buffer layer 11, the underlayer 12, the n-type nitride semiconductor layer 13, the trigger layer 14, the V pit expansion layer 15, and the MQWs are formed on the substrate 10.
  • the layer 16 and the p-type nitride semiconductor layer 17 are provided in this order.
  • a p-side electrode 19 ⁇ / b> A is provided on the p-type nitride semiconductor layer 17 via a transparent electrode 18. A part of the upper surface of the n-type nitride semiconductor layer 13 is exposed by etching, and an n-side electrode 19B is provided on the exposed part.
  • the substrate 10 may be, for example, an insulating substrate made of sapphire, or may be a conductive substrate made of GaN, SiC, ZnO, or the like.
  • the thickness of the substrate 10 at the time of growth is, for example, 300 ⁇ m to 2000 ⁇ m, and the thickness of the substrate 10 of the nitride semiconductor light emitting element is 120 ⁇ m, but is not particularly limited, and may be, for example, 50 ⁇ m or more and 300 ⁇ m or less.
  • the upper surface of the substrate 10 may be flat or may have an uneven shape. Further, a structure in which the substrate is removed by a laser lift-off method or the like may be used.
  • the buffer layer 11 may be, for example, an Al s0 Ga to N (0 ⁇ s0 ⁇ 1, 0 ⁇ t0 ⁇ 1, s0 + t0 ⁇ 0) layer, preferably an AlN layer or It is a GaN layer. However, a small portion (0.5 to 2%) of N may be replaced with oxygen. Thereby, since the buffer layer 11 is formed so as to extend in the normal direction of the growth surface of the substrate 10, the buffer layer 11 made of an aggregate of columnar crystals with uniform crystal grains is obtained.
  • the thickness of the buffer layer 11 is not particularly limited, but may be 3 nm or more and 100 nm or less, and preferably 5 nm or more and 50 nm or less.
  • the underlayer 12 for example, Al s1 Ga t1 In u1 N ( 0 ⁇ s1 ⁇ 1,0 ⁇ t1 ⁇ 1,0 ⁇ u1 ⁇ 1, s1 + t1 + u1 ⁇ 0) may be a layer, preferably Al s1 Ga t1 N ( 0 ⁇ s1 ⁇ 1, 0 ⁇ t1 ⁇ 1, s1 + t1 ⁇ 0), more preferably a GaN layer.
  • crystal defects such as dislocations
  • the base layer 12 may contain n-type impurities. However, if the underlayer 12 does not contain n-type impurities, the good crystallinity of the underlayer 12 can be maintained. Therefore, it is preferable that the underlayer 12 does not contain n-type impurities.
  • the thickness of the underlayer 12 is preferably 1 ⁇ m or more and 8 ⁇ m or less.
  • the n-type nitride semiconductor layer 13 is a layer in which, for example, Al s2 Gat2 In u2 N (0 ⁇ s2 ⁇ 1, 0 ⁇ t2 ⁇ 1, 0 ⁇ u2 ⁇ 1, s2 + t2 + u2 ⁇ 1) is doped with an n-type impurity.
  • the Al s2 Ga 1-s2 N (0 ⁇ s2 ⁇ 1, preferably 0 ⁇ s2 ⁇ 0.5, more preferably 0 ⁇ s2 ⁇ 0.1) layer is doped with n-type impurities.
  • Layer is a layer in which, for example, Al s2 Gat2 In u2 N (0 ⁇ s2 ⁇ 1, 0 ⁇ t2 ⁇ 1, 0 ⁇ u2 ⁇ 1, s2 + t2 + u2 ⁇ 1) is doped with an n-type impurity.
  • the Al s2 Ga 1-s2 N (0 ⁇ s2 ⁇ 1,
  • the n-type dopant is not particularly limited, and may be Si, P, As, Sb, or the like, and is preferably Si. This can be said also in each layer mentioned later.
  • the n-type doping concentration in the n-type nitride semiconductor layer 13 is not particularly limited, but may be 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the n-type nitride semiconductor layer 13 is preferably thicker. However, increasing the thickness of the n-type nitride semiconductor layer 13 increases the cost. From the balance of both, the thickness of the n-type nitride semiconductor layer 13 may be practically from 1 ⁇ m to 10 ⁇ m, but is not particularly limited.
  • the n-type nitride semiconductor layer 13 may have a laminated structure of two or more layers. Each layer may have the same composition or different compositions. Moreover, each layer may have the same film thickness, and may have a different film thickness.
  • the trigger layer 14 functions as a trigger layer in which the V pits 31 are formed in the MQWs layer 16.
  • the V pit 31 is a kind of crystal defect.
  • the V pit 31 has not only the ideal V-shaped longitudinal section but also the ideal V-shaped longitudinal section. A case of a shape deviating from the shape is also included.
  • the trigger layer 14 may be made of a nitride semiconductor material having a lattice constant different from the material constituting the upper surface of the n-type nitride semiconductor layer 13. If the lattice constants of the n-type nitride semiconductor layer 13 and the trigger layer 14 are different from each other, a strain due to the difference of the lattice constant is generated in the trigger layer 14, and this strain is considered to act as a trigger for the generation of the V pit 31. It is done. In order to realize this, the kind of constituent elements may be different between the upper surface of the n-type nitride semiconductor layer 13 and the trigger layer 14.
  • the trigger layer 14 is made of a nitride semiconductor material having a lattice constant different from that of the material constituting the upper surface of the n-type nitride semiconductor layer 13” means that the type of constituent element is the upper surface of the n-type nitride semiconductor layer 13. And the trigger layer 14 are different.
  • the n-type nitride semiconductor layer 13 is made of GaN
  • the trigger layer 14 is composed of In y Ga 1-y N (0.01 ⁇ y ⁇ 1) or Al z Ga 1-z N (0.01 ⁇ z ⁇ 1) and so on.
  • the trigger layer 14 preferably has a larger band gap energy than the well layer 16 ⁇ / b> A described in the following ⁇ MQWs layer>. Thereby, the light emitted from the well layer 16 ⁇ / b> A can be prevented from being absorbed by the trigger layer 14.
  • the In composition ratio y Is preferably smaller than the In composition ratio in the well layer 16A.
  • the thickness of the trigger layer 14 is not particularly limited, but is preferably such a thickness that the coherent growth (the strain generated in the trigger layer 14 does not relax) so that the trigger layer 14 itself does not generate crystal defects. Is 20 nm or less, more preferably 10 nm or less. However, the nitride semiconductor light emitting device according to this embodiment may include a case where the strain is slightly relaxed by the trigger layer 14.
  • the V pit expansion layer 15 is provided to increase the V pit diameter, preferably to make the V pit diameter 86 nm or more, and more preferably to make the V pit diameter 100 nm or more.
  • the V pit diameter is the diameter of the V pit 31 on the upper surface of the MQWs layer 16 as described in ⁇ Experiment for examining the effect of the SLS layer>, and the outer shape of the V pit 31 on the upper surface of the MQWs layer 16. Is a diameter when the outer shape of the V pit 31 on the upper surface of the MQWs layer 16 is approximated to a circular shape.
  • the V pit expansion layer 15 only needs to have a thickness such that the V pit diameter is 86 nm or more.
  • the thickness of the V pit expansion layer 15 may be 5 nm or more and 5000 nm or less, and is preferably 25 nm or more and 2500 nm or less. If the thickness of the V pit expansion layer 15 is less than 5 nm, it may be difficult to increase the V pit diameter to about 86 nm.
  • the thickness of the V pit expansion layer 15 exceeds 5000 nm, the V pit diameter becomes too large, and therefore, the volume of the part that actually contributes to light emission in the MQWs layer 16 is reduced, and the light emission efficiency may be decreased. There is.
  • the V pit 31 is increased by the thickness of the V pit expansion layer 15 while maintaining an oblique facet structure due to crystal growth. For this reason, it is considered that the depth of the V pit 31 increases as the V pit diameter increases. If the V pit diameter is 86 nm or more, the MQWs layer 16C having a well layer having a large band gap is formed on the side wall of the V pit, with the starting point of the V pit 31 positioned below the MQWs layer 16. Further, the injection of carriers into the threading dislocation TD is suppressed, and the light emission efficiency can be improved.
  • the trigger layer 14 and the V pit expansion layer 15 are combined rather than only the SLS layer, distortion can be reduced and generation of new threading dislocation TD can be suppressed. Therefore, an increase in leakage current during reverse bias can be prevented. Further, the V pit 31 having the same size as the structure of only the SLS layer can be formed, and the same non-radiative recombination suppressing effect is obtained.
  • the V pit expansion layer 15 is preferably made of a nitride semiconductor material having substantially the same lattice constant as the material constituting the upper surface of the n-type nitride semiconductor layer 13.
  • the V pit expansion layer 15 is made of a nitride semiconductor material having substantially the same lattice constant as the material constituting the upper surface of the n-type nitride semiconductor layer 13” includes an n-type nitride semiconductor layer
  • the material constituting the upper surface of 13 and the material constituting the V pit expansion layer 15 have the same lattice constant, and the material constituting the upper surface of the n-type nitride semiconductor layer 13 and the V pit expansion layer 15 are Although the lattice constant differs from that of the constituent material, the case where defects due to the difference in the lattice constant are not formed in the V pit expansion layer 15 is also included.
  • the V pit expansion layer 15 is made of a nitride semiconductor material having a lattice constant substantially the same as that of the material constituting the upper surface of the n-type nitride semiconductor layer 13” includes n-type nitridation.
  • the constituent elements of the material forming the upper surface of the n-type nitride semiconductor layer 13 and the material forming the V pit expansion layer 15 This includes the case where the composition type is the same but the composition ratio of the constituent elements is different.
  • the V pit expansion layer 15 may be a non-doped GaN layer, but is preferably an n-type GaN layer. Thereby, it is possible to prevent new generation of crystal defects due to the provision of the V pit expansion layer 15 and to eliminate defects newly formed due to the provision of the trigger layer 14. thinking.
  • a V pit 31 is partially formed in the MQWs layer 16. That is, the MQWs layer 16C is also formed on the side wall of the V pit 31, and that the V pit 31 is partially formed means that the V pit 31 is observed in the form of dots on the upper surface of the MQWs layer 16 by AFM. , Means that it is not covered with the V pit 31.
  • the number density of the V pits 31 is preferably 1 ⁇ 10 8 cm ⁇ 2 or more and 1 ⁇ 10 10 cm ⁇ 2 or less.
  • V pits 31 are formed in the MQWs layer. In this case, the number density of the V pits 31 on the upper surface of the MQWs layer is less than about 1 ⁇ 10 8 cm ⁇ 2 .
  • the start point VS of the V pit 31 exists in a layer located below the MQWs layer 16. Thereby, the non-radiative recombination probability in the MQWs layer 16 is suppressed, and a decrease in luminous efficiency due to threading dislocation TD can be suppressed.
  • the MQWs layer 16 is formed by alternately stacking the well layers 16A and the barrier layers 16B so that the well layers 16A are sandwiched between the barrier layers 16B.
  • the MQWs layer 16 one or more semiconductor layers different from the well layer 16A and the barrier layer 16B, a well layer 16A, and a barrier layer 16B may be sequentially stacked.
  • the length of one cycle of the MQWs layer 16 (the sum of the thickness of the well layer 16A and the thickness of the barrier layer 16B) is, for example, 5 nm to 100 nm in a region where no V pit is formed.
  • each well layer 16A is adjusted according to the emission wavelength required for the nitride semiconductor light emitting device according to the present embodiment.
  • Al c Ga d In (1-cd) N (0 ⁇ c ⁇ 1, 0 ⁇ d ⁇ 1)
  • an In x Ga (1-x) N (0.01 ⁇ x ⁇ 1) layer not containing Al is preferable.
  • Al is appropriately included in order to widen the band gap.
  • each well layer 16A is the same, whereby the wavelength of light emitted by recombination of electrons and holes in each well layer 16A can be made the same, and thus the emission spectrum of the nitride semiconductor light emitting device This is advantageous because the width becomes narrower.
  • each upper well layer 16A preferably contains as little dopant as possible (does not introduce a dopant raw material during growth). In that case, non-radiative recombination hardly occurs in each well layer 16A, and luminous efficiency is good. Become.
  • each well layer 16A on the lower side may contain an n-type dopant, which tends to lower the driving voltage of the light emitting element.
  • each well layer 16A is not limited, but is more preferably the same. If the thickness of each well layer 16A is the same, the quantum level is also the same, and light is emitted at the same wavelength in each well layer due to recombination of electrons and holes in each well layer. This is advantageous because the emission spectrum width of the is narrowed. On the other hand, by intentionally varying the composition or thickness of the well layer 16A, the emission spectrum width of the nitride semiconductor light emitting device can be broadened, and this may be preferable depending on the application such as illumination.
  • each well layer 16A is preferably 1 nm or more and 7 nm or less. If the thickness of each well layer 16A is outside this range, the light emission efficiency tends to decrease.
  • each barrier layer 16B is preferably such that the band gap energy is larger than that of each well layer 16A.
  • Al f Ga g In (1-fg) N (0 ⁇ f ⁇ 1, 0 ⁇ g ⁇ ).
  • Al f Ga g In (1-fg) N (0 ⁇ f ⁇ 1, 0 ⁇ g ⁇ ).
  • In h Ga (1-h) N (0 ⁇ h ⁇ 1) which does not contain Al
  • Al f Ga g In (1 ) whose lattice constant substantially coincides with that of the well layer 16A.
  • -fg) N (0 ⁇ f ⁇ 1, 0 ⁇ g ⁇ 1).
  • each barrier layer 16B is preferably 1 nm to 20 nm, and more preferably 3 nm to 15 nm.
  • the drive voltage decreases as the thickness of each barrier layer 16B decreases. However, if the barrier layer 16B is extremely thin, the light emission efficiency tends to decrease.
  • each barrier layer 16B is not particularly limited. Of the plurality of barrier layers 16B, the lower barrier layer 16B is subjected to n-type doping, and the upper barrier layer 16B is subjected to n-type doping at a lower concentration or undoped. It is preferable.
  • Each barrier layer 16 ⁇ / b> B may be intentionally n-type doped or may contain a p-type dopant due to thermal diffusion during the growth of the p-type nitride semiconductor layer 17.
  • the number of well layers 16A is not particularly limited, but may be, for example, 2 or more and 20 or less, preferably 3 or more and 15 or less, and more preferably 4 or more and 12 or less.
  • the p-type nitride semiconductor layer 17 is a layer in which, for example, Al s4 Gat4 In u4 N (0 ⁇ s4 ⁇ 1, 0 ⁇ t4 ⁇ 1, 0 ⁇ u4 ⁇ 1, s4 + t4 + u4 ⁇ 0) is doped with a p-type dopant.
  • it is a layer in which an Al s4 Ga 1 -s4 N (0 ⁇ s4 ⁇ 0.4, preferably 0.1 ⁇ s4 ⁇ 0.3) layer is doped with a p-type dopant.
  • a p-type dopant is not specifically limited, For example, it is magnesium.
  • the carrier concentration in the p-type nitride semiconductor layer 17 is preferably 1 ⁇ 10 17 cm ⁇ 3 or more.
  • the p-type doping concentration (different from the carrier concentration) in the p-type nitride semiconductor layer 17 is 1 ⁇ 10 19 cm ⁇ 3 or more. Is preferred.
  • the p-type doping concentration in the p-type nitride semiconductor layer 17 close to the MQWs layer 16 may be lower than this.
  • the thickness of the p-type nitride semiconductor layer 17 is not particularly limited, but may be 50 nm or more and 300 nm or less. By reducing the thickness of the p-type nitride semiconductor layer 17, the heating time during the growth can be shortened, and the diffusion of the p-type dopant into the MQW light emitting layer can be suppressed.
  • the p-type nitride semiconductor layer 17 may be configured by stacking two or more layers.
  • the p-type nitride semiconductor layer 17 is configured by stacking a p-type AlGaN layer, a p-type GaN layer, and a high-concentration p-type GaN layer. May be.
  • the p-side electrode 19A and the n-side electrode 19B are electrodes for supplying driving power to the nitride semiconductor light emitting device. Although the p-side electrode 19A and the n-side electrode 19B are composed of only the pad electrode portion in FIG. 6A, elongated projections (branch electrodes) for current diffusion may be connected. An insulating layer for stopping current injection may be provided below the p-side electrode 19A. Providing this insulating layer makes it possible to suppress light emission directly under the p-side electrode 19A, so that the amount of light emitted by the p-side electrode 19A is reduced.
  • the p-side electrode 19A only needs to be formed by laminating a nickel layer, an aluminum layer, a titanium layer, and a gold layer in this order, and may have a thickness of about 1 ⁇ m.
  • the n-side electrode 19B only needs to be formed by laminating, for example, a titanium layer, an aluminum layer, and a gold layer in this order.
  • the n-side electrode 19B may have a thickness of about 1 ⁇ m assuming strength when wire bonding is performed. It ’s fine.
  • the p-side electrode 19A and the n-side electrode 19B may have the same composition.
  • the transparent electrode 18 may be made of a transparent conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide), and may have a thickness of 20 nm to 200 nm.
  • a buffer layer 11, an underlayer 12, and an n-type nitride semiconductor layer 13 are grown on the substrate 10 in order.
  • the conditions for crystal growth of each layer are not particularly limited. The crystal growth conditions for each layer may be appropriately determined according to the material and thickness of each layer.
  • Trigger crystal 14 is grown on n-type nitride semiconductor layer 13.
  • the conditions for crystal growth of the trigger layer 14 are not particularly limited, but the growth temperature of the trigger layer 14 may be set to be equal to or lower than the growth temperature of the n-type nitride semiconductor layer 13.
  • the growth temperature of the trigger layer 14 is preferably set to a temperature lower than the growth temperature of the n-type nitride semiconductor layer 13, and more preferably, the growth temperature of the trigger layer 14 is set to be lower. This is to lower the growth temperature of the n-type nitride semiconductor layer 13 by 200 ° C. or more and 400 ° C. or less.
  • the lattice constant of the trigger layer 14 becomes larger than the lattice constant of the n-type nitride semiconductor layer 13, which triggers the formation of the V pit 31 surrounded by facets. Therefore, since the MQWs layer 16 is formed on the side wall of the V pit 31 (the facet of the V pit 31), the trigger layer 14 and the V pit expansion layer 15 can function effectively.
  • the crystal of the V pit expansion layer 15 is grown on the trigger layer 14.
  • the conditions for crystal growth of the V pit expansion layer 15 are not particularly limited, but the growth temperature of the V pit expansion layer 15 may be set to be equal to or higher than the growth temperature of the trigger layer 14, and the growth temperature of the V pit expansion layer 15 is preferably set to the trigger layer.
  • the growth temperature is 14 ° C. or higher and 250 ° C. higher than the growth temperature of the trigger layer 14.
  • the combination of the trigger layer 14 and the V pit expansion layer 15 and the conventional SLS layer are compared with the same thickness, the combination of the trigger layer 14 and the V pit expansion layer 15 causes a new occurrence of dislocation or the like.
  • a decrease in leakage current and an increase in luminous efficiency are observed.
  • the crystal growth of the MQWs layer 16 and the p-type nitride semiconductor layer 17 is sequentially performed on the V pit expansion layer 15.
  • the conditions for crystal growth of each layer are not particularly limited, and the crystal growth conditions for each layer may be appropriately determined according to the material and thickness of each layer.
  • the transparent electrode 18 After providing the transparent electrode 18 on the p-type nitride semiconductor layer 17, the p-type nitride semiconductor layer 17, the MQWs layer 16, and the V pit expansion layer so that a part of the upper surface of the n-type nitride semiconductor layer 13 is exposed. 15 and the trigger layer 14 are etched. A p-side electrode 19A is provided on the transparent electrode 18, and an n-side electrode 19B is provided on the n-type nitride semiconductor layer 13 exposed by etching. Thereby, the nitride semiconductor light emitting device according to this embodiment is obtained.
  • FIG. 7A is a schematic cross-sectional view of a nitride semiconductor light-emitting device according to Embodiment 2 of the present invention
  • FIG. 7B is an enlarged cross-sectional view of the main part of the nitride semiconductor light-emitting device according to this embodiment.
  • the nitride semiconductor light emitting device according to the present embodiment includes three trigger layers, and has the same configuration as the nitride semiconductor light emitting device according to the first embodiment with respect to other points.
  • points different from the first embodiment will be mainly described.
  • the nitride semiconductor light emitting device includes three trigger layers 24, and an intervening layer 25 is provided between adjacent trigger layers 24. If two or more trigger layers 24 are provided in this manner, the number of V pits 31 generated is greater than that in the first embodiment, and thus the luminous efficiency is improved as compared with the first embodiment.
  • the trigger layer 24 may be made of the material described in ⁇ Trigger layer> in the first embodiment.
  • the thickness of the trigger layer 24 may be 20 nm or less as described in ⁇ Trigger layer> in the first embodiment, and more preferably 10 nm or less.
  • the number of trigger layers 24 depends on the thickness of the trigger layer, the band gap energy, or the lattice constant, and cannot be generally specified. However, it is preferably 1 or more and 50 or less, and preferably 1 or more and 20 or less. More preferably. When the number of trigger layers 24 exceeds 51, the total thickness of the trigger layers 24 becomes too large, and the light emission efficiency may decrease.
  • the intervening layer 25 is not limited to the material thereof, and may be an n-type GaN layer or an undoped GaN layer.
  • the intervening layer 25 is not limited to its thickness, and is more preferably 1 nm or more and 100 nm or less.
  • Example 1 the nitride semiconductor device according to Embodiment 1 was fabricated and evaluated.
  • a GaN buffer layer was grown to 25 nm by a MOVPE method with a pressure of 100 kPa, a temperature of 460 ° C., a V / III ratio of 40679.
  • an undoped GaN layer was grown by 2.4 ⁇ m at a temperature of 1150 ° C. and a V / III ratio of 2536.
  • Carrier gas was H 2.
  • an n-type GaN layer doped with Si was grown by 2.5 ⁇ m. The n-type doping concentration was 4.41 ⁇ 10 18 cm ⁇ 3 .
  • the n-type doping concentration in the trigger layer was 6 ⁇ 10 17 cm ⁇ 3 and the carrier gas was N 2 .
  • a V pit expansion layer (thickness: 45 nm) made of Si-doped GaN was grown at the same growth temperature and a V / III ratio of 28630.
  • the n-type doping concentration in the V pit expansion layer was 6 ⁇ 10 17 cm ⁇ 3 and the carrier gas was N 2 .
  • the growth temperature is 780 ° C.
  • the V / III ratio is 6517
  • the well layer (thickness 3 nm) made of In x Ga 1-x N (x 0.15) and the barrier layer (thickness 12.2) made of GaN. And 5 cycles).
  • Carrier gas was N 2. Thereby, the MQWs layer was formed.
  • an ITO film was formed on the entire upper surface of the wafer.
  • the ITO film, p-GaN layer, p-Al x Ga 1-x N layer, MQWs layer, V pit expansion layer, and trigger layer were etched so that the n-type GaN layer was exposed.
  • a mesa portion (corresponding to a portion remaining without being etched) was formed.
  • a p-side pad electrode was formed by sequentially laminating a Cr film and an Au film on the ITO film.
  • an n-side electrode (pad electrode) was formed by sequentially stacking a Cr film and an Au film on the n-type GaN layer exposed by etching.
  • the electrode diameter was about 86 ⁇ m.
  • a forward current current value is 20 mA
  • a reverse current current value is ⁇ 10 ⁇ A
  • a reverse current current value is applied to measure a reverse drive voltage V R (V)
  • a reverse voltage voltage value is ⁇ 5 V
  • a leakage current I R ( ⁇ A) is measured.
  • a forward current current value is 20 mA
  • the emission intensity VL was measured.
  • a forward current (current value is 20 mA) emission spectrum was measured to obtain an emission peak wavelength ⁇ p (nm).
  • the wafer is divided into 350 ⁇ 350 ⁇ m sizes and mounted on a characteristic evaluation TO-18 package, and each of the p-side electrode and the n-side electrode and the terminals of the TO-18 package Wire bonding was performed between the two. Thereafter, the external quantum efficiency was measured using an integrating sphere measurement system (manufactured by labsphere, product number DAS-2100).
  • Example 2 a nitride semiconductor light-emitting element was fabricated according to the same method as in Example 1 except that the trigger layer configuration was different.
  • Example 1 After growing the V pit expansion layer (thickness 35 nm), the MQWs layer, the p-Al x Ga 1 -x N layer, and the p-GaN layer, the ITO film After performing predetermined etching, an n-side electrode and a p-side electrode were formed. Then, according to the method described in Example 1 above, the obtained nitride semiconductor device was evaluated.
  • Comparative Example 1 a nitride semiconductor light emitting device was fabricated according to the same method as in Example 1 except that the trigger layer and the V pit expansion layer were not provided. Then, according to the method described in Example 1 above, the obtained nitride semiconductor device was evaluated.
  • Comparative example 2 a nitride semiconductor light emitting device was fabricated according to the same method as in Example 1 except that an SLS layer was provided instead of the trigger layer and the V pit expansion layer.
  • the growth temperature is lowered to 820 ° C.
  • An SLS layer was grown.
  • the n-type doping concentration was 6 ⁇ 10 17 cm ⁇ 3 .
  • the carrier gas was N 2.
  • the MQWs layer, the p-Al x Ga 1-x N layer, and the p-GaN layer are grown, and then an ITO film is formed and subjected to predetermined etching.
  • An n-side electrode and a p-side electrode were formed.
  • the obtained nitride semiconductor device was evaluated.
  • Example 2 is superior in light emission intensity to Example 1. The reason is considered that the number of trigger pits in Example 2 is larger than that in Example 1 and the number of V pits generated is increased.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　窒化物半導体発光素子は、ｎ型窒化物半導体層（１３）と、トリガ層（１４）と、Ｖピット拡大層（１５）と、発光層（１６）と、ｐ型窒化物半導体層（１７）とがこの順で設けられて構成されている。発光層（１６）には、Ｖピット（３１）が形成されている。トリガ層（１４）は、ｎ型窒化物半導体層（１３）の上面を構成する材料とは異なる格子定数を有する窒化物半導体材料からなる。Ｖピット拡大層（１５）は、ｎ型窒化物半導体層（１３）の上面を構成する材料とは実質的に同一の格子定数を有する窒化物半導体材料からなり、５ｎｍ以上５０００ｎｍ以下の厚みを有する。

Description

窒化物半導体発光素子およびその製造方法
　本発明は、窒化物半導体発光素子およびその製造方法に関する。
　窒素を含むＩＩＩ－Ｖ族化合物半導体（以下「窒化物半導体」と呼ぶ）は、赤外領域から紫外領域の波長を有する光のエネルギーに相当するバンドギャップエネルギーを有しているため、赤外領域から紫外領域の波長を有する光を発光する発光素子の材料やその領域の波長を有する光を受光する受光素子の材料として有用である。
　また、窒化物半導体は、窒化物半導体を構成する原子間の結合が強く、絶縁破壊電圧が高く、飽和電子速度が大きいことから、耐高温・高出力・高周波トランジスタなどの電子デバイスの材料としても有用である。
　さらに、窒化物半導体は、環境を害することがほとんどなく、取り扱いやすい材料としても注目されている。
　このような窒化物半導体を用いた窒化物半導体発光素子では、発光層として量子井戸構造を採用することが一般的である。電圧が印加されると、電子とホールとが拡散により発光層中に流入し、発光層中の井戸層において電子とホールとが再結合され、これにより、光が発生する。
　ＩｎＧａＮ系ＬＥＤ（Light　Emitting　Diode）においては、多重量子井戸構造（Multi　Quantum　Wells、以下では「ＭＱＷｓ」と記す）の直下にＩｎＧａＮ／ＧａＮからなる歪超格子（Strained-Layer　Superlattice、以下では「ＳＬＳ」と記す）構造を挿入することによりＬＥＤの発光強度が向上するという報告はされている。しかし、この物性現象の詳細は不明である。また、ＬＥＤの発光強度がＳＬＳ構造における繰り返し周期の数に依存するか否かも不明である。
　ところで、窒化物半導体構造において、Ｖピット（V　pit、V-shaped　pit）などと呼ばれる形状の欠陥があることが知られている。たとえば特許文献１（特開２００５－２７７４２３号公報）にはＬＥＤチップの表面に「六方ピラミッドキャビティ」を形成した構造が開示されている。
　Ｖピットは欠陥であるため、一般にはその発生を抑制することによりＬＥＤの特性が向上するのではないかと考えられている。一方、非特許文献１（A.　Hangleiter,　F.　Hitzel,　C.　Netzel,　D.　Fuhrmann,　U.　Rossow,　G.　Ade,　and　P.　Hinze,　“Suppression　of　Nonradiative　Recombination　by　V-Shaped　Pits　in　GaInN/GaN　Quantum　Wells　Produces　a　Large　Increase　in　the　Light　Emission　Efficiency”,　Physical　Review　Letters　95,　127402　(2005)）には、ＭＱＷｓ内におけるＶピットの作用が報告されている。これによれば、ＭＱＷｓ内にＶピットがあると、Ｖピットの斜面における量子井戸幅が狭くなるため、量子準位のエネルギーが大きくなるなどの効果により、実効的なバンドギャップが大きくなり、量子井戸における電子・ホールがＶピット内部に到達することが妨げられ、結果としてＭＱＷｓ内における非発光再結合が抑制されるとされている。
特開２００５－２７７４２３号公報
A.　Hangleiter,　F.　Hitzel,　C.　Netzel,　D.　Fuhrmann,　U.　Rossow,　G.　Ade,　and　P.　Hinze,　"Suppression　of　Nonradiative　Recombination　by　V-Shaped　Pits　in　GaInN/GaN　Quantum　Wells　Produces　a　Large　Increase　in　the　Light　Emission　Efficiency",　Physical　Review　Letters　95,　127402　(2005)
　窒化物半導体発光素子には、発光効率の更なる向上が要求されている。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、発光効率に優れた窒化物半導体発光素子を提供することである。
　本発明は、所定の大きさのＶピットが発光層に形成されれば窒化物半導体発光素子の発光効率の向上を図ることができるというものである。具体的には、本発明に係る第１の窒化物半導体発光素子は、ｎ型窒化物半導体層と、トリガ層と、Ｖピット拡大層と、発光層と、ｐ型窒化物半導体層とがこの順で設けられて構成されている。発光層には、Ｖピットが形成されている。トリガ層は、ｎ型窒化物半導体層の上面を構成する材料とは異なる格子定数を有する窒化物半導体材料からなる。Ｖピット拡大層は、ｎ型窒化物半導体層の上面を構成する材料とは実質的に同一の格子定数を有する窒化物半導体材料からなり、５ｎｍ以上５０００ｎｍ以下の厚みを有する。
　本発明に係る第２の窒化物半導体発光素子は、ｎ型窒化物半導体層と、トリガ層と、Ｖピット拡大層と、発光層と、ｐ型窒化物半導体層とがこの順で設けられて構成されている。発光層には、Ｖピットが形成されている。トリガ層は、ｎ型窒化物半導体層の上面を構成する材料とは異なる格子定数を有する窒化物半導体材料からなる。Ｖピット拡大層は、ｎ型窒化物半導体層の上面を構成する材料とは実質的に同一の格子定数を有する窒化物半導体材料からなり、発光層の上面におけるＶピットの直径が８６ｎｍ以上となる厚みを有する。
　発光層は、井戸層とバリア層とが積層されて構成されていることが好ましい。この場合、トリガ層は、井戸層よりも大きなバンドギャップエネルギーを有することが好ましい。
　ｎ型窒化物半導体層の上面がＧａＮからなるとき、井戸層はＩｎxＧａ1-xＮ（０．０１≦ｘ＜１）からなれば良く、トリガ層はＩｎyＧａ1-yＮ（０．０１≦ｙ≦ｘ）からなれば良い。
　ｎ型窒化物半導体層の上面がＧａＮからなるとき、Ｖピット拡大層はＧａＮからなれば良い。
　トリガ層は、２０ｎｍ以下の厚みを有することが好ましい。
　本発明に係る窒化物半導体発光素子の製造方法では、トリガ層がＩｎＧａＮからなるときには、トリガ層の成長温度をｎ型窒化物半導体層の成長温度以下とし、Ｖピット拡大層の成長温度をトリガ層の成長温度以上とすることが望ましい。
　本発明に係る窒化物半導体発光素子では、トリガ層によりＶピットの形成が開始され、且つＶピット拡大層によりＶピットの径が拡大されるので、発光層は所定の大きさのＶピットの側壁にも形成される。このＶピットの側壁部分では井戸層の組成が変わる、または井戸層の厚みが薄く量子準位のエネルギーが大きくなるなどの効果により、バンドギャップが実効的に広がり、Ｖピットの下部に存在している貫通転位へのキャリアの注入が抑えられ、結果として発光効率が向上すると考えられる。したがって、発光層内での非発光再結合の発生が抑制されるので、発光効率に優れた窒化物半導体発光素子を提供できる。
ＳＬＳ層の効果を調べる評価用サンプルの模式断面図である。 評価用サンプルのＡＦＭ（Atomic　Force　Microscopy）画像の微分画像である。 Ｖピットの模式斜視図である。 ＳＬＳ層における繰り返し周期の数とＶピットの直径（Ｖピット径）との関係を示すグラフである。 （ａ）はＳＬＳ層を備えていない窒化物半導体発光素子の模式断面図であり、（ｂ）はＳＬＳ層を備えた窒化物半導体発光素子の模式断面図である。 （ａ）は本発明の一実施形態に係る窒化物半導体発光素子の模式断面図であり、（ｂ）は図６（ａ）の要部断面図である。 （ａ）は本発明の別の実施形態に係る窒化物半導体発光素子の模式断面図であり、（ｂ）は図７（ａ）の要部断面図である。
　以下では、本発明に係る窒化物半導体発光素子およびその製造方法を記す前に、本発明を完成させるに至った実験およびその結果を記す。
　＜ＳＬＳ層の効果を調べる実験＞
　本発明者らは、まずＳＬＳ層の効果を明らかにするため、以下の実験を行なった。
　通電による発光を行なわずにＶピットの大きさなどがＳＬＳ層における繰り返し周期の数に依存するか否かを評価することを目的として、ＭＯＶＰＥ（Metal　Organic　Vapor　Phase　Epitaxy）法によって４種類の評価用サンプルを作製した。図１は、作製した評価用サンプルの模式断面図である。なお、４種類の評価用サンプルでは、ＳＬＳ層における繰り返し周期の数（ここで、ＳＬＳ層における繰り返し周期の数は、ＳＬＳ層を構成するＩｎ0.1Ｇａ0.9Ｎ層の層数で規定する）が０、５、１０および２０であった。
　詳細には、圧力を１００ｋＰａとし、温度を４６０℃とし、ＩＩＩ族元素材料に対するＶ族元素材料のモル比（以下では「Ｖ／ＩＩＩ比」と記す）を４０６７７として、ｃ面サファイア基板５０の上にＧａＮバッファ層５１を２５ｎｍ成長した。その後、温度を１１５０℃とし、Ｖ／ＩＩＩ比を２５３６として、アンドープＧａＮ層５２を２．４μｍ成長した。キャリアガスはＨ2であった。
　成長温度を８２０℃に下げ、Ｖ／ＩＩＩ比を６５１７として、ＩｎxＧａ1-xＮ層（ｘ＝０．０９、厚さが２．５ｎｍ）とＧａＮ層（厚さ２．５ｎｍ）とをＮ周期（Ｎ＝０、５、１０、２０）積層した。このとき、キャリアガスとしてＮ2を用いた。これにより、ＳＬＳ層５４が形成された。
　成長温度を７８０℃にして、Ｖ／ＩＩＩ比を６５１７として、ＩｎxＧａ1-xＮ（ｘ＝０．１５、厚さが３ｎｍ）からなる井戸層とＧａＮ（厚さが１２．５ｎｍ）からなるバリア層とを４周期（（Ｉｎ0.15Ｇａ0.85Ｎ井戸層の層数が４））交互に成長した。このとき、キャリアガスとしてＮ2を用いた。これにより、ＭＱＷｓ層５６が形成された。このようにして、図１に示す評価用サンプルを得た。つまり、評価用サンプルに対しては通電による発光を行なわないため、ｎ型窒化物半導体層、ｐ型窒化物半導体層、ｎ側電極およびｐ側電極を形成することなく評価用サンプルを作製した。
　得られた評価用サンプルに対してＡＦＭ測定し、その微分画像を得た。図２には、ＳＬＳ層における繰り返し周期の数が２０である評価用サンプルのＡＦＭ画像の微分画像を示す。図２に示すように、Ｖピット（縦断面の形状が理想的なＶ字形状から外れているものも含む）がサファイア基板５０のｃ面とは異なるファセットに囲まれて形成されていることが確認できる。
　図３には、Ｖピットの模式斜視図を示す。貫通転位ＴＤが窒化物半導体結晶の下から成長方向(＋ｃ軸方向)に延びているが、始点ＶＳ（貫通転位ＴＤ上の歪層あたり）からＶピットが形成される。Ｖピットは理想的には６つの斜面（ファセット）で囲まれている。ファセットには面指数｛１－１０１｝の結晶面が現れるため、Ｖピットは結晶表面である（０００１）面に対して一定の角度に傾斜している。なお、実際のＶピットは、図２に示すように不規則に形成された穴またはピットに過ぎず、図３に示すような理想的な形状を有していない場合が多い。
　また、得られたＡＦＭ画像から、ＭＱＷｓ層５６の上面におけるＶピットの数密度を算出し、ＭＱＷｓ層５６の上面におけるＶピットの直径（ここでは「Ｖピット径」と記す）を求めた。なお、ＭＱＷｓ層５６の上面におけるＶピットの外形が円形とは異なる形状を有している場合には、ＭＱＷｓ層５６の上面におけるＶピットの外形を円形に近似してその直径を測定した。そして、ＳＬＳ層５４における繰り返し周期の数とＶピットの数密度およびＶピット径との関係を調べた。その結果を図４および表１に示す。
Figure JPOXMLDOC01-appb-T000001
　図４および表１から、ＳＬＳ層５４における繰り返し周期の数が多くなると、Ｖピットの数密度はそれほど大きく変わらないものの、Ｖピット径は大きくなっていることが確認できた。これにより、窒化物半導体発光素子に対するＳＬＳ構造の挿入がＶピットの形成を開始させるトリガとなっており、またＳＬＳ層５４の厚みの増加に伴ってＶピット径が増大していることが明確となった。このことがＬＥＤのＩＱＥ（Internal　Quantum　Efficiency、内部量子効率）およびＥＱＥ（External　Quantum　Efficiency、外部量子効率）の向上効果に少なからず寄与していると考えられる。
　本発明者らは、Ｖピットの上記観察結果から、窒化物半導体層内においては、窒化物半導体層と基板との界面近傍から延びる貫通転位または結晶成長中に発生して上方に延びる貫通転位がＳＬＳ層内でＶピットを発生させ、発生したＶピットが低温成長により斜めファセット構造を保持したままＳＬＳ層の厚み分大きくなると考えている。Ｖピットでは、基板の表面に対して平行な面であるｃ面とは異なる面方位の斜めファセットが保持されているので、ＳＬＳ層の上のＭＱＷｓ層には、斜めファセット上に成長する部分が存在する。この部分ではＩｎＧａＮ井戸層の組成が変わる、またはこの部分では井戸層の厚みが薄く量子準位のエネルギーが大きくなるなどの効果により実効的なバンドギャップが広がり、ＭＱＷｓ層内においてはＶピットの下部に存在している貫通転位へのキャリアの注入が抑えられ、結果として発光効率が向上すると考えられる。そこで、ＳＬＳ層を備えた窒化物半導体発光素子を作製して、その特性を調べた。
　＜ＳＬＳ層の層数とＬＥＤ特性との関係＞
　図５（ａ）～（ｂ）に示す窒化物半導体発光素子を用いて、ＬＥＤ特性を調べた。図５（ａ）には、ＳＬＳ層を備えていない窒化物半導体発光素子の模式断面図を示し、図５（ｂ）には、ＳＬＳ層（繰り返し周期の数が１０）を備えた窒化物半導体発光素子の模式断面図を示す。以下では、図５（ａ）～（ｂ）に示す窒化物半導体発光素子の作製方法を記す。
　表面が平坦なｃ面サファイア基板５０の上に、ＭＯＶＰＥ法によって、ＧａＮバッファ層５１、アンドープＧａＮ層５２、ｎ型ＧａＮ層５３、ＳＬＳ層５４、ＭＱＷｓ層５６、ｐ－ＡｌＧａＮ層５７Ａ、およびｐ－ＧａＮ層５７Ｂを成長して、ウエハを得た。
　具体的には、圧力を１００ｋＰａとし、温度を４６０℃とし、Ｖ／ＩＩＩ比を４０６７７として、ｃ面サファイア基板５０の上にＧａＮバッファ層５１を２５ｎｍ成長した。その後、温度を１１５０℃とし、Ｖ／ＩＩＩ比を２５３６として、アンドープＧａＮ層５２を２．４μｍ成長した。キャリアガスはＨ2であった。引き続き、Ｓｉをドープしたｎ型ＧａＮ層を２．５μｍ成長した。ｎ型ドーピング濃度は４．４１×１０18ｃｍ-3であった。
　成長温度を８２０℃に下げ、Ｖ／ＩＩＩ比を６５１７として、ＳiドープＩｎxＧａ1-xＮ層（ｘ＝０．０９、厚さが２．５ｎｍ）とＧａＮ層（厚さが２．５ｎｍ）とをＮ周期（Ｎ＝０、１０）積層して、ＳＬＳ層５４を成長した。ｎ型ドーピング濃度を６×１０17ｃｍ-3とした。また、キャリアガスはＮ2であった。
　成長温度を７８０℃にして、Ｖ／ＩＩＩ比を６５１７として、ＩｎxＧａ1-xＮ（ｘ＝０．１５）からなる井戸層（厚さが３ｎｍ）と、ＧａＮからなるバリア層（厚さが１２．５ｎｍ）とを６周期成長し、ＭＱＷｓ層５６とした。キャリアガスはＮ2であった。
　成長温度を１１００℃にして、Ｖ／ＩＩＩ比を４４０５として、Ｍｇをドーピングしたｐ－ＡｌxＧａ1-xＮ層（ｘ＝０．２、厚さが２０ｎｍ）５７Ａと、ｐ－ＧａＮ層（厚さが１００ｎｍ）５７Ｂとを順に成長した。キャリアガスはＨ2であった。このようにして、ウエハが得られた。
　得られたウエハに対して、窒素雰囲気で１０００℃、３０秒間アニールを行った。その後、ウエハの上面全体にＩＴＯ（Indium　Tin　Oxide）膜５８を形成した。それから、ｎ－ＧａＮ層５３が露出するようにエッチングを行ない、メサ部分（エッチングされずに残った部分）を形成した。
　ＩＴＯ膜５８の上に、Ａｕ層とＣｒ層とが積層されて構成されたｐ側電極５９Ａを形成した。エッチングにより露出されたｎ－ＧａＮ層５３の上に、Ｃｒ層とＡｕ層とを順に積層してｎ側電極５９Ｂを形成した。ｐ側電極５９Ａおよびｎ側電極５９Ｂの電極径は、それぞれ、約８６μｍであった。
　ｐ側電極５９Ａおよびｎ側電極５９Ｂのそれぞれにプローバを当て、順方向電流（電流値が２０ｍＡ）を流して順方向駆動電圧ＶF（Ｖ）を測定し、逆方向電流（電流値が－１０μＡ）を流して逆方向駆動電圧ＶR（Ｖ）を測定し、逆方向電圧（電圧値が－５Ｖ）を印加してリーク電流ＩR（μＡ）を測定し、順方向電流（電流値が２０ｍＡ）を流して発光強度ＶLを測定した。また、順方向電流（電流値が２０ｍＡ）を流して発光スペクトルを測定し、発光ピーク波長λp（ｎｍ）を求めた。これらの結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　プローバによる測定が終了してから、ウエハを３５０×３５０μｍのサイズに分割して、特性評価用のＴＯ－１８パッケージにマウントし、ｐ側電極５９Ａおよびｎ側電極５９ＢのそれぞれとＴＯ－１８パッケージの端子との間をワイヤボンディングした。ＴＯ－１８パッケージの端子を介してｐ側電極５９Ａとｎ側電極５９Ｂとを通電させてから、積分球により、発光ピーク波長λp（ｎｍ）、順方向駆動電圧ＶF（Ｖ）、および外部量子効率ηexeを測定した。これらの結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表２に示すように、図５（ｂ）に示す窒化物半導体発光素子は、図５（ａ）に示す窒化物半導体発光素子に比べて、逆方向バイアス時のリーク電流ＩRが若干増加しているものの、ＳＬＳ層の挿入によるピーク波長λpの変動はほとんど見られず、順方向駆動電圧ＶFが低くなり、発光強度は１．６倍向上した。
　表３に示すように、図５（ｂ）に示す窒化物半導体発光素子は、図５（ａ）に示す窒化物半導体発光素子に比べて、ピーク波長λpが約１０ｎｍ低波長側にシフトしたが、外部量子効率ηexeが２．２倍向上した。
　また、本発明者らは、例えば周期が５ｎｍのＳＬＳ層における繰り返し周期の数が５以上であれば、Ｖピット径が８６ｎｍ以上になることを確認している。
　以上説明したようにＭＱＷｓ層の下にＳＬＳ層を挿入すれば、発光強度が向上し、ＥＱＥが向上するが、逆方向バイアス時のリーク電流ＩRの増加を招く。本発明者らは、鋭意検討した結果、逆方向バイアス時のリーク電流ＩRの増加を招くことなく発光強度および発光効率の向上を図ることが可能な窒化物半導体発光素子の構造を見出し、本発明を完成させるに至った。以下では、図面を参照しながら、本発明の実施形態を示す。なお、本発明は、以下に示す実施形態に限定されない。
　＜実施形態１＞
　＜窒化物半導体発光素子の構成＞
　図６（ａ）は、本発明の実施形態１に係る窒化物半導体発光素子の模式断面図であり、図６（ｂ）は、本実施形態に係る窒化物半導体発光素子の主要部の拡大断面図である。本実施形態に係る窒化物半導体発光素子では、基板１０の上に、バッファ層１１と、下地層１２と、ｎ型窒化物半導体層１３と、トリガ層１４と、Ｖピット拡大層１５と、ＭＱＷｓ層１６と、ｐ型窒化物半導体層１７とがこの順に設けられている。ｐ型窒化物半導体層１７の上には、透明電極１８を介してｐ側電極１９Ａが設けられている。ｎ型窒化物半導体層１３の上面の一部分はエッチングにより露出しており、その露出した部分の上にはｎ側電極１９Ｂが設けられている。
　＜基板＞
　基板１０は、たとえば、サファイアからなる絶縁性基板であっても良いし、ＧａＮ、ＳｉＣ、またはＺｎＯなどからなる導電性基板であっても良い。成長時の基板１０の厚さは例えば３００μｍ～２０００μｍであり、窒化物半導体発光素子の基板１０の厚さは１２０μｍとしたが、特に限定されず、例えば５０μｍ以上３００μｍ以下であれば良い。基板１０の上面は、平坦であっても良いし、凹凸形状を有していても良い。また、レーザリフトオフ法などにより基板を除去した構造でも良い。
　＜バッファ層＞
　サファイア基板などの異種基板を使用する場合、バッファ層１１は、たとえばＡｌs0ＧａtoＮ（０≦ｓ０≦１、０≦ｔ０≦１、ｓ０＋ｔ０≠０）層であれば良く、好ましくはＡｌＮ層あるいはＧａＮ層である。ただし、Ｎのごく一部（０．５～２％）を酸素に置き換えても良い。これにより、基板１０の成長面の法線方向に伸長するようにバッファ層１１が形成されるので、結晶粒の揃った柱状結晶の集合体からなるバッファ層１１が得られる。
　バッファ層１１の厚さは、特に限定されないが、３ｎｍ以上１００ｎｍ以下であれば良く、好ましくは５ｎｍ以上５０ｎｍ以下である。
　＜下地層＞
　下地層１２は、たとえばＡｌs1Ｇａt1Ｉｎu1Ｎ（０≦ｓ１≦１、０≦ｔ１≦１、０≦ｕ１≦１、ｓ１＋ｔ１＋ｕ１≠０）層であれば良く、好ましくはＡｌs1Ｇａt1Ｎ（０≦ｓ１≦１、０≦ｔ１≦１、ｓ１＋ｔ１≠０）層であり、より好ましくはＧａＮ層である。これにより、バッファ層１１中に存在する結晶欠陥（たとえば転位など）がバッファ層１１と下地層１２との界面付近でループされ易くなり、よって、その結晶欠陥がバッファ層１１から下地層１２へ引き継がれることを防止できる。
　サファイア基板などの絶縁性基板を使用する場合、下地層１２は、ｎ型不純物を含んでいても良い。しかし、下地層１２がｎ型不純物を含んでいなければ、下地層１２の良好な結晶性を維持することができる。よって、下地層１２はｎ型不純物を含んでいないことが好ましい。
　下地層１２の厚みを厚くすることにより下地層１２中の欠陥は減少するが、下地層１２の厚みをある程度以上厚くしても下地層１２における欠陥減少効果が飽和する。このことより、下地層１２の厚さは、１μｍ以上８μｍ以下であることが好ましい。
　＜ｎ型窒化物半導体層＞
　ｎ型窒化物半導体層１３は、たとえばＡｌs2Ｇａt2Ｉｎu2Ｎ（０≦ｓ２≦１、０≦ｔ２≦１、０≦ｕ２≦１、ｓ２＋ｔ２＋ｕ２≒１）層にｎ型不純物がドーピングされた層であれば良く、好ましくはＡｌs2Ｇａ1-s2Ｎ（０≦ｓ２≦１、好ましくは０≦ｓ２≦０．５、より好ましくは０≦ｓ２≦０．１）層にｎ型不純物がドーピングされた層である。
　ｎ型ドーパントは、特に限定されないが、Ｓｉ、Ｐ、ＡｓまたはＳｂなどであれば良く、好ましくはＳｉである。このことは、後述の各層においても言える。
　ｎ型窒化物半導体層１３におけるｎ型ドーピング濃度は、特に限定されないが、１×１０19ｃｍ-3以下であれば良い。
　ｎ型窒化物半導体層１３の厚みが厚い方がその抵抗が減少するため、ｎ型窒化物半導体層１３の厚みは厚い方が好ましい。しかし、ｎ型窒化物半導体層１３の厚みを厚くすると、コストアップになる。この両者の兼ね合いから、ｎ型窒化物半導体層１３の厚さは、実用上１μｍ以上１０μｍ以下であれば良いが、特に限定されない。
　なお、ｎ型窒化物半導体層１３は、２層以上の積層構造を有していても良い。各層は、同一の組成からなっても良いし、異なる組成からなっても良い。また、各層は、同一の膜厚を有していても良いし、異なる膜厚を有していても良い。
　＜トリガ層＞
　トリガ層１４は、Ｖピット３１がＭＱＷｓ層１６内に形成される引き金となる層として機能する。ここで、Ｖピット３１とは、結晶欠陥の一種である。上記＜ＳＬＳ層の効果を調べる実験＞で記したように、Ｖピット３１には、縦断面の形状が理想的なＶ字形状である場合だけでなく、縦断面の形状が理想的なＶ字形状から外れた形状である場合も含まれる。
　具体的には、トリガ層１４は、ｎ型窒化物半導体層１３の上面を構成する材料とは異なる格子定数を有する窒化物半導体材料からなれば良い。ｎ型窒化物半導体層１３とトリガ層１４とで格子定数が互いに異なると、格子定数の相違に起因する歪みがトリガ層１４に発生し、この歪みがＶピット３１の発生のトリガとして働くと考えられる。これを実現させるためには、構成元素の種類がｎ型窒化物半導体層１３の上面とトリガ層１４とで異なれば良い。つまり、「トリガ層１４がｎ型窒化物半導体層１３の上面を構成する材料とは異なる格子定数を有する窒化物半導体材料からなる」は、構成元素の種類がｎ型窒化物半導体層１３の上面とトリガ層１４とで異なることを意味する。たとえばｎ型窒化物半導体層１３がＧａＮからなる場合、トリガ層１４は、ＩｎyＧａ1-yＮ（０．０１≦ｙ≦１）またはＡｌzＧａ1-zＮ（０．０１≦ｚ≦１）などからなれば良い。
　トリガ層１４は、下記＜ＭＱＷｓ層＞で記す井戸層１６Ａよりも大きなバンドギャップエネルギーを有していることが好ましい。これにより、井戸層１６Ａが発した光がトリガ層１４で吸収されることを防止できる。ここで、窒化物半導体層におけるＩｎ組成比が低くなるとその層のバンドギャップエネルギーが大きくなることを考慮すれば、トリガ層１４がＩｎyＧａ1-yＮからなる場合には、Ｉｎ組成比ｙは井戸層１６ＡにおけるＩｎ組成比よりも小さいことが好ましい。
　トリガ層１４の厚みは特に限定されないが、トリガ層１４自体が結晶欠陥を発生させないようにコヒーレント成長（トリガ層１４に発生した歪が緩和しない）が起こる程度の厚みであることが好ましく、より好ましくは２０ｎｍ以下であり、さらに好ましくは１０ｎｍ以下である。しかしながら、本実施形態に係る窒化物半導体発光素子にはトリガ層１４によって歪が若干、緩和している場合も含まれても良い。
　＜Ｖピット拡大層＞
　Ｖピット拡大層１５は、Ｖピット径を拡大させるために、好ましくはＶピット径を８６ｎｍ以上にするために、より好ましくはＶピット径を１００ｎｍ以上にするために、設けられる。ここで、Ｖピット径とは、上記＜ＳＬＳ層の効果を調べる実験＞で記したように、ＭＱＷｓ層１６の上面におけるＶピット３１の直径であり、ＭＱＷｓ層１６の上面におけるＶピット３１の外形が真円とは異なる形状を有している場合にはＭＱＷｓ層１６の上面におけるＶピット３１の外形を円形に近似したときのその直径である。
　上記＜ＳＬＳ層の効果を調べる実験＞で記したように、Ｖピット拡大層１５の厚みが厚くなればなるほどＶピット径が大きくなると考えられる。そのため、Ｖピット拡大層１５は、Ｖピット径が８６ｎｍ以上となるような厚みを有していれば良い。具体的には、Ｖピット拡大層１５の厚みは、５ｎｍ以上５０００ｎｍ以下であれば良く、２５ｎｍ以上２５００ｎｍ以下であることが好ましい。Ｖピット拡大層１５の厚みが５ｎｍ未満であれば、Ｖピット径を８６ｎｍ程度にまで大きくすることが難しい場合がある。一方、Ｖピット拡大層１５の厚みが５０００ｎｍを超えると、Ｖピット径が大きくなり過ぎるため、ＭＱＷｓ層１６のうち実際に発光に寄与する部分の体積の減少を招き、発光効率が却って低下するおそれがある。
　上記＜ＳＬＳ層の効果を調べる実験＞で記したように、Ｖピット３１は、結晶成長により、斜めファセット構造を保持したままＶピット拡大層１５の厚み分だけ大きくなる。そのため、Ｖピット径が大きくなればＶピット３１の深さが深くなると考えられる。Ｖピット径が８６ｎｍ以上であれば、Ｖピット３１の始点がＭＱＷｓ層１６よりも下側に位置し、Ｖピットの側壁にも実効的にバンドギャップの大きい井戸層を有するＭＱＷｓ層１６Ｃが形成され、貫通転位ＴＤへのキャリアの注入が抑制され、発光効率の向上を図ることができる。
　また、ＳＬＳ層のみよりもトリガ層１４とＶピット拡大層１５とを組み合わせた構造を用いることで、歪を軽減でき、新たな貫通転位ＴＤの発生を抑制することができる。よって、逆方向バイアス時のリーク電流の増加を防止できる。さらに、ＳＬＳ層のみの構造と同等の大きさのＶピット３１を形成することができ、同等の非発光再結合の抑止効果を有している。
　Ｖピット拡大層１５は、ｎ型窒化物半導体層１３の上面を構成する材料とは実質的に同一の格子定数を有する窒化物半導体材料からなることが好ましい。ここで、「Ｖピット拡大層１５がｎ型窒化物半導体層１３の上面を構成する材料とは実質的に同一の格子定数を有する窒化物半導体材料からなる」には、ｎ型窒化物半導体層１３の上面を構成する材料とＶピット拡大層１５を構成する材料とで格子定数が同一である場合だけでなく、ｎ型窒化物半導体層１３の上面を構成する材料とＶピット拡大層１５を構成する材料とでは格子定数が異なるが、その格子定数の差に起因する欠陥がＶピット拡大層１５に形成されない場合も含まれる。別の言い方をすると、「Ｖピット拡大層１５がｎ型窒化物半導体層１３の上面を構成する材料とは実質的に同一の格子定数を有する窒化物半導体材料からなる」には、ｎ型窒化物半導体層１３の上面とＶピット拡大層１５とでドーピングの有無のみが異なる場合、およびｎ型窒化物半導体層１３の上面を構成する材料とＶピット拡大層１５を構成する材料とで構成元素の種類は同じであるが構成元素の組成比が異なる場合などが含まれる。たとえばｎ型窒化物半導体層１３がｎ型ＧａＮ層である場合、Ｖピット拡大層１５はノンドープＧａＮ層であっても良いが、ｎ型ＧａＮ層であることが好ましい。これにより、Ｖピット拡大層１５を設けたことに起因する結晶欠陥の新たな発生を防止でき、またトリガ層１４を設けたことに起因して新たに形成された欠陥を消滅させることができると考えている。
　＜ＭＱＷｓ層（発光層）＞
　ＭＱＷｓ層１６には、部分的にＶピット３１が形成されている。つまり、Ｖピット３１の側壁上にもＭＱＷｓ層１６Ｃが形成されており、部分的にＶピット３１が形成されているとは、ＭＱＷｓ層１６の上面においてＶピット３１がＡＦＭで点状に観察され、Ｖピット３１で覆われつくされていないことを意味する。なお、Ｖピット３１の数密度は１×１０8ｃｍ-2以上１×１０10ｃｍ-2以下であることが好ましい。従来においてもＭＱＷｓ層にはＶピット３１が形成されるが、この場合には、ＭＱＷｓ層の上面におけるＶピット３１の数密度は1×１０8ｃｍ-2未満程度である。
　上記＜ＳＬＳ層の効果を調べる実験＞で記したように、Ｖピット３１の多くは貫通転位ＴＤにより発生する。ＭＱＷｓ層１６がＶピット３１の側壁に形成されていれば、貫通転位ＴＤがＶピット３１の底部に存在することとなり、よって、貫通転位ＴＤへのキャリアの注入が抑制される。これにより、発光効率が向上する。
　つまり、Ｖピット３１の始点ＶＳは、ＭＱＷｓ層１６よりも下に位置する層内に存在していることが好ましい。これにより、ＭＱＷｓ層１６内での非発光再結合確率が抑制され、貫通転位ＴＤに起因する発光効率の低下を抑制できる。
　ＭＱＷｓ層１６は、図６（ｂ）に示すように、井戸層１６Ａとバリア層１６Ｂとが交互に積層されることにより井戸層１６Ａがバリア層１６Ｂに挟まれて構成されたものである。なお、ＭＱＷｓ層１６は、井戸層１６Ａおよびバリア層１６Ｂとは異なる１層以上の半導体層と、井戸層１６Ａと、バリア層１６Ｂとが順に積層されていても良い。また、ＭＱＷｓ層１６の一周期（井戸層１６Ａの厚さとバリア層１６Ｂの厚さとの和）の長さは、Ｖピットの形成されていない領域で例えば５ｎｍ以上１００ｎｍ以下である。
　各井戸層１６Ａの組成は、本実施形態に係る窒化物半導体発光素子に求められる発光波長に合わせて調整されるが、たとえばＡｌcＧａdＩｎ(1-c-d)Ｎ（０≦ｃ＜１、０＜ｄ≦１）であれば良く、好ましくはＡｌを含まないＩｎxＧａ(1-x)Ｎ（０．０１≦ｘ≦１）層である。ただし例えば３７５ｎｍ以下の紫外発光を行なう場合には、一般にはバンドギャップを広くするため適宜Ａｌを含ませることとなる。各井戸層１６Ａの組成は同じであることが好ましく、それにより各井戸層１６Ａで電子とホールとの再結合により発光する波長を同じにすることができ、よって、窒化物半導体発光素子の発光スペクトル幅が狭くなるため好都合である。また、例えば上部側の各井戸層１６Ａはドーパントを極力含まない（成長時にドーパント原料を導入しない）ことが好ましく、その場合、各井戸層１６Ａにおける非発光再結合が起こりにくく、発光効率が良好となる。一方、下部側の各井戸層１６Ａは、ｎ型ドーパントを含んでいても良く、それにより発光素子の駆動電圧が低下する傾向にある。
　各井戸層１６Ａの厚さは、限定されないが、それぞれ同じであることがさらに好ましい。各井戸層１６Ａの厚さが同じであれば、量子準位も同じになり、各井戸層における電子とホールとの再結合により各井戸層において同じ波長で発光し、よって、窒化物半導体発光素子の発光スペクトル幅が狭くなるため好都合である。一方、意図的に井戸層１６Ａの組成あるいは厚さを異ならせることにより、窒化物半導体発光素子の発光スペクトル幅をブロードにすることもでき、照明用など用途によってはこの方が好ましい場合がある。
　各井戸層１６Ａの厚さは、１ｎｍ以上７ｎｍ以下であることが好ましい。各井戸層１６Ａの厚さがこの範囲外であれば、発光効率が低下する傾向にある。
　各バリア層１６Ｂの組成は、それぞれ、各井戸層１６Ａよりバンドギャップエネルギーが大きい方が好ましく、具体的にはＡｌfＧａgＩｎ(1-f-g)Ｎ（０≦ｆ＜１、０＜ｇ≦１）であれば良く、より好ましくはＡｌを含まないＩｎhＧａ(1-h)Ｎ（０＜ｈ≦１）、または井戸層１６Ａと格子定数をほぼ一致させたＡｌfＧａgＩｎ(1-f-g)Ｎ（０≦ｆ＜１、０＜ｇ≦１）である。
　各バリア層１６Ｂの厚さは、１ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１５ｎｍ以下がより好ましい。各バリア層１６Ｂの厚さが薄いほど駆動電圧が低下するが、極端に薄くすると発光効率が低下する傾向にある。
　各バリア層１６Ｂにおけるｎ型ドーピング濃度は、特に限定されない。また、複数のバリア層１６Ｂのうち、下側に位置するバリア層１６Ｂにはｎ型ドーピングを行ない、上側に位置するバリア層１６Ｂにはそれよりも低い濃度のｎ型ドーピングを行なうかアンドープとすることが好ましい。各バリア層１６Ｂには、意図的なｎ型ドーピングを行なうこともあり、またはｐ型窒化物半導体層１７の成長時の熱拡散によりｐ型ドーパントが含まれることがある。
　井戸層１６Ａの数としては、特に限定されないが、例えば２以上２０以下、好ましくは３以上１５以下、さらに好ましくは４以上１２以下とすることができる。
　＜ｐ型窒化物半導体層＞
　ｐ型窒化物半導体層１７は、たとえばＡｌs4Ｇａt4Ｉｎu4Ｎ（０≦ｓ４≦１、０≦ｔ４≦１、０≦ｕ４≦１、ｓ４＋ｔ４＋ｕ４≠０）層にｐ型ドーパントがドーピングされた層であれば良く、好ましくはＡｌs4Ｇａ1-s4Ｎ（０＜ｓ４≦０．４、好ましくは０．１≦ｓ４≦０．３）層にｐ型ドーパントをドーピングした層である。ｐ型ドーパントは、特に限定されないが、たとえばマグネシウムである。
　ｐ型窒化物半導体層１７におけるキャリア濃度は、１×１０17ｃｍ-3以上であることが好ましい。ここで、ｐ型ドーパントの活性率は０．０１程度であることから、ｐ型窒化物半導体層１７におけるｐ型ドーピング濃度（キャリア濃度とは異なる）は１×１０19ｃｍ-3以上であることが好ましい。ただしＭＱＷｓ層１６に近いｐ型窒化物半導体層１７におけるｐ型ドーピング濃度はこれより低くてもよい。
　ｐ型窒化物半導体層１７の厚さは、特に限定されないが、５０ｎｍ以上３００ｎｍ以下であれば良い。ｐ型窒化物半導体層１７の厚さを薄くすることにより、その成長時における加熱時間を短くすることができ、ｐ型ドーパントのＭＱＷ発光層への拡散を抑制することができる。
　ｐ型窒化物半導体層１７は、２層以上の層が積層されて構成されていても良く、たとえばｐ型ＡｌＧａＮ層とｐ型ＧａＮ層と高濃度ｐ型ＧａＮ層とが積層されて構成されていても良い。
　＜透明電極、ｎ側電極、ｐ側電極＞
　ｐ側電極１９Ａおよびｎ側電極１９Ｂは、窒化物半導体発光素子に駆動電力を供給するための電極である。ｐ側電極１９Ａおよびｎ側電極１９Ｂは図６（ａ）ではパッド電極部分のみで構成されているが、電流拡散を目的とする細長い突出部（枝電極）が接続されていてもよい。また、ｐ側電極１９Ａの下部において電流の注入を止めるための絶縁層を設けても良い。この絶縁層を設けると、ｐ側電極１９Ａの直下での発光を抑えることができるので、ｐ側電極１９Ａに遮蔽される発光の量が減少する。ｐ側電極１９Ａは、たとえばニッケル層、アルミニウム層、チタン層および金層がこの順序で積層されて構成されていれば良く、１μｍ程度の厚さを有していれば良い。ｎ側電極１９Ｂは、たとえば、チタン層、アルミニウム層および金層がこの順序で積層されて構成されていれば良く、ワイヤボンドを行なう場合の強度を想定すると１μｍ程度の厚さを有していれば良い。ｐ側電極１９Ａとｎ側電極１９Ｂとは同一の組成であってもよい。透明電極１８は、たとえばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）などの透明導電膜からなれば良く、２０ｎｍ以上２００ｎｍ以下の厚さを有していれば良い。
　＜窒化物半導体発光素子の製造方法＞
　基板１０の上に、バッファ層１１と下地層１２とｎ型窒化物半導体層１３とを順に結晶成長させる。各層の結晶成長の条件は特に限定されない。各層の材料および厚みなどに応じて各層の結晶成長の条件を適宜決定すれば良い。
　ｎ型窒化物半導体層１３の上に、トリガ層１４を結晶成長させる。トリガ層１４の結晶成長の条件は特に限定されないが、トリガ層１４の成長温度をｎ型窒化物半導体層１３の成長温度以下とすれば良い。特に、トリガ層１４がＩｎを含む場合には、トリガ層１４の成長温度をｎ型窒化物半導体層１３の成長温度よりも低い温度とすることが好ましく、より好ましくはトリガ層１４の成長温度をｎ型窒化物半導体層１３の成長温度よりも２００℃以上４００℃以下低くすることである。これにより、トリガ層１４の格子定数はｎ型窒化物半導体層１３の格子定数よりも大きくなるので、ファセットで囲まれたＶピット３１の形成の引き金になる。よって、Ｖピット３１の側壁（Ｖピット３１のファセット）の上にＭＱＷｓ層１６が形成されるため、トリガ層１４とＶピット拡大層１５とを有効に機能させることができる。
　トリガ層１４の上に、Ｖピット拡大層１５を結晶成長させる。Ｖピット拡大層１５の結晶成長の条件は特に限定されないが、Ｖピット拡大層１５の成長温度をトリガ層１４の成長温度以上とすれば良く、好ましくはＶピット拡大層１５の成長温度をトリガ層１４の成長温度以上トリガ層１４の成長温度よりも２５０℃高い温度以下とすることである。Ｖピット拡大層１５の成長温度を高く設定することにより、結晶性に優れたＶピット拡大層１５を形成できる。よって、Ｖピット拡大層１５の上に設けられるＭＱＷｓ層１６の結晶性の低下を防止できるので、発光効率の低下を防止できる。さらに、厚みを同程度としてトリガ層１４およびＶピット拡大層１５の組み合わせと従来のＳＬＳ層とを比較すると、トリガ層１４とＶピット拡大層１５との組み合わせの方が転位等の新たな発生が少なく、ＬＥＤに応用した時にはリーク電流の低減および発光効率の増加が観測される。
　Ｖピット拡大層１５の上に、ＭＱＷｓ層１６およびｐ型窒化物半導体層１７を順に結晶成長させる。各層の結晶成長の条件は特に限定されず、各層の材料および厚みなどに応じて各層の結晶成長の条件を適宜決定すれば良い。
　ｐ型窒化物半導体層１７の上に透明電極１８を設けてから、ｎ型窒化物半導体層１３の上面の一部分が露出するようにｐ型窒化物半導体層１７とＭＱＷｓ層１６とＶピット拡大層１５とトリガ層１４とをエッチングする。透明電極１８の上にｐ側電極１９Ａを設け、エッチングにより露出したｎ型窒化物半導体層１３の上にｎ側電極１９Ｂを設ける。これにより、本実施形態に係る窒化物半導体発光素子が得られる。
　＜実施形態２＞
　図７（ａ）は、本発明の実施形態２に係る窒化物半導体発光素子の模式断面図であり、図７（ｂ）は、本実施形態に係る窒化物半導体発光素子の主要部の拡大断面図である。本実施形態に係る窒化物半導体発光素子は３層のトリガ層を備えており、それ以外の点に関しては上記実施形態１に係る窒化物半導体発光素子と略同一の構成を備えている。以下では、上記実施形態１とは異なる点を主に記す。
　図７（ｂ）に示すように、本実施形態に係る窒化物半導体発光素子は３層のトリガ層２４を備えており、隣り合うトリガ層２４の間には介在層２５が設けられている。このようにトリガ層２４を２層以上設ければ、Ｖピット３１の発生数が上記実施形態１よりも増え、したがって、上記実施形態１よりも発光効率が向上する。
　トリガ層２４は、上記実施形態１における＜トリガ層＞で記した材料からなれば良い。トリガ層２４の厚みは、上記実施形態１における＜トリガ層＞で記したように２０ｎｍ以下であれば良く、１０ｎｍ以下であればさらに好ましい。トリガ層２４の層数は、トリガ層の厚み、バンドギャップエネルギー、または格子定数などに依存するため一概に言えないが、１層以上５０層以下であることが好ましく、１層以上２０層以下であればさらに好ましい。トリガ層２４の層数が５１層を超えると、トリガ層２４の合計厚みが大きくなりすぎ、発光効率が却って低下するおそれがある。
　介在層２５は、その材料に限定されず、ｎ型ＧａＮ層であっても良いし、アンドープＧａＮ層であっても良い。介在層２５は、その厚みに限定されず、１ｎｍ以上１００ｎｍ以下がより好ましい。このように介在層２５を設けることにより、トリガ層２４のそれぞれの厚みを２０ｎｍ以下に抑えつつ（つまり、トリガ層２４自体が結晶欠陥を発生することを防止しつつ）Ｖピット３１の発生数を増加させることができる。
　以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
　＜実施例１＞
　実施例１では、上記実施形態１に係る窒化物半導体素子を作製して評価した。
　表面が平坦なｃ面サファイア基板の上に、ＭＯＶＰＥ法により、圧力を１００ｋＰａとし、温度を４６０℃とし、Ｖ／ＩＩＩ比を４０６７７として、ＧａＮバッファ層を２５ｎｍ成長した。次に、温度を１１５０℃とし、Ｖ／ＩＩＩ比を２５３６として、アンドープＧａＮ層を２．４μｍ成長した。キャリアガスはＨ2であった。引き続き、Ｓｉをドープしたｎ型ＧａＮ層を２．５μｍ成長した。ｎ型ドーピング濃度は４．４１×１０18ｃｍ-3であった。
　成長温度を８２０℃に下げ、Ｖ／ＩＩＩ比を６５１７として、１層のＳｉドープＩｎxＧａ1-xＮ（ｘ＝０．０９）からなるトリガ層（厚さ２．５ｎｍ）を成長した。トリガ層におけるｎ型ドーピング濃度は６×１０17ｃｍ-3であり、キャリアガスはＮ2であった。
　成長温度をそのままで、Ｖ／ＩＩＩ比を２８６３０として、ＳｉドープＧａＮからなるＶピット拡大層（厚さ４５ｎｍ）を成長した。Ｖピット拡大層におけるｎ型ドーピング濃度は６×１０17ｃｍ-3であり、キャリアガスはＮ2であった。
　成長温度を７８０℃にして、Ｖ／ＩＩＩ比を６５１７として、ＩｎxＧａ1-xＮ（ｘ＝０．１５）からなる井戸層（厚さ３ｎｍ）とＧａＮからなるバリア層（厚さ１２．５ｎｍ）とを６周期成長した。キャリアガスはＮ2であった。これにより、ＭＱＷｓ層が形成された。
　成長温度を１１００℃にして、Ｖ／ＩＩＩ比を４４０５として、Ｍｇをドーピングしたｐ－ＡｌxＧａ1-xＮ層（ｘ＝０．２、厚さ２０ｎｍ）と、ｐ－ＧａＮ層（厚さ１００ｎｍ）とを成長した。キャリアガスはＨ2である。このようにしてウエハを得た。得られたウエハに対して、窒素雰囲気下で、１０００℃、３０秒間、アニールを行なった。
　アニールが終了してから、ウエハの上面全体にＩＴＯ膜を形成した。ｎ型ＧａＮ層が露出するように、ＩＴＯ膜、ｐ－ＧａＮ層、ｐ－ＡｌxＧａ1-xＮ層、ＭＱＷｓ層、Ｖピット拡大層、およびトリガ層をエッチングした。これにより、メサ部（エッチングされずに残った部分に相当）が形成された。ＩＴＯ膜の上にＣｒ膜およびＡｕ膜を順に積層してｐ側パッド電極を形成した。また、エッチングにより露出したｎ型ＧａＮ層の上にＣｒ膜およびＡｕ膜を順に積層してｎ側電極（パッド電極）を形成した。電極径は約８６μｍであった。
　ｐ側電極およびｎ側電極のそれぞれにウェハープローバー（オプト・システム社製、品番WPSR3100）を用いてプローバを当て、順方向電流（電流値が２０ｍＡ）を流して順方向駆動電圧ＶF（Ｖ）を測定し、逆方向電流（電流値が－１０μＡ）を流して逆方向駆動電圧ＶR（Ｖ）を測定し、逆方向電圧（電圧値が－５Ｖ）を印加してリーク電流ＩR（μＡ）を測定し、順方向電流（電流値が２０ｍＡ）を流して発光強度ＶLを測定した。また、順方向電流（電流値が２０ｍＡ）発光スペクトルを測定し、発光ピーク波長λp（ｎｍ）を求めた。
　プローバによる測定が終了してから、ウエハを３５０×３５０μｍのサイズに分割して、特性評価用ＴＯ－１８パッケージにマウントして、ｐ側電極およびｎ側電極のそれぞれとＴＯ－１８パッケージの端子との間をワイヤボンディングした。その後、積分球測定システム（labsphere社製、品番DAS-2100）を用いて外部量子効率を測定した。
　＜実施例２＞
　実施例２では、トリガ層の構成が異なることを除いては上記実施例１と同様の方法にしたがって、窒化物半導体発光素子を作製した。
　具体的には、１層のＳｉドープＩｎxＧａ1-xＮ（ｘ＝０．０９）からなるトリガ層（厚さ２．５ｎｍ）を成長してから、成長温度を８２０℃とし、Ｖ／ＩＩＩ比を２５３６として、ＳｉドープＧａＮからなる介在層を２．５ｎｍ成長した。介在層におけるｎ型ドーピング濃度は６×１０17ｃｍ-3であった。その後、上記トリガ層、上記介在層、および上記トリガ層を順に成長した。それから、上記実施例１に記載の方法にしたがって、Ｖピット拡大層（厚さが３５ｎｍ）、ＭＱＷｓ層、ｐ－ＡｌxＧａ1-xＮ層、およびｐ－ＧａＮ層を成長してからＩＴＯ膜を形成し、所定のエッチングを行なってからｎ側電極およびｐ側電極を形成した。そして、上記実施例１に記載の方法にしたがって、得られた窒化物半導体素子を評価した。
　＜比較例１＞
　比較例１では、トリガ層およびＶピット拡大層を設けなかったことを除いては上記実施例１と同様の方法にしたがって、窒化物半導体発光素子を作製した。そして、上記実施例１に記載の方法にしたがって、得られた窒化物半導体素子を評価した。
　＜比較例２＞
　比較例２では、トリガ層およびＶピット拡大層の代わりにＳＬＳ層を設けることを除いては上記実施例１と同様の方法にしたがって、窒化物半導体発光素子を作製した。
　具体的には、上記＜ＳＬＳ層の層数とＬＥＤ特性との関係＞で述べたように、Ｓｉをドープしたｎ型ＧａＮ層を２．５μｍ成長してから、成長温度を８２０℃に下げ、Ｖ／ＩＩＩ比を６５１７として、ＳiドープＩｎxＧａ1-xＮ層（ｘ＝０．０９、厚さが２．５ｎｍ）とＧａＮ層（厚さが２．５ｎｍ）とを１０周期積層して、ＳＬＳ層を成長した。ｎ型ドーピング濃度を６×１０17ｃｍ-3とした。また、キャリアガスはＮ2であった。それから、上記実施例１に記載の方法にしたがって、ＭＱＷｓ層、ｐ－ＡｌxＧａ1-xＮ層、およびｐ－ＧａＮ層を成長してからＩＴＯ膜を形成し、所定のエッチングを行なってからｎ側電極およびｐ側電極を形成した。そして、上記実施例１に記載の方法にしたがって、得られた窒化物半導体素子を評価した。
　結果を表４に示す。
Figure JPOXMLDOC01-appb-T000004
　なお、表４における「ＳＬＳ」の欄には、ＳＬＳ層の有無を記している。また、表４における「ＴＬ」はトリガ層を意味し、「ＥＬ」はＶピット拡大層を意味する。
　表４に示すように、実施例１～２では、比較例１に比べて、順方向駆動電圧ＶFが低下し、発光強度が５倍以上も向上した。このことから、トリガ層およびＶピット拡大層を設ければ、発光効率に優れた窒化物半導体発光素子を提供できると言える。
　また、実施例１～２では、比較例２に比べて、逆方向バイアス時のリーク電流ＩRがほぼ半減した。その理由としては、ＳＬＳ層ではＶピット拡大効果もあるが歪も多いので新たな貫通転位を招くが、トリガ層とＶピット拡大層とを組み合わせた構造では歪が少なくなるため貫通転位ＴＤの発生が抑制されたということが考えられる。
　また、実施例１と実施例２とを比較すると、実施例２の方が実施例１よりも発光強度に優れている。その理由としては、実施例２の方が実施例１よりもトリガ層の層数が多いのでＶピットの発生数が増加したからであると考えている。
　また、実施例１～２および比較例１～２では、ピーク波長λpはそれほど大きく変化しなかった。よって、発光効率に優れた窒化物半導体発光素子を提供するためにトリガ層およびＶピット拡大層を設けることは実用的であると言える。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１０　基板、１１　バッファ層、１２　下地層、１３　ｎ型窒化物半導体層、１４　トリガ層、１５　Ｖピット拡大層、１６　ＭＱＷｓ層（発光層）、１６Ａ　井戸層、１６Ｂ　バリア層、１７　ｐ型窒化物半導体層、１８　透明電極、１９Ａ　ｐ側電極、１９Ｂ　ｎ側電極、２４　トリガ層、２５　介在層、３１　Ｖピット。

Claims (7)

  1. 　ｎ型窒化物半導体層と、トリガ層と、Ｖピット拡大層と、発光層と、ｐ型窒化物半導体層とがこの順で設けられて構成された窒化物半導体発光素子であって、
    　前記発光層には、Ｖピットが形成されており、
    　前記トリガ層は、前記ｎ型窒化物半導体層の上面を構成する材料とは異なる格子定数を有する窒化物半導体材料からなり、
    　前記Ｖピット拡大層は、前記ｎ型窒化物半導体層の上面を構成する材料とは実質的に同一の格子定数を有する窒化物半導体材料からなり、５ｎｍ以上５０００ｎｍ以下の厚みを有する窒化物半導体発光素子。
  2. 　ｎ型窒化物半導体層と、トリガ層と、Ｖピット拡大層と、発光層と、ｐ型窒化物半導体層とがこの順で設けられて構成された窒化物半導体発光素子であって、
    　前記発光層には、Ｖピットが形成されており、
    　前記トリガ層は、前記ｎ型窒化物半導体層の上面を構成する材料とは異なる格子定数を有する窒化物半導体材料からなり、
    　前記Ｖピット拡大層は、前記ｎ型窒化物半導体層の上面を構成する材料とは実質的に同一の格子定数を有する窒化物半導体材料からなり、前記発光層の上面における前記Ｖピットの直径が８６ｎｍ以上となる厚みを有する窒化物半導体発光素子。
  3. 　前記発光層は、井戸層とバリア層とが積層されて構成されており、
    　前記トリガ層は、前記井戸層よりも大きなバンドギャップエネルギーを有する請求項１または２に記載の窒化物半導体発光素子。
  4. 　前記ｎ型窒化物半導体層の上面は、ＧａＮからなり、
    　前記井戸層は、ＩｎxＧａ1-xＮ（０．０１≦ｘ＜１）からなり、
    　前記トリガ層は、ＩｎyＧａ1-yＮ（０．０１≦ｙ＜ｘ）からなる請求項３に記載の窒化物半導体発光素子。
  5. 　前記ｎ型窒化物半導体層の上面および前記Ｖピット拡大層は、ＧａＮからなる請求項１または２に記載の窒化物半導体発光素子。
  6. 　前記トリガ層は、２０ｎｍ以下の厚みを有する請求項１または２に記載の窒化物半導体発光素子。
  7. 　請求項１～６のいずれかに記載の窒化物半導体発光素子を製造する方法であって、
    　前記トリガ層の成長温度を、前記ｎ型窒化物半導体層の成長温度以下とし、
    　前記Ｖピット拡大層の成長温度を、前記トリガ層の成長温度以上とする窒化物半導体発光素子の製造方法。
PCT/JP2012/081486 2011-12-06 2012-12-05 窒化物半導体発光素子およびその製造方法 WO2013084926A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/363,254 US9293647B2 (en) 2011-12-06 2012-12-05 Nitride semiconductor light-emitting device and method of manufacturing the same
CN201280059896.XA CN104040737B (zh) 2011-12-06 2012-12-05 氮化物半导体发光元件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011266822A JP5881393B2 (ja) 2011-12-06 2011-12-06 窒化物半導体発光素子およびその製造方法
JP2011-266822 2011-12-06

Publications (1)

Publication Number Publication Date
WO2013084926A1 true WO2013084926A1 (ja) 2013-06-13

Family

ID=48574284

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/081486 WO2013084926A1 (ja) 2011-12-06 2012-12-05 窒化物半導体発光素子およびその製造方法

Country Status (4)

Country Link
US (1) US9293647B2 (ja)
JP (1) JP5881393B2 (ja)
CN (1) CN104040737B (ja)
WO (1) WO2013084926A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047386A1 (ja) * 2014-09-22 2016-03-31 シャープ株式会社 窒化物半導体発光素子
CN106415860A (zh) * 2014-06-03 2017-02-15 夏普株式会社 氮化物半导体发光元件

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
JP6010869B2 (ja) * 2013-09-25 2016-10-19 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
KR102131319B1 (ko) * 2013-12-05 2020-07-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
KR102075987B1 (ko) * 2014-02-04 2020-02-12 삼성전자주식회사 질화물 반도체 발광소자
KR102187484B1 (ko) * 2014-04-01 2020-12-08 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
JP2016063128A (ja) * 2014-09-19 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP2016063175A (ja) * 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
KR102335105B1 (ko) * 2014-11-14 2021-12-06 삼성전자 주식회사 발광 소자 및 그의 제조 방법
CN104393124B (zh) * 2014-11-25 2017-04-05 天津三安光电有限公司 一种发光二极管外延片结构的制备方法
CN104701431B (zh) * 2014-11-27 2017-03-29 厦门市三安光电科技有限公司 一种发光二极管的外延结构及其制作方法
KR20160071780A (ko) * 2014-12-12 2016-06-22 삼성전자주식회사 반도체 발광 소자의 제조 방법
JP6380172B2 (ja) * 2015-03-06 2018-08-29 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
DE102015104150A1 (de) 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Bauelement mit einer Mehrfachquantentopfstruktur
DE102015104700A1 (de) * 2015-03-27 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102391302B1 (ko) * 2015-05-22 2022-04-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이의 제조 방법
CN105226149B (zh) * 2015-11-02 2018-12-25 厦门市三安光电科技有限公司 一种led外延结构及制作方法
KR102569461B1 (ko) * 2015-11-30 2023-09-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 조명장치
DE102016103346A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
DE102016208717B4 (de) * 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
WO2018012585A1 (ja) * 2016-07-13 2018-01-18 シャープ株式会社 発光ダイオードおよび発光装置
CN106848010A (zh) * 2016-12-27 2017-06-13 南昌大学 InGaN基黄色发光二极管结构
KR101928479B1 (ko) * 2016-12-30 2019-02-26 한국광기술원 3족 질화물 반도체 발광소자
KR102606859B1 (ko) * 2017-01-05 2023-11-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102320022B1 (ko) * 2017-03-09 2021-11-02 서울바이오시스 주식회사 반도체 발광 소자
CN106848008B (zh) * 2017-03-20 2018-11-20 圆融光电科技股份有限公司 一种利用v型缺陷改善led光电特性的方法
CN107068818B (zh) * 2017-04-27 2019-12-24 南昌大学 一种AlInGaN基绿、黄光发光二极管的外延结构
JP6405430B1 (ja) 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP6905498B2 (ja) * 2017-09-15 2021-07-21 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
CN109755363B (zh) * 2019-01-14 2020-05-19 西安交通大学 一种宽光谱半导体有源器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150076A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
JP2008218746A (ja) * 2007-03-05 2008-09-18 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体発光素子
JP2010153838A (ja) * 2008-12-23 2010-07-08 Samsung Led Co Ltd 窒化物半導体発光素子及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237402B (en) 2004-03-24 2005-08-01 Epistar Corp High luminant device
US7385226B2 (en) 2004-03-24 2008-06-10 Epistar Corporation Light-emitting device
US8247314B2 (en) * 2008-11-14 2012-08-21 Soitec Methods for improving the quality of structures comprising semiconductor materials
US8148252B1 (en) * 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150076A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
JP2008218746A (ja) * 2007-03-05 2008-09-18 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体発光素子
JP2010153838A (ja) * 2008-12-23 2010-07-08 Samsung Led Co Ltd 窒化物半導体発光素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415860A (zh) * 2014-06-03 2017-02-15 夏普株式会社 氮化物半导体发光元件
CN106415860B (zh) * 2014-06-03 2020-02-14 夏普株式会社 氮化物半导体发光元件
WO2016047386A1 (ja) * 2014-09-22 2016-03-31 シャープ株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
CN104040737B (zh) 2017-09-08
US20140332756A1 (en) 2014-11-13
CN104040737A (zh) 2014-09-10
JP2013120774A (ja) 2013-06-17
JP5881393B2 (ja) 2016-03-09
US9293647B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
JP5881393B2 (ja) 窒化物半導体発光素子およびその製造方法
JP6005346B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5996846B2 (ja) 窒化物半導体発光素子およびその製造方法
KR100649749B1 (ko) 질화물 반도체 발광 소자
JP6026116B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5238865B2 (ja) 半導体発光素子
JP2013012684A (ja) 窒化物半導体発光素子
TWI425662B (zh) 半導體發光裝置
JP2007305851A (ja) 窒化物半導体発光素子
JP6482573B2 (ja) 窒化物半導体発光素子
JP2015046598A (ja) 正孔注入層を備える半導体発光素子及びその製造方法
US20160372631A1 (en) Light emitting diode
US9773947B2 (en) Light-emitting device and production method therefor
TW201115784A (en) Nitride-based semiconductor light-emitting element
JP2015115343A (ja) 窒化物半導体素子の製造方法
JP2014003121A (ja) 窒化物半導体発光素子
JP6482388B2 (ja) 窒化物半導体発光素子
JP6188866B2 (ja) 窒化物半導体発光素子の製造方法
JP2011187993A (ja) 半導体発光素子および半導体発光素子の製造方法
JP4055794B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2022153201A (ja) Ｉｉｉ族窒化物半導体素子とその製造方法
KR20090002567A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2017017144A (ja) 窒化物半導体発光素子
JP2014082396A (ja) 窒化物半導体発光素子
TWI420696B (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12854931

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14363254

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12854931

Country of ref document: EP

Kind code of ref document: A1