KR101945140B1 - 질화물 반도체 자외선 발광 소자 및 질화물 반도체 자외선 발광 장치 - Google Patents

질화물 반도체 자외선 발광 소자 및 질화물 반도체 자외선 발광 장치 Download PDF

Info

Publication number
KR101945140B1
KR101945140B1 KR1020177024216A KR20177024216A KR101945140B1 KR 101945140 B1 KR101945140 B1 KR 101945140B1 KR 1020177024216 A KR1020177024216 A KR 1020177024216A KR 20177024216 A KR20177024216 A KR 20177024216A KR 101945140 B1 KR101945140 B1 KR 101945140B1
Authority
KR
South Korea
Prior art keywords
electrode
plating
region
insulating film
light emitting
Prior art date
Application number
KR1020177024216A
Other languages
English (en)
Other versions
KR20170109025A (ko
Inventor
아키라 히라노
마사미치 잇폼마츠
Original Assignee
소코 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소코 가가쿠 가부시키가이샤 filed Critical 소코 가가쿠 가부시키가이샤
Publication of KR20170109025A publication Critical patent/KR20170109025A/ko
Application granted granted Critical
Publication of KR101945140B1 publication Critical patent/KR101945140B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

자외선 발광 동작에 따른 폐열을 효율적으로 방열 가능한 질화물 반도체 발광 소자를 제공한다. n 형 AlGaN 층 (6) 과 AlGaN 층으로 이루어지는 활성층 (7) 과 p 형 AlGaN 층 (9, 10) 을 구비하는 반도체 적층부 (11), n 전극 (13), p 전극 (12), 보호 절연막 (14), 습식 도금법에 의해 형성된 구리 또는 구리를 주성분으로 하는 합금으로 이루어지는 제 1 도금 전극 (15) 을 구비하여 이루어지는 질화물 반도체 자외선 발광 소자로서, 제 1 영역 (R1) 에 있어서 반도체 적층부 (11) 가 형성되고, 그 상면에 p 전극이 형성되고, 제 2 영역에 있어서 n 형 AlGaN 계 반도체층 (6) 의 상면이 노출되고, 그 위에 n 전극 (13) 이 형성되고, 보호 절연막 (14) 은, n 전극 (13) 의 적어도 일부와 p 전극 (12) 의 적어도 일부가 노출되는 개구부를 갖고, 제 1 도금 전극 (15) 이, n 전극 (13) 의 노출면으로부터 이간되고, 제 1 영역 (R1) 의 상면 및 외주 측면의 전체면, 제 1 영역 (R1) 과 접하는 제 2 영역 (R2) 의 일부를 피복하도록 형성되어 있다.

Description

질화물 반도체 자외선 발광 소자 및 질화물 반도체 자외선 발광 장치{NITRIDE SEMICONDUCTOR ULTRAVIOLET LIGHT-EMITTING ELEMENT AND NITRIDE SEMICONDUCTOR ULTRAVIOLET LIGHT-EMITTING DEVICE}
본 발명은 질화물 반도체 자외선 발광 소자 및 당해 질화물 반도체 자외선 발광 소자를 실장하여 이루어지는 질화물 반도체 자외선 발광 장치에 관한 것이고, 특히 발광 중심 파장이 약 355 ㎚ 이하인 발광을 기판측으로부터 취출하는 플립 칩 실장용의 질화물 반도체 자외선 발광 소자의 전극 구조의 개선 기술에 관한 것이다.
종래부터 AlGaN 계 질화물 반도체는 GaN 이나 비교적 AlN 몰분율 (AlN 혼정 비율 또는 Al 조성비라고도 불린다) 이 작은 AlGaN 층을 베이스로 하여, 그 위에 다층 구조로 이루어지는 발광 소자와 수광 소자가 제조되어 있다 (예를 들어, 비특허문헌 1, 비특허문헌 2 참조). 도 16 에 전형적인 종래의 AlGaN 계 발광 다이오드의 결정층 구조를 나타낸다. 도 16 에 나타내는 발광 다이오드는, 사파이어 기판 (101) 상에, AlN 층을 함유한 하지층 (102) 을 형성하고, 당해 하지층 (102) 상에, n 형 AlGaN 의 n 형 클래드층 (103), AlGaN/GaN 다중 양자 우물 활성층 (104), p 형 AlGaN 의 전자 블록층 (105), p 형 AlGaN 의 p 형 클래드층 (106), p 형 GaN 의 컨택트층 (107) 을 차례로 적층한 적층 구조를 가지고 있다. 다중 양자 우물 활성층 (104) 은, GaN 우물층을 AlGaN 배리어층 사이에 끼운 구조를 복수 적층한 구조를 가지고 있다. 결정 성장 후, n 형 클래드층 (103) 의 일부 표면이 노출될 때까지, 그 위의 다중 양자 우물 활성층 (104), 전자 블록층 (105), p 형 클래드층 (106), 및 p 형 컨택트층 (107) 을 에칭 제거하고, p 형 컨택트층 (107) 의 표면에, 예를 들어, Ni/Au 의 p 전극 (108) 이 형성되고, 노출된 n 형 클래드층 (103) 의 표면에, 예를 들어, Ti/Al/Ti/Au 의 n 전극 (109) 이 형성되어 있다. GaN 우물층을 AlGaN 우물층으로 하여, AlN 몰분율이나 막두께를 변화시킴으로써 발광 파장의 단파장화를 실시하거나, 혹은 In 을 첨가함으로써 발광 파장의 장파장화를 실시하여, 파장 200 ㎚ 내지 400 ㎚ 정도의 자외 영역의 발광 다이오드를 제조할 수 있다.
국제 공개 제2014/178288호
Kentaro Nagamatsu, et al., "High-efficiency AlGaN-based UV light-emitting diode on laterally overgrown AlN", Journal of Crystal Growth, 2008, 310, pp.2326-2329 Shigeaki Sumiya, et al., "AlGaN-Based Deep Ultraviolet Light-Emitting Diodes Grown on Epitaxial AlN/Sapphire Templates", Japanese Journal of Applied Physics, Vol.47, No.1, 2008, pp.43-46
AlGaN 계 반도체의 자외선 발광 소자의 발광 효율은, InGaN 계 반도체의 청색 발광 소자에 비해, 수 분의 1 내지 2 분의 1 정도로 낮다.
예를 들어, 사파이어 기판 상에 AlGaN 계 반도체를 성장시켜 발광 소자를 형성하는 경우, 발광 파장이 짧아질수록, AlGaN 계 반도체의 AlN 몰분율을 증가시켜 밴드 갭 에너지를 크게 할 필요가 있기 때문에, AlGaN 계 반도체와 사파이어 기판의 격자 정수의 차이가 확대된다. 이와 같이, AlGaN 계 반도체 자외선 발광 소자에서는, 발광 파장이 짧아짐에 따라 격자 부정합이 커지므로, AlGaN 계 반도체 박막 중의 관통 전위의 밀도가 높아진다는 문제가 있고, 당해 관통 전위의 밀도의 높음이, AlGaN 계 반도체 발광 소자의 내부 양자 효율을 저하시키는 요인으로 되고 있다. 이에 대해, 청색 발광 소자에서는, 자외선 발광 소자에 비해, 큰 밴드 갭 에너지를 필요로 하지 않기 때문에, 상기 격자 부정합에 수반하는 내부 양자 효율의 저하는 현저하지 않고, 90 ％ 정도의 내부 양자 효율을 달성할 수 있다.
또한, 질화물 반도체는, 우르츠광형의 결정 구조를 갖고 c 축 방향으로 비대칭성을 갖기 때문에, 강한 극성을 갖고, 자발 분극에 의한 전계가 c 축 방향에 발생한다. 또, 질화물 반도체는, 압전 효과가 큰 재료이고, 예를 들어 사파이어 기판 상에 c 축 방향으로 성장시킨 AlGaN 계 반도체에서는, 계면의 법선 방향에 압전 분극에 의한 전계 (피에조 전계) 가 발생한다. 여기서, 상기 c 축 방향으로 결정 성장을 실시하여, 상기 서술한 적층 구조를 갖는 발광 다이오드를 제조하는 경우를 생각하면, 양자 우물 활성층의 우물층 내에는, 우물층과 배리어층의 헤테로 계면의 양측에서의 자발 분극의 차이에 의한 전계와 압축 변형에 의한 피에조 전계가 동일한 c 축 방향을 따라 합성된 내부 전계가 발생한다. AlGaN 계 반도체에서는, 이 내부 전계에 의해, 활성층의 우물층 내에서는 가전자대도 전도대도 포텐셜이 n 형 클래드층측으로부터 p 형 클래드층측을 향하여 하강한다. 이 결과, 우물층 내에 있어서, 전자는 p 형 클래드층측에 치우쳐서 분포하고, 정공 (홀) 은 n 형 클래드층측에 치우쳐서 분포하게 되기 때문에, 전자와 정공이 공간적으로 분리되어, 재결합이 저해되기 때문에, 내부 양자 효율이 저하된다.
한편, 우물층 내의 AlGaN 계 반도체에 In (인듐) 을 수 ％ 정도 이상 첨가함으로써, 결정 성장 행정에서 In 조성이 나노미터 오더로 불균일하게 분포하는 조성의 흔들림이 자연 발생적으로 생기는 효과 (In 조성 변조 효과) 에 의해, 양자 우물 활성층의 우물층 내에 발생하는 내부 전계에 의한 발광 효율의 저하가 완화되는 것이 알려져 있다. 요컨대, 자외선 발광 다이오드는, 우물층 내의 질화물 반도체에 In 을 많이 함유하는 InGaN 계 반도체의 청색 발광 다이오드에 비해, 기본적으로 발광 효율이 낮게 억제된다.
이상 설명한 바와 같이, 질화물 반도체 자외선 발광 소자는, 청색 발광 소자에 비해 발광 효율이 수 분의 1 내지 2 분의 1 정도로 낮게 억제되고, 또한 전극간에 인가하는 순방향 전압도 청색 발광 소자에 비해 2 배 정도 고전압이다. 한편, 투입한 전력 내의 발광에 기여하지 않은 전력은 폐열로서 소비되기 때문에, 당해 폐열에 의한 정션 온도의 상승을 억제하기 위해, 당해 폐열을 효율적으로 소자 밖으로 방출하기 위한 방열 처리가 필요하다. 질화물 반도체 자외선 발광 소자에서는, 당해 방열 처리의 필요성이 청색 발광 소자에 비해 매우 높고, 특히, 발광 파장이 300 ㎚ 이하인 심자외 영역에서는 한층 현저해진다.
질화물 반도체 자외선 발광 소자의 실장 형태로서, 플립 칩 실장이 일반적으로 채용되고 있다 (예를 들어, 상기 특허문헌 1 의 도 4 등 참조). 플립 칩 실장에서는, 활성층으로부터의 발광이, 활성층보다 밴드 갭 에너지가 큰 AlGaN 계 질화물 반도체 및 사파이어 기판 등을 투과하여, 소자 밖으로 취출된다. 이 때문에, 플립 칩 실장에서는, 사파이어 기판이 상향이 되고, 칩 상면측을 향하여 형성된 p 측 및 n 측의 각 전극면이 하향이 되고, 칩측의 각 전극면과 서브 마운트 등의 패키지 부품측의 전극 패드가, 각 전극면 상에 형성된 금속 범프를 개재하여 전기적 및 물리적으로 접합된다.
플립 칩 실장에서는, 상기 서술한 바와 같이, 활성층으로부터의 발광이, 활성층보다 밴드 갭 에너지가 큰 AlGaN 계 반도체 및 사파이어 기판 등을 투과하여, 소자 밖으로 취출되기 때문에, 이들 밴드 갭 에너지가 큰 층에서의 광 흡수가 없어 광의 취출 효율이 높다는 이점이 있음과 함께, 방열 효과의 점에서도, 종래의 와이어 본딩을 사용하는 페이스 업형의 실장 형태에 비해, 각 전극면과 패키지 부품측의 전극 패드가, 가늘고 긴 와이어가 아니라, 굵고 짧은 저열 저항의 금속 범프를 개재하여 접속되기 때문에 유리하다.
그러나, 금속 범프는, 일반적으로 구상의 것을 전극 형상에 맞춰 복수개를 분산시켜 배치하기 때문에, 각 전극면의 전체면에 대해 고르게 형성하는 것이 곤란하여, 반드시 열전도의 관점에서는 이상적이라고는 할 수 없어, 개선의 여지가 있었다.
질화물 반도체 자외선 발광 소자, 특히, 발광 파장이 짧은 심자외선 발광 소자에서는, 상기의 방열 처리가 불충분하면, 정션 온도가 비정상적으로 상승하여, 발광 출력의 저하, 나아가서는, 소자의 신뢰성이나 수명의 저하를 초래할 우려가 있기 때문에, 보다 효율적으로 방열 가능한 발광 소자가 요구된다.
본 발명은 상기 서술한 문제점을 감안하여 이루어진 것으로, 그 목적은, 발광에 따른 폐열을 효율적으로 방열 가능한 질화물 반도체 발광 소자를 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명은, 1 또는 복수의 n 형 AlGaN 계 반도체층으로 이루어지는 제 1 반도체층과, 1 또는 복수의 AlN 몰분율이 0 이상인 AlGaN 계 반도체층으로 이루어지는 활성층과, 1 또는 복수의 p 형 AlGaN 계 반도체층을 함유하는 제 2 반도체층을 적층하여 이루어지는 반도체 적층부, 1 또는 복수의 금속층으로 이루어지는 n 전극, 1 또는 복수의 금속층으로 이루어지는 p 전극, 및 보호 절연막을 구비하여 이루어지는 질화물 반도체 자외선 발광 소자로서,
상기 p 전극의 상기 보호 절연막으로 피복되어 있지 않은 노출면과 접촉하는 제 1 도금 전극을 추가로 구비하고,
상기 반도체 적층부는, 상기 반도체 적층부의 표면과 평행한 면내에 있어서 1 개의 상기 질화물 반도체 자외선 발광 소자가 점유하는 영역을 소자 영역으로 하고, 상기 소자 영역 내의 일부의 제 1 영역에 있어서, 상기 활성층과 상기 제 2 반도체층이 상기 제 1 반도체층 상에 적층되고, 상기 소자 영역 내의 상기 제 1 영역 이외의 제 2 영역에 있어서, 상기 활성층과 상기 제 2 반도체층이 상기 제 1 반도체층 상에 적층되지 않게 형성되고,
상기 제 1 영역은, 평면에서 보았을 때의 형상에 있어서, 3 방에서 상기 제 2 영역을 둘러싸는 오목부를 갖고,
상기 제 2 영역은, 상기 제 1 영역의 상기 오목부에 둘러싸인 오목부 영역과, 상기 오목부 영역 이외의 주변 영역이 연속해서 구성되고,
상기 n 전극은, 상기 제 2 영역 내의 상기 제 1 반도체층 상에, 상기 오목부 영역 및 상기 주변 영역에 걸쳐 형성되고,
상기 p 전극은, 상기 제 2 반도체층의 최상면에 형성되고,
상기 보호 절연막은, 상기 반도체 적층부의 상기 제 1 영역의 외주 측면의 전체면, 상기 제 1 영역과 상기 n 전극 사이의 상기 제 1 반도체층의 상면, 및 상기 n 전극의 외주단 가장자리부 중 적어도 상기 제 1 영역과 대향하는 부분을 포함하는 상면과 측면을 적어도 피복하고, 또한 상기 n 전극의 표면의 적어도 일부 및 상기 p 전극의 표면의 적어도 일부를 피복하지 않고 노출되도록 형성되고,
상기 제 1 도금 전극은, 습식 도금법에 의해 형성된 구리 또는 구리를 주성분으로 하는 합금으로 이루어지고, 또한 상기 보호 절연막에 피복되어 있지 않은 상기 n 전극의 노출면으로부터 이간되고, 상기 p 전극의 노출면을 포함하는 상기 제 1 영역의 상면의 전체면, 상기 보호 절연막에 피복된 상기 제 1 영역의 외주 측면의 전체면, 및 상기 제 2 영역의 일부로서 상기 제 1 영역과 접하는 경계 영역을 피복하도록 형성되어 있는 것을 제 1 특징으로 하는 질화물 반도체 자외선 발광 소자를 제공한다.
또한, 본 발명에서는, AlGaN 계 반도체는, 일반식 AlxGa1-xN (x 는 AlN 몰분율, 0 ≤ x ≤ 1) 으로 나타내는 3 원자 (또는 2 원자) 가공물을 기본으로 하고, 그 밴드 갭 에너지가 GaN (x = 0) 인 밴드 갭 에너지 (약 3.4 eV) 이상의 3 족 질화물 반도체이고, 당해 밴드 갭 에너지에 관한 조건을 만족시키는 한, 미량의 In 이 함유되어 있는 경우도 포함된다.
상기 제 1 특징의 질화물 반도체 자외선 발광 소자에서는, p 전극으로부터 n 전극을 향하여, 제 2 반도체층과 활성층과 제 1 반도체층을 경유하여 전류가 흐름으로써, 활성층으로부터 자외선이 발광됨과 동시에, 활성층에 있어서 발광에 기여하지 않았던 전력이 열로 변환되어 폐열이 되고, 제 1 반도체층 및 제 2 반도체층의 기생 저항에 있어서도 폐열이 발생한다. 따라서, 폐열의 대부분은, 반도체 적층부의 제 1 영역에 있어서 발생한다. 여기서, n 형 AlGaN 계 반도체층은, n 형 클래드층으로서 기능하기 때문에, AlN 몰분율은, 활성층보다 높게 할 필요가 있고, 예를 들어, 20 ％ 이상이 된다. 그러나, n 형 AlGaN 계 반도체층은, AlN 몰분율이 높으면, n 형 GaN 과 비교하여, 비저항이 높기 때문에, n 전극으로부터 n 형 AlGaN 계 반도체층과 활성층의 계면까지의 거리를 짧게 하여, 제 1 반도체층 내에서의 기생 저항에 의한 전압 강하를 억제할 필요가 있다. 그래서, 상기 제 1 특징의 질화물 반도체 자외선 발광 소자에서는, 제 1 영역을 3 방에서 제 2 영역을 둘러싸는 오목부를 갖는 평면에서 보았을 때의 형상, 예를 들어 평면에서 보았을 때 빗살 형상 등으로 형성함으로써, n 전극을 제 2 영역 내의 제 1 반도체층 상에, 오목부 영역과 주변 영역에 걸쳐 형성함으로써, n 전극과 상기 계면간의 거리를 단축하여, 기생 저항에 의한 전압 강하를 억제하고 있다. 또한, 제 1 영역은, 상기 오목부를 갖는 평면에서 보았을 때의 형상으로 함으로써, 제 1 영역의 주위 길이를 길게 할 수 있다. 요컨대, 반도체 적층부의 외주 측면의 면적을 크게 할 수 있다.
이로써, 상기 제 1 특징의 질화물 반도체 자외선 발광 소자에서는, 제 1 도금 전극과, 제 1 도금 전극에 피복된, 상기 p 전극의 노출면을 포함하는 상기 제 1 영역의 상면의 전체면, 상기 보호 절연막에 피복된 상기 제 1 영역의 외주 측면의 전체면, 및 상기 제 2 영역의 일부로서 상기 제 1 영역과 접하는 경계 영역 (이하, 제 1 도금 전극에 의해 피복된 면을 종합하여, 편의적으로 「피복면」 이라고 칭한다) 사이의 접촉 면적을 크게 할 수 있고, 또한 제 1 영역이 상기 오목부를 갖는 평면에서 보았을 때의 형상으로 되어 있으므로, 반도체 적층부 내에서 폐열이 발생하는 위치와, 상기 피복면의 거리가 짧아지므로, 당해 폐열을, 상기 피복면을 개재하여, 제 1 도금 전극측에 고효율로 전파할 수 있어, 발광 소자의 방열 효과를 대폭 개선할 수 있다.
또한, 보호 절연막에 피복되어 있지 않은 n 전극의 노출면이 제 1 영역으로부터 이간되기 때문에, 제 1 도금 전극과 n 전극의 노출면 사이의 이간 거리를, 제 1 도금 전극을 형성하지 않는 경우에 있어서의 n 전극과 p 전극간의 이간 거리보다 길게 할 수 있고, 플립 칩 실장했을 경우에, 제 1 도금 전극과 n 전극간에 충전되는 봉지 (封止) 수지에 가해지는 전계를 완화시킬 수 있다. 이로써, 봉지 수지의 자외선과의 광 화학 반응과 당해 전계에 의해 발생하는 금속의 확산 (금속 마이그레이션) 에서 기인하는 전극간의 단락 현상이, 당해 봉지 수지의 조성에 의해 염려되는 경우에 있어서, 당해 단락 현상의 발생을 대폭 저감시키는 것이 가능해진다. 또한, 상기 전극간의 단락 현상에 대해서는, 상기 특허문헌 1 에 상세한 보고가 있다.
상기 특허문헌 1 에서는, 말단 관능기가 금속에 대해 결합성을 나타내는 반응성 관능기를 갖는 결합성의 비정질 불소 수지를, 질화물 반도체의 자외선 발광 소자의 패드 전극을 피복하는 지점에 사용했을 경우에, 자외선 발광 소자의 p 전극 및 n 전극에 각각 접속하는 금속 전극 배선간에 순방향 전압을 인가하여 자외선 발광 동작을 실시하면, 자외선 발광 소자의 전기적 특성에 열화가 생기는 것이 보고되어 있다. 상기 특허문헌 1 에 의하면, 비정질 불소 수지가, 결합성의 비정질 불소 수지이면, 고에너지의 자외선이 조사된 당해 결합성의 비정질 불소 수지에 있어서, 광 화학 반응에 의해 반응성의 말단 관능기가 분리되어 라디칼화되고, 패드 전극을 구성하는 금속 원자와 배위 결합을 일으켜, 당해 금속 원자가 패드 전극으로부터 분리되는 것으로 생각되고, 또한 발광 동작 중은 패드 전극간에 전계가 인가되는 결과, 당해 금속 원자가 마이그레이션을 일으켜, 저항성의 리크 전류 경로가 형성되고, 자외선 발광 소자의 p 전극 및 n 전극간이 단락되는 것으로 생각되고 있다.
또한, 상기 제 1 특징의 질화물 반도체 자외선 발광 소자는, 상기 제 2 영역의 상기 오목부 영역 모두가, 상기 보호 절연막을 개재하여, 상기 제 1 도금 전극으로 피복되어 있는 것이 바람직하다. 당해 바람직한 양태에 의해, 제 1 도금 전극의 상면의 면적을, p 전극의 상면의 면적보다 대폭 확대할 수 있어, 플립 칩 실장했을 경우의 제 1 도금 전극과 패키지측의 전극 패드 사이의 접촉 면적이 대폭 확대되어, 방열 효과가 한층 더욱 개선된다.
또한, 상기 제 1 특징의 질화물 반도체 자외선 발광 소자는, 상기 제 1 도금 전극이, 상기 보호 절연막에 피복되어 있지 않은 상기 n 전극의 노출면으로부터 75 ㎛ 이상 이간되어 있는 것이 바람직하다. 당해 바람직한 양태에 의해, 제 1 도금 전극을, n 전극의 노출면과 접촉하지 않고, 고수율로 형성할 수 있다.
또한, 상기 제 1 특징의 질화물 반도체 자외선 발광 소자는, 상기 보호 절연막은, 상기 p 전극의 외주단 가장자리부의 상면과 측면, 및 상기 제 2 반도체층의 최상면의 상기 p 전극으로 피복되어 있지 않은 노출면을, 추가로 피복하는 것이 바람직하다. 당해 바람직한 양태에 의해, p 전극 상의 보호 절연막의 단부와 제 1 영역의 외주 사이에 얼라인먼트 여유가 생기기 때문에, 보호 절연막이, 반도체 적층부의 제 1 영역의 외주 측면의 전체면을 확실하게 피복할 수 있어, 제 1 도금 전극이, 반도체 적층부의 제 1 반도체층과 활성층과 제 2 반도체층 사이를 단락하지 않고, 반도체 적층부의 제 1 영역의 외주 측면을, 보호 절연막을 개재하여 피복할 수 있다.
또한, 상기 제 1 특징의 질화물 반도체 자외선 발광 소자는, 적어도 상기 보호 절연막에 피복되어 있지 않은 상기 n 전극의 노출면 상에, 상기 습식 도금법에 의해 형성된 구리 또는 구리를 주성분으로 하는 합금으로 이루어지는 제 2 도금 전극을 추가로 구비하고, 상기 제 1 도금 전극과 상기 제 2 도금 전극이 서로 이간되어 있는 것을 제 2 특징으로 한다. 당해 제 2 특징에 의해, 제 1 도금 전극과 제 2 도금 전극의 상면의 높이를 가지런하게 하는 것이 가능해져, 플립 칩 실장시에 있어서, 제 1 도금 전극 및 제 2 도금 전극과, 패키지측의 대응하는 전극 패드 사이의 접속이, 동일한 접속 수단, 예를 들어, 납땜에 의해 실현할 수 있기 때문에, 플립 칩 실장의 공정을 간이화할 수 있다. 또, 제 2 도금 전극은, 제 1 도금 전극과 동일 공정에서 형성할 수 있다.
또한, 상기 제 2 특징의 질화물 반도체 자외선 발광 소자는, 상기 제 1 도금 전극과 상기 제 2 도금 전극의 각 표면이 각각 평탄화되어 있고, 상기 각 표면의 상기 반도체 적층부의 표면에 수직인 방향의 높이 위치가 가지런하게 되어 있는 것이 바람직하다.
또한, 상기 제 2 특징의 질화물 반도체 자외선 발광 소자는, 상기 제 1 도금 전극과 상기 제 2 도금 전극간의 이간 거리가 75 ㎛ 이상인 것이 바람직하다. 당해 바람직한 양태에 의해, 제 1 도금 전극과 제 2 도금 전극을, 서로 접촉하지 않고, 고수율로 형성할 수 있다.
또한, 상기 제 2 특징의 질화물 반도체 자외선 발광 소자는, 상기 제 1 도금 전극과 상기 제 2 도금 전극의 각 표면에, 적어도 최상면에 금을 함유하는 1 층 또는 다층의 도금 금속막이 형성되어 있는 것이 바람직하다. 당해 바람직한 양태에 의해, 제 1 도금 전극과 제 2 도금 전극의 형성 후, 플립 칩 실장을 실시할 때까지의 시간이 긴 경우에도, 제 1 도금 전극과 제 2 도금 전극 표면의 산화가 방지되기 때문에, 패키지측의 대응하는 전극 패드와의 사이의 납땜 등에 의한 접속을 확실하게 실시할 수 있다. 또한, 도금 금속막 상에 금 (Au) 범프 등을 형성하는 경우에도 바람직하다.
또한, 상기 제 1 또는 제 2 특징의 질화물 반도체 자외선 발광 소자는, 상기 제 1 도금 전극의 외주 모두가, 상기 보호 절연막을 개재하여 상기 n 전극 상에 위치하고 있는 것이 바람직하다. 또한, 상기 제 1 또는 제 2 특징의 질화물 반도체 자외선 발광 소자는, 상기 제 1 도금 전극은, 상기 오목부 영역의 상기 반도체 적층부의 상기 제 1 영역의 외주 측면으로 둘러싸인 오목부 내를 충전하여 형성되고, 상기 제 1 도금 전극의 상면의 전체면이 평탄한 것이 바람직하다. 당해 바람직한 양태에 의해, 플립 칩 실장시에 있어서, 제 1 도금 전극과 패키지측의 전극 패드 사이의, 예를 들어 납땜 등에 의해 접속되는 면적을 더욱 크게 확보할 수 있고, 플립 칩 실장했을 때, 가장 큰 발열원인 활성층에 근접하고 있는 제 1 도금 전극을 개재한 방열이 촉진되어, 방열 효과가 더욱 개선된다.
또한, 상기 제 1 또는 제 2 특징의 질화물 반도체 자외선 발광 소자는, 상기 습식 도금법이 전해 도금법이고, 상기 보호 절연막과 상기 제 1 도금 전극 사이에 상기 전해 도금법에서 사용한 급전용의 시드막이 형성되어 있는 것이 바람직하다.
또한, 상기 제 1 또는 제 2 특징의 질화물 반도체 자외선 발광 소자는, 상기 보호 절연막이, 상기 활성층으로부터 출사하는 자외선을 투과하는 절연 재료로 형성된 투명 절연막이고, 상기 보호 절연막과 상기 시드막 사이에, 상기 시드막의 자외선 반사율보다 높은 반사율로, 상기 자외선을 반사하는 자외선 반사층이 형성되어 있는 것이 바람직하다.
보호 절연막이 투명 절연막인 경우에는, 반도체 적층부의 활성층으로부터 출사된 자외광 중, 당해 투명 절연막을 투과하여 상기 시드막에 입사했을 경우, 당해 시드막에서는, 당해 자외광의 발광 파장에 따른 자외선 반사율로밖에, 당해 자외광은 반도체 적층부측에 반사되지 않기 때문에, 반사되지 않은 자외광은 유효하게 이용되지 않는다. 그러나, 보호 절연막과 시드막 사이에 자외선 반사율의 보다 높은 자외선 반사층을 형성함으로써, 시드막을 향하여 입사하는 자외광을 보다 유효하게 이용할 수 있어, 당해 자외선 발광 소자의 외부 양자 효율을 개선할 수 있다.
또한, 상기 제 1 또는 제 2 특징의 질화물 반도체 자외선 발광 소자는, 상기 보호 절연막이, 상기 활성층으로부터 출사하는 자외선을 투과하는 절연 재료로 형성된 투명 절연막이고, 상기 제 1 도금 전극과 상기 n 전극의 노출면 사이의 상기 보호 절연막 상의 적어도 일부에, 상기 활성층으로부터 출사하는 자외선을 투과하지 않는 절연 재료로 형성된 불투명 절연막이 형성되어 있는 것이 바람직하다.
또한, 상기 제 1 또는 제 2 특징의 질화물 반도체 자외선 발광 소자는, 상기 보호 절연막이, 상기 활성층으로부터 출사하는 자외선을 투과하지 않는 절연 재료로 형성된 불투명 절연막인 것이 바람직하다.
보호 절연막이 투명 절연막인 경우에는, 반도체 적층부의 광을 취출하는 측의 이면측의 계면에서 반사한 일부의 자외선이, 활성층측을 향하여 진행되어 오지만, 또한, 그 중의 일부가, 보호 절연막 상에 제 1 도금 전극이 형성되어 있지 않은 부분 (간극 부분) 에 입사하여, 당해 간극 부분을 통해서 소자의 외부로 출사될 가능성이 약간 있다. 당해 간극 부분을 통해서 소자 밖으로 출사된 자외선은, n 전극 또는 n 전극과 접속하는 제 2 도금 전극과 제 1 도금 전극 사이의 공극에 플립 칩 실장에 충전되는 봉지 수지 내에 진입한다. 그러나, 상기 불투명 절연막을 형성함으로써, 당해 자외선의 진입이 억제되고, 당해 자외선의 진입에 의한 봉지 수지의 열화를 방지 혹은 억제할 수 있다.
또한, 본 발명은, 절연성 기재의 표면에 2 이상의 전극 패드를 포함하는 소정의 평면에서 보았을 때의 형상의 금속막이 형성된 기대 (基臺) 상에, 적어도 1 개의 상기 제 1 또는 제 2 특징의 질화물 반도체 자외선 발광 소자를, 상기 제 1 도금 전극이 상기 전극 패드와 대향하도록 재치 (載置) 하고, 상기 제 1 도금 전극과 대향하는 상기 전극 패드 사이가 전기적 또한 물리적으로 접속하고 있는 것을 제 1 특징으로 하는 질화물 반도체 자외선 발광 장치를 제공한다. 요컨대, 당해 제 1 특징의 질화물 반도체 자외선 발광 장치는, 상기 특징의 질화물 반도체 자외선 발광 소자를 플립 칩 실장하여 실현되고, 상기 특징의 질화물 반도체 자외선 발광 소자와 동일한 작용 효과를 발휘한다.
또한, 상기 제 1 특징의 질화물 반도체 자외선 발광 장치는, 상기 질화물 반도체 자외선 발광 소자가, 적어도 상기 보호 절연막에 피복되어 있지 않은 상기 n 전극의 노출면 상에, 상기 습식 도금법에 의해 형성된 구리 또는 구리를 주성분으로 하는 합금으로 이루어지는 제 2 도금 전극을 추가로 구비하고, 상기 제 1 도금 전극과 상기 제 2 도금 전극이 서로 이간되어 있고, 1 개의 상기 질화물 반도체 자외선 발광 소자에 있어서, 상기 제 1 도금 전극과 1 개의 상기 전극 패드 사이가 전기적 또한 물리적으로 접속하고, 상기 제 2 도금 전극과 다른 1 개의 상기 전극 패드 사이가 전기적 또한 물리적으로 접속하고 있는 것을 제 2 특징으로 한다. 당해 제 2 특징에 의해, 제 1 도금 전극과 제 2 도금 전극의 상면의 높이를 가지런하게 하는 것이 가능해져, 플립 칩 실장시에 있어서, 제 1 도금 전극 및 제 2 도금 전극과, 기대측의 대응하는 전극 패드 사이의 접속이, 동일한 접속 수단, 예를 들어, 납땜에 의해 실현 가능해지기 때문에, 플립 칩 실장의 공정을 간이화할 수 있다.
또한, 상기 제 2 특징의 질화물 반도체 자외선 발광 장치는, 상기 기대가, 제 1 전극 패드와 상기 제 1 전극 패드와 전기적으로 분리된 적어도 1 개의 제 2 도금 전극으로 이루어지는 1 세트의 상기 전극 패드를 복수 세트 구비하고, 상기 기대 상에, 상기 질화물 반도체 자외선 발광 소자가 복수 재치되고, 1 개의 상기 질화물 반도체 자외선 발광 소자의 상기 제 1 도금 전극은, 상기 1 세트의 상기 전극 패드의 상기 제 1 전극 패드와, 1 개의 상기 질화물 반도체 자외선 발광 소자의 상기 제 2 도금 전극은, 상기 1 세트의 상기 전극 패드의 상기 제 2 전극 패드와, 각각 전기적 또한 물리적으로 접속하고 있는 것이 바람직하다. 당해 바람직한 양태에 의해, 기대 상에 재치하는 복수의 질화물 반도체 자외선 발광 소자가 제 1 도금 전극과 제 2 도금 전극을 구비하기 때문에, 각 전극의 상면의 높이를 가지런하게 하는 것이 가능해져, 플립 칩 실장시에 있어서, 복수의 질화물 반도체 자외선 발광 소자에 대해, 제 1 도금 전극 및 제 2 도금 전극과, 패키지측의 대응하는 전극 패드 사이의 접속이, 동일한 접속 수단, 예를 들어, 납땜에 의해 실현 가능해지기 때문에, 플립 칩 실장에 의한 복수 칩의 실장 공정을 간이화할 수 있다.
상기 특징의 질화물 반도체 자외선 발광 소자 및 장치에 의하면, 발광에 따른 폐열을 효율적으로 방열 가능해지고, 나아가서는, 당해 소자 및 장치의 발광 출력의 향상 및 신뢰성 및 수명의 개선도 도모할 수 있다.
도 1 은, 본 발명에 관련된 질화물 반도체 자외선 발광 소자의 제 1 내지 제 5 실시형태에 있어서의 보호 절연막, 제 1 및 제 2 도금 전극 형성 전의 A-A' 단면에 있어서의 소자 구조의 일례를 모식적으로 나타내는 단면도이다.
도 2 는, 본 발명에 관련된 질화물 반도체 자외선 발광 소자의 제 1 내지 제 5 실시형태에 있어서의 보호 절연막, 제 1 및 제 2 도금 전극 형성 전의 B-B' 단면에 있어서의 소자 구조의 일례를 모식적으로 나타내는 단면도이다.
도 3 은, 도 1 및 도 2 에 나타내는 소자 구조의 주요부를 모식적으로 나타내는 주요부 단면도이다.
도 4 는, 본 발명에 관련된 질화물 반도체 자외선 발광 소자의 제 1 및 제 5 실시형태에 있어서의 보호 절연막, 제 1 및 제 2 도금 전극 형성 후의 A-A' 단면에 있어서의 소자 구조의 일례를 모식적으로 나타내는 단면도이다.
도 5 는, 본 발명에 관련된 질화물 반도체 자외선 발광 소자의 제 1 및 제 5 실시형태에 있어서의 보호 절연막, 제 1 및 제 2 도금 전극 형성 후의 B-B' 단면에 있어서의 소자 구조의 일례를 모식적으로 나타내는 단면도이다.
도 6 은, 본 발명에 관련된 질화물 반도체 자외선 발광 소자의 제 1 내지 제 5 실시형태에 있어서의 p 전극, n 전극, 제 1 및 제 2 도금 전극 형성 전의 평면 구조 및 제 1 영역과 제 2 영역의 평면에서 보았을 때의 패턴의 일례를 모식적으로 나타내는 평면도이다.
도 7 은, 본 발명에 관련된 질화물 반도체 자외선 발광 소자의 제 1 내지 제 5 실시형태에 있어서의 제 1 및 제 2 도금 전극 형성 전의 평면 구조 및 p 전극과 n 전극의 평면에서 보았을 때의 패턴의 일례를 모식적으로 나타내는 평면도이다.
도 8 은, 본 발명에 관련된 질화물 반도체 자외선 발광 소자의 제 1 내지 제 5 실시형태에 있어서의 제 1 및 제 2 도금 전극 형성 전의 평면 구조 및 보호 절연막의 평면에서 보았을 때의 패턴의 일례를 모식적으로 나타내는 평면도이다.
도 9 는, 본 발명에 관련된 질화물 반도체 자외선 발광 소자의 제 1 내지 제 5 실시형태에 있어서의 제 1 및 제 2 도금 전극의 평면에서 보았을 때의 패턴의 일례를 모식적으로 나타내는 평면도이다.
도 10 은, 본 발명에 관련된 질화물 반도체 자외선 발광 소자의 제 2 실시형태에 있어서의 B-B' 단면에 있어서의 소자 구조의 일례를 모식적으로 나타내는 단면도이다.
도 11 은, 본 발명에 관련된 질화물 반도체 자외선 발광 소자의 제 3 실시형태에 있어서의 B-B' 단면에 있어서의 소자 구조의 일례를 모식적으로 나타내는 단면도이다.
도 12 는, 본 발명에 관련된 질화물 반도체 자외선 발광 소자의 제 4 실시형태에 있어서의 B-B' 단면에 있어서의 소자 구조의 일례를 모식적으로 나타내는 단면도이다.
도 13 은, 본 발명에 관련된 질화물 반도체 자외선 발광 장치의 일 구성예를 모식적으로 나타내는 단면도이다.
도 14 는, 도 13 에 나타내는 질화물 반도체 자외선 발광 장치에서 사용되는 서브 마운트의 평면에서 보았을 때의 형상과 단면 형상을 모식적으로 나타내는 평면도와 단면도이다.
도 15 는, 도 13 에 나타내는 질화물 반도체 자외선 발광 장치의 주요부의 구조를 모식적으로 나타내는 단면도이다.
도 16 은, 종래의 AlGaN 계 발광 다이오드의 결정층 구조를 모식적으로 나타내는 단면도이다.
본 발명에 관련된 질화물 반도체 자외선 발광 소자 (이하, 적절히 「본 발광 소자」 라고 칭한다) 의 실시형태에 대해, 도면에 기초하여 설명한다. 또한, 이하의 설명에서 사용하는 도면에서는, 설명의 이해를 용이하게 하기 위해, 주요부를 강조하여 발명 내용을 모식적으로 나타내고 있기 때문에, 각 부의 치수비는 반드시 실제의 소자 및 사용하는 부품과 동일한 치수비로는 되어 있지 않다. 이하, 본 발광 소자가 발광 다이오드인 경우를 상정하여 설명한다.
<제 1 실시형태>
도 1 ∼ 도 3 에 나타내는 바와 같이, 본 발광 소자 (1) 는, 사파이어 (0001) 기판 (2) 상에 AlN 층 (3) 과 AlGaN 층 (4) 을 성장시킨 기판을 템플릿 (5) 으로서 사용하고, 당해 템플릿 (5) 상에, n 형 AlGaN 으로 이루어지는 n 형 클래드층 (6), 활성층 (7), AlN 몰분율이 활성층 (7) 보다 큰 p 형 AlGaN 의 전자 블록층 (8), p 형 AlGaN 의 p 형 클래드층 (9), p 형 GaN 의 p 형 컨택트층 (10) 을 차례로 적층한 반도체 적층부 (11) 를 가지고 있다. n 형 클래드층 (6) 이 제 1 반도체층에 상당하고, 전자 블록층 (8), p 형 클래드층 (9), 및 p 형 컨택트층 (10) 이 제 2 반도체층에 상당한다. n 형 클래드층 (6) 보다 상부의 활성층 (7), 전자 블록층 (8), p 형 클래드층 (9), p 형 컨택트층 (10) 의 일부의 평면에서 보았을 때의 영역 (제 2 영역 (R2)) 이, n 형 클래드층 (6) 의 일부 표면이 노출될 때까지 반응성 이온 에칭 등에 의해 제거되고, n 형 클래드층 (6) 상의 제 1 영역 (R1) 에 활성층 (7) 으로부터 p 형 컨택트층 (10) 까지의 적층 구조가 형성되어 있다. 활성층 (7) 은, 일례로서, 막두께 10 ㎚ 의 n 형 AlGaN 의 배리어층 (7a) 과 막두께 3.5 ㎚ 의 AlGaN 또는 GaN 의 우물층 (7b) 으로 이루어지는 단층의 양자 우물 구조로 되어 있다. 활성층 (7) 은, 하측층과 상측층에 AlN 몰분율이 큰 n 형 및 p 형 AlGaN 층으로 협지되는 더블 헤테로 정션 구조이면 되고, 또, 상기 단층의 양자 우물 구조를 다층화한 다중 양자 우물 구조이어도 된다.
각 AlGaN 층은, 유기 금속 화합물 기상 성장 (MOVPE) 법, 혹은 분자선 에피택시 (MBE) 법 등의 주지된 에피택셜 성장법에 의해 형성되어 있고, n 형층의 도너 불순물로서 예를 들어 Si 를 사용하고, p 형층의 억셉터 불순물로서 예를 들어 Mg 를 사용한다. 또한, 도전형을 명기하고 있지 않은 AlN 층 및 AlGaN 층은, 불순물이 주입되지 않는 언도프층이다. 활성층 (7) 이외의 각 AlGaN 층의 막두께는, 예를 들어, n 형 클래드층 (6) 이 2000 ㎚, 전자 블록층 (8) 이 2 ㎚, p 형 클래드층 (9) 이 540 ㎚, p 형 컨택트층 (10) 이 200 ㎚ 이다. 또한, 각 AlGaN 층의 막두께는, 상기 예시한 값에 한정되는 것은 아니다.
p 형 컨택트층 (10) 의 표면에, 예를 들어, Ni/Au 의 p 전극 (12) 이, n 형 클래드층 (6) 의 제 2 영역 (R2) 의 표면에, 예를 들어, Ti/Al/Ti/Au 의 n 전극 (13) 이 형성되어 있다. 또한, p 전극 (12) 및 n 전극 (13) 을 구성하는 금속층의 층수, 재질 및 막두께는, 상기 예시한 층수, 재질, 및 이후에 예시하는 막두께에 한정되는 것은 아니다.
이하, 편의적으로, 기판 (2) 의 표면과 평행한 면내에 있어서, 본 발광 소자 (1) 의 1 단위 (1 개의 발광 소자) 가 점유하는 영역을 소자 영역으로 정의하면, 당해 소자 영역은, 상기 제 1 영역 (R1) 과 제 2 영역 (R2) 으로 구성된다. 또한, 이하의 설명에서는, 웨이퍼 상태의 매트릭스상으로 배열된 복수의 본 발광 소자 (1) 를 개개의 칩으로 다이싱할 때의 절단 마진 (切斷代) 이 되는 스크라이브 영역은, 소자 영역으로부터 제외된다. 또, 편의적으로 직교 좌표계 XYZ 를 상정하고, 기판 (2) 의 표면과 평행한 면을 XY 면으로 하고, 소자의 두께 방향을 Z 방향으로 하고, 본 발광 소자 (1) 의 소자 영역의 중심의 XY 좌표를 (0, 0) 으로 했을 경우, 도 1 은, 후술하는 도 8 의 평면도의 A-A' 를 따른 XZ 면에 평행한 본 발광 소자 (1) 의 단면도를 나타내고, 도 2 는, 동 평면도의 B-B' 를 따른 XZ 면에 평행한 본 발광 소자 (1) 의 단면도를 나타낸다. 도 1 및 도 2 는, 각각, 템플릿 (5) 상에 반도체 적층부 (11) 가 형성되고, 또한 p 전극 (12) 및 n 전극 (13) 이 형성된 상태로서, 후술하는 보호 절연막 (14), 제 1 도금 전극 (15), 및 제 2 도금 전극 (16) 이 형성되기 전의 소자 구조를 모식적으로 나타내고 있다. 이하, 설명의 편의상, 보호 절연막 (14), 제 1 및 제 2 도금 전극 (15, 16) 이 형성되기 전의 본 발광 소자 (1) 의 소자 구조를 「도금 전 소자 구조」 라고 칭한다. 도 3 은, 도 1 및 도 2 에 나타내는 본 발광 소자 (1) 의 도금 전 소자 구조의 주요부 단면도를 모식적으로 나타낸다.
도 1 ∼ 도 3 에 나타내는 바와 같이, 제 1 영역 (R1) 의 반도체 적층부 (11) 는, n 형 클래드층 (6) 으로부터 p 형 컨택트층 (10) 까지의 다층 구조이고, 제 2 영역 (R2) 의 n 형 클래드층 (6) 의 노출면으로부터 Z 방향으로 돌출되어 있다. 이하, 제 1 영역 (R1) 의 반도체 적층부 (11) 를, 편의적으로 「메사」 라고 칭한다. 당해 메사의 최표면은 p 형 컨택트층 (10) 의 상면이고, 당해 메사의 최표면 (제 1 영역 (R1)) 과 n 형 클래드층 (6) 의 노출면 (제 2 영역 (R2)) 사이의 Z 방향의 차이 (메사의 단차) 는, 활성층 (7) 으로부터 p 형 컨택트층 (10) 까지의 막두께의 합계에, n 형 클래드층 (6) 의 표면이 상기 에칭으로 -Z 방향으로 후퇴한 깊이를 더한 값이 되고, 약 800 ㎚ 정도이다. 소자 영역의 X 및 Y 방향의 치수 (칩 사이즈) 를, 가령 0.8 ∼ 1.5 ㎜ 정도로 하면, 상기 단차는, 칩 사이즈의 0.1 ％ 이하로 매우 작아, 모식적으로 도시되어 있는 치수비와는 크게 상이하다.
도 4 및 도 5 에, 보호 절연막 (14), 제 1 도금 전극 (15), 및 제 2 도금 전극 (16) 이 형성된 본 발광 소자 (1) 의 소자 구조의 일례를 모식적으로 나타낸다. 도 4 는, 도 8 의 평면도의 A-A' 를 따른 XZ 면에 평행한 단면도이고, 도 5 는, 동 평면도의 B-B' 를 따른 XZ 면에 평행한 본 발광 소자 (1) 의 단면도이다. 도 1 ∼ 도 5 에 있어서 해칭을 실시한 부분은 p 전극 (12) 과 n 전극 (13) 이고, 도 4, 도 5 에 있어서 도트 패턴을 부여한 부분이 제 1 및 제 2 도금 전극 (15, 16) 이다 (도 10 ∼ 도 12, 도 15 에 있어서 동일하다).
도 6 에, p 전극 (12), n 전극 (13), 제 1 도금 전극 (15), 및 제 2 도금 전극 (16) 을 형성하기 전의 제 1 영역 (R1) 과 제 2 영역 (R2) 의 평면에서 보았을 때의 패턴의 일례를 나타낸다. 도 6 에 있어서 해칭을 실시한 부분이 제 1 영역 (R1) 이다. 도 6 에 예시하는 평면에서 보았을 때의 패턴에서는, 제 1 영역 (R1) 은, 도면 상측 (Y > 0) 의 4 지점과 도면 하측 (Y < 0) 의 4 지점에, 각각, 오목부를 구비한 빗살 형상을 하고 있다. 도 6 에서는, 제 2 영역 (R2) 내의 당해 오목부로 3 방을 둘러싼 오목부 영역 (R3) 내의 2 개에 도트 패턴을 부여하여, 당해 오목부 영역 (R3) 이외의 제 2 영역인 주변 영역과 구별하고 있다. 제 2 영역 (R2) 은, 8 지점의 오목부 영역 (R3) 과, 오목부 영역 (R3) 과 제 1 영역 (R1) 을 둘러싸는 주변 영역 (R4) 으로 구성된다. 도 6 중, 오목부 영역 (R3) 과 주변 영역 (R4) 의 경계를 파선 (C) 으로 나타낸다. 또한, 도 6 에 있어서, 오목부로 3 방을 둘러싼 오목부 영역 (R3) 에서는, 오목부 영역 (R3) 내의 임의의 점을 통과하는 직선이 반드시 제 1 영역 (R1) 을 가로지르고, 당해 직선의 일부는, 당해 점을 사이에 두고 양측에서 제 1 영역 (R1) 을 가로지르고, 당해 직선의 다른 일부는, 당해 점을 사이에 두고 일방측에서 제 1 영역 (R1) 을 가로지르고, 타방측에서 제 1 영역 (R1) 을 가로지르지 않는 경우가 있다.
도 7 에, 제 1 도금 전극 (15) 및 제 2 도금 전극 (16) 을 형성하기 전의 p 전극 (12) 및 n 전극 (13) 의 평면에서 보았을 때의 패턴의 일례를 나타낸다. 도 7 에 있어서, 해칭을 실시한 부분이 각각 p 전극 (12) 과 n 전극 (13) 이다. 또, 제 1 영역 (R1) 과 제 2 영역 (R2) 의 경계선 (BL) 을 참조용으로 나타내고 있다. 도 7 로부터, 도 6 과의 대비에 있어서, n 전극 (13) 이, 오목부 영역 (R3) 및 주변 영역 (R4) 에 걸쳐 연속적으로 형성되고, 제 1 영역 (R1) 을 둘러싸도록 고리형으로 형성되어 있는 것을 알 수 있다. 또, p 전극 (12) 은, 제 1 영역 (R1) 과 동일하게, 도면 상측과 도면 하측에 오목부를 갖는 빗살 형상으로 되어 있다. p 전극 (12) 의 외주 라인은, 예를 들어, 제 1 영역 (R1) 의 외주 라인 (제 1 영역 (R1) 과 제 2 영역 (R2) 의 경계선) 보다, 예를 들어 10 ㎛ 정도 제 1 영역 (R1) 의 내측으로 후퇴하고 있다. 또, n 전극 (13) 의 내주 라인은, 제 1 영역 (R1) 의 외주 라인보다 제 2 영역측으로 10 ㎛ 정도 후퇴하고 있고, n 전극 (13) 의 외주 라인은, 소자 영역의 외주 라인보다 내측으로 후퇴하고 있고, 또한 보호 절연막 (14) 의 외주 라인보다, 예를 들어 10 ㎛ 정도 내측으로 후퇴하고 있다.
도 8 에, 제 1 도금 전극 (15) 및 제 2 도금 전극 (16) 을 형성하기 전의 보호 절연막 (14) 의 평면에서 보았을 때의 패턴의 일례를 나타낸다. 보호 절연막 (14) 은 소자 영역의 대략 전체면에 형성되어 있고, 그 외주 라인은, 소자 영역의 외주 라인과 동일하거나, 혹은 소자 영역의 외주 라인보다 약간, 예를 들어 10 ㎛ 정도 내측으로 후퇴하고 있어도 된다. 보호 절연막 (14) 은, 또한, 제 1 영역 (R1) 내에 제 1 개구부 (17) 를, 주변 영역 (R4) 내의 4 귀퉁이에 제 2 개구부 (18) 를 각각 가지고 있고, 제 1 개구부 (17) 를 통해서 p 전극 (12) 이, 제 2 개구부 (18) 를 통해서 n 전극 (13) 이, 보호 절연막 (14) 에 피복되지 않고 노출된다. 따라서, n 전극 (13) 은, 제 2 개구부 (18) 를 통해서 노출되는 부분 이외에는, 보호 절연막 (14) 에 의해 피복되어 있다. 제 1 개구부 (17) 의 외주 라인은, 제 1 영역 (R1) 의 외주 라인보다, 예를 들어 5 ∼ 15 ㎛ 정도 제 1 영역 (R1) 의 내측으로 후퇴하고 있다. 단, 제 1 개구부 (17) 의 외주 라인은, p 전극 (12) 의 외주 라인에 대해 동일 위치, 외측 혹은 내측 중 어느 쪽에 위치해도 된다. 도 8 에 있어서, 도트 패턴을 부여한 부분이 보호 절연막 (14) 이고, 해칭을 실시한 부분이, 제 1 개구부 (17) 를 통해서 노출된 p 전극 (12) 과 제 2 개구부 (18) 를 통해서 노출된 n 전극 (13) 이다. 또, 제 1 영역 (R1) 과 제 2 영역 (R2) 의 경계선 (BL) 을 참조용으로 나타내고 있다.
본 실시형태에서는, 보호 절연막 (14) 은, 화학적 기상 성장 (CVD) 법으로 성막 (成膜) 된 SiO2 막 또는 Al2O3 막 등이고, 100 ㎚ ∼ 1 ㎛ 정도, 보다 바람직하게는 150 ㎚ ∼ 350 ㎚ 정도의 막두께로 형성된다. 도 4, 도 5 및 도 8 에 나타내는 바와 같이, 보호 절연막 (14) 은, 제 1 영역 (R1) 의 반도체 적층부 (11) 의 외주 측면의 전체면 (메사의 단차부의 측벽면), 제 1 영역 (R1) 과 n 전극 (13) 사이의 n 형 클래드층 (6) 의 노출면, 및 n 전극 (13) 의 외주단 가장자리부 중 적어도 제 1 영역 (R1) 과 대향하는 부분을 포함하는 상면과 측면을 적어도 피복하도록 형성되어 있다. 단, 보호 절연막 (14) 은, p 전극 (12) 의 표면의 적어도 일부가 피복되지 않고, 제 1 개구부 (17) 를 통해서 노출되도록, 또한 n 전극 (13) 의 표면의 적어도 일부가 피복되지 않고, 제 2 개구부 (18) 를 통해서 노출되도록 형성되어 있다. 이로써, 제 1 도금 전극 (15) 과 p 전극 (12) 이 제 1 개구부 (17) 를 통해서, 후술하는 시드막 (19) 을 개재하여 접촉하여 전기적으로 접속되고, 제 2 도금 전극 (16) 과 n 전극 (13) 이 제 2 개구부 (18) 를 통해서, 후술하는 시드막 (19) 을 개재하여 접촉하여 전기적으로 접속된다.
또한, 보호 절연막 (14) 은, 제 1 도금 전극 (15) 이 n 형 클래드층 (6) 의 노출면과 p 형 클래드층 (9) 의 측방 단면과 직접 접촉하여, p 형 클래드층 (9) 으로부터 활성층 (7) 을 개재하여 n 형 클래드층 (6) 에 이르는 전류 경로에 대한 우회로가 형성되는 것을 방지하기 위해서 형성되어 있다. 따라서, 보호 절연막 (14) 이, 가령 메사의 단차부의 상단으로부터 약간 하방으로 후퇴하여, 메사의 단차부의 측벽면의 상단의 일부, 요컨대, p 형 컨택트층 (10) 의 측방 단면이 부분적으로 노출되어, 제 1 도금 전극 (15) 과 직접 접촉해도, 상기 우회로는 형성되지 않기 때문에, 발광 동작에 문제는 생기지 않는다. 따라서, 도 4, 5 및 8 에서는, 보호 절연막 (14) 은, p 형 컨택트층 (10) 의 p 전극 (12) 으로 피복되어 있지 않은 노출면도 피복하고 있지만, 당해 p 형 컨택트층 (10) 의 노출면은 반드시 보호 절연막 (14) 으로 피복될 필요는 없다. 반대로, 도 4, 5 및 8 에서는, 보호 절연막 (14) 은, p 전극 (12) 의 외주 단부를 피복하고 있지 않지만, 당해 p 전극 (12) 의 외주 단부를 피복해도 된다.
도 9 에, 제 1 도금 전극 (15) 및 제 2 도금 전극 (16) 의 평면에서 보았을 때의 패턴의 일례를 나타낸다. 도 9 에 있어서, 도트 패턴을 부여한 부분이 제 1 도금 전극 (15) 및 제 2 도금 전극 (16) 이다. 또, 제 1 영역 (R1) 과 제 2 영역 (R2) 의 경계선 (BL) 을 참조용으로 나타내고 있다. 제 1 도금 전극 (15) 및 제 2 도금 전극 (16) 의 각 외주 라인은, 각각, 제 2 영역 (R2) 내의 보호 절연막 (14) 상에 위치하고 있고, 서로 근접하는 지점에서는, 75 ㎛ 이상 이간되어 있다. 당해 이간 거리는 100 ㎛ 이상이 바람직하고, 100 ∼ 150 ㎛ 정도인 것이 보다 바람직하다. 또한, 제 1 도금 전극 (15) 의 외주 라인은, 보호 절연막 (14) 을 개재하여 n 전극 (13) 상에 위치하고 있는 것이 바람직하지만, n 전극 (13) 의 평면에서 보았을 때의 형상에 따라서는, n 전극 (13) 상에 위치하고 있지 않은 부분이 있어도 상관없다. 또한, 도 9 에서는, 제 1 도금 전극 (15) 의 외주 라인은, 제 2 영역 (R2) 내의 주변 영역 (R4) 에 위치하고 있지만, 오목부 영역 (R3) 의 형상 혹은 크기에 따라서는, 제 1 도금 전극 (15) 의 외주 라인의 일부가 오목부 영역 (R3) 내에 들어가 있어도 된다. 제 2 도금 전극 (16) 의 외주 라인은, 보호 절연막 (14) 의 제 2 개구부 (18) 의 외주 라인보다, 예를 들어 0 ∼ 30 ㎛ 정도 외측에 위치하고 있는 것이 바람직하다. 단, 제 2 도금 전극 (16) 의 외주 라인의 일부 또는 전부가, 보호 절연막 (14) 의 제 2 개구부 (18) 의 외주 라인과 일치, 혹은 내측에 위치하고 있어도, 제 2 도금 전극 (16) 에 피복되어 있지 않은 n 전극 (13) 이 제 2 개구부 (18) 로부터 노출될 뿐이므로, 당해 노출된 n 전극 (13) 과 제 1 도금 전극 (15) 간의 이간 거리를, 상기 서술한 제 1 도금 전극 (15) 및 제 2 도금 전극 (16) 간의 이간 거리와 동일하게 확보할 수 있으면, 또, 제 2 도금 전극 (16) 의 상면의 면적이, 후술하는 납땜에 필요한 면적을 확보할 수 있으면, 특별히 문제는 없다. 제 1 도금 전극 (15) 의 외주 라인의 내측의 제 2 영역 (R2) 이, 제 1 도금 전극 (15) 의 형성 영역 중 제 2 영역 (R2) 의 일부로서 제 1 영역 (R1) 과 접하는 경계 영역에 상당한다.
본 실시형태에서는, 제 1 및 제 2 도금 전극 (15, 16) 은 각각 구리로 형성되고, 주지된 전해 도금법으로 제조된다. 또한, 제 1 및 제 2 도금 전극 (15, 16) 은, 구리를 주성분으로 하고, 납 (Pb), 철 (Fe), 아연 (Zn), 망간 (Mn), 니켈 (Ni), 코발트 (Co), 베릴륨 (Be) 등의 금속을 함유하는 합금으로 형성해도 되지만, 합금으로 함으로써 열전도율이 저하되기 때문에, 구리로 형성하는 것이 바람직하다.
도 4, 도 5 및 도 9 에 나타내는 바와 같이, 제 1 도금 전극 (15) 은, p 전극 (12) 의 보호 절연막 (14) 으로 피복되어 있지 않은 노출면을 포함하는 제 1 영역 (R1) 의 최상면의 전체면, 보호 절연막 (14) 으로 피복된 제 1 영역 (R1) 의 반도체 적층부 (11) 의 외주 측면의 전체면 (메사의 단차부의 측벽면), 및 제 2 영역 (R2) 의 일부로서 제 1 영역 (R1) 과 접하여 제 1 영역 (R1) 을 둘러싸는 경계 영역을 피복하도록 형성되어 있다. 또한, 동 도면에 나타내는 바와 같이, 제 2 도금 전극 (16) 은, 적어도 보호 절연막 (14) 의 제 2 개구부 (18) 를 통해서 노출된 n 전극 (13) 상에 형성되고, 바람직하게는, 제 2 개구부 (18) 의 주위의 보호 절연막 (14) 상에도 형성된다. 제 2 도금 전극 (16) 은, 도 9 에 나타내는 예에서는, 평면에서 보았을 때 원형이므로, 제 2 도금 전극 (16) 과 근접하여 대향하는 제 1 도금 전극 (15) 의 외주 라인은 원호상으로 되어 있고, 당해 근접 구간에 있어서의 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 사이의 이간 거리가 일정해지도록 설계하고 있다. 요컨대, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 사이에서 국소적으로 전계 집중이 생기는 것을 회피하고 있다. 따라서, 당해 관점에서, 제 2 도금 전극 (16) 의 평면에서 보았을 때의 형상은, 원형 이외에 부채형이어도 되고, 또한 적어도 제 1 도금 전극 (15) 과 대향하는 각이 원호상의 사각형이어도 상관없다.
제 1 및 제 2 도금 전극 (15, 16) 의 두께는, 45 ㎛ 이상, 혹은 제 1 도금 전극 (15) 끼리가 오목부 영역 (R3) 을 사이에 두고 대향하는 거리의 2 분의 1 이상이 바람직하고, 특히, 45 ∼ 100 ㎛ 정도, 보다 바람직하게는, 50 ∼ 75 ㎛ 정도가 제조 공정상 바람직하다. 막두께는 지나치게 얇으면, 웨이퍼의 휨의 영향을 받기 쉬워져, 각 도금 전극 (15, 16) 표면의 평탄화 처리가 곤란해지기 때문에, 45 ㎛ 이상이 바람직하다.
또한, 제 1 및 제 2 도금 전극 (15, 16) 은, 웨이퍼 제조 공정에서 사용하는 증착 등의 건식 도금법으로 분류되는 성막법이 아니라, 습식 도금법인 전해 도금법으로 제조함으로써, 용이하게 45 ㎛ 이상의 후막으로 형성할 수 있다. 제 1 및 제 2 도금 전극 (15, 16) 과 동일한 후막의 전극을 증착 등으로 형성하면, 성막에 시간이 지나치게 걸리기 때문에, 매우 효율이 나쁘고, 현실적이지 않다. 반대로, 제 1 및 제 2 도금 전극 (15, 16) 을 전해 도금법으로 제조하지 않고, 증착 등으로 현실적인 시간 내에서 성막하면, 막두께가 p 전극 (12) 및 n 전극 (13) 과 동등한 정도의 얇기의 막두께가 되기 때문에, 제 1 도금 전극 (15) 을 전체면에 걸쳐 평탄면으로 할 수 없기 때문에, 제 1 도금 전극 (15) 의 최상면의 평면에서 보았을 때의 형상이, 제 1 영역 (R1) 의 평면에서 보았을 때의 형상과 대략 동일해져, 플립 칩 실장했을 경우의 패키지측의 전극 패드와의 사이의 접촉 면적을 확대할 수 없다. 따라서, 박막의 제 1 도금 전극 (15) 에서는, 전극 구조를 복잡화한 것만으로, 발광에 따른 폐열을 효율적으로 방열 가능하게 한다는 소기의 목적을 충분히 달성할 수 없다.
도 4 및 도 5 에서는, 전해 도금법으로 제조한 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 의 단면 구조를 나타내고 있고, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 의 하측에, 전해 도금의 급전용의 시드막 (19) 이 형성되어 있다. 또한, 전해 도금의 급전용의 시드막 (19) 은 막두께가 약 10 ∼ 100 ㎚ 인 Ni 막 또는 Ti/Cu 막으로 형성된다. 또한, 시드막 (19) 은, 하측의 보호 절연막 (14) 및 상측의 제 1 및 제 2 도금 전극 (15, 16) 에 대한 접착성을 구비한 도전성 재료이면, Ni 막이나 Ti/Cu 막에 한정되는 것은 아니다.
또한, 본 실시형태에서는, 도 6 ∼ 도 9 에 예시하는 바와 같이, 제 1 및 제 2 영역 (R1, R2), 보호 절연막 (14), 및 제 1 및 제 2 도금 전극 (15, 16) 의 평면에서 보았을 때의 형상은, X 축 및 Y 축에 대해 각각 선대칭이 되는 형상으로 되어 있지만, 반드시 X 축 및 Y 축에 대해 선대칭이 되는 형상일 필요는 없다. 예를 들어, 제 2 도금 전극 (16) 과 제 2 개구부 (18) 는, 반드시 소자 영역의 4 귀퉁이에 형성할 필요는 없고, 주변 영역 (R4) 내의 임의의 장소에 임의의 개수, 예를 들어, 주변 영역 (R4) 내의 대각의 2 귀퉁이에 형성해도 된다. 또한, 제 1 영역 (R1), p 전극 (12), 및 제 1 개구부 (17) 의 평면에서 보았을 때의 형상도, 도 6 ∼ 도 8 에 나타내는 바와 같은 빗살 형상에 한정되는 것은 아니다.
다음으로, 본 발광 소자 (1) 의 제조 방법에 대해 설명한다. 먼저, 보호 절연막 (14), 제 1 도금 전극 (15), 및 제 2 도금 전극 (16) 이 형성될 때까지의 도 1 및 도 2 에 나타내는 도금 전 소자 구조의 제조 공정을 간단하게 설명한다.
먼저, 사파이어 (0001) 기판 (2) 상에, 상기 서술한 템플릿 (5), 및 n 형 클래드층 (6) 으로부터 p 형 컨택트층 (10) 까지의 각 층을, MOVPE 법 등의 주지된 성장 방법에 의해 형성한다. p 형 컨택트층 (10) 의 형성 후, 억셉터 불순물의 활성화를 위해, 예를 들어 800 ℃ 에서 열처리를 실시한다. 다음으로, 주지된 포토리소그래피 기술에 의해, p 형 컨택트층 (10) 표면의 제 1 영역 (R1) 을, 예를 들어 Ni 마스크로 피복하고, n 형 클래드층 (6) 보다 상부의 제 1 영역 (R1) 이외의 활성층 (7) 으로부터 p 형 컨택트층 (10) 까지의 각 층을, n 형 클래드층 (6) 의 표면이 노출될 때까지 반응성 이온 에칭 등에 의해 제거하고, 그 후, Ni 마스크를 제거한다. 이 결과, 제 1 영역 (R1) 에는, 템플릿 (5) 상에, n 형 클래드층 (6) 으로부터 p 형 컨택트층 (10) 까지의 반도체 적층부 (11) 가 형성되고, 제 2 영역 (R2) 에는, 템플릿 (5) 상에, 표면이 노출된 n 형 클래드층 (6) 이 형성된다.
계속해서, 기판 전체면에 n 전극 (13) 의 반전 패턴이 되는 포토레지스트를 형성해 두고, 그 위에, n 전극 (13) 이 되는 Ti/Al/Ti/Au 의 4 층 금속막을, 전자빔 증착법 등에 의해 증착하고, 당해 포토레지스트를 리프트 오프에 의해 제거하고, 당해 포토레지스트 상의 4 층 금속막을 박리하고, 필요에 따라, RTA (순간 열 어닐) 등에 의해 열처리를 가하여, n 형 클래드층 (6) 상에 n 전극 (13) 을 형성한다. Ti/Al/Ti/Au 의 4 층 금속막의 막두께는, 예를 들어, 기재 순서대로, 20 ㎚/100 ㎚/50 ㎚/100 ㎚ 이다.
계속해서, 기판 전체면에 p 전극 (12) 의 반전 패턴이 되는 포토레지스트를 형성해 두고, 그 위에, p 전극 (12) 이 되는 Ni/Au 의 2 층 금속막을, 전자빔 증착법 등에 의해 증착하고, 당해 포토레지스트를 리프트 오프에 의해 제거하고, 당해 포토레지스트 상의 2 층 금속막을 박리하고, RTA 등에 의해 예를 들어 450 ℃ 의 열처리를 가하여, p 형 컨택트층 (10) 의 표면에 p 전극 (12) 을 형성한다. Ni/Au 의 2 층 금속막의 막두께는, 예를 들어, 기재 순서대로, 60 ㎚/50 ㎚ 이다.
이상의 요령으로, 도 1 및 도 2 에 나타내는 본 발광 소자 (1) 의 도금 전 소자 구조가 완성된다. 도 1 및 도 2 에 나타내는 도금 전 소자 구조는, 발광 소자로서 필요한 반도체 적층부 (11), p 전극 (12), 및 n 전극 (13) 을 구비하고 있기 때문에, 이 단계에서 플립 칩 실장 등에 의해 서브 마운트 등에 실장하고, 수지 봉지함으로써, 발광 소자로서 기능할 수 있다.
그러나, 본 발광 소자 (1) 에서는, 발광 동작에 따른 폐열을 효율적으로 방열하기 위해, 도 1 및 도 2 에 나타내는 도금 전 소자 구조에 대해, 추가로, 보호 절연막 (14), 제 1 도금 전극 (15), 및 제 2 도금 전극 (16) 이 형성된다. 다음으로, 보호 절연막 (14), 제 1 도금 전극 (15), 및 제 2 도금 전극 (16) 의 제조 공정을 설명한다.
계속해서, 기판 전체면에, SiO2 막 또는 Al2O3 막 등의 보호 절연막 (14) 을, 일례로서 CVD 법으로 성막한다. 보호 절연막 (14) 의 막두께는, 예를 들어, 150 ∼ 350 ㎚ 정도이다. 또한, 보호 절연막 (14) 의 성막 온도는, 도 1 및 도 2 에 나타내는 도금 전 소자 구조가 형성될 때까지 실시한 성막 온도 및 열처리 온도의 최저 온도 이하, 예를 들어, 600 ℃ 정도로 억제한다.
계속해서, 기판 전체면에 성막된 보호 절연막 (14) 의 일부를 에칭으로 제거한다. 구체적으로는, 주지된 포토리소그래피 기술에 의해, 제 1 개구부 (17) 와 제 2 개구부 (18) 와 스크라이브 영역을 제외한 영역을 마스크층으로 피복하고, 기판 전체면에 성막된 보호 절연막 (14) 을 주지된 반응성 이온 에칭 등의 드라이 에칭에 의해 제거하고, 그 후, 당해 마스크층을 제거한다. 이로써, 소자 영역 내에 있어서, 보호 절연막 (14) 에 제 1 개구부 (17) 와 제 2 개구부 (18) 가 형성된다. 여기까지가, 질화물 반도체의 웨이퍼 제조 프로세스이고, 이 이후가 도금 제조 프로세스가 되어, 위치 맞춤 정밀도가 낮아진다. 단, 이하에 설명하는 도금 제조 프로세스는, 상기 웨이퍼 제조 프로세스에 계속해서, 웨이퍼 상태에 있어서 실시된다.
계속해서, 기판 전체면에 예를 들어 Ni 를 스퍼터링 등으로 성막하여, 전해 도금의 급전용의 시드막 (19) 을 형성한다.
계속해서, 시드막 (19) 상에 도금용의 감광성 시트 필름을 첩부 (貼付) 하고, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 을 형성하는 지점의 필름을, 포토리소그래피 기술에 의해 노광과 현상을 실시하여 제거하여, 시드막 (19) 을 노출시킨다. 계속해서, 시드막 (19) 에 급전하고, 전해 도금법에 의해, 노출된 시드막 (19) 상에, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 을 형성한다. 계속해서, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 으로 덮이지 않은 시트 필름을 유기 용제 등으로 제거하고, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 으로 덮이지 않은 시드막 (19) 을 웨트 에칭 등에 의해 제거한다.
제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 의 성막 직후의 막두께는 대체로 균일하지만, 제 1 도금 전극 (15) 은, 제 1 영역 (R1) 상과 제 2 영역 (R2) 의 일부 영역을 걸쳐 형성되어 있고, 제 1 도금 전극 (15) 의 아래에는, 메사, p 전극 (12), n 전극 (13), 및 보호 절연막 (14) 의 제 1 개구부의 각 단차가 존재한다. 또한, 상기 서술한 전해 도금법에서는, 시드막 (19) 에 대해 인가되는 전계의 강도가 불균등해지는 경우도 있을 수 있기 때문에, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 의 성막 직후의 막두께에 편차가 생기는 경우도 있다. 따라서, 당해 각 단차나 막두께의 편차에 의해, 성막 직후의 제 1 도금 전극 (15) 의 상면에는, 당해 각 단차분 정도의 요철이 발생하고 있을 가능성이 있어, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 의 상면의 높이가 가지런하지 않을 가능성이 있다. 또한, 본 실시형태에서는, 「높이」 란, Z 방향의 임의의 위치 (예를 들어, 기판 (2) 의 표면) 를 기준으로 하는 Z 방향의 거리를 의미한다.
따라서, 제 1 실시형태에서는, 계속해서, 제 1 및 제 2 도금 전극 (15, 16) 의 상면의 요철을 제거하여 평탄화함과 함께, 제 1 및 제 2 도금 전극 (15, 16) 의 상면의 높이를 가지런하게 하기 위해, CMP (화학 기계 연마) 법 등의 주지된 연마 방법으로, 제 1 및 제 2 도금 전극 (15, 16) 의 상면을 연마한다. 연마 후의 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 의 바람직한 막두께 (제 2 영역 (R2) 상의 시드막 (19) 의 상면으로부터의 높이) 는, 상기 서술한 바와 같이, 50 ∼ 75 ㎛ 정도이다. 또한, 상기 서술한 시트 필름과 시드막 (19) 의 제거는, 상기 연마 공정 후에 실시할 수도 있다.
이상의 공정을 거쳐, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 이 형성된다. 이 시점에서는, 본 발광 소자 (1) 는 웨이퍼 상태이므로, 소정의 검사 공정을 거쳐, 주지된 다이싱 기술에 의해, 웨이퍼의 스크라이브 영역을 절단 또는 할단함으로써, 칩 상태의 본 발광 소자 (1) 가 얻어진다.
제 1 도금 전극 (15) 은, 제 1 도금 전극 (15) 바로 아래의 시드막 (19) 을 개재하여, 보호 절연막 (14) 의 제 1 개구부 (17) 를 통해서 노출된 p 전극 (12) 의 표면과 전기적으로 접속된다. 또한, 제 2 도금 전극 (16) 은, 제 2 도금 전극 (16) 바로 아래의 시드막 (19) 을 개재하여, 보호 절연막 (14) 의 제 2 개구부 (18) 를 통해서 노출된 n 전극 (13) 의 표면과 전기적으로 접속된다.
상기 서술한 바와 같이, 본 발광 소자 (1) 의 발광 동작에 따른 폐열의 대부분은, 제 1 영역 (R1) 의 반도체 적층부 (11) (메사) 의 내부, 특히, 활성층 (7) 에 있어서 발생하기 때문에, 당해 반도체 적층부 (11) 를 상면 및 측면에서 완전히 덮는 열전도율이 높은 구리를 주성분으로 하는 제 1 도금 전극 (15) 을 개재하여, 당해 폐열을 효율적으로 외부에 방출할 수 있다. 또, 제 1 도금 전극 (15) 은, 평면에서 보았을 때, 제 1 영역 (R1) 뿐만 아니라, 제 2 영역 (R2) 의 일부도 덮는 큰 면적을 차지하고 있기 때문에, 플립 칩 실장했을 경우의 제 1 도금 전극 (15) 과 패키지측의 전극 패드 사이의 접촉 면적이 크게 확보되기 때문에, 방열 효과가, 제 1 도금 전극 (15) 을 형성하지 않고, p 전극과 패키지측의 전극 패드를 플립 칩 실장에 의해 접속하는 경우에 비해, 대폭 개선할 수 있다.
<제 2 실시형태>
다음으로, 상기 제 1 실시형태의 일 변형예로서, 본 발광 소자 (1) 의 제 2 실시형태에 대해 설명한다. 도 10 에, 제 2 실시형태에 관련된 본 발광 소자 (1) 의 Y 방향에서 보았을 때의 우반분 (右半分) (X ≥ 0 의 영역) 의 소자 구조의 일례를 모식적으로 나타낸다. 도 10 은, 도 8 의 평면도의 B-B' 를 따른 XZ 면에 평행한 본 발광 소자 (1) 의 단면도이다.
제 2 실시형태에서는, 도 10 에 나타내는 바와 같이, 본 발광 소자 (1) 는, 제 1 도금 전극 (15) 의 표면 (노출면) 을 피복하는 도금 금속막 (20) 과 제 2 도금 전극 (16) 의 표면 (노출면) 을 피복하는 도금 금속막 (21) 을 추가로 구비한다. 도금 금속막 (20, 21) 의 적어도 최표면을, 제 1 및 제 2 도금 전극 (15, 16) 을 구성하는 구리보다 이온화 경향이 작은 금속 (예를 들어, 금 (Au)) 으로 구성함으로써, 본 발광 소자 (1) 가 플립 실장될 때까지의 기간, 산소 분위기 중에 보관되었다고 해도, 제 1 및 제 2 도금 전극 (15, 16) 의 표면 (도금 금속막 (20, 21) 에 의한 피복면) 이, 도금 금속막 (20, 21) 으로 피복되어 있지 않은 경우보다 산화되기 어려워진다. 또한, 플립 실장시의 납땜 처리 중의 고온 처리에 있어서 당해 피복면이 산화되는 것도 방지할 수 있다. 또한, 상기 서술한 바와 같은 제 1 및 제 2 도금 전극 (15, 16) 의 표면이 산화될 가능성이 없거나 혹은 매우 낮아 실질적으로 없는 경우에는, 반드시 도금 금속막 (20, 21) 을 형성할 필요는 없다.
제 2 실시형태에서는, 상기 서술한 제 1 실시형태의 보호 절연막 (14), 제 1 도금 전극 (15), 및 제 2 도금 전극 (16) 의 제조 공정에 계속해서, 연마 후의 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 의 각 노출면 상에, 예를 들어, 아래에서부터 순서대로, Ni/Pd/Au 의 3 층의 금속막으로 이루어지는 도금 금속막 (20, 21) 을, 습식 도금법인 주지된 무전해 도금법으로 성막한다.
도금 금속막 (20, 21) 의 Ni/Pd/Au 의 각 층의 막두께는, 예를 들어, 아래에서부터 순서대로, 3 ∼ 7.5 ㎛/5 ∼ 15 ㎚/5 ∼ 15 ㎚ 이다. 또한, 도금 금속막 (20, 21) 은, 반드시 3 층 금속막으로 구성될 필요는 없고, 단층 금속막 혹은 3 층 이외의 다층 금속막이어도 된다. 또한, 도금 금속막 (20, 21) 을 구성하는 재료는 상기의 것에 한정되지 않지만, 최상층은 금 (Au) 인 것이 바람직하다.
제 2 실시형태와 제 1 실시형태는, 제 1 및 제 2 도금 전극 (15, 16) 의 각 표면이 도금 금속막 (20, 21) 으로 피복되어 있는지의 여부에서 상이할 뿐이므로, 제 2 실시형태의 본 발광 소자 (1) 에 있어서의 도금 금속막 (20, 21) 의 평면에서 보았을 때의 패턴은, 도 9 에 나타내는 제 1 실시형태의 본 발광 소자 (1) 에 있어서의 제 1 및 제 2 도금 전극 (15, 16) 의 평면에서 보았을 때의 패턴을, 도금 금속막 (20, 21) 의 막두께분만큼 크게 한 것만으로, 대략 동일한 평면에서 보았을 때의 형상이고, 도시는 생략한다.
단, 제 2 실시형태에서는, 제 1 도금 전극 (15) 을 덮는 도금 금속막 (20) 과 제 2 도금 전극 (16) 을 덮는 도금 금속막 (21) 사이의 이간 거리는, 제 1 및 제 2 도금 전극 (15, 16) 사이의 이간 거리보다, 도금 금속막 (20, 21) 의 막두께의 2 배분만큼 짧아지므로, 제 1 및 제 2 도금 전극 (15, 16) 사이의 이간 거리를, 원하는 이간 거리보다 상기 도금 금속막 (20, 21) 의 막두께의 2 배분 이상, 미리 길게 설정해 두는 것이 바람직하다.
<제 3 실시형태>
다음으로, 상기 제 1 또는 제 2 실시형태의 일 변형예로서, 본 발광 소자 (1) 의 제 3 실시형태에 대해 설명한다. 도 11 에, 제 3 실시형태에 관련된 본 발광 소자 (1) 의 Y 방향에서 보있을 때의 우반분 (X ≥ 0 의 영역) 의 소자 구조의 일례를 모식적으로 나타낸다. 도 11 은, 도 8 의 평면도의 B-B' 를 따른 XZ 면에 평행한 본 발광 소자 (1) 의 단면도이다. 또한, 도 11 에 나타내는 소자 구조는, 제 1 실시형태의 일 변형예로서의 소자 구조를 나타내고 있고, 제 2 실시형태에서 설명한 도금 금속막 (20, 21) 은 도시되어 있지 않다.
제 3 실시형태에서는, 도 11 에 나타내는 바와 같이, 본 발광 소자 (1) 는, 제 1 도금 전극 (15) 과 보호 절연막 (14) 사이에, 보다 구체적으로는, 제 1 도금 전극 (15) 측의 시드막 (19) 과 보호 절연막 (14) 사이에, 본 발광 소자 (1) 의 활성층 (7) 으로부터 출사되는 자외선을 반사하는 자외선 반사층 (22) 을 추가로 구비한다. 제 1 ∼ 제 3 실시형태의 본 발광 소자 (1) 에서는, 보호 절연막 (14) 은, 자외선을 투과하는 SiO2 막 또는 Al2O3 막 등으로 형성되어 있다. 한편, 메사를 상면 및 측면에서 피복하는 시드막 (19) 의 성분인 Ni 또는 Ti/Cu 는, 본 발광 소자 (1) 의 발광 파장에 따른 자외선 반사율 (예를 들어, 구리에서는 33 ％ 정도) 로 반사되지만, 자외선 반사층 (22) 을 구성하는 성분의 자외선 반사율이 시드막 (19) 의 자외선 반사율보다 높으면, 활성층 (7) 으로부터 출사된 자외선이 보호 절연막 (14) 을 통과한 후, 자외선 반사층 (22) 과 보호 절연막 (14) 의 계면에서, 시드막 (19) 보다 높은 반사율로 반도체 적층부 (11) 측에 반사되기 때문에, 당해 반사된 자외선의 일부가 기판 (2) 을 통과하여, 본 발광 소자 (1) 의 외부로 취출된다. 따라서, 본 제 3 실시형태의 본 발광 소자 (1) 에서는, 발광 효율이 개선된다.
본 실시형태에서는, 자외선 반사층 (22) 은, 일례로서, 시드막 (19) 보다 자외선 반사율이 높은 알루미늄 (Al), 로듐 (Rh), 이리듐 (Ir) 중 어느 1 개를 함유하는 단층 또는 다층막으로 구성된다. 자외선 반사층 (22) 의 막두께는, 알루미늄의 단층막인 경우, 예를 들어, 100 ㎚ 정도이다.
다음으로, 자외선 반사층 (22) 의 제조 순서에 대해 설명한다. 자외선 반사층 (22) 은, 제 1 실시형태에 있어서, 보호 절연막 (14) 에 제 1 개구부 (17) 와 제 2 개구부 (18) 가 형성된 후, 기판 전체면에 시드막 (19) 을 성막하기 전에, 기판 전체면에 자외선 반사층 (22) 의 반전 패턴이 되는 포토레지스트를 형성해 두고, 그 위에, 자외선 반사층 (22) 이 되는 단층 또는 다층의 금속막을 스퍼터링 혹은 전자빔 증착법 등에 의해 성막하고, 당해 포토레지스트를 리프트 오프에 의해 제거하고, 당해 포토레지스트 상의 당해 금속막을 박리하여, 도 11 에 나타내는 바와 같이, 자외선 반사층 (22) 이 형성된다.
자외선 반사층 (22) 의 형성 후에는, 제 1 실시형태에서 설명한 바와 같이, 기판 전체면에 시드막 (19) 을 성막하는 공정 이후를 실시하여, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 을 형성한다. 또한, 본 제 3 실시형태에 있어서도, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 을 형성하고, 연마 공정을 거친 후에, 제 2 실시형태에서 설명한 도금 금속막 (20, 21) 을 필요에 따라 형성해도 된다.
제 3 실시형태와 제 1 실시형태는, 시드막 (19) 과 보호 절연막 (14) 사이에, 자외선 반사층 (22) 이 형성되어 있는지의 여부에서 상이할 뿐이므로, 제 3 실시형태의 본 발광 소자 (1) 에 있어서의 제 1 도금 전극 (15) 의 평면에서 보았을 때의 패턴은, 도 9 에 나타내는 제 1 실시형태의 본 발광 소자 (1) 에 있어서의 제 1 도금 전극 (15) 의 평면에서 보았을 때의 패턴과 동일하거나 대략 동일한 평면에서 보았을 때의 형상이고, 제 3 실시형태의 본 발광 소자 (1) 에 있어서의 제 2 도금 전극 (16) 의 평면에서 보았을 때의 패턴은, 도 9 에 나타내는 제 1 실시형태의 본 발광 소자 (1) 에 있어서의 제 2 도금 전극 (16) 의 평면에서 보았을 때의 패턴과 동일하므로, 도시는 생략한다. 메사의 측벽부 및 제 2 영역 (R2) 내에 형성되는 자외선 반사층 (22) 은, 기본적으로, 제 1 도금 전극 (15) 의 외주 라인에 영향을 미치지 않는다.
그런데, 도 11 에 나타내는 소자 구조에서는, 제 2 영역 (R2) 내의 제 1 도금 전극 (15) 의 하방에는, 보호 절연막 (14) 을 개재하여 n 전극 (13) 이 존재하고 있다. 따라서, 당해 n 전극 (13) 을 구성하는 금속 다층막의 일부에 자외선 반사율이 높은 Al 층이 함유되어 있는 경우에는, n 전극 (13) 의 상방에, 자외선 반사층 (22) 을 형성해도 소기의 효과를 발휘할 수 없다. 따라서, 자외선 반사층 (22) 은, 반드시 제 1 도금 전극 (15) 측의 시드막 (19) 과 보호 절연막 (14) 사이 모두에 형성할 필요는 없고, n 전극 (13) 과 중첩되는 지점에는 적어도 형성할 필요는 없다. 단, 제 2 영역 (R2) 내의 제 1 도금 전극 (15) 의 하방에, 보호 절연막 (14) 을 개재하여 n 전극 (13) 이 존재하고 있는 지점과 존재하지 않는 지점이 혼재되어 있는 경우에는, 자외선 반사층 (22) 을, 제 1 도금 전극 (15) 측의 시드막 (19) 과 보호 절연막 (14) 사이 모두에 형성해도 된다.
<제 4 실시형태>
다음으로, 상기 제 1 내지 제 3 실시형태의 일 변형예로서, 본 발광 소자 (1) 의 제 4 실시형태에 대해 설명한다. 도 12 에, 제 4 실시형태에 관련된 본 발광 소자 (1) 의 Y 방향에서 보았을 때의 우반분 (X ≥ 0 의 영역) 의 소자 구조를 모식적으로 나타낸다. 도 12 는, 도 8 의 평면도의 B-B' 를 따른 XZ 면에 평행한 본 발광 소자 (1) 의 단면도이다. 또한, 도 12 에 나타내는 소자 구조는, 제 1 실시형태의 일 변형예로서의 소자 구조를 나타내고 있고, 제 2 실시형태에서 설명한 도금 금속막 (20, 21) 및 제 3 실시형태에서 설명한 자외선 반사층 (22) 은 도시되지 않았다.
제 4 실시형태에서는, 도 12 에 나타내는 바와 같이, 본 발광 소자 (1) 는, 도금 시트 필름과 시드막 (19) 을 제거한 후에 있어서, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 의 간극부 (23) 의 저부에 노출되어 있는 보호 절연막 (14) 상에, 본 발광 소자 (1) 의 활성층 (7) 으로부터 출사하는 자외선을 투과하지 않는 불투명 절연막 (24) 을 국소적으로 구비한다.
상기 제 1 ∼ 제 4 실시형태의 본 발광 소자 (1) 에서는, 보호 절연막 (14) 은, 자외선을 투과하는 SiO2 막 또는 Al2O3 막 등으로 형성되어 있다. 따라서, 본 발광 소자 (1) 의 활성층 (7) 으로부터 출사한 자외선의 일부는, 기판 (2) 의 이면에서 외부로 출사하지 않고 반도체 적층부 (11) 측에 반사되고, 상기 간극부 (23) 의 저부에 노출되어 있는 보호 절연막 (14) 을 통과하여, 상기 간극부 (23) 에 입사한다. 여기서, 당해 간극부 (23) 에 충전되는 수지의 조성에 따라서는, 당해 수지가 간극부 (23) 에 입사한 자외선에 노출됨으로써, 당해 수지가 열화될 가능성, 나아가서는, 광 화학 반응과 제 1 및 제 2 도금 전극 (15, 16) 사이에 인가되는 전계에 의해, 제 1 및 제 2 도금 전극 (15, 16) 에 부착된 주석 등의 땜납 성분이 확산되어, 제 1 및 제 2 도금 전극 (15, 16) 사이가 단락될 가능성 등이 염려된다. 그러나, 간극부 (23) 의 저부를 덮는 불투명 절연막 (24) 을 형성함으로써, 제 1 및 제 2 도금 전극 (15, 16) 사이에 충전된 수지에 자외선이 입사하는 것을 방지할 수 있고, 그 결과, 상기 서술한 열화나 단락 등의 문제를 예방할 수 있다.
본 실시형태에서는, 불투명 절연막 (24) 은, GaP, GaN, GaAs, SiC, SiN 등의 절연막으로, 사용하는 재료에 따른 성막 방법으로 형성된다. 예를 들어, GaP 로 이루어지는 불투명 절연막 (24) 은, 스퍼터링으로 성막하고, GaN, GaAs, SiC, SiN 등은 CVD 로 성막한다. 불투명 절연막 (24) 의 막두께는, 예를 들어, 약 300 ㎚ 정도이고, 두꺼운 쪽이 차광막으로는 바람직하다.
다음으로, 불투명 절연막 (24) 의 제조 순서에 대해 설명한다. 불투명 절연막 (24) 은, 제 1 실시형태에 있어서, 제 1 및 제 2 도금 전극 (15, 16) 을 형성하고, 도금 시트 필름과 시드막 (19) 을 제거한 후, 제 1 및 제 2 도금 전극 (15, 16) 의 상면을 연마하기 전에, 일례로서, 기판 전면에 GaP 를 스퍼터링으로 퇴적시킨다. 계속해서, 제 1 실시형태에서 실시한 CMP 등의 연마를 실시한다. 당해 연마에 의해, 먼저, 제 1 및 제 2 도금 전극 (15, 16) 의 상면에 형성된 GaP 가 제거되고, 다음으로, 제 1 및 제 2 도금 전극 (15, 16) 의 상면이 연마되어 평탄화됨과 함께, 제 1 및 제 2 도금 전극 (15, 16) 의 상면의 높이가 가지런해진다. 한편, 제 1 및 제 2 도금 전극 (15, 16) 의 간극부 (23) 의 저면에는, 성막된 GaP 가 연마되지 않고 남음으로써, 불투명 절연막 (24) 이 형성된다. 또한, 제 1 및 제 2 도금 전극 (15, 16) 의 측벽면에 부착된 GaP 는 연마되지 않고 남아 있어도 상관없다. 또한, 이들 공정은, 웨이퍼 상태에서 실시되기 때문에, 제 1 및 제 2 도금 전극 (15, 16) 의 간극부 (23) 는, 동일한 소자 영역 내의 제 1 및 제 2 도금 전극 (15, 16) 사이의 간극부뿐만 아니라, 인접하는 소자 영역의 제 1 도금 전극 (15) 끼리의 사이의 간극부, 인접하는 소자 영역의 제 2 도금 전극 (16) 끼리의 사이의 간극부, 및 인접하는 소자 영역의 일방의 제 1 도금 전극 (15) 과 타방의 제 2 도금 전극 (16) 사이의 간극부가 포함되고, 이들 모든 간극부 (23) 의 저면에 불투명 절연막 (24) 이 형성된다.
본 제 4 실시형태에 있어서도, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 을 형성하고, 연마 공정을 거친 후에, 제 2 실시형태에서 설명한 도금 금속막 (20, 21) 을 필요에 따라 형성해도 된다. 또한, 본 제 4 실시형태에 있어서도, 보호 절연막 (14) 에 제 1 개구부 (17) 와 제 2 개구부 (18) 가 형성된 후, 기판 전체면에 시드막 (19) 을 성막하기 전에, 제 3 실시형태에서 설명한 자외선 반사층 (22) 을 필요에 따라 형성해도 된다. 또, 본 제 4 실시형태에 있어서도, 제 2 실시형태에서 설명한 도금 금속막 (20, 21) 과 제 3 실시형태에서 설명한 자외선 반사층 (22) 의 양방을 동일하게 형성해도 된다.
그런데, 도 12 에 나타내는 소자 구조에서는, 제 1 및 제 2 도금 전극 (15, 16) 의 간극부 (23) 에 노출된 보호 절연막 (14) 의 하방에는, n 전극 (13) 이 존재하고, 당해 n 전극 (13) 을 구성하는 금속 다층막의 일부에 자외선 반사율이 높은 Al 층이 함유되어 있는 경우에는, 당해 간극부 (23) 를 향해 입사하는 자외선은, n 전극 (13) 중의 당해 Al 층에서 반사되기 때문에, 당해 간극부 (23) 에는 입사하지 않기 때문에, 당해 간극부 (23) 의 저부에는 불투명 절연막 (24) 을 일부러 형성할 필요는 없다. 그러나, 제 1 도금 전극 (15) 의 외주 라인은, 반드시, 도 9 에 예시한 바와 같이 보호 절연막 (14) 을 개재하여 n 전극 (13) 상에 위치하는 경우에 한정되지 않기 때문에, 하방에 n 전극 (13) 이 존재하지 않는 간극부 (23) 에 대해서는, 불투명 절연막 (24) 을 형성하는 효과는 존재한다.
<제 5 실시형태>
다음으로, 상기 제 1 또는 제 2 실시형태의 일 변형예로서, 본 발광 소자 (1) 의 제 5 실시형태에 대해 설명한다. 상기 제 1 또는 제 2 실시형태의 본 발광 소자 (1) 에서는, 보호 절연막 (14) 은, 자외선을 투과하는 SiO2 막 또는 Al2O3 막 등으로 형성되어 있다. 그러나, 보호 절연막 (14) 이 자외선을 투과하는 재질로 형성되어 있는 경우에는, 제 3 실시형태에서 설명한 자외선 반사층 (22) 을 형성함으로써, 발광 효율이 개선될 수 있지만, 한편, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 의 간극부 (23) 에 충전되는 수지의 조성에 따라서는, 제 4 실시형태에서 설명한 문제가 생길 수 있기 때문에, 불투명 절연막 (24) 을 형성함으로써 당해 문제를 예방할 수 있다.
따라서, 제 5 실시형태에서는, 보호 절연막 (14) 을, 자외선을 투과하는 재료로 형성하지 않고, 제 4 실시형태에서 설명한 불투명 절연막 (24) 과 동일한 자외선을 투과하지 않는 재료, 즉, GaP, GaN, GaAs, SiC, SiN 등을, CVD 법이나 스퍼터링 등의 주지된 성막 방법에 의해 형성한다. 이 경우의 보호 절연막 (14) 은, 제 1 실시형태와 동일하게, 100 ㎚ ∼ 1 ㎛ 정도, 보다 바람직하게는 150 ㎚ ∼ 350 ㎚ 정도의 막두께로 형성된다.
제 5 실시형태에서는, 보호 절연막 (14) 이 자외선을 투과하지 않는 재료로 형성되어 있기 때문에, 본 발광 소자 (1) 의 활성층 (7) 으로부터 출사한 자외선이, 보호 절연막 (14) 을 통과하여, 상기 간극부 (23) 에 입사하는 것이 방지되기 때문에, 제 4 실시형태에서 설명한 불투명 절연막 (24) 을 당해 간극부 (23) 의 저부에 별도로 형성할 필요는 없다. 또한, 제 5 실시형태에서는, 제 3 실시형태에서 설명한 자외선 반사층 (22) 은, 형성해도 그 효과를 발휘할 수 없기 때문에, 필요하지 않다. 또한, 본 제 5 실시형태에 있어서도, 제 1 도금 전극 (15) 과 제 2 도금 전극 (16) 을 형성하고, 연마 공정을 거친 후에, 제 2 실시형태에서 설명한 도금 금속막 (20, 21) 을 필요에 따라 형성해도 된다.
그러나, 보호 절연막 (14) 에 사용하는 재료에 따라서는, 예를 들어, SiN 등은, 막두께가 얇으면 자외선을 투과할 가능성이 있어, 자외선에 대해 반투명막이 될 수 있다. 이러한 경우에는, 상기 서술한 제 1 실시형태와 동일하게, 필요에 따라, 제 3 실시형태에서 설명한 자외선 반사층 (22), 제 4 실시형태에서 설명한 불투명 절연막 (24), 또는 그 양방을 채용할 수 있다.
<제 6 실시형태>
도 13 에, 서브 마운트 (30) (기대에 상당) 에 본 발광 소자 (1) 를 플립 칩 실장 방법에 의해 재치하여 이루어지는 질화물 반도체 자외선 발광 장치 (이하, 적절히 「본 발광 장치」 라고 칭한다) 의 일 구성예의 개략 단면도를 모식적으로 나타낸다. 도 13 에 있어서, 본 발광 소자 (1) 는, 상하가 반전되고, 요컨대, 제 1 및 제 2 도금 전극 (15, 16) 의 각 상면이 하향이 되어, 서브 마운트 (30) 상에 재치되어 있다. 본 발광 소자 (1) 는, 상기 제 1 내지 제 5 실시형태에서 설명한 소자 구조 또는 그것들을 조합한 소자 구조를 갖고, 다이싱되어 칩 상태가 된 것을 사용한다. 또한, 도 13 에서는, 일례로서 제 1 실시형태에서 설명한 본 발광 소자 (1) 를 사용하는 경우의 단면 구조 (도 8 의 평면도의 B-B' 를 따른 XZ 면에 평행한 단면) 를 예시하고 있다. 또, 도 13 및 후술하는 도 14 및 도 15 에 나타내는 XYZ 좌표축은, 본 발광 소자 (1) 를 기준으로 표시하고 있기 때문에, +Z 방향이 도면 중 하향으로 되어 있다.
도 14 는, 서브 마운트 (30) 의 평면에서 보았을 때의 형상을 나타내는 평면도 (A) 와, 당해 평면도 (A) 에 있어서의 서브 마운트 (30) 의 중심을 통과하는 XZ 면에 평행한 단면의 단면 형상을 나타내는 단면도 (B) 이다. 서브 마운트 (30) 는, 절연 재료로 이루어지는 기재 (31) 의 표면의 일부에, 애노드측의 제 1 금속 전극 배선 (32) 과 캐소드측의 제 2 금속 전극 배선 (33) 이 각각 형성되어 이루어지고, 기재 (31) 의 측벽부 (34) 의 두께 (D1) 가, 측벽부 (34) 보다 내측의 중앙 부분의 두께 (D2) 보다 커, 측벽부 (34) 에 둘러싸인 공간 내에, 본 발광 소자 (1) 를 봉지하는 봉지 수지 (35) 를 수용 가능하게 구성되어 있다. 또한, 측벽부 (34) 의 상면에, 본 발광 소자 (1) 로부터 출사되는 자외선을 투과하는 반구상의 석영 유리로 이루어지는 집광성의 렌즈 (36) 가 고정되어 있다. 봉지 수지 (35) 는, 렌즈 (36) 에 의해 덮임으로써, 측벽부 (34) 에 둘러싸인 공간 내에 고정된다. 또, 제 1 및 제 2 금속 전극 배선 (32, 33) 은, 상기 기재 (31) 에 형성된 관통 전극 (도시 생략) 을 개재하여, 기재 (31) 의 이면측에 형성된 리드 단자 (37, 38) 와 접속되어 있다. 서브 마운트 (30) 를 다른 프린트 기판 등의 위에 재치하는 경우에, 당해 프린트 기판 상의 금속 배선과 리드 단자 (37, 38) 사이에서 전기적인 접속이 형성된다. 또, 리드 단자 (37, 38) 는, 기재 (31) 의 이면의 대략 전체면을 덮고, 히트 싱크의 기능을 하고 있다. 본 실시형태에서는, 서브 마운트 (30) 의 기재 (31) 는 AlN 등의 절연 재료로 형성된다. 또한, 기재 (31) 는, 방열성의 점에서 AlN 이 바람직하지만, 알루미나 (Al2O3) 등의 세라믹스이어도 된다. 제 1 및 제 2 금속 전극 배선 (32, 33) 은, 일례로서, 구리의 후막 도금막과 그 위에 무전해 도금법으로 형성된 Ni/Pd/Au 의 3 층의 금속막으로 구성된다. 상기 일례에서는, 제 1 및 제 2 금속 전극 배선 (32, 33) 은, 본 발광 소자 (1) 측의 제 1 및 제 2 도금 전극 (15, 16) 과 도금 금속막 (20, 21) 과 동일한 구성이 된다. 또한, 렌즈 (36) 의 자외선 투과 특성은 사용하는 본 발광 소자 (1) 의 발광 파장에 적합하면 된다. 또, 렌즈 (36) 는, 석영 유리제 이외에, 예를 들어, 봉지 수지 (35) 의 표면을 예를 들어 구면 등의 집광성 곡면으로 성형하여 구성해도 된다. 또한, 렌즈 (36) 는, 집광성 렌즈 이외에, 사용 목적에 따라 광을 확산시키는 렌즈이어도 되고, 또, 반드시 형성할 필요는 없다.
제 1 및 제 2 금속 전극 배선 (32, 33) 은, 도 14 에 나타내는 바와 같이, 측벽부 (34) 에 둘러싸인 기재 (31) 의 중앙 부분의 표면에 노출되도록 형성되고, 서로 이간하여 배치되고, 전기적으로 분리되어 있다. 제 1 금속 전극 배선 (32) 은, 제 1 전극 패드 (32a) 와 거기에 접속하는 제 1 배선부 (32b) 로 구성된다. 또, 제 2 금속 전극 배선 (33) 은, 4 개의 제 2 전극 패드 (33a) 와 그것들에 접속하는 제 2 배선부 (33b) 로 구성된다. 제 1 전극 패드 (32a) 는, 본 발광 소자 (1) 의 제 1 도금 전극 (15) 의 평면에서 보았을 때의 형상보다 약간 큰 평면에서 보았을 때의 형상을 갖고, 기재 (31) 의 중앙 부분의 중심에 위치하고 있다. 제 2 전극 패드 (33a) 의 평면에서 보았을 때의 형상 및 배치는, 제 1 도금 전극 (15) 이 제 1 전극 패드 (32a) 와 대면하도록 본 발광 소자 (1) 를 배치했을 경우에, 4 개의 제 2 도금 전극 (16) 이 4 개의 제 2 전극 패드 (33a) 와 각각 대면하도록 설정되어 있다. 도 14(A) 에 있어서, 제 1 전극 패드 (32a) 와 제 2 전극 패드 (33a) 에 각각 해칭을 부여하고 있다.
본 발광 소자 (1) 는, 제 1 및 제 2 도금 전극 (15, 16) 의 각 상면을 하향으로 하고, 제 1 도금 전극 (15) 과 제 1 전극 패드 (32a), 4 개의 제 2 도금 전극 (16) 과 4 개의 제 2 전극 패드 (33a) 가, 각각 대향하여 납땜에 의해 전기적 및 물리적으로 접속하고, 기재 (31) 의 중앙 부분 상에 재치되어 고정되어 있다. 본 실시형태에서는, 본 발광 소자 (1) 는, 서브 마운트 (30) 에 소위 플립 칩 실장되어 있다.
자외선 발광 소자의 봉지 수지로서, 불소계 수지 및 실리콘 수지 등의 사용이 제안되어 있지만, 실리콘 수지는, 자외선을 다량으로 피폭하면 열화가 진행되는 것을 알고 있다. 특히, 자외선 발광 소자의 고출력화가 진행되고 있으며, 출사광의 에너지 밀도가 상승하는 경향이 있고, 또, 그에 따른 소비 전력의 증가에 의해 발열도 증가하여, 당해 발열이나 고에너지 밀도의 자외선에 의한 봉지 수지의 열화가 문제가 된다.
또, 불소계 수지는, 내열성이 우수하고, 자외선 내성도 높은 것이 알려져 있지만, 폴리테트라플루오로에틸렌 등의 일반적인 불소 수지는 불투명하다. 당해 불소계 수지는, 폴리머 사슬이 직선적이고 강직하고, 용이하게 결정화되기 때문에, 결정질 부분과 비정질 부분이 혼재되고, 그 계면에서 광이 산란하여 불투명해진다.
그래서, 본 실시형태에서는, 봉지 수지 (35) 로서, 내열성, 자외선 내성, 및 자외선 투과성이 우수한 비정질 불소 수지를 사용한다. 비정질 불소 수지로는, 결정성 폴리머의 불소 수지를 공중합화하여 폴리머 알로이로서 비정질화시킨 것이나, 퍼플루오로디옥솔의 공중합체 (듀퐁사 제조의 상품명 테플론 AF (등록상표)) 나 퍼플루오로부테닐비닐에테르의 고리화 중합체 (아사히 글라스사 제조의 상품명 사이톱 (등록상표)) 를 들 수 있다. 후자의 고리화 중합체의 불소 수지는, 주사슬에 고리형 구조를 갖기 때문에 비정질이 되기 쉽고, 투명성이 높다. 또, 비정질 불소 수지는, 크게 나누어, 금속에 대해 결합 가능한 반응성의 관능기를 갖는 결합성 불소 수지와 금속에 대해 결합성을 나타내지 않는 비반응성의 관능기를 갖는 비결합성 불소 수지의 2 종류가 있다.
제 1 내지 제 5 실시형태에서 설명한 본 발광 소자 (1) 가 서브 마운트 (30) 상에 재치되어 있는 경우, 서브 마운트 (30) 의 기재 (31) 와 본 발광 소자 (1) 사이에 공극이 존재한다. 따라서, 당해 제 1 내지 제 5 실시형태에서 설명한 본 발광 소자 (1) 를 비정질 불소 수지의 봉지 수지 (35) 로 봉지하면, 당해 공극에도 봉지 수지 (35) 가 주입된다. 한편, 상기 서술한 바와 같이, 자외선 발광 소자의 발광 동작 중에 결합성의 비정질 불소 수지에 고에너지의 자외선이 조사되면, 비정질 불소 수지에 있어서의 광 화학 반응과 전극간에 인가되는 전계에 의해, 패드 전극을 구성하는 금속 원자나 땜납 재료 중의 금속 원자가 분리되어 마이그레이션을 일으켜, 자외선 발광 소자의 전극간이 단락될 가능성이 없다고는 할 수 없다. 따라서, 당해 단락의 발생을 미연에 방지하기 위해, 상기 서술한 비결합성의 비정질 불소 수지를 봉지 수지 (35) 로서 사용하는 것이 바람직하다.
상기 비결합성의 비정질 불소 수지는, 상기 비반응성의 말단 관능기를 구비한 중합체 또는 공중합체로 구성되는 비정질 불소 수지이다. 당해 비결합성의 비정질 불소 수지는, 보다 구체적으로는, 중합체 또는 공중합체를 구성하는 구조 단위가 함불소 지방족 고리 구조를 갖고, 상기 말단 관능기가 CF3 등의 퍼플루오로알킬기이다. 요컨대, 비결합성의 비정질 불소 수지는, 금속에 대해 결합성을 나타내는 반응성의 말단 관능기를 갖지 않는다.
다음으로, 본 발광 장치의 제조 방법의 개략을, 도 15 를 참조하여 간단하게 설명한다. 도 15 는, 도 13 에 나타내는 본 발광 장치의 제 1 및 제 2 도금 전극 (15, 16) 과 제 1 및 제 2 금속 전극 배선 (32, 33) 사이가 땜납 (39) 으로 접속되어 있는 지점 (도 8 의 평면도의 B-B' 를 따른 XZ 면에 평행한 단면의 일부) 을 모식적으로 나타내는 주요부 단면도이다.
먼저, 다이싱된 본 발광 소자 (1) 의 베어 칩을 서브 마운트 (30) 의 제 1 및 제 2 금속 전극 배선 (32, 33) 상에, 주지된 플립 칩 실장에 의해 고정시킨다. 구체적으로는, 제 1 도금 전극 (15) 과 제 1 금속 전극 배선 (32) 이, 땜납 (39) 을 개재하여, 물리적 또한 전기적으로 접속하고, 제 2 도금 전극 (16) 과 제 2 금속 전극 배선 (33) 이, 땜납 (39) 을 개재하여, 물리적 또한 전기적으로 접속한다 (공정 1). 이로써, 본 발광 소자 (1) 의 p 전극 (12) 과 제 1 금속 전극 배선 (32) 이, 본 발광 소자 (1) 의 n 전극 (13) 과 제 2 금속 전극 배선 (33) 이, 각각 전기적으로 접속된다. 납땜은, 리플로우 방식 등의 주지된 납땜 방법으로 실시 가능하고, 상세한 설명은 생략한다.
다음으로, 상기 비결합성의 비정질 불소 수지를, 함불소 용매, 바람직하게는, 비프로톤성 함불소 용매에 용해시킨 도공액을, 서브 마운트 (30) 의 측벽부 (34) 에 둘러싸인 공간 내에, 박리성이 양호한 테플론 니들 등을 사용하여 주입한 후, 도공액을 서서히 가열하면서 용매를 휘발시켜, 서브 마운트 (30) 의 측벽부 (34) 의 내벽면, 제 1 및 제 2 금속 전극 배선 (32, 33) 의 상면, 제 1 및 제 2 금속 전극 배선 (32, 33) 사이의 기재 (31) 의 노출면, 본 발광 소자 (1) 의 상면 및 측면, 본 발광 소자 (1) 와 서브 마운트 (30) 의 상면 사이의 간극 내에, 각각, 비결합성의 비정질 불소 수지의 제 1 수지막이 형성된다 (공정 2). 또한, 공정 2 에 있어서의 용매의 휘발에 있어서는, 제 1 수지막 내에 기포가 남지 않게, 용매의 비점 이하의 저온역 (예를 들어, 실온 부근) 에서부터 용매의 비점 이상의 고온역 (예를 들어, 200 ℃ 부근) 까지 서서히 가열하여, 용매를 휘발시킨다.
다음으로, 서브 마운트 (30) 의 측벽부 (34) 에 둘러싸인 공간 내의 공정 2 에서 형성된 제 1 수지막의 내측 및 상방의 공간 내에, 고체상의 비결합성의 비정질 불소 수지를 넣고, 예를 들어, 250 ℃ ∼ 300 ℃ 의 고온에서 용융시키고, 그 후 서서히 냉각시켜 제 2 수지막을 성형한다 (공정 3).
마지막으로, 렌즈 (36) 를 측벽부 (34) 의 상면에 고정시켜 (공정 4), 도 13 에 나타내는 본 발광 장치가 제조된다. 상기 서술한 제조 방법에서는, 봉지 수지 (35) 는, 제 1 및 제 2 수지막으로 구성된다. 렌즈 (36) 는, 예를 들어, 상기 특허문헌 1 에 개시되어 있는 바와 같이, 접착제에 의해 측벽부 (34) 의 상면에 고정되거나, 혹은 렌즈 (36) 와 측벽부 (34) 에 형성된 끼워 맞춤 구조에 의해 측벽부 (34) 의 상면에 고정된다. 또한, 봉지 수지 (35) 의 형성 방법 및 렌즈 (36) 의 고정 방법은, 상기의 예시한 방법에 한정되는 것은 아니다. 또, 렌즈 (36) 는 반드시 형성할 필요는 없다.
본 발광 장치에 의하면, 제 1 도금 전극 (15) 과 제 1 금속 전극 배선 (32) 의 납땜 면적을, 제 1 도금 전극 (15) 을 형성하지 않고, 본 발광 소자 (1) 의 빗살 형상의 p 전극 (12) 과 제 1 금속 전극 배선 (32) 사이를 복수의 작은 범프 재료를 개재하여 접속하는 종래의 접속 형태에 있어서의 접속 면적에 비해 대폭 확대할 수 있기 때문에, 본 발광 소자 (1) 의 발광 동작에 따른 폐열이, 제 1 도금 전극 (15) 과 제 1 금속 전극 배선 (32) 을 개재하여, 리드 단자 (37) 측에 효율적으로 전도되어, 방열 효율이 대폭 향상된다.
<다른 실시형태>
이하에, 상기 제 1 내지 제 6 실시형태의 변형예에 대해 설명한다.
<1> 상기 제 1 내지 제 5 실시형태에서는, 본 발광 소자 (1) 의 평면에서 보았을 때의 형상에 있어서, 하나의 제 1 영역이 제 2 영역에 의해 둘러싸이는 형태를 예시했지만, 제 1 영역이 복수의 서브 영역으로 분할되고, 당해 복수의 서브 영역의 각각이 제 2 영역에 의해 둘러싸이는 형태이어도 된다. 요컨대, 1 개의 소자 영역 내에 복수의 메사가 존재하고, 그 복수의 메사의 각각에 제 1 도금 전극 (15) 이 개별적으로 형성되어도 되고, 혹은 1 개의 제 1 도금 전극 (15) 이 복수의 메사를 덮도록 형성되어도 된다.
<2> 상기 제 1 내지 제 5 실시형태에서는, 본 발광 소자 (1) 의 제조 공정의 도금 제조 프로세스에 있어서, 제 1 및 제 2 도금 전극 (15, 16) 의 상면의 요철을 제거하여 평탄화하여, 높이를 가지런하게 하기 위한 연마 공정을 실시하고 있지만, 연마 전의 제 1 및 제 2 도금 전극 (15, 16) 의 상면의 요철이나 높이의 차이가, 본 발광 소자 (1) 를 플립 칩 실장할 때의 납땜 등에 있어서 지장이 없는 경우에는, 당해 연마 공정을 생략해도 된다.
<3> 상기 제 4 실시형태에서는, 제 1 및 제 2 도금 전극 (15, 16) 간의 간극부 (23) 의 저부에 불투명 절연막 (24) 을 형성하는 수법으로서, 기판 전면에 불투명 절연막 (24) 을 퇴적시킨 후, 제 1 및 제 2 도금 전극 (15, 16) 의 상면의 연마 처리를 사용하여, 제 1 및 제 2 도금 전극 (15, 16) 의 상면에 퇴적된 불투명 절연막 (24) 을 부분적으로 제거하는 수법을 채용함으로써, 불투명 절연막 (24) 의 패터닝을 위한 에칭 공정이 불필요해지고, 당해 에칭용의 마스크도 불필요해져, 공정의 간략화가 도모된다는 이점이 있었다.
그러나, 불투명 절연막 (24) 의 패터닝을, 필요에 따라, 예를 들어, 제 1 및 제 2 도금 전극 (15, 16) 의 연마 공정보다 전 혹은 후에 실시하는 경우에는, 포토리소그래피와 에칭에 의해 실시해도 상관없다.
<4> 본 발광 소자 (1) 는, 보호 절연막 (14), 제 1 및 제 2 도금 전극 (15, 16) 이 형성되기 전의 도금 전 소자 구조에 대해, 제 1 영역 (R1) 의 반도체 적층부 (11) (메사) 와 그 위의 p 전극 (12) 의 전체를 완전히 덮고, 상면의 면적이 p 전극 (12) 보다 큰 제 1 도금 전극 (15) 을 구비함으로써, 메사 내에서 발생한 본 발광 소자 (1) 의 발광 동작에 따른 폐열을 효율적으로 외부에 방출하는 것을 특징으로 한다. 따라서, 상기 제 1 내지 제 5 실시형태에서는, 본 발광 소자 (1) 는, 제 1 및 제 2 도금 전극 (15, 16) 의 양방을 구비한 구성이었지만, 상기 서술한 폐열을 효율적으로 외부에 방출하는 효과는, 제 2 도금 전극 (16) 을 구비하지 않아도, 대체로 동일하게 발휘할 수 있다.
단, 제 2 도금 전극 (16) 을 형성하지 않고, 제 1 도금 전극 (15) 만을 형성한 경우, 제 1 도금 전극 (15) 및 n 전극 (13) 을, 서브 마운트 (30) 등의 기대측의 제 1 및 제 2 전극 패드 (32a, 33a) 와 각각 접속하기 위해서는, 종래의 플립 칩 실장과 동일하게, 금 범프 등을 사용하여 접속하게 되지만, 제 1 도금 전극 (15) 의 상면과 n 전극 (13) 의 상면의 높이의 차이를 억제하기 위해, 제 1 도금 전극 (15) 의 두께를, 제 1 및 제 2 도금 전극 (15, 16) 의 양방을 형성하는 경우와 비교하여, 대폭 억제할 필요가 있다.
<5> 상기 제 6 실시형태에서는, 1 개의 본 발광 소자 (1) 를 서브 마운트 (30) 상에 재치한 본 발광 장치에 대해 설명했지만, 본 발광 장치는, 서브 마운트 또는 프린트 기판 등의 기대 상에, 복수의 본 발광 소자 (1) 를 재치하여 구성해도 된다. 이 경우, 복수의 본 발광 소자 (1) 를 봉지 수지 (35) 로 모아서 봉지해도 되고, 또, 1 개씩 개별적으로 봉지해도 된다. 이 경우, 예를 들어, 기대의 표면에, 봉지하는 단위의 1 또는 복수의 본 발광 소자 (1) 의 둘레를 둘러싸는 수지 댐을 형성해 두고, 그 수지 댐으로 둘러싸인 영역에, 예를 들어, 상기 제 6 실시형태에서 설명한 요령으로, 봉지 수지 (35) 를 형성한다.
본 발광 소자 (1) 는, 제 1 및 제 2 도금 전극 (15, 16) 의 상면이 평탄화되어, 높이를 가지런하게 할 수 있기 때문에, 다른 표면 실장형의 전자 디바이스 혹은 전기 소자 (저항 소자, 콘덴서, 다이오드, 트랜지스터 등) 와 동일하게, 프린트 기판 등에 직접 납땜에 의해 실장할 수 있다. 따라서, 본 발광 소자 (1) 는, 1 개의 기대 상에 복수 탑재할 수 있고, 나아가서는, 다른 표면 실장형의 전자 디바이스 혹은 전기 소자와 함께 동일한 기대 상에 재치할 수 있다. 또한, 본 발광 소자 (1) 를 재치하는 기대는, 서브 마운트 및 프린트 기판에 한정되는 것은 아니다.
<6> 본 발광 소자 (1) 는, 보호 절연막 (14), 제 1 및 제 2 도금 전극 (15, 16) 이 형성되기 전의 도금 전 소자 구조에 대해, 제 1 영역 (R1) 의 반도체 적층부 (11) (메사) 와 그 위의 p 전극 (12) 의 전체를 완전히 덮고, 상면의 면적이 p 전극 (12) 보다 큰 제 1 도금 전극 (15) 을 구비함으로써, 메사 내에서 발생한 본 발광 소자 (1) 의 발광 동작에 따른 폐열을 효율적으로 외부에 방출하는 것을 특징으로 한다.
따라서, 본 발광 소자 (1) 의 도금 전 소자 구조는, 도 1 및 도 2 에 예시되고 제 1 실시형태에서 설명한 적층 구조, 재료, 막두께, AlN 몰분율 등으로 구성된 도금 전 소자 구조에 한정되는 것은 아니며, 당해 도금 전 소자 구조에 대해서는 여러 가지 변경이 가능하다. 예를 들어, 도 1 에 나타내는 템플릿 (5) 을 일례로 했지만, 당해 템플릿 (5) 에 한정되는 것은 아니며, 예를 들어, AlN 층 (3) 을 에피택셜 횡방향 성장법으로 형성되는 ELO-AlN 층으로 해도 되고, AlGaN 층 (4) 을 생략해도 되고, 나아가서는, 사파이어 기판 (2) 대신에 다른 기판을 사용해도 된다. 또한, 상기 실시형태에서 예시한 본 발광 소자 (1) 를 구성하는 AlGaN 또는 GaN 의 각 층의 막두께 및 AlN 몰분율은 일례이고, 소자의 사양에 따라 적절히 변경 가능하다. 또, 상기 실시형태에서는, 전자 블록층 (8) 을 형성하는 경우를 예시했지만, 전자 블록층 (8) 은 반드시 형성하지 않아도 상관없다.
단, 본 발광 소자 (1) 의 도금 전 소자 구조는, 발광 중심 파장이 355 ㎚ 이하를 상정하고 있기 때문에, 적어도 1 또는 복수의 n 형 AlGaN 계 반도체층으로 이루어지는 제 1 반도체층과, 1 또는 복수의 AlN 몰분율이 0 이상인 AlGaN 계 반도체층으로 이루어지는 활성층과, 1 또는 복수의 p 형 AlGaN 계 반도체층을 함유하는 제 2 반도체층을 적층하여 이루어지는 반도체 적층부, 1 또는 복수의 금속층으로 이루어지는 n 전극, 1 또는 복수의 금속층으로 이루어지는 p 전극을 구비하여 구성된다. 또한, 제 1 영역 (R1) 은, 평면에서 보았을 때의 형상에 있어서, 3 방에서 제 2 영역 (R2) 을 둘러싸는 오목부를 갖고, 제 2 영역 (R2) 은, 제 1 영역 (R1) 의 오목부에 둘러싸인 오목부 영역 (R3) 과, 오목부 영역 (R3) 이외의 주변 영역 (R4) 이 연속해서 구성되고, n 전극 (13) 은, 제 2 영역 (R2) 내의 상기 제 1 반도체층 상에, 오목부 영역 (R3) 및 주변 영역 (R4) 에 걸쳐 형성되고, p 전극 (12) 은, 상기 제 2 반도체층의 최상면에 형성되는 것이 바람직하다.
산업상 이용가능성
본 발명에 관련된 질화물 반도체 자외선 발광 소자는, 발광 중심 파장이 약 355 ㎚ 이하인 발광 다이오드에 이용 가능하고, 방열 효율의 개선에 유효하다.
1 : 질화물 반도체 자외선 발광 소자
2 : 사파이어 기판
3 : AlN 층
4 : AlGaN 층
5 : 템플릿
6 : n 형 클래드층 (n 형 AlGaN)
7 : 활성층
7a : 배리어층
7b : 우물층
8 : 전자 블록층 (p 형 AlGaN)
9 : p 형 클래드층 (p 형 AlGaN)
10 : p 컨택트층 (p 형 GaN)
11 : 반도체 적층부
12 : p 전극
13 : n 전극
14 : 보호 절연막
15 : 제 1 도금 전극
16 : 제 2 도금 전극
17 : 제 1 개구부
18 : 제 2 개구부
19 : 시드막
20, 21 : 도금 금속막
22 : 자외선 반사층
23 : 제 1 도금 전극과 제 2 도금 전극의 간극부
24 : 불투명 절연막
30 : 서브 마운트
31 : 기재
32 : 제 1 금속 전극 배선
32a : 제 1 전극 패드
32b : 제 1 배선부
33 : 제 2 금속 전극 배선
33a : 제 2 전극 패드
34 : 측벽부
35 : 봉지 수지
36 : 렌즈
37, 38 : 리드 단자
101 : 사파이어 기판
102 : 하지층 (AlN)
103 : n 형 클래드층 (n 형 AlGaN)
104 : 다중 양자 우물 활성층
105 : 전자 블록층 (p 형 AlGaN)
106 : p 형 클래드층 (p 형 AlGaN)
107 : p 컨택트층 (p 형 GaN)
108 : p 전극
109 : n 전극
BL : 제 1 영역과 제 2 영역의 경계선
C : 오목부 영역과 주변 영역의 경계
R1 : 제 1 영역
R2 : 제 2 영역
R3 : 오목부 영역
R4 : 주변 영역

Claims (20)

1 또는 복수의 n 형 AlGaN 계 반도체층으로 이루어지는 제 1 반도체층과, 1 또는 복수의 AlN 몰분율이 0 이상인 AlGaN 계 반도체층으로 이루어지는 활성층과, 1 또는 복수의 p 형 AlGaN 계 반도체층으로 이루어지는 제 2 반도체층을 적층하여 이루어지는 반도체 적층부, 1 또는 복수의 금속층으로 이루어지는 n 전극, 1 또는 복수의 금속층으로 이루어지는 p 전극, 및 보호 절연막을 구비하여 이루어지는 질화물 반도체 자외선 발광 소자로서,
상기 p 전극의 상기 보호 절연막으로 피복되어 있지 않은 노출면과 접촉하는 제 1 도금 전극을, 추가로 구비하고,
상기 반도체 적층부는, 상기 반도체 적층부의 표면과 평행한 면내에 있어서 1 개의 상기 질화물 반도체 자외선 발광 소자가 점유하는 영역을 소자 영역으로 하고, 상기 소자 영역 내의 일부의 제 1 영역에 있어서, 상기 활성층과 상기 제 2 반도체층이 상기 제 1 반도체층 상에 적층되고, 상기 소자 영역 내의 상기 제 1 영역 이외의 제 2 영역에 있어서, 상기 활성층과 상기 제 2 반도체층이 상기 제 1 반도체층 상에 적층되지 않게 형성되고,
상기 제 1 영역은, 평면에서 보았을 때의 형상에 있어서, 3 방에서 상기 제 2 영역을 둘러싸는 오목부를 갖고,
상기 제 2 영역은, 상기 제 1 영역의 상기 오목부에 둘러싸인 오목부 영역과, 상기 오목부 영역 이외의 주변 영역이 연속해서 구성되고,
상기 n 전극은, 상기 제 2 영역 내의 상기 제 1 반도체층 상에, 상기 오목부 영역 및 상기 주변 영역에 걸쳐 형성되고,
상기 p 전극은, 상기 제 2 반도체층의 최상면에 형성되고,
상기 보호 절연막은, 상기 반도체 적층부의 상기 제 1 영역의 외주 측면의 전체면, 상기 제 1 영역과 상기 n 전극 사이의 상기 제 1 반도체층의 상면, 및 상기 n 전극의 외주단 가장자리부 중 적어도 상기 제 1 영역과 대향하는 부분을 포함하는 상면과 측면을 적어도 피복하고, 또한 상기 n 전극의 표면의 적어도 일부 및 상기 p 전극의 표면의 적어도 일부를 피복하지 않고 노출되도록 형성되고,
상기 제 1 도금 전극은, 습식 도금법에 의해 형성된 구리 또는 구리를 주성분으로 하는 합금으로 이루어지고, 또한 상기 보호 절연막에 피복되어 있지 않은 상기 n 전극의 노출면으로부터 이간되고, 상기 p 전극의 노출면을 포함하는 상기 제 1 영역의 상면의 전체면, 상기 보호 절연막에 피복된 상기 제 1 영역의 외주 측면의 전체면, 및 상기 제 2 영역의 일부로서 상기 제 1 영역과 접하는 경계 영역을 피복하도록 형성되어 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 1 항에 있어서,
상기 제 2 영역의 상기 오목부 영역 모두가, 상기 보호 절연막을 개재하여, 상기 제 1 도금 전극으로 피복되어 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 1 항에 있어서,
상기 제 1 도금 전극은, 상기 보호 절연막에 피복되어 있지 않은 상기 n 전극의 노출면으로부터 75 ㎛ 이상 이간되어 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 1 항에 있어서,
상기 보호 절연막은, 상기 p 전극의 외주단 가장자리부의 상면과 측면, 및 상기 제 2 반도체층의 최상면의 상기 p 전극으로 피복되어 있지 않은 노출면을, 추가로 피복하는 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 1 항에 있어서,
적어도 상기 보호 절연막에 피복되어 있지 않은 상기 n 전극의 노출면 상에, 상기 습식 도금법에 의해 형성된 구리 또는 구리를 주성분으로 하는 합금으로 이루어지는 제 2 도금 전극을 추가로 구비하고,
상기 제 1 도금 전극과 상기 제 2 도금 전극이 서로 이간되어 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 5 항에 있어서,
상기 제 1 도금 전극과 상기 제 2 도금 전극의 각 표면이 각각 평탄화되어 있고, 상기 각 표면의 상기 반도체 적층부의 표면에 수직인 방향의 높이 위치가 가지런하게 되어 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 5 항에 있어서,
상기 제 1 도금 전극과 상기 제 2 도금 전극간의 이간 거리가 75 ㎛ 이상인 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 5 항에 있어서,
상기 제 1 도금 전극과 상기 제 2 도금 전극의 각 표면에, 적어도 최상면에 금을 함유하는 1 층 또는 다층의 도금 금속막이 형성되어 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 1 항에 있어서,
상기 제 1 도금 전극의 외주 모두가, 상기 보호 절연막을 개재하여 상기 n 전극 상에 위치하고 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 1 항에 있어서,
상기 제 1 도금 전극은, 상기 오목부 영역의 상기 반도체 적층부의 상기 제 1 영역의 외주 측면으로 둘러싸인 오목부 내를 충전하여 형성되고, 상기 제 1 도금 전극의 상면의 전체면이 평탄한 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 1 항에 있어서,
상기 습식 도금법이 전해 도금법이고, 상기 보호 절연막과 상기 제 1 도금 전극 사이에 상기 전해 도금법에서 사용한 급전용의 시드막이 형성되어 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 11 항에 있어서,
상기 보호 절연막이, 상기 활성층으로부터 출사하는 자외선을 투과하는 절연 재료로 형성된 투명 절연막이고,
상기 보호 절연막과 상기 시드막 사이에, 상기 시드막의 자외선 반사율보다 높은 반사율로, 상기 자외선을 반사하는 자외선 반사층이 형성되어 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 1 항에 있어서,
상기 보호 절연막이, 상기 활성층으로부터 출사하는 자외선을 투과하는 절연 재료로 형성된 투명 절연막이고,
상기 제 1 도금 전극과 상기 n 전극의 노출면 사이의 상기 보호 절연막 상의 적어도 일부에, 상기 활성층으로부터 출사하는 자외선을 투과하지 않는 절연 재료로 형성된 불투명 절연막이 형성되어 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
제 1 항에 있어서,
상기 보호 절연막이, 상기 활성층으로부터 출사하는 자외선을 투과하지 않는 절연 재료로 형성된 불투명 절연막인 것을 특징으로 하는 질화물 반도체 자외선 발광 소자.
절연성 기재의 표면에 2 이상의 전극 패드를 포함하는 금속막이 형성된 기대 상에, 제 1 항 내지 제 4 항 및 제 9 항 내지 제 14 항 중 어느 한 항에 기재된 적어도 1 개의 질화물 반도체 자외선 발광 소자를, 상기 제 1 도금 전극이 상기 전극 패드와 대향하도록 재치하고, 상기 제 1 도금 전극과 대향하는 상기 전극 패드 사이가 전기적 또한 물리적으로 접속하고 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 장치.
절연성 기재의 표면에 2 이상의 전극 패드를 포함하는 금속막이 형성된 기대 상에, 제 5 항 내지 제 8 항 중 어느 한 항에 기재된 적어도 1 개의 질화물 반도체 자외선 발광 소자를, 상기 제 1 도금 전극이 상기 전극 패드와 대향하도록 재치하고, 상기 제 1 도금 전극과 대향하는 상기 전극 패드 사이가 전기적 또한 물리적으로 접속하고 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 장치.
제 15 항에 있어서,
상기 질화물 반도체 자외선 발광 소자가, 적어도 상기 보호 절연막에 피복되어 있지 않은 상기 n 전극의 노출면 상에, 상기 습식 도금법에 의해 형성된 구리 또는 구리를 주성분으로 하는 합금으로 이루어지는 제 2 도금 전극을 추가로 구비하고,
상기 제 1 도금 전극과 상기 제 2 도금 전극이 서로 이간되어 있고,
1 개의 상기 질화물 반도체 자외선 발광 소자에 있어서, 상기 제 1 도금 전극과 1 개의 상기 전극 패드 사이가 전기적 또한 물리적으로 접속하고, 상기 제 2 도금 전극과 다른 1 개의 상기 전극 패드 사이가 전기적 또한 물리적으로 접속하고 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 장치.
제 16 항에 있어서,
1 개의 상기 질화물 반도체 자외선 발광 소자에 있어서, 상기 제 1 도금 전극과 1 개의 상기 전극 패드 사이가 전기적 또한 물리적으로 접속하고, 상기 제 2 도금 전극과 다른 1 개의 상기 전극 패드 사이가 전기적 또한 물리적으로 접속하고 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 장치.
제 17 항에 있어서,
상기 기대가, 제 1 전극 패드와 상기 제 1 전극 패드와 전기적으로 분리된 적어도 1 개의 제 2 전극 패드로 이루어지는 1 세트의 상기 전극 패드를 복수 세트 구비하고,
상기 기대 상에, 상기 질화물 반도체 자외선 발광 소자가 복수 재치되고,
1 개의 상기 질화물 반도체 자외선 발광 소자의 상기 제 1 도금 전극은, 상기 1 세트의 상기 전극 패드의 상기 제 1 전극 패드와, 1 개의 상기 질화물 반도체 자외선 발광 소자의 상기 제 2 도금 전극은, 상기 1 세트의 상기 전극 패드의 상기 제 2 전극 패드와, 각각 전기적 또한 물리적으로 접속하고 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 장치.
제 18 항에 있어서,
상기 기대가, 제 1 전극 패드와 상기 제 1 전극 패드와 전기적으로 분리된 적어도 1 개의 제 2 전극 패드로 이루어지는 1 세트의 상기 전극 패드를 복수 세트 구비하고,
상기 기대 상에, 상기 질화물 반도체 자외선 발광 소자가 복수 재치되고,
1 개의 상기 질화물 반도체 자외선 발광 소자의 상기 제 1 도금 전극은, 상기 1 세트의 상기 전극 패드의 상기 제 1 전극 패드와, 1 개의 상기 질화물 반도체 자외선 발광 소자의 상기 제 2 도금 전극은, 상기 1 세트의 상기 전극 패드의 상기 제 2 전극 패드와, 각각 전기적 또한 물리적으로 접속하고 있는 것을 특징으로 하는 질화물 반도체 자외선 발광 장치.
KR1020177024216A 2015-04-03 2015-04-03 질화물 반도체 자외선 발광 소자 및 질화물 반도체 자외선 발광 장치 KR101945140B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/060588 WO2016157518A1 (ja) 2015-04-03 2015-04-03 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光装置

Publications (2)

Publication Number Publication Date
KR20170109025A KR20170109025A (ko) 2017-09-27
KR101945140B1 true KR101945140B1 (ko) 2019-02-01

Family

ID=56843298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177024216A KR101945140B1 (ko) 2015-04-03 2015-04-03 질화물 반도체 자외선 발광 소자 및 질화물 반도체 자외선 발광 장치

Country Status (8)

Country Link
US (1) US9812611B2 (ko)
EP (1) EP3279951B1 (ko)
JP (1) JP5985782B1 (ko)
KR (1) KR101945140B1 (ko)
CN (1) CN107408604B (ko)
RU (1) RU2664755C1 (ko)
TW (1) TWI559568B (ko)
WO (1) WO2016157518A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180013907A (ko) * 2015-05-28 2018-02-07 스미또모 가가꾸 가부시키가이샤 Led 디바이스, led 모듈 및 자외선 발광 장치
KR102373677B1 (ko) * 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
US9704839B2 (en) * 2015-11-18 2017-07-11 Infineon Technologies Ag Semiconductor devices for integration with light emitting chips and modules thereof
JP6686155B2 (ja) * 2016-09-27 2020-04-22 創光科学株式会社 窒化物半導体紫外線発光素子の製造方法及び窒化物半導体紫外線発光素子
CN109564959B (zh) 2017-02-15 2021-04-13 创光科学株式会社 氮化物半导体紫外线发光元件及其制造方法
JP6912962B2 (ja) 2017-07-26 2021-08-04 旭化成株式会社 窒化物半導体発光素子、紫外線発光モジュール
JP6960268B2 (ja) * 2017-07-26 2021-11-05 旭化成株式会社 半導体発光装置
EP3474338B1 (en) * 2017-08-24 2020-12-23 Soko Kagaku Co., Ltd. Method for manufacturing nitride semiconductor ultraviolet light emitting element, and nitride semiconductor ultraviolet light emitting element
WO2019043840A1 (ja) 2017-08-30 2019-03-07 創光科学株式会社 発光装置
JP6942589B2 (ja) * 2017-09-27 2021-09-29 旭化成株式会社 半導体発光装置および紫外線発光モジュール
KR102427637B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 발광소자
JP2019106406A (ja) * 2017-12-08 2019-06-27 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法
CN111712930B (zh) 2018-02-14 2023-09-12 日机装株式会社 氮化物半导体紫外线发光元件
US10784407B2 (en) * 2018-04-23 2020-09-22 Asahi Kasei Kabushiki Kaisha Nitride semiconductor light emitting element and nitride semiconductor light emitting device
JP7105612B2 (ja) * 2018-05-21 2022-07-25 シャープ株式会社 画像表示素子およびその形成方法
JP6570702B1 (ja) 2018-05-29 2019-09-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2020009504A1 (ko) * 2018-07-04 2020-01-09 엘지이노텍 주식회사 반도체 소자 및 이의 제조 방법
CN111656542B (zh) * 2018-07-05 2023-06-13 世迈克琉明有限公司 半导体发光元件及其制造方法
JP6912731B2 (ja) * 2018-07-31 2021-08-04 日亜化学工業株式会社 半導体発光素子
US11387386B2 (en) 2019-01-07 2022-07-12 Nikkiso Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP7312056B2 (ja) * 2019-01-07 2023-07-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
EP3951852A4 (en) * 2019-03-25 2023-04-19 Kyocera Corporation PRINTED CIRCUIT BOARD, ELECTRONIC DEVICE, AND ELECTRONIC MODULE
CN113506846B (zh) * 2019-12-31 2023-11-10 泉州三安半导体科技有限公司 一种紫外led封装结构
JP7406633B2 (ja) 2020-06-24 2023-12-27 日機装株式会社 窒化物半導体紫外線発光素子及びその製造方法
EP3944344B1 (en) * 2020-07-21 2022-10-19 Nichia Corporation Light emitting element and method of manufacturing light emitting element
WO2022038769A1 (ja) 2020-08-21 2022-02-24 創光科学株式会社 窒化物半導体紫外線発光素子
JPWO2022149183A1 (ko) * 2021-01-05 2022-07-14
CN113990992B (zh) * 2021-12-28 2022-04-15 深圳市思坦科技有限公司 微型led芯片制备方法、微型led芯片以及显示装置
CN114808055B (zh) * 2022-04-02 2023-07-04 中国电子科技集团公司第三十八研究所 局部电镀保护装置及方法
KR20230153278A (ko) 2022-04-28 2023-11-06 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120161196A1 (en) 2007-05-31 2012-06-28 Nthdegree Technologies Worldwide Inc. Light Emitting, Power Generating or Other Electronic Apparatus

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089221A1 (en) * 2001-04-23 2002-11-07 Matsushita Electric Works, Ltd. Light emitting device comprising led chip
US6693306B2 (en) * 2002-07-22 2004-02-17 United Epitaxy Company, Ltd. Structure of a light emitting diode and method of making the same
JP5109363B2 (ja) * 2006-12-15 2012-12-26 日亜化学工業株式会社 半導体発光素子の製造方法、半導体発光素子及び発光装置
JP2009048915A (ja) * 2007-08-21 2009-03-05 Toyoda Gosei Co Ltd Ｌｅｄランプおよびｌｅｄランプモジュール
JP4538476B2 (ja) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
RU2489774C2 (ru) * 2007-11-29 2013-08-10 Нития Корпорейшн Светоизлучающее устройство и способ его изготовления
US7989824B2 (en) * 2009-06-03 2011-08-02 Koninklijke Philips Electronics N.V. Method of forming a dielectric layer on a semiconductor light emitting device
JP4686643B2 (ja) 2009-07-03 2011-05-25 シャープ株式会社 半導体発光素子搭載用基板、バックライトシャーシ、表示装置、及び、テレビ受信装置
DE102009034359A1 (de) * 2009-07-17 2011-02-17 Forschungsverbund Berlin E.V. P-Kontakt und Leuchtdiode für den ultravioletten Spektralbereich
JP4686625B2 (ja) * 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
KR101630152B1 (ko) * 2010-02-24 2016-06-14 엘지디스플레이 주식회사 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
JP5519383B2 (ja) * 2010-04-16 2014-06-11 シチズンホールディングス株式会社 半導体発光装置
JP5390472B2 (ja) * 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
JP5414627B2 (ja) * 2010-06-07 2014-02-12 株式会社東芝 半導体発光装置及びその製造方法
JP5849215B2 (ja) * 2010-06-21 2016-01-27 パナソニックＩｐマネジメント株式会社 紫外半導体発光素子
KR101171361B1 (ko) * 2010-11-05 2012-08-10 서울옵토디바이스주식회사 발광 다이오드 어셈블리 및 그의 제조 방법
JP2012169332A (ja) * 2011-02-10 2012-09-06 Toshiba Corp 半導体発光装置及びその製造方法
JP5715686B2 (ja) * 2011-03-23 2015-05-13 創光科学株式会社 窒化物半導体紫外線発光素子
US9112115B2 (en) * 2011-04-21 2015-08-18 Soko Kagaku Co., Ltd. Nitride semiconductor ultraviolet light-emitting element
US9269878B2 (en) * 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
JP5394461B2 (ja) * 2011-06-28 2014-01-22 シャープ株式会社 光半導体素子の製造方法
KR101859355B1 (ko) * 2011-08-09 2018-05-18 소코 가가쿠 가부시키가이샤 질화물 반도체 자외선 발광 소자
KR101961825B1 (ko) * 2011-12-13 2019-03-25 엘지이노텍 주식회사 자외선 발광 소자
DE102012102847A1 (de) * 2012-04-02 2013-10-02 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
KR101978485B1 (ko) * 2012-08-20 2019-05-15 한국전자통신연구원 발광 소자 및 발광 소자 패키지
JP5368620B1 (ja) * 2012-11-22 2013-12-18 株式会社東芝 半導体発光素子及びその製造方法
JP5426788B2 (ja) * 2013-01-31 2014-02-26 株式会社東芝 半導体発光装置
RU2528112C1 (ru) * 2013-04-26 2014-09-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) Ультрафиолетовый светодиод на нитридных гетероструктурах
RU2589449C1 (ru) 2013-04-30 2016-07-10 Соко Кагаку Ко., Лтд. Излучающий ультрафиолетовое излучение прибор
US9419195B2 (en) * 2014-07-27 2016-08-16 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having strap layer and method of fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120161196A1 (en) 2007-05-31 2012-06-28 Nthdegree Technologies Worldwide Inc. Light Emitting, Power Generating or Other Electronic Apparatus

Also Published As

Publication number Publication date
JP5985782B1 (ja) 2016-09-06
CN107408604A (zh) 2017-11-28
KR20170109025A (ko) 2017-09-27
WO2016157518A1 (ja) 2016-10-06
US9812611B2 (en) 2017-11-07
EP3279951A4 (en) 2018-09-19
TW201637237A (zh) 2016-10-16
US20170263817A1 (en) 2017-09-14
EP3279951A1 (en) 2018-02-07
EP3279951B1 (en) 2019-09-11
TWI559568B (zh) 2016-11-21
CN107408604B (zh) 2019-07-09
RU2664755C1 (ru) 2018-08-22
JPWO2016157518A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
KR101945140B1 (ko) 질화물 반도체 자외선 발광 소자 및 질화물 반도체 자외선 발광 장치
US7723736B2 (en) Light emitting device having a plurality of light emitting cells and package mounting the same
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
JP5657591B2 (ja) 半導体発光装置およびその製造方法
US9728698B2 (en) Light emitting device package having improved heat dissipation efficiency
CN107924970B (zh) 氮化物半导体晶圆及其制造方法、以及氮化物半导体紫外线发光元件及装置
US20070012939A1 (en) Flip chip light emitting diode and method of manufacturing the same
JP2014030051A (ja) 集積電子構成要素を有する半導体発光装置
TWI699011B (zh) 半導體發光裝置
US10468556B2 (en) Light emitting element and light emitting device
KR102550004B1 (ko) 발광 소자
JPH11177138A (ja) 面実装型装置およびこれを用いた発光装置または受光装置
CN110021691B (zh) 一种半导体发光器件
KR101203138B1 (ko) 발광소자와 그 제조방법
KR20110135103A (ko) 반도체 발광 소자 및 그 제조 방법
KR102445539B1 (ko) 발광소자 및 조명장치
KR101115538B1 (ko) 발광소자와 그 제조방법
KR102299735B1 (ko) 발광소자 및 조명시스템
KR101337613B1 (ko) 발광소자와 그 제조방법
KR20190093494A (ko) 발광 패키지
KR20160089068A (ko) 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant