JP2015103612A - 電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置 - Google Patents

電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置 Download PDF

Info

Publication number
JP2015103612A
JP2015103612A JP2013242008A JP2013242008A JP2015103612A JP 2015103612 A JP2015103612 A JP 2015103612A JP 2013242008 A JP2013242008 A JP 2013242008A JP 2013242008 A JP2013242008 A JP 2013242008A JP 2015103612 A JP2015103612 A JP 2015103612A
Authority
JP
Japan
Prior art keywords
electronic element
substrate
housing member
element housing
inner peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013242008A
Other languages
English (en)
Inventor
伸司 一木
Shinji Ichiki
伸司 一木
明彦 舟橋
Akihiko Funahashi
明彦 舟橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013242008A priority Critical patent/JP2015103612A/ja
Publication of JP2015103612A publication Critical patent/JP2015103612A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】 電子素子収納用部材のセラミック基体にクラック、割れ等が発生することを抑制するとともに、焼成時にセラミック基体の形状が変形することを抑制する。【解決手段】 貫通孔3を有するセラミック基体2と、一端が貫通孔3の内周面3aの一部に接続され、他端が内周面3aの一部とは異なる他部に接続されている梁4と、を有している電子素子収納用部材用の基板1である。貫通孔の内壁に接続された、梁の一端および他端が貫通孔の形状を保持するので、焼成時に貫通孔3の形状変形を抑制することができる。また、梁4を除去すれば容易に電子素子収納用部材を製造できるので、製造時に、セラミック基体2にクラック、割れ等が発生することを抑制できる。【選択図】 図1

Description

本発明は、電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置に関するものである。
従来から、例えば、LDMOS(laterally diffused metal oxide semiconductor)等のパワー半導体を絶縁性の高い電子素子収納用パッケージに収納したインバータやレギュレーター等のような電子装置が知られている。このような電子装置に用いられる絶縁性の電子素子収納用パッケージを構成する部品の一つとして、中央部に貫通孔が形成されたセラミック基体から成る電子素子収納用部材が知られていた。焼成してセラミック基体となるセラミックグリーンシートの下面には、貫通孔を有さないダミー層としてのセラミックグリーンシートが載置されていた。この積層物を加圧して焼成した後、ダミー層を研削除去する製造方法が採用されていた(例えば特許文献1参照)。
このような製造方法によれば、セラミック基体の貫通孔周辺の領域がダミー層で覆われているので、セラミック基体のグリーンシートの焼成時に、貫通孔周辺の領域が変形することを防ぐことができる。
特開平5−3273号公報
しかしながら近年、電子素子収納用部材は薄型化が求められてきており、セラミック基体の厚みが薄くなってきている。そのため、特許文献1において、ダミー層の研削により、積層物全体の厚みが薄くなってきた際に、研削除去する際の応力にセラミック基体が耐えきれず、セラミック基体にクラック、割れ等が発生しやすくなる。
本発明は、上記従来技術の問題を鑑み案出されたもので、その目的は、電子素子収納用部材のセラミック基体にクラック、割れ等が発生することを抑制するとともに、焼成時にセラミック基体の形状が変形することを抑制することができる電子素子収納用部材用の基板を提供することにある。また、当該基板を用いた電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置を提供することにある。
本発明の一つの態様による電子素子収納用部材用の基板は、貫通孔を有するセラミック基体と、一端が前記貫通孔の内周面の一部に接続され、他端が前記内周面の前記一部とは異なる他部に接続されている梁と、を有している。
本発明の一つの態様による電子素子収納用部材の製造方法は、上述の電子素子収納用部材用の基板を準備する工程と、前記一端および前記他端で切断し、前記セラミック基体を前記梁から分離除去する工程と、を有する。
本発明の一つの態様による電子素子収納用部材の製造方法は、上述の電子素子収納用部材用の基板を準備する工程と、前記梁の中央部に対して、前記セラミック基体の一方主面
側から外力を加えることにより、前記第3分割溝で前記梁を切断するとともに、前記第1分割溝および前記第2分割溝で前記梁と前記内周面との前記接続部を切断し、前記セラミック基体から前記梁を分離除去する工程と、を有する。
本発明の一つの態様による電子部品収納用パッケージは、底部材と、該底部材上に配置された、上記の電子素子収納用部材用の基板から前記梁を分離除去して製造された電子素子収納用部材と、を有する。
本発明の一つの態様による電子装置は、上述の電子部品収納用パッケージと、該電子部品収納用パッケージの内部に配置された電子素子と、を有する。
本発明の一つの態様による電子素子収納用部材用の基板は、貫通孔を有するセラミック基体と、一端が前記貫通孔の内周面の一部に接続され、他端が前記内周面の前記一部とは異なる他部に接続されている梁と、を有している。一般的に電子素子収納用部材を製造する際、焼成等の熱負荷(履歴)がかかる工程において、セラミック基体の貫通孔の形状が変形しやすくなる。上記構成によれば、貫通孔の内壁に接続された、梁の一端および他端が貫通孔の形状を保持するので、焼成時に貫通孔の形状変形を抑制することができる。また、梁を除去すれば容易に電子素子収納用部材を製造できるので、例えば、ダミー層を研削除去する方法と比較して、余分な応力をかける工程が省略できる。よって、電子素子収納用部材の製造時に、セラミック基体にクラック、割れ等が発生することを抑制できる。
本発明の一つの態様による電子素子収納用部材の製造方法によれば、梁の一端および他端で切断し、セラミック基体から梁を分離除去するので、研削工程などのような余分な応力をかける工程が省略できるので、電子素子収納用部材の製造時に、セラミック基体にクラック、割れ等が発生することを抑制できる。
本発明の一つの態様による電子素子収納用部材の製造方法によれば、梁の中央部に対して、セラミック基体の一方主面側から外力を加えることにより、第3分割溝で梁を切断するとともに、第1分割溝および第2分割溝で梁と内周面との接続部を切断するので、研削工程などのような余分な応力をかける工程が省略できるので、電子素子収納用部材の製造時に、セラミック基体にクラック、割れ等が発生することを抑制できる。
本発明の一つの態様による電子部品収納用パッケージによれば、セラミック基体におけるクラック、割れ等の発生が抑制されたパッケージを提供することができる。
本発明の一つの態様による電子装置によれば、セラミック基体におけるクラック、割れ等の発生が抑制された電子装置を提供することができる。
(a)は本発明の第1の実施形態における電子素子収納用部材用の基板を示す上面図であり、(b)は(a)に示された電子素子収納用部材用の基板のX−X線における縦断面図であり、(c)は(a)に示された電子素子収納用部材用の基板のY−Y線における縦断面図である。 (a)は本発明の実施形態における電子装置を示す上面透視図であり、(b)は(a)に示された電子装置のX−X線における縦断面図である。 (a)〜(c)は、本発明の第1の実施形態である電子素子収納用部材の製造方法の一例を示す説明図である。 (a)は本発明の第2の実施形態における電子素子収納用部材用の基板を示す平面透視図であり、(b)は(a)に示された電子素子収納用部材用の基板のX−X線における縦断面図である。 (a)は本発明の第3の実施形態における電子素子収納用部材用の基板を示す上面図であり、(b)は(a)に示された電子素子収納用部材用の基板のX−X線における縦断面図である。 (a)は本発明の第4の実施形態における電子素子収納用部材用の基板の第4の実施形態を示す上面図であり、(b)はA部の拡大した上面図に寸法例を示した説明図である。 は本発明の第5の実施形態における電子素子収納用部材用の基板の第5の実施形態を示す上面図である。
(第1の実施形態)
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。
図1〜図3を参照して本発明の第1の実施形態における電子素子収納用部材用の基板1および電子装置22について説明する。本実施形態における電子素子収納用部材用の基板1は、貫通孔3を有するセラミック基体2と、一端が貫通孔3の内周面3aの一部に接続され、他端が内周面3aの一部とは異なる他部に接続されている梁4と、を備えている。電子素子収納用部材用の基板1は、いずれの方向が上方若しくは下方とされてもよいものであるが、便宜的に、直交座標系xyzを定義するとともに、縦断面視においては、z方向の正側を上方として、上面若しくは下面の語を用いるものとする。
セラミック基体2および梁4は、連結して一体化されている。セラミック基体2および梁4は、例えば、酸化アルミニウム質焼結体,ムライト質焼結体,炭化珪素質焼結体,窒化アルミニウム質焼結体,窒化珪素質焼結体,ガラスセラミックス焼結体等の電気絶縁性セラミックス、から成る略四角形の絶縁層を複数上下に積層して形成されている。
セラミック基体2は、図1に示す例では、単層のセラミック層で形成しているが、2層以上のセラミック層を積層したものであっても良い。図1に示す例では、セラミック基体2はセラミック層の層数が単層で、かつ、開口の大きさは上面と下面とで同じである。また、セラミック基体2が2層以上のセラミック層で形成されている場合、上面側のセラミック層の開口を下面側のセラミック層の開口よりも大きくすることにより、上面側のセラミック層と下面側のセラミック層との間に段差を設けていてもよい。この場合には、上面側および下面側のセラミック層の開口を貫通している部分を貫通孔3とすれば良い。
図1に示す例のように、梁4は一端が貫通孔3の内周面3aの一部に接続され、他端が内周面3aの前記一部とは異なる他部に接続されている。このように、貫通孔3の内周面3aに接続するように梁4を設けることで、貫通孔3の内周面3aに接続された、梁の一端および他端が貫通孔3の形状を保持するので、焼成時に貫通孔3の形状変形を抑制することができる。また、梁4を除去すれば容易に電子素子収納用部材を製造できるので、例えば、ダミー層を研削除去する方法と比較して、余分な応力をかける工程が省略できる。よって、電子素子収納用部材の製造時に、セラミック基体2にクラック、割れ等が発生することを抑制できる。
また、図1に示す例のように、梁4の一端と内周面3aとの接続部4a、および、梁4の他端と内周面3aとの接続部4aに、分割溝5が設けられていることが好ましい。このように、接続部4aに分割溝5を設けることで、セラミック基体2を焼成した後におけるセラミック基体2と梁4との切断・分離は、分割溝5に力を加えるだけで容易に行うことができる。このことによって、例えば、特許文献1のように、ダミー層を研磨除去する製造方法と比較して、セラミック基体2にクラック、割れ等が発生することを低減させるこ
とが可能となる。
また、図1に示す例では、分割溝5は、セラミック基体2の上面側に設けられている。また、分割溝5の開口幅は、上面から下方向に向かって小さくなっており、縦断面視において、分割溝5は、いわゆるV字形状となっている。このような形状とすることで、セラミック基体2と梁4とを切断して分離する際、電子素子収納用部材用の基板1の内周面3aにおけるバリ等の発生を低減させることができる。また、このような分割溝5は、セラミック基体2の下面側に設けられていても良い。また、分割溝5が、セラミック基体2と梁4との接合部4aの両主面側に設けられている場合には、セラミック基体2と梁4とを切断して分離する際、電子素子収納用部材用の基板1の内周面3aにおけるバリや欠け等の発生をより効果的に低減できる。
分割溝5の深さは、セラミック基体2および梁4の材料等によって適宜設定され、セラミック基体2の厚みの40%〜70%程度に形成されることが好ましい。分割溝5の深さがセラミック基体2の厚みの40%より大きい場合、セラミック基体2の厚みに対する分割溝5の割合が比較的大きくなるので分割しやすくなる。また、分割溝5の深さがセラミック基体2の厚みの70%より小さい場合、電子素子収納用部材用の基板1が運搬される時等に割れにくくなる。従って、分割溝5の深さを上記範囲とすることで、セラミック基体2および梁4とを良好に分割するとともに不用意に割れることのないものとすることができる。なお、分割溝5を両主面に設ける場合には、両主面に形成された分割溝5の深さの合計が上記範囲にあることが好ましい。
また、図1に示す例のように、分割溝5は、貫通孔3の内周面3aより内側(貫通孔3の中央部側)に位置することが好ましい。これにより、分割溝5を所定の位置に精度良く形成することができるとともに、セラミック基体2と梁4とを切断して分離しやすくなり、電子素子収納用部材用の基板1の内周面3aにバリや欠けの発生を低減させることができる。
図1に示す例では、接合パターン6は、セラミック基体2の上面であって貫通孔3の長辺方向に沿って設けられている。接合パターン6には、金属平板等から成る外部接続端子14が接続される。
セラミック基体2が複数のセラミック層からなり、上面側のセラミック層の開口を下面側のセラミック層の開口より大きくして段差を設けている場合、接合パターン6は、当該下面側のセラミック層の上面における開口周辺に設けられていても良い。また、別の接合パターン6が、上面側のセラミック層の上面における開口周辺に設けられていても良い。この場合、上面側のセラミック層の上面に設けられた接合パターン6と、下面側のセラミック層の上面に設けられた接合パターン6とが、導電部材(ワイヤボンディング、配線導体等)により導通させていてもよい。
接合パターン6は、タングステン(W),モリブデン(Mo),マンガン(Mn),銀(Ag)または銅(Cu)等のメタライズから成る。接合パターン6を保護して酸化防止をするとともに、接合パターン6に接合される電子素子10(図2を参照)等との電気的接続を良好なものとするために、接合パターン6の露出する表面に、Niめっき層を被着させても良い。このNiめっき層の厚さは、例えば、0.5〜10μmである。また、このNiめっき層の上に金(Au)めっき層を被着させても良い。金(Au)めっき層の厚さは、例えば、0.5〜6μmである。
セラミック基体2の上面側の接続部4aの周囲に接合パターン6を設ける場合には、分割溝5は、接合パターン6が設けられたセラミック基体2と梁4との接合部4aの上面側
に設けると、セラミック基体2と梁4とを切断して分離する際に、接合パターン6の端部にバリや欠けが発生することを抑制することができ、接合パターン6が良好に形成された電子素子収納用部材21を製作することができる。
また、図1に示す例のように、電子素子収納用部材用の基板1の貫通孔3は矩形状であり、内周面3aは、対向する2つの面を有しており、梁4は、一端および他端がそれぞれ対向する2つの面に接続されていることが好ましい。このように、対向する2つの内周面3aに接続される梁4を設けることで、より効率的にセラミック基体2の貫通孔3の焼成時の変形を抑制することが可能となる。また、上面視にて貫通孔3が長辺と短辺とを有する矩形状である場合、梁4は対向する2つの長辺側の内周面3aに接続するように設けることが好ましい。上面視にて貫通孔3が長辺と短辺とを有する矩形状であると、製造時に短辺側よりも長辺側で変形が大きくなるため、対向する2つの長辺側の内周面3aに接続するように梁4を設けることで、より効率的に変形を低減させることが可能となる。また、このとき、上面視において、長辺側の内周面3aの中央部付近に梁4を設けることで最も変形量の大きい部分を支えることができ、より効率的に焼成時の変形を低減させることが可能となる。
図2は、本発明の実施形態の一例である電子装置22を示している。この電子装置22は、電子素子10と、蓋体13と、電子部品収納用パッケージとを有する。この電子部品収納用パッケージは、底部材15と、電子素子収納用部材用の基板1から製造された電子素子収納用部材21とを有する。なお、本願では図示していないがセラミック基体2と蓋体13とで囲まれた電子部品の収納空間は、絶縁性を有する封止材等によって封止されていてもよい。
外部接続端子14は、チタン等の活性金属材料を含むろう材によって、セラミック基体2の上面に接合されて設けられている。外部接続端子14は、電子素子収納用部材21と熱膨張係数が近似した部材を用いることが好ましく、例えば、Fe−Ni−Co系合金やFe−Ni系合金等の金属部材が用いられる。この金属部材に、切削加工、エッチング加工、又は打ち抜き加工などが行われ、所定の形状に形成されたものが外部接続端子14として用いられる。
また、底部材15は、平板が用いられる。図2に示す例のように、この底部材15上に、上述した電子素子収納用部材21が接合されている。この接合では、チタン等の活性金属材料を含むろう材、又はAgろう材等の接合材(図示せず)が、接合材として用いられる。この底部材15の材料は、例えば、セラミックス材料、又はステンレス(SUS)、Fe−Ni−Co系合金、Fe−Ni系合金,銅(Cu),銅合金、若しくはCu−1合金等の金属材料が用いられる。特に高放熱特性でかつ電子素子収納用部材21と近似した熱膨張係数を持つ材料を使用することが好ましく、例えば、Cu−W合金、またはステンレス(SUS410)等が用いられる。Cu−W合金は、粉末状のタングステンを、略長方形状にプレス成型し、焼成することにより得られた多孔質のタングステン焼結体に銅を浸透させることにより製造すれば良い。
外部接続端子14や金属から成る底部材15の表面には、腐食などを防止するため、めっき処理が施されていると好ましい。
電子素子10は、例えば、LDMOS等の半導体素子が用いられる。この電子素子10は、底部材15の上表面に設けられる。電子素子10の底部材15への接合は、例えばAgエポキシ樹脂等の熱伝導率の高い接着剤等が用いられる。
次に、本実施形態の電子素子収納用部材用の基板1の製造方法および電子素子収納用部
材21の製造方法について図3を用いて説明する。
まず、電子素子収納用部材用の基板1の製造方法について説明する。
(1)まず、電子素子収納用部材用の基板1を構成するグリーンシートを形成する。例えば、酸化アルミニウム(Al2O3)質焼結体である電子素子収納用部材用の基板1を得る場合には、Al2O3の粉末に焼結助材としてシリカ(SiO2),マグネシア(MgO)またはカルシア(CaO)等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のグリーンシートを得る。
(2)スクリーン印刷法等によって、得られたグリーンシートにおいて接合パターン6となる部分に金属ペーストを印刷塗布および充填する。この金属ペーストは、電子素子収納用部材用の基板1となるグリーンシートと同時に焼成することによって、接合パターン6等が形成される。この金属ペーストは、タングステン,モリブデン,マンガン,銀または銅等の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、セラミック基体2との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
(3)次に、電子素子収納用部材用の基板1となるグリーンシートを加工することによって、貫通孔3、および梁4を形成する。例えば、当該グリーンシートに金型を用いて、複数の孔を打ち抜くことで、複数の孔は貫通孔3の一部となり、複数の孔の間の領域は梁4となる。また、複数の孔は、一つずつ形成しても良いし、複数同時に形成しても良い。これは金型の形状によって選択することができる。また、電子素子収納用部材用の基板1が複数のセラミック層から成る場合、各セラミック層となるグリーンシートを積層して加圧することによりグリーンシート積層体を作製することができる。なお、複数の孔を形成した後、複数のグリーンシートを積層しても良いし、複数のグリーンシートを積層した後、複数の孔を形成してもよい。
また、梁4とセラミック基体2との接続部4aに分割溝5を設ける場合には、グリーンシートにおける接続部4aの部分にカッター刃や金型を押し当てるか、又はスライシング装置やレーザー装置等によりグリーンシートの厚みより小さく切り込めば良い。
(4)次に、グリーンシートを約1500〜1800℃の温度で焼成して、電子素子収納用部材用の基板1が複数配列された多数個取り基板を得る。なお、この工程によって、前述した金属ペーストは、接合パターン6となる。
(5)次に、多数個取り基板を個片に分割し、複数の電子素子収納用部材用の基板1を得る。なお、この分割工程は、後述する梁4の切断・分離の工程後に行っても良い。この多数個取り基板を個片に分割する工程においては、電子素子収納用部材用の基板1の外縁となる箇所に沿って予め切断溝を形成しておき、この切断溝に沿って破断させて分割する方法が用いられる。または、スライシング法等により電子素子収納用部材用の基板1外縁となる箇所に沿って切断する方法等が用いられる。なお、切断溝は、焼成後にスライシング装置により多数個取り基板の厚みより小さく切り込むことによって形成することができるが、多数個取り基板用のグリーンシートにカッター刃を押し当てたり、スライシング装置によりグリーンシートの厚みより小さく切り込んだりすることによって形成してもよい。
次に、図3を用いて電子素子収納用部材21の製造方法について、説明する。
(1)まず、図3(a)、(b)に示す例のように、上述の製造方法によって製造された電子素子収納用部材用の基板1を準備する。また、固定部材31により電子素子収納用部材用の基板1のセラミック基体2の上面及び下面から圧接することで、電子素子収納用部材用の基板1を固定する。
(2)次に、図3(b)、(c)に示す例のように、梁4の一端および他端で切断し、セラミック基体2と梁4とを分離する。このような製造方法によれば、研削工程などのような余分な応力をかける工程が省略できるので、電子素子収納用部材21の製造時に、セラミック基体2にクラック、割れ等が発生することを抑制できる。なお、この工程では、図3(b)、(c)に示す例のように、分割溝5の開口と同一面側から治具等を用いて反対方向に向けて圧力(図3(b)矢印方向)を加えることにより、セラミック基体2と梁4とを切断して分離する。このとき、分割溝5の開口が両面側に形成されており、上面側の分割溝5と下面側の分割溝5の深さとが異なる場合は、分割溝5の深さが浅い方の面側から圧力を加えることが好ましい。これは、分割溝5の深さが浅い方の面から圧力を加えることで、浅い分割溝5の底部に応力を十分に伝達しやすいので、浅い分割溝5の底部から深い分割溝5の底部に向けて亀裂をまっすぐ進行させやすく、破断面にバリや欠けが発生することを抑制し、電子素子収納用部材21の内周面3aの形状を良好にすることができる。
このようにして形成された電子素子収納用部材21には外部接続端子14、底部材15を取り付けることで、電子素子収納用パッケージが形成される。この電子素子収納用パッケージに電子素子10が収納され、電子素子10を覆うように絶縁物や金属等から成る蓋体13を接合することで、電子装置22を形成することができる。電子素子10と外部接続端子14とは例えばボンディングワイヤー等で電気的に接続される。
(第2の実施形態)
次に、本発明の第2の実施形態による電子素子収納用部材用の基板1について、図4を参照しつつ説明する。
本実施形態における電子素子収納用部材用の基板1において、上述した第1の実施形態の電子素子収納用部材用の基板1と異なる点は、内周面3aと梁4との接続部4aの上面側に第1分割溝5aおよび第2分割溝5bを有するだけでなく、梁4の下面側における中央部に第3分割溝5cを有する点である。
図4に示す例においては、電子素子収納用部材用の基板1は、梁4の一端と内周面3aとの接続部に、セラミック基体2の一方主面側から第1分割溝5aが設けられており、梁4の他端と内周面3aとの接続部4aに、セラミック基体2の一方主面側から第2分割溝5bが設けられている。また、梁4の長さ方向における中央部にセラミック基体2の他方主面側から第3分割溝5cが設けられている。このように、梁4が第3分割溝5cを有することによって、セラミック基体2と梁4とを切断して分離する工程において、梁4に圧力を加えることにより中央部で分断するだけで、容易に梁4をセラミック基体2から分離できる。また、梁4を分離する工程で、接続部4aにかかる余分な応力を低減させることができるため、セラミック基体2の貫通孔の内周面3aにバリや欠けが発生することを低減させることができる。また、本実施形態の基板1から電子素子収納用部材を製造する方法としては、まず、本実施形態の基板1を準備し、次に、梁4の中央部に対して、セラミック基体2の一方主面側(上面側)から外力を加えることにより、第3分割溝5cで梁4を切断するとともに、第1分割溝5aおよび第2分割溝5bで梁4と内周面3aとの接続部4aを切断し、セラミック基体2と梁4とを分離する。このような製造方法によれば、研削工程などのような余分な応力をかける工程が省略できるので、電子素子収納用部材の
製造時に、セラミック基体2にクラック、割れ等が発生することを抑制できる。
また、図4(b)に示す例のように、第1分割溝5aおよび第2分割溝5bは、第3分割溝5cとは溝の深さが異なることが好ましい。特に、第1分割溝5aおよび第2分割溝5bの溝の深さが、第3分割溝5cの溝の深さよりも深いと、第1分割溝5aおよび第2分割溝5bの底部からの亀裂の進行を反対面側に向かってまっすぐ進めることができる。また、この時、応力を加える方向としては、第1分割溝5aおよび第2分割溝5bが設けられている面から応力を加えることで、第1分割溝5aおよび第2分割溝5bの底部からの亀裂の進行を反対面側に向かってまっすぐ進めることができる。
なお、第1分割溝5a、第2分割溝5b、第3分割溝5cは、上述の第1実施形態の分割溝5と同様の方法で形成することができる。
(第3の実施形態)
次に、本発明の第3の実施形態による電子素子収納用部材用の基板1について、図5を参照しつつ説明する。
本実施形態における電子素子収納用部材用の基板1において、上述した第1の実施形態の電子素子収納用部材用の基板1と異なる点は、内周面3aと梁4との接続部4aに複数の孔5dが梁4の幅方向に直線状に設けられている点である。
図5に示す例のように、電子素子収納用部材用の基板1に設けられた梁4は、一端と内周面3aとの接続部4a、および、他端と内周面3aとの接続部4aに、複数の孔5dが梁4の幅方向に直線状に並んでいる。このように複数の孔5dを線状に設けることで、複数の孔5dがミシン目の役割となり、分割溝5と同様にセラミック基体2と梁4との切断分離を容易に行うことができる。なお、複数の孔5dを線状に並べることで、切断して分離する工程において、少ない応力で梁4を切断分割することが可能となり大きなバリや欠けが発生しにくくなる。
なお、例えば、複数の孔5dの形成は、グリーンシートに対して、径の小さい金型で加工する方法か、又は、焼成後のセラミック基体2にレーザー照射を行う方法などが用いられる。
複数の孔5dの間隔を、0.050mm〜0.40mm程度とすると、セラミック基体2と梁4とを切断して分離する際に、良好に切断ができる。
また、接続部4aの端部に、複数の孔5dの並びの直線上に並んだ切込みを設けておくと、より効果的にセラミック基体2と梁4とを切断して分離することができる。
第3の実施形態の電子素子収納用部材用の基板1によれば、接続部4aの厚みが0.2mm程度と薄く分割溝5を形成しにくい場合であっても、複数の孔5dによって分割を容易にすることができる。
(第4の実施形態)
次に、本発明の第4の実施形態による電子素子収納用部材用の基板1について、図6を参照しつつ説明する。
本実施形態における電子素子収納用部材用の基板1において、上述した第1の実施形態の電子素子収納用部材用の基板1と異なる点は、貫通孔3の内周面3aに凹み部7を有している点である。
図6に示す例のように、セラミック基体2の貫通孔3の内周面3aは、上面視した際に、一部および他部において、それぞれ凹み部7が設けられており、梁4の一端および他端は、凹み部7の底面(貫通孔3の内周面3a)にそれぞれ接続されている。このことによって、貫通孔3を有するセラミック基体2と梁4とを切断して分断する工程において、接続部4aに微小なバリが発生したとしても、凹み部7の底面に接続部4aがあるため、バリの先端が凹み部7の外に突出することを抑制することができ、電子素子10を良好に収納する電子素子収納用部材21を制作することができる。図6(b)に本第4の実施形態のA部を拡大した図に寸法例を示す。図6(b)に示す例のように、凹み部7は例えば梁4の幅が4mmである場合、長辺方向に沿った長さは7mm程度、深さは1mm程度である。凹み部7の側面と梁4とは0.5mm以上離れるように設けると、梁4をセラミック基体2から切断して分割する際に力を分割溝5に伝えやすい。また、凹み部7の深さを0.2mm以上設ける事で、梁4を切断して分割する際にバリ等が発生したとしてもバリが電子素子10を実装する箇所へ到達することを防ぐことができる。
なお、凹み部7を形成するためには、グリーンシートに貫通孔3および梁4を形成する加工工程において、凹み部7に対応した形状の金型を用いれば良い。
また、図6に示す例においては、凹み部7における内周面3aと梁4との接続部4aに、分割溝5が設けられている。また、分割溝5の代わりに、複数の孔5dが設けられていても良い。
(第5の実施形態)
次に、本発明の第5の実施形態による電子素子収納用部材用の基板1について、図7を参照しつつ説明する。
本実施形態における電子素子収納用部材用の基板1において、上述した第1の実施形態の電子素子収納用部材用の基板1と異なる点は、梁4の一端および他端の幅Wbが中央部の幅Waよりも小さい点である。
図7に示す例のように、梁4は、一端および他端の幅Wbが、中央部の幅Waよりも小さくなっている。また、一端および他端の幅Wbは、中央部以外の他の部分と比較しても幅が小さくなっている。このように、中央部の幅が広いことにより、梁4の強度を大きくし、電子素子収納用部材21の焼成時の変形を抑制することができる。また、接続部4aの幅が、中央部および中央部以外の他の部分より小さいので、少ない応力でセラミック基体2と梁4とを切断して分離することができるので、内周面3aにおけるバリや欠けの発生をより効率的に低減させることが可能となる。
なお、図7に示す例のように、梁4は、その根元に切り欠きが設けられたような形状となっていることが好ましい。この切り欠きが設けられている部分が、幅がWbとなりWaより小さくなっている部分である。このような構成を有していることによって、梁4は、その根元である一端および他端で確実に切断されやすくなる。
また、図7に示す例では、梁4において、貫通孔3の内周面に接している部分は、梁4の中央部だけでなく梁4の長さ方向全体と比較しても、最も幅が狭くなっている。このような構成を有していることによって、梁4は、その根元である一端および他端で確実に切断されやすくなる。
なお、上述した梁4は、一端および他端の幅Wbが中央部の幅Waよりも小さくなるように形成した金型やパンチ等でグリーンシートを打ち抜くことで、形成することができる
また、図7に示す例のように、梁4が複数設けられていると、焼成等の製造工程において、貫通孔3の寸法の変形や形状の変形をより効果的に低減させることが可能となる。
また、図7に示す例においては、複数の梁4は、それぞれセラミック基体2の端部側に設けられているが、セラミック基体2の中央部に設けられていても良い。
なお、本発明は上述の実施形態の例に限定されるものではなく、種々の変形が可能である。
例えば、梁4は、分割溝5が形成された面側に凸状に突出するように湾曲していても良い。この構成によれば、セラミック基体2と梁4とを切断して分離する工程において、分割溝5の底部に応力を集中させることによって、梁4を容易に分離できるので貫通孔3の内周面3aにバリや欠けが発生する可能性を低減することができる。
また、上述の例では、セラミック基体2と梁4とは同じ厚みとして形成しているが、梁4は、セラミック基体2の厚みより薄くても良い。この構成によれば、小さな力でセラミック基体2と梁4とを分離することができるので、電子素子収納用部材用の基板1の内周面にバリや欠けが発生する可能性を低減することができる。なお、電子素子収納用部材用の基板1の焼成時の変形を抑制するために、梁4の厚みは、セラミック基体2の厚みの30%以上であることが好ましい。また、バリや欠けが発生する可能性を低減するために、梁4の厚みは、セラミック基体2の厚みの70%以下であることが好ましい。
また、貫通孔3が矩形状である場合には、矩形状の4つの辺の貫通孔3の内周面にそれぞれ接続された十字状の梁4としても良いし、X方向とY方向との梁4の高さを異ならせ、上面視で立体交差した梁4としても構わない。
また、例えば、セラミック基体2の開口部3の形状は矩形状でなく円形状やその他の多角形状であってもかまわない。
また、セラミック基体2の下面に例えば底部材15を接合するための金属層を有していてもかまわない。
また、本実施形態における接合パターン6の配置、数、形状などは図示したものに限定はされない。
また、第1実施形態から第5実施形態までの実施形態は、相互に組み合わせても良いものとする。
1・・・・電子素子収納用部材用の基板
2・・・・セラミック基体
3・・・・貫通孔
3a・・・内周面
4・・・・梁
4a・・・接続部
5・・・・分割溝
5a・・・第1分割溝
5b・・・第2分割溝
5c・・・第3分割溝
5d・・・孔
6・・・・接合パターン
7・・・・凹み部
10・・・電子素子
13・・・蓋体
14・・・外部接続端子
15・・・底部材
21・・・電子素子収納用部材
22・・・電子装置
31・・・固定部材

Claims (13)

  1. 貫通孔を有するセラミック基体と、
    一端が前記貫通孔の内周面の一部に接続され、他端が前記内周面の前記一部とは異なる他部に接続されている梁と、
    を有している、電子素子収納用部材用の基板。
  2. 前記一端と前記内周面との接続部、および、前記他端と前記内周面との接続部に、分割溝が設けられている請求項1に記載の、電子素子収納用部材用の基板。
  3. 前記貫通孔は矩形状であり、
    前記内周面は、対向する2つの面を有しており、
    前記梁は、前記一端および前記他端がそれぞれ対向する2つの面に接続されている請求項1または請求項2に記載の、電子素子収納用部材用の基板。
  4. 前記貫通孔の前記内周面は、上面視した際に、前記一部および前記他部において、それぞれ凹み部が設けられており、
    前記梁の前記一端および前記他端は、前記凹み部の底面にそれぞれ接続されている請求項1〜3のいずれかに記載の、電子素子収納用部材用の基板。
  5. 前記梁は、前記一端および前記他端の幅が、中央部の幅よりも小さい請求項1〜4のいずれかに記載の、電子素子収納用部材用の基板。
  6. 前記分割溝は、前記セラミック基体の一方主面側および他方主面側の両側に設けられている請求項2〜5のいずれかに記載の、電子素子収納用部材用の基板。
  7. 前記梁の前記一端と前記内周面との接続部に、前記セラミック基体の一方主面側から第1分割溝が設けられており、
    前記梁の前記他端と前記内周面との接続部に、前記セラミック基体の一方主面側から第2分割溝が設けられており、
    前記梁の長さ方向における中央部に前記セラミック基体の他方主面側から第3分割溝が設けられている請求項2〜5のいずれかに記載の、電子素子収納用部材用の基板。
  8. 前記第1分割溝および前記第2分割溝は、前記第3分割溝とは溝の深さが異なる請求項7記載の、電子素子収納用部材用の基板。
  9. 前記一端と前記内周面との接続部、および、前記他端と前記内周面との接続部に、複数の孔が前記梁の幅方向に線状に並んでいる請求項1に記載の、電子素子収納用部材用の基板。
  10. 請求項1乃至請求項6、および請求項9に記載の電子素子収納用部材用の基板を準備する工程と、
    前記一端および前記他端で切断し、前記セラミック基体から前記梁を分離除去する工程と、
    を有する電子素子収納用部材の製造方法。
  11. 請求項7または請求項8に記載の電子素子収納用部材用の基板を準備する工程と、
    前記梁の中央部に対して、前記セラミック基体の一方主面側から外力を加えることにより、前記第3分割溝で前記梁を切断するとともに、前記第1分割溝および前記第2分割溝で前記梁と前記内周面との前記接続部を切断し、前記セラミック基体から前記梁を分離除
    去する工程と、
    を有する電子素子収納用部材の製造方法。
  12. 底部材と、
    該底部材上に配置された、請求項1乃至請求項9のいずれかに記載の電子素子収納用部材用の基板から前記梁を分離除去して製造された電子素子収納用部材と、
    を有する電子部品収納用パッケージ。
  13. 請求項12に記載の電子部品収納用パッケージと、
    該電子部品収納用パッケージの内部に配置された電子素子と、
    を有する電子装置。
JP2013242008A 2013-11-22 2013-11-22 電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置 Pending JP2015103612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013242008A JP2015103612A (ja) 2013-11-22 2013-11-22 電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013242008A JP2015103612A (ja) 2013-11-22 2013-11-22 電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置

Publications (1)

Publication Number Publication Date
JP2015103612A true JP2015103612A (ja) 2015-06-04

Family

ID=53379097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013242008A Pending JP2015103612A (ja) 2013-11-22 2013-11-22 電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置

Country Status (1)

Country Link
JP (1) JP2015103612A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139949A (ja) * 1988-11-21 1990-05-29 Kyocera Corp 半導体素子収納用パッケージの製造方法
JPH0661364A (ja) * 1992-08-04 1994-03-04 Fujitsu Ltd セラミックス部品の製造方法
WO2002043455A1 (en) * 2000-11-27 2002-05-30 Murata Manufacturing Co.,Ltd. Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
JP2006344814A (ja) * 2005-06-09 2006-12-21 Murata Mfg Co Ltd シールド部材の枠体およびシールド部材の取り付け方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139949A (ja) * 1988-11-21 1990-05-29 Kyocera Corp 半導体素子収納用パッケージの製造方法
JPH0661364A (ja) * 1992-08-04 1994-03-04 Fujitsu Ltd セラミックス部品の製造方法
WO2002043455A1 (en) * 2000-11-27 2002-05-30 Murata Manufacturing Co.,Ltd. Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
JP2006344814A (ja) * 2005-06-09 2006-12-21 Murata Mfg Co Ltd シールド部材の枠体およびシールド部材の取り付け方法

Similar Documents

Publication Publication Date Title
EP3349244A1 (en) Electronic component storage package, multi-piece wiring substrate, electronic device, and electronic module
TWI488548B (zh) 陶瓷配線基板、多片式陶瓷配線基板、及其製造方法
JP6517942B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP5052398B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5247415B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP4511311B2 (ja) 多数個取り配線基板および電子装置
JP2015103612A (ja) 電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置
JP2004343072A (ja) 多数個取り配線基板
JP4458999B2 (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP4812516B2 (ja) 複数個取り配線基板
JP2019047005A (ja) 多数個取りセラミック基板およびその製造方法
JP4991190B2 (ja) 配線基板、多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2015142030A (ja) 電子素子搭載用基板及び電子装置
JP5522225B2 (ja) 電子装置の製造方法
JP5460002B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5574848B2 (ja) 多数個取り配線基板
JP2004349564A (ja) 多数個取り配線基板
JP2018107282A (ja) 配線基板
JP2006041310A (ja) 多数個取り配線基板
JP6130278B2 (ja) 多数個取り配線基板
JP2007234656A (ja) 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置
JP2007043061A (ja) 多数個取り配線基板
JP6506132B2 (ja) 多数個取り配線基板および配線基板
JP4646825B2 (ja) 多数個取り配線基板
JP6374279B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170704