JPH02139949A - 半導体素子収納用パッケージの製造方法 - Google Patents

半導体素子収納用パッケージの製造方法

Info

Publication number
JPH02139949A
JPH02139949A JP29409288A JP29409288A JPH02139949A JP H02139949 A JPH02139949 A JP H02139949A JP 29409288 A JP29409288 A JP 29409288A JP 29409288 A JP29409288 A JP 29409288A JP H02139949 A JPH02139949 A JP H02139949A
Authority
JP
Japan
Prior art keywords
hole
ceramic
frame
sheet
green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29409288A
Other languages
English (en)
Inventor
Yasuyoshi Kunimatsu
廉可 國松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP29409288A priority Critical patent/JPH02139949A/ja
Publication of JPH02139949A publication Critical patent/JPH02139949A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パッケージの製造方法に関し、特に半導体
集積回路素子(以下、IC素子と記す)を収納するため
の半導体素子収納用パッケージの製造方法に関するもの
である。
〔従来の技術〕
最近、コンピュータを代表とする情報処理装置の高性能
化、高速度化に伴い、それを構成するIC素子も高密度
化5高集積化が進んでいる。そのため、IC素子の単位
面積、単位体積当たりの発熱量が増大してきている。
ところで、IC素子は、通常セラミック、樹脂等によっ
て構成されるパッケージ内に密封して収納され、使用さ
れる。したがって、前記のような高密度化、高集積化さ
れたIC素子では、自己の作動時に発生する熱で、素子
自体が熱破壊を起こしたり、また安定した作動特性を示
さないといった問題が発生するおそれがある。このため
、作動時に発生する熱をいかにうまく外部に放散させる
かが重要な課題となる。
そこで、従来から第8図に示すようなパッケージ構造を
用いている。即ち、セラミック等で構成される絶縁性の
枠体1の中央部には、貫通孔2が形成されている。そし
て絶縁性枠体1の下面には金属放熱体3がロウ付けされ
、前記貫通孔2内の金属放熱体3の上面にIC素子4が
載置される。
このような構造のパッケージでは、IC素子4から発生
される熱は、金属放熱体3に吸収され、この金属放熱体
3から大気中に放出される。
〔発明が解決しようとする課題〕
前記第8図で示したような従来のパッケージ構造におい
て、絶縁性枠体lがセラミックで構成されている場合を
考える。中央部に貫通孔を有するセラミック焼結体から
成る枠体1は、所望の貫通孔を有するグリーンシートと
呼ばれる未焼成セラミックシートを複数枚積層し、これ
を1600℃前後で焼成して形成される。そしてこの焼
成されたセラミック焼結体からなる枠体lに、金属放熱
体3がロウ付けされる。
しかし、前記のような貫通孔を有する未焼成セラミック
シートの積層体を高温で焼成すると、プレス圧力の相違
による内部応力の差異、各シートの熱収縮率の差異等に
起因して、第9図に示すようにセラミック焼結体から成
る枠体lに変形が生じる。このような変形が生じると、
枠体1と金属放熱体3との接触面積が小さくなり、両者
が十分に接合できず、金属放熱体との組立歩留りが悪く
なるという問題が生じる。また、両者が接合されたとし
ても、両者の接触面積が小さいので気密性が損なわれる
可能性が高い。この気密性が損なわれると、IC素子の
収納部に水分、硫化物等が浸入し、電極腐食による接触
不良、断線が生じたり、あるいは素子自体が破壊されて
しまう等の問題が生じる。
この発明は、かかる点に鑑みてなされたもので、枠体の
焼成時における変形を小さくでき、製造時における不良
率を抑えることのできる半導体素子収納用パッケージの
製造方法を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体素子収納用パッケージの製造方法
は、未焼成セラミックシート上に枠状の未焼成セラミッ
クシートを積層するとともに、これらを焼成して上面に
凹部を有するセラミック焼結体を得る工程と、前記セラ
ミック焼結体の凹部底面を打ち抜き、貫通孔を形成する
工程と、前記貫通孔を有するセラミック焼結体の下面に
、該貫通孔を塞ぐように金属放熱体をロウ付けする工程
とから成ることを特徴とするものである。
〔作用〕
この発明においては、平板状の未焼成セラミックシート
上に枠状の未焼成セラミックシートを積層し、しかる後
、これを焼成して上面に凹部を有するセラミック焼結体
を得る際、未焼成セラミックシートの積層体はその最下
層に孔が設けられていない平板状の未焼成セラミックシ
ートが配されていることから該平板状のシートが焼成時
に発生する反り等の変形を有効に防止してセラミック焼
結体の下面を平坦なものとなす、そのためこのセラミッ
ク焼結体から成る枠体は下面に金属放熱体を接触面積を
大として強固にロウ付けすることが可能となり、同時に
、枠体と金属放熱体とのロウ付は部における機密性を完
全とし、内部に収納するIC素子を長期間にわたり正常
、かつ安定に作動させることが可能となる。
なお、前記セラミック焼結体は後工程で凹部底面が打ち
抜かれて貫通孔が形成されるが、焼成する前の段階、即
ち平板状の未焼成セラミックシートの凹部底面に対応す
る位置に予めV溝や貫通溝を形成しておくと、その打ち
抜き作業が容易となる。従って、平板状未焼成セラミッ
クシートには、焼成した後、凹部底面と成る位置にV溝
や貫通溝を設けておくことが好ましい。
〔実施例〕
以下、本発明の実施例を図に基づいて説明する。
まず、第3図により本実施例の方法が適用されるパッケ
ージ構造を詳細に説明する0図において、1はアルミナ
、ベリリア等のセラミックからなる枠体であり、そのほ
ぼ中央部には貫通孔2が形成されている。また、この貫
通孔2の上部には、段差5.6が形成されている0段差
5にはメタライズ層によるボンディングエリア7が形成
され、このボンディングエリア7は、内部配線を介して
外部のリード端子8に電気的に接続されている。また、
段差6には蓋体9が配設されている。
前記セラミック枠体lの底面には、前記貫通孔2を塞ぐ
ように金属放熱板3がロウ伺けされ°ζいる。金属放熱
板3は、熱放散性が良好で、かつ枠体lを構成するセラ
ミックと熱膨張係数の近似した金属を用いるのが良い。
一般には、Fe、Ni及びCOの合金であるコバールが
従来より用いられている。このコバールは、熱膨張係数
が5.7〜6. 2 X l O−’/”Cであり、例
えばアルミナセラミックの熱膨張係数6. 5 X 1
0−’/”Cと近似している。他の熱放散性の良好な金
属としては、例えばCu、Cu−W、Cu−Moがある
が、熱膨張係数がセラミックに近似しているという点か
ら、Cu−W又はCu −M oがより好ましい。これ
らの金属は、前記のコバールよりも、さらに熱膨張係数
がセラミックに近似している。
次に本発明の一実施例である前記パッケージの製造方法
を第1図に従って説明する。
セラミック枠体1は、グリーンシートと呼ばれる生のシ
ートを複数枚積層し、これらを焼成して形成されるが、
前記グリーンシートは、セラミックの粉末に、適当な有
機溶剤5溶媒を添加混合して泥漿状とし、これをドクタ
ーブレード法を採用することによって形成される。いま
、前記セラミック枠体lが、第1図(a)で示すように
、平板及び枠状の4枚のグリーンシート1a−1dによ
り構成されているとする。このうちの最も下部に位置す
るグリーンシートldに対して、後述するセラミック枠
体lの凹部底面を打ち抜き、貫通孔を形成する際の作業
を容易とするため、第2図の平面図で示すように、貫通
孔予定部(図の破線で囲まれる部分)10の対角線に沿
って×状の細い貫通溝11を形成し、貫通孔予定部lO
を4つの小片10 a−10dに分割する。また、第1
図(a) ニ示すグリーンシー)1cに対しては、貫通
孔2aを形成し、さらにグリーンシー)1b、laに対
しては、それぞれ第3図に示す完成体としての段差5.
6を形成するよう前記貫通孔2aより大きな貫通孔5a
、6aを形成する。これらの貫通溝ll及び貫通孔2a
、5a、6aは、打ち抜き加工により形成する。
そして前記4枚のグリーンシート1a−1dを積層する
ことにより、第1図(b)に示すように、上面中央部に
凹部12を有する未焼成セラミツク積層体1′が形成さ
れる。凹部12は、グリーンシートldの貫通孔予定部
IOである底面を有し、この底面には前述のように×状
の貫通溝11が形成されている。
次に第1図(b)に示す状態で、約1600°C前後で
焼成する。なお、ポンディングエリア7及び内部配線を
構成するメタライズ層は、W、Mo、Mn等の金属粉末
からなり、スクリーン印刷法等の厚膜手法を採用して形
成する。このメタライズ層は、金属放熱体が接合される
未焼成セラミック積層体1°底面の所定部分にも形成さ
れる。
次に、焼成後のセラミック枠体l°に対して、その凹部
12の底面lOの中心部分をプレス機等により押圧する
。すると、前記底面lOには貫通溝11が形成されてい
ることから、底面IOの各小片10a、10b、10c
、10dは、前記押圧によりその根元部分にモーメント
を受け、第1図(C)に示すようにそれぞれ根元部分か
ら破断し、所望形状の貫通孔2が形成される。この第1
図(C)で示す貫通孔2を形成することにより、第3図
のセラミック枠体lが得られる。
貫通孔2の形成後、セラミック枠体lと金属放熱体3と
の間にAg−Cu共晶銀ロウ材を介在させた状態で、8
00〜900℃程度の還元雰囲気中でロウ材を溶融させ
、第1図(d)に示すように、前記セラミック枠体lに
金属放熱体3をロウ付けする。
以上のような手順でパッケージの製造を行った後、貫通
孔2内の金属放熱体3の上面にI−C素子4を接着剤を
介して接合し、さらにIC素子4の各電極とボンディン
グエリア7とをワイヤを介して電気的に接続する。その
後、セラミック枠体1の段差6に蓋体9をガラス、樹脂
等の封止部材で接着し、セラミック枠体l内にIC素子
4を気密封止する。
このような本実施例では、グリーンシートを積層した段
階においては従来のような貫通孔2は形成されておらず
、底面lOが残存している。したがってこれを焼成した
場合、最下層のグリーンシートが熱収縮等による反りを
防止し、セラミック枠体1の下面を平坦として該セラミ
ック枠体lと金属放熱体3とを接触面積を大として接合
でき、その結果両者を強固にロウ付けし、同時に気密不
良を防止して、信頼性の高いパッケージ構造を得ること
が可能となる。
ここで、焼成時の変形が本実施例によりどれだけ軽減さ
れるかを具体的に示すと、従来の製造方法でセラミック
枠体1を焼成した場合、第9図に示す変形量Iは、′5
−0〜150μであった。ところが、本実施例の方法を
採用すると、前記変形量Iを20〜50μに抑えること
ができる。さらに放熱金属体3との組立歩留りは、従来
20%であったところを、90%まで向上することがで
きた。
また、焼成後の貫通孔2の形成においては、焼成前に予
め貫通溝11が形成されているので、凹部12の底面1
0を押圧するだけで、容易に所望形状の貫通孔2を形成
することが可能となる。
〔他の実施例〕
前記凹部12の底面10の形状は、前記第2図に示す例
に限定されるものではない。例えば、第4図に示すよう
に、貫通溝11の交差する部分を、より広い領域でもっ
て打ち抜いてもよい。また、第5図に示すように、貫通
孔予定部lOの4辺位置にV溝13を形成してもよい。
なお、このV溝13は、第6図(a)に示すように貫通
孔予定部lOの片面のみに形成してもよいし、あるいは
同図(b)に示すように両面に形成してもよい。
このような実施例によっても、焼成時においては反り等
の変形を防止でき、また焼成後には、前記貫通孔予定部
である底面10の中央部を押圧することにより、前記V
溝13部分を破断させて容易に貫通孔2を形成すること
ができる。
さらに、第7図に示すように、貫通孔予定部10の4辺
位置に、ミシン目14を形成してもよく、前記実施例と
同様の効果を奏する。
(発明の効果〕 以上のように、本発明によれば、セラミック枠体の貫通
孔予定位置に底面を残存させたまま焼成を行うので、焼
成時の変形を軽減でき、製造時の歩留りを良好にするこ
とができる。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体素子収納用パッ
ケージの製造方法を示す図、第2図はこの製造に用いら
れるグリーンシートの一部平面図、第3図は本実施例の
方法が適用されるパッケージ構造を示す断面構成図、第
4図、第5図、第7図はそれぞれ本発明の他の実施例に
用いられるグリーンシートの一部を示す図、第6図(a
)(b)は第5図の縦断面部分図、第8図は従来のパッ
ケージ構造の一部断面構成図、第9図は従来の製造方法
の問題点を説明するための図である。 1・・・セラミック枠体、2・・・貫通孔、3・・・金
属放熱体、4・・・IC素子、10・・・貫通孔予定部
、11・・・貫通溝、12・・・半導体素子収納用キャ
ビティ、13・・・■溝、14・・・ミシン目。 第1図 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 未焼成セラミックシート上に枠状の未焼成セラミックシ
    ートを積層するとともに、これらを焼成して上面に凹部
    を有するセラミック焼結体を得る工程と、 前記セラミック焼結体の凹部底面を打ち抜き、貫通孔を
    形成する工程と、 前記貫通孔を有するセラミック焼結体の下面に、該貫通
    孔を塞ぐように金属放熱体をロウ付けする工程と、 から成ることを特徴とする半導体素子収納用パッケージ
    の製造方法。
JP29409288A 1988-11-21 1988-11-21 半導体素子収納用パッケージの製造方法 Pending JPH02139949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29409288A JPH02139949A (ja) 1988-11-21 1988-11-21 半導体素子収納用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29409288A JPH02139949A (ja) 1988-11-21 1988-11-21 半導体素子収納用パッケージの製造方法

Publications (1)

Publication Number Publication Date
JPH02139949A true JPH02139949A (ja) 1990-05-29

Family

ID=17803185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29409288A Pending JPH02139949A (ja) 1988-11-21 1988-11-21 半導体素子収納用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH02139949A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103612A (ja) * 2013-11-22 2015-06-04 京セラ株式会社 電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103612A (ja) * 2013-11-22 2015-06-04 京セラ株式会社 電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置

Similar Documents

Publication Publication Date Title
JPH07101724B2 (ja) 金属充填貫通孔を備えるセラミック基板及びその製造方法並びにハイブリッドマイクロ回路及び貫通孔に使用する複合金属
JPH02139949A (ja) 半導体素子収納用パッケージの製造方法
JP3652844B2 (ja) 光半導体素子収納用パッケージ
JP3695706B2 (ja) 半導体パッケージ
JP4493481B2 (ja) 多数個取り配線基板
JP2006173287A (ja) 電子部品収納用セラミックパッケージ及びその製造方法
JP4482392B2 (ja) セラミックパッケージ集合体及びセラミックパッケージ
JP2763417B2 (ja) 半導体素子収納用パッケージの製造方法
JPH0883872A (ja) 半導体素子収納用パッケージ
JP4430477B2 (ja) 高放熱型電子部品収納用パッケージ
JP2002151612A (ja) 光通信用パッケージ及びその製造方法
JPH07211822A (ja) 半導体素子収納用パッケージ
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JPH11289037A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JP2006237274A (ja) 電子部品収納用パッケージおよび電子装置
JP2017022334A (ja) 多数個取り配線基板及びその製造方法
JP5254946B2 (ja) 半導体素子収納用パッケージ
JP4511335B2 (ja) 多数個取り配線基板および電子装置
JP2000183236A (ja) 半導体素子収納用パッケージ
JP2007115792A (ja) セラミックキャップ
JPH098169A (ja) 半導体素子搭載用セラミックパッケージ基体
JPH09162324A (ja) 半導体素子収納用パッケージ
JP2515660Y2 (ja) 半導体素子収納用パッケージ
JP3439844B2 (ja) 半導体素子収納用パッケージ
JP3325460B2 (ja) 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ