JP5254946B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ Download PDF

Info

Publication number
JP5254946B2
JP5254946B2 JP2009290698A JP2009290698A JP5254946B2 JP 5254946 B2 JP5254946 B2 JP 5254946B2 JP 2009290698 A JP2009290698 A JP 2009290698A JP 2009290698 A JP2009290698 A JP 2009290698A JP 5254946 B2 JP5254946 B2 JP 5254946B2
Authority
JP
Japan
Prior art keywords
semiconductor element
ceramic
hole
package
ceramic base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009290698A
Other languages
English (en)
Other versions
JP2011134773A (ja
Inventor
清治 阿野
Original Assignee
日鉄住金エレクトロデバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日鉄住金エレクトロデバイス株式会社 filed Critical 日鉄住金エレクトロデバイス株式会社
Priority to JP2009290698A priority Critical patent/JP5254946B2/ja
Publication of JP2011134773A publication Critical patent/JP2011134773A/ja
Application granted granted Critical
Publication of JP5254946B2 publication Critical patent/JP5254946B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、セラミック基体に設けるキャビティ部に半導体素子を搭載し、ボンディングワイヤを介して半導体素子と電気的に導通状態とするためのワイヤボンドパッドをキャビティ部に有する半導体素子収納用パッケージに関する。
従来から、セラミック製の半導体素子収納用パッケージには、複数枚の大型のセラミックグリーンシートが用いられている。それぞれのセラミックグリーンシートには、複数個のセラミック基体用の孔開け加工を行った後、パッケージ内に電気的導通を形成するための導体金属ペーストによる配線をスクリーン印刷で形成している。更に、それぞれのセラミックグリーンシートは、重ね合わせて加熱しながら加圧して密着させて積層体に形成している。そして、積層体は、セラミックグリーンシートと導体金属を還元雰囲気中で同時焼成して表面及び内層にメタライズ膜を設けた焼成体の複数個のセラミック基体が配列するセラミック基体集合体に形成している。このセラミック基体集合体は、外部に露出しているメタライズ膜にめっき被膜を形成した後、焼成前に予め設けられていた分割用溝で分割して個片体のセラミック基体とし、これを、このセラミック基体に電子部品を搭載して収納できるようにした半導体素子収納用パッケージとしている。
図3(A)、(B)を参照しながら従来の半導体素子収納用パッケージを説明する。ここで、図3(A)、(B)は従来の半導体素子収納用パッケージの平面図、C−C’線縦断面図である。図3(A)、(B)に示すように、従来の半導体素子収納用パッケージ50は、半導体素子51を載置するための平面視して正方形や、長方形の四角形板状のセラミック基体52を備えている。また、この半導体素子収納用パッケージ50は、セラミック基体52の上面に半導体素子51の大きさより大きく、セラミック基体52の方向と同じ方向に設けられる四角形状の貫通孔53を有し、セラミック基体52と同一外形寸法からなるセラミック板54を備えている。更に、この半導体素子収納用パッケージ50は、セラミック板54の上面に貫通孔53の大きさより大きくセラミック基体52の外形寸法と相似形の四角形状の挿通孔55を有し、セラミック基体52と同一外形寸法からなる窓枠状のセラミック枠体56を備えている。そして、半導体素子収納用パッケージ50は、貫通孔53及び挿通孔55の壁面と、セラミック基体52及びセラミック板54の上面とで形成される空間を半導体素子51を収納するためのキャビティ部57としている。
上記の半導体素子収納用パッケージ50は、四角形状の貫通孔53と、四角形状の挿通孔55が四角形板状のセラミック基体52の外形方向と同じ方向に形成され、貫通孔53の周縁と、挿通孔55の周縁の間のセラミック板54の上面をワイヤボンドパッド58を設けるためのエリアとしている。そして、半導体素子収納用パッケージ50は、貫通孔53の底面のセラミック基体52の上面に搭載される半導体素子51と、セラミック板54上面の四角形状の貫通孔53周辺部に設けられたワイヤボンドパッド58とをボンディングワイヤ59を介して接続して電気的に導通状態にできるようになっている。また、この半導体素子収納用パッケージ50は、ワイヤボンドパッド58と、セラミック基体52の下面に設けられた外部接続端子パッド(図示せず)がセラミック板54や、セラミック基体52に設けられたビアや、キャスタレーションや、メタライズ膜等からなる導体配線を介して電気的に導通状態となっている。
上記の半導体素子収納用パッケージ50は、ワイヤボンドパッド58や、外部接続端子パッドや、導体配線等をタングステン(W)や、モリブデン(Mo)等の高融点金属をセラミックグリーンシートにスクリーン印刷し、セラミックグリーンシートと高融点金属を還元雰囲気中で同時焼成して形成している。更に、焼成体の外部に露出する金属部分には、めっき被膜を形成している。そして、この半導体素子収納用パッケージ50は、キャビティ部57に半導体素子51が収納された後、セラミック枠体56の上面に設けられるメタライズ膜に蓋体(図示せず)が接合されて気密に封止されるようになっている。あるいは、この半導体素子収納用パッケージ50には、セラミック枠体56の上面のメタライズ膜上にKV(Fe−Ni−Co系合金、商品名「Kovar(コバール)」)や、42アロイ(Fe−Ni系合金)等のセラミックと熱膨張係数が近似する金属からなるシールリング60がろう付け接合され、これに蓋体が接合されて半導体素子51が気密に封止される場合もある。なお、上記の半導体素子収納用パッケージ50は、ワイヤボンドパッド58を設けるためのエリアを四角形状の貫通孔53の4辺全てに、あるいは、3辺、2辺、又は1辺に設けることができるが、外部接続端子パッドの数が多くなる場合には、ワイヤボンドパッド57数が多くなるので、4辺全てのエリアにワイヤボンドパッド58を設けることが必要となっている。
従来の半導体素子収納用パッケージには、周縁が六角形あるいはそれ以上の多角形もしくは円形のキャビティ部を設け、円形の半導体素子を収納し、半導体素子の周囲にボンディングワイヤを配置できるようにしたものが提案されている(例えば、特許文献1参照)。
上記の半導体素子収納用パッケージは、外形が正方形や、長方形からなるセラミック基体の上面に周縁を六角形以上の多角形もしくは円形とする貫通孔を有するセラミック板と、更にセラミック板の上面に貫通孔より大きい挿通孔を有するセラミック枠体を有し、キャビティ部に円形の半導体素子を収納して、セラミック板の上面の貫通孔周縁部に設けるワイヤボンドパッドと、円形の半導体素子の周縁部に設けるパッド間をボンディングワイヤで接続したときに、ボンディングワイヤの長さの変動を小さく、且つ配列ピッチの変動を小さくして、長さを短かくできるようにしている。そして、この半導体素子収納用パッケージは、ウエハスケール集積回路からなる半導体素子を搭載することができるようにして、高速、高集積、高信頼性を実現できるようにしている。
特開昭63−229841号公報
しかしながら、前述したような従来の半導体素子収納用パッケージには、次のような問題がある。
(1)従来の半導体素子収納用パッケージは、これが平面的に搭載される装置の小型化が進む中、平面視する外形が正方形や、長方形からなるパッケージ自体の大きさの小型化が要求されることで、半導体素子を搭載してボンディングワイヤを接続させるためのワイヤボンドパッドをキャビティ部に設けるためのエリアを確保することができなくなってきている。
(2)特開昭63−229841号公報で開示されるような半導体素子収納用パッケージは、ウエハスケール集積回路からなる半導体素子を搭載することができるようにして、高速、高集積、高信頼性を実現できるものの、キャビティ部の周縁全体にワイヤボンドパッドを設ける必要があるので、パッケージ自体の大きさの小型化が難しくなっている。
本発明は、かかる事情に鑑みてなされたものであって、パッケージの小型化に対応できる半導体素子収納用パッケージを提供することを目的とする。
前記目的に沿う本発明に係る半導体素子収納用パッケージは、半導体素子を載置するための平面視して正方形、又は長方形の板状からなるセラミック基体と、セラミック基体の上面に、セラミック基体と同一外形寸法からなり半導体素子の大きさより大きい正方形、又は長方形の貫通孔を設けるセラミック板と、セラミック板の上面に、セラミック基体と同一外形寸法の窓枠状からなり貫通孔の大きさより大きくセラミック基体の外形寸法と相似形の挿通孔を設けるセラミック枠体を有し、貫通孔及び挿通孔の壁面と、セラミック基体及びセラミック板の上面とで形成される半導体素子を収納するためのキャビティ部を有する半導体素子収納用パッケージであって、貫通孔と挿通孔のそれぞれの対角線の交点である中心が同一位置からなり、貫通孔の1辺に平行して中心を通る方向が挿通孔の1辺に平行して中心を通る方向に対して30°以上60°以下の角度の傾斜を有すると共に、貫通孔の少なくとも1対の相対向する2頂点を挿通孔の相対向する2壁面のそれぞれに当接する位置に有し、しかも、キャビティ部のセラミック枠体の角部下面のセラミック板にセラミック基体より上段となる棚部と、棚部上面にボンディングワイヤを介して半導体素子と電気的導通を形成するためのワイヤボンドパッドを有する。
前記目的に沿う本発明に係る他の半導体素子収納用パッケージは、半導体素子を載置するための平面視して正方形、又は長方形の板状からなるセラミック基体と、セラミック基体の上面に、セラミック基体と同一外形寸法からなり半導体素子の大きさより大きい円形、又は楕円形の貫通孔を設けるセラミック板と、セラミック板の上面に、セラミック基体と同一外形寸法の窓枠状からなり貫通孔の大きさより大きくセラミック基体の外形寸法と相似形の挿通孔を設けるセラミック枠体を有し、貫通孔及び挿通孔の壁面と、セラミック基体及びセラミック板の上面とで形成される半導体素子を収納するためのキャビティ部を有する半導体素子収納用パッケージであって、貫通孔の中心と挿通孔の対角線の交点である中心が同一位置からなり、貫通孔が中心を基点とする円形、又は楕円形を有すると共に、貫通孔の少なくとも1対の中心で相対向する2点部が挿通孔の相対向する2壁面のそれぞれに当接する位置に有し、しかも、キャビティ部のセラミック枠体の角部下面のセラミック板にセラミック基体より上段となる棚部と、棚部上面にボンディングワイヤを介して半導体素子と電気的導通を形成するためのワイヤボンドパッドを有する。
上記の半導体素子収納用パッケージは、正方形、又は長方形の板状からなるセラミック基体と、この上面に、セラミック基体と同一外形寸法からなり半導体素子の大きさより大きい正方形、又は長方形の貫通孔を設けるセラミック板と、この上面に、セラミック基体と同一外形寸法の窓枠状からなり貫通孔の大きさより大きくセラミック基体の外形寸法と相似形の挿通孔を設けるセラミック枠体を有し、貫通孔及び挿通孔の壁面と、セラミック基体及びセラミック板の上面とで形成される半導体素子を収納するためのキャビティ部を有する半導体素子収納用パッケージであって、貫通孔と挿通孔のそれぞれの対角線の交点である中心が同一位置からなり、貫通孔の1辺に平行して中心を通る方向が挿通孔の1辺に平行して中心を通る方向に対して30°以上60°以下の角度の傾斜を有すると共に、貫通孔の少なくとも1対の相対向する2頂点を挿通孔の相対向する2壁面のそれぞれに当接する位置に有し、しかも、キャビティ部のセラミック枠体の角部下面のセラミック板にセラミック基体より上段となる棚部と、棚部上面にボンディングワイヤを介して半導体素子と電気的導通を形成するためのワイヤボンドパッドを有するので、キャビティ部の周囲にワイヤボンドパッドを設けるのではなく、キャビティ部のコーナー部にワイヤボンドパッドを設けてパッケージ自体の大きさを小型化にすることができる。また、この半導体素子収納用パッケージには、キャビティ部のコーナー部に設けたワイヤボンドパッドに四角形状の半導体素子の各辺を対面させるようにダイボンドさせた後、ワイヤボンドパッドと、半導体素子の外周辺部に設けられているボンディングワイヤ接続パッド間をボンディングワイヤを介して容易に、且つボンディングワイヤ長さを均一にして接続できるので、四角形状の半導体素子であっても、高速、高集積、高信頼性を従来通りに確保することができる。
上記の他の半導体素子収納用パッケージは、正方形、又は長方形の板状からなるセラミック基体と、この上面に、セラミック基体と同一外形寸法からなり半導体素子の大きさより大きい円形、又は楕円形の貫通孔を設けるセラミック板と、この上面に、セラミック基体と同一外形寸法の窓枠状からなり貫通孔の大きさより大きくセラミック基体の外形寸法と相似形の挿通孔を設けるセラミック枠体を有し、貫通孔及び挿通孔の壁面と、セラミック基体及びセラミック板の上面とで形成される半導体素子を収納するためのキャビティ部を有する半導体素子収納用パッケージであって、貫通孔の中心と挿通孔の対角線の交点である中心が同一位置からなり、貫通孔が中心を基点とする円形、又は楕円形を有すると共に、貫通孔の少なくとも1対の中心で相対向する2点部が挿通孔の相対向する2壁面のそれぞれに当接する位置に有し、しかも、キャビティ部のセラミック枠体の角部下面のセラミック板にセラミック基体より上段となる棚部と、棚部上面にボンディングワイヤを介して半導体素子と電気的導通を形成するためのワイヤボンドパッドを有するので、キャビティ部の周囲にワイヤボンドパッドを設けるのではなく、キャビティ部のコーナー部にワイヤボンドパッドを設けてパッケージ自体の大きさを小型化にすることができる。また、この半導体素子収納用パッケージには、キャビティ部のコーナー部に設けたワイヤボンドパッドに四角形状の半導体素子の各辺を対面させるようにダイボンドさせた後、ワイヤボンドパッドと、半導体素子の外周辺部に設けられているボンディングワイヤ接続パッド間をボンディングワイヤを介して容易に、且つボンディングワイヤ長さを均一にして接続できるので、四角形状の半導体素子であっても、高速、高集積、高信頼性を従来通りに確保することができる。
(A)、(B)はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの平面図、A−A’線縦断面図である。 (A)、(B)はそれぞれ同他の半導体素子収納用パッケージの平面図、B−B’線縦断面図である。 (A)、(B)はそれぞれ従来の半導体素子収納用パッケージの平面図、C−C’線縦断面図である。
続いて、添付した図面を参照しつつ、本発明を具体化した実施するための形態について説明し、本発明の理解に供する。
図1(A)、(B)に示すように、本発明の一実施の形態に係る半導体素子収納用パッケージ10は、アルミナ(Al)や、窒化アルミニウム(AlN)等のセラミックからなり、上面に半導体素子11を載置するための平面視して正方形、又は長方形の板状からなるセラミック基体12を有している。また、この半導体素子収納用パッケージ10は、セラミック基体12の上面に、外形寸法がこのセラミック基体12と同一外形寸法からなり、半導体素子11の大きさより大きい正方形、又は長方形の貫通孔13を設ける上記と同様のセラミックを用いたセラミック板14を有している。この貫通孔13は、半導体素子11をセラミック基体12上に載置したときに、壁面で半導体素子11が囲繞できるようになっている。更に、この半導体素子収納用パッケージ10は、セラミック板14の上面に、外形寸法が上記のセラミック基体12と同一外形寸法からなり、正方形、又は長方形の貫通孔13の大きさより大きく、セラミック基体12の外形寸法と相似形の正方形、又は長方形の挿通孔15を設ける上記と同様のセラミックを用いたセラミック枠体16を有している。そして、半導体素子収納用パッケージ10は、貫通孔13及び挿通孔15の壁面と、セラミック基体12及びセラミック板14の上面とで形成される半導体素子11を収納するためのキャビティ部17を有している。
なお、この半導体素子収納用パッケージ10は、通常、セラミック枠体16の上面にタングステン(W)や、モリブデン(Mo)等の高融点金属からなるメタライズ膜を設け、これにNiや、Ni−Co等からなるNiめっき被膜、更にAuめっき被膜を形成し、キャビティ部17に半導体素子11を収納した後、ここに蓋体(図示せず)を接合させてキャビティ部17を気密に封止できるようにしている。あるいは、この半導体素子収納用パッケージ10は、セラミック枠体16の上面にメタライズ膜、Niめっき被膜を形成し、更に、その上にろう付け接合させたシールリング18を形成する場合があり、キャビティ部17に半導体素子11を収納した後、ここに蓋体(図示せず)を接合させてキャビティ部17を気密に封止できるようにしている。このシールリング18は、KV(Fe−Ni−Co系合金、商品名「Kovar(コバール)」)や、42アロイ(Fe−Ni系合金)等のセラミックと熱膨張係数が近似する金属が用いられている。
上記の半導体素子収納用パッケージ10は、正方形、又は長方形の貫通孔13の対角線の交点である中心19と、正方形、又は長方形の挿通孔15の対角線の交点である中心19aが同一位置からなっている。そして、この半導体素子収納用パッケージ10は、貫通孔13の1辺に平行して貫通孔13の中心19を通る方向が、挿通孔15の1辺に平行して挿通孔15の中心19aを通る方向に対して30°以上で60°以下の角度αの傾斜を有している。これと共に、この半導体素子収納用パッケージ10は、貫通孔13の少なくとも1対の相対向する角部である2頂点を挿通孔15の相対向する2壁面のそれぞれに当接する位置に有している。しかも、この半導体素子収納用パッケージ10は、キャビティ部17のセラミック枠体16の角部下面のセラミック板14に、セラミック基体12より上段となる棚部20と、この棚部20上面にボンディングワイヤ21を介して半導体素子11と電気的導通を形成するためのワイヤボンドパッド22を有している。上記の角度αは、30°未満、あるいは60°を超える場合には、棚部20のエリアが偏った形状になり、全てのワイヤボンドパッド22を棚部20に設けることが難しくなる。この半導体素子収納用パッケージ10は、棚部20の先端を直線状にして棚部20のエリアをコーナーに設けると共に、それぞれのコーナーに充分の長さと、均一な隣接間隔をとってワイヤボンドパッド22を設けることができる。従って、この半導体素子収納用パッケージ10は、半導体素子11の四角形状の外周辺部に設けられているボンディングワイヤ接続パッド間をボンディングワイヤ22を介して容易に、且つその長さを均一にして接続させることができるので、半導体素子11の高速、高集積、高信頼性を確保する小型化されたパッケージを提供することができる。
上記の半導体素子収納用パッケージ10は、セラミック基体12の外形形状や、貫通孔13の外形形状や、角度αを特に限定するものではないが、セラミック基体12、貫通孔13の外形形状をいずれも正方形、角度αを40°〜50°程度に設けるのが好ましい。このような半導体素子収納用パッケージ10は、棚部20の先端を直線状にして棚部20のエリアをコーナーに略均一に振り分けて設けることができ、ワイヤボンドパッド22をそれぞれのコーナーに充分の長さと、均一な隣接間隔をとって設けることができる。従って、ワイヤボンドパッド22には、四角形状の半導体素子11であっても、半導体素子11の外周辺部に設けられているボンディングワイヤ接続パッド間をボンディングワイヤ22を介して容易に、且つその長さを均一にして接続させることができるので、半導体素子11の高速、高集積、高信頼性を確保する小型化されたパッケージを提供することができる。
次で、図2(A)、(B)を参照しながら、本発明の一実施の形態に係る他の半導体素子収納用パッケージを説明する。図2(A)、(B)に示すように、この半導体素子収納用パッケージ10aは、前記の半導体素子収納用パッケージ10の場合と同様に、アルミナや、窒化アルミニウム等のセラミックからなり、上面に半導体素子11を載置するための平面視して正方形、又は長方形の板状からなるセラミック基体12を有している。また、この半導体素子収納用パッケージ10aは、セラミック基体12の上面に、外形寸法がこのセラミック基体12と同一外形寸法からなり、半導体素子11の大きさより大きい円形、又は楕円形の貫通孔13aを設ける上記と同様のセラミックを用いたセラミック板14aを有している。この貫通孔13aは、前記の半導体素子収納用パッケージ10の場合と同様に、半導体素子11をセラミック基体12上に載置したときに、壁面で半導体素子11が囲繞できるようになっている。更に、この半導体素子収納用パッケージ10aは、セラミック板14aの上面に、外形寸法が上記のセラミック基体12と同一外形寸法からなり、円形、又は楕円形の貫通孔13aの大きさより大きく、セラミック基体12の外形寸法と相似形の正方形、又は長方形の挿通孔15を設ける前記の半導体素子収納用パッケージ10の場合と同様に、セラミック枠体16を有している。そして、半導体素子収納用パッケージ10aは、貫通孔13a及び挿通孔15の壁面と、セラミック基体12及びセラミック板14aの上面とで形成される半導体素子11を収納するためのキャビティ部17を有している。
なお、この半導体素子収納用パッケージ10aは、前記の半導体素子収納用パッケージ10の場合と同様に、通常、セラミック枠体16の上面にタングステンや、モリブデン等の高融点金属からなるメタライズ膜を設け、これにNiや、Ni−Co等からなるNiめっき被膜、更にAuめっき被膜を形成し、キャビティ部17に半導体素子11を収納した後、ここに蓋体(図示せず)を接合させてキャビティ部17を気密に封止できるようにしている。あるいは、この半導体素子収納用パッケージ10aは、前記の半導体素子収納用パッケージ10の場合と同様に、セラミック枠体16の上面にメタライズ膜、Niめっき被膜を形成し、更に、その上にろう付け接合させたシールリング18形成する場合があり、キャビティ部17に半導体素子11を収納した後、ここに蓋体(図示せず)を接合させてキャビティ部17を気密に封止できるようにしている。このシールリング18は、前記の半導体素子収納用パッケージ10の場合と同様に、KVや、42アロイ等のセラミックと熱膨張係数が近似する金属が用いられている。
上記の半導体素子収納用パッケージ10aは、円形、又は楕円形の貫通孔13aの中心19bと、正方形、又は長方形の挿通孔15の対角線の交点である中心19aが同一位置からなっている。そして、この半導体素子収納用パッケージ10aは、貫通孔13aがこの貫通孔13aの中心19bを基点とする円形、又は楕円形を有すると共に、貫通孔13aの少なくとも1対の中心19bで相対向する2点部が挿通孔15の相対向する2壁面のそれぞれに当接する位置に有している。しかも、この半導体素子収納用パッケージ10aは、キャビティ部17のセラミック枠体16の角部下面のセラミック板14aに、セラミック基体12より上段となる棚部20aと、この棚部20a上面にボンディングワイヤ21を介して半導体素子11と電気的導通を形成するためのワイヤボンドパッド22を有している。この半導体素子収納用パッケージ10aは、棚部20aの先端を反円弧状にして棚部20aのエリアをコーナーに設けると共に、それぞれのコーナーに充分の長さと、均一な隣接間隔をとってワイヤボンドパッド22を設けることができる。従って、この半導体素子収納用パッケージ10aは、前記の半導体素子収納用パッケージ10の場合と同様に、半導体素子11の四角形状の外周辺部に設けられているボンディングワイヤ接続パッド間をボンディングワイヤ22を介して容易に、且つその長さを均一にして接続させることができるので、半導体素子11の高速、高集積、高信頼性を確保する小型化されたパッケージを提供することができる。
上記の半導体素子収納用パッケージ10aは、セラミック基体12の外形形状や、貫通孔13aの外形形状を特に限定するものではないが、セラミック基体12の外形形状を正方形、貫通孔13aの外形形状をいずれも円形に設けるのが好ましい。このような半導体素子収納用パッケージ10aは、棚部20aの先端を反円弧状にして棚部20のエリアをコーナーに均一に振り分けて設けることができ、ワイヤボンドパッド22をそれぞれのコーナーに充分の長さと、均一な隣接間隔をとって設けることができる。従って、ワイヤボンドパッド22には、四角形状の半導体素子11であっても、半導体素子11の外周辺部に設けられているボンディングワイヤ接続パッド間をボンディングワイヤ22を介して容易に、且つその長さを均一にして接続させることができるので、半導体素子11の高速、高集積、高信頼性を確保する小型化されたパッケージを提供することができる。
次いで、上記の半導体素子収納用パッケージ10、10aの製造方法を簡単に説明する。
このような半導体素子収納用パッケージ10、10aには、複数枚のセラミックグリーンシートが用いられている。このセラミックグリーンシートの作製には、例えば、セラミックがアルミナからなる場合に、アルミナ粉末にマグネシア、シリカ、カルシア等の焼結助剤を適当量加えた粉末が準備されている。この粉末には、ジオクチルフタレート等の可塑剤と、アクリル樹脂等のバインダー、及び、トルエン、キシレン、アルコール類等の溶剤を加え、十分に混練した後、脱泡して粘度2000〜40000cpsのスラリーとしている。そして、スラリーは、ドクターブレード法等によって、例えば、厚さ0.25mmのシート状に形成し、更に、適当な大きさにカットした複数枚のセラミックグリーンシートに作製している。このセラミックグリーンシートは、個片体の半導体素子収納用パッケージ10、10aがマトリックス状に多数個配列する集合体として形成できる大きさとなっている。
次に、複数枚のそれぞれのセラミックグリーンシートには、セラミック基体12用としての上下層の電気的導通を形成するためのビア導体用穿設孔、セラミック板14、14a用としてのキャビティ部17を形成するための貫通孔13、13a用穿設孔や、ビア導体用穿設孔、セラミック枠体16用としてのキャビティ部17を形成するための挿通孔15用穿設孔や、ビア導体用穿設孔を打抜き金型や、パンチングマシーン等を用いて形成している。次いで、それぞれのセラミックグリーンシートには、タングステン(W)や、モリブデン(Mo)等の高融点金属からなる導体ペーストを用いてスクリーン印刷してビア導体用穿設孔内を充填したり、表面に導体配線引廻し用や、ワイヤボンドパッド22用や、外部接続端子パッド用等のメタライズ膜の導体印刷パターンを形成している。
次に、複数枚のこれらのセラミックグリーンシートは、セラミック基体12と、セラミック板14、14aと、セラミック枠体16となるセラミックグリーンシートが重ね合わされて温度と圧力をかけて積層されて積層体を形成している。そして、積層体には、四角形状のそれぞれ個片の半導体素子収納用パッケージ10、10aとなる位置のそれぞれにプレス機等に取り付けた切り刃で押圧して積層体の表面に分割溝を形成している。この分割溝は、積層体の両主面に形成するのが好ましい。なお、半導体素子収納用パッケージ10、10aには、積層体の段階で分割溝を設けないで、焼成後にダイシングソー等の切断機等で切断することで形成するというような場合もある。
次に、積層体は、還元雰囲気中の1550℃程度の温度でセラミックグリーンシートと、高融点金属を同時焼成して焼成体を形成している。この焼成体は、焼成によってセラミックグリーンシートの積層体から約30%程度収縮した半導体素子収納用パッケージ10、10aの集合体としている。そして、この焼成体は、外部に露出する金属部分にNiめっき被膜、及びAuめっき被膜を形成した後、分割溝で分割したり、切断したりして個片の半導体素子収納用パッケージ10、10aを形成している。あるいは、この焼成体は、外部に露出する金属部分にNiめっき被膜を形成し、セラミック枠体16の上面に形成されたメタライズ膜の上面のNiめっき被膜上にろう材を介してシールリング18をろう付け接合し、更に、外部に露出する金属部分にNiめっき被膜、及びAuめっき被膜を形成した後、分割溝で分割したり、切断したりして個片の半導体素子収納用パッケージ10、10aを形成している。
本発明の半導体素子収納用パッケージは、チップや、発光素子や、水晶振動子等の総称としての半導体素子を搭載した後、ボード等の実装用配線基板に実装でき、小型化が必要で実装密度を向上させる必要のある様々な電子装置に組み込んで用いることができる。
10、10a:半導体素子収納用パッケージ、11:半導体素子、12:セラミック基体、13、13a:貫通孔、14、14a:セラミック板、15:挿通孔、16:セラミック枠体、17:キャビティ部、18:シールリング、19、19a、19b:中心、20、20a:棚部、21:ボンディングワイヤ、22:ワイヤボンドパッド

Claims (2)

  1. 半導体素子を載置するための平面視して正方形、又は長方形の板状からなるセラミック基体と、該セラミック基体の上面に、前記セラミック基体と同一外形寸法からなり前記半導体素子の大きさより大きい正方形、又は長方形の貫通孔を設けるセラミック板と、該セラミック板の上面に、前記セラミック基体と同一外形寸法の窓枠状からなり前記貫通孔の大きさより大きく前記セラミック基体の外形寸法と相似形の挿通孔を設けるセラミック枠体を有し、前記貫通孔及び挿通孔の壁面と、前記セラミック基体及びセラミック板の上面とで形成される前記半導体素子を収納するためのキャビティ部を有する半導体素子収納用パッケージであって、
    前記貫通孔と前記挿通孔のそれぞれの対角線の交点である中心が同一位置からなり、前記貫通孔の1辺に平行して前記中心を通る方向が前記挿通孔の1辺に平行して前記中心を通る方向に対して30°以上60°以下の角度の傾斜を有すると共に、前記貫通孔の少なくとも1対の相対向する2頂点を前記挿通孔の相対向する2壁面のそれぞれに当接する位置に有し、しかも、前記キャビティ部の前記セラミック枠体の角部下面の前記セラミック板に前記セラミック基体より上段となる棚部と、該棚部上面にボンディングワイヤを介して前記半導体素子と電気的導通を形成するためのワイヤボンドパッドを有することを特徴とする半導体素子収納用パッケージ。
  2. 半導体素子を載置するための平面視して正方形、又は長方形の板状からなるセラミック基体と、該セラミック基体の上面に、前記セラミック基体と同一外形寸法からなり前記半導体素子の大きさより大きい円形、又は楕円形の貫通孔を設けるセラミック板と、該セラミック板の上面に、前記セラミック基体と同一外形寸法の窓枠状からなり前記貫通孔の大きさより大きく前記セラミック基体の外形寸法と相似形の挿通孔を設けるセラミック枠体を有し、前記貫通孔及び挿通孔の壁面と、前記セラミック基体及びセラミック板の上面とで形成される前記半導体素子を収納するためのキャビティ部を有する半導体素子収納用パッケージであって、
    前記貫通孔の中心と前記挿通孔の対角線の交点である中心が同一位置からなり、前記貫通孔が前記中心を基点とする円形、又は楕円形を有すると共に、前記貫通孔の少なくとも1対の前記中心で相対向する2点部が前記挿通孔の相対向する2壁面のそれぞれに当接する位置に有し、しかも、前記キャビティ部の前記セラミック枠体の角部下面の前記セラミック板に前記セラミック基体より上段となる棚部と、該棚部上面にボンディングワイヤを介して前記半導体素子と電気的導通を形成するためのワイヤボンドパッドを有することを特徴とする半導体素子収納用パッケージ。
JP2009290698A 2009-12-22 2009-12-22 半導体素子収納用パッケージ Active JP5254946B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009290698A JP5254946B2 (ja) 2009-12-22 2009-12-22 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009290698A JP5254946B2 (ja) 2009-12-22 2009-12-22 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2011134773A JP2011134773A (ja) 2011-07-07
JP5254946B2 true JP5254946B2 (ja) 2013-08-07

Family

ID=44347219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009290698A Active JP5254946B2 (ja) 2009-12-22 2009-12-22 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP5254946B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229841A (ja) * 1987-03-19 1988-09-26 Fujitsu Ltd 集積回路用パツケ−ジ
JPH0477260U (ja) * 1990-11-17 1992-07-06
JP2007150395A (ja) * 2005-11-24 2007-06-14 Epson Toyocom Corp 圧電デバイス
JP2007184807A (ja) * 2006-01-10 2007-07-19 Epson Toyocom Corp 圧電デバイス用パッケージおよび圧電デバイス

Also Published As

Publication number Publication date
JP2011134773A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
JP6767204B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5254946B2 (ja) 半導体素子収納用パッケージ
JP7145739B2 (ja) 配線基板、電子装置および電子モジュール
JP2018049988A (ja) 配線基板、電子装置および電子モジュール
US11024554B2 (en) Wiring substrate, electronic device, and electronic module
US10937707B2 (en) Wiring substrate, electronic device, and electronic module
JP2004288660A (ja) 配線基板
JP2011114032A (ja) 電子部品収納用セラミックパッケージ
JP2006173287A (ja) 電子部品収納用セラミックパッケージ及びその製造方法
JP6595580B2 (ja) 配線基板、電子装置および電子モジュール
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP2011114031A (ja) 電子部品収納用セラミックパッケージ
JP5158875B2 (ja) 電子部品収納用セラミックパッケージ及びその製造方法
JP2005191045A (ja) 配線基板
JP4404347B2 (ja) 半導体素子収納用パッケージの製造方法
JP2006156558A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2004288661A (ja) 配線基板
JP4430477B2 (ja) 高放熱型電子部品収納用パッケージ
JP4167614B2 (ja) 電子部品収納用パッケージ
JP2017022334A (ja) 多数個取り配線基板及びその製造方法
JP2004119909A (ja) 配線基板
JP5865783B2 (ja) 電子部品収納用容器および電子装置
JP5559588B2 (ja) 電子部品素子収納用パッケージ
JP2007115792A (ja) セラミックキャップ
JP2006013356A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130418

R150 Certificate of patent or registration of utility model

Ref document number: 5254946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250